JP7616040B2 - LED display and its manufacturing method - Google Patents
LED display and its manufacturing method Download PDFInfo
- Publication number
- JP7616040B2 JP7616040B2 JP2021206559A JP2021206559A JP7616040B2 JP 7616040 B2 JP7616040 B2 JP 7616040B2 JP 2021206559 A JP2021206559 A JP 2021206559A JP 2021206559 A JP2021206559 A JP 2021206559A JP 7616040 B2 JP7616040 B2 JP 7616040B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- electrode
- emitting
- layer
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 88
- 239000002344 surface layer Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000002950 deficient Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 230000007547 defect Effects 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 101150072109 trr1 gene Proteins 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000007689 inspection Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- -1 TiO2 Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Description
本明細書の技術分野は、LEDディスプレイとその製造方法に関する。 The technical field of this specification relates to LED displays and manufacturing methods thereof.
ディスプレイ装置は、テレビ、デスクトップコンピュータ、ノートブックコンピュータ、スマートフォン等、多岐にわたって利用されている。そして、LED素子を用いるマイクロLEDディスプレイが研究開発されてきている。マイクロLEDディスプレイは、1μm以上100μm以下の程度の微小な発光部をマトリクス状に配列したものである。 Display devices are used in a wide variety of applications, including televisions, desktop computers, notebook computers, and smartphones. Micro LED displays that use LED elements have been researched and developed. Micro LED displays are made up of tiny light-emitting elements measuring between 1 μm and 100 μm, arranged in a matrix.
このようなマイクロLEDディスプレイにおいては、LED素子の部分的な発光不良等に起因して、画面不良が発生することがある。例えば、短絡している発光要素が存在すると、電流がその発光要素に集中し、他の発光要素の電流が不足することがある。この場合には、所望の発光要素を明るく光らせることが困難となる。特許文献1には、大面積発光装置において発光不良の発光要素に電流を通電しないようにする技術が開示されている(特許文献1の段落[0010]-[0011])。そのために、発光要素全体を絶縁膜10で覆う(特許文献1の段落[0060]および図2)。 In such micro LED displays, screen defects may occur due to partial light emission failure of the LED elements. For example, if there is a short-circuited light emitting element, current may concentrate in that light emitting element, causing a current shortage in other light emitting elements. In this case, it becomes difficult to make the desired light emitting element shine brightly. Patent Document 1 discloses a technology for preventing current from flowing to light emitting elements with light emission failures in a large-area light emitting device (paragraphs [0010]-[0011] of Patent Document 1). To achieve this, the entire light emitting element is covered with an insulating film 10 (paragraphs [0060] and Figure 2 of Patent Document 1).
特許文献1では、不良となった発光要素を正確に選別し、そのような発光要素に通電しないことにより発光効率の低い発光要素が存在していても、所望の発光輝度を確保できる発光装置を歩留まりよく製造できる旨が開示されている(特許文献1の段落[0089])。 Patent Document 1 discloses that by accurately selecting defective light-emitting elements and not passing electricity through such light-emitting elements, it is possible to manufacture light-emitting devices with a high yield rate that can ensure the desired light-emitting brightness even if light-emitting elements with low light-emitting efficiency are present (paragraph [0089] of Patent Document 1).
しかし、ディスプレイ装置においては、発光効率の低い発光部に通電しない場合には、発光しない領域が存在するという画像不良が生じうる。また、ディスプレイ装置は多数の発光部を有する。そのため、多数の発光部のうちの複数の発光部に絶縁膜を形成する場合には工程が複雑になる。 However, in a display device, if electricity is not applied to a light-emitting section with low light-emitting efficiency, image defects such as non-emitting areas may occur. In addition, a display device has many light-emitting sections. Therefore, forming an insulating film on multiple light-emitting sections out of the many light-emitting sections makes the process complicated.
本明細書の技術が解決しようとする課題は、簡便な工程で画像不良を抑制することのできるLEDディスプレイの製造方法およびLEDディスプレイを提供することである。 The problem that the technology of this specification aims to solve is to provide a manufacturing method for an LED display and an LED display that can suppress image defects using simple processes.
第1の態様におけるLEDディスプレイの製造方法は、モノリシック型の発光素子の発光部を検査する工程と、発光素子を駆動回路基板に実装する工程と、発光部と電気的に接続される電極の下地層および表面層を形成する工程と、発光不良の発光部と電気的に接続される電極の表面層を除去して下地層を露出させる工程と、露出させた下地層を酸化させる工程と、を有する。実装する工程では、発光不良の発光部のp型半導体層を駆動回路基板の電極に電気的に接続しない。 The manufacturing method of the LED display in the first aspect includes the steps of inspecting a light emitting portion of a monolithic light emitting element, mounting the light emitting element on a drive circuit board, forming a base layer and a surface layer of an electrode electrically connected to the light emitting portion, removing the surface layer of the electrode electrically connected to the defective light emitting portion to expose the base layer, and oxidizing the exposed base layer. In the mounting step , the p-type semiconductor layer of the defective light emitting portion is not electrically connected to the electrode of the drive circuit board.
このLEDディスプレイの製造方法においては、ショートしている発光部および発光しない発光部を駆動回路に接続しない。発光不良の発光部が駆動回路に接続されていないため、この製造方法により製造されたLEDディスプレイは、画像不良を抑制されている。 In this manufacturing method for LED displays, shorted light-emitting sections and light-emitting sections that do not emit light are not connected to the drive circuit. Since light-emitting sections that are not emitting light properly are not connected to the drive circuit, image defects are suppressed in LED displays manufactured using this manufacturing method.
本明細書では、簡便な工程で画像不良を抑制することのできるLEDディスプレイの製造方法およびLEDディスプレイが提供されている。 This specification provides a manufacturing method for an LED display that can suppress image defects using simple steps, and an LED display.
以下、具体的な実施形態について、LEDディスプレイを例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述するLEDディスプレイの各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。 Specific embodiments will be described below with reference to the figures, taking an LED display as an example. However, the technology of this specification is not limited to these embodiments. The layered structure and electrode structure of each layer of the LED display described below are examples. Of course, layered structures different from those in the embodiments may also be used. Furthermore, the thickness ratios of each layer in each figure are shown conceptually, and do not represent the actual thickness ratios.
(第1の実施形態)
1.LEDディスプレイ
図1は、第1の実施形態のLEDディスプレイD1の概略構成図である。LEDディスプレイD1は、マイクロLED素子100と、駆動回路基板200と、を有する。図1に示すように、マイクロLED素子100は、モノリシック型の半導体発光素子である。
(First embodiment)
1. LED Display Fig. 1 is a schematic diagram of an LED display D1 according to a first embodiment. The LED display D1 includes a
マイクロLED素子100は、複数のピクセル発光部A1を有する。ピクセル発光部A1は、1ピクセルに対応する発光領域である。このため、ピクセル発光部A1は、マトリクス状に配列されている。ピクセル発光部A1は、サブピクセル発光部R1、G1、B1を有する。サブピクセル発光部R1、G1、B1は、それぞれ、赤色、緑色、青色に発光する領域である。
The
サブピクセル発光部R1は、並列に接続された第1部分発光部RC1と、第2部分発光部RC2と、を有する。サブピクセル発光部G1は、並列に接続された第1部分発光部GC1と、第2部分発光部GC2と、を有する。サブピクセル発光部B1は、並列に接続された第1部分発光部BC1と、第2部分発光部BC2と、を有する。 The subpixel light-emitting unit R1 has a first partial light-emitting unit RC1 and a second partial light-emitting unit RC2 connected in parallel. The subpixel light-emitting unit G1 has a first partial light-emitting unit GC1 and a second partial light-emitting unit GC2 connected in parallel. The subpixel light-emitting unit B1 has a first partial light-emitting unit BC1 and a second partial light-emitting unit BC2 connected in parallel.
このように、各サブピクセル発光部は、2つの部分発光部を有する。冗長性により、1つの部分発光部が発光しない場合であっても、残りの部分発光部が発光することにより、発光不良を回避するためである。もちろん、各サブピクセル発光部は、2以上の部分発光部を有していてもよい。 In this way, each subpixel light-emitting unit has two partial light-emitting units. This is because, due to redundancy, even if one partial light-emitting unit does not emit light, the remaining partial light-emitting unit will emit light, thereby avoiding poor light emission. Of course, each subpixel light-emitting unit may have two or more partial light-emitting units.
第1部分発光部RC1は、p電極P1aに電気的に接続されている。第2部分発光部RC2は、p電極P1bに電気的に接続されている。第1部分発光部GC1は、p電極P1cに電気的に接続されている。第2部分発光部GC2は、p電極P1dに電気的に接続されている。第1部分発光部BC1は、p電極P1eに電気的に接続されている。第2部分発光部BC2は、p電極P1fに電気的に接続されている。これらのp電極をまとめてp電極P1と示すことがある。 The first partial light-emitting unit RC1 is electrically connected to the p-electrode P1a. The second partial light-emitting unit RC2 is electrically connected to the p-electrode P1b. The first partial light-emitting unit GC1 is electrically connected to the p-electrode P1c. The second partial light-emitting unit GC2 is electrically connected to the p-electrode P1d. The first partial light-emitting unit BC1 is electrically connected to the p-electrode P1e. The second partial light-emitting unit BC2 is electrically connected to the p-electrode P1f. These p-electrodes may be collectively referred to as the p-electrode P1.
このように、各サブピクセル発光部は、第1部分発光部と第2部分発光部とを有する。第1部分発光部と第2部分発光部とは、隣接する領域であり、それぞれ、異なる電極が接続されている。例えば、第2部分発光部が仮に発光しない発光不良であった場合に、第1部分発光部が発光する。 In this way, each subpixel light-emitting portion has a first partial light-emitting portion and a second partial light-emitting portion. The first partial light-emitting portion and the second partial light-emitting portion are adjacent regions, and different electrodes are connected to each of them. For example, if the second partial light-emitting portion has a light-emitting defect and does not emit light, the first partial light-emitting portion emits light.
駆動回路基板200には、マイクロLED素子100が実装されている。駆動回路基板200は、駆動回路CC1を有する。駆動回路CC1はマイクロLED素子100を駆動する。
The
2.積層構造
図2は、第1の実施形態のLEDディスプレイD1の積層構造を示す図である。図2に示すように、マイクロLED素子100は、透明基板TS1と、半導体層SM1と、p電極P1と、n電極N1と、反射層RF1と、を有する。マイクロLED素子100は、1つの素子に複数の発光部がマトリクス状に配列されたモノリシック型のIII 族窒化物半導体からなる発光素子である。
2. Stacked structure Fig. 2 is a diagram showing the stacked structure of the LED display D1 of the first embodiment. As shown in Fig. 2, the
透明基板TS1は、例えば、サファイア、GaN、SiCである。 The transparent substrate TS1 is, for example, sapphire, GaN, or SiC.
半導体層SM1は、n型コンタクト層120と、第1発光層130と、第1下地層140と、第2発光層150と、第2下地層160と、第3発光層170と、キャップ層180と、p型コンタクト層190と、を有する。
The semiconductor layer SM1 has an n-
駆動回路基板200は、駆動回路CC1を有する。駆動回路CC1はトランジスタTrR1、TrG1、TrB1を有する。トランジスタTrR1、TrG1、TrB1は、部分発光部に電流を流すか否かを選択する選択トランジスタである。
The
サブピクセル発光部R1は、n型コンタクト層120と、第1発光層130と、第1下地層140と、第2発光層150と、第2下地層160と、第3発光層170と、キャップ層180と、p型コンタクト層190と、を有する。
The subpixel light-emitting portion R1 has an n-
サブピクセル発光部G1は、n型コンタクト層120と、第1発光層130と、第1下地層140と、第2発光層150と、第2下地層160と、p型コンタクト層190と、を有する。
The subpixel light-emitting portion G1 has an n-
サブピクセル発光部B1は、n型コンタクト層120と、第1発光層130と、第1下地層140と、p型コンタクト層190と、を有する。
The subpixel light-emitting portion B1 has an n-
p電極P1は、それぞれ、透明電極TE1の上に設けられている。透明電極TE1は、p型コンタクト層190の上に設けられている。p電極P1はマトリクス状のパターンに配置されている。このため、第1部分発光部および第2部分発光部には、それぞれ、1つの透明電極TE1および1つのp電極P1が配置されている。
The p-electrodes P1 are each provided on the transparent electrode TE1. The transparent electrode TE1 is provided on the p-
n電極N1は、マイクロLED素子100の外周に沿った矩形の環状のパターンで形成されている。マイクロLED素子100の外周はエッチングによりn型コンタクト層120に達する溝が設けられており、その溝の底面に露出するn型コンタクト層120の上にn電極N1が設けられている。n電極N1は1つであり、各ピクセルに共通となっている。このため、n電極N1は、すべての第1部分発光部と第2部分発光部とに対して共通である。n電極N1の材料は、たとえばTi/Alなどの積層体である。
The n-electrode N1 is formed in a rectangular ring-shaped pattern along the outer periphery of the
マイクロLED素子100は、各ピクセルを分離するための溝を設けておらず、n電極N1も各ピクセルで共通化されている。そのため、微細化が可能となっている。
The
n電極N2は、駆動回路基板200側に設けられている。n電極N2は、マイクロLED素子100のn電極N1と電気的に接合されている。
The n-electrode N2 is provided on the
p電極P2は、駆動回路基板200側に設けられている。p電極P2は、マイクロLED素子100のp電極P1と電気的に接合されている。
The p-electrode P2 is provided on the
絶縁層I1は、複数のp電極P1を絶縁する層である。また、絶縁層I1は、各部分発光部の透明電極TE1を絶縁する。 The insulating layer I1 is a layer that insulates the multiple p-electrodes P1. The insulating layer I1 also insulates the transparent electrodes TE1 of each partial light-emitting portion.
3.電極の構造
図1に示すように、第1の実施形態のLEDディスプレイD1においては、発光不良の部分発光部に接続されている電極が駆動回路CC1に電気的に接続されていない。
3. Electrode Structure As shown in Fig. 1, in the LED display D1 of the first embodiment, the electrodes connected to the defective light-emitting portion are not electrically connected to the drive circuit CC1.
図3は、第1の実施形態のLEDディスプレイD1のマイクロLED素子100のp電極P1と透明基板TS1と駆動回路基板200とを抜き出して描いた図である。
Figure 3 is a diagram illustrating the p-electrode P1 of the
ここでは、説明のために、第1部分発光部RC1が良好に発光可能な発光部(第1発光部)であり、第2部分発光部RC2が発光不良な発光部(第2発光部)であると仮定して説明する。例えば、発光不良な発光部の明るさは、良好に発光可能な発光部の明るさに比べて20%以上低い。後述するように、第2部分発光部RC2における発光不良は、検査工程により確認されている。 For the sake of explanation, it is assumed here that the first partial light-emitting unit RC1 is a light-emitting unit (first light-emitting unit) capable of emitting light satisfactorily, and the second partial light-emitting unit RC2 is a light-emitting unit (second light-emitting unit) that is defective in emitting light. For example, the brightness of the defective light-emitting unit is 20% or more lower than the brightness of the light-emitting unit that is capable of emitting light satisfactorily. As described below, the defective emitting of the second partial light-emitting unit RC2 is confirmed by an inspection process.
3-1.電極の材質
p電極P1aの下地層P1a1の材質と、p電極P1bの下地層P1b1の材質とは、同じである。p電極P1aの下地層P1a1の材質およびp電極P1bの下地層P1b1の材質は、例えば、Ti、Al、Ni、Crである。上記以外の金属または合金であってもよい。これらの材料は、比較的酸化しやすい金属である。
3-1. Electrode material The material of the underlayer P1a1 of the p-electrode P1a is the same as the material of the underlayer P1b1 of the p-electrode P1b. The material of the underlayer P1a1 of the p-electrode P1a and the underlayer P1b1 of the p-electrode P1b is, for example, Ti, Al, Ni, or Cr. Other metals or alloys may also be used. These materials are metals that are relatively easy to oxidize.
p電極P1aの表面層P1a2の材質は、p電極P1bの表面層P1b3の材質とは異なっている。 The material of the surface layer P1a2 of the p-electrode P1a is different from the material of the surface layer P1b3 of the p-electrode P1b.
p電極P1bの表面層P1b3の材質は、p電極P1bの下地層P1b1の材質の酸化物である。p電極P1bの表面層P1b3の材質は、金属酸化物である。例えば、TiO2、Al2O3、NiO、Cr2O3が挙げられる。 The surface layer P1b3 of the p-electrode P1b is made of an oxide of the material of the underlayer P1b1 of the p-electrode P1b. The surface layer P1b3 of the p-electrode P1b is made of a metal oxide, such as TiO2 , Al2O3 , NiO, or Cr2O3 .
3-2.良好に発光する発光部の電極
p電極P1aは、駆動回路基板200の電極P2、すなわち駆動回路CC1に電気的に接続されている。p電極P1aは、下地層P1a1と表面層P1a2とを有する。下地層P1a1と表面層P1a2とは、導電性である。表面層P1a2は、例えば、Ti、Al、Ag、Au等の金属または合金である。
3-2. Electrodes of light-emitting portion that emits light satisfactorily The p-electrode P1a is electrically connected to the electrode P2 of the
3-3.発光不良の発光部の電極
p電極P1bは、駆動回路基板200の電極P2、すなわち駆動回路CC1に電気的に接続されていない。p電極P1bは、下地層P1b1と表面層P1b3とを有する。下地層P1b1は導電性である。下地層P1b1は、例えば、Ti、Al、Ni、Cr等の金属または合金である。表面層P1b3は絶縁性である。表面層P1b3は下地層P1b1を酸化した酸化層である。
3-3. Electrodes of a light-emitting portion with poor light emission The p-electrode P1b is not electrically connected to the electrode P2 of the
3-4.電極の表面の位置関係
透明基板TS1の板面TS1aからp電極P1aの表面P1asまでの距離H0は、透明基板TS1の板面TS1aからp電極P1bの表面P1bsまでの距離H2よりも長い。ここで、表面P1asは、駆動回路基板200の板面200aから最も近いp電極P1aの面である。表面P1bsは、駆動回路基板200の板面200aから最も近いp電極P1bの面である。
3-4. Positional relationship of electrode surfaces The distance H0 from the surface TS1a of the transparent substrate TS1 to the surface P1as of the p-electrode P1a is longer than the distance H2 from the surface TS1a of the transparent substrate TS1 to the surface P1bs of the p-electrode P1b. Here, the surface P1as is the surface of the p-electrode P1a that is closest to the
また、透明基板TS1の板面TS1aからp電極P1aの下地層P1a1と表面層P1a2との界面P1amまでの距離H1は、透明基板TS1の板面TS1aからp電極P1bの表面P1bsまでの距離H2よりも長い。 In addition, the distance H1 from the surface TS1a of the transparent substrate TS1 to the interface P1am between the underlayer P1a1 and the surface layer P1a2 of the p-electrode P1a is longer than the distance H2 from the surface TS1a of the transparent substrate TS1 to the surface P1bs of the p-electrode P1b.
駆動回路基板200の板面200aからp電極P1bの表面P1bsまでの距離J2は、駆動回路基板200の板面200aからp電極P1aの表面P1asまでの距離J0よりも長い。
The distance J2 from the
また、駆動回路基板200の板面200aからp電極P1aの下地層P1a1と表面層P1a2との界面P1amまでの距離J1は、駆動回路基板200の板面200aからp電極P1bの表面P1bsまでの距離J2よりも短い。
In addition, the distance J1 from the
このように、p電極P1bの表面層P1b3は絶縁性の材料であるため、p電極P1bは駆動回路基板200の駆動回路CC1に電気的に接続されていない。
As such, since the surface layer P1b3 of the p-electrode P1b is made of an insulating material, the p-electrode P1b is not electrically connected to the drive circuit CC1 of the
また、p電極P1aの表面P1asは、半田等の接合層を介して駆動回路基板200の電極P2に接合されている。このため、p電極P1aの表面P1asを特定することは可能である。
In addition, the surface P1as of the p-electrode P1a is joined to the electrode P2 of the
一方、p電極P1bの表面P1bsは、半田等に接合されていない。p電極P1bの表面P1bsは、空気等の気体層に面している。図3に示すように、p電極P1aとp電極P1bとの間に段差があるためである。 On the other hand, the surface P1bs of the p-electrode P1b is not joined to solder or the like. The surface P1bs of the p-electrode P1b faces a gas layer such as air. This is because there is a step between the p-electrodes P1a and P1b, as shown in FIG. 3.
4.回路図
4-1.回路の構成
図4は、第1の実施形態のLEDディスプレイD1の駆動回路CC1を模式的に示す回路図である。図4に示すように、駆動回路CC1は、走査線回路210と、PWM回路220と、走査線230と、データ線240と、トランジスタTrR1、TrR2、TrG1、TrG2、TrB1、TrB2と、を有する。
4. Circuit Diagram 4-1. Circuit Configuration Fig. 4 is a circuit diagram showing a schematic diagram of a driving circuit CC1 of the LED display D1 of the first embodiment. As shown in Fig. 4, the driving circuit CC1 has a
走査線回路210およびPWM回路220は、LSI素子として実現され、駆動回路基板200上に実装されている。
The
走査線回路210は、LEDディスプレイD1の行ごとに設けられた走査線230のうち、1つを順に選択して導通させる回路である。走査線回路210は、サブピクセル発光部R1、G1、B1のうち発光させる行を順に1つずつ選択して走査する。
The
PWM回路220は、LEDディスプレイD1の列ごとに設けられている。PWM回路220は、データ線240に接続されている。PWM回路220は、部分発光部(RC1等)に流す電流をパルス変調する回路であり、デューティー比によって部分発光部の明るさを制御する回路である。PWM制御を用いることにより、部分発光部の発光波長にずれを生じさせることなく明るさを制御することができる。このように、PWM回路220は、サブピクセル発光部R1、G1、B1の列ごとに設けられ、サブピクセル発光部R1、G1、B1に流す電流をパルス変調してデューティー比を制御する。
The
走査線230は、LEDディスプレイD1の行ごとに設けられている。走査線230は、対応する行のトランジスタTrR1、TrG1、TrB1のゲートに並列接続されている。
A
データ線240は、LEDディスプレイD1の列ごとに設けられている。データ線240は、対応する列のトランジスタTrR1、TrG1、TrB1のドレインに並列接続されている。
トランジスタTrR1、TrR2、TrG1、TrG2、TrB1、TrB2は、部分発光部(RC1、RC2、GC1、GC2、BC1、BC2)ごとに設けられている。トランジスタTrR1、TrG1、TrG2、TrB1、TrB2のゲートは走査線230に接続され、ドレインはデータ線240に接続され、ソースは部分発光部(RC1等)のアノード(p電極P1)に接続されている。トランジスタTrR1、TrG1、TrG2、TrB1、TrB2のオンオフはゲートへの電圧印加によって制御され、オン状態のときは線路が導通して部分発光部(RC1等)に電流が流れる状態となり、オフ状態のときは線路が遮断して部分発光部(RC1等)に電流が流れない。
Transistors TrR1, TrR2, TrG1, TrG2, TrB1, and TrB2 are provided for each partial light-emitting section (RC1, RC2, GC1, GC2, BC1, and BC2). The gates of transistors TrR1, TrG1, TrG2, TrB1, and TrB2 are connected to the
ここで、トランジスタTrR2は、発光不良の第2部分発光部RC2に電気的に接続されていない。発光不良の第2部分発光部RC2は、開放状態(オープン)である。すなわち、トランジスタTrR2のソースは第2部分発光部RC2のアノード(p電極P1)に接続されていない。なお、トランジスタTrR2のゲートは走査線230に接続され、ドレインはデータ線240に接続されている。
Here, the transistor TrR2 is not electrically connected to the defective second partial light-emitting unit RC2. The defective second partial light-emitting unit RC2 is in an open state. In other words, the source of the transistor TrR2 is not connected to the anode (p electrode P1) of the second partial light-emitting unit RC2. The gate of the transistor TrR2 is connected to the
サブピクセル発光部R1は、第1部分発光部RC1と、第2部分発光部RC2と、トランジスタTrR1、TrR2と、を有する。サブピクセル発光部G1は、第1部分発光部GC1と、第2部分発光部GC2と、トランジスタTrG1、TrG2と、を有する。サブピクセル発光部B1は、第1部分発光部BC1と、第2部分発光部BC2と、トランジスタTrB1、TrB2と、を有する。 The subpixel light-emitting unit R1 has a first partial light-emitting unit RC1, a second partial light-emitting unit RC2, and transistors TrR1 and TrR2. The subpixel light-emitting unit G1 has a first partial light-emitting unit GC1, a second partial light-emitting unit GC2, and transistors TrG1 and TrG2. The subpixel light-emitting unit B1 has a first partial light-emitting unit BC1, a second partial light-emitting unit BC2, and transistors TrB1 and TrB2.
走査線回路210により選択された行のトランジスタTrR1、TrG1、TrG2、TrB1、TrB2はオンとなってサブピクセル発光部R1、G1、B1に電流が流れうる状態となる。走査線回路210により選択されていない行のトランジスタTrR1、TrG1、TrG2、TrB1、TrB2はオフとなってサブピクセル発光部R1、G1、B1に電流が流れない状態となる。
The transistors TrR1, TrG1, TrG2, TrB1, and TrB2 in the row selected by the
一方、走査線回路210の動作によらず、トランジスタTrR2には電流が流れない。
On the other hand, no current flows through transistor TrR2, regardless of the operation of the
4-2.回路の動作
まず、走査線回路210が、走査線230のうち1つを選択する。この際に、選択された走査線230に接続されているトランジスタのゲートに電圧が印加される。この段階では、まだ、トランジスタのソースに接続されている部分発光部は発光しない。
4-2. Circuit operation First, the
走査線回路210が、選択されているときに、PWM回路220がデータ線240にパルス変調した電流を発生させる。この電流は、トランジスタのドレインに入力される。これにより、トランジスタのソースに接続されている2つの部分発光部に電流が流れ、これらの部分発光部は発光する。
When the
発光不良の第2部分発光部RC2のp電極P1bが電気的に接続されていないため、第2部分発光部RC2には常に電流が流れない。 Since the p-electrode P1b of the defective second partial light-emitting part RC2 is not electrically connected, no current flows through the second partial light-emitting part RC2 at all times.
5.LEDディスプレイの製造方法
5-1.半導体層形成工程
マイクロLED素子100を製造する。透明基板TS1の上に半導体層SM1を順次形成する。
5. LED Display Manufacturing Method 5-1. Semiconductor Layer Forming Step Manufacturing the
5-2.電極形成工程
半導体層SM1の上に透明電極TE1を形成する。透明電極TE1の上にp電極P1を形成する。このように、発光部と電気的に接続されるp電極P1の下地層および表面層を形成する。p型コンタクト層190からn型コンタクト層120まで達する凹部を形成し、その凹部にn電極N1を形成する。
5-2. Electrode formation process A transparent electrode TE1 is formed on the semiconductor layer SM1. A p-electrode P1 is formed on the transparent electrode TE1. In this manner, a base layer and a surface layer of the p-electrode P1 that is electrically connected to the light-emitting section are formed. A recess is formed that reaches from the p-
5-3.検査工程
マイクロLED素子100の発光部を検査する。各発光部に通電することにより、発光不良の部分発光部の有無を検査する。そして、発光不良の部分発光部の位置を特定する。検査により、例えば、第2部分発光部RC2が発光不良であることが検出される。
5-3. Inspection process The light-emitting parts of the
5-4.下地層露出工程
図5は、第1の実施形態のLEDディスプレイD1のマイクロLED素子100のp電極P1の加工方法を説明するための図である。
5-4. Underlying Layer Exposure Step Fig. 5 is a diagram for explaining a method for processing the p-electrode P1 of the
レーザートリミングにより、第2部分発光部RC2のp電極P1bの表面層P1b2をトリミングし、下地層P1b1の途中までトリミングする。これにより、p電極P1bの下地層P1b1が露出する。このように、下地層を露出させる工程では、発光不良の発光部と電気的に接続される表面層P1b2を除去し、発光不良の発光部と電気的に接続される下地層P1b1の一部を除去する。 The surface layer P1b2 of the p-electrode P1b of the second partial light-emitting portion RC2 is trimmed by laser trimming, and the underlayer P1b1 is trimmed partway through. This exposes the underlayer P1b1 of the p-electrode P1b. In this way, in the process of exposing the underlayer, the surface layer P1b2 electrically connected to the light-emitting portion with poor light emission is removed, and a part of the underlayer P1b1 electrically connected to the light-emitting portion with poor light emission is removed.
5-5.下地層酸化工程
次に、露出させた下地層P1b1の表面を酸化させる。露出させた下地層P1b1以外の領域にマスクを施し、下地層P1b1のみを酸化させる。これにより、下地層P1b1の表面が酸化し、表面層P1b3が形成される。表面層P1b3は、下地層P1b1を酸化させた酸化層である。
5-5. Underlayer oxidation step Next, the exposed surface of the underlayer P1b1 is oxidized. A mask is applied to the area other than the exposed underlayer P1b1, and only the underlayer P1b1 is oxidized. As a result, the surface of the underlayer P1b1 is oxidized to form a surface layer P1b3. The surface layer P1b3 is an oxide layer obtained by oxidizing the underlayer P1b1.
5-6.実装工程
マイクロLED素子100を駆動回路基板200に実装する。この実装工程では、発光可能な発光部のp型半導体層を駆動回路基板200の電極P2に電気的に接続し、発光不良の発光部のp型半導体層を駆動回路基板200の電極P2に電気的に接続しない。半田等を用いてリフローにより接合する。また、その他の接合方法を用いてもよい。
5-6. Mounting process The
6.第1の実施形態の効果
第1の実施形態のLEDディスプレイD1の製造方法においては、発光不良の部分発光部を駆動回路CC1に電気的に接続しない。そのために、発光不良の部分発光部の上に一度形成したp電極P1の表面層を除去するとともに下地層を露出させ、その下地層を酸化させる。この酸化層は絶縁性である。
6. Effects of the First Embodiment In the manufacturing method of the LED display D1 of the first embodiment, the defective light-emitting portion is not electrically connected to the drive circuit CC1. For this purpose, the surface layer of the p-electrode P1 once formed on the defective light-emitting portion is removed, and the base layer is exposed and oxidized. This oxidized layer is insulating.
回路駆動基板200の板面200aから第2部分発光部RC2のp電極P1bまでの距離J2は、回路駆動基板200の板面200aから第1部分発光部RC1のp電極P1aまでの距離J0よりも長い。このため、マイクロLED素子100を実装する際に、第2部分発光部RC2のp電極P1bは、半田接合されないことがある。半田接合の有無によらず、p電極P1bは、駆動回路CC1に電気的に接続されていない。
The distance J2 from the
このように、第2部分発光部RC2のp電極P1bは、回路駆動基板200の電極P2との間に、空気層と酸化物層(表面層P1b3)を有する。このため、発光不良の部分発光部(RC2)は、駆動回路CC1に電気的に接続されていない。
In this way, the p-electrode P1b of the second partial light-emitting portion RC2 has an air layer and an oxide layer (surface layer P1b3) between it and the electrode P2 of the
また、PWM回路220は列ごとに設けられているため、部分発光部ごとにPWM回路220を設ける場合よりも回路数を少なくすることができる。すなわち、LEDディスプレイD1の微細化を図ることができる。
In addition, since the
また、電極の一部をトリミングするが、半導体層にダメージを与えるおそれがない。 In addition, although part of the electrode is trimmed, there is no risk of damaging the semiconductor layer.
7.変形例
7-1.マイクロLED素子準備工程
マイクロLED素子100を購入してもよい。このように、マイクロLED素子100を準備すればよい。
7. Modification 7-1. Micro LED element preparation step The
(第2の実施形態)
第2の実施形態について説明する。
Second Embodiment
A second embodiment will be described.
1.マイクロLED素子
第2の実施形態のマイクロLED素子は、第1の実施形態のマイクロLED素子100から、発光不良の発光部の電極自体を除いたものである。このマイクロLED素子には、発光不良の発光部に電極が設けられていない。
1. Micro LED Element The micro LED element of the second embodiment is obtained by removing the electrodes of the defective light-emitting portions from the
2.LEDディスプレイの製造方法
2-1.半導体層形成工程
透明基板TS1の上に半導体層SM1を順次形成する。
2. LED Display Manufacturing Method 2-1. Semiconductor Layer Forming Step A semiconductor layer SM1 is sequentially formed on a transparent substrate TS1.
2-2.検査工程
検査工程では、フォトルミネッセンスにより、半導体層の発光部を検査する。第2の実施形態のマイクロLED素子となる発光部を発光させ、その発光画像をカメラ等により取得する。そして、取得した発光画像から、発光領域および非発光領域を特定する。これにより、発光不良の部分発光部の位置を特定する。
2-2. Inspection process In the inspection process, the light emitting portion of the semiconductor layer is inspected by photoluminescence. The light emitting portion that will be the micro LED element of the second embodiment is caused to emit light, and the emitted light image is acquired by a camera or the like. Then, the light emitting region and the non-light emitting region are identified from the acquired light emitting image. This identifies the position of the partial light emitting portion that has a light emission defect.
2-3.電極形成工程
発光部に電極を形成する。発光不良の発光部に電極を形成することなく、良好に発光可能な発光部に電極を形成する。例えば、発光不良な発光部の上にマスクを形成し、それ以外の発光部の上に電極を形成する。その後、発光不良な発光部からマスクを除去する。これにより、マイクロLED素子が製造される。
2-3. Electrode Formation Process An electrode is formed on the light-emitting portion. An electrode is formed on the light-emitting portion that can emit light well, without forming an electrode on the light-emitting portion that is not emitting light well. For example, a mask is formed on the light-emitting portion that is not emitting light well, and an electrode is formed on the other light-emitting portions. The mask is then removed from the light-emitting portion that is not emitting light well. This completes the manufacture of a micro LED element.
2-4.実装工程
マイクロLED素子を駆動回路基板200に実装する。これにより、第2の実施形態のLEDディスプレイが製造される。
The micro LED elements are mounted on the
3.第2の実施形態の効果
第2の実施形態のLEDディスプレイの製造方法においては、電極形成前に発光不良の発光部を特定することができる。このため、電極を除去する必要が無く、半導体層にダメージが入りにくい。
3. Advantages of the Second Embodiment In the manufacturing method of the LED display according to the second embodiment, it is possible to identify a defective light-emitting portion before forming the electrodes. Therefore, it is not necessary to remove the electrodes, and the semiconductor layer is less likely to be damaged.
(付記)
第1の態様におけるLEDディスプレイの製造方法は、モノリシック型の発光素子の発光部を検査する工程と、発光素子を駆動回路基板に実装する工程と、を有する。実装する工程では、発光不良の発光部のp型半導体層を駆動回路基板の電極に電気的に接続しない。
(Additional Note)
The method for manufacturing an LED display according to the first aspect includes a step of inspecting a light-emitting portion of a monolithic light-emitting element, and a step of mounting the light-emitting element on a drive circuit board, in which the p-type semiconductor layer of the light-emitting portion having a light-emitting defect is not electrically connected to an electrode of the drive circuit board.
第2の態様におけるLEDディスプレイの製造方法は、発光部と電気的に接続される電極の下地層および表面層を形成する工程と、発光不良の発光部と電気的に接続される電極の表面層を除去して下地層を露出させる工程と、露出させた下地層を酸化させる工程と、を有する。 The manufacturing method of the LED display in the second aspect includes a step of forming a base layer and a surface layer of an electrode electrically connected to a light-emitting section, a step of removing the surface layer of the electrode electrically connected to the light-emitting section having poor light emission to expose the base layer, and a step of oxidizing the exposed base layer.
第3の態様におけるLEDディスプレイの製造方法においては、下地層を露出させる工程では、発光不良の発光部と電気的に接続される下地層の一部を除去する。 In the third aspect of the LED display manufacturing method, the step of exposing the base layer involves removing a portion of the base layer that is electrically connected to the defective light-emitting portion.
第4の態様におけるLEDディスプレイの製造方法は、発光部に電極を形成する工程を有する。発光部を検査する工程では、発光素子の発光部をフォトルミネッセンスにより発光させて発光画像を取得し、その発光画像から発光不良の発光部の位置を特定する。電極を形成する工程では、発光不良の発光部に電極を形成することなく、発光可能な発光部に電極を形成する。 The manufacturing method of the LED display in the fourth aspect includes a step of forming an electrode on the light-emitting portion. In the step of inspecting the light-emitting portion, the light-emitting portion of the light-emitting element is made to emit light by photoluminescence to obtain a light-emitting image, and the position of the light-emitting portion that is defective in light emission is identified from the light-emitting image. In the step of forming the electrode, an electrode is formed on the light-emitting portion that is capable of emitting light, without forming an electrode on the light-emitting portion that is defective in light emission.
第5の態様におけるLEDディスプレイは、基板と半導体層とn電極とp電極とを有する発光素子と、発光素子を実装された駆動回路基板と、を有する。半導体層は、発光可能な第1発光部と発光不良な第2発光部とを有する。第1発光部は、第1p電極に電気的に接続されている。第2発光部は、第2p電極に電気的に接続されている。駆動回路基板は、駆動回路を有する。第2p電極は、駆動回路に電気的に接続されていない。駆動回路基板の板面から第2p電極までの距離は、駆動回路基板の板面から第1p電極までの距離より長い。 The LED display in the fifth aspect has a light-emitting element having a substrate, a semiconductor layer, an n-electrode, and a p-electrode, and a drive circuit board on which the light-emitting element is mounted. The semiconductor layer has a first light-emitting section capable of emitting light and a second light-emitting section that is poor at emitting light. The first light-emitting section is electrically connected to the first p-electrode. The second light-emitting section is electrically connected to the second p-electrode. The drive circuit board has a drive circuit. The second p-electrode is not electrically connected to the drive circuit. The distance from the plate surface of the drive circuit board to the second p-electrode is longer than the distance from the plate surface of the drive circuit board to the first p-electrode.
第6の態様におけるLEDディスプレイにおいては、第2p電極の表面層は、金属酸化物層である。 In the sixth embodiment of the LED display, the surface layer of the second p-electrode is a metal oxide layer.
D1…LEDディスプレイ
100…マイクロLED素子
120…n型コンタクト層
130…第1発光層
140…第1下地層
150…第2発光層
160…第2下地層
170…第3発光層
180…キャップ層
190…p型コンタクト層
P1a、P1b…p電極
P1a1…下地層
P1a2…表面層
P1b1…下地層
P1b3…表面層
N1…n電極
D1...
Claims (3)
前記発光素子を駆動回路基板に実装する工程と、
前記発光部と電気的に接続される電極の下地層および表面層を形成する工程と、
発光不良の前記発光部と電気的に接続される前記電極の前記表面層を除去して前記下地層を露出させる工程と、
露出させた前記下地層を酸化させる工程と、
を有し、
前記実装する工程では、
発光不良の前記発光部のp型半導体層を前記駆動回路基板の電極に電気的に接続しないこと
を含むLEDディスプレイの製造方法。 inspecting a light emitting portion of a monolithic light emitting device;
mounting the light emitting device on a driving circuit board;
forming a base layer and a surface layer of an electrode electrically connected to the light emitting portion;
removing the surface layer of the electrode electrically connected to the defective light emitting portion to expose the base layer;
oxidizing the exposed underlayer;
having
In the mounting step,
A method for manufacturing an LED display, comprising: not electrically connecting a p-type semiconductor layer of the light-emitting portion having a light emission defect to an electrode of the drive circuit board.
前記下地層を露出させる工程では、
発光不良の前記発光部と電気的に接続される前記下地層の一部を除去すること
を含むLEDディスプレイの製造方法。 2. The method for manufacturing an LED display according to claim 1 ,
In the step of exposing the underlayer,
A method for manufacturing an LED display, comprising: removing a part of the underlayer that is electrically connected to the defective light-emitting portion.
前記発光素子を実装された駆動回路基板と、
を有するLEDディスプレイにおいて、
前記半導体層は、
発光可能な第1発光部と発光不良な第2発光部とを有し、
前記第1発光部は、
第1p電極に電気的に接続されており、
前記第2発光部は、
第2p電極に電気的に接続されており、
前記駆動回路基板は、
駆動回路を有し、
前記第2p電極は、
前記駆動回路に電気的に接続されておらず、
前記駆動回路基板の板面から前記第2p電極までの距離は、
前記駆動回路基板の板面から前記第1p電極までの距離より長く、
前記第2p電極の表面層は、金属酸化物層であること
を含むLEDディスプレイ。 a light emitting device having a substrate, a semiconductor layer, an n-electrode, and a p-electrode;
a drive circuit board on which the light emitting device is mounted;
In an LED display having
The semiconductor layer is
a first light-emitting section capable of emitting light and a second light-emitting section having a light-emitting defect;
The first light emitting unit is
electrically connected to the first p-electrode,
The second light emitting unit is
electrically connected to the second p-electrode,
The drive circuit board includes:
A drive circuit is provided.
The second p-electrode is
is not electrically connected to the drive circuit;
The distance from the surface of the drive circuit board to the second p-electrode is
longer than the distance from the surface of the drive circuit board to the first p-electrode,
The surface layer of the second p-electrode is a metal oxide layer.
An LED display including:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206559A JP7616040B2 (en) | 2021-12-20 | 2021-12-20 | LED display and its manufacturing method |
US18/083,948 US20230197891A1 (en) | 2021-12-20 | 2022-12-19 | Led display and production method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206559A JP7616040B2 (en) | 2021-12-20 | 2021-12-20 | LED display and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023091685A JP2023091685A (en) | 2023-06-30 |
JP7616040B2 true JP7616040B2 (en) | 2025-01-17 |
Family
ID=86941628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021206559A Active JP7616040B2 (en) | 2021-12-20 | 2021-12-20 | LED display and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7616040B2 (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309293A (en) | 2002-04-17 | 2003-10-31 | Sony Corp | Semiconductor light emitting device package, display device, method for removing light emitting device, and method for inspecting light emitting device |
JP2007266427A (en) | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and manufacturing method |
JP2012028391A (en) | 2010-07-20 | 2012-02-09 | Citizen Holdings Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
WO2012160609A1 (en) | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | Display panel and manufacturing method for same |
JP2015029079A (en) | 2013-06-26 | 2015-02-12 | 日亜化学工業株式会社 | Light emitting device and manufacturing method thereof |
JP2016512347A (en) | 2013-03-15 | 2016-04-25 | ルクスビュー テクノロジー コーポレイション | Light emitting diode display with redundancy scheme and method for manufacturing light emitting diode display with integrated defect detection inspection |
US20180226388A1 (en) | 2017-01-06 | 2018-08-09 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Micro light emitting diode display panel and repair method thereof |
JP2018129523A (en) | 2018-03-20 | 2018-08-16 | 日亜化学工業株式会社 | Method for manufacturing semiconductor device |
US20200051482A1 (en) | 2018-08-13 | 2020-02-13 | X-Celeprint Limited | Redundant pixel layouts |
JP2021051150A (en) | 2019-09-24 | 2021-04-01 | 株式会社ジャパンディスプレイ | Repair method for display device, and display device |
-
2021
- 2021-12-20 JP JP2021206559A patent/JP7616040B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309293A (en) | 2002-04-17 | 2003-10-31 | Sony Corp | Semiconductor light emitting device package, display device, method for removing light emitting device, and method for inspecting light emitting device |
JP2007266427A (en) | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and manufacturing method |
JP2012028391A (en) | 2010-07-20 | 2012-02-09 | Citizen Holdings Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
WO2012160609A1 (en) | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | Display panel and manufacturing method for same |
JP2016512347A (en) | 2013-03-15 | 2016-04-25 | ルクスビュー テクノロジー コーポレイション | Light emitting diode display with redundancy scheme and method for manufacturing light emitting diode display with integrated defect detection inspection |
JP2015029079A (en) | 2013-06-26 | 2015-02-12 | 日亜化学工業株式会社 | Light emitting device and manufacturing method thereof |
US20180226388A1 (en) | 2017-01-06 | 2018-08-09 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Micro light emitting diode display panel and repair method thereof |
JP2018129523A (en) | 2018-03-20 | 2018-08-16 | 日亜化学工業株式会社 | Method for manufacturing semiconductor device |
US20200051482A1 (en) | 2018-08-13 | 2020-02-13 | X-Celeprint Limited | Redundant pixel layouts |
JP2021051150A (en) | 2019-09-24 | 2021-04-01 | 株式会社ジャパンディスプレイ | Repair method for display device, and display device |
Also Published As
Publication number | Publication date |
---|---|
JP2023091685A (en) | 2023-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201926667A (en) | Pixel structure | |
CN107195654B (en) | A full-color semiconductor light-emitting microdisplay and its manufacturing process | |
JPWO2017094461A1 (en) | Image forming element | |
TW201826517A (en) | Display panel | |
TW202131006A (en) | Light-emitting diode testing circuit, light-emitting diode testing method and manufacturing method | |
TWI771150B (en) | Semiconductor light-emitting element wafer integrated device and method of manufacturing the same | |
US11545605B2 (en) | Display panel and method of fabricating same | |
JP5028443B2 (en) | Organic electroluminescence display | |
US11532775B2 (en) | Display panel and manufacturing method thereof | |
KR102696407B1 (en) | Light emitting diode(LED) display device | |
TWI709222B (en) | Micro light emitting device display apparatus | |
KR102756970B1 (en) | Light emitting diode(LED) display device | |
JP7616040B2 (en) | LED display and its manufacturing method | |
US11948908B2 (en) | Electronic device and manufacturing method of electronic device | |
JP4455165B2 (en) | Organic EL display device substrate and organic EL display device | |
TWI744035B (en) | Display panel and method for manufacturing the same | |
CN116203758B (en) | Backlight unit and display device including the same | |
JP2023088865A (en) | LED display | |
CN108288629B (en) | Display panel | |
US20230197891A1 (en) | Led display and production method therefor | |
JP7552575B2 (en) | LED display | |
CN115548046A (en) | Display device | |
CN113707669A (en) | Display device and manufacturing method thereof | |
US20240266490A1 (en) | Display device | |
JP2006003757A (en) | Organic EL display device substrate and organic EL display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7616040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |