JP7614992B2

JP7614992B2 - 電流検出装置

Info

Publication number: JP7614992B2
Application number: JP2021151242A
Authority: JP
Inventors: 佳劉; 泰幸藤原
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2021-09-16
Filing date: 2021-09-16
Publication date: 2025-01-16
Anticipated expiration: 2041-09-16
Also published as: JP2023043550A; CN115825520A; US11852659B2; US20230078354A1

Description

本発明の実施形態は、電流検出装置に関する。

電流検出装置は、検出すべき電流をコイル等の導体に流し、その導体から発生した磁界を検出することによって電流を検出する。発生した磁界は、例えばホール素子等の磁界センサにより検出される。電流検出装置を高性能かつ安定的に動作させるために、導体と磁界センサとの間にシールド層（シールドシート）を設ける構造は一般的に知られている。

しかしながら、従来の構造の電流検出装置は、帯域特性とＣＭＲＲ（Common Mode Rejection Ratio）特性を両立させることが難しく、高感度の設計も困難であった。

特開２０２１－９６２１２号公報

そこで、実施形態は、帯域特性とＣＭＲＲ特性を両立させることができ、かつ、感度も向上させることができる電流検出装置を提供することを目的とする。

実施形態の電流検出装置は、導体と、第１の磁界検出素子と、第２の磁界検出素子と、グランド層と、導電性フィルムと、を有する。導体は、第１領域と、第２領域と、第１領域の端と第２領域の端との間を接続している第３領域と、を有する。第１の磁界検出素子は、第１領域と第２領域との間に配置されている。第２の磁界検出素子は、第１の磁界検出素子と第３領域をはさんで対向配置されている。グランド層は、導体と第１及び第２の磁界検出素子との間に設けられ、第１及び第２の磁界検出素子の感磁部の幅よりも広い幅のスリットを有する。導電性フィルムは、スリットを覆うようにグランド層に接着されている。

第１の実施形態に係る電流検出装置の全体構成図である。図１のII-II線に沿った電流検出装置の断面図である。導体３０の構成を説明するための図である。導体層４５と蒸着フィルム４０の構成を説明するための図である。磁界センサの透視斜視図である。導体３０と導体層４５と磁界センサ１０Ａ及び１０Ｂの配置関係を説明するための図である。第２の実施形態に係る電流検出装置の断面図である。

以下、図面を参照して実施形態について詳細に説明する。
なお、実施形態に基づく図面は、模式的であり、各部分の厚さと幅との関係、各々の部分の厚さの比率および相対角度などは現実のものとは異なる。図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている。また、一部の構成要素の図示および符号の付与を省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電流検出装置の全体構成図である。図２は、図１のII-II線に沿った電流検出装置の断面図である。図３は、導体３０の構成を説明するための図である。図４は、導体層４５と蒸着フィルム４０の構成を説明するための図である。図５は、磁界センサの透視斜視図である。図６は、導体３０と導体層４５と磁界センサ１０Ａ及び１０Ｂの配置関係を説明するための図である。

電流検出装置１は、複数の導体層（例えば、４１、４３、４４、４５、４６）と複数の絶縁層（例えば、４２）とを有する多層配線板６０により構成されている。多層配線板６０には、導体３０に電流を供給するコネクタ７０が接続されている。なお、多層配線板６０は、１枚の基板に積層された配線板でもよいし、複数の基板を貼り合わせた配線板でもよい。また、多層配線板６０は、矩形の形状を有しているが、矩形の形状に限定されることなく、例えば、円形の形状等、他の形状であってもよい。

電流検出装置１は、導体３０に流れる電流を検出する。検出する電流は、直流又は交流である。本実施形態の電流検出装置１は、高周波スイッチング電源、ＡＣ／ＤＣアダプタ、汎用インバータやモーター可変速機器での制御装置、パワーモジュールの過電流保護等に用いられる。

導体層４１には、少なくとも１つの電子部品５０、例えば、ＩＣチップが表面実装されている。電子部品５０は、例えば第１の磁界センサ１０Ａ及び／又は第２の磁界センサ１０Ｂにより検出された磁界に応じた電圧信号を増幅するアンプ回路等を含む。なお、電子部品５０は、多層配線板６０に内蔵されてもよい。また、以下の説明では、第１の磁界センサ１０Ａ及び第２の磁界センサ１０Ｂの両方を示す場合、単に磁界センサ１０と呼ぶ。

導体層４３は、グランド層であり、コンタクトホールを介して導体層４１及び導体層４４に接続されている。

導体層４６の一部は、コネクタ７０を介して電流が印加される導体３０により構成される。導体３０は、図３に示すように、Ｕ字の形状を有しており、第１領域３０Ａと、第２領域３０Ｂと、第１領域３０Ａの端と第２領域３０Ｂの端との間を接続している第３領域３０Ｃと、を含む。ともに略矩形の第１領域３０Ａおよび第２領域３０Ｂのそれぞれの端部には、電流が流入するコネクタ７０が、それぞれ配設されている。第１領域３０Ａと第２領域３０ＢとはギャップＧをはさんで対向配置されている。ギャップＧの間隔ＷＧが、第３領域３０Ｃの電流流路の長さである。

導体層４５はグランド層であり、図４に示すように、スリットＳＬを有する。スリットＳＬは、Ｙ方向に十分な長さを有している。具体的には、図６に示すように、スリットＳＬのＹ方向の長さは、ギャップＧのＹ方向の長さよりも長くなっている。また、スリットＳＬは、磁界センサ１０の感磁部１１の直径より大きい幅を有し、かつ、磁界センサ１０の感磁部１１をはさんだ２つの外部電極１２同士の距離より小さい幅を有する。スリットＳＬのＹ方向の長さを長くすることで、帯域特性の高周波ゲインを下げることができ、渦電流の発生を抑制および磁界センサ１０の電圧の出力を安定させることができる。

また、導体層４５には蒸着フィルム４０が接着されている。蒸着フィルム４０は導電性フィルムを構成する。すなわち、第１の磁界センサ１０Ａおよび第２の磁界センサ１０Ｂが実装されている導体層４４と、導体３０を構成する導体層４６との間の導体層４５には、第１の磁界センサ１０Ａ及び／又は第２の磁界センサ１０Ｂ、あるいは、第１の磁界センサ１０Ａ及び／又は第２の磁界センサ１０Ｂへの静電ノイズが入ることを遮蔽するための蒸着フィルム４０がスリットＳＬを覆うように接着されている。蒸着フィルム４０は、ノイズ低減のために必須であるが、高周波で渦電流が生じるため、極めて薄く構成する必要があり、例えば、数十ｎｍの厚さで構成されている。

蒸着フィルム４０は、導体層４５と接触している全面がはんだを用いて接着されている。すなわち、蒸着フィルム４０とグランド層である導体層４５との接触面積を大きくすることで、蒸着フィルム４０と導体層４５との間の接触抵抗を小さくしている。なお、蒸着フィルム４０は、はんだを用いて導体層４５に接着されることに限定されるものではなく、例えば圧着することで導体層４５に接着されていてもよい。蒸着フィルム４０の材料はアルミニウムである。なお、蒸着フィルム４０の材料はアルミニウムに限定されず、例えば銅などの導電性を有する材料であればよい。

蒸着フィルム４０のＸ方向及びＹ方向の長さは、導体層４５のスリットＳＬのＸ方向及びＹ方向の長さよりも十分長くなっている。これにより、蒸着フィルム４０と導体層４５とが接着される面積を大きくし、蒸着フィルム４０がシールドの役割を十分に果たすようにしている。

導体層４４には第１及び第２の磁界センサ１０Ａ及び１０Ｂが実装されている。第１の磁界検出素子及び第２の磁界検出素子を構成する第１及び第２の磁界センサ１０Ａ及び１０Ｂは、導体３０に流れる電流を検出するホール素子である。図５に示すように、磁界センサ１０は４つの外部電極１２を有する下面１０ＳＢと下面１０ＳＢの反対側の上面１０ＳＡとを有する。４つの外部電極１２のうちの、２つの外部電極１２には検出のための電流が入力され、別の２つの外部電極１２から出力信号（ホール電圧）が出力される。

第１及び第２の磁界センサ１０Ａ及び１０Ｂは、導体層４４の導体３０に近い面（図２では下面）に実装されている。このため、第１及び第２の磁界センサ１０Ａ及び１０Ｂには、導体層４４の上面に実装されている場合よりも、強い磁界が印加される。

感磁部（感磁領域）１１は、発生した磁束を検知できるセンサである。図６に示すように、第１の磁界センサ１０Ａの感磁部１１は、第１領域３０Ａと第２領域３０Ｂとの間のギャップＧの上に配置されている。第２の磁界センサ１０Ｂの感磁部１１は、第３領域３０Ｃの外周に配置されている。すなわち、導体３０と第１の磁界センサ１０Ａとの積層方向、または、導体３０と第２の磁界センサ１０Ｂとの積層方向に対して平行な方向から見たときに、磁界センサ１０（１０Ａ、１０Ｂ）の感磁部１１は、導体３０と重畳していない。

このような配置の場合、第２の磁界センサ１０Ｂで検出される磁界は、第１の磁界センサ１０Ａで検出される磁界よりも小さくなる。そのため、第２の磁界センサ１０Ｂで検出された磁界に応じた電圧信号は、電子部品５０に含まれるアンプ回路によって増幅される。

また、第１の磁界センサ１０Ａが、より高感度に磁界を検出するために、第１領域３０Ａと第２領域３０Ｂとの間隔ＷＧは、感磁部１１の大きさ（外径）と略同じであることが好ましい。例えば、間隔ＷＧは、感磁部１１の大きさの９０％以上１２０％以下であることが好ましい。

以上の構成のように、電流検出装置１は、第１及び第２の磁界センサ１０Ａ及び１０Ｂが実装されている導体層４４と、導体３０を構成する導体層４６との間のグランド層である導体層４５にスリットＳＬを設け、スリットＳＬを覆うようにノイズ低減用の極薄の蒸着フィルム４０を導体層４５に接着するようにしている。これにより、電流検出装置１は、帯域特性とＣＭＲＲ特性を両立させ、感度も向上させている。

（第２の実施形態）
次に、第２の実施形態について説明する。
第１の実施形態は、磁界センサ１０Ａおよび１０Ｂが多層配線板６０の内部に実装されている構成であるが、第２の実施形態は、磁界センサ１０Ａおよび１０Ｂが多層配線板６０の表面に実装されている。

図７は、第２の実施形態に係る電流検出装置の断面図である。図７に示すように、電流検出装置１Ａは、第１の磁界センサ１０Ａが導体層４１に表面実装され、第２の磁界センサ１０Ｂが導体層４６に表面実装されている。また、導体３０は、導体層４４の一部を構成する。すなわち、第１の磁界センサ１０Ａと第２の磁界センサ１０Ｂとの間に導体３０が配設されている。

導体層４３は、磁界センサ１０の感磁部１１の直径より大きい幅を有し、かつ、磁界センサ１０の感磁部１１をはさんだ２つの外部電極１２同士の距離より小さい幅を有する第１のスリットＳＬＡを有する。

導体層４５は、磁界センサ１０の感磁部１１の直径より大きい幅を有し、かつ、磁界センサ１０の感磁部１１をはさんだ２つの外部電極１２同士の距離より小さい幅を有する第２のスリットＳＬＢを有する。

第１の磁界センサ１０Ａが実装されている導体層４１と、導体３０を構成する導体層４４との間の導体層４３には、第１の磁界センサ１０Ａへの静電ノイズが入ることを遮蔽するための第１の蒸着フィルム４０Ａが第１のスリットＳＬＡを覆うように接着されている。第１の蒸着フィルム４０Ａは第１の導電性フィルムを構成する。

また、第２の磁界センサ１０Ｂ実装されている導体層４６と、導体３０を構成する導体層４４との間の導体層４５には、第２の磁界センサ１０Ｂへの静電ノイズが入ることを遮蔽するための第２の蒸着フィルム４０Ｂが第２のスリットＳＬＢを覆うように接着されている。第２の蒸着フィルム４０Ｂは第２の導電性フィルムを構成する。

第１の磁界センサ１０Ａと第２の磁界センサ１０Ｂは、導体３０をはさんで対向配置されている。第１の磁界センサ１０Ａの感磁部１１は、第１領域３０Ａと第２領域３０Ｂとの間のギャップＧの上に配置されている。第１の磁界センサ１０Ａと第２の磁界センサ１０Ｂとが導体３０をはさんで対向配置されているため、第２の磁界センサ１０Ｂの感磁部１１も、第１領域３０Ａと第２領域３０Ｂとの間のギャップＧの上に配置されている。

このような構成により、第１の磁界センサ１０Ａと第２の磁界センサ１０Ｂは、導体３０に電流が流れることによって発生する磁界（磁束密度）を同等に検知することができる。よって、電流検出装置１Ａは、第１の磁界センサ１０Ａ及び／又は第２の磁界センサ１０Ｂで検知された磁界（磁束密度）に応じた電圧をアンプ回路で調整する必要がない。

この結果、第２の実施形態の電流検出装置１Ａは、第１の実施形態の電流検出装置１に対して、電子部品５０に含まれるアンプ回路を削減することが可能となり、第１の実施形態の電流検出装置１よりも製造コストを低減させることができる。

発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１，１Ａ…電流検出装置、１０Ａ…第１の磁界センサ、１０Ｂ…第２の磁界センサ、１１…感磁部、１２…外部電極、３０…導体、４０，４０Ａ，４０Ｂ…蒸着フィルム、４１，４３，４４，４５，４６…導体層、４２…絶縁層、５０…電子部品、６０…多層配線板、７０…コネクタ。

Claims

第１領域と、第２領域と、前記第１領域の端と前記第２領域の端との間を接続している第３領域と、を有する導体と、
前記第１領域と前記第２領域との間に配置された第１の磁界検出素子と、
前記第１の磁界検出素子と前記第３領域をはさんで対向配置された第２の磁界検出素子と、
前記導体と前記第１及び前記第２の磁界検出素子との間に設けられ、前記第１及び前記第２の磁界検出素子の感磁部の幅よりも広い幅のスリットを有するグランド層と、
前記スリットを覆うように前記グランド層に接着された導電性フィルムと、
を有する電流検出装置。
前記スリットは、前記第１及び前記第２の磁界検出素子の感磁部の直径より大きい幅、かつ、前記第１及び前記第２の磁界検出素子の感磁部をはさんだ２つの外部電極同士の距離より小さい幅を有する請求項１に記載の電流検出装置。
前記導電性フィルムは、前記グランド層と接触している全面がはんだによる接着、又は、圧着により接続される請求項１又は２に記載の電流検出装置。
前記導電性フィルムは、前記第１及び前記第２の磁界検出素子へ入る静電ノイズを遮蔽する請求項１から３のいずれか１つに記載の電流検出装置。
前記第１及び／又は前記第２の磁界検出素子により検出された電圧信号を増幅する増幅回路を有する請求項１から４のいずれか１つに記載の電流検出装置。
前記第１領域と前記第２領域とはギャップをはさんで対向配置されている請求項１から５のいずれか１つに記載の電流検出装置。
前記導電性フィルムは前記導体よりも薄く、前記グランド層よりも薄い、
請求項１から６のいずれか１つに記載の電流検出装置。
第１領域と、第２領域と、前記第１領域の端と前記第２領域の端との間を接続している第３領域と、を有する導体と、
前記第１領域と前記第２領域との間に配置された第１の磁界検出素子と、
前記第１の磁界検出素子と前記導体をはさんで対向配置された第２の磁界検出素子と、
前記導体と前記第１の磁界検出素子との間に設けられ、前記第１及び前記第２の磁界検出素子の感磁部の幅よりも広い幅の第１のスリットを有する第１のグランド層と、
前記第１のスリットを覆うように前記第１のグランド層に接着された第１の導電性フィルムと、
前記導体と前記第２の磁界検出素子との間に設けられ、前記第１及び前記第２の磁界検出素子の感磁部の幅よりも広い幅の第２のスリットを有する第２のグランド層と、
前記第２のスリットを覆うように前記第２のグランド層に接着された第２の導電性フィルムと、
を有する電流検出装置。