JP7607323B2 - High power factor rectifier circuit - Google Patents
High power factor rectifier circuit Download PDFInfo
- Publication number
- JP7607323B2 JP7607323B2 JP2021030060A JP2021030060A JP7607323B2 JP 7607323 B2 JP7607323 B2 JP 7607323B2 JP 2021030060 A JP2021030060 A JP 2021030060A JP 2021030060 A JP2021030060 A JP 2021030060A JP 7607323 B2 JP7607323 B2 JP 7607323B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- rectifier circuit
- vdc
- power supply
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 50
- 230000002457 bidirectional effect Effects 0.000 claims description 39
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000003079 width control Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000005431 greenhouse gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
Description
本発明は、高力率整流回路に関するものである。 The present invention relates to a high power factor rectifier circuit.
地球温暖化ガス削減を目指し電動航空機の開発が本格化している。電動化システムの1つであるシリースハイブリッド方式では、発電機からの交流を直流化するAC/DCコンバータ(推進機用、装備品用)が用いられる。電動航空機用のAC/DCコンバータは、軽量化が求められる。 The development of electric aircraft is gaining momentum with the aim of reducing greenhouse gas emissions. The series hybrid system, which is one type of electrification system, uses an AC/DC converter (for propulsion units and equipment) that converts alternating current from a generator into direct current. AC/DC converters for electric aircraft need to be lightweight.
また、航空機用AC/DCコンバータは、以下のことが求められる。まず、交流側へのエネルギーが逆流しないこと、そして、コンバータを構成する1アームが故障したときDCリンクを短絡させないことが求められる。 Furthermore, AC/DC converters for aircraft are required to meet the following requirements. First, they must not allow energy to flow back to the AC side, and they must not short-circuit the DC link if one of the arms that make up the converter fails.
上記の要求に応えるAC/DCコンバータとして、Sebastian Liebig, et al.(下記非特許文献1)では、Δ形状双方向スイッチを用いた3相の高力率整流回路が提案されている。この高力率整流回路は、高力率制御をダイオードブリッジの入力側の電圧を可変することにより実施している。この高力率回路では、ダイオードブリッジ入り口の電圧は、各相の線間のスイッチをオン時に線間がゼロ、オフ時は出力整流電圧となる。それらの電圧のPWM制御により、電源電圧からの電流がリアクトルを通して正弦波になるようコントロールされる。この構成では、ダイオードブリッジ入り口の線間電圧は、2レベルのPWM電圧となっている。
As an AC/DC converter that meets the above requirements, Sebastian Liebig, et al. (Non-Patent
上記従来の高力率整流回路では、PWM波形の平滑化等により、インダクタンスの高いリアクトルが用いられる。その結果、リアクトルの重量がコンバータ全体の重量の大半を占めることになる。これは、軽量化の妨げとなる。 In the conventional high power factor rectifier circuit described above, a reactor with high inductance is used to smooth the PWM waveform, etc. As a result, the weight of the reactor accounts for most of the weight of the entire converter, which is an obstacle to weight reduction.
そこで、本発明は、故障時に交流側への電流の逆流やDCリンクの短絡が生じる可能性が低い構成で、且つ、軽量化可能な高力率整流回路を提供することを目的とする。 Therefore, the present invention aims to provide a lightweight high power factor rectifier circuit that is configured to reduce the possibility of current backflow to the AC side or a short circuit in the DC link in the event of a fault.
本発明の実施形態における高力率整流回路は、交流電源にリアクトルを介して接続されるダイオードブリッジ、及び、前記ダイオードブリッジの出力側に接続されたコンデンサを含む整流回路と、前記リアクトルと前記整流回路の間の線に双方向スイッチを介して接続されたマルチレベルインバータであって、2つの電源部と、前記2つの電源部の各々の前記双方向スイッチへの接続と非接続を切り替えるスイッチ素子とを含むマルチレベルインバータとを備える。 The high power factor rectifier circuit in an embodiment of the present invention includes a rectifier circuit including a diode bridge connected to an AC power source via a reactor and a capacitor connected to the output side of the diode bridge, and a multilevel inverter connected to a line between the reactor and the rectifier circuit via a bidirectional switch, the multilevel inverter including two power supply units and a switch element that switches between connection and disconnection of each of the two power supply units to the bidirectional switch.
本発明によれば、故障時に交流側への電流の逆流やDCリンクの短絡が生じる可能性が低い構成で、且つ、軽量化可能な高力率整流回路を提供できる。 The present invention provides a lightweight high power factor rectifier circuit that is configured to reduce the likelihood of current backflow to the AC side or short circuiting of the DC link in the event of a fault.
本発明の実施形態における高力率整流回路は、交流電源にリアクトルを介して接続されるダイオードブリッジ、及び、前記ダイオードブリッジの出力側に接続されたコンデンサを含む整流回路と、前記リアクトルと前記整流回路の間の線に双方向スイッチを介して接続されたマルチレベルインバータであって、2つの電源部と、前記2つの電源部の各々の前記双方向スイッチへの接続と非接続を切り替えるスイッチ素子とを含むマルチレベルインバータとを備える。 The high power factor rectifier circuit in an embodiment of the present invention includes a rectifier circuit including a diode bridge connected to an AC power source via a reactor and a capacitor connected to the output side of the diode bridge, and a multilevel inverter connected to a line between the reactor and the rectifier circuit via a bidirectional switch, the multilevel inverter including two power supply units and a switch element that switches between connection and disconnection of each of the two power supply units to the bidirectional switch.
上記構成の高力率整流回路は、リアクトルとダイオードブリッジの間の交流側の線路に、マルチレベルインバータが双方向スイッチを介して接続される。この構成では、マルチレベルインバータのアームが故障しても、交流側への電流の逆流もDCリンクの短絡も生じにくい。また、マルチレベルインバータは、2つの電源部のそれぞれの接続を切り替えるスイッチ素子を有する。この構成では、マルチレベルインバータは、ダイオードブリッジの入力側に、双方向スイッチを通して、2つの電源部のいずれかに基づく電圧を供給できる。そのため、双方向スイッチ及びスイッチ素子のオン/オフの切り替えにより、ダイオードブリッジの入力側に供給する電圧を、少なくとも3段階に切り替えることができる。マルチレベルインバータは、少なくとも3段階の電圧を用いたPWM制御が可能になる。これは、交流電圧の1周期内に、電圧レベルに応じてPWM制御に用いる電圧の範囲(電圧スイングの範囲)を変えることを可能にする。そのため、PWM制御における電圧スイングを全体として小さくできる。その結果、リアクトルのインダクタンスを低くして軽量化できる。すなわち、故障時に交流側への電流の逆流やDCリンクの短絡が生じる可能性が低い構成で、且つ、軽量化可能な高力率整流回路を提供できる。 In the high power factor rectifier circuit of the above configuration, a multilevel inverter is connected to the AC side line between the reactor and the diode bridge via a bidirectional switch. In this configuration, even if an arm of the multilevel inverter fails, it is difficult for a current to flow back to the AC side or for a DC link to be short-circuited. The multilevel inverter also has a switch element that switches the connection between the two power supply units. In this configuration, the multilevel inverter can supply a voltage based on one of the two power supply units to the input side of the diode bridge through the bidirectional switch. Therefore, by switching the bidirectional switch and the switch element on and off, the voltage supplied to the input side of the diode bridge can be switched between at least three levels. The multilevel inverter enables PWM control using at least three levels of voltage. This makes it possible to change the range of voltages (voltage swing range) used for PWM control depending on the voltage level within one period of the AC voltage. Therefore, the voltage swing in PWM control can be reduced overall. As a result, the inductance of the reactor can be reduced and the weight can be reduced. In other words, it is possible to provide a lightweight high power factor rectifier circuit that is configured to reduce the likelihood of current backflow to the AC side or a short circuit in the DC link in the event of a fault.
前記マルチレベルインバータの前記2つの電源部の各々は、コンデンサで形成されてもよい。これにより、電源部のための電源装置が不要になる。 Each of the two power supply units of the multilevel inverter may be formed of a capacitor. This eliminates the need for a power supply device for the power supply units.
前記マルチレベルインバータの動作時に、前記2つの電源部の電圧は異なっていてもよい。すなわち、前記2つの電源部は、異なるレベルの電圧を供給してもよい。例えば、前記2つの電源部が供給する電圧の極性は、互いに異なっていてもよい。一例として、前記2つの電源部の電圧V1、V2は、前記整流回路の出力電圧VDCに対して、おおよそ、V1=(+1/3)VDC、V2=(-1/3)VDCのレベルに設定される。 When the multilevel inverter is in operation, the voltages of the two power supply units may be different. That is, the two power supply units may supply voltages of different levels. For example, the polarities of the voltages supplied by the two power supply units may be different from each other. As an example, the voltages V1 and V2 of the two power supply units are set to approximately V1 = (+1/3) VDC and V2 = (-1/3) VDC levels with respect to the output voltage VDC of the rectifier circuit.
前記マルチレベルインバータのスイッチ素子は、前記2つの電源部のうち一方を双方向スイッチに接続する状態と、他方を双方向スイッチに接続する状態とを切り替えてもよい。
前記マルチレベルインバータは、前記双方向スイッチ及び前記スイッチ素子のオン/オフ動作により、リアクトルの後段の交流電圧が目標電圧になるようPWM制御する。
マルチレベルインバータの出力をPWM制御することにより、整流回路に入力される電圧の位相と電流の位相が同じになるよう制御される。すなわち、マルチレベルインバータのPWM制御により、前記リアクトルと前記整流回路の間の電流を高力率化することができる。
A switch element of the multilevel inverter may switch between a state in which one of the two power supply units is connected to a bidirectional switch and a state in which the other of the two power supply units is connected to the bidirectional switch.
The multilevel inverter performs PWM control by turning on/off the bidirectional switch and the switch element so that the AC voltage at the rear stage of the reactor becomes a target voltage.
By PWM controlling the output of the multilevel inverter, the phase of the voltage input to the rectifier circuit is controlled to be the same as the phase of the current. In other words, by PWM controlling the multilevel inverter, the power factor of the current between the reactor and the rectifier circuit can be increased.
PWM制御において、2つの電源部それぞれの電圧レベル、及び、整流回路の出力電圧レベルの3つのうち2つの電圧を用いたPWM制御が行われる。目標電圧に応じてPWM制御で用いる2つの電圧が切り替わるように、双方向スイッチ及びスイッチ素子が制御される。 In PWM control, PWM control is performed using two of the three voltages: the voltage levels of the two power supplies and the output voltage level of the rectifier circuit. The bidirectional switch and switch elements are controlled so that the two voltages used in PWM control are switched according to the target voltage.
前記ダイオードブリッジの入力端の電圧は、前記2つの電源部の電圧V1、V2及び前記整流回路の正負の出力電圧(+VDC、-VDC)によって制御されてもよい。すなわち、双方向スイッチ、及びマルチレベルインバータのスイッチ素子の切り替えにより、ダイオードブリッジの入力端の電圧を、上記の4つのレベルで切り替えてPWM制御することができる。これにより、制御電圧の電圧スイングを効率よく抑えることができる。例えば、ダイオードブリッジの入力端の電圧は、出力電圧VDCの1/3の電圧((1/3)VDC)、出力電圧VDCの-1/3の電圧(-(1/3)VDC)、及び正負の出力電圧(+VDC、-VDC)によってPWM制御することができる。 The voltage at the input end of the diode bridge may be controlled by the voltages V1 and V2 of the two power supply units and the positive and negative output voltages (+VDC, -VDC) of the rectifier circuit. That is, by switching the bidirectional switch and the switch element of the multilevel inverter, the voltage at the input end of the diode bridge can be switched between the above four levels and PWM controlled. This makes it possible to efficiently suppress the voltage swing of the control voltage. For example, the voltage at the input end of the diode bridge can be PWM controlled by a voltage that is 1/3 of the output voltage VDC ((1/3)VDC), a voltage that is -1/3 of the output voltage VDC (-(1/3)VDC), and the positive and negative output voltages (+VDC, -VDC).
前記ダイオードブリッジの入力端の電圧が前記2つの電源部の電圧V1、V2でPWM制御されるモード、前記ダイオードブリッジの入力端の電圧が出力電圧VDCと一方の電源部の電圧V1でPWM制御されるモード、及び、前記ダイオードブリッジの入力端の電圧が出力電圧VDCと他方の電源部の電圧V2でPWM制御されるモードが、交流の1周期に含まれてもよい。これにより、PWM制御の電圧を1周期において適切に切り替えることができる。そのため、効率よく電圧スイングを小さくできる。 One cycle of AC may include a mode in which the voltage at the input end of the diode bridge is PWM controlled by the voltages V1 and V2 of the two power supply units, a mode in which the voltage at the input end of the diode bridge is PWM controlled by the output voltage VDC and the voltage V1 of one power supply unit, and a mode in which the voltage at the input end of the diode bridge is PWM controlled by the output voltage VDC and the voltage V2 of the other power supply unit. This allows the PWM controlled voltage to be appropriately switched in one cycle. Therefore, the voltage swing can be efficiently reduced.
前記マルチレベルインバータにおいて、前記2つの電源部の電圧V1、V2は、前記整流回路の出力電圧VDCより小さくすることができる(VDC>V1>V2)。前記マルチレベルインバータによる前記ダイオードブリッジの入力端の電圧の制御は、交流の1周期において、V1とV2の間でPWM制御する期間Tα、VDCとV2の間でPWM制御する期間Tβ(+)、VDCとV1の間でPWM制御する期間Tγ(+)、及び、-VDCとV1の間でPWM制御する期間Tβ(-)、-VDCとV2の間でPWMする期間Tγ(-)を含むよう制御されてもよい。これにより、交流電圧の周期内のレベルに応じて、効率よくPWMパルスの幅を変えることができる。PWM制御における電圧スイングを効率よく小さくできる。 In the multilevel inverter, the voltages V1 and V2 of the two power supply units can be made smaller than the output voltage VDC of the rectifier circuit (VDC>V1>V2). The control of the voltage at the input end of the diode bridge by the multilevel inverter may be controlled to include, in one AC cycle, a period Tα for PWM control between V1 and V2, a period Tβ(+) for PWM control between VDC and V2, a period Tγ(+) for PWM control between VDC and V1, a period Tβ(-) for PWM control between -VDC and V1, and a period Tγ(-) for PWM control between -VDC and V2. This makes it possible to efficiently change the width of the PWM pulse depending on the level within the AC voltage cycle. The voltage swing in PWM control can be efficiently reduced.
交流の1周期において、前記2つの電源部に吸収されるエネルギーと放出されるエネルギーの収支がゼロになるように、前記モードの幅が、前記2つの電源部の電圧に基づいて調整されてもよい。これにより、電源部のコンデンサの電力でマルチレベルインバータを駆動できる。例えば、マルチレベルインバータを駆動するための外部電源等が不要になる。 The mode width may be adjusted based on the voltages of the two power supply units so that the balance between the energy absorbed and the energy released in one AC cycle is zero. This allows the multilevel inverter to be driven by the power of the capacitors in the power supply units. For example, an external power supply or the like for driving the multilevel inverter is not required.
例えば、交流の1周期において、前記2つの電源部の充電量と放電量が同じになるように、出力電圧VDCと一方の電源部の電圧V1でPWM制御されるモードと、出力電圧VDCと他方の電源部の電圧V2でPWM制御されるモードとの期間の長さの比率が決定されてもよい。 For example, the ratio of the length of the period between a mode in which the output voltage VDC and the voltage V1 of one power supply unit are PWM controlled and a mode in which the output voltage VDC and the voltage V2 of the other power supply unit are PWM controlled may be determined so that the charge and discharge amounts of the two power supply units are the same in one AC cycle.
(構成例)
図1は、本発明の実施形態における高力率整流回路の構成例を示す図である。図1に示す高力率整流回路1は、リアクトルLb、整流回路2と、双方向スイッチS3、及び、マルチレベルインバータ3を備える。整流回路2は、リアクトルLbを介して交流電源5と接続される。マルチレベルインバータ3は、リアクトルLbと整流回路2の間の線に、双方向スイッチS3を介して接続される。すなわち、双方向スイッチS3の一方端が、リアクトルLbと整流回路2の間の線に接続され、他方端が、マルチレベルインバータ3に接続される。
(Configuration example)
Fig. 1 is a diagram showing a configuration example of a high power factor rectifier circuit in an embodiment of the present invention. The high power
整流回路2は、ダイオードブリッジと、ダイオードブリッジの出力側に接続されたコンデンサC3、C4を含む。ダイオードブリッジは、2つのダイオードD1、D2が同じ向き直列に接続されて形成されるアームを有する。アームを構成する2つのダイオードD1、D2の間に、リアクトルLbが接続され、交流電圧及び交流電流が入力される。図1の例では、ダイオードブリッジは、ハーフブリッジである。図1に示す例では、整流回路2は、3相全波整流回路である。整流回路2は、3相それぞれに対応するアームを有する。3相のアームのそれぞれのダイオードD1、D2の間に、各相の交流電流が入力される。
The
整流回路2のコンデンサC3、C4は、アームのカソード側に接続されるコンデンサC3と、アノード側に接続されるコンデンサC4を含む。これらのコンデンサC3、C4の間は、マルチレベルインバータ3の2つの電源部、すなわち2つのコンデンサC1、C2の間と接続される。整流回路2に入力される3相交流が、対称3相交流の場合、コンデンサC3、C4の電圧は同じになる。なお、コンデンサC3、C4の間は、接地され、グランドとなってもよい。2つのコンデンサC3、C4にはそれぞれ電圧VDCが出力される。電圧VDCが整流回路2の出力電圧となる。整流回路2の出力電圧VDCは、ダイオードブリッジで整流され、コンデンサC3、C4で平滑化された電圧である。本例では、交流電圧の正の成分の整流電圧(コンデンサC3)と、負の成分の整流電圧(コンデンサC4)を合計した電圧2VDCが負荷に供給される。負荷Rには、2VDCの電圧が印加される。なお、負荷Rには、電圧VDCが供給されてもよい。
The capacitors C3 and C4 of the
双方向スイッチS3は、リアクトルLbと整流回路2のダイオードブリッジの間の線上のノードと、マルチレベルインバータ3との間の導通/非導通を切り替える。双方向スイッチS3は、導通(オン)状態のときに、双方向の電流を通し、非導通(オフ)状態のとき双方向の電流を通さない。
The bidirectional switch S3 switches between conduction and non-conduction between a node on the line between the reactor Lb and the diode bridge of the
マルチレベルインバータ3は、2つの電源部としてのコンデンサC1、C2と、スイッチ素子S1、S2を含む。スイッチ素子S1、S2は、2つのコンデンサC1、C2の各々の双方向スイッチS3への接続と非接続を切り替える。スイッチ素子S1は、コンデンサC1と双方向スイッチS3の間の経路に設けられ、スイッチ素子S2は、コンデンサC2と双方向スイッチS3の間の経路に設けられる。スイッチ素子S1とスイッチ素子S2が直列に接続されてアームを形成する。スイッチ素子S1とスイッチ素子S2の間のノードが双方向スイッチS3に接続される。アームのスイッチ素子S1側の端がコンデンサC1に接続され、スイッチ素子S2側の端がコンデンサC2に接続される。コンデンサC1、C2の間は、整流回路2のコンデンサC3、C4の間に接続される。なお、コンデンサC1、C2の間は、接地され、グランドになっていてもよい。
The
図1の例では、3相の交流の線それぞれに、マルチレベルインバータ3が、双方向スイッチS3を介して接続される。双方向スイッチS3及びスイッチ素子S1、S3は、3相それぞれについて設けられる。2つの電源部としてのコンデンサC1、C2は、3相で共有される。すなわち、マルチレベルインバータ3は、3相に対応する3つのアームを有し、3つのアームに、共有のコンデンサC1、C2が接続される。
In the example of FIG. 1, the
スイッチ素子S1、S2、及び双方向スイッチS3を構成する半導体スイッチ素子には、例えば、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等を用いることができる。 The semiconductor switch elements constituting the switch elements S1, S2 and the bidirectional switch S3 may be, for example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
マルチレベルインバータ3の動作時において、コンデンサC1とコンデンサC2は異なる電圧に設定される。コンデンサC1の電圧V1とコンデンサC2の電圧V2は、極性が逆になる。また、コンデンサC1、C2の電圧V1、V2の絶対値は、整流回路2の出力電圧VDCの絶対値より小さくなるよう設定される。例えば、コンデンサC1、C2の電圧V1、V2の絶対値は、整流回路2の出力電圧VDCの絶対値の1/3に設定される(V1=(1/3)VDC、V2=-(1/3)VDC)。
When the
マルチレベルインバータ3は、双方向スイッチS3及びスイッチ素子S1、S2のオン/オフ動作により、リアクトルLbの後段の交流電圧が目標電圧になるようPWM制御する。マルチレベルインバータ3によるPWM制御により、リアクトルLbの後段の整流回路2に入力される交流電圧が正弦波化され、電圧の位相と電流の位相が同じにすることができる。すなわち、マルチレベルインバータのPWM制御により高力率制御ができる。
The
マルチレベルインバータ3は、コンデンサC1、C2の電圧V1、V2、及び、整流回路2の出力電圧VDCの3つのうち2つの電圧を用いたPWM制御を行う。交流の周期内で、目標電圧に応じてPWM制御で用いられる2つの電圧が切り替わるように、双方向スイッチ及びスイッチ素子が制御される。以下、動作例を説明する。
The
(動作例)
図2は、図1に示すマルチレベルインバータ3によるPWM制御の電圧波形と、PWM制御されたリアクトルLb後段の交流電圧V’uの相電圧波形の一例を示す図である。図3は、目標波形VRと、目標波形VRを得るためのPWM制御における双方向スイッチS3及びスイッチ素子S1、S2の動作例を示す図である。図2に示すように、交流電圧の1周期において、動作モードが異なる複数の期間が含まれる。ここでは、一例として、コンデンサC1の電圧V1が、整流回路2の出力電圧VDCの1/3、すなわちV1=(1/3)VDCに設定され、コンデンサC2の電圧V2が、V2=-(1/3)VDCに設定された場合の動作を説明する。
(Example of operation)
2 is a diagram showing an example of a voltage waveform of PWM control by the
[期間Tα]
期間Tαのモードは、目標電圧VRが、-(1/3)VDC≦VR≦(1/3)VDCの場合のモードである。期間Tαでは、マルチレベルインバータ3は、V1=+(1/3)VDCとV2=-(1/3)VDCの電圧でPWM制御する。期間Tαでは、双方向スイッチS3を常に導通状態(S3オン)とし、スイッチ素子S1導通(S1オン)且つスイッチ素子S2非導通(S2オフ)の状態と、S1オフ且つS2オンの状態が切り替わる。これにより、リアクトルLb後段の電圧が目標電圧VRになるよう制御される。図3に示す例では、期間TαのPWM制御では、一定の周期で+(1/3)VDC≦V≦VDCの範囲で変化する三角波αと目標電圧VRが比較される。三角波α>目標電圧VRの期間にS1オフ且つS2オン、三角波α≦目標電圧VRの期間にS1オン且つS2オフに制御される。S1オフ且つS2オンの時にV1=-(1/3)VDCが出力される。S1オン且つS2オフの時にV2=(1/3)VDCが出力される。リアクトルLbの後段の電圧、すなわち、整流回路2の入力側の電圧は、V1=(1/3)VDCと、V2=-(1/3)VDCで切り替わる。V1の期間とV2の期間がPWM制御されることで、リアクトルLbの後段の電圧は、平均して、電圧V’uの相電圧波形となる。期間Tαでは、整流回路2の直流出力部(コンデンサC3)へは電流が供給されない。期間Tαで、リアクトルLbの後段の交流電圧が正の場合は、リアクトルLbの後段の線路からマルチレベルインバータ3に電流が流れ込む。期間Tαで、リアクトルLbの後段の交流電圧が負の場合は、マルチレベルインバータ3は、リアクトルLbの後段の線路へ電流を流し入れる。この期間Tαの電圧スイングは、(2/3)VDCとなる。
[Period Tα]
The mode in the period Tα is a mode in which the target voltage VR is −(1/3)VDC≦VR≦(1/3)VDC. In the period Tα, the
[期間Tβ+]
期間Tβ+のモードは、目標電圧VRが、VR>(1/3)VDCの期間の一部に実施される。期間Tβ+では、出力電圧VDCと電圧V2=-(1/3)VDCでPWM制御される。期間Tβ+では、スイッチ素子S2を常にオン且つスイッチ素子S1を常にオフとして、双方向スイッチS3のオン/オフが切り替わる。これにより、リアクトルLb後段の電圧が目標電圧VRになるよう制御される。図3に示す例では、期間Tβ+のPWM制御では、一定の周期で-(1/3)VDC≦V≦VDCの範囲で変化する三角波βと目標電圧VRが比較される。三角波β>VRの期間にS3オン、三角波β≦VRの期間にS3オフに制御される。リアクトルLbの後段の電圧は、S3オンの時に整流回路の出力電圧VDCとなり、S3オフの時にV2=-(1/3)VDCとなる。リアクトルLbの後段の電圧は、V2=-(1/3)VDCとVDCで切り替わる。期間Tβ+では、S3オフの状態で、整流回路2の直流出力部に電流が供給される。この期間Tβ+の電圧スイングは、(4/3)VDCであり、期間Tα、Tγ+の電圧スイングの2倍となる。期間Tβ+を設ける目的の1つは、コンデンサC1、C2(V1、V2)へ流入出する電流の一周期平均がゼロとなるよう制御するためである。
[Period Tβ+]
The mode of the period Tβ+ is implemented during a part of the period when the target voltage VR is VR>(1/3)VDC. During the period Tβ+, PWM control is performed with the output voltage VDC and the voltage V2=-(1/3)VDC. During the period Tβ+, the switch element S2 is always on and the switch element S1 is always off, and the bidirectional switch S3 is switched on/off. This controls the voltage at the rear stage of the reactor Lb to be the target voltage VR. In the example shown in FIG. 3, the PWM control of the period Tβ+ compares the triangular wave β, which changes in the range of -(1/3)VDC≦V≦VDC at a constant cycle, with the target voltage VR. S3 is controlled to be on during the period when the triangular wave β>VR, and to be off during the period when the triangular wave β≦VR. The voltage at the rear stage of the reactor Lb becomes the output voltage VDC of the rectifier circuit when S3 is on, and becomes V2=-(1/3)VDC when S3 is off. The voltage at the rear stage of the reactor Lb switches between V2 = -(1/3)VDC and VDC. During period Tβ+, with S3 off, a current is supplied to the DC output section of the
[期間Tγ+]
期間Tγ+のモードは、目標電圧VRが、VR>(1/3)VDCの期間のうち期間Tβ+を除いた残りの期間に実施される。期間Tγ+では、出力電圧VDCとV1=+(1/3)VDCの電圧でPWM制御が行われる。期間Tγ+では、スイッチ素子S1を常にオン且つスイッチ素子S2を常にオフとして、双方向スイッチS3のオン/オフが切り替わる。これにより、リアクトルLb後段の電圧が目標電圧VRになるよう制御される。図3に示す例では、期間Tγ+のPWM制御では、一定の周期で-(1/3)VDC≦V≦VDCの範囲で変化する三角波βと目標電圧VRが比較される。三角波γ>VRの期間にS3オン、三角波γ≦VRの期間にS3オフに制御される。リアクトルLbの後段の電圧は、S3オンの時に整流回路の出力電圧VDCとなり、S3オフの時にV1=(1/3)VDCとなる。リアクトルLbの後段の電圧は、V1=(1/3)VDCとVDCで切り替わる。期間Tγ+でも、S3オフの状態で、整流回路2の直流出力部に電流が供給される。この期間Tγ+の電圧スイングは、(2/3)VDCとなる。
[Period Tγ+]
The mode of the period Tγ+ is performed during the remaining period of the period of VR>(1/3)VDC excluding the period Tβ+ when the target voltage VR is VR>(1/3)VDC. During the period Tγ+, PWM control is performed with the output voltage VDC and the voltage V1=+(1/3)VDC. During the period Tγ+, the switch element S1 is always on and the switch element S2 is always off, and the bidirectional switch S3 is switched on/off. This controls the voltage at the rear stage of the reactor Lb to the target voltage VR. In the example shown in FIG. 3, the PWM control of the period Tγ+ compares the triangular wave β, which changes in the range of -(1/3)VDC≦V≦VDC at a fixed cycle, with the target voltage VR. During the period of the triangular wave γ>VR, S3 is controlled to be on, and during the period of the triangular wave γ≦VR, S3 is controlled to be off. The voltage at the rear stage of the reactor Lb becomes the output voltage VDC of the rectifier circuit when S3 is on, and becomes V1=(1/3)VDC when S3 is off. The voltage at the rear stage of the reactor Lb switches between V1=(1/3)VDC and VDC. Even during the period Tγ+, with S3 off, a current is supplied to the DC output section of the
[期間Tβ-]
期間Tβ-のモードは、目標電圧VRが、VR<-(1/3)VDCの期間の一部に実施される。期間Tβ-では、負の出力電圧-VDCと電圧V1=+(1/3)VDCでPWM制御される。期間Tβ-のスイッチ制御は、期間Tβ+のスイッチ制御の目標電圧VRの極性を逆にしたものとなる。期間Tβ-では、S3オフの状態で、整流回路2の直流出力部に電流が供給される。この期間Tβ-の電圧スイングは、(4/3)VDCである。
[Period Tβ-]
The mode of period Tβ- is implemented during a part of the period when the target voltage VR is VR<-(1/3)VDC. During period Tβ-, PWM control is performed with a negative output voltage -VDC and voltage V1=+(1/3)VDC. The switch control during period Tβ- is the reverse of the polarity of the target voltage VR of the switch control during period Tβ+. During period Tβ-, current is supplied to the DC output section of the
[期間Tγ-]
期間Tγ-のモードは、目標電圧VRが、VR<-(1/3)VDCの期間のうち期間Tβ-を除いた残りの期間に実施される。期間Tγ-では、負の出力電圧-VDCとV2=-(1/3)VDCの電圧でPWM制御が行われる。期間Tγ-のスイッチ制御は、期間Tγ+のスイッチ制御の目標電圧VRの極性を逆にしたものとなる。期間Tγ-でも、S3オフの状態で、整流回路2の直流出力部に電流が供給される。この期間Tγ-の電圧スイングは、(2/3)VDCとなる。
[Period Tγ-]
The mode of the period Tγ- is implemented during the remaining period of the period in which the target voltage VR is VR<-(1/3)VDC, excluding the period Tβ-. During the period Tγ-, PWM control is performed with a negative output voltage -VDC and a voltage of V2=-(1/3)VDC. The switch control during the period Tγ- is the reverse of the polarity of the target voltage VR of the switch control during the period Tγ+. During the period Tγ- as well, current is supplied to the DC output section of the
以上のように、リアクトルLbの後段の交流電圧が正の期間には、マルチレベルインバータ3は、リアクトルLbの後段の線路から電流を引き込むものの、線路に電流を流し入れることはない。リアクトルLbの後段の交流電圧が負の期間には、マルチレベルインバータ3は、リアクトルLbの後段の線路へ電流を流し入れるものの、線路から電流を引き込むことはない。
As described above, during the period when the AC voltage downstream of the reactor Lb is positive, the
上記のPWM制御で、2つの電源部であるコンデンサC1、C2それぞれの電圧V1、V2、及び、整流回路2の出力電圧と正負(+VDC、-VDC)の4つのうちから選ばれた2つの電圧でPWM制御が行われる。交流の1周期内で、目標電圧に応じてPWM制御で用いる2つの電圧が切り替わるように双方向スイッチS3及びスイッチ素子S1、S2が動作する。これにより、全体としてPWM制御の電圧スイングを小さくできる。その結果、リアクトルLbを軽量化できる。
In the above PWM control, PWM control is performed using the voltages V1 and V2 of the two power sources, capacitors C1 and C2, respectively, and two voltages selected from the output voltage of
図2に示す例では、PWM制御の電圧のレベルは、-VDC、-(1/3)VDC、(1/3)VDC、VDCの4つである。上記例では、このように、レベル数は4である。1周期におけるPWM制御のレベル数を2より多くすることで、電圧スイングを小さくできる。なお、上記例では、振幅の大きいTβ+、Tβ-期間があるため、実効的なレベル数は4より小さくなる。 In the example shown in FIG. 2, the PWM control voltage levels are -VDC, -(1/3)VDC, (1/3)VDC, and VDC. In the above example, the number of levels is thus four. By increasing the number of PWM control levels in one cycle to more than two, the voltage swing can be reduced. Note that in the above example, since there are periods Tβ+ and Tβ- with large amplitudes, the effective number of levels is less than four.
(電源部のエネルギー収支をゼロにする動作例)
マルチレベルインバータ3は、コンデンサC1、C2の電圧V1、V2のフィードバック制御により、コンデンサC1、C2の交流の1周期における充電量と放電量が等しくなるようにしてもよい。すなわち、交流の1周期において、2つの電源部であるコンデンサC1、C2に吸収されるエネルギーと放出されるエネルギーの収支をゼロにする制御ができる。
(Example of how the energy balance of the power supply unit is reduced to zero)
The
図2では、各モードの期間について、各コンデンサC1、C2への電流が流入するのか又は流出するのかを示している。「入」は流入、「出」は流出を示す。なお、図2における電流の流出入の表示は、電圧と電流の位相が一致して条件下の例である。コンデンサC1(V1)に着目すると、目標電圧VRが正の期間では、期間TαとTγで電流がC1に流入する。目標電圧VRが負の期間では、期間TαとTβでC1から電流が流出する。従って、V1が目標値より小さい場合(例えば、V1<(1/3)VDC)には、目標電圧VRが正の期間のTγを長くするか、目標電圧VRが負の期間のTβを減らせば、V1を増加できる。 In FIG. 2, the period of each mode indicates whether current flows into or out of each capacitor C1, C2. "In" indicates inflow, and "out" indicates outflow. Note that the indication of current inflow and outflow in FIG. 2 is an example under the condition that the phases of the voltage and current are the same. Focusing on capacitor C1 (V1), in the period when the target voltage VR is positive, current flows into C1 during periods Tα and Tγ. In the period when the target voltage VR is negative, current flows out of C1 during periods Tα and Tβ. Therefore, when V1 is smaller than the target value (for example, V1 < (1/3) VDC), V1 can be increased by lengthening Tγ during the period when the target voltage VR is positive, or by reducing Tβ during the period when the target voltage VR is negative.
すなわち、マルチレベルインバータ3は、検出された電圧V1が目標値より低い場合に、1周期におけるコンデンサC1へ電流が流れ込む期間が長くなるよう調整することができる。また、検出された電圧V1が目標値より高い場合は、1周期におけるコンデンサC1へ流れ込む期間が短くなるよう調整することができる。
In other words, when the detected voltage V1 is lower than the target value, the
具体的には、マルチレベルインバータ3は、電圧V1、V2を検出し、電圧V1、V2と目標値との誤差(偏差)に基づいて、期間Tγ+及び期間Tγ-のうち少なくとも一方の長さを調整してもよい。すなわち、V1、V2の検出値と、それぞれの目標値(例えば、±(1/3)VDC)との誤差を、1周期内のTβとTγの比率にフィードバックする制御が可能である。これにより、2つの電源部としてのコンデンサC1、C2の電圧V1、V2を安定化できる。
Specifically, the
図4は、電圧V1、V2の目標値との誤差を期間TβとTγの比率へフィードバックする制御の例を示す図である。図4の例では、V1検出値とV1目標値との差をPI積分して制御値Vxが計算される。PWM制御において、目標電圧VRが、VR>0、VR>Vxとなる期間が、期間Tγ+のモードとなるようS1~S3が制御される。また、V2検出値とV2目標値との差をPI積分して制御値Vyが計算される。PWM制御において、目標電圧VRが、VR<0、VR<Vyとなる期間が、期間Tγ-のモードとなるようS1~S3が制御される。これにより、目標電圧VRが正の期間では、V1<目標値であれば期間Tγ+が長くなり、V1>目標値であれば期間Tγ+が短くなる。目標電圧VRが負の期間では、V2<目標値であれば期間Tγ-が長くなり、V1>目標値であれば期間Tγ-が短くなる。図4に示す例では、V1、V2をそれぞれ、独立してフィードバック制御できる。 Figure 4 shows an example of control that feeds back the error between the target values of voltages V1 and V2 to the ratio of periods Tβ and Tγ. In the example of Figure 4, the difference between the V1 detection value and the V1 target value is PI integrated to calculate the control value Vx. In PWM control, S1 to S3 are controlled so that the period in which the target voltage VR is VR>0, VR>Vx is the mode of period Tγ+. In addition, the difference between the V2 detection value and the V2 target value is PI integrated to calculate the control value Vy. In PWM control, S1 to S3 are controlled so that the period in which the target voltage VR is VR<0, VR<Vy is the mode of period Tγ-. As a result, in a period in which the target voltage VR is positive, if V1<target value, the period Tγ+ becomes longer, and if V1>target value, the period Tγ+ becomes shorter. During the period when the target voltage VR is negative, if V2<target value, the period Tγ- becomes longer, and if V1>target value, the period Tγ- becomes shorter. In the example shown in FIG. 4, V1 and V2 can be feedback-controlled independently.
(制御部の構成例)
図5は、上記の高力率整流回路1を制御する制御部6の構成例を示す図である。制御部6は、双方向スイッチS3及び、スイッチ素子S1、S2のオン/オフを制御する信号S3s、S1s、S2sを生成して、これらのスイッチへ供給する。本例では、制御部6では、3相それぞれについて双方向スイッチS3及び、スイッチ素子S1、S2の信号を供給する。制御部6は、高力率整流回路1に入力される交流電流Iu、Iv、Iw、及び交流電圧Vw、マルチレベルインバータ3のコンデンサC1、C2の電圧V1、V2、及び、整流回路2の出力電圧2VDCを検出し、これらの検出値を入力する。制御部6は、これらの検出値を用いて、目標電圧VRを決定する。制御部6は、リアクトルLbの後段の交流電圧を目標電圧VRに制御するPWM信号を、スイッチの制御信号S3s、S1s、S2sとして生成し、スイッチS3、S1、S2へ出力する。
(Example of the control unit configuration)
5 is a diagram showing an example of the configuration of the
制御部6は、検出した交流電流Iu、Iv、Iw、及び交流電圧Vwを基に、目標電圧VRu、VRv、VRwを決定する。目標電圧VRu、VRv、VRwは、交流電流Iu、Iv、Iwに位相が合う正弦波とする。これにより高力率制御がなされる。制御部6は、例えば、目標電圧VRu、VRv、VRwの位相と振幅を設定する。また、制御部6は、整流回路2の出力電圧2VDCを検出し、さらに、整流回路2の出力電圧2VDCが目標値になるように目標電圧VRu、VRv、VRwを制御してもよい。
The
図5に示す例では、制御部6は、座標変換部61、力率制御部62、座標逆変換部65、モード幅制御部64、及びPWM変換部63を有する。座標変換部61は、検出した交流電流Iu、Iv、Iwをdq座標系に座標変換する。力率制御部(出力電圧制御部)62は、dq座標系に変換された交流電流Id、Iqを基に、高効率化と出力電力の制御を行う。例えば、高力率化のための交流正弦波の位相及び振幅を持つ目標電圧VRd、VRqが決定される。また、目標電圧VRqは、例えば、整流回路2の出力電圧2DVCが目標値となるようにフィードバック制御された値であってもよい。
In the example shown in FIG. 5, the
交流電圧Vwは、PPL(位相同期回路)に入力され、PLLから出力された信号は、座標変換部61及び座標逆変換部65に供給される。PPLの出力信号を微分した信号ωは、力率制御部(出力電圧制御部)62に供給される。
The AC voltage Vw is input to a PLL (phase-locked loop), and the signal output from the PLL is supplied to a coordinate
dq座標系の目標電圧VRd、VRqは、座標逆変換部65で逆変換され、3相座標系の目標電圧VRu、VRv、VRwとなって、モード幅制御部64を経て、PWM変換部63に供給される。モード幅制御部64は、例えば、図4に示したように、V1、V2と目標値との誤差をフィードバックした制御値Vxを計算する。制御値Vxは、期間Tγの長さを制御するための値であり、PWM変換部63に渡される。PWM変換部63は、例えば、図3で示したように、目標電圧VRを実現するためのスイッチS1~S3のPWM制御信号を生成する。
The target voltages VRd and VRq in the dq coordinate system are inversely converted by the coordinate
(シミュレーション試験結果)
図6は、図1と同じ構成の高力率整流回路でシミュレーションを行った結果を示す波形図である。シミュレーションツールにはPSIMを用いた。図6に示す結果から、電圧/電流の高力率化ができていることがわかった。
(Simulation test results)
Figure 6 is a waveform diagram showing the results of a simulation performed on a high power factor rectifier circuit with the same configuration as Figure 1. PSIM was used as the simulation tool. From the results shown in Figure 6, it was found that the voltage/current power factor was increased.
本実施形態の高力率整流回路1は、整流回路2のダイオードブリッジの入力側に、双方向スイッチS3を通して、出力電圧VDCに対しておおよそ±1/3の電圧V1、V2を切り替えて出力できるマルチレベルインバータ3を接続した構成である。この構成により、マルチレベルインバータ3の出力による-(1/3)VDC、(1/3)VDC、及び、双方向スイッチS3のオフ時の整流回路の出力電圧VDCの3つの電圧レベルでPWM制御することが可能になる。このPWM制御により、交流電源の電流がリアクトルLbを通して、電流と位相が合った正弦波になるよう制御できる。このように、本実施形態の高力率整流回路1は、整流回路2とリアクトルLbの間の線に双方向スイッチを介して接続されたマルチレベルインバータ3により、PWM制御の電圧レベルを3段階にすることができる。これにより、リアクトルLbを小型、軽量化できる。また、交流側にマルチレベルインバータ3を接続する構成なので、アームが故障しても、電流の交流側への逆流、又は、DCリンクの短絡が生じにくい。
The high power
(他の変形例)
本発明は、上記の実施形態に限られない。例えば、マルチレベルインバータの2つの電源部として、コンデンサ以外の電源を用いてもよい。マルチレベルインバータは、2つ以上の電源部を備えてもよい。また、2つの電源部の電圧V1、V2の設定値は、上記の+(1/3)VDC、-(1/3)VDCに限られない。上記例では、高力率整流回路1は、3相交流が入力される構成であるが、交流の相数は、3相に限られず、例えば、1相、2相、或いは、4相以上であってもよい。図1及び図5に示す例では、交流電源5とリアクトルLbの間にEMIフィルタ4が設けられる。EIMフィルタ4は、省略してもよい。
(Other Modifications)
The present invention is not limited to the above embodiment. For example, a power source other than a capacitor may be used as the two power supply units of the multilevel inverter. The multilevel inverter may include two or more power supply units. Furthermore, the set values of the voltages V1 and V2 of the two power supply units are not limited to the above +(1/3) VDC and -(1/3) VDC. In the above example, the high power
(適用例)
本実施形態における高力率整流回路は、例えば、軽量化が求められる機器に用いることができる。例えば、電動航空機のAC/DCコンバータに、本実施形態の高力率整流回路を好適に適用できる。
(Application example)
The high power factor rectifier circuit of the present embodiment can be used in devices that require weight reduction, for example, and can be suitably applied to AC/DC converters of electric aircraft.
1:DCDCコンバータ、3:電圧源、4:リアクトル、5:制御部、6:制限回路 1: DCDC converter, 3: voltage source, 4: reactor, 5: control unit, 6: limiting circuit
Claims (5)
前記リアクトルと前記整流回路の間の線に双方向スイッチを介して接続されたマルチレベルインバータであって、2つの電源部と、前記2つの電源部の各々の前記双方向スイッチへの接続と非接続を切り替えるスイッチ素子とを含むマルチレベルインバータとを備える、高力率整流回路。 a rectifier circuit including a diode bridge connected to an AC power supply via a reactor and a capacitor connected to an output side of the diode bridge;
A high power factor rectifier circuit comprising: a multilevel inverter connected to a line between the reactor and the rectifier circuit via a bidirectional switch, the multilevel inverter including two power supply units and a switch element that switches between connection and disconnection of each of the two power supply units to the bidirectional switch.
前記マルチレベルインバータの前記2つの電源部の各々は、コンデンサで形成される、高力率整流回路。 2. The high power factor rectifier circuit according to claim 1,
A high power factor rectifier circuit, wherein each of the two power supply units of the multilevel inverter is formed with a capacitor.
前記ダイオードブリッジの入力端の電圧は、前記2つの電源部の電圧V1、V2及び前記整流回路の正負の出力電圧(+VDC、-VDC)によって制御される、高力率整流回路。 3. The high power factor rectifier circuit according to claim 1,
A high power factor rectifier circuit in which the voltage at the input end of the diode bridge is controlled by the voltages V1, V2 of the two power supply units and the positive and negative output voltages (+VDC, -VDC) of the rectifier circuit.
前記ダイオードブリッジの入力端の電圧が前記2つの電源部の電圧V1、V2でPWM制御されるモード、前記ダイオードブリッジの入力端の電圧が出力電圧VDCと一方の電源部の電圧V1でPWM制御されるモード、及び、前記ダイオードブリッジの入力端の電圧が出力電圧VDCと他方の電源部の電圧V2でPWM制御されるモードが、交流の1周期に含まれる、高力率整流回路。 A high power factor rectifier circuit according to any one of claims 1 to 3,
A high power factor rectifier circuit in which one cycle of AC includes a mode in which the voltage at the input ends of the diode bridge is PWM controlled by the voltages V1 and V2 of the two power supply units, a mode in which the voltage at the input ends of the diode bridge is PWM controlled by the output voltage VDC and the voltage V1 of one power supply unit, and a mode in which the voltage at the input ends of the diode bridge is PWM controlled by the output voltage VDC and the voltage V2 of the other power supply unit.
交流の1周期において、前記2つの電源部に吸収されるエネルギーと放出されるエネルギーの収支がゼロになるように、前記モードの幅が、前記2つの電源部の電圧に基づいて調整される、高力率整流回路。 5. The high power factor rectifier circuit according to claim 4 ,
A high power factor rectifier circuit in which the mode width is adjusted based on the voltages of the two power supply units so that the balance between the energy absorbed and the energy released by the two power supply units becomes zero during one cycle of AC.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021030060A JP7607323B2 (en) | 2021-02-26 | 2021-02-26 | High power factor rectifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021030060A JP7607323B2 (en) | 2021-02-26 | 2021-02-26 | High power factor rectifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022131223A JP2022131223A (en) | 2022-09-07 |
JP7607323B2 true JP7607323B2 (en) | 2024-12-27 |
Family
ID=83152963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021030060A Active JP7607323B2 (en) | 2021-02-26 | 2021-02-26 | High power factor rectifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7607323B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005341748A (en) | 2004-05-28 | 2005-12-08 | Matsushita Electric Ind Co Ltd | Power supply |
JP2011109789A (en) | 2009-11-17 | 2011-06-02 | Fuji Electric Holdings Co Ltd | Power conversion equipment |
JP2011114972A (en) | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | Power converter |
US20140301119A1 (en) | 2013-04-03 | 2014-10-09 | Ablerex Electronics Co., Ltd. | Multilevel AC/DC Power Converting Method and Converter Device Thereof |
-
2021
- 2021-02-26 JP JP2021030060A patent/JP7607323B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005341748A (en) | 2004-05-28 | 2005-12-08 | Matsushita Electric Ind Co Ltd | Power supply |
JP2011109789A (en) | 2009-11-17 | 2011-06-02 | Fuji Electric Holdings Co Ltd | Power conversion equipment |
JP2011114972A (en) | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | Power converter |
US20140301119A1 (en) | 2013-04-03 | 2014-10-09 | Ablerex Electronics Co., Ltd. | Multilevel AC/DC Power Converting Method and Converter Device Thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2022131223A (en) | 2022-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5254357B2 (en) | Power converter | |
Farhadi Kangarlu et al. | Symmetric multilevel inverter with reduced components based on non-insulated dc voltage sources | |
JP5400961B2 (en) | Power converter | |
JP5631499B2 (en) | Power converter | |
CN104704733B (en) | Direct power conversion device and method for controlling direct power conversion device | |
CN107517019B (en) | Multilevel inverter hybrid modulation strategy | |
NL2026176B1 (en) | Multi-level bidirectional electrical AC/DC converter | |
JPH0965658A (en) | Power converter | |
US9197126B2 (en) | Power converting apparatus | |
US20160197562A1 (en) | Electric power conversion device | |
Ali et al. | High boost seventeen-level switched capacitor inverter topology with continuous input current | |
Sandeep et al. | Seven-level active-neutral-point-clamped inverter topology with voltage boosting capability | |
Yuan | A four-level π-type converter for low-voltage applications | |
JP2012075263A (en) | Power conversion device | |
Montazeri et al. | A new modeling and control scheme for cascaded split-source converter cells | |
AbdulSalam et al. | Cascaded multilevel split-source inverters: Analysis and modulation | |
Mukherjee et al. | Carrier-based discontinuous PWM for a five-level unidirectional rectifier | |
JP7607323B2 (en) | High power factor rectifier circuit | |
JP5119992B2 (en) | Power converter | |
JP5950970B2 (en) | Power converter | |
JP5400956B2 (en) | Power converter | |
JP2011229347A (en) | Power conversion equipment | |
Gao et al. | Dead-time elimination of nine-switch converter | |
Hodge et al. | A New High-Frequency Multilevel Boost Power Factor Correction Approach With GaN Semiconductors | |
JP5400955B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7607323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |