JP7604155B2 - ウェーハの加工方法 - Google Patents
ウェーハの加工方法 Download PDFInfo
- Publication number
- JP7604155B2 JP7604155B2 JP2020162153A JP2020162153A JP7604155B2 JP 7604155 B2 JP7604155 B2 JP 7604155B2 JP 2020162153 A JP2020162153 A JP 2020162153A JP 2020162153 A JP2020162153 A JP 2020162153A JP 7604155 B2 JP7604155 B2 JP 7604155B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- adhesive film
- tape
- modified layer
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
- Die Bonding (AREA)
Description
本発明の実施形態に係るウェーハ10の加工方法について、図面に基づいて説明する。まず、実施形態の加工対象であるウェーハ10の構成について説明する。図1は、実施形態に係るウェーハ10の加工方法の加工対象のウェーハ10の一例を示す斜視図である。
図3は、図2に示す表面側テープ貼着ステップ101の一例を示す斜視図である。図4は、図3に示すウェーハ10を示す断面図である。なお、図4に示すウェーハ10の断面図および以降の同様の断面図では、分割予定ライン13およびデバイス14の数を減らしてかつ大きく描写している。表面側テープ貼着ステップ101は、ウェーハ10の表面12側に表面側テープ20を貼着するステップである。なお、表面側テープ貼着ステップ101は、実施形態では接着フィルム貼着ステップ102を実施する前に実施されるが、本発明では接着フィルム貼着ステップ102を実施した後に実施されてもよく、省略されてもよい。
図5は、図2に示す接着フィルム貼着ステップ102後のウェーハ10を示す断面図である。接着フィルム貼着ステップ102は、ウェーハ10の裏面15側に接着フィルム30を貼着するステップである。なお、接着フィルム貼着ステップ102は、実施形態では表面側テープ貼着ステップ101を実施した後に実施されるが、本発明では表面側テープ貼着ステップ101を実施する前に実施されてもよい。
図6は、図2に示す接着フィルム切断ステップ103の一例の一状態を一部断面で示す側面図である。接着フィルム切断ステップ103は、ウェーハ10の裏面15側に貼着された接着フィルム30をウェーハ10の裏面15側から分割予定ライン13に沿って切断するステップである。なお、接着フィルム切断ステップ103は、実施形態では改質層形成ステップ104を実施する前に実施されるが、本発明では改質層形成ステップ104を実施した後に実施されてもよい。
図8は、図2に示す改質層形成ステップ104の一状態を一部断面で示す側面図である。改質層形成ステップ104は、分割予定ライン13に沿ってウェーハ10の内部に改質層16を形成するステップである。なお、改質層形成ステップ104は、実施形態では接着フィルム切断ステップ103を実施した後に実施されるが、本発明では接着フィルム切断ステップ103を実施する前に実施されてもよい。
図9は、図2に示す分割ステップ106の一状態を一部断面で示す側面図である。分割ステップ106は、接着フィルム切断ステップ103および改質層形成ステップ104を実施した後に実施される。分割ステップ106は、ウェーハ10に対して外力を付与することで改質層16を起点にウェーハ10を分割するステップである。
次に、第1変形例に係るウェーハ10の加工方法を説明する。図10は、第1変形例に係るウェーハ10の加工方法の流れを示すフローチャートである。第1変形例のウェーハ10の加工方法は、図10に示すように、表面側テープ貼着ステップ101-1と、接着フィルム貼着ステップ102と、接着フィルム切断ステップ103と、改質層形成ステップ104と、分割ステップ106-1と、実装ステップ107と、を含む。なお、第1変形例の接着フィルム貼着ステップ102、接着フィルム切断ステップ103、および改質層形成ステップ104の手順は、実施形態と同様であるため、説明を省略する。
第1変形例の表面側テープ貼着ステップ101-1でウェーハ10の表面12側に貼着する表面側テープ20-1は、実施形態の表面側テープ20と比較して、伸縮性を有する点で異なる。第1変形例の表面側テープ貼着ステップ101-1の手順は、実施形態の表面側テープ貼着ステップ101と同様であるため、説明を省略する。
図11は、図10に示す分割ステップ106-1の一状態を一部断面で示す側面図である。図12は、図10に示す分割ステップ106-1の図11の後の一状態を一部断面で示す側面図である。第1変形例の分割ステップ106-1は、ウェーハ10の表面側テープ20-1を拡張することで改質層16を起点にウェーハ10をデバイスチップ19へと分割するエキスパンドステップを含む。
図13は、図10に示す実装ステップ107の一状態を一部断面で示す側面図である。実装ステップ107は、デバイスチップ19の裏面15側に配設された接着フィルム30によりデバイスチップ19を実装基板40へと実装するステップである。
次に、第2変形例に係るウェーハ10の加工方法を説明する。図14は、第2変形例に係るウェーハ10の加工方法の流れを示すフローチャートである。第2変形例のウェーハ10の加工方法は、図14に示すように、表面側テープ貼着ステップ101と、接着フィルム貼着ステップ102と、接着フィルム切断ステップ103と、改質層形成ステップ104と、裏面側テープ貼着ステップ105と、分割ステップ106-2と、を含む。なお、第2変形例の表面側テープ貼着ステップ101、接着フィルム貼着ステップ102、接着フィルム切断ステップ103、および改質層形成ステップ104の手順は、実施形態と同様であるため、説明を省略する。
図15は、図14に示す裏面側テープ貼着ステップ105の一状態を示す断面図である。図16は、図14に示す裏面側テープ貼着ステップ105の図15の後の一状態を示す断面図である。裏面側テープ貼着ステップ105は、少なくとも接着フィルム切断ステップ103を実施した後に実施される。裏面側テープ貼着ステップ105は、第2変形例において、改質層形成ステップ104を実施した後に実施される。裏面側テープ貼着ステップ105は、ウェーハ10の裏面15側に接着フィルム30を介して裏面側テープ50を貼着するステップである。
第2変形例の分割ステップ106-2は、ウェーハ10の裏面側テープ50を拡張することで改質層16を起点にウェーハ10をデバイスチップ19へと分割するエキスパンドステップを含む。第2変形例の分割ステップ106-2は、第1変形例の分割ステップ106-1と比較して、ウェーハ10をデバイスチップ19へと分割するために、表面側テープ20-1の代わりに裏面側テープ50を拡張する点で異なる。
11 基板
12 表面
13 分割予定ライン
14 デバイス
15 裏面
16 改質層
19 デバイスチップ
20、20-1 表面側テープ
21、51 フレーム
30 接着フィルム
40 実装基板
50 裏面側テープ
321 レーザービーム
420 ブレーキングローラー
Claims (4)
- 表面の交差する複数の分割予定ラインによって区画された領域のそれぞれにデバイスを有するウェーハの加工方法であって、
該ウェーハの裏面側に接着フィルムを貼着する接着フィルム貼着ステップと、
少なくとも該ウェーハの裏面側に貼着された該接着フィルムを該ウェーハの裏面側から該分割予定ラインに沿って切断する接着フィルム切断ステップと、
該ウェーハに対して透過性を有する波長のレーザービームを該ウェーハの内部に集光させて照射し、該分割予定ラインに沿って改質層を形成する改質層形成ステップと、
該接着フィルム切断ステップを実施した後、該ウェーハの裏面側に該接着フィルムを介して伸縮性を有する裏面側テープを貼着する裏面側テープ貼着ステップと、
該接着フィルム切断ステップおよび該改質層形成ステップを実施した後、該ウェーハに対して外力を付与することで該改質層を起点に該ウェーハを分割する分割ステップと、
を有し、
該分割ステップは、該ウェーハの裏面側テープを拡張することで該改質層を起点に該ウェーハをデバイスチップへと分割するエキスパンドステップを含む、
ウェーハの加工方法。 - 該接着フィルム貼着ステップの前または後に、該ウェーハの表面側に表面側テープを貼着する表面側テープ貼着ステップを有する、
請求項1に記載のウェーハの加工方法。 - 該改質層形成ステップでは、該表面側テープおよび該ウェーハに対して透過性を有する波長のレーザービームを該表面側テープ越しに該ウェーハの表面側から照射する、
請求項2に記載のウェーハの加工方法。 - 該分割ステップは、ブレーキングローラーで該ウェーハの裏面側テープを介して該ウェーハを押圧しながら該ブレーキングローラーを回転移動させ、該改質層を起点に該ウェーハを分割するブレーキングステップを含む、
請求項1乃至3のいずれか1項に記載のウェーハの加工方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020162153A JP7604155B2 (ja) | 2020-09-28 | 2020-09-28 | ウェーハの加工方法 |
US17/447,587 US12062575B2 (en) | 2020-09-28 | 2021-09-14 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020162153A JP7604155B2 (ja) | 2020-09-28 | 2020-09-28 | ウェーハの加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022054894A JP2022054894A (ja) | 2022-04-07 |
JP7604155B2 true JP7604155B2 (ja) | 2024-12-23 |
Family
ID=80821470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020162153A Active JP7604155B2 (ja) | 2020-09-28 | 2020-09-28 | ウェーハの加工方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US12062575B2 (ja) |
JP (1) | JP7604155B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240363413A1 (en) * | 2023-04-27 | 2024-10-31 | Texas Instruments Incorporated | Laser dicing to control splash |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182995A (ja) | 1998-12-14 | 2000-06-30 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
JP2003338467A (ja) | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 半導体基板の切断方法 |
JP2006140303A (ja) | 2004-11-12 | 2006-06-01 | Mitsui Chemicals Inc | 半導体装置の製造方法 |
US20070057410A1 (en) | 2005-08-09 | 2007-03-15 | Samsung Electronics Co., Ltd. | Method of fabricating wafer chips |
KR100825798B1 (ko) | 2006-12-29 | 2008-04-28 | 삼성전자주식회사 | 다이싱 방법 |
JP2012089709A (ja) | 2010-10-20 | 2012-05-10 | Disco Abrasive Syst Ltd | ワークの分割方法 |
JP2013179316A (ja) | 2007-10-09 | 2013-09-09 | Hitachi Chemical Co Ltd | 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法 |
WO2014080918A1 (ja) | 2012-11-20 | 2014-05-30 | 古河電気工業株式会社 | 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ |
JP2014212282A (ja) | 2013-04-22 | 2014-11-13 | 株式会社ディスコ | ウェーハの加工方法 |
JP2017033972A (ja) | 2015-07-29 | 2017-02-09 | リンテック株式会社 | 半導体装置の製造方法 |
JP2018206936A (ja) | 2017-06-02 | 2018-12-27 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法 |
JP2020145212A (ja) | 2019-03-04 | 2020-09-10 | 日東電工株式会社 | ダイシングダイボンドフィルム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111236A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社ディスコ | ウエーハの加工方法 |
JP7049941B2 (ja) * | 2018-06-22 | 2022-04-07 | 株式会社ディスコ | ウエーハの加工方法 |
-
2020
- 2020-09-28 JP JP2020162153A patent/JP7604155B2/ja active Active
-
2021
- 2021-09-14 US US17/447,587 patent/US12062575B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000182995A (ja) | 1998-12-14 | 2000-06-30 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
JP2003338467A (ja) | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 半導体基板の切断方法 |
JP2006140303A (ja) | 2004-11-12 | 2006-06-01 | Mitsui Chemicals Inc | 半導体装置の製造方法 |
US20070057410A1 (en) | 2005-08-09 | 2007-03-15 | Samsung Electronics Co., Ltd. | Method of fabricating wafer chips |
KR100825798B1 (ko) | 2006-12-29 | 2008-04-28 | 삼성전자주식회사 | 다이싱 방법 |
JP2013179316A (ja) | 2007-10-09 | 2013-09-09 | Hitachi Chemical Co Ltd | 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法 |
JP2012089709A (ja) | 2010-10-20 | 2012-05-10 | Disco Abrasive Syst Ltd | ワークの分割方法 |
WO2014080918A1 (ja) | 2012-11-20 | 2014-05-30 | 古河電気工業株式会社 | 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ |
JP2014212282A (ja) | 2013-04-22 | 2014-11-13 | 株式会社ディスコ | ウェーハの加工方法 |
JP2017033972A (ja) | 2015-07-29 | 2017-02-09 | リンテック株式会社 | 半導体装置の製造方法 |
JP2018206936A (ja) | 2017-06-02 | 2018-12-27 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法 |
JP2020145212A (ja) | 2019-03-04 | 2020-09-10 | 日東電工株式会社 | ダイシングダイボンドフィルム |
Also Published As
Publication number | Publication date |
---|---|
JP2022054894A (ja) | 2022-04-07 |
US12062575B2 (en) | 2024-08-13 |
US20220102216A1 (en) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110164820B (zh) | 处理晶圆的方法 | |
CN101064274B (zh) | 结合在晶片上的粘结膜的分断方法 | |
TWI713976B (zh) | 處理晶圓的方法 | |
TWI848115B (zh) | 封膜晶片的製造方法 | |
JP2007005530A (ja) | チップ体の製造方法 | |
JP7135016B2 (ja) | 基板を製造する方法、及び基板の製造用システム | |
TWI718633B (zh) | 加工基板的方法 | |
TW201802905A (zh) | 半導體器件晶片的製造方法 | |
JP6558973B2 (ja) | デバイスチップの製造方法 | |
JP7604155B2 (ja) | ウェーハの加工方法 | |
JP6298699B2 (ja) | ウェーハの加工方法 | |
JP2020161618A (ja) | ウエーハの加工方法 | |
TWI377614B (en) | Method for forming adhesive dies singulated from a wafer | |
JP7304775B2 (ja) | ウェーハの加工方法 | |
JP7479243B2 (ja) | チップの製造方法 | |
JP2019197759A (ja) | 被加工物の加工方法 | |
JP7486327B2 (ja) | チップの製造方法 | |
JP7386745B2 (ja) | デバイスチップの製造方法 | |
US20250118561A1 (en) | Workpiece processing method | |
TWI804947B (zh) | 處理基板的方法 | |
JP2024101316A (ja) | 被加工物の処理方法 | |
JP7208062B2 (ja) | デバイスチップの形成方法 | |
JP7519884B2 (ja) | ウェーハの加工方法 | |
JP2019197806A (ja) | 被加工物の加工方法 | |
JP7201459B2 (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7604155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |