JP7566708B2 - 半導体装置 - Google Patents

Description

本発明の実施形態は、半導体装置に関する。

半導体装置として、フォトリレー装置が知られている。フォトリレー装置は、発光素子及び受光素子を含む半導体リレー装置である。フォトリレー装置は、無接点のリレーであり、交流信号または直流信号の伝送に用いられる。

特許第５９８５４５２号公報 特開２００３－８４１７３号公報 特開２００５－１２３２７４号公報

高周波信号の伝送特性を改善できる半導体装置を提供する。

実施形態に係る半導体装置は、第１方向及び第２方向に延伸する第１面を有する基板と、基板の第１面上に設けられ、第１方向及び第２方向と交差する第３方向を向いた第２面を有し、第２面上に設けられた第１電極及び第２電極を含む第１のＭＯＳＦＥＴと、基板の第１面の上方に設けられ、第３方向に延伸する支持台と、支持台の第１方向を向いた第３面に接し、第１方向を向いた第４面を有し、第４面上に設けられた第３電極及び第４電極を含む受光素子と、受光素子の第４面に接する発光素子と、第１電極と第３電極とに接続される第１配線と、第２電極と第４電極とに接続される第２配線とを含む。

図１は、第１実施形態に係るフォトリレー装置の斜視図である。 図２は、第１実施形態に係るフォトリレー装置の基板の平面及び支持台の平面を示す図である。 図３は、第１実施形態に係るフォトリレー装置の断面図である。 図４は、第１実施形態に係るフォトリレー装置の回路図である。 図５は、第１実施形態に係るフォトリレー装置における受光素子及び発光素子を縦方向に配置する工程を示す図である。 図６は、第２実施形態に係るフォトリレー装置の斜視図である。 図７は、第２実施形態に係るフォトリレー装置の基板の平面及び支持台の平面を示す図である。

以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。

本明細書及び特許請求の範囲において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が直接的又は常時あるいは選択的に導電性となる要素を介して第２要素に接続されていることを含む。

１．第１実施形態
第１実施形態について、説明する。本実施形態では、半導体装置の例として、フォトリレー装置について説明する。

１．１ 全体構成
まず、図１及び図２を参照して、フォトリレー装置１の全体構成の一例について説明する。図１は、フォトリレー装置１の斜視図である。図２は、フォトリレー装置１の基板１０の平面及び支持台３０の平面を示す図である。以下の説明では、フォトリレー装置１の基板１０に平行な方向をＸ方向とする。基板１０に平行であり、Ｘ方向と交差する方向をＹ方向とする。基板１０に垂直であり（基板１０と交差し）、Ｘ方向及びＹ方向に交差する方向をＺ方向（または「縦方向」と表記する）とする。なお、図２では、説明を簡略化するためは、電極間を接続する配線は省略されている。

図１及び図２に示すように、フォトリレー装置１は、基板１０、２つのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）２０ａ及び２０ｂ、支持台３０、受光素子４０、発光素子６０、電極７０及び７１、入力端子８０及び８１、出力端子８２ａ及び８２ｂ、配線９０～９６、並びに封止樹脂１００を含む。

基板１０は、例えば、ポリイミドを用いたフレキシブル基板（ＦＰＣ：Flexible Printed Circuits）である。なお、基板１０は、フレキシブル基板に限定されない。基板１０は、例えば、Ｘ方向及びＹ方向に延伸する板状の形状を有する。

ＭＯＳＦＥＴ２０ａ及び２０ｂは、例えばエンハンスメント型のｎチャネルＭＯＳトランジスタである。ＭＯＳＦＥＴ２０ａ及び２０ｂは、伝送する交流信号または直流信号の制御に用いられる。ＭＯＳＦＥＴ２０ａ及び２０ｂがオン状態の場合、フォトリレー装置１は、信号を伝送し、ＭＯＳＦＥＴ２０ａ及び２０ｂがオフ状態の場合、フォトリレー装置１は、信号を伝送しない。

ＭＯＳＦＥＴ２０ａ（以下、「ＭＯＳ１」とも表記する）は、電極２１ａ、２２ａ、及び２３ａを含む。電極２１ａは、ＭＯＳＦＥＴ２０ａのドレイン電極として機能する。電極２２ａは、ＭＯＳＦＥＴ２０ａのソース電極として機能する。電極２３ａは、ＭＯＳＦＥＴ２０ａのゲート電極として機能する。電極２１ａは、基板１０のＺ方向を向いた面Ｓ１上に設けられる。すなわち、電極２１ａは、基板１０の面Ｓ１上に設けられたダイパッドとも呼べる。電極２１ａ上に、ＭＯＳＦＥＴ２０ａが設けられている。ＭＯＳＦＥＴ２０ａの電極２１ａと接する面と対向するＺ方向を向いた面Ｓ３には、電極２２ａ及び電極２３ａが設けられている。

ＭＯＳＦＥＴ２０ｂ（以下、「ＭＯＳ２」とも表記する）は、ＭＯＳＦＥＴ２０ａと同じ構造を有する。例えば、ＭＯＳＦＥＴ２０ｂは、基板１０の面Ｓ１の上方において、ＭＯＳＦＥＴ２０ａと、Ｙ方向に並んで配置されている。なお、ＭＯＳＦＥＴ２０ａ及びＭＯＳＦＥＴ２０ｂの配置は任意である。

ＭＯＳＦＥＴ２０ｂは、電極２１ｂ、２２ｂ、及び２３ｂを含む。電極２１ｂは、ＭＯＳＦＥＴ２０ｂのドレイン電極として機能する。電極２２ｂは、ＭＯＳＦＥＴ２０ｂのソース電極として機能する。電極２３ｂは、ＭＯＳＦＥＴ２０ｂのゲート電極として機能する。電極２１ｂは、基板１０のＺ方向を向いた面Ｓ１上に設けられる。すなわち、電極２１ｂは、基板１０の面Ｓ１上に設けられたダイパッドとも呼べる。電極２１ｂ上に、ＭＯＳＦＥＴ２０ｂが設けられている。ＭＯＳＦＥＴ２０ｂの電極２１ｂと接する面と対向するＺ方向を向いた面Ｓ３には、電極２２ｂ及び電極２３ｂが設けられている。図２の例では、電極２２ｂ及び電極２３ｂは、ＭＯＳＦＥＴ２０ａの電極２２ａ及び電極２３ａと、Ｘ方向を中心軸として、対称となるように配置されている。

ＭＯＳＦＥＴ２０ａの電極２２ａとＭＯＳＦＥＴ２０ｂの電極２２ｂとは、配線９０により共通に接続されている。すなわち、ＭＯＳＦＥＴ２０ａのソースとＭＯＳＦＥＴ２０ｂのソースが共通に接続されている。なお、配線９０の本数は、１本以上であればよい。

支持台３０は、受光素子４０及び発光素子６０を支持する。支持台３０は、導電体であってもよいし、絶縁体であってもよい。支持台３０は、Ｙ方向及びＺ方向に延伸する板状の形状を有する。支持台３０は、例えば、基板１０の面Ｓ１に対して、縦方向（垂直、またはＺ方向）に配置される。

受光素子４０は、ＰＤＡ（Photo Diode Array）、またはフォトトランジスタ等である。以下では、受光素子４０がＰＤＡである場合について説明する。受光素子４０は、Ｘ方向を向いた支持台３０の面Ｓ４に接する。より具体的には、支持台３０の面Ｓ４は、Ｘ方向のＭＯＳＦＥＴ２０ａ及び２０ｂが配置されている側を向いている。受光素子４０は、基板１０に対して縦方向に配置される。受光素子４０は、支持台３０に接する面と対向するＸ方向を向いた面Ｓ５に、受光面を有する。換言すれば、受光素子４０の面Ｓ５は、Ｘ方向のＭＯＳＦＥＴ２０ａ及び２０ｂが配置されている側を向いている。受光素子４０は、電極４１～４４を含む。電極４１～４４は、受光素子４０の支持台３０に接する面と対向するＸ方向を向いた面Ｓ５上に、設けられている。例えば、電極４１及び４３は、受光素子４０内において共通に接続されている。例えば、電極４２及び４４は、受光素子４０内において共通に接続されている。電極４１は、配線９３を介して、ＭＯＳＦＥＴ２０ａの電極２２ａに接続される。電極４２は、配線９５を介して、ＭＯＳＦＥＴ２０ａの電極２３ａに接続される。電極４３は、配線９４を介して、ＭＯＳＦＥＴ２０ｂの電極２２ｂに接続される。電極４４は、配線９６を介して、ＭＯＳＦＥＴ２０ｂの電極２３ｂに接続される。

発光素子６０は、例えば、ＬＥＤ（Light Emitting Diode）である。発光素子６０は、接着層５０を介して、受光素子４０の面Ｓ５上に配置される。発光素子６０は、基板１０に対して縦方向に配置される。なお、接着層５０には、透光性を有する絶縁材料が用いられる。発光素子６０の光の照射面は、受光素子４０の受光面、すなわち、受光素子４０の面Ｓ５と向かい合う。発光素子６０は、電極６１及び６２を含む。電極６１及び６２は、発光素子６０の受光素子４０と接する面と対向するＸ方向を向いた面Ｓ６上に設けられる。換言すれば、発光素子６０の面Ｓ６は、Ｘ方向のＭＯＳＦＥＴ２０ａ及び２０ｂが配置されている側を向いている。電極６１及び６２は、いずれか一方が発光素子６０のアノード電極であり、他方が発光素子６０のカソード電極である。

電極７０及び７１は、基板１０の面Ｓ１上に設けられる。電極７０は、配線９１を介して、発光素子６０の電極６１に接続される。電極７１は、配線９２を介して、発光素子６０の電極６２に接続される。配線９１は、例えば、Ｚ方向に延伸し、一端が電極６１に接続され、他端が、電極７０に接続される。同様に、配線９２は、例えば、Ｚ方向に延伸し、一端が電極６２に接続され、他端が、電極７１に接続される。

入力端子８０及び８１、並びに出力端子８２ａ及び８２ｂは、基板１０の面Ｓ１と対向する面Ｓ２上に設けられる。

入力端子８０及び８１は、外部に設けられた図示せぬ直流電源に接続される。入力端子８０及び８１には、フォトリレー装置１を制御するための電圧が印加される。入力端子８０は、基板１０を貫通する図示せぬ導電体を介して電極７０に電気的に接続される。入力端子８１は、基板１０を貫通する図示せぬ導電体を介して電極７１に電気的に接続される。

出力端子８２ａ及び８２ｂは、外部に設けられた回路等にそれぞれ接続される。出力端子８２ａは、基板１０を貫通する導電体を介してＭＯＳＦＥＴ２０ａの電極２１ａに電気的に接続される。出力端子８２ｂは、基板１０を貫通する導電体を介してＭＯＳＦＥＴ２０ｂの電極２１ｂに電気的に接続される。ＭＯＳＦＥＴ２０ａ及び２０ｂがオン状態の場合、出力端子８２ａ及び８２ｂは電気的に接続される。これにより、フォトリレー装置１を介して交流または直流信号が伝送される。

配線９０～９６は、導電材料により構成される。なお、配線９１～９６は、ワイヤボンディングにより形成されたワイヤであってもよいし、フレキシブル基板の配線であってもよい。

封止樹脂１００は、基板１０の面Ｓ１の上方に配置された、ＭＯＳＦＥＴ２０ａ及び２０ｂ、受光素子４０、発光素子６０、並びに配線９０～９６を覆い保護する。また、封止樹脂１００は、縦方向に配置された支持台３０、受光素子４０、及び発光素子６０の位置を固定する。なお、封止樹脂１００は、複数の樹脂材を含んでいてもよい。例えば、封止樹脂１００は、発光素子６０を被覆する第１封止樹脂と基板１０の面Ｓ１の上方全体を被覆する第２封止樹脂により構成されていてもよい。

１．２ フォトリレー装置の断面構成
次に、図３を参照して、フォトリレー装置１の断面構成の一例について説明する。図３は、Ｙ方向を向いた側面から見たフォトリレー装置の断面図である。

図３に示すように、Ｘ方向に向かって支持台３０の面Ｓ３上に受光素子４０及び発光素子６０が積層されている。支持台３０、受光素子４０、及び発光素子６０の積層構造体は、基板１０の面Ｓ１の上方に配置されている。そして、支持台３０の面Ｓ４、受光素子４０の面Ｓ５、及び発光素子６０の面Ｓ６は、Ｘ方向のＭＯＳＦＥＴ２０ａ及び２０ｂが配置されている側を向いている。支持台３０、受光素子４０、及び発光素子６０の積層構造体は、基板１０及びＭＯＳＦＥＴ２０ａ及び２０ｂに対して、縦方向に配置されている。

受光素子４０の受光面４５は、受光素子４０の面Ｓ５に設けられている。発光素子６０の光の照射面６３は、受光素子４０の受光面、すなわち、受光素子４０の面Ｓ５と向かい合う。

電極７０は、入力端子８０と、基板１０を関する導電体８５を介して電気的に接続されている。電極７１と、入力端子８１との接続も同様である。

ＭＯＳＦＥＴ２０ａの電極２１ａは、出力端子８２ａと、基板１０を関する導電体８７ａを介して電気的に接続されている。なお、図３の例では、３つの導電体８７ａが設けられているが、導電体８７ａは、１つ以上あればよい。ＭＯＳＦＥＴ２０ｂの電極２１ｂと、出力端子８２ｂとの接続も同様である。

受光素子４０及び発光素子６０を縦方向に配置することにより、受光素子４０の電極４１～４４と、ＭＯＳＦＥＴ２０ａ及び２０ｂの電極２２ａ、２２ｂ、２３ａ、及び２３ｂとの距離を、受光素子４０及び発光素子６０をＭＯＳＦＥＴ２０ａ及び２０ｂの横に配置した場合よりも、短くすることができる。すなわち、配線９３～９６の長さを比較的短くできる。同様に、発光素子６０の電極６１及び６２と、基板１０上に設けられた電極７０及び７１と接続する配線９１及び９２の長さを比較的短くできる。

なお、図３の例では、支持台３０は、基板１０の面Ｓ１の上方に設けられ、基板１０と接していないが、Ｚ方向に延伸して、基板１０と接してもよい。

１．３ フォトリレー装置の回路構成
次に、図４を参照して、フォトリレー装置１の回路構成の一例について説明する。図４は、フォトリレー装置１の回路図である。

図４に示すように、発光素子６０は入力端子８０及び８１に接続される。入力端子８０及び８１には、フォトリレー装置１を制御するための入力電圧が印加される。

受光素子４０は、例えば、制御回路４０ａと、直列に接続された数個～数十個のフォトダイオード４０ｂとを含むフォトダイオードアレイである。直列接続された複数のフォトダイオード４０ｂの両端は、制御回路４０ａに接続される。

ＭＯＳＦＥＴ２０ａ及び２０ｂのゲートは、受光素子４０のアノードに共通に接続される。ＭＯＳＦＥＴ２０ａ及び２０ｂのソースは、受光素子４０のカソードに共通に接続される。ＭＯＳＦＥＴ２０ａのドレインは、出力端子８２ａに接続される。ＭＯＳＦＥＴ２０ｂのドレインは、出力端子８２ｂに接続される。

入力側の発光素子６０がオン状態（発光状態）になると、ＭＯＳＦＥＴ２０ａ及び２０ｂを駆動する受光素子４０は、発光素子６０から受光して、例えば、７Ｖ～１０数Ｖの電圧を発生させる。これにより、ＭＯＳＦＥＴ２０ａ及び２０ｂがオン状態とされ、出力端子８２ａ及び８２ｂが電気的に接続される。また、発光素子６０がオフ状態となると、ＭＯＳＦＥＴ２０ａ及び２０ｂはオフ状態とされ、出力端子８２ａ及び８２ｂは、電気的に非接続状態とされる。

１．４ 製造方法
次に、図５を参照してフォトリレー装置１の製造方法の一例について説明する。本実施形態では、受光素子４０及び発光素子６０を縦方向に配置する工程に着目して説明する。図５は、受光素子４０及び発光素子６０を縦方向に配置する工程を示す図である。

図５に示すように、例えば、支持台３０の面Ｓ４がＺ方向を向いた状態で、支持台３０、受光素子４０、及び発光素子６０の積層構造体が、基板１０と隣り合って配置されている。この状態で、各電極が電気的に接続される。例えば、図５の例では、ＭＯＳＦＥＴ２０ａの電極２２ａと、受光素子４０の電極４２とが、配線９５を介して電気的に接続される。ＭＯＳＦＥＴ２０ａの電極２３ａと、受光素子４０の電極４１とが、配線９３を介して電気的に接続される。発光素子６０の電極６１と、電極７０とが、配線９１を介して電気的に接続される。他の電極も同様である。

次に、例えば、支持台３０、受光素子４０、及び発光素子６０の積層構造体は、基板１０のＸ方向の端部を起点として、９０度回転されて、縦方向の配置とされる。その後、封止樹脂１００により、ＭＯＳＦＥＴ２０ａ及び２０ｂ、受光素子４０、並びに発光素子６０が覆われる。なお、受光素子４０及び発光素子６０を縦方向に配置する方法はこれに限定されない。

１．５ 本実施形態に係る効果
本実施形態に係る構成であれば、例えば、１ＧＨｚ以上の高周波信号の伝送特性を改善できる。本効果につき、詳述する。

例えば、フォトリレー装置において、受光素子及び発光素子を、ＭＯＳＦＥＴ（出力端子）と、電極（入力端子）との間に配置することがある。この場合、受光素子と入力端子との間、及び受光素子と出力端子との間で結合容量が生じる。この結合容量の影響により、例えば１ＧＨｚ以上の高周波伝送特性が劣化することがある。また、例えば、受光素子とＭＯＳＦＥＴとを接続する配線の長さが長くなるとオープンスタブの影響により、より低い周波数領域で、伝送特性が劣化する。

これに対し、本実施形態に係る構成であれば、フォトリレー装置１は、受光素子４０及び発光素子６０を縦方向に配置できる。これにより、受光素子４０と入力端子８０及び８１との間、及び受光素子４０と出力端子８２ａ及び８２ｂとの間で生じる結合容量を低減できる。更に、入力端子８０と入力端子８１との間で生じる結合容量を低減できる。また、受光素子４０及び発光素子６０を縦方向に配置することにより、受光素子４０の電極と、ＭＯＳＦＥＴ２０ａ及び２０ｂの電極とを接続する配線の長さを比較的短くできる。同様に、発光素子６０の電極６１及び６２と、基板１０上に設けられた電極７０及び７１と接続する配線の長さを比較的短くできる。したがって、オープンスタブの影響をより高周波領域にシフトさせることができる。従って、半導体装置の高周波信号の伝送特性を改善できる。

更に、本実施形態に係る構成であれば、受光素子４０及び発光素子６０を縦方向に配置することにより、フォトリレー装置１の設置面積を低減できる。すなわち、フォトリレー装置１を小型化できる。

２．第２実施形態
次に、第２実施形態について説明する。第２実施形態では、第１実施形態と異なるフォトリレー装置１の構成について説明する。以下、第１実施形態と異なる点を中心に説明する。

２．１ 全体構成
図６及び図７を参照して、フォトリレー装置１の全体構成の一例について説明する。図６は、フォトリレー装置１の斜視図である。図７は、フォトリレー装置１の基板１０の平面及び支持台３０の平面を示す図である。なお、図７では、説明を簡略化するためは、電極間を接続する配線は省略されている。

図６及び図７に示すように、本実施形態のフォトリレー装置１のＭＯＳＦＥＴ２０ａ及び２０ｂ、受光素子４０、並びに発光素子６０の配置は、第１実施形態の図１と同様である。

本実施形態の電極７０は、例えば、Ｙ方向において、ＭＯＳＦＥＴ２０ａよりも基板１０の端部に配置されている。同様に、電極７１は、例えば、Ｙ方向において、ＭＯＳＦＥＴ２０ｂよりも基板１０の端部に配置されている。

配線９１及び９２は、第１実施形態と配線レイアウトが異なる。配線９１は、例えば、電極６１との接続位置からＹ方向に延伸して、電極７０の上方において、電極７０に向かって折れ曲がっている。そして、配線９１は、Ｚ方向に延伸して電極７０に接続されている。同様に、配線９２は、例えば、電極６２との接続位置からＹ方向に延伸して、電極７１の上方において、電極７１に向かって折れ曲がっている。そして、配線９２は、Ｚ方向に延伸して電極７１に接続されている。これにより、Ｙ方向において、配線９１と配線９２との間に、Ｘ方向に延伸する配線９３～９４が配置されている。

２．２ 本実施形態に係る効果
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。

更に、本実施形態に係る構成であれば、配線９１及び９２と、配線９３～９６との距離を比較的大きくできる。これにより、配線間の電磁干渉を低減できる。

３．その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…フォトリレー装置、２０ａ、２０ｂ…ＭＯＳＦＥＴ、２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂ、４１～４４、６１、６２、７０、７１…電極、３０…支持台、４０…受光素子、４０ａ…制御回路、４０ｂ…フォトダイオード、４５…受光面、５０…接着層、６０…発光素子、６３…照射面、８０、８１…入力端子、８２ａ、８２ｂ…出力端子、８５、８７ａ…導電体、９０～９６…配線、１００…封止樹脂

Claims (6)

1. 第１方向及び第２方向に延伸する第１面を有する基板と、
   前記基板の前記第１面上に設けられ、前記第１方向及び前記第２方向と交差する第３方向を向いた第２面を有し、前記第２面上に設けられた第１電極及び第２電極を含む第１のＭＯＳＦＥＴと、
   前記基板の前記第１面の上方に設けられ、前記第３方向に延伸する支持台と、
   前記支持台の前記第１方向を向いた第３面に接し、前記第１方向を向いた第４面を有し、前記第４面上に設けられた第３電極及び第４電極を含む受光素子と、
   前記受光素子の前記第４面に接する発光素子と、
   前記第１電極と前記第３電極とに接続される第１配線と、
   前記第２電極と前記第４電極とに接続される第２配線と
   を備える半導体装置。
2. 前記第３面及び前記第４面は、前記第１方向の前記第１のＭＯＳＦＥＴが配置されている側を向いている、
   請求項１に記載の半導体装置。
3. 前記受光素子の受光面は、前記第４面上に設けられ、
   前記発光素子の照射面は、前記受光面と向かい合う、
   請求項１または２に記載の半導体装置。
4. 前記第１面上に設けられた第２のＭＯＳＦＥＴを更に備え、
   前記第１のＭＯＳＦＥＴのソースと、前記第２のＭＯＳＦＥＴのソースとが電気的に接続される、
   請求項１乃至３のいずれか一項に記載の半導体装置。
5. 前記第１面上に設けられた第５電極を更に備え、
   前記発光素子は、前記第１方向を向いた第５面上に設けられた第６電極を含み、
   前記第５電極と前記第６電極とは電気的に接続される、
   請求項１乃至４のいずれか一項に記載の半導体装置。
6. 前記第５電極と前記第６電極とに接続され、前記第５電極との接続位置から前記第３方向に延伸する部分と、前記第６電極との接続位置から前記第１方向に延伸して折れ曲がる部分とを含む第３配線を更に備える、
   請求項５に記載の半導体装置。