[go: up one dir, main page]

JP7565150B2 - Display brightness compensation method and display - Google Patents

Display brightness compensation method and display Download PDF

Info

Publication number
JP7565150B2
JP7565150B2 JP2019086406A JP2019086406A JP7565150B2 JP 7565150 B2 JP7565150 B2 JP 7565150B2 JP 2019086406 A JP2019086406 A JP 2019086406A JP 2019086406 A JP2019086406 A JP 2019086406A JP 7565150 B2 JP7565150 B2 JP 7565150B2
Authority
JP
Japan
Prior art keywords
organic light
vertical organic
emitting
emitting transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086406A
Other languages
Japanese (ja)
Other versions
JP2020183968A (en
Inventor
宏充 勝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2019086406A priority Critical patent/JP7565150B2/en
Priority to CN202080028516.0A priority patent/CN113678189A/en
Priority to KR1020217034737A priority patent/KR102791452B1/en
Priority to PCT/JP2020/017499 priority patent/WO2020218421A1/en
Priority to US17/606,660 priority patent/US11996042B2/en
Priority to TW109113876A priority patent/TWI836064B/en
Publication of JP2020183968A publication Critical patent/JP2020183968A/en
Application granted granted Critical
Publication of JP7565150B2 publication Critical patent/JP7565150B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ディスプレイの輝度補償方法及びディスプレイに関する。 The present invention relates to a display brightness compensation method and a display.

近年、有機発光ダイオードのような有機半導体素子を光源素子に用いたディスプレイの実用化が進み、市販されるようになっている。有機半導体素子を光源に用いたディスプレイの開発においては、今もなお、さらなる性能向上に向けて、高輝度化、高精細化、低消費電力化、長寿命化といった検討が継続して行われている。 In recent years, displays that use organic semiconductor elements, such as organic light-emitting diodes, as light source elements have come into practical use and are now commercially available. In the development of displays that use organic semiconductor elements as light sources, research is still ongoing to further improve performance, such as by increasing brightness, improving resolution, reducing power consumption, and extending life.

従来、有機ELディスプレイの発光要素は、有機発光ダイオード(「OLED」とも称される。)と有機発光ダイオードに流す電流の制御を行うトランジスタで構成される。有機発光ダイオードは、アノード電極とカソード電極の間に挟まれた有機EL層に、基板上に形成された薄膜トランジスタ(「TFT」とも称される。)から入力される電流に応じて発光するデバイスである。 Conventionally, the light-emitting elements of an organic EL display are composed of organic light-emitting diodes (also called "OLEDs") and transistors that control the current flowing through the organic light-emitting diodes. Organic light-emitting diodes are devices that emit light in response to the current input from thin-film transistors (also called "TFTs") formed on a substrate to an organic EL layer sandwiched between an anode electrode and a cathode electrode.

ところが、当該構成に対して下記特許文献1には、制御素子の数を減らし、発光面積を大きくして高輝度化させるための素子として、ゲート電極に印加する電圧を制御することで、流れる電流を調整するトランジスタであって、かつ、当該トランジスタ自体が流れる電流量に応じて発光する縦型有機発光トランジスタ(「VOLET」とも称される。)が記載されている。また、下記特許文献2は、縦型有機発光トランジスタを用いたディスプレイが記載されており、ディスプレイの大幅な高輝度化が期待されている。 However, in contrast to this configuration, Patent Document 1 below describes a vertical organic light-emitting transistor (also called a "VOLET") that is a transistor that adjusts the flowing current by controlling the voltage applied to the gate electrode as an element for reducing the number of control elements and increasing the light-emitting area to increase brightness, and that emits light according to the amount of current flowing through the transistor itself. Patent Document 2 below also describes a display that uses a vertical organic light-emitting transistor, and it is expected that the brightness of the display will be significantly increased.

国際公開第2009/036071号International Publication No. 2009/036071 特表2014-505324号公報Special table 2014-505324 publication

縦型有機発光トランジスタは、電界効果トランジスタと同様に、ソース電極、ゲート電極及びドレイン電極を備え、ソース電極がアノード電極に、ドレイン電極がカソード電極に対応している。ソース電極とドレイン電極の間には、EL素子及び有機半導体層が構成され、それぞれの電極は、EL素子及び有機半導体層に電流を流すことでELを発光させられるように構成されており、発光によって得られる光が外部へ出射するようにソース電極又はドレイン電極少なくとも一方は透明である様に構成されている。 A vertical organic light-emitting transistor, like a field-effect transistor, has a source electrode, a gate electrode, and a drain electrode, with the source electrode corresponding to the anode electrode and the drain electrode corresponding to the cathode electrode. An EL element and an organic semiconductor layer are arranged between the source electrode and the drain electrode, and each electrode is configured so that EL can be emitted by passing a current through the EL element and the organic semiconductor layer, and at least one of the source electrode and the drain electrode is configured to be transparent so that the light obtained by the emission can be emitted to the outside.

従来の構成に用いられている有機発光ダイオードは、長期にわたり点灯を続けると、注入された電流に応じて劣化が進行し、徐々に輝度が低下していくことが知られている。これは、有機発光ダイオードにおいて、化学変化や各有機層界面への電荷蓄積等による層間注入効率の変動等が要因であると考えられている。この点は、同じようにアノード電極に相当するソース電極とカソード電極に相当するドレイン電極の間に挟まれたEL素子及び有機半導体層に電流を流すことで発光させる縦型有機発光トランジスタについても同様である。 It is known that organic light-emitting diodes used in conventional configurations deteriorate in response to the injected current when they are turned on for a long period of time, causing a gradual decrease in brightness. This is thought to be due to factors such as chemical changes and fluctuations in interlayer injection efficiency due to charge accumulation at the interfaces of each organic layer in organic light-emitting diodes. The same is true for vertical organic light-emitting transistors, which emit light by passing a current through an EL element and an organic semiconductor layer sandwiched between a source electrode corresponding to an anode electrode and a drain electrode corresponding to a cathode electrode.

ところが、本発明者は、鋭意研究により、縦型有機発光トランジスタを用いたディスプレイでは、以下のような課題があることが見出した。縦型有機発光トランジスタは、EL素子及び有機半導体層に電流を流してELを発行させるために、ゲート電極に対して電圧を印加していると、ゲート電極とゲート絶縁膜層ととの界面、ソース電極と有機半導体層及び表面層等との界面、ゲート絶縁膜層と表面層のそれぞれに電荷が蓄積してしまう。これらの界面に電荷が蓄積することにより、縦型有機発光トランジスタは、ゲート電極に対して所定の電圧を印加しても、有機半導体層に対して製造されたばかりの状態あるいは工場出荷時と同等の電荷が注入されなくなるという現象が発生するため、有機発光ダイオードよりも輝度の低下が速く進行してしまう。そのため縦型有機発光トランジスタを用いたディスプレイは、短期間での特性変動が生じやすく、短寿命となりやすいことから、製品としての信頼性が課題となる。 However, the inventors of the present invention have found through intensive research that displays using vertical organic light-emitting transistors have the following problems. When a voltage is applied to the gate electrode of a vertical organic light-emitting transistor to pass a current through the EL element and the organic semiconductor layer to emit EL, charges accumulate at the interface between the gate electrode and the gate insulating film layer, the interface between the source electrode and the organic semiconductor layer and the surface layer, and the gate insulating film layer and the surface layer. Due to the accumulation of charges at these interfaces, even if a predetermined voltage is applied to the gate electrode, the vertical organic light-emitting transistor does not inject the same amount of charge into the organic semiconductor layer as when it was just manufactured or when it was shipped from the factory, and the luminance decreases more quickly than that of an organic light-emitting diode. As a result, displays using vertical organic light-emitting transistors are prone to characteristic fluctuations in a short period of time and have a short lifespan, which makes product reliability an issue.

縦型有機発光トランジスタに流れる電流の変化が生じたとしても、所望の電流が流れるようにフィードバック制御を行う回路を構成することもできるが、複雑な回路構成を追加することになり、素子を配置する領域が必要となってしまう。つまり、発光領域が小さくなり高輝度化を阻害してしまうことになる。 It is possible to configure a circuit that performs feedback control so that the desired current flows even if there is a change in the current flowing through the vertical organic light-emitting transistor, but this would require the addition of a complex circuit configuration and require an area to place the elements. In other words, this would reduce the light-emitting area and hinder the achievement of high brightness.

本発明は、上記課題に鑑み、複雑な回路構成を追加することなく、長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイを提供することを目的とする。 In view of the above problems, the present invention aims to provide a luminance compensation method for a display using vertical organic light-emitting transistors that suppresses luminance fluctuations over the long term without adding a complex circuit configuration, and a display.

本発明のディスプレイの輝度補償方法は、
複数の縦型有機発光トランジスタと、前記縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加する工程(A)と、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、
前記工程(B)において測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含むことを特徴とする。
The method for compensating a luminance of a display of the present invention comprises the steps of:
A luminance compensation method for a display including a plurality of vertical organic light-emitting transistors and a memory unit for storing characteristic information of the vertical organic light-emitting transistors, comprising:
A step (A) of applying a voltage for brightness inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected;
A step (B) of measuring a current flowing through a current supply line that supplies a current to a source electrode of the vertical organic light-emitting transistor by applying a voltage for a luminance inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected;
and a step (C) of determining a correction value of a voltage to be applied to a gate electrode of the vertical organic light-emitting transistor based on the current value measured in the step (B) and the characteristic information of the vertical organic light-emitting transistor stored in the memory unit.

記憶部は、ディスプレイを製造したばかりの状態あるいは工場出荷時の縦型有機発光トランジスタの特性情報が格納されている。ここで、縦型有機発光トランジスタの特性情報とは、例えば、電子移動度(μ)、コンダクタンス(gm=Id/Vg)、閾値電圧(Vt)等である。Idは縦型有機発光トランジスタのソース電極とドレイン電極間を流れる電流値、Vgは縦型有機発光トランジスタのゲート電極に印加される電圧を示す。 The memory unit stores characteristic information of the vertical organic light-emitting transistor when the display is just manufactured or when it is shipped from the factory. Here, the characteristic information of the vertical organic light-emitting transistor is, for example, the electron mobility (μ), conductance (gm=Id/Vg), threshold voltage (Vt), etc. Id is the current value flowing between the source electrode and drain electrode of the vertical organic light-emitting transistor, and Vg is the voltage applied to the gate electrode of the vertical organic light-emitting transistor.

上述の通り、電流供給ライン、もしくは各縦型有機発光トランジスタに流れている電流の電流値が確認され、各縦型有機発光トランジスタは、所望の電流値で流れるように記憶部に格納されている特性情報に基づいてゲート電極に印加される電圧が補正される。つまり、長期にわたって縦型有機発光トランジスタの有機半導体層に供給される電流が、所望の電流値となるように調整される。従って、縦型有機発光トランジスタ自体の劣化による輝度の変動が抑制され、長時間にわたって輝度が補償される。 As described above, the current value of the current flowing through the current supply line or each vertical organic light-emitting transistor is confirmed, and the voltage applied to the gate electrode of each vertical organic light-emitting transistor is corrected based on the characteristic information stored in the memory unit so that the desired current value flows. In other words, the current supplied to the organic semiconductor layer of the vertical organic light-emitting transistor over a long period of time is adjusted to the desired current value. Therefore, fluctuations in brightness due to deterioration of the vertical organic light-emitting transistor itself are suppressed, and brightness is compensated for over a long period of time.

なお、電流値の測定は、それぞれの縦型有機発光トランジスタに対して個別に実施されてもよく、特定の領域や同一ライン上に配置された縦型有機発光トランジスタに対して一括で実施されてもよい。各々の縦型有機発光トランジスタのソース電極に流れる電流の電流値の測定を行い、ゲート電極に印加する電圧を調整すれば、正確に、ソース電極へ流れる電流を補正し、所望の輝度を得ることができる。 The current value may be measured individually for each vertical organic light-emitting transistor, or may be measured collectively for vertical organic light-emitting transistors arranged in a specific region or on the same line. By measuring the current value of the current flowing to the source electrode of each vertical organic light-emitting transistor and adjusting the voltage applied to the gate electrode, the current flowing to the source electrode can be accurately corrected to obtain the desired brightness.

しかし、画素数の大きなディスプレイは、数百万から数千万の縦型有機発光トランジスタによって構成されるため、個別に補正を行うと全ての縦型有機発光トランジスタを補正するのに長い時間を要してしまう。そうすると、ゲート電極に印加される電圧の補正が行われた部分と補正が行われていない部分で輝度に差が生じて画質にムラが生じやすい。従って、特定の領域や同一ライン上に配置された縦型有機発光トランジスタに対して一括で、短時間に補正が行われることが好ましい。 However, displays with a large number of pixels are composed of millions to tens of millions of vertical organic light-emitting transistors, so if corrections were made individually, it would take a long time to correct all of the vertical organic light-emitting transistors. This would result in differences in brightness between areas where the voltage applied to the gate electrode has been corrected and areas where it has not been corrected, which can easily lead to uneven image quality. Therefore, it is preferable to perform corrections collectively in a short period of time for vertical organic light-emitting transistors arranged in a specific area or on the same line.

上記輝度補償方法の前記工程(A)は、補正対象としない前記縦型有機発光トランジスタへの電流供給を遮断する工程(A1)を含んでいても構わない。 The step (A) of the brightness compensation method may include a step (A1) of cutting off the current supply to the vertical organic light-emitting transistor that is not the subject of correction.

工程(A)と工程(B)を行う際は、縦型有機発光トランジスタのゲート電極に対して表示する画像に応じた電圧ではなく、輝度検査用の電圧が印加されるため、画面は一瞬だけ意図しない表示を行うことになる。このとき、瞬間的に明るい画面が表示されると、ディスプレイを見ている人が、画面のちらつき等を感じやすい。そのため、できるだけ暗い画面で行うことが好ましい。 When carrying out steps (A) and (B), a voltage for brightness testing is applied to the gate electrode of the vertical organic light-emitting transistor, rather than a voltage corresponding to the image to be displayed, so the screen will momentarily display an unintended image. If a bright screen is displayed momentarily at this time, people looking at the display are likely to notice flickering on the screen. For this reason, it is preferable to carry out the steps on a screen that is as dark as possible.

上記方法とすることで、縦型有機発光トランジスタに流れる電流の供給源となる経路を遮断することができ、より暗い画面で補正の工程を実施することができ、かつ、電流をより正確に測定することができる。 By using the above method, it is possible to cut off the path that is the source of the current flowing through the vertical organic light-emitting transistor, allowing the correction process to be performed on a darker screen and allowing the current to be measured more accurately.

上記輝度補償方法の前記工程(A)と前記工程(B)は、画像の更新間隔の間で実施されることを特徴とする。 The above-mentioned steps (A) and (B) of the brightness compensation method are characterized in that they are performed during the image update interval.

縦型有機発光トランジスタの特性は温度による影響も受けやすく、電源投入時に対して温度が上昇している動作時では、縦型有機発光トランジスタのゲート電極に同じ電圧を印加しても流れる電流値が異なる。従って、動作時の温度において電流値を測定して補正する必要がある。 The characteristics of vertical organic light-emitting transistors are easily affected by temperature, and when the temperature rises from when the power is turned on, the current value that flows is different even if the same voltage is applied to the gate electrode of a vertical organic light-emitting transistor. Therefore, it is necessary to measure and correct the current value at the operating temperature.

上記方法とすることで、ディスプレイが動作を開始して温度が上昇している間及び動作温度まで上昇している状態において、所望の輝度となるように縦型有機発光トランジスタのゲート電極に印加する電圧を補正することで、補正された所望の輝度の発光をさせることができる。また、電源投入後、一回の電流測定によって補正値を決定し、それぞれの縦型有機発光トランジスタのオフセット電圧を求めて記憶しておき、時間経過や温度に応じて縦型有機発光トランジスタのゲート電極に印加する電圧をオフセットさせる制御とすることもできる。 By using the above method, it is possible to correct the voltage applied to the gate electrode of the vertical organic light-emitting transistor to achieve the desired brightness while the display starts operating and the temperature is rising, and while the temperature is rising to the operating temperature, thereby making it possible to emit light with the corrected desired brightness. In addition, after power is turned on, a correction value can be determined by a single current measurement, and the offset voltage of each vertical organic light-emitting transistor can be calculated and stored, and the voltage applied to the gate electrode of the vertical organic light-emitting transistor can be offset according to the passage of time and temperature.

また、液晶ディスプレイやディスプレイは、表示される画像の更新間隔の間で表示する画像とは異なる画面を一瞬だけ挿入することで、前の画像から次の画像へ切り替わった際の残像が低減できるという効果も奏する。 In addition, LCD displays and other displays can reduce the afterimage that occurs when switching from one image to the next by briefly inserting a screen that is different from the image being displayed during the interval between updates of the displayed image.

上記輝度補償方法の前記工程(B)は、前記工程(B)において測定された電流値を前記記憶部に格納する工程(B1)を含んでいても構わない。 The step (B) of the above-mentioned brightness compensation method may include a step (B1) of storing the current value measured in the step (B) in the memory unit.

上記方法とすることで、記憶部に格納されているそれぞれの縦型有機発光トランジスタの初期の特性情報のみではなく、前回の工程において測定された電流値や補正した電圧値等との差分を調整するように補正することができる。そのため、電源投入直後においても縦型有機発光トランジスタのソース電極への電流値の測定を行うことなく、最後に補正を行った際の電流値に基づいて、補正を行った状態で画像や動画を表示することができる。 By using the above method, it is possible to correct not only the initial characteristic information of each vertical organic light-emitting transistor stored in the memory unit, but also to adjust the difference between the current value measured in the previous process and the corrected voltage value. Therefore, even immediately after power-on, it is possible to display images and videos in a corrected state based on the current value at the time of the last correction, without measuring the current value to the source electrode of the vertical organic light-emitting transistor.

本発明のディスプレイは、
アレイ状に配置された複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極を制御するための電圧を供給するデータラインと、
複数の前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極への電圧供給を制御する第一薄膜トランジスタと、
前記第一薄膜トランジスタのゲート電極に接続され、前記第一薄膜トランジスタを制御する第一ゲートラインと、
少なくとも前記第一ゲートラインに印加する電圧を制御する制御部と、
前記電流供給ラインに流れる電流を測定する電流測定部と、
それぞれの前記縦型有機発光トランジスタの特性情報が格納された記憶部とを備える。
前記制御部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加するように制御し、
前記電流測定部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に流れる電流を測定し、測定された電流値を記憶部に格納し、
前記制御部は、
測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定することを特徴とする。
The display of the present invention comprises:
a plurality of vertical organic light emitting transistors arranged in an array;
a data line for supplying a voltage for controlling gate electrodes of the vertical organic light emitting transistors;
a current supply line for supplying current to source electrodes of the vertical organic light emitting transistors;
a first thin film transistor connected between a gate electrode of each of the vertical organic light emitting transistors and the data line, for controlling a voltage supply to the gate electrode of the vertical organic light emitting transistor;
a first gate line connected to the gate electrode of the first thin film transistor and controlling the first thin film transistor;
A control unit that controls a voltage applied to at least the first gate line;
a current measuring unit for measuring a current flowing through the current supply line;
and a memory unit in which characteristic information of each of the vertical organic light-emitting transistors is stored.
The control unit is
Controlling so that a voltage for brightness inspection is applied to a gate electrode of the vertical organic light-emitting transistor to be corrected;
The current measuring unit is
A voltage for brightness inspection is applied to a gate electrode of the vertical organic light-emitting transistor to be corrected, thereby measuring a current flowing through a source electrode of the vertical organic light-emitting transistor, and storing the measured current value in a memory unit;
The control unit is
The present invention is characterized in that a correction value for the voltage to be applied to the gate electrode of the vertical organic light-emitting transistor is determined based on the measured current value and the characteristic information of the vertical organic light-emitting transistor stored in the memory unit.

例えば、制御部は、補正対象とする縦型有機発光トランジスタに接続された第一薄膜トランジスタをオン状態にするように第一ゲートラインの電圧を制御し、このオン状態で、電流測定部によって測定された電流供給ラインの電流値と記憶部に格納された縦型有機発光トランジスタの特性情報とから、データラインに印加する電圧の補正値を決定する。これにより、補正対象の縦型有機発光トランジスタの輝度を補正できる。 For example, the control unit controls the voltage of the first gate line so as to turn on the first thin film transistor connected to the vertical organic light-emitting transistor to be corrected, and in this on state, determines a correction value for the voltage to be applied to the data line from the current value of the current supply line measured by the current measurement unit and the characteristic information of the vertical organic light-emitting transistor stored in the memory unit. This makes it possible to correct the luminance of the vertical organic light-emitting transistor to be corrected.

上記構成によれば、所望の画像を表示するためにデータラインに印加する電圧を調整できる。これにより、縦型有機発光トランジスタに流れる電流値が補正され、長時間使用しても画質や輝度が変動しないディスプレイを構成でき、長時間にわたる点灯に対して輝度を補償することができる。 The above configuration allows the voltage applied to the data line to be adjusted to display the desired image. This allows the current value flowing through the vertical organic light-emitting transistor to be corrected, making it possible to configure a display whose image quality and brightness do not fluctuate even with long-term use, and which can compensate for brightness when the display is turned on for long periods of time.

上記ディスプレイは、前記縦型有機発光トランジスタのゲート電極とソース電極の間に誘電体層が形成されていても構わない。 The display may have a dielectric layer formed between the gate electrode and source electrode of the vertical organic light-emitting transistor.

ディスプレイが表示する画像は、それぞれの縦型有機発光トランジスタに接続されている第一薄膜トランジスタのオン/オフ状態が順次切り替わり、それぞれの画素に応じて、縦型有機発光トランジスタのゲート電極に所望の電圧が印加されることで更新される。この時、縦型有機発光トランジスタのゲート電極の電圧印加が完了し、第一薄膜トランジスタがオフ状態に切り替えられた後、縦型有機発光トランジスタは、所定の時間の間その輝度を維持しなければならない。つまり、縦型有機発光トランジスタに流れる電流を維持するために、縦型有機発光トランジスタのゲート電極とソース電極との間の電圧を維持しておく必要がある。 The image displayed by the display is updated by sequentially switching the on/off state of the first thin film transistor connected to each vertical organic light-emitting transistor and applying a desired voltage to the gate electrode of the vertical organic light-emitting transistor according to each pixel. At this time, after the voltage application to the gate electrode of the vertical organic light-emitting transistor is completed and the first thin film transistor is switched to the off state, the vertical organic light-emitting transistor must maintain its brightness for a predetermined time. In other words, in order to maintain the current flowing through the vertical organic light-emitting transistor, it is necessary to maintain the voltage between the gate electrode and source electrode of the vertical organic light-emitting transistor.

そのためには、縦型有機発光トランジスタのゲート電極とソース電極の間にコンデンサのような電荷を維持する素子を接続しなければならない。半導体回路として構成されるコンデンサで電圧維持用の容量値を得ようとすると、非常に大きな素子となってしまい、発光領域を圧迫してしまう。 To achieve this, an element that maintains a charge, such as a capacitor, must be connected between the gate and source electrodes of a vertical organic light-emitting transistor. If a capacitance value for maintaining a voltage is to be obtained using a capacitor configured as a semiconductor circuit, the element will become very large, which will put pressure on the light-emitting area.

そこで、上記構成とすることで、発光領域を大きくするために大きく形成されている縦型有機発光トランジスタ内に、寄生素子としてコンデンサを構成することができる。つまり、別途電圧維持用のコンデンサを接続する必要が無く、発光領域を圧迫させることがないため、より高輝度なディスプレイを構成することができる。 Therefore, by using the above configuration, a capacitor can be configured as a parasitic element within the vertical organic light-emitting transistor, which is made large to enlarge the light-emitting area. In other words, there is no need to connect a separate capacitor for maintaining voltage, and the light-emitting area is not compressed, making it possible to configure a display with higher brightness.

上記ディスプレイの前記縦型有機発光トランジスタは、ソース電極及び/又はドレイン電極がカーボンを含む導電性材料によって形成されていても構わない。 The source electrode and/or drain electrode of the vertical organic light-emitting transistor of the display may be formed from a conductive material containing carbon.

さらに、上記ディスプレイの前記縦型有機発光トランジスタは、ソース電極及び/又はドレイン電極がカーボンナノチューブ(「CNT」とも称される。)によって形成されていても構わない。 Furthermore, the vertical organic light-emitting transistor of the display may have a source electrode and/or a drain electrode formed from carbon nanotubes (also called "CNTs").

カーボンを含む導電性材料、特にカーボンナノチューブは、電流密度耐性が高く、可視光に対して透光性を有する導電膜を形成することができる。従って、上記のような材料を用いることで、可視光に対して透光性を有し、かつ大きな電流を流すことができる縦型有機発光トランジスタを構成することができる。また、カーボンナノチューブは、機械的強度も高いことから、柔軟性を有するディスプレイを構成することもできる。 Carbon-containing conductive materials, particularly carbon nanotubes, have high current density resistance and can form conductive films that are transparent to visible light. Therefore, by using the above-mentioned materials, it is possible to construct vertical organic light-emitting transistors that are transparent to visible light and can pass large currents. In addition, because carbon nanotubes also have high mechanical strength, they can also be used to construct flexible displays.

上記ディスプレイは、
前記縦型有機発光トランジスタのソース電極と前記電流供給ラインの間に接続され、前記縦型有機発光トランジスタのソース電極への電流供給を制御する第二薄膜トランジスタと、
前記第二薄膜トランジスタのゲート電極に接続され、前記第二薄膜トランジスタを制御する第二ゲートラインとを備え、
前記制御部は、補正対象としない前記縦型有機発光トランジスタに接続されている前記第二薄膜トランジスタがオフ状態となるように制御しても構わない。
The above display is
a second thin film transistor connected between the source electrode of the vertical organic light emitting transistor and the current supply line, for controlling the current supply to the source electrode of the vertical organic light emitting transistor;
a second gate line connected to a gate electrode of the second thin film transistor and controlling the second thin film transistor;
The control unit may perform control so that the second thin film transistor connected to the vertical organic light emitting transistor that is not a correction target is turned off.

さらに、上記ディスプレイの前記第二薄膜トランジスタは、酸化物半導体によって構成されていても構わない。 Furthermore, the second thin-film transistor of the display may be made of an oxide semiconductor.

通常動作時においては、オン状態である第二薄膜トランジスタがオフ状態に切り替わることによって、縦型有機発光トランジスタに流れる電流の供給経路を遮断することができる。さらに、第二薄膜トランジスタをオフ状態であっても流れてしまう微小な電流(リーク電流)の少ない酸化物半導体で構成することにより、補正対象ではない縦型有機発光トランジスタに流れる電流をさらに小さくすることができる。 During normal operation, the second thin-film transistor, which is in the on state, switches to the off state, thereby cutting off the supply path of the current flowing to the vertical organic light-emitting transistor. Furthermore, by configuring the second thin-film transistor from an oxide semiconductor that has a small amount of minute current (leakage current) that flows even in the off state, the current flowing to the vertical organic light-emitting transistor that is not the target of correction can be further reduced.

本発明によれば、複雑な回路構成を追加することなく、長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイが実現される。 The present invention provides a luminance compensation method and display using vertical organic light-emitting transistors that suppresses luminance fluctuations over the long term without adding complex circuit configurations.

ディスプレイの一実施形態の一部の模式的な構成図である。FIG. 2 is a schematic diagram of a portion of an embodiment of a display. 図1の発光部の回路図である。FIG. 2 is a circuit diagram of the light emitting unit of FIG. 1 . 図1の制御部の構成図である。FIG. 2 is a configuration diagram of a control unit in FIG. 1 . 基板上に構成される発光部の模式的な素子構成の上面図である。FIG. 2 is a top view showing a schematic element configuration of a light-emitting section formed on a substrate. 図4の発光部の側面図である。FIG. 5 is a side view of the light emitting portion of FIG. 4 . ディスプレイの輝度補正手順を示すフローチャートである。10 is a flowchart showing a procedure for correcting the luminance of a display. ディスプレイの別実施形態の一部の模式的な構成図である。FIG. 11 is a schematic diagram of a portion of another embodiment of a display.

以下、本発明のディスプレイの構成について、図面を参照して説明する。なお、以下の各図面は、いずれも模式的に図示されたものであり、図面上の寸法比や個数は、実際の寸法比や個数と必ずしも一致していない。 The configuration of the display of the present invention will be described below with reference to the drawings. Note that the drawings are all schematic illustrations, and the dimensional ratios and numbers in the drawings do not necessarily match the actual dimensional ratios and numbers.

[構成]
まず、ディスプレイの構成について説明する。図1は、ディスプレイ1の一実施形態の一部の模式的な構成図である。図1に示すように、本実施形態のディスプレイ1は、アレイ状に配列された縦型有機発光トランジスタを含む発光部10と、縦型有機発光トランジスタのゲート電極に電圧を供給するデータライン11と、縦型有機発光トランジスタのソース電極に電流を供給する電流供給ライン12と、第一薄膜トランジスタを制御する第一ゲートライン13と、第二薄膜トランジスタを制御する第二ゲートライン14と、制御部15と、電流供給ライン12に流れる電流を測定する電流測定部16と、記憶部17を備える。
[composition]
First, the configuration of the display will be described. Fig. 1 is a schematic diagram of a part of an embodiment of a display 1. As shown in Fig. 1, the display 1 of this embodiment includes a light-emitting section 10 including vertical organic light-emitting transistors arranged in an array, a data line 11 for supplying a voltage to a gate electrode of the vertical organic light-emitting transistor, a current supply line 12 for supplying a current to a source electrode of the vertical organic light-emitting transistor, a first gate line 13 for controlling a first thin film transistor, a second gate line 14 for controlling a second thin film transistor, a control section 15, a current measurement section 16 for measuring a current flowing through the current supply line 12, and a memory section 17.

図2は、図1の発光部10の回路図である。図2に示すように、発光部10は、縦型有機発光トランジスタ20と、縦型有機発光トランジスタ20のゲート電極への電圧供給を制御する第一薄膜トランジスタ21と、縦型有機発光トランジスタ20のソース電極への電流供給を制御する第二薄膜トランジスタ22と、縦型有機発光トランジスタ20のソース電極とゲート電極の間に接続されるコンデンサ23を備える。 Figure 2 is a circuit diagram of the light-emitting unit 10 in Figure 1. As shown in Figure 2, the light-emitting unit 10 includes a vertical organic light-emitting transistor 20, a first thin-film transistor 21 that controls the voltage supply to the gate electrode of the vertical organic light-emitting transistor 20, a second thin-film transistor 22 that controls the current supply to the source electrode of the vertical organic light-emitting transistor 20, and a capacitor 23 connected between the source electrode and gate electrode of the vertical organic light-emitting transistor 20.

データライン11は、表示する画像に応じて、縦型有機発光トランジスタ20の発光輝度を調整するために、縦型有機発光トランジスタ20のゲート電極に第一薄膜トランジスタ21を介して電圧を印加するための配線である。電流供給ライン12は、縦型有機発光トランジスタ20のソース電極に第二薄膜トランジスタ22を介して電流を供給するための配線である。 The data line 11 is a wiring for applying a voltage to the gate electrode of the vertical organic light-emitting transistor 20 via the first thin film transistor 21 in order to adjust the light emission brightness of the vertical organic light-emitting transistor 20 according to the image to be displayed. The current supply line 12 is a wiring for supplying a current to the source electrode of the vertical organic light-emitting transistor 20 via the second thin film transistor 22.

第一ゲートライン13は、第一薄膜トランジスタ21のゲート電極に接続され、第一薄膜トランジスタ21のオン/オフを制御する、すなわち、縦型有機発光トランジスタ20のゲート電極とデータライン11との通電を制御する。第二ゲートライン14は、第二薄膜トランジスタ22のゲート電極に接続され、第二薄膜トランジスタ22のオン/オフを制御する、すなわち、縦型有機発光トランジスタ20のソース電極と電流供給ライン12との通電を制御する。 The first gate line 13 is connected to the gate electrode of the first thin film transistor 21 and controls the on/off of the first thin film transistor 21, i.e., controls the electrical conduction between the gate electrode of the vertical organic light-emitting transistor 20 and the data line 11. The second gate line 14 is connected to the gate electrode of the second thin film transistor 22 and controls the on/off of the second thin film transistor 22, i.e., controls the electrical conduction between the source electrode of the vertical organic light-emitting transistor 20 and the current supply line 12.

電流測定部16は、同一の電流供給ライン12に接続されている、発光部10(縦型有機発光トランジスタ20)に対して流れている電流量の合計値を測定するように配置されている。 The current measuring unit 16 is arranged to measure the total amount of current flowing through the light emitting unit 10 (vertical organic light emitting transistor 20) connected to the same current supply line 12.

図3は、図1の制御部15の構成図である。図3に示すように、制御部15は、データライン11を駆動する複数のゲートドライバ15a、電流供給ライン12を駆動する複数のソースドライバ15b、第一ゲートライン13の電圧及び第二ゲートライン14の電圧を制御する複数のゲートコントローラ15cと、電流測定部16が測定した電流値を受信して記憶部17に格納するデータ入出力回路15dと、電流測定部16が測定した電流値と記憶部17に格納された縦型有機発光トランジスタ20の特性情報から、縦型有機発光トランジスタ20のゲート電極に印加する電圧の補正値を演算する演算処理回路15eを備える。制御に関する詳細は、制御方法の項目にて後述される。 3 is a block diagram of the control unit 15 in FIG. 1. As shown in FIG. 3, the control unit 15 includes a plurality of gate drivers 15a for driving the data lines 11, a plurality of source drivers 15b for driving the current supply lines 12, a plurality of gate controllers 15c for controlling the voltage of the first gate line 13 and the voltage of the second gate line 14, a data input/output circuit 15d for receiving the current value measured by the current measurement unit 16 and storing it in the memory unit 17, and an arithmetic processing circuit 15e for calculating a correction value of the voltage applied to the gate electrode of the vertical organic light-emitting transistor 20 from the current value measured by the current measurement unit 16 and the characteristic information of the vertical organic light-emitting transistor 20 stored in the memory unit 17. Details regarding the control will be described later in the section on the control method.

制御部15を構成するそれぞれのブロックの具体的な構成は、専用回路、ソフトウェアプログラムによって制御されるプロセッサ、又はこれらの組み合わせによって構成される。例えば、専用回路は、縦型有機発光トランジスタ20と同一基板上に構成された制御信号を生成するロジック回路や各縦型有機発光トランジスタ20を駆動するためのドライバ回路、又は各ライン(11,12,13,14)と電気的に接続できるように構成された専用集積回路(Application Specific Integrated Circuit、ASICと略称する)や、プログラミングによって専用回路を構築することができるプログラマブルデバイス(PLD,CPLD,FPGA)等であってもよい。 The specific configuration of each block constituting the control unit 15 is a dedicated circuit, a processor controlled by a software program, or a combination of these. For example, the dedicated circuit may be a logic circuit that generates a control signal and is configured on the same substrate as the vertical organic light-emitting transistors 20, a driver circuit for driving each vertical organic light-emitting transistor 20, or a dedicated integrated circuit (Application Specific Integrated Circuit, abbreviated as ASIC) configured to be electrically connected to each line (11, 12, 13, 14), or a programmable device (PLD, CPLD, FPGA) that can configure a dedicated circuit by programming.

プロセッサは、中央処理ユニット(Central Processing Unit、CPUと略称する)であっても良く、他の汎用プロセッサ、デジタル信号プロセッサ(Digital Signal Processor、DSPと略称する)、ASIC等であってもよい。また、汎用プロセッサは、マイクロプロセッサであってもよく、プロセッサは、いかなる標準的なプロセッサ等であってもよい。各種処理のステップは、直接にハードウェアプロセッサにより実行されてもよく、プロセッサにおけるハードウェア及びソフトウェア(あるいはソフトウェア機能モジュール)による組合わせで実行されてもよい。さらには、マイクロコントローラ等の制御デバイスを用いても構わない。 The processor may be a central processing unit (CPU), other general-purpose processor, digital signal processor (DSP), ASIC, etc. The general-purpose processor may be a microprocessor, and the processor may be any standard processor, etc. Various processing steps may be performed directly by a hardware processor, or may be performed by a combination of hardware and software (or software functional modules) in the processor. Furthermore, a control device such as a microcontroller may be used.

記憶部17は、高速RAMメモリを含んでもよく、任意のタイプの揮発的又は不揮発的な記憶装置或いはそれらの組み合わせで実現されても構わない。例えば、スタティックランダムアクセスメモリ(SRAM)、電気消去可能なプログラミング読取専用メモリ(EEPROM)、消去可能なプログラミング読取専用メモリ(EPROM)、プログラミング読取専用メモリ(PROM)、読取専用メモリ(ROM)、磁気メモリ、フラッショメモリ、磁気ディスク又は光ディスク等が挙げられる。 The storage unit 17 may include a high-speed RAM memory, or may be implemented with any type of volatile or non-volatile storage device or combination thereof, such as a static random access memory (SRAM), an electrically erasable programmable read-only memory (EEPROM), an erasable programmable read-only memory (EPROM), a programming read-only memory (PROM), a read-only memory (ROM), a magnetic memory, a flash memory, a magnetic disk, or an optical disk.

コンデンサ23は、第一薄膜トランジスタ21がオフ状態である間、表示している画像を所定の時間維持するために配置されている、縦型有機発光トランジスタ20のゲート電極とソース電極との間の電圧保持用素子である。 The capacitor 23 is a voltage holding element between the gate electrode and source electrode of the vertical organic light-emitting transistor 20, which is arranged to maintain the displayed image for a predetermined period of time while the first thin-film transistor 21 is in the off state.

次に、基板上に形成されるそれぞれの素子の構造について説明する。図4は、基板30上に構成される発光部10の模式的な素子構成の上面図である。図5は、図4の発光部10の側面図である。図4及び図5が示すように、縦型有機発光トランジスタ20、第一薄膜トランジスタ21及び第二薄膜トランジスタ22は、データライン11、電流供給ライン12と第一ゲートライン13、第二ゲートライン14によって区分けされた領域に形成される。 Next, the structure of each element formed on the substrate will be described. FIG. 4 is a top view of a schematic element configuration of the light-emitting section 10 formed on the substrate 30. FIG. 5 is a side view of the light-emitting section 10 of FIG. 4. As shown in FIG. 4 and FIG. 5, the vertical organic light-emitting transistor 20, the first thin film transistor 21, and the second thin film transistor 22 are formed in an area partitioned by the data line 11, the current supply line 12, the first gate line 13, and the second gate line 14.

基板30は、ガラス材、又はPET(Poly Ethylene Terephthalate)、PEN(Poly Ethylene Naphthalate)、ポリイミドといったプラスチック材等の材料を採用することができる。 The substrate 30 can be made of a material such as glass or a plastic material such as PET (Poly Ethylene Terephthalate), PEN (Poly Ethylene Naphthalate), or polyimide.

なお、以下の説明において、データライン11と電流供給ライン12が配線される方向をX方向、第一ゲートライン13と第二ゲートライン14が配線される方向をY方向、これらと直交する方向をZ方向として、基板30から離れる方向(+Z方向)に向かって上層側として説明する。 In the following explanation, the direction in which the data lines 11 and current supply lines 12 are wired is the X direction, the direction in which the first gate lines 13 and second gate lines 14 are wired is the Y direction, and the direction perpendicular to these is the Z direction, and the direction away from the substrate 30 (+Z direction) is the upper layer side.

縦型有機発光トランジスタ20の構成は、上層からカソード電極に相当するドレイン電極層20d、有機EL層20c、有機半導体層20a、表面層31の表面にカーボンを含む導電性材料(本実施形態においては、カーボンナノチューブ)を塗布するように構成されたソース電極層20s、さらにその下層において誘電体で構成されるゲート絶縁膜層20hを介してゲート電極層20gが形成されている。ゲート電極層20gに電圧が印加されると、有機半導体層20aとソース電極層20sの間のショットキー障壁が変化し、所定の閾値を超えたところでソース電極層20sから有機半導体層20aに対して電流が流れ、縦型有機発光トランジスタ20が発光する。 The vertical organic light-emitting transistor 20 is configured such that, from the top, a drain electrode layer 20d corresponding to a cathode electrode, an organic EL layer 20c, an organic semiconductor layer 20a, a source electrode layer 20s configured to coat the surface of a surface layer 31 with a conductive material containing carbon (carbon nanotubes in this embodiment), and a gate electrode layer 20g formed below via a gate insulating film layer 20h composed of a dielectric. When a voltage is applied to the gate electrode layer 20g, the Schottky barrier between the organic semiconductor layer 20a and the source electrode layer 20s changes, and when the voltage exceeds a predetermined threshold, a current flows from the source electrode layer 20s to the organic semiconductor layer 20a, causing the vertical organic light-emitting transistor 20 to emit light.

本実施形態のディスプレイ1は、基板30は、可視光に対して透過性を有する素材で構成され、ゲート電極層20gとソース電極層20sは、可視光が通過できるような間隙を有するように構成されることで、有機半導体層20aから出射した光が、基板30を通過して外に出射されることで画像を表示する。このように、基板30を通過させて光を出射する方式は「ボトムエミッション方式」とも称され、電極間の配線接続がしやすく作製が容易といったメリットを有する。 In the display 1 of this embodiment, the substrate 30 is made of a material that is transparent to visible light, and the gate electrode layer 20g and the source electrode layer 20s are configured to have a gap that allows visible light to pass through, so that light emitted from the organic semiconductor layer 20a passes through the substrate 30 and is emitted to the outside, thereby displaying an image. This method of emitting light through the substrate 30 is also called the "bottom emission method," and has the advantage of being easy to connect the wiring between electrodes and easy to manufacture.

第一薄膜トランジスタ21と第二薄膜トランジスタ22は、それぞれ酸化物半導体層(21a,22a)を介してソース電極層(21s,22s)とドレイン電極層(21d,22d)が接続され、酸化物半導体層(21a,22a)の下層に、絶縁層又は誘電体層を介してゲート電極層(21g,22g)が形成されている。それぞれ、ゲート電極層(21g,22g)に電圧が印加されると、酸化物半導体層(21a,22a)にチャネルが形成され、ソース電極層(21s,22s)とドレイン電極層(21d,22d)が通電する。 The first thin film transistor 21 and the second thin film transistor 22 are connected to a source electrode layer (21s, 22s) and a drain electrode layer (21d, 22d) via an oxide semiconductor layer (21a, 22a), respectively, and a gate electrode layer (21g, 22g) is formed below the oxide semiconductor layer (21a, 22a) via an insulating layer or a dielectric layer. When a voltage is applied to the gate electrode layer (21g, 22g), a channel is formed in the oxide semiconductor layer (21a, 22a), and the source electrode layer (21s, 22s) and the drain electrode layer (21d, 22d) are electrically connected.

第一薄膜トランジスタ21は、ソース電極層21sがデータライン11に接続され、ドレイン電極層21dが縦型有機発光トランジスタ20のゲート電極層20gに接続される。第二薄膜トランジスタ22は、ソース電極層22sが電流供給ライン12に接続され、ドレイン電極層22dが縦型有機発光トランジスタ20のソース電極層20sに接続される。なお、第一薄膜トランジスタ21は、ソース電極層21sが縦型有機発光トランジスタ20のゲート電極層20gに接続され、ドレイン電極層21dがデータライン11に接続されていても構わない。 The first thin film transistor 21 has a source electrode layer 21s connected to the data line 11, and a drain electrode layer 21d connected to the gate electrode layer 20g of the vertical organic light-emitting transistor 20. The second thin film transistor 22 has a source electrode layer 22s connected to the current supply line 12, and a drain electrode layer 22d connected to the source electrode layer 20s of the vertical organic light-emitting transistor 20. Note that the first thin film transistor 21 may have a source electrode layer 21s connected to the gate electrode layer 20g of the vertical organic light-emitting transistor 20, and a drain electrode layer 21d connected to the data line 11.

図4に示すように、縦型有機発光トランジスタ20は、高輝度を実現するためにできる限り発光領域が大きくなるように形成され、第一薄膜トランジスタ21と第二薄膜トランジスタ22は、縦型有機発光トランジスタ20の発光領域に対して影響が小さいように、区分けされた領域の角に、できる限り小さく形成されている。 As shown in FIG. 4, the vertical organic light-emitting transistor 20 is formed so that the light-emitting area is as large as possible to achieve high brightness, and the first thin film transistor 21 and the second thin film transistor 22 are formed as small as possible in the corners of the partitioned area so as to have minimal effect on the light-emitting area of the vertical organic light-emitting transistor 20.

図4及び図5において、コンデンサ23は図示されていないが、図5に示すように、本実施形態の縦型有機発光トランジスタ20は、ソース電極層20sとゲート電極層20gがゲート絶縁膜層20hを介して対向するように配置されことで、寄生素子としてのコンデンサ23を備えている。このような寄生素子のコンデンサ23では、容量値が足りない場合は、追加で別のコンデンサを形成しても構わない。 Although the capacitor 23 is not shown in Fig. 4 and Fig. 5, as shown in Fig. 5, the vertical organic light-emitting transistor 20 of this embodiment has a capacitor 23 as a parasitic element, with the source electrode layer 20s and the gate electrode layer 20g arranged to face each other via the gate insulating film layer 20h. If the capacitance value of such a parasitic element capacitor 23 is insufficient, an additional capacitor may be formed.

以下、各層に用いられる材料を例示列挙する。 The following are examples of materials that can be used for each layer:

縦型有機発光トランジスタ20のドレイン電極層20dは、単層又は多層グラフェン、カーボンナノチューブ、アルミニウム(Al)、フッ化リチウム(LiF)、酸化モリブデン(MoXY)、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)等を採用し得る。 The drain electrode layer 20d of the vertical organic light-emitting transistor 20 may be made of single-layer or multi-layer graphene, carbon nanotubes, aluminum (Al), lithium fluoride (LiF), molybdenum oxide (Mo x O y ), indium tin oxide (ITO), zinc oxide (ZnO), and the like.

縦型有機発光トランジスタ20のゲート電極層20gは、アルミニウム(Al)、スズ(Sn)、イットリウム(Y)、スカンジウム(Sc)、ガリウム(Ga)等の金属でドープされた酸化亜鉛(ZnO)、酸化インジウム(In23)、二酸化スズ(SnO2)、酸化カドミウム(CdO)等の金属ドープ、非ドープ透明導電性酸化物及びこれらの組み合わせを含む材料、又は、アルミニウム(Al)、金(Au)、銀(Ag)、プラチナ(Pt)、カドミウム(Cd)、ニッケル(Ni)及びタンタル(Ta)、及びこれらの組み合わせ、さらにはp又はnドープのケイ素(Si)やガリウムヒ素(GaAs)等を採用し得る。 The gate electrode layer 20g of the vertical organic light-emitting transistor 20 may employ materials including zinc oxide (ZnO) doped with metals such as aluminum (Al), tin (Sn), yttrium (Y), scandium (Sc), gallium ( Ga ), etc., indium oxide ( In2O3 ), tin dioxide ( SnO2 ), metal-doped or undoped transparent conductive oxides such as cadmium oxide (CdO), and combinations thereof, or aluminum (Al), gold (Au), silver (Ag), platinum (Pt), cadmium (Cd), nickel (Ni), and tantalum (Ta), and combinations thereof, as well as p- or n-doped silicon (Si), gallium arsenide (GaAs), etc.

縦型有機発光トランジスタ20の表面層31とゲート電極層20gの間のゲート絶縁膜層20hは、酸化ケイ素(SiOX)、酸化アルミニウム(Al23)、窒化ケイ素(Si34)、酸化イットリウム(Y23)、チタン酸鉛(PbTiOX)、チタン酸アルミニウム(AlTiOX)、ガラス及びパリレンポリマー、ポリスチレン、ポリイミド、ポリビニルフェノール、ポリメチルメタクリレート、フルオロポリマー等の有機化合物等を採用し得る。 The gate insulating film layer 20h between the surface layer 31 and the gate electrode layer 20g of the vertical organic light-emitting transistor 20 may be made of silicon oxide ( SiOx ), aluminum oxide ( Al2O3 ) , silicon nitride ( Si3N4 ), yttrium oxide ( Y2O3 ), lead titanate ( PbTiOx ), aluminum titanate ( AlTiOx ), glass , and organic compounds such as parylene polymer, polystyrene, polyimide, polyvinylphenol, polymethyl methacrylate, and fluoropolymer.

縦型有機発光トランジスタ20の有機半導体層20aは、ナフタレン、アントラセン、ルブレン、テトラセン、ペンタセン、ヘキサセン、及びこれらの誘導体のような線形縮合多環芳香族化合物(又はアセン化合物)と、例えば銅フタロシアニン(CuPc)系化合物、アゾ化合物、ペリレン系化合物、及びこれらの誘導体のような顔料と、例えばヒドラゾン化合物、トリフェニルメタン系化合物、ジフェニルメタン系化合物、スチルベン系化合物、アリルビニル化合物、ピラゾリン系化合物、トリフェニルアミン誘導体(TPD)、アリルアミン化合物、低分子量アミン誘導体(a-NPD)、2,2’,7,7’-テトラキス(ジフェニルアミノ)-9,9’-スピロビフルオレン(スピロ-TAD)、N,N’-ジ(1-ナフチル)-N,N’-ジフェニル-4,4’-ジアモノビフェニル(スピロ-NPB)、4,4’、4”-トリス[N-3-メチルフェニル-N-フェニルアミノ]トリフェニルアミン(mMTDATA)、2,2’,7,7’-テトラキス(2,2-ジフェニルビニル)-9,9-スピロビフルオレン(スピロ-DPVBi)、4,4’-ビス(2,2-ジフェニルビニル)ビフェニル(DPVBi)、(8-キノリノラト)アルミニウム(Alq)、トリス(8-キノリノラト)アルミニウム(Alq3)、トリス(4-メチル-8キノリノラト)アルミニウム(Almq3)、及びこれらの誘導体のような低分子化合物と、例えば、ポリチオフェン、ポリ(p-フェニレンビニレン)(PPV)、ビフェニル基含有ポリマー、ジアルコキシ基含有ポリマー、アルコキシフェニルPPV、フェニルPPV、フェニル/ジアルコシキPPVコポリマー、ポリ(2-メトキシ-5-(2’-エチルヘキシルオキシ)-1,4-フェニレンビニレン)(MEH-PPV)、ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリ(スチレンスルホン酸)(PSS)、ポリ(アニリン)(PAM)、ポリ(N-ビニルカルバゾール)、ポリ(N-ビニルカルバゾール)、ポリ(ビニルピレン)、ポリ(ビニルアントラセン)、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒドハロゲン化樹脂、及びこれらの変性物のようなポリマー化合物と、例えば、5,5_-ジパーフルオロヘキシルカルボニル-2,2_:5_,2_:5_,2_-クアテルチオフェン(DFHCO-4T)、DFH-4T、DFCO-4T、P(NDI2OD-T2)、PDI8-CN2、PDIF-CN2、F16CuPc、及びフラーレン、ナフタレン、ペリレン、並びにオリゴチオフェン誘導体のようなn型輸送有機低分子、オリゴマー、若しくはポリマー、さらには、チエノ[3,2-b]チオフェン、ジナフチル[2,3-b:2’,3’-f]チエノ[3,2-b]チオフェン(DNTT)、2-デシル-7-フェニル[1]ベンゾチエノ[3,2-b][1]ベンゾチオフェン(BTBT)等のチオフェン環を有する芳香族化合物等を採用し得る。 The organic semiconductor layer 20a of the vertical organic light-emitting transistor 20 is made of a linear condensed polycyclic aromatic compound (or acene compound) such as naphthalene, anthracene, rubrene, tetracene, pentacene, hexacene, and derivatives thereof, a pigment such as, for example, a copper phthalocyanine (CuPc)-based compound, an azo compound, a perylene-based compound, and derivatives thereof, and a pigment such as, for example, a hydrazone compound, a triphenylmethane-based compound, a diphenylmethane-based compound, a stilbene-based compound, an allylvinyl compound, a pyrazoline-based compound, a triphenylamine derivative (TPD), an allylamine compound, a low molecular weight amine derivative (a-NPD), 2,2',7,7'-tetrakis(diphenylamino)-9,9'-spirobifluorene (spiro- low molecular weight compounds such as N,N'-di(1-naphthyl)-N,N'-diphenyl-4,4'-diamonobiphenyl (spiro-NPB), 4,4',4"-tris[N-3-methylphenyl-N-phenylamino]triphenylamine (mMTDATA), 2,2',7,7'-tetrakis(2,2-diphenylvinyl)-9,9-spirobifluorene (spiro-DPVBi), 4,4'-bis(2,2-diphenylvinyl)biphenyl (DPVBi), (8-quinolinolato)aluminum (Alq), tris(8-quinolinolato)aluminum (Alq3), tris(4-methyl-8-quinolinolato)aluminum (Almq3), and derivatives thereof; and polythiophenes, poly(p polymer compounds such as poly(N-phenylenevinylene) (PPV), biphenyl group-containing polymers, dialkoxy group-containing polymers, alkoxyphenyl PPV, phenyl PPV, phenyl/dialkoxy PPV copolymers, poly(2-methoxy-5-(2'-ethylhexyloxy)-1,4-phenylenevinylene) (MEH-PPV), poly(ethylenedioxythiophene) (PEDOT), poly(styrenesulfonic acid) (PSS), poly(aniline) (PAM), poly(N-vinylcarbazole), poly(N-vinylcarbazole), poly(vinylpyrene), poly(vinylanthracene), pyrene formaldehyde resins, ethylcarbazole formaldehyde halogenated resins, and modified products thereof; For example, 5,5_-diperfluorohexylcarbonyl-2,2_:5_,2_:5_,2_-quaterthiophene (DFHCO-4T), DFH-4T, DFCO-4T, P(NDI2OD-T2), PDI8-CN2, PDIF-CN2, F16CuPc, and n-type transport organic small molecules, oligomers, or polymers such as fullerene, naphthalene, perylene, and oligothiophene derivatives, as well as aromatic compounds having a thiophene ring such as thieno[3,2-b]thiophene, dinaphthyl[2,3-b:2',3'-f]thieno[3,2-b]thiophene (DNTT), and 2-decyl-7-phenyl[1]benzothieno[3,2-b][1]benzothiophene (BTBT), may be employed.

ここで、縦型有機発光トランジスタ20は、エネルギー準位が適合する有機半導体を適切に選定することによって、OLEDディスプレイに標準的に用いられる、正孔注入層・正孔輸送層・有機EL層・電子輸送層・電子注入層などを好適に用いることができる。そして、外部に出射する光の色は、上述の有機EL層20cを構成する材料を選択することによって赤、緑、青といった色の光を出射するように調整される。また、縦型有機発光トランジスタ20は、白色光を出射する構成とすることもでき、同じ縦型有機発光トランジスタ20を用いて、カラーフィルタで所望の色の光を選択して出射するといった構成とすることもできる。 Here, the vertical organic light-emitting transistor 20 can be suitably used with a hole injection layer, hole transport layer, organic EL layer, electron transport layer, electron injection layer, etc., which are standardly used in OLED displays, by appropriately selecting an organic semiconductor with a suitable energy level. The color of the light emitted to the outside can be adjusted to emit light of a color such as red, green, or blue by selecting the material that constitutes the organic EL layer 20c described above. The vertical organic light-emitting transistor 20 can also be configured to emit white light, or the same vertical organic light-emitting transistor 20 can be used to select and emit light of a desired color using a color filter.

表面層31は、ソース電極層20s(特に、CNT層)の固着を目的としてゲート絶縁膜層20hの上に形成される層である。表面層31を形成する材料としては、シランカップリング材料、アクリル樹脂等から形成されるバインダー樹脂を含む組成物を塗布することで形成することができる。 The surface layer 31 is a layer formed on the gate insulating film layer 20h for the purpose of adhering the source electrode layer 20s (particularly the CNT layer). The surface layer 31 can be formed by applying a composition containing a binder resin formed from a silane coupling material, an acrylic resin, or the like.

第一薄膜トランジスタ21及び第二薄膜トランジスタ22に構成される酸化物半導体層(21a,22a)は、In-Ga-Zn-O系半導体、Zn-O系半導体(ZnO)、In-Zn-O系半導体(IZO(登録商標))、Zn-Ti-O系半導体(ZTO)、Cd-Ge-O系半導体、Cd-Pb-O系半導体、CdO(酸化カドミウム)、Mg-Zn-O系半導体、In-Sn-Zn-O 系半導体(例えばIn23-SnO2-ZnO)、In-Ga-Sn-O系半導体等を採用し得る。 The oxide semiconductor layers (21a, 22a) formed in the first thin film transistor 21 and the second thin film transistor 22 may be made of an In-Ga-Zn-O based semiconductor, a Zn-O based semiconductor (ZnO), an In-Zn-O based semiconductor (IZO (registered trademark)), a Zn-Ti-O based semiconductor (ZTO), a Cd-Ge-O based semiconductor, a Cd-Pb-O based semiconductor, CdO (cadmium oxide), an Mg-Zn-O based semiconductor, an In-Sn-Zn-O based semiconductor (e.g., In2O3 - SnO2 - ZnO), an In-Ga-Sn-O based semiconductor, or the like.

本実施形態において、第一薄膜トランジスタ21と第二薄膜トランジスタ22は、酸化物半導体による薄膜トランジスタとしたが、アモルファスシリコンによる薄膜トランジスタであっても構わない。また、p型とn型のいずれであっても構わない。さらに、具体的な構成として、スタガード(staggerd)型、インバーテッド・スタガード(inverted staggerd)型、コープレーナ(coplanar)型、インバーテッド・コープレーナ(inverted coplanar)型等のいずれの構成をも採用し得る。 In this embodiment, the first thin film transistor 21 and the second thin film transistor 22 are thin film transistors made of oxide semiconductors, but they may be thin film transistors made of amorphous silicon. They may also be either p-type or n-type. Furthermore, as a specific configuration, any of the following configurations may be adopted: staggered type, inverted staggered type, coplanar type, inverted coplanar type, etc.

なお、縦型有機発光トランジスタ20としては、上記特許文献1及び2にも記載されている縦型有機発光トランジスタ20も採用し得る。 As the vertical organic light-emitting transistor 20, the vertical organic light-emitting transistor 20 described in Patent Documents 1 and 2 may also be used.

[制御方法]
最後に、ディスプレイの制御方法について説明する。本実施形態では、図1に示すように、発光部10がアレイ状に配列され、図1における縦方向における列では、データライン11と電流供給ライン12を共有し、図1における横方向における列では、第一ゲートライン13と第二ゲートライン14を共有している。
[Control method]
Finally, a method for controlling the display will be described. In this embodiment, as shown in Fig. 1, light-emitting units 10 are arranged in an array, and in a column in the vertical direction in Fig. 1, a data line 11 and a current supply line 12 are shared, and in a column in the horizontal direction in Fig. 1, a first gate line 13 and a second gate line 14 are shared.

以下の説明においては、上述の構成を前提として、一度に補正対象とする発光部10は、第一ゲートライン13及び第二ゲートライン14を共有する図1における横方向一列の組み合わせで説明する。ただし、一度に補正対象とする発光部10は、第一ゲートライン13を共有する図1における横方向について複数の組み合わせで同時に補正してもよく、発光部10単体を順番に補正しても構わない。 In the following explanation, assuming the above-mentioned configuration, the light-emitting units 10 to be corrected at one time will be described as a combination of one horizontal row in FIG. 1 that shares the first gate line 13 and the second gate line 14. However, the light-emitting units 10 to be corrected at one time may be multiple combinations of light-emitting units 10 in the horizontal direction in FIG. 1 that share the first gate line 13, and may be corrected individually in sequence.

また、本実施形態における輝度補償方法は、ディスプレイ1が画像を表示している状態において、表示している画像から、次の画像を表示するための画像の更新間隔の間で実施される。なお、下記の輝度補償方法は、任意のタイミングで行ってもよく、電源投入時や電源投入時から一定時間間隔毎に行われても構わない。 The brightness compensation method in this embodiment is performed during the image update interval for displaying the next image from the image currently being displayed when the display 1 is displaying an image. Note that the brightness compensation method described below may be performed at any timing, or may be performed when the power is turned on or at regular time intervals from when the power is turned on.

図5は、ディスプレイ1の輝度補正手順を示すフローチャートである。図5に示すように、ディスプレイ1が、通常の画像表示を行っている状態から補正制御を開始すると、制御部15のゲートコントローラ15cが、補正対象とする縦型有機発光トランジスタ20に接続された第二薄膜トランジスタ22をオン状態に、補正対象としない縦型有機発光トランジスタ20に接続された第二薄膜トランジスタ22をオフ状態に切り替える(S1)。 Figure 5 is a flowchart showing the luminance correction procedure of the display 1. As shown in Figure 5, when the display 1 starts correction control from a state in which it is performing normal image display, the gate controller 15c of the control unit 15 switches the second thin film transistor 22 connected to the vertical organic light emitting transistor 20 to be corrected to the ON state and the second thin film transistor 22 connected to the vertical organic light emitting transistor 20 not to be corrected to the OFF state (S1).

ステップS1を実施後、制御部15のゲートコントローラ15cが、補正対象とする縦型有機発光トランジスタ20に接続された第一薄膜トランジスタ21をオン状態に、補正対象としない縦型有機発光トランジスタ20に接続された第一薄膜トランジスタ21をオフ状態に切り替える(S2)。制御部15がこのように制御することで、補正対象としない縦型有機発光トランジスタ20のゲート電極には電圧が印加されず、かつ、ソース電極には電流が供給されない。 After performing step S1, the gate controller 15c of the control unit 15 switches the first thin film transistor 21 connected to the vertical organic light emitting transistor 20 to be corrected to the on state and the first thin film transistor 21 connected to the vertical organic light emitting transistor 20 not to be corrected to the off state (S2). By controlling in this way by the control unit 15, no voltage is applied to the gate electrode of the vertical organic light emitting transistor 20 not to be corrected, and no current is supplied to the source electrode.

上記のように制御された状態で、オン状態の第一薄膜トランジスタ21に接続されたデータライン11、又は全てのデータライン11に輝度検査用電圧を印加する(S3)。そうすると、電流供給ライン12には、補正対象となる縦型有機発光トランジスタ20に、輝度検査用電圧を印加した時のそれぞれの電流値の合計が流れることになる。 In the above-described controlled state, a luminance inspection voltage is applied to the data line 11 connected to the first thin film transistor 21 in the on state, or to all data lines 11 (S3). Then, the current supply line 12 is caused to flow with the sum of the current values when the luminance inspection voltage is applied to the vertical organic light-emitting transistor 20 to be corrected.

そこで、電流測定部16が、オン状態の第二薄膜トランジスタ22に接続された電流供給ライン12、又は全ての電流供給ライン12に接続された電流を測定する(S4)。この時、理想的には第二薄膜トランジスタ22のゲート電極に輝度検査用電圧が印加された時に、電流供給ライン12からソース電極に向かって流れる電流値に、補正対象となっている縦型有機発光トランジスタ20の個数を乗じた電流値が測定される。 The current measurement unit 16 then measures the current connected to the current supply line 12 connected to the second thin film transistor 22 in the on state, or to all current supply lines 12 (S4). Ideally, when a luminance inspection voltage is applied to the gate electrode of the second thin film transistor 22, the current value measured is the current value that flows from the current supply line 12 to the source electrode multiplied by the number of vertical organic light-emitting transistors 20 that are the subject of correction.

具体的な電流値を測定の方法は、例えば、A/D変換器によって電流値を測定する方法や、電流供給ライン12上に抵抗を配置して、当該抵抗の両端に現れる電圧を所望の電圧値と比較する方法や、分流経路を用意して、電流供給ライン12に所定の電流値を流した時に、各縦型有機発光トランジスタに流れずに分流経路に流れた電流を電流計で測定し、供給した所定の電流値との差を計測する方法等がある。 Specific methods for measuring the current value include, for example, measuring the current value using an A/D converter, placing a resistor on the current supply line 12 and comparing the voltage appearing at both ends of the resistor with a desired voltage value, and preparing a shunt path and passing a predetermined current value through the current supply line 12. The current that does not flow through each vertical organic light-emitting transistor but flows through the shunt path is measured with an ammeter, and the difference from the predetermined current value supplied is measured.

制御部15は、データ入出力回路15dによって特性情報として実際に測定された輝度検査用電圧(Vc)に対する電流値(I1)を取得し、記憶部17に格納する。この時、制御部15のデータ入出力回路15dは、記憶部17から製造したばかりの状態あるいは工場出荷時の輝度検査用電圧(Vc)に対する電流値(I0)を読み出す。そして、演算処理回路15eが、特性情報とのズレを確認し、生じている電流値のズレ(ΔI=I1-I0)が小さくなるように、データライン11に印加する電圧の補正値を決定する(S5)。この時の比較に用いられる特性情報は、演算処理回路15eコンダクタンスによって算出されたコンダクタンス(gm1=I1/Vc)等であっても構わない。 The control unit 15 acquires the current value (I 1 ) for the luminance inspection voltage (Vc) actually measured by the data input/output circuit 15d as characteristic information, and stores it in the memory unit 17. At this time, the data input/output circuit 15d of the control unit 15 reads out the current value (I 0 ) for the luminance inspection voltage (Vc) in the state just after manufacture or at the time of shipment from the memory unit 17. Then, the arithmetic processing circuit 15e checks the deviation from the characteristic information, and determines a correction value for the voltage to be applied to the data line 11 so that the deviation of the current value (ΔI=I 1 -I 0 ) that occurs is reduced (S5). The characteristic information used for the comparison at this time may be the conductance (gm 1 =I 1 /Vc) calculated by the conductance of the arithmetic processing circuit 15e, or the like.

補正値が決定すると、通常の画像表示制御へと戻り、制御部15のゲートコントローラ15cは、第二薄膜トランジスタ22をオン状態に切り替え、制御部15のゲートドライバ15aが表示しようとする画像に応じた電圧であって、かつ、補正された電圧をデータライン11に印加する。 Once the correction value has been determined, the process returns to normal image display control, and the gate controller 15c of the control unit 15 switches the second thin film transistor 22 to the on state, and the gate driver 15a of the control unit 15 applies to the data line 11 a voltage that corresponds to the image that the control unit 15 is to display and that has been corrected.

このように、補正された電圧値が縦型有機発光トランジスタ20のゲート電極に印加されることで、劣化によって、ゲート電極に印加された電圧に対して、ソース電極に期待通りの電流が流れなくなった場合であっても、期待する電流値となるようにゲート電極の制御が補正され、輝度の変化を抑制することができ、長時間にわたる点灯に対して輝度を補償することができる。 In this way, by applying a corrected voltage value to the gate electrode of the vertical organic light-emitting transistor 20, even if the expected current no longer flows through the source electrode in response to the voltage applied to the gate electrode due to degradation, the control of the gate electrode is corrected to obtain the expected current value, making it possible to suppress changes in luminance and to compensate for luminance over long periods of illumination.

また、本実施形態の輝度補償方法は、上述の通り、補正対象としない縦型有機発光トランジスタ20には、ほとんど電流が流れない。従って、一度に補正制御を行っている場合、発光部10は、第一ゲートライン13及び第二ゲートライン14を共有する図1における横方向の一列のみが僅かに発光しているが、その他の縦型有機発光トランジスタ20が消灯している。従って、画像の更新間隔において黒い画面を挿入することができる。 As described above, in the brightness compensation method of this embodiment, almost no current flows through the vertical organic light-emitting transistors 20 that are not the subject of correction. Therefore, when correction control is performed at one time, only one horizontal row in FIG. 1 that shares the first gate line 13 and the second gate line 14 of the light-emitting unit 10 emits light slightly, while the other vertical organic light-emitting transistors 20 are turned off. Therefore, a black screen can be inserted during the image update interval.

画像の更新間隔において黒い画面されることで、液晶ディスプレイやディスプレイは、表示される画像の更新間隔の間で表示する画像とは異なる画面を一瞬だけ挿入することで、前の画像から次の画像へ切り替わった際の残像が低減される。ディスプレイは、上記方法によって、残像が抑制されることで画像や動画をよりクリアな表示をすることができる。 By turning the screen black during the image update interval, LCD displays and other displays can briefly insert a screen different from the image being displayed between the image update intervals, reducing the residual image that appears when switching from the previous image to the next. By using the above method, residual images are suppressed, allowing displays to display images and videos more clearly.

[別実施形態]
以下、別実施形態につき説明する。
[Another embodiment]
Another embodiment will be described below.

〈1〉 補正値は、記憶部17に格納されている前回の補正制御時に測定された電流値又はコンダクタンスに基づいて決定されても構わない。前回の補正制御時に測定された値の基づくことで、ディスプレイ1は、時間経過に応じた補正値の修正や、不具合検出に利用することもできる。 <1> The correction value may be determined based on the current value or conductance measured during the previous correction control and stored in the memory unit 17. By basing the correction value on the value measured during the previous correction control, the display 1 can also use the correction value to modify the correction value over time or to detect defects.

〈2〉 図7は、ディスプレイ1の別実施形態の一部の模式的な構成図である。図7が示すように、本発明のディスプレイ1は、第二薄膜トランジスタ22が備えられていないものとしても構わない。第二薄膜トランジスタ22は、補正対象としない縦型有機発光トランジスタ20に電流が流れてしまわないように、電流の経路を遮断するものである。つまり、補正対象としない縦型有機発光トランジスタ20に対して流れてしまう電流が非常に小さく、補正演算に対して影響を与えるような大きな値とならない場合は、第二薄膜トランジスタ22を設けなくても構わない。 <2> Figure 7 is a schematic diagram of a portion of another embodiment of the display 1. As shown in Figure 7, the display 1 of the present invention may not be provided with the second thin film transistor 22. The second thin film transistor 22 blocks the current path so that the current does not flow to the vertical organic light-emitting transistor 20 that is not the subject of correction. In other words, if the current that flows to the vertical organic light-emitting transistor 20 that is not the subject of correction is very small and does not reach a large value that affects the correction calculation, the second thin film transistor 22 does not need to be provided.

上記構成とすることで、配線と素子を削減することができ、発光領域をさらに大きくすることができる。従って、より高輝度のディスプレイ1を実現することができる。 By using the above configuration, the wiring and elements can be reduced and the light-emitting area can be further enlarged. Therefore, a display 1 with higher brightness can be realized.

〈3〉 有機半導体層20aから出射される光を、基板30とは反対側に出射して画像を表示するように構成されたディスプレイ1であっても構わない。当該構成は「トップエミッション方式」とも称され、縦型有機発光トランジスタ20と基板30との間においても素子を構成できるといったメリットを有する。 〈3〉 The display 1 may be configured to display an image by emitting light emitted from the organic semiconductor layer 20a to the opposite side of the substrate 30. This configuration is also called a "top emission type" and has the advantage that an element can be configured between the vertical organic light-emitting transistor 20 and the substrate 30.

〈4〉 上述したディスプレイ1が備える構成は、あくまで一例であり、本発明は、図示された各構成に限定されない。 〈4〉 The configuration of the display 1 described above is merely an example, and the present invention is not limited to the configurations shown in the drawings.

1 : ディスプレイ
10 : 発光部
11 : データライン
12 : 電流供給ライン
13 : 第一ゲートライン
14 : 第二ゲートライン
15 : 制御部
15a : ゲートドライバ
15b : ソースドライバ
15c : ゲートコントローラ
15d : データ入出力回路
15e : 演算処理回路
16 : 電流測定部
17 : 記憶部
20 : 縦型有機発光トランジスタ
20a : 有機半導体層
20d : ドレイン電極層
20g : ゲート電極層
20h : ゲート絶縁膜層
20s : ソース電極層
21 : 第一薄膜トランジスタ
21a : 酸化物半導体層
21d : ドレイン電極層
21g : ゲート電極層
21s : ソース電極層
22 : 第二薄膜トランジスタ
22a : 酸化物半導体層
22d : ドレイン電極層
22g : ゲート電極層
22s : ソース電極層
23 : コンデンサ
24 : バンク層
30 : 基板
31 : 表面層
1: Display 10: Light-emitting section 11: Data line 12: Current supply line 13: First gate line 14: Second gate line 15: Control section 15a: Gate driver 15b: Source driver 15c: Gate controller 15d: Data input/output circuit 15e: Arithmetic processing circuit 16: Current measurement section 17: Memory section 20: Vertical organic light-emitting transistor 20a: Organic semiconductor layer 20d: Drain electrode layer 20g: Gate electrode layer 20h: Gate insulating film layer 20s: Source electrode layer 21: First thin film transistor 21a: Oxide semiconductor layer 21d: Drain electrode layer 21g: Gate electrode layer 21s: Source electrode layer 22: Second thin film transistor 22a: Oxide semiconductor layer 22d 22g: Drain electrode layer 22s: Gate electrode layer 23: Capacitor 24: Bank layer 30: Substrate 31: Surface layer

Claims (8)

複数の縦型有機発光トランジスタと、前記縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、
前記特性情報は、初期段階において、前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されたときに、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流に対応する情報であり、
補正対象とする前記縦型有機発光トランジスタのゲート電極に前記輝度検査用の電圧を印加するとともに、前記縦型有機発光トランジスタに接続された薄膜トランジスタを切り替えることによって、補正対象としない前記縦型有機発光トランジスタへの電流の供給を遮断する工程(A)と、
補正対象とする前記縦型有機発光トランジスタのゲート電極に前記輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、
前記工程(B)において測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含み、
前記工程(C)は、前記工程(B)において測定された電流値と、前記縦型有機発光トランジスタの前記特性情報に基づく前記初期段階における電流値とのずれが小さくなるように、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程であることを特徴とするディスプレイの輝度補償方法。
A luminance compensation method for a display including a plurality of vertical organic light-emitting transistors and a memory unit for storing characteristic information of the vertical organic light-emitting transistors, comprising:
the characteristic information corresponds to a current flowing through a current supply line that supplies a current to a source electrode of the vertical organic light-emitting transistor when a voltage for a luminance test is applied to a gate electrode of the vertical organic light-emitting transistor in an initial stage;
a step (A) of applying a voltage for the luminance inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected and cutting off the supply of current to the vertical organic light-emitting transistor not to be corrected by switching a thin film transistor connected to the vertical organic light-emitting transistor;
a step (B) of measuring a current flowing through a current supply line that supplies a current to a source electrode of the vertical organic light-emitting transistor by applying the voltage for brightness inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected;
and (C) determining a correction value of a voltage to be applied to a gate electrode of the vertical organic light-emitting transistor based on the current value measured in the step (B) and the characteristic information of the vertical organic light-emitting transistor stored in the memory unit,
The method for compensating for brightness of a display, wherein the step (C) is a step of determining a correction value of a voltage to be applied to a gate electrode of the vertical organic light-emitting transistor so as to reduce a deviation between the current value measured in the step (B) and the current value at the initial stage based on the characteristic information of the vertical organic light-emitting transistor .
前記工程(A)と前記工程(B)は、画像の更新間隔の間で実施されることを特徴とする請求項1に記載のディスプレイの輝度補償方法。 The display luminance compensation method according to claim 1, characterized in that the steps (A) and (B) are performed during an image update interval. 前記工程(B)は、前記工程(B)において測定された電流値を前記記憶部に格納する工程(B1)を含むことを特徴とする請求項1又は2に記載のディスプレイの輝度補償方法。 The method for compensating for brightness of a display according to claim 1 or 2, characterized in that the step (B) includes a step (B1) of storing the current value measured in the step (B) in the memory unit. 複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極を制御するための電圧を供給するデータラインと、
複数の前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極への電圧供給を制御する第一薄膜トランジスタと、
前記第一薄膜トランジスタのゲート電極に接続され、前記第一薄膜トランジスタを制御する第一ゲートラインと、
少なくとも前記第一ゲートラインに印加する電圧を制御する制御部と、
前記電流供給ラインに流れる電流を測定する電流測定部と、
それぞれの前記縦型有機発光トランジスタの特性情報が格納された記憶部と、
前記縦型有機発光トランジスタのソース電極と前記電流供給ラインの間に接続され、前記縦型有機発光トランジスタのソース電極への電流供給を制御する第二薄膜トランジスタと、
前記第二薄膜トランジスタのゲート電極に接続され、前記第二薄膜トランジスタを制御する第二ゲートラインとを備え、
前記特性情報は、初期段階において、前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されたときに、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流に対応する情報であり、
前記制御部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に前記輝度検査用の電圧を印加するとともに、補正対象としない前記縦型有機発光トランジスタに接続されている前記第二薄膜トランジスタがオフ状態となるように制御し、
前記電流測定部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に前記輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に流れる電流を測定し、測定された電流値を記憶部に格納し、
前記制御部は、
測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づく前記初期段階における電流値とのずれが小さくなるように、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定することを特徴とするディスプレイ。
a plurality of vertical organic light emitting transistors;
a data line for supplying a voltage for controlling gate electrodes of the vertical organic light emitting transistors;
a current supply line for supplying current to source electrodes of the vertical organic light emitting transistors;
a first thin film transistor connected between a gate electrode of each of the vertical organic light emitting transistors and the data line, for controlling a voltage supply to the gate electrode of the vertical organic light emitting transistor;
a first gate line connected to the gate electrode of the first thin film transistor and controlling the first thin film transistor;
A control unit that controls a voltage applied to at least the first gate line;
a current measuring unit for measuring a current flowing through the current supply line;
A memory unit in which characteristic information of each of the vertical organic light-emitting transistors is stored;
a second thin film transistor connected between a source electrode of the vertical organic light emitting transistor and the current supply line, for controlling current supply to the source electrode of the vertical organic light emitting transistor;
a second gate line connected to a gate electrode of the second thin film transistor and controlling the second thin film transistor;
the characteristic information corresponds to a current flowing through a current supply line that supplies a current to a source electrode of the vertical organic light-emitting transistor when a voltage for a luminance test is applied to a gate electrode of the vertical organic light-emitting transistor in an initial stage;
The control unit is
applying a voltage for brightness inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected, and controlling the second thin film transistor connected to the vertical organic light-emitting transistor not to be corrected to be in an off state;
The current measuring unit is
A voltage for the luminance inspection is applied to a gate electrode of the vertical organic light-emitting transistor to be corrected, thereby measuring a current flowing through a source electrode of the vertical organic light-emitting transistor, and storing the measured current value in a memory unit;
The control unit is
A display characterized in that a correction value of a voltage to be applied to a gate electrode of the vertical organic light-emitting transistor is determined so as to reduce a deviation between a measured current value and a current value at the initial stage based on the characteristic information of the vertical organic light-emitting transistor stored in the memory unit.
前記縦型有機発光トランジスタのゲート電極とソース電極の間に誘電体層が形成されていることを特徴とする請求項4に記載のディスプレイ。 The display of claim 4, characterized in that a dielectric layer is formed between the gate electrode and the source electrode of the vertical organic light-emitting transistor. 前記縦型有機発光トランジスタは、ソース電極及びドレイン電極から選ばれる少なくとも一方がカーボンを含む導電性材料によって形成されていることを特徴とする請求項4又は5に記載のディスプレイ。 The display according to claim 4 or 5, characterized in that at least one of the source electrode and the drain electrode of the vertical organic light-emitting transistor is formed from a conductive material containing carbon. 前記縦型有機発光トランジスタは、ソース電極及びドレイン電極から選ばれる少なくとも一方がカーボンナノチューブによって形成されていることを特徴とする請求項6に記載のディスプレイ。 The display according to claim 6, characterized in that at least one of the source electrode and the drain electrode of the vertical organic light-emitting transistor is formed from a carbon nanotube. 前記第二薄膜トランジスタは、酸化物半導体からなることを特徴とする請求項5~7のいずれか一項に記載のディスプレイ。 The display according to any one of claims 5 to 7, characterized in that the second thin film transistor is made of an oxide semiconductor.
JP2019086406A 2019-04-26 2019-04-26 Display brightness compensation method and display Active JP7565150B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019086406A JP7565150B2 (en) 2019-04-26 2019-04-26 Display brightness compensation method and display
CN202080028516.0A CN113678189A (en) 2019-04-26 2020-04-23 Method for compensating brightness of display and display
KR1020217034737A KR102791452B1 (en) 2019-04-26 2020-04-23 Method for compensating the brightness of a display and display
PCT/JP2020/017499 WO2020218421A1 (en) 2019-04-26 2020-04-23 Method of compensating brightness of display and display
US17/606,660 US11996042B2 (en) 2019-04-26 2020-04-23 Method of compensating brightness of display and display
TW109113876A TWI836064B (en) 2019-04-26 2020-04-24 Method of compensating brightness of display and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086406A JP7565150B2 (en) 2019-04-26 2019-04-26 Display brightness compensation method and display

Publications (2)

Publication Number Publication Date
JP2020183968A JP2020183968A (en) 2020-11-12
JP7565150B2 true JP7565150B2 (en) 2024-10-10

Family

ID=73044735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086406A Active JP7565150B2 (en) 2019-04-26 2019-04-26 Display brightness compensation method and display

Country Status (2)

Country Link
JP (1) JP7565150B2 (en)
CN (1) CN113678189A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7322858B2 (en) * 2020-11-02 2023-08-08 株式会社三洋物産 game machine
JP7322857B2 (en) * 2020-11-02 2023-08-08 株式会社三洋物産 game machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151991A (en) 2006-12-18 2008-07-03 Seiko Epson Corp Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus
JP2014505324A (en) 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド Vertical organic light-emitting transistor that can use active matrix diluted source
JP2015187641A (en) 2014-03-26 2015-10-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and driving method of display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278513A (en) * 2001-03-19 2002-09-27 Sharp Corp Electro-optical device
JP2003150107A (en) * 2001-11-09 2003-05-23 Sharp Corp Display device and its driving method
WO2009036071A2 (en) * 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
JP2008165159A (en) * 2006-12-08 2008-07-17 Seiko Epson Corp Electro-optical device, driving method thereof, and electronic apparatus
US7859501B2 (en) * 2007-06-22 2010-12-28 Global Oled Technology Llc OLED display with aging and efficiency compensation
CN104769661B (en) * 2012-11-05 2017-07-18 佛罗里达大学研究基金会有限公司 Luminance compensation in display
KR20150001528A (en) * 2013-06-27 2015-01-06 삼성전자주식회사 Vertical organic light emitting transistor and organic LED illumination apparatus having the same
CN105453164B (en) * 2013-07-23 2017-11-14 娜我比可隆股份有限公司 The luminance deviation compensation equipment of display and compensation method
KR101765402B1 (en) * 2015-12-30 2017-08-07 광운대학교 산학협력단 Efficient vertical type organic light-emitting transistor devices
CN107170748B (en) * 2017-04-20 2019-11-08 上海天马微电子有限公司 Array substrate, display panel and display device
CN108806594B (en) * 2018-06-08 2020-05-01 京东方科技集团股份有限公司 Light-emitting unit and driving method thereof, and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151991A (en) 2006-12-18 2008-07-03 Seiko Epson Corp Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus
JP2014505324A (en) 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド Vertical organic light-emitting transistor that can use active matrix diluted source
JP2015187641A (en) 2014-03-26 2015-10-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and driving method of display device

Also Published As

Publication number Publication date
JP2020183968A (en) 2020-11-12
CN113678189A (en) 2021-11-19

Similar Documents

Publication Publication Date Title
Braga et al. High‐transconductance organic thin‐film electrochemical transistors for driving low‐voltage red‐green‐blue active matrix organic light‐emitting devices
KR100713963B1 (en) Pixel for an active matrix display
CN113711297A (en) Method for driving light emitting display and display
US11308882B2 (en) Organic light-emitting diode display panel and driving method thereof
US7173378B2 (en) Active matrix organic electroluminescent display device having organic thin-film transistor and method for manufacturing the display device
TWI855059B (en) Method of driving a light emitting display and display
JP7565150B2 (en) Display brightness compensation method and display
US20230157142A1 (en) Display panel and method for manufacturing same
KR102791452B1 (en) Method for compensating the brightness of a display and display
CN116075877B (en) monitor
JP7591196B2 (en) display
KR101383456B1 (en) Organic Light Emitting Display
WO2021157550A1 (en) Display
JP7367635B2 (en) display
JP7428977B2 (en) Display manufacturing method and display
US20240090262A1 (en) Manufacturing method of display and display
Yakubu Modeling and Fabrication of an Active Matrix Display
Gangwar et al. An Organic Device with Thin Film Transistor Merged with Light Emitting Diode through Use of an Accumulation Layer in TFT As an Electrode
KR20130013718A (en) Method of analyzing failure of organic semiconductor for organic light emitting diode
Gangwar et al. Department of Electrical Engineering, Indian Institute of Technology Kanpur, Kanpur, India 208016 b Samtel Centre for Display Technology, Indian Institute of Technology Kanpur, Kanpur, India 208016

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240930

R150 Certificate of patent or registration of utility model

Ref document number: 7565150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111