[go: up one dir, main page]

JP7545027B2 - Wafer processing method and system - Google Patents

Wafer processing method and system Download PDF

Info

Publication number
JP7545027B2
JP7545027B2 JP2020127269A JP2020127269A JP7545027B2 JP 7545027 B2 JP7545027 B2 JP 7545027B2 JP 2020127269 A JP2020127269 A JP 2020127269A JP 2020127269 A JP2020127269 A JP 2020127269A JP 7545027 B2 JP7545027 B2 JP 7545027B2
Authority
JP
Japan
Prior art keywords
wafer
laser processing
grinding
void
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020127269A
Other languages
Japanese (ja)
Other versions
JP2022024591A (en
Inventor
崇 田母神
隆 島貫
博和 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Priority to JP2020127269A priority Critical patent/JP7545027B2/en
Publication of JP2022024591A publication Critical patent/JP2022024591A/en
Priority to JP2024135228A priority patent/JP2024152865A/en
Application granted granted Critical
Publication of JP7545027B2 publication Critical patent/JP7545027B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明はウェーハ加工方法及びシステムに係り、ウェーハの内部に形成されたレーザ加工領域を起点としてウェーハを分割するウェーハ加工方法及びシステムに関する。 The present invention relates to a wafer processing method and system, and to a wafer processing method and system that divides a wafer starting from a laser processing area formed inside the wafer.

従来、シリコン等のウェーハの内部に集光点を合わせてレーザ光を分割予定ラインに沿って照射し、分割予定ラインに沿ってウェーハの内部に切断の起点となるレーザ加工領域を形成するレーザ加工装置(レーザダイシング装置ともいう。)が知られている。レーザ加工領域が形成されたウェーハは、その後、エキスパンド又はブレーキングといった割断プロセスによって分割予定ラインで割断されて個々のチップに分割される(例えば、特許文献1参照)。 Conventionally, there is known a laser processing device (also called a laser dicing device) that irradiates a laser beam along a planned division line by focusing the beam inside a wafer such as silicon, and forms a laser processing area that serves as the starting point for cutting inside the wafer along the planned division line. The wafer with the laser processing area formed therein is then divided along the planned division line by a cutting process such as expanding or breaking, and separated into individual chips (see, for example, Patent Document 1).

特開2020-057743号公報JP 2020-057743 A

ウェーハの割断プロセスでは、研削機(グラインダー)を用いてウェーハの裏面側を研削するときにウェーハに加わる荷重(圧力)を利用して、レーザ加工領域からの亀裂を進展させてウェーハを割断する。 In the wafer splitting process, the load (pressure) applied to the wafer when the back side of the wafer is ground using a grinder is used to propagate a crack from the laser processed area and split the wafer.

図8は、ウェーハの割断プロセスを示す一部断面図であり、図8(a)は研削前のウェーハW、図8(b)は研削時の荷重によりウェーハWの内部でクラックが進展した状態、図8(c)はクラックに沿ってウェーハWが割断した状態を示している。図9は、図8(c)の領域XIの一部拡大図である。 Figure 8 is a partial cross-sectional view showing the wafer breaking process, where Figure 8(a) shows the wafer W before grinding, Figure 8(b) shows the state in which a crack has developed inside the wafer W due to the load during grinding, and Figure 8(c) shows the state in which the wafer W has been broken along the crack. Figure 9 is a partial enlarged view of region XI in Figure 8(c).

まず、図8(a)に示すように、ウェーハWは、電子回路等のデバイスが形成された表面Waにバックグラインドテープ(図8では不図示。図10のBG)が貼着された後、不図示の吸着ステージ上に表面Waを下側にして載置されて吸着保持される。ウェーハWの内部には、レーザ加工によりレーザ加工領域R1及びR2が形成される。レーザ加工領域R1及びR2は、ウェーハWの内部の亀裂Kの起点となるものであり、ウェーハWの深さ方向(Z方向)の異なる位置に2段形成されている。なお、レーザ加工領域R1及びR2は、ウェーハWの分割予定ラインに沿って複数形成されるが、図8では2つに簡略化して示している。 First, as shown in FIG. 8(a), a backgrind tape (not shown in FIG. 8; BG in FIG. 10) is attached to the surface Wa of the wafer W, on which devices such as electronic circuits are formed, and the wafer W is then placed with the surface Wa facing down on a suction stage (not shown) and held by suction. Inside the wafer W, laser processing regions R1 and R2 are formed by laser processing. The laser processing regions R1 and R2 are the starting points of cracks K inside the wafer W, and are formed in two stages at different positions in the depth direction (Z direction) of the wafer W. Note that multiple laser processing regions R1 and R2 are formed along the planned dividing line of the wafer W, but are simplified to two in FIG. 8.

次に、研削機50によりウェーハWの裏面Wbが研削される。研削機50の回転研削盤52には砥石54が取り付けられており、ウェーハWの裏面Wbに砥石54を当接させて回転研削盤52を回転させることにより、ウェーハWの研削を行う。 Next, the back surface Wb of the wafer W is ground by the grinding machine 50. A grinding wheel 54 is attached to the rotating grinding machine 52 of the grinding machine 50, and the grinding wheel 54 is brought into contact with the back surface Wb of the wafer W and the rotating grinding machine 52 is rotated to grind the wafer W.

ウェーハWの研削の進行に伴い、砥石54を介してウェーハWの裏面Wbに加えられる荷重により、図8(b)に示すように、亀裂KがウェーハWの深さ方向に進展する。そして、ウェーハWの表面Wa及び裏面Wbに到達した後、図8(c)に示すように、ウェーハWが分割予定ラインに沿って割断して、割断したチップC1及びC2の間が押し広げられて微小な間隙Gapが生じる。 As grinding of the wafer W progresses, the load applied to the back surface Wb of the wafer W via the grindstone 54 causes the crack K to grow in the depth direction of the wafer W, as shown in FIG. 8(b). After reaching the front surface Wa and back surface Wb of the wafer W, the wafer W is broken along the planned division line, as shown in FIG. 8(c), and the space between the broken chips C1 and C2 is pushed apart, creating a tiny gap Gap.

図9に拡大して示すように、研削により生じた研削屑(スラッジともいう。)SLは、チップC1及びC2の間の間隙Gapに侵入し、チップC1及びC2の表面に到達する場合がある(図10参照)。 As shown in an enlarged view in Figure 9, grinding debris (also called sludge) SL generated by grinding may penetrate into the gap GAP between chips C1 and C2 and reach the surfaces of chips C1 and C2 (see Figure 10).

図10は、割断後のチップをピックアップした後のバックグラインドテープの表面を示す画像である。図10に示すように、バックグラインドテープBGの表面には、ウェーハWの分割予定ラインに沿って略格子状に研削屑SLが付着している。このような研削屑SLは、チップC1及びC2の表面に形成されたデバイスの汚染の原因になる。 Figure 10 is an image showing the surface of the backgrind tape after the chips have been picked up after cleavage. As shown in Figure 10, grinding debris SL is attached to the surface of the backgrind tape BG in a roughly lattice pattern along the planned division lines of the wafer W. Such grinding debris SL can cause contamination of the devices formed on the surfaces of the chips C1 and C2.

本発明はこのような事情に鑑みてなされたもので、ウェーハ割断後にチップの間に生じる間隙への研削屑の侵入を抑制することが可能なウェーハ加工方法及びシステムを提供することを目的とする。 The present invention was made in consideration of these circumstances, and aims to provide a wafer processing method and system that can prevent grinding debris from entering the gaps that occur between chips after the wafer is cut.

上記課題を解決するために、本発明の第1の態様に係るウェーハ加工方法は、基板の表面にデバイス層が積層されたウェーハの基板の内部に、ウェーハの分割予定ラインに沿ってレーザ加工領域を形成するレーザ加工ステップと、ウェーハの裏面を研削してウェーハの厚みをターゲット厚にし、ウェーハを個々のチップに分割する研削ステップとを備え、レーザ加工ステップは、レーザ加工領域のウェーハの厚み方向の位置を、ターゲット厚の位置に設定する位置設定ステップと、ウェーハの内部にレーザ光を集光させることにより、位置設定ステップにおいて設定した位置にレーザ加工領域を形成するレーザ加工領域形成ステップとを備える。 In order to solve the above problem, the wafer processing method according to the first aspect of the present invention includes a laser processing step of forming a laser processing area along a planned dividing line of the wafer inside a substrate of a wafer having a device layer stacked on the front surface of the substrate, and a grinding step of grinding the back surface of the wafer to set the thickness of the wafer to a target thickness and dividing the wafer into individual chips, and the laser processing step includes a position setting step of setting the position of the laser processing area in the thickness direction of the wafer to the position of the target thickness, and a laser processing area forming step of forming the laser processing area at the position set in the position setting step by focusing laser light inside the wafer.

本発明の第2の態様に係るウェーハ加工方法は、第1の態様のレーザ加工領域形成ステップにおいて、ウェーハの厚み方向に複数層のレーザ加工領域を形成し、位置設定ステップにおいて、複数層のレーザ加工領域のうち、最も裏面側のレーザ加工領域をターゲット厚の位置に設定する。 In the wafer processing method according to the second aspect of the present invention, in the laser processing area forming step of the first aspect, multiple layers of laser processing areas are formed in the thickness direction of the wafer, and in the position setting step, the laser processing area closest to the back side of the multiple layers of laser processing areas is set to the position of the target thickness.

本発明の第3の態様に係るウェーハ加工方法は、第1又は第2の態様の位置設定ステップにおいて、ターゲット厚の位置が、レーザ加工領域の裏面側から3分の1までの範囲の領域に重なるように、レーザ加工領域の位置を設定する。 In the wafer processing method according to the third aspect of the present invention, in the position setting step of the first or second aspect, the position of the laser processing area is set so that the position of the target thickness overlaps an area ranging from the back side to one-third of the laser processing area.

本発明の第4の態様に係るウェーハ加工方法は、第1又は第2の態様の位置設定ステップにおいて、ターゲット厚の位置が、レーザ加工領域のうち下端のボイドを除く領域の裏面側から3分の1までの範囲の領域に重なるように、レーザ加工領域の位置を設定する。 In the wafer processing method according to the fourth aspect of the present invention, in the position setting step of the first or second aspect, the position of the laser processing area is set so that the position of the target thickness overlaps an area ranging from the back side to one-third of the area of the laser processing area excluding the void at the bottom end.

本発明の第5の態様に係るウェーハ加工システムは、基板の表面にデバイス層が積層されたウェーハの基板の内部に、ウェーハの分割予定ラインに沿ってレーザ加工領域を形成するレーザ加工装置と、ウェーハの裏面を研削してウェーハの厚みをターゲット厚にし、ウェーハを個々のチップに分割する研削装置とを備え、レーザ加工装置は、レーザ加工領域のウェーハの厚み方向の位置を、ターゲット厚の位置に設定する位置設定部と、ウェーハの内部にレーザ光を集光させることにより、位置設定部によって設定した位置にレーザ加工領域を形成するレーザ加工部とを備える。 The wafer processing system according to the fifth aspect of the present invention includes a laser processing device that forms a laser processing area along a planned dividing line of the wafer inside a substrate of a wafer having a device layer stacked on the front surface of the substrate, and a grinding device that grinds the back surface of the wafer to set the thickness of the wafer to a target thickness and divides the wafer into individual chips. The laser processing device includes a position setting unit that sets the position of the laser processing area in the thickness direction of the wafer to the position of the target thickness, and a laser processing unit that forms the laser processing area at the position set by the position setting unit by focusing laser light inside the wafer.

本発明によれば、ウェーハのターゲット厚に応じてレーザ加工領域を形成することにより、ウェーハの割断後に研削屑がチップの間隙に侵入することを抑制することができる。 According to the present invention, by forming a laser processing area according to the target thickness of the wafer, it is possible to prevent grinding debris from entering the gaps between the chips after the wafer is cut.

図1は、ウェーハを分割した後のチップの加工断面を示す画像である。FIG. 1 is an image showing a processed cross section of a chip after a wafer is divided. 図2は、本発明の一実施形態に係るウェーハ加工システムのうちレーザ加工装置の構成を示すブロック図である。FIG. 2 is a block diagram showing the configuration of a laser processing device in the wafer processing system according to one embodiment of the present invention. 図3は、本発明の一実施形態に係るウェーハ加工システムのうち研削装置の構成を示すブロック図である。FIG. 3 is a block diagram showing the configuration of a grinding device in the wafer processing system according to one embodiment of the present invention. 図4は、レーザ加工領域とターゲット厚Htとの関係を示す断面図である。FIG. 4 is a cross-sectional view showing the relationship between the laser processing area and the target thickness Ht. 図5は、チップの加工断面を示す画像である。FIG. 5 is an image showing the processed cross section of the chip. 図6は、研削加工後のチップの加工断面を示す画像である。FIG. 6 is an image showing the processed cross section of the chip after grinding. 図7は、割断後のチップをピックアップした後のバックグラインドテープの表面を示す画像である。FIG. 7 is an image showing the surface of the backgrind tape after the chips have been picked up after cleavage. 図8は、ウェーハの割断プロセスを示す一部断面図である。FIG. 8 is a partial cross-sectional view showing the wafer breaking process. 図9は、図8(c)の領域XIの一部拡大図である。FIG. 9 is a partial enlarged view of region XI in FIG. 図10は、割断後のチップをピックアップした後のバックグラインドテープの表面を示す画像である。FIG. 10 is an image showing the surface of the backgrind tape after the chips have been picked up after cleavage.

以下、添付図面に従って本発明に係るウェーハ加工方法及びシステムの実施の形態について説明する。 Below, an embodiment of the wafer processing method and system according to the present invention will be described with reference to the attached drawings.

[実施形態の概要]
図1は、ウェーハを分割した後のチップの加工断面を示す画像である。
[Overview of the embodiment]
FIG. 1 is an image showing a processed cross section of a chip after a wafer is divided.

図1に示すように、ウェーハWを分割した後のチップCの加工断面(側壁)CWにレーザ加工領域R1及びR2を残した場合、研削加工により生じる研削屑(スラッジ)SLは、上方(+Z側、ウェーハWの裏面Wb(図2参照)側)のレーザ加工領域R2に捕集され、レーザ加工領域R2よりも表面Wa側に侵入しないことがわかる。このことから、レーザ加工領域R1及びR2には、ウェーハWの研削加工される面側から侵入した研削屑SLを網のように捕集する機能があると考えられる。具体的には、レーザ加工領域R1及びR2の表面は、レーザ加工領域R1及びR2から進展した亀裂により割断された面と比較して凹凸が多いため、この凹凸が研削屑SLを捕集する網の機能をもつと考えられる。 As shown in FIG. 1, when the laser processing regions R1 and R2 remain on the processed cross section (side wall) CW of the chip C after dividing the wafer W, it can be seen that the grinding debris (sludge) SL generated by the grinding process is collected in the laser processing region R2 on the upper side (+Z side, the back surface Wb (see FIG. 2) side of the wafer W) and does not invade the front surface Wa side of the laser processing region R2. From this, it is considered that the laser processing regions R1 and R2 have the function of collecting the grinding debris SL that invades from the surface side of the wafer W that is being ground like a net. Specifically, the surfaces of the laser processing regions R1 and R2 have more irregularities than the surfaces that are broken by the cracks that have developed from the laser processing regions R1 and R2, and it is considered that these irregularities function as a net to collect the grinding debris SL.

本実施形態では、ウェーハWの裏面Wb側のレーザ加工領域R2のZ方向位置を、チップCの厚みの目標値(以下、ターゲット厚という。)Htに対応させることにより、研削屑SLがレーザ加工領域R2よりも表面Wa側に侵入することを防止する(図4参照)。 In this embodiment, the Z-direction position of the laser processing area R2 on the back surface Wb side of the wafer W is set to correspond to the target thickness value Ht of the chip C (hereinafter referred to as the target thickness), thereby preventing grinding debris SL from penetrating the front surface Wa side of the laser processing area R2 (see FIG. 4).

[ウェーハ加工システム]
本実施形態に係るウェーハ加工システム10は、レーザ加工装置10-1(図2参照)と、研削装置10-2(図3参照)とを備える。レーザ加工装置10-1は、ウェーハWの分割予定ラインに沿って、ウェーハWの内部にレーザ加工領域を形成する(レーザ加工ステップ)。研削装置10-2は、ウェーハWの裏面Wbに研削加工を行ってウェーハWの厚みをターゲット厚Htにし、かつ、研削加工時にウェーハWに加えられる荷重を利用してウェーハWを個々のチップCに分割する(研削ステップ)。
[Wafer Processing System]
The wafer processing system 10 according to this embodiment includes a laser processing device 10-1 (see FIG. 2) and a grinding device 10-2 (see FIG. 3). The laser processing device 10-1 forms a laser processing area inside the wafer W along a planned dividing line of the wafer W (laser processing step). The grinding device 10-2 grinds the back surface Wb of the wafer W to set the thickness of the wafer W to the target thickness Ht, and divides the wafer W into individual chips C by utilizing the load applied to the wafer W during grinding (grinding step).

(レーザ加工)
図2は、本発明の一実施形態に係るウェーハ加工システムのうちレーザ加工装置の構成を示すブロック図である。
(Laser processing)
FIG. 2 is a block diagram showing the configuration of a laser processing device in the wafer processing system according to one embodiment of the present invention.

図2に示すように、レーザ加工装置10-1は、制御部12、ウェーハ移動部14及びレーザ加工部16を備える。 As shown in FIG. 2, the laser processing device 10-1 includes a control unit 12, a wafer moving unit 14, and a laser processing unit 16.

制御部12は、CPU(Central Processing Unit)、メモリ(例えば、ROM(Read Only Memory)、RAM(Random Access Memory)等)、ストレージ(例えば、HDD(Hard Disk Drive)、SSD(Solid State Drive)等)及び入出力回路部等を有しており、レーザ加工装置10-1の各部の動作を制御する。制御部12は、例えば、パーソナルコンピュータ又はワークステーションにより実現される。 The control unit 12 has a CPU (Central Processing Unit), memory (e.g., ROM (Read Only Memory), RAM (Random Access Memory), etc.), storage (e.g., HDD (Hard Disk Drive), SSD (Solid State Drive), etc.), input/output circuitry, etc., and controls the operation of each part of the laser processing device 10-1. The control unit 12 is realized, for example, by a personal computer or a workstation.

ウェーハ移動部14は、ウェーハWを吸着保持する吸着ステージT1と、レーザ加工装置10-1の本体ベース(不図示)に設けられ、吸着ステージT1をXYZθ方向に移動させるXYZθテーブルとを備える。 The wafer moving unit 14 includes a suction stage T1 that holds the wafer W by suction, and an XYZθ table that is provided on the main body base (not shown) of the laser processing device 10-1 and moves the suction stage T1 in the XYZθ directions.

ウェーハWは、例えば、シリコン製の円板状の半導体ウェーハである。ウェーハWの基板の表面Waは、例えば、XY方向に伸びる複数の分割予定ラインにより格子状の領域に区画されており、この格子状の領域には、それぞれ電子回路等のデバイス(デバイス層)が形成(積層)されている。 The wafer W is, for example, a disk-shaped semiconductor wafer made of silicon. The surface Wa of the substrate of the wafer W is partitioned into lattice-like regions by a number of planned division lines extending in the XY direction, for example, and devices (device layers) such as electronic circuits are formed (stacked) in each of these lattice-like regions.

ウェーハWを個々のチップCに分割する際には、まず、ウェーハWの表面Waにバックグラインドテープ(保護テープ)BGを貼着し、レーザ加工装置10-1のテーブルTの保持面に、表面Waを下側にして載置する。そして、吸着ステージT1により、ウェーハWが吸着保持される。なお、バックグラインドテープBGを貼着せずにウェーハWを吸着保持してもよい。 When dividing the wafer W into individual chips C, first, a backgrind tape (protective tape) BG is applied to the surface Wa of the wafer W, and the wafer is placed with the surface Wa facing down on the holding surface of the table T of the laser processing device 10-1. The wafer W is then suction-held by the suction stage T1. Note that the wafer W may also be suction-held without the backgrind tape BG being applied.

レーザ加工部16は、レーザ光源、コンデンスレンズ等の光学素子及びレーザ光LをウェーハWに対してZ方向に微小移動させる駆動手段等を含んでいる。レーザ光源としては、例えば、半導体レーザ励起Nd:YAG(Yttrium Aluminum Garnet)レーザが用いられる。レーザ光源から出射されたレーザ光Lは、コンデンスレンズによりウェーハWの内部に集光される。これにより、ウェーハWの内部にレーザ加工領域R1及びR2が形成される。 The laser processing unit 16 includes a laser light source, optical elements such as a condensing lens, and a driving means for slightly moving the laser light L in the Z direction relative to the wafer W. As the laser light source, for example, a semiconductor laser excited Nd:YAG (Yttrium Aluminum Garnet) laser is used. The laser light L emitted from the laser light source is focused inside the wafer W by the condensing lens. As a result, laser processing regions R1 and R2 are formed inside the wafer W.

ここで、レーザ加工領域R1及びR2とは、レーザ光の照射によってウェーハWの内部の密度、屈折率、機械的強度等の物理的特性が周囲と異なる状態となり、周囲よりも強度が低下する領域のことをいう。レーザ加工領域R1及びR2は、例えば、クラック領域を含む。 The laser processed regions R1 and R2 refer to regions in which the physical properties of the inside of the wafer W, such as density, refractive index, and mechanical strength, become different from those of the surrounding area due to irradiation with laser light, resulting in a lower strength than the surrounding area. The laser processed regions R1 and R2 include, for example, crack regions.

ウェーハWにレーザ加工領域R1及びR2を形成する場合、レーザ加工部16からレーザ光Lが出射され、コンデンスレンズ等の光学系を経由してウェーハWに照射される。照射されるレーザ光Lの集光点FPのZ方向位置は、XYZθテーブルによるウェーハWのZ方向位置調整、及びコンデンスレンズの位置制御によって、ウェーハWの内部の所定位置に正確に設定される。 When forming the laser processing regions R1 and R2 on the wafer W, laser light L is emitted from the laser processing unit 16 and irradiated onto the wafer W via an optical system such as a condenser lens. The Z-direction position of the focal point FP of the irradiated laser light L is accurately set to a predetermined position inside the wafer W by adjusting the Z-direction position of the wafer W using the XYZθ table and controlling the position of the condenser lens.

この状態でXYZθテーブルがダイシング方向であるX方向に加工送りされる。これにより、ウェーハWの分割予定ラインに沿ってレーザ加工領域R1及びR2が1ライン形成される。そして、分割予定ラインに沿ってレーザ加工領域R1及びR2が1ライン形成されると、XYZθテーブルがY方向に1ピッチ割り出し送りされ、次の分割予定ラインにもレーザ加工領域R1及びR2が形成される。次に、すべてのX方向の分割予定ラインに沿ってレーザ加工領域R1及びR2が形成されると、XYZθテーブルがZ軸回りに90°回転され、回転後のX方向の分割予定ラインにも同様にしてレーザ加工領域R1及びR2が形成される。 In this state, the XYZθ table is fed for processing in the X direction, which is the dicing direction. As a result, one line of laser processing regions R1 and R2 is formed along the planned dividing line of the wafer W. Then, once one line of laser processing regions R1 and R2 has been formed along the planned dividing line, the XYZθ table is indexed and fed one pitch in the Y direction, and laser processing regions R1 and R2 are also formed on the next planned dividing line. Next, once laser processing regions R1 and R2 have been formed along all of the planned dividing lines in the X direction, the XYZθ table is rotated 90° around the Z axis, and laser processing regions R1 and R2 are similarly formed on the planned dividing line in the X direction after the rotation.

なお、レーザ加工領域R1及びR2を形成する手順は特に限定されない。例えば、図2に示すように、1層目のレーザ加工領域R1をウェーハWの全面に形成した後に、2層目(ウェーハWの裏面Wb側)のレーザ加工領域R2を形成してもよい。この場合、レーザ加工領域R1及びR2を形成する際のレーザ加工条件は相互に異なっていてもよいし、同一であってもよい。あるいは、レーザ光Lを分岐させる分岐部(例えば、ビームスプリッター等)を設けて、ウェーハWの内部においてZ方向の位置(深さ)が異なる2つの集光点に集光させることにより、1回のスキャンで2層のレーザ加工領域R1及びR2を形成するようにしてもよい。 The procedure for forming the laser processing regions R1 and R2 is not particularly limited. For example, as shown in FIG. 2, the first layer of laser processing region R1 may be formed on the entire surface of the wafer W, and then the second layer of laser processing region R2 (on the back surface Wb side of the wafer W) may be formed. In this case, the laser processing conditions for forming the laser processing regions R1 and R2 may be different from each other or may be the same. Alternatively, a branching section (e.g., a beam splitter, etc.) that branches the laser light L may be provided, and the laser light L may be focused on two focusing points at different positions (depths) in the Z direction inside the wafer W, thereby forming two layers of laser processing regions R1 and R2 in one scan.

レーザ加工領域R1及びR2が形成されたウェーハWは、レーザ加工装置10-1から研削装置10-2に搬送され、ウェーハWの裏面が研削されて、裏面側のレーザ加工領域R2の一部が除去され、個々のチップに分割される(図3参照)。 The wafer W on which the laser processing regions R1 and R2 are formed is transferred from the laser processing device 10-1 to the grinding device 10-2, where the back surface of the wafer W is ground to remove a portion of the laser processing region R2 on the back surface, and the wafer W is divided into individual chips (see Figure 3).

(研削加工)
図3は、本発明の一実施形態に係るウェーハ加工システムのうち研削装置の構成を示すブロック図である。図3は、ウェーハWの裏面WbがWb1まで研削された状態を示している。
(Grinding)
3 is a block diagram showing the configuration of a grinding device in a wafer processing system according to an embodiment of the present invention, which illustrates a state in which the back surface Wb of the wafer W has been ground down to Wb1.

図3に示すように、本実施形態に係る研削装置10-2は、研削制御部18、厚み測定部20、ウェーハ移動部22及び研削機(グラインダー)50を備える。研削機50は、回転研削盤52と、回転研削盤52に取り付けられた砥石54とを備える。 As shown in FIG. 3, the grinding device 10-2 according to this embodiment includes a grinding control unit 18, a thickness measurement unit 20, a wafer moving unit 22, and a grinding machine (grinder) 50. The grinding machine 50 includes a rotary grinding disk 52 and a grinding wheel 54 attached to the rotary grinding disk 52.

研削制御部18は、回転研削盤52をシャフトの周りに回転させるためのモータを含んでいる。研削制御部18は、制御部12からの指令に応じて、不図示のスラリー供給口からスラリーをウェーハWの裏面Wbに供給しながら、回転研削盤52のZ方向位置を調整して、ウェーハWの裏面Wbに砥石54を当接させて回転させる。 The grinding control unit 18 includes a motor for rotating the rotary grinding machine 52 around a shaft. In response to a command from the control unit 12, the grinding control unit 18 adjusts the Z-direction position of the rotary grinding machine 52 while supplying slurry to the back surface Wb of the wafer W from a slurry supply port (not shown) to rotate the grinding wheel 54 in contact with the back surface Wb of the wafer W.

ウェーハ移動部22は、ウェーハWを吸着保持するチャックテーブルT2と、研削装置10-2内において、チャックテーブルT2をXY方向に移動させるXYテーブル(不図示)とを備える。 The wafer moving unit 22 includes a chuck table T2 that holds the wafer W by suction, and an XY table (not shown) that moves the chuck table T2 in the X and Y directions within the grinding device 10-2.

ウェーハWは、レーザ加工装置10-1においてレーザ加工領域R1及びR2が形成された後、研削装置10-2に搬送される。そして、ウェーハWは、チャックテーブルT2の保持面に表面Waを下側にして載置され、チャックテーブルT2により吸着保持される。次に、ウェーハ移動部22によりチャックテーブルT2をXY方向に移動させながら、研削制御部18によりウェーハWの裏面Wbに砥石54を当接させて回転させることにより、ウェーハWの裏面Wbの全面が研削される。 After the laser processing regions R1 and R2 are formed in the laser processing device 10-1, the wafer W is transported to the grinding device 10-2. The wafer W is then placed with its front surface Wa facing down on the holding surface of the chuck table T2 and is adsorbed and held by the chuck table T2. Next, while the wafer moving unit 22 moves the chuck table T2 in the XY directions, the grinding control unit 18 abuts the grindstone 54 against the back surface Wb of the wafer W and rotates it, thereby grinding the entire back surface Wb of the wafer W.

厚み測定部20は、ウェーハWの厚みを測定する手段である。厚み測定部20は、ウェーハWの裏面Wbの研削中に、in-situでウェーハWの厚みを測定可能となっている。厚み測定部20としては、接触式のハイトゲージをウェーハWの裏面Wbに接触させて測定する接触式の手段を用いてもよい。また、厚み測定部20としては、レーザ光源(例えば、半導体レーザ)からのレーザ光をウェーハWの裏面Wbに照射してウェーハWの裏面Wbまでの距離を測定する非接触式の手段(例えば、ToF(Time-of-Flight)方式)を用いてもよい。 The thickness measuring unit 20 is a means for measuring the thickness of the wafer W. The thickness measuring unit 20 is capable of measuring the thickness of the wafer W in-situ while the back surface Wb of the wafer W is being ground. The thickness measuring unit 20 may be a contact type means for measuring by contacting a contact height gauge with the back surface Wb of the wafer W. The thickness measuring unit 20 may also be a non-contact type means (e.g., a ToF (Time-of-Flight) method) for measuring the distance to the back surface Wb of the wafer W by irradiating the back surface Wb of the wafer W with laser light from a laser light source (e.g., a semiconductor laser).

研削制御部18は、厚み測定部20からの出力に基づいてウェーハWの厚みを算出しながら、ウェーハWの裏面Wbの研削を行う。これにより、ウェーハWの厚みをターゲット厚Htにすることができる。 The grinding control unit 18 grinds the back surface Wb of the wafer W while calculating the thickness of the wafer W based on the output from the thickness measurement unit 20. This allows the thickness of the wafer W to be set to the target thickness Ht.

なお、図3に示す例では、研削装置10-2はレーザ加工装置10-1と同じ制御部12により制御されるようになっているが、レーザ加工装置10-1とは別の制御部(例えば、パーソナルコンピュータ又はワークステーション等)により制御されるようにしてもよい。すなわち、レーザ加工装置10-1と研削装置10-2とは別個独立の装置であってもよい。この場合、研削装置10-2の制御部は、レーザ加工装置10-1の制御部12からレーザ加工領域R1及びR2の位置及びサイズに関する情報と、ウェーハWの厚みのターゲット厚Htに関する情報を、通信回線又はストレージデバイス等を介して共有するようにしてもよい。 In the example shown in FIG. 3, the grinding device 10-2 is controlled by the same control unit 12 as the laser processing device 10-1, but it may be controlled by a control unit (e.g., a personal computer or a workstation) separate from the laser processing device 10-1. In other words, the laser processing device 10-1 and the grinding device 10-2 may be separate and independent devices. In this case, the control unit of the grinding device 10-2 may share information regarding the positions and sizes of the laser processing regions R1 and R2, and information regarding the target thickness Ht of the wafer W, from the control unit 12 of the laser processing device 10-1 via a communication line or a storage device, etc.

[レーザ加工領域]
次に、レーザ加工領域R2と、チップCのターゲット厚Htとの関係について説明する。図4は、レーザ加工領域とターゲット厚Htとの関係を示す断面図であり、図5は、チップの加工断面を示す画像である。なお、図4では、簡単のため、ウェーハWの裏面Wb側のレーザ加工領域R2のみを図示している。
[Laser processing area]
Next, the relationship between the laser processing region R2 and the target thickness Ht of the chip C will be described. Fig. 4 is a cross-sectional view showing the relationship between the laser processing region and the target thickness Ht, and Fig. 5 is an image showing the processed cross section of the chip. For simplicity, Fig. 4 shows only the laser processing region R2 on the back surface Wb side of the wafer W.

図4に示すように、レーザ加工領域R2は、その下端に位置するボイドR20と、ボイドR20の上方(裏面側)に形成されたボイド上方領域R22とを含んでいる。 As shown in FIG. 4, the laser processed region R2 includes a void R20 located at its lower end and an upper void region R22 formed above the void R20 (on the back surface side).

例えば、レーザ光Lがパルスレーザである場合、ウェーハWの内部で集光されたレーザ光Lは、集光点FP及びその近傍のレーザ光吸収領域で局所的に吸収される。このとき、集光点FP及びその近傍のレーザ光吸収領域の温度が瞬間的に上昇し(一例で、約10,000K)、レーザ光吸収領域のシリコンが一気に気化することにより、ボイド(空孔)R20が形成される。 For example, when the laser light L is a pulsed laser, the laser light L focused inside the wafer W is locally absorbed at the focal point FP and the laser light absorption region nearby. At this time, the temperature of the focal point FP and the laser light absorption region nearby rises instantaneously (about 10,000 K in one example), and the silicon in the laser light absorption region vaporizes all at once, forming a void (vacancy) R20.

次に、ボイドR20上方側、すなわちレーザ光Lの照射側に熱衝撃波として急速に高温部が伸びていく。このとき、高温部とその周囲の低温部との温度差が非常に大きくなり、高温部の熱膨張が周囲の低温部により押え込まれ、高温部は非常に強い圧縮を受ける。このため、高温部は、溶融することなく、高転位密度層が形成される。 Next, the high temperature portion expands rapidly as a thermal shock wave above the void R20, i.e., toward the side irradiated with the laser light L. At this time, the temperature difference between the high temperature portion and the surrounding low temperature portion becomes very large, and the thermal expansion of the high temperature portion is suppressed by the surrounding low temperature portion, so that the high temperature portion is subjected to very strong compression. As a result, the high temperature portion does not melt, and a high dislocation density layer is formed.

その後、次のパルス波が照射されることで、高温部の高転位密度層内の転位が核となってボイド上方領域R22から単結晶の低温部へと亀裂Kが進展する。 Then, when the next pulse wave is irradiated, dislocations in the high dislocation density layer in the high temperature area act as nuclei, and cracks K propagate from the region R22 above the void to the low temperature area of the single crystal.

なお、ボイド上方領域R22とは、ボイドR20の上方においてレーザ加工痕(高転位密度層ないし微小クラックなど)が確認できる領域のことをいう。 The region R22 above the void refers to the region above the void R20 where laser processing marks (such as a high dislocation density layer or microcracks) can be confirmed.

上記のように、レーザ加工領域R1及びR2には、ウェーハWの研削加工される面側から侵入した研削屑SLを網のように捕集する機能があると考えられる。このため、レーザ加工領域R2の一部を研削して、チップCの裏面側及び側壁CWにレーザ加工領域R2を露呈させることが考えられる。 As described above, the laser processing regions R1 and R2 are considered to have the function of collecting, like a net, grinding debris SL that has entered from the surface of the wafer W that is being ground. For this reason, it is possible to grind away part of the laser processing region R2 to expose the laser processing region R2 on the back side and sidewall CW of the chip C.

この点に関して、本願発明の発明者は、レーザ加工領域R2の一部を研削する場合において、レーザ加工領域R2のボイドR20付近まで研削を行った場合、チップCの裏面側(図中上側)にデブリ及び蛇行が発生しやすいということを発見した。このため、本実施形態では、レーザ加工領域R2のボイド上方領域R22のうちの一部を研削して(ボイドR20付近を研削することなく)、チップCの裏面側及び側壁CWにボイド上方領域R22を露呈させる。これにより、チップCの裏面側にデブリ及び蛇行を発生させることなく、レーザ加工領域R20により研削屑SLを捕集する機能を高めることができる。 In this regard, the inventors of the present invention have discovered that when grinding a portion of the laser processing region R2, if grinding is performed up to the vicinity of the void R20 in the laser processing region R2, debris and meandering are likely to occur on the back side (upper side in the figure) of the chip C. For this reason, in this embodiment, a portion of the region R22 above the void in the laser processing region R2 is ground (without grinding the vicinity of the void R20) to expose the region R22 above the void on the back side and sidewall CW of the chip C. This makes it possible to improve the function of collecting grinding debris SL by the laser processing region R20 without generating debris and meandering on the back side of the chip C.

したがって、本実施形態では、図4に示すように、チップCの表面Waからターゲット厚Htの位置に、レーザ加工領域R2のボイド上方領域R22が形成されるようにレーザ加工を行う。 Therefore, in this embodiment, as shown in FIG. 4, laser processing is performed so that a region R22 above the void in the laser processing region R2 is formed at a position of the target thickness Ht from the surface Wa of the chip C.

制御部12は、レーザ加工部16のレーザ加工条件を調整して、レーザ加工領域R2(ボイドR20及びボイド上方領域R22)の位置及びサイズを設定する(位置設定ステップ)。具体的には、まず、ウェーハWの材質ごとに、かつ、レーザ加工時の集光点FPの位置並びにレーザ光Lの強度、周波数、開口数及び照射時間等のレーザ加工条件ごとに、レーザ加工領域R2(ボイドR20及びボイド上方領域R22)の位置及びサイズのレーザ加工用データを、あらかじめ実験的に又はシミュレーションにより求めておく。そして、制御部12は、ウェーハWの材質及びターゲット厚Htと、レーザ加工用データに基づいて、ターゲット厚Htの位置に、レーザ加工領域R2のボイド上方領域R22が重なるように、レーザ加工時の集光点FPの位置並びにレーザ光Lの強度、周波数、開口数及び照射時間等のレーザ加工条件を調整する。ここで、制御部12は、位置設定部として機能する。 The control unit 12 adjusts the laser processing conditions of the laser processing unit 16 to set the position and size of the laser processing region R2 (void R20 and the region R22 above the void) (position setting step). Specifically, first, for each material of the wafer W and for each laser processing condition such as the position of the focal point FP during laser processing and the intensity, frequency, numerical aperture, and irradiation time of the laser light L, laser processing data for the position and size of the laser processing region R2 (void R20 and the region R22 above the void) is obtained in advance experimentally or by simulation. Then, based on the material and target thickness Ht of the wafer W and the laser processing data, the control unit 12 adjusts the position of the focal point FP during laser processing and the laser processing conditions such as the intensity, frequency, numerical aperture, and irradiation time of the laser light L so that the region R22 above the void of the laser processing region R2 overlaps with the position of the target thickness Ht. Here, the control unit 12 functions as a position setting unit.

レーザ加工部16は、制御部12からの指令にしたがい、ウェーハWの分割予定ラインに沿って、ウェーハWの内部にレーザ加工領域R2を形成する(レーザ加工領域形成ステップ)。 The laser processing unit 16 forms a laser processing area R2 inside the wafer W along the planned dividing line of the wafer W in accordance with instructions from the control unit 12 (laser processing area forming step).

ここで、ウェーハWがターゲット厚Htになるまで研削したときに、レーザ加工領域R2の上端部の一部(例えば、レーザ加工領域R2の上(裏面側)から約3分の1までの範囲の領域)が研削されるように、レーザ加工領域R2の形成位置を設定することが好ましい。より具体的には、レーザ加工領域R2のZ方向の寸法をH1としたときに、レーザ加工領域R2の図中上端部からターゲット厚Htの位置までの距離Δが、0<Δ≦H1/3となるようにレーザ加工条件を調整することが好ましい。 Here, it is preferable to set the formation position of the laser processing region R2 so that when the wafer W is ground to the target thickness Ht, a part of the upper end of the laser processing region R2 (for example, a region ranging from the top (back side) of the laser processing region R2 to about one-third of the area) is ground. More specifically, when the dimension of the laser processing region R2 in the Z direction is H1, it is preferable to adjust the laser processing conditions so that the distance Δ from the upper end of the laser processing region R2 in the figure to the position of the target thickness Ht is 0 < Δ ≦ H1/3.

あるいは、ウェーハWがターゲット厚Htになるまで研削したときに、レーザ加工領域R2の上端部の一部(例えば、レーザ加工領域R2のボイド上方領域R22の上(裏面側)から約3分の1までの範囲の領域)が研削されるように、レーザ加工領域R2の形成位置を設定してもよい。すなわち、レーザ加工領域R2のボイド上方領域R22のZ方向の寸法をH2としたときに、レーザ加工領域R2のボイド上方領域R22の図中上端部からターゲット厚Htの位置までの距離Δが、0<Δ≦H2/3となるようにレーザ加工条件を調整してもよい。 Alternatively, the formation position of the laser processing region R2 may be set so that when the wafer W is ground to the target thickness Ht, a portion of the upper end of the laser processing region R2 (for example, a region ranging from the top (back side) of the void upper region R22 of the laser processing region R2 to about one-third of the area) is ground. In other words, when the Z-direction dimension of the void upper region R22 of the laser processing region R2 is H2, the laser processing conditions may be adjusted so that the distance Δ from the upper end of the void upper region R22 of the laser processing region R2 in the figure to the position of the target thickness Ht is 0 < Δ ≦ H2/3.

なお、本実施形態では、レーザ加工領域をR1及びR2の2層としたが、本発明はこれに限定されない。レーザ加工領域は、1層のみ又は3層以上の複数層形成してもよい。レーザ加工領域を3層以上形成する場合、レーザ加工領域のうち、最も裏面側の(ウェーハWの裏面Wbに最も近い)レーザ加工領域がターゲット厚Htの位置を重なるように形成すればよい。 In this embodiment, the laser processing area is two layers, R1 and R2, but the present invention is not limited to this. The laser processing area may be formed in only one layer or in multiple layers of three or more layers. When forming three or more layers of laser processing areas, the laser processing area closest to the back surface side (closest to the back surface Wb of the wafer W) may be formed so that the position of the target thickness Ht overlaps.

図6は、研削加工後のチップの加工断面を示す画像であり、図7は、割断後のチップをピックアップした後のバックグラインドテープの表面を示す画像である。 Figure 6 is an image showing the cross section of the chip after grinding, and Figure 7 is an image showing the surface of the backgrind tape after the chip has been picked up after being broken.

図6に示すように、レーザ加工領域R2の上(裏面側)から3分の1程度で研削を終了させて、ウェーハWの分割を行った場合、図7に示すように、バックグラインドテープBGの表面から研削屑SLがほぼ検出されなかった。 As shown in Figure 6, when grinding was completed about one-third of the way from the top (back side) of the laser processing area R2 and the wafer W was divided, as shown in Figure 7, almost no grinding debris SL was detected on the surface of the back grind tape BG.

本実施形態によれば、レーザ加工領域R2をターゲット厚Htの位置に重なるように形成することにより、ウェーハW割断後に研削屑SLがチップCの間隙Gapに侵入することを抑制することができる。 According to this embodiment, by forming the laser processing region R2 so that it overlaps the position of the target thickness Ht, it is possible to prevent the grinding debris SL from entering the gap GAP between the chips C after the wafer W is cleaved.

[その他]
なお、研削加工を行う際には、6000番以上もしくはポリッシュ等の細かい番手を用いると、面焼けが発生しやすい。一方、粗い番手を用いると、チッピング又は小さなデブリが発生しやすい。このため、3600番等の粗い番手を用いることが好ましい。
[others]
In addition, when performing grinding, if fine grits such as 6000 or more or polish are used, surface burning is likely to occur. On the other hand, if coarse grits are used, chipping or small debris is likely to occur. For this reason, it is preferable to use coarse grits such as 3600.

10…ウェーハ加工システム、10-1…レーザ加工装置、10-2…研削装置、12…制御部、14…ウェーハ移動部、16…レーザ加工部、18…研削制御部、20…厚み測定部、22…ウェーハ移動部、50…研削機、52…回転研削盤、54…砥石、T1…吸着ステージ、T2…チャックテーブル 10...wafer processing system, 10-1...laser processing device, 10-2...grinding device, 12...control unit, 14...wafer moving unit, 16...laser processing unit, 18...grinding control unit, 20...thickness measuring unit, 22...wafer moving unit, 50...grinding machine, 52...rotary grinding machine, 54...grinding wheel, T1...suction stage, T2...chuck table

Claims (6)

基板の表面にデバイス層が積層されたウェーハの基板の内部に、前記ウェーハの分割予定ラインに沿って、ボイド及びボイド上方領域を含むレーザ加工領域を形成するレーザ加工ステップと、
前記ウェーハの裏面を研削して前記ウェーハの厚みをターゲット厚にし、前記ウェーハを個々のチップに分割する研削ステップとを備え、
前記レーザ加工ステップは、
前記レーザ加工領域の前記ウェーハの厚み方向の位置を、前記ターゲット厚の位置に設定する位置設定ステップと、
前記ウェーハの内部にレーザ光を集光させることにより、前記位置設定ステップにおいて設定した位置に前記ボイド上方領域が位置するように前記研削ステップで生じる研削屑を捕集可能な凹凸を有する前記レーザ加工領域を形成するレーザ加工領域形成ステップと、
を備えるウェーハ加工方法。
A laser processing step of forming a laser processed region including a void and a region above the void along a planned dividing line of the wafer inside the wafer having a device layer laminated on a surface of the wafer;
a grinding step of grinding the back surface of the wafer to a target thickness and dividing the wafer into individual chips;
The laser processing step includes:
a position setting step of setting a position of the laser processing area in a thickness direction of the wafer to a position of the target thickness;
a laser processing area forming step of forming the laser processing area having irregularities capable of collecting grinding debris generated in the grinding step by focusing a laser beam inside the wafer so that the region above the void is located at the position set in the position setting step;
A wafer processing method comprising:
前記研削ステップは、前記ボイド上方領域のうちの一部を研削して、前記ウェーハの裏面側及び側壁に前記ボイド上方領域を露呈させることを含む、請求項1に記載のウェーハ加工方法。The wafer processing method of claim 1 , wherein the grinding step includes grinding away a portion of the region above the void to expose the region above the void on a backside and a sidewall of the wafer. 前記レーザ加工領域形成ステップでは、前記ウェーハの厚み方向に複数層のレーザ加工領域を形成し、
前記位置設定ステップでは、前記複数層のレーザ加工領域のうち、最も裏面側のレーザ加工領域を前記ターゲット厚の位置に設定する、請求項に記載のウェーハ加工方法。
In the laser processing region forming step, a plurality of layers of laser processing regions are formed in a thickness direction of the wafer,
3. The wafer processing method according to claim 2 , wherein in the position setting step, the laser processing region closest to the back surface side among the laser processing regions of the plurality of layers is set to a position of the target thickness.
前記位置設定ステップでは、前記ターゲット厚の位置が、前記レーザ加工領域の裏面側から3分の1までの範囲の領域に重なるように、前記レーザ加工領域の位置を設定する、
請求項又はに記載のウェーハ加工方法。
In the position setting step, the position of the laser processing area is set so that the position of the target thickness overlaps an area ranging from a back side to one third of the laser processing area.
The wafer processing method according to claim 2 or 3 .
前記位置設定ステップでは、前記ターゲット厚の位置が、前記レーザ加工領域のうち下端のボイドを除く領域の裏面側から3分の1までの範囲の領域に重なるように、前記レーザ加工領域の位置を設定する、請求項又はに記載のウェーハ加工方法。 4. The wafer processing method according to claim 2 or 3, wherein in the position setting step, the position of the laser processing area is set so that the position of the target thickness overlaps an area ranging from the back surface side to one - third of the area of the laser processing area excluding a void at a lower end. 基板の表面にデバイス層が積層されたウェーハの基板の内部に、前記ウェーハの分割予定ラインに沿って、ボイド及びボイド上方領域を含むレーザ加工領域を形成するレーザ加工装置と、
前記ウェーハの裏面を研削して前記ウェーハの厚みをターゲット厚にし、前記ウェーハを個々のチップに分割する研削装置とを備え、
前記レーザ加工装置は、
前記レーザ加工領域の前記ウェーハの厚み方向の位置を、前記ターゲット厚の位置に設定する位置設定部と、
前記ウェーハの内部にレーザ光を集光させることにより、前記位置設定部によって設定した位置に前記ボイド上方領域が位置するように前記研削で生じる研削屑を捕集可能な凹凸を有する前記レーザ加工領域を形成するレーザ加工部と、
を備えるウェーハ加工システム。
a laser processing apparatus for forming a laser processed region including a void and a region above the void along a planned dividing line of a wafer inside the wafer, the wafer having a device layer laminated on a surface of the wafer;
a grinding device that grinds the back surface of the wafer to a target thickness and divides the wafer into individual chips;
The laser processing apparatus includes:
a position setting unit that sets the position of the laser processing area in the thickness direction of the wafer to the position of the target thickness;
a laser processing unit that forms the laser processing area having irregularities capable of collecting grinding debris generated by the grinding process by focusing a laser beam inside the wafer so that the region above the void is located at a position set by the position setting unit;
A wafer processing system comprising:
JP2020127269A 2020-07-28 2020-07-28 Wafer processing method and system Active JP7545027B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020127269A JP7545027B2 (en) 2020-07-28 2020-07-28 Wafer processing method and system
JP2024135228A JP2024152865A (en) 2020-07-28 2024-08-14 Wafer processing method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020127269A JP7545027B2 (en) 2020-07-28 2020-07-28 Wafer processing method and system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024135228A Division JP2024152865A (en) 2020-07-28 2024-08-14 Wafer processing method and system

Publications (2)

Publication Number Publication Date
JP2022024591A JP2022024591A (en) 2022-02-09
JP7545027B2 true JP7545027B2 (en) 2024-09-04

Family

ID=80265344

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020127269A Active JP7545027B2 (en) 2020-07-28 2020-07-28 Wafer processing method and system
JP2024135228A Pending JP2024152865A (en) 2020-07-28 2024-08-14 Wafer processing method and system

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024135228A Pending JP2024152865A (en) 2020-07-28 2024-08-14 Wafer processing method and system

Country Status (1)

Country Link
JP (2) JP7545027B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152967A (en) 2012-01-24 2013-08-08 Disco Abrasive Syst Ltd Method for dividing optical device wafer
JP2013165229A (en) 2012-02-13 2013-08-22 Disco Abrasive Syst Ltd Method for dividing optical device wafer
JP2014072475A (en) 2012-10-01 2014-04-21 Disco Abrasive Syst Ltd Wafer processing method
JP2014192215A (en) 2013-03-26 2014-10-06 Disco Abrasive Syst Ltd Division method for wafer
JP2019149409A (en) 2018-02-26 2019-09-05 三星ダイヤモンド工業株式会社 Method for splitting wafer with low-k film
JP2019220548A (en) 2018-06-19 2019-12-26 株式会社ディスコ Processing method for work piece

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013152967A (en) 2012-01-24 2013-08-08 Disco Abrasive Syst Ltd Method for dividing optical device wafer
JP2013165229A (en) 2012-02-13 2013-08-22 Disco Abrasive Syst Ltd Method for dividing optical device wafer
JP2014072475A (en) 2012-10-01 2014-04-21 Disco Abrasive Syst Ltd Wafer processing method
JP2014192215A (en) 2013-03-26 2014-10-06 Disco Abrasive Syst Ltd Division method for wafer
JP2019149409A (en) 2018-02-26 2019-09-05 三星ダイヤモンド工業株式会社 Method for splitting wafer with low-k film
JP2019220548A (en) 2018-06-19 2019-12-26 株式会社ディスコ Processing method for work piece

Also Published As

Publication number Publication date
JP2024152865A (en) 2024-10-25
JP2022024591A (en) 2022-02-09

Similar Documents

Publication Publication Date Title
JP6486239B2 (en) Wafer processing method
JP6486240B2 (en) Wafer processing method
KR100565392B1 (en) Manufacturing method of semiconductor device and menufacturing device of the same
KR102282858B1 (en) Method of processing a substrate
TWI610357B (en) Wafer processing method
TWI732949B (en) Wafer processing method
JP6008541B2 (en) Wafer processing method
KR102349663B1 (en) Wafer processing method
CN106340490A (en) Wafer processing method
KR20180068871A (en) Method for manufacturing an interposer
JP6152013B2 (en) Wafer processing method
JP5453123B2 (en) Cutting method
JP7545027B2 (en) Wafer processing method and system
JP2011171382A (en) Dividing method
CN111571043B (en) Wafer processing method
JP6980444B2 (en) Manufacturing method of laminated element
JP6957091B2 (en) Wafer processing method
KR20190143393A (en) Method for processing workpiece
JP7656797B2 (en) Laser processing method and device
JP2007207871A (en) Semiconductor wafer equipped witt plural semiconductor devices
JP7604275B2 (en) Method for processing wafer having semiconductor chips formed thereon and processing device used therefor
US20250073821A1 (en) Processing method of wafer
US20250014889A1 (en) Processing method of wafer
JP2019150925A (en) Method for grinding work-piece
JP2022034588A (en) Laser processing method and laser processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240805

R150 Certificate of patent or registration of utility model

Ref document number: 7545027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150