[go: up one dir, main page]

JP7543863B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7543863B2
JP7543863B2 JP2020190941A JP2020190941A JP7543863B2 JP 7543863 B2 JP7543863 B2 JP 7543863B2 JP 2020190941 A JP2020190941 A JP 2020190941A JP 2020190941 A JP2020190941 A JP 2020190941A JP 7543863 B2 JP7543863 B2 JP 7543863B2
Authority
JP
Japan
Prior art keywords
temperature gradient
circuit board
semiconductor module
gradient adjustment
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020190941A
Other languages
English (en)
Other versions
JP2022080012A (ja
Inventor
良則 大友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020190941A priority Critical patent/JP7543863B2/ja
Priority to US17/486,990 priority patent/US11728231B2/en
Publication of JP2022080012A publication Critical patent/JP2022080012A/ja
Application granted granted Critical
Publication of JP7543863B2 publication Critical patent/JP7543863B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体モジュールに関する。
従来、半導体チップと回路パターンがはんだ部によって接合される半導体モジュールが知られている。
（例えば、特許文献１参照）。
特許文献１ 特開２０１９－１９２７３９号公報
半導体モジュールにおいて、はんだ部が流れ出るはんだ流れを低減することが好ましい。
上記課題を解決するために、本発明の第１の態様においては、半導体モジュールを提供する。半導体モジュールは、絶縁回路基板を備えてよい。絶縁回路基板は、絶縁基板と絶縁基板の上面に設けられた導電性の回路パターンとを含んでよい。半導体モジュールは、半導体チップを備えてよい。半導体チップは、絶縁回路基板の上方に設けられてよい。半導体モジュールは、はんだ部を備えてよい。はんだ部は、回路パターンと半導体チップを接合してよい。半導体モジュールは、１つ以上の温度勾配調整部を備えてよい。温度勾配調整部は、絶縁回路基板と接合してよい。温度勾配調整部の少なくとも一面は、はんだ部の少なくとも一面と対向して配置されてよい。絶縁回路基板は、第１方向に反りを有してよい。少なくとも１つの温度勾配調整部は、第１方向における絶縁回路基板の反り量が、第１方向における絶縁回路基板の反り量の平均より小さい箇所に配置されていてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体モジュール１００の一例を示す図である。 半導体モジュール１００の内部構成を示す図である。 上面視におけるパワーセル４０の一例を示す図である。 熱処理装置１０００の一例を示す図である。 パワーセル４０の熱処理の一例を示す図である。 絶縁回路基板４１の反り形状の一例を示す図である。 図３のＡ－Ａ断面の一例を示す図である。 図３のＡ－Ａ断面の他の例を示す図である。 上面視におけるパワーセル４０の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の一つの実施形態に係る半導体モジュール１００の一例を示す図である。図２は、半導体モジュール１００の内部構成を示す図である。具体的には、図２は、図１の半導体モジュール１００から封止樹脂８０を取り除いた図である。封止樹脂８０は、樹脂ケース６２に注入され、樹脂ケース６２に囲まれてよい。
図２に示すように、半導体モジュール１００は、冷却板２０、パワーセル４０および端子ケース６０を備える。本例のパワーセル４０は、冷却板２０に載置されている。本明細書では、パワーセル４０が載置されている冷却板２０の面をｘｙ面とし、ｘｙ面と垂直な面をｚ軸とする。本明細書では、ｚ軸方向において冷却板２０からパワーセル４０に向かう方向を上、逆の方向を下と称するが、上および下の方向は、重力方向に限定されない。また、本明細書では、各部材の面のうち、上側の面を上面、下側の面を下面と称する。
本明細書では、ｚ軸方向から見ることを上面視と称する。つまり、上面視による図は、各部材の位置をｘｙ面に投影した図である。図１、図２は、半導体モジュール１００を上面視で示している。
本例の半導体モジュール１００は、インバータ回路のアーム等を構成する回路が形成されるパワーセル４０を備えている。パワーセル４０は、絶縁回路基板４１、半導体チップ４６、導電性ブロック４８、はんだ部４９、複数の突起部５２を有するリードフレーム５０および温度勾配調整部７２を有する。絶縁回路基板４１は、絶縁基板４２、回路パターン４４を含んでよい。とりわけ、絶縁回路基板４１は、絶縁基板４２の裏面すなわち冷却板２０に載置される側に、銅等で構成される放熱板を有してもよい。
図２において、導電性ブロック４８の位置を点線で記載している。パワーセル４０には、１つ以上の半導体チップ４６が載置される。本例において、パワーセル４０には、半導体チップ４６－１、半導体チップ４６－２が載置される。
半導体チップ４６は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードおよびこれらを組み合わせたＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴ、並びにＭＯＳトランジスタ等を含んでよい。半導体チップ４６は、シリコンカーバイト（ＳｉＣ）素子やガリウム窒素（ＧａＮ）素子等の半導体素子を含んでもよい。
冷却板２０は、絶縁回路基板４１の下面に重なって設けられてよい。冷却板２０は、半導体チップ４６から発生するジュール熱を半導体モジュール１００外部に放出する。これによって、半導体チップ４６の素子が破壊することを防ぐことができる。冷却板２０は、例えばアルミニウム等の金属材料で形成される。冷却板２０は、冷却フィン等を備える冷却器であってもよい。
端子ケース６０は、冷却板２０の上面に載置される。端子ケース６０は、樹脂ケース６２、端子６４、端子板６８および制御端子７０を有する。樹脂ケース６２は、パワーセル４０を収容する空間９４を囲むように設けられる。１つ以上の端子６４（本例では６４－１、６４－２、６４－３）が、樹脂ケース６２から露出して設けられてよい。本例では、端子６４が空間９４から樹脂ケース６２の外側まで延伸してよい。端子６４は、導電性ブロック４８よりも薄い板状の部材であってよい。端子６４は、金属で形成されてよい。端子６４は、導電性ブロック４８を介して、回路パターン４４と電気的に接続される。端子６４は、外部電極と電気的に接続してよい。本例において、端子６４および導電性ブロック４８は、それぞれ導電性を有する導電部材である。
端子６４には、主電流が流れる。端子６４は、例えば、ＩＮ端子、ＯＵＴ端子、ＣＯＭ端子等である。ここで、主電流とは、半導体チップ４６に流れる電流のうち、最大の電流である。例えば半導体チップ４６がＩＧＢＴの場合、主電流はエミッタ電極－コレクタ電極間に流れる電流である。半導体チップ４６がＭＯＳトランジスタの場合、主電流はソース電極－ドレイン電極間に流れる電流である。半導体チップ４６がダイオードの場合、主電流は、アノード電極－カソード電極間に流れる電流である。つまり、各端子６４－１、端子６４－２、端子６４－３は、上述した半導体チップ４６のいずれかの電極と電気的に接続してよい。上述した主電流には、トランジスタのゲート電極等の制御端子に流れる制御電流は含まれない。
端子６４は、上面視において導電性ブロック４８の全体を覆っている。図２の例では、端子６４－１は、上面視において導電性ブロック４８－１の全体を覆っている。端子６４－２は、上面視において導電性ブロック４８－３の全体を覆っている。端子６４－３は、上面視において導電性ブロック４８－２の全体を覆っている。端子６４が、上面視において導電性ブロック４８の全体を覆っているため、端子６４と導電性ブロック４８の接触面積を増やすことができる。
また、樹脂ケース６２には、１つ以上の制御端子７０が、端子ケース６０から露出して設けられてよい。制御端子７０の一部は、端子板６８の上面に載置される。また、制御端子７０の一部は、樹脂ケース６２の上面に載置される。制御端子７０は、配線７１を介して、半導体チップ４６の制御端子と電気的に接続される。制御端子７０には、制御電流が流れ、半導体チップ４６の動作が制御される。
端子ケース６０は、端子板６８－１、端子板６８－２を有する。端子板６８－１に載置される制御端子７０は、半導体チップ４６－１の制御端子と電気的に接続される。端子板６８－２に載置される制御端子７０は、半導体チップ４６－２の制御端子と電気的に接続される。
本例において、樹脂ケース６２は、射出成形により形成可能な熱硬化型樹脂、または、ＵＶ成形により形成可能な紫外線硬化型樹脂等の樹脂により成形される。当該樹脂は、例えばポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂およびアクリル樹脂等から選択される１又は複数の高分子材料を含んでよい。
封止樹脂８０（図１参照）は、樹脂ケース６２の内部に充填される。つまり、空間９４には、封止樹脂８０が設けられる。図２において、封止樹脂８０は省略されている。封止樹脂８０は、エポキシ樹脂を含んでよい。また、封止樹脂８０は、シリコーンゲルを含んでよい。封止樹脂８０は、エポキシ樹脂やシリコーンゲルに限定されなくてよい。封止樹脂８０により、パワーセル４０を保護できる。
図３は、上面視におけるパワーセル４０の一例を示す図である。パワーセル４０は、絶縁基板４２、回路パターン４４、半導体チップ４６、導電性ブロック４８、はんだ部４９、リードフレーム５０および温度勾配調整部７２を有する。絶縁基板４２は、窒化ケイ素セラミックスまたは窒化アルミニウムセラミックス等で形成されてよい。温度勾配調整部７２は、絶縁回路基板４１と接合して、回路パターン４４の温度勾配を緩和する。本例では、温度勾配調整部７２は、回路パターン４４と接合するが、絶縁基板４２と接合してもよい。
回路パターン４４は、絶縁基板４２の上面に設けられてよい。本例において、絶縁基板４２には、回路パターン４４－１、回路パターン４４－２および回路パターン４４－３が設けられている。回路パターン４４は、銅を含んでよい。回路パターン４４は、銅板またはアルミ板、あるいはこれらの材料にめっきを施した板であってよい。回路パターン４４は、絶縁基板４２に直接接合してよく、ろう材等を介して絶縁基板４２に接合してもよい。
回路パターン４４は、半導体チップ４６、導電性ブロック４８、はんだ部４９またはリードフレーム５０と電気的に接続されてよい。回路パターン４４は、導電性である。図３の例では、回路パターン４４－１上には、導電性ブロック４８－１およびリードフレーム５０－１が載置され、電気的に接続している。また、回路パターン４４－２上には、半導体チップ４６－１（はんだ部４９－１）、導電性ブロック４８－２、リードフレーム５０－２、温度勾配調整部７２－１および温度勾配調整部７２－３が載置されている。また、回路パターン４４－３上には、半導体チップ４６－２（はんだ部４９－２）、導電性ブロック４８－３、温度勾配調整部７２－２および温度勾配調整部７２－４が載置されている。
なお、温度勾配調整部７２は、インバータ回路のアーム等を構成するための回路配線の一部を構成しないものであってよい。回路配線の一部を構成しないものとは、必須の電流経路の一部を構成するものでないことを指す。すなわち、温度勾配調整部７２は、電流経路としての機能を果たさずに、回路パターン４４上に接合されるものであってよい。なお、温度勾配調整部７２は、回路パターン４４や回路配線に、電気的に接続されてよい。この場合、温度勾配調整部７２が、容量として機能することを否定しない。また、温度勾配調整部７２は、回路パターン４４や回路配線に、電気的に接続されなくてもよい。
本例の半導体チップ４６は、上面および下面に電極（例えば、エミッタ電極とコレクタ電極）が形成された縦型のチップである。半導体チップ４６は、絶縁回路基板４１の上方に設けられてよい。半導体チップ４６は、下面に形成された電極により回路パターン４４と接続され、上面に形成された電極によりリードフレーム５０と接続される。本例では、半導体チップ４６－１は、下面において回路パターン４４－２と電気的に接続し、上面においてリードフレーム５０－１と電気的に接続している。また、半導体チップ４６－２は、下面において回路パターン４４－３と電気的に接続し、上面においてリードフレーム５０－２と電気的に接続している。なお、半導体チップ４６は縦型のチップに限定されない。半導体チップ４６は、回路パターン４４と電気的に接続される電極を上面に有していてもよい。この場合、回路パターン４４と当該電極は、ワイヤ等により接続されてよい。
導電性ブロック４８は、回路パターン４４と端子６４を電気的に接続する。導電性ブロック４８は、絶縁回路基板４１の上方に設けられてよい。導電性ブロック４８は、回路パターン４４上に載置されてよい。本例において、導電性ブロック４８－１は、回路パターン４４－１上に載置され、導電性ブロック４８－２は、回路パターン４４－２上に載置され、導電性ブロック４８－３は、回路パターン４４－３上に載置される。導電性ブロック４８は、銅等の金属材料で形成されてよい。導電性ブロック４８は、リフロー炉等で回路パターン４４に固定されてよい。
リードフレーム５０は、半導体チップ４６を回路パターン４４に接続する。本例において、リードフレーム５０－１は、半導体チップ４６－１を回路パターン４４－１に接続する。また、リードフレーム５０－２は、半導体チップ４６－２を回路パターン４４－２に接続する。リードフレーム５０は、銅またはアルミニウム等の金属材料で形成された部材である。リードフレーム５０は、ニッケル等により表面の少なくとも一部がメッキされていてもよい。また、リードフレーム５０は、樹脂等により表面の少なくとも一部がコーティングされていてもよい。リードフレーム５０は、板状の部分を有してよい。 板状とは、対向して配置された２つの主面の面積が、他の面の面積よりも大きい形状を指す。リードフレーム５０は、少なくとも、半導体チップ４６と接続する部分が板状であってよい。リードフレーム５０は、１枚の金属板を折り曲げることで、形成されてよい。リードフレーム５０は、銅板をプレスによって加工することにより、形成されてよい。リードフレーム５０は、抜き打ち加工によって形成されてよい。
はんだ部４９は、回路パターン４４と半導体チップ４６を接合する。本例において、はんだ部４９－１は、回路パターン４４－２と半導体チップ４６－１を接合する。また、はんだ部４９－２は、回路パターン４４－３と半導体チップ４６－２を接合する。はんだ部４９を介して、回路パターン４４の表面に半導体チップ４６を接合する場合、リフロー炉等の熱処理装置で加熱する。
図４は、熱処理装置１０００の一例を示す図である。本例において、熱処理装置１０００は、リフロー炉である。熱処理装置１０００は、減圧炉２００、搬送ステージ３００、冷却板４００、加熱板５００、供給管６００、供給管７００、チラー８００および真空ポンプ９００を備える。熱処理装置１０００は、パワーセル４０を熱処理する。
熱処理装置１０００での熱処理が開始されると、真空ポンプ９００により減圧炉２００が減圧される。炉内の真空度が所定圧力に達すると、供給管６００を通じて水素ガスが導入される。これと同時に、パワーセル４０は、搬送ステージ３００に載置され、加熱板５００に搬送される。そして、所定時間、加熱板５００に載り加熱保持される。所定時間の加熱保持が終了すると、所定の圧力操作や水素導入、排出操作を実施する。そして、パワーセル４０を載せた搬送ステージ３００は、冷却板４００に搬送される。冷却板４００は、チラー８００に接続されている。所定時間の冷却が終了すると、供給管７００から窒素が導入される。その後、減圧炉２００が、減圧下から開放される。
熱処理装置１０００内で加熱時のはんだ溶融温度付近にて、絶縁回路基板４１の回路パターン４４に温度勾配、温度むらが存在する場合、先にはんだ溶融温度に到達した箇所から溶融が始まる。したがって、絶縁回路基板４１の回路パターン４４の温度が高い方向にはんだが流れ出すはんだ流れが生じる。はんだ流れが生じる箇所は、絶縁回路基板４１の反りによって、熱処理装置１０００の加熱板５００と距離が近い箇所である。
図５は、パワーセル４０の熱処理の一例を示す図である。図５に示すように、パワーセル４０は、加熱板５００に載置される。本例において、絶縁回路基板４１は、反りを有している。このような反りは、特有の反り形状を有する半導体チップ４６、回路パターン４４等を接合材等を介して積み上げた構造に起因する。本例では、絶縁回路基板４１の中心付近の加熱板５００とはんだ部４９の距離Ｄ１は、絶縁回路基板４１の端部付近の加熱板５００とはんだ部４９の距離Ｄ２より小さい。したがって、絶縁回路基板４１の中心付近において、絶縁回路基板４１の端部付近と比べて温度が上昇しやすく、はんだ流れが発生する恐れがある。はんだ流れが発生すると、接合信頼性の低下のおそれがある。また、ワイヤボンディングを行う領域にはんだが流れた場合には、ワイヤボンディング性の低下が懸念される。更に、ＱＲコード（登録商標）などの認識コード刻印上にはんだが流れた場合には、認識エラーが懸念される。
図６は、絶縁回路基板４１の反り形状の一例を示す図である。本例において、絶縁回路基板４１は、第１方向に反りを有している。図６において、第１方向とは、ｘ軸方向である。絶縁回路基板４１が第１方向に反りを有するとは、絶縁基板４２の下端の第１方向における位置が変化した際に、絶縁基板４２の下端のｚ軸方向における位置が変化することを意味する。図６において、絶縁基板４２の下端の第１方向における位置が連続的に変化した際に、絶縁基板４２の下端のｚ軸方向における位置が連続的に変化する。また、絶縁回路基板４１が第１方向に反りを有するとは、絶縁基板４２の上端の第１方向における位置が変化した際に、絶縁基板４２の上端のｚ軸方向における位置が変化することを意味してもよい。本例では、絶縁基板４２の下端のｚ軸方向における位置が最も下側である箇所を位置Ｐ１とする。位置Ｐ１は、絶縁回路基板４１の第１方向における中心である。位置Ｐ１を基準とした反りの量を反り量とする。位置Ｐ１における反り量は、０である。位置Ｐ２は、ｘ軸方向における絶縁回路基板４１の反り量の平均となる位置である。つまり、位置Ｐ２における反り量Ａ１は、ｘ軸方向における絶縁回路基板４１の反り量の平均である。また、絶縁回路基板４１の第１方向の端部の位置を位置Ｐ３とする。位置Ｐ３は、ｘ軸方向における絶縁回路基板４１の反り量が最大になる位置であってよい。位置Ｐ３における反り量は、Ａ２である。図３において、位置Ｐ１、位置Ｐ２および位置Ｐ３を点線で示している。
位置Ｐ１は、反り量が０であるため、熱処理装置１０００の加熱板５００と最も近い箇所である。したがって、位置Ｐ１近傍においては、絶縁回路基板４１の温度が上昇しやすく、はんだ流れが生じやすい。また、図３において、半導体チップ４６、導電性ブロック４８またはリードフレーム５０が配置されている箇所は、はんだ流れが生じにくくなる。半導体チップ４６、導電性ブロック４８またはリードフレーム５０が配置されている箇所は、加熱板５００との距離の如何に関わらず、熱放射（輻射）を遮熱するためである。なお、熱の移動は、熱伝導、対流、熱放射の３つの形態のいずれか、またはこれらの複合で行われる。まとめると、位置Ｐ１近傍（絶縁回路基板４１のｘ軸方向における中心付近）であり、半導体チップ４６、導電性ブロック４８またはリードフレーム５０が配置されていない箇所で、はんだ流れが生じやすい。
パワーセル４０は、ブロック状の温度勾配調整部７２を有する。本例において、パワーセル４０は、温度勾配調整部７２－１、温度勾配調整部７２－２、温度勾配調整部７２－３および温度勾配調整部７２－４を有する。温度勾配調整部７２は、半導体チップ４６、導電性ブロック４８またはリードフレーム５０が配置されていない箇所に設けられる。温度勾配調整部７２は、熱処理装置１０００内ではんだ部４９を溶融して接合する前に、絶縁回路基板４１に銀ロウ接合等で接合される。温度勾配調整部７２は、酸化被膜を施した金属材料または多孔質のセラミックス材料により構成される。なお、温度勾配調整部７２を構成する金属材料およびセラミックス材料は、はんだ溶融温度の３００℃にて、溶融・分解しないものを用いる。
温度勾配調整部７２は、可視光の反射率が高い材料で構成されてよい。具体的には、可視光の反射率が７０％以上の材料、好ましくは８０％以上の材料、更に好ましくは９０％以上の材料で構成されるとよい。これにより、リフロー炉内において、温度勾配調整部７２が配置された箇所の近傍に、熱放射によって伝わる熱を低減することができる。温度勾配調整部７２は、回路パターン４４よりも熱伝導率（Ｗ／ｍ・Ｋ）が低い金属材料またはセラミックス材料により構成されてよい。これにより、温度勾配調整部７２が配置された箇所の近傍に、温度勾配調整部７２から熱が伝わり難くなる。また、温度勾配調整部７２は、回路パターン４４よりも体積比熱（Ｊ／ｍ３・Ｋ）が高い金属材料またはセラミックス材料により構成されてよい。これにより、温度勾配調整部７２の熱容量が相対的に高くなるため、温度勾配調整部７２が配置された箇所の近傍で、温度が上昇しにくくなる。したがって、温度勾配調整部７２が配置されることで、回路パターン４４の温度勾配を緩和することができる。このため、はんだ流れを低減することができる。延いては、各はんだ部４９規定のはんだ厚を保持した接合を行うことができ、接合信頼性を確保できる。
温度勾配調整部７２が絶縁回路基板４１と接合する態様としては、絶縁基板４２と直接的または間接的に接合してよい。例えば、温度勾配調整部７２は、絶縁基板４２に載置され、直接的に接合されてよい。また、温度勾配調整部７２は、回路パターン４４を介して絶縁基板４２と接合し、絶縁基板４２と間接的に接合してよい。
少なくとも１つの温度勾配調整部７２は、第１方向における絶縁回路基板４１の反り量が、第１方向における絶縁回路基板４１の反り量の平均より小さい箇所に配置されている。つまり、少なくとも１つの温度勾配調整部７２は、位置Ｐ２よりも中心側に配置されている。温度勾配調整部７２が配置されている位置とは、温度勾配調整部７２の重心の位置であってよい。本例では、温度勾配調整部７２－１、温度勾配調整部７２－２、温度勾配調整部７２－３および温度勾配調整部７２－４は、第１方向における絶縁回路基板４１の反り量が、第１方向における絶縁回路基板４１の反り量の平均より小さい箇所に全体が配置されている。第１方向における絶縁回路基板４１の反り量が、第１方向における絶縁回路基板４１の反り量の平均より小さい箇所は、熱処理装置１０００の加熱板５００と距離が近くなりやすい。したがって、このような箇所に温度勾配調整部７２を配置することにより、温度上昇を抑え、はんだ流れを低減しやすくなる。
少なくとも１つの温度勾配調整部７２は、第１方向における絶縁回路基板４１の反り量が最も小さい箇所（位置Ｐ１）にまたがるように配置されてよい。これにより、温度上昇を抑え、はんだ流れを低減しやすくなる効果を更に向上することができる。
また、温度勾配調整部７２の少なくとも１つは、第１方向において、絶縁回路基板４１の中心側に配置されてよい。絶縁回路基板４１の中心側に配置されるとは、絶縁回路基板４１の第１方向の端部（例えば、位置Ｐ３）と比べ、絶縁回路基板４１の中心（位置Ｐ１）と近い距離の箇所に配置されることを意味する。絶縁回路基板４１の中心近傍は、温度が上昇しやすく、はんだ流れが生じやすい。したがって、このような箇所に温度勾配調整部７２を配置することにより、温度上昇を抑え、はんだ流れを低減しやすくなる。
温度勾配調整部７２は、相対的に低熱伝導率の材料で構成されてよい。例えば、銅よりも低熱伝導率の材料を含むことにより、温度勾配調整部７２が配置された箇所の温度を上昇しにくくすることができる。温度勾配調整部７２に含まれる材料の熱伝導率（Ｗ／ｍ・Ｋ）は、３００Ｗ／ｍ・Ｋ以下であってよい。温度勾配調整部７２は、適宜異なる材料を含んでもよい。
温度勾配調整部は、相対的に熱伝導率（Ｗ／ｍ・Ｋ）が低い材料で構成されてよい。リフロー炉等の熱処理装置１０００は、パワーセル４０の下面からの熱伝導だけでなくパワーセル４０の上面等から熱放射により熱が伝わる。したがって、温度勾配調整部７２の熱伝導率（Ｗ／ｍ・Ｋ）を相対的に低くすることで、パワーセル４０の上面等から伝わる熱をさらに少なくすることができる。温度勾配調整部７２の熱伝導率（Ｗ／ｍ・Ｋ）は、３００Ｗ／ｍ・Ｋ以下であってよい。温度勾配調整部７２の熱伝導率（Ｗ／ｍ・Ｋ）は、２００Ｗ／ｍ・Ｋ以下であってよい。温度勾配調整部７２の熱伝導率（Ｗ／ｍ・Ｋ）は、３０Ｗ／ｍ・Ｋ以下であってよい。なお、回路パターン４４の熱伝導率（Ｗ／ｍ・Ｋ）は、例えば４００Ｗ／ｍ・Ｋである。
温度勾配調整部７２は、相対的に体積比熱（Ｊ／ｍ３・Ｋ）の高い材料で構成されてよい。体積比熱（Ｊ／ｍ３・Ｋ）は、比熱容量（Ｊ／Ｋｇ・Ｋ）と密度（Ｋｇ／ｍ３）を掛け合わせた値である。このような構成により、はんだ流れを低減することができる。温度勾配調整部７２の体積比熱は、２０００ｋＪ／ｍ３・Ｋ以上、好ましくは３０００ｋＪ／ｍ３・Ｋ以上、更に好ましくは３５００ｋＪ／ｍ３・Ｋ以上、最も好ましくは４０００ｋＪ／ｍ３・Ｋ以上であってよい。なお、回路パターン４４の体積比熱は、例えば３４００ｋＪ／ｍ３・Ｋである。
温度勾配調整部７２は、回路パターン４４よりも、はんだ濡れ性が低い材料で構成されてよい。つまり、温度勾配調整部７２は、はんだが広がりにくい材料で構成されてよい。回路パターン４４よりも、はんだ濡れ性が低い材料としては、セラミックスやアルミニウム、アルミニウムを含む合金、鉄、または、鉄を含む合金が例示される。
温度勾配調整部７２の少なくとも１つは、第１方向に長手を有してよい。本例において、温度勾配調整部７２－１、温度勾配調整部７２－２および温度勾配調整部７２－３は、ｘ軸方向に長手を有する。温度勾配調整部７２が第１方向に長手を有することにより、第１方向に生じる反りを抑制することができる。
図７は、図３のＡ－Ａ断面の一例を示す図である。図７は、半導体チップ４６－１を通る断面である。当該断面において、パワーセル４０は、絶縁基板４２、回路パターン４４、半導体チップ４６、導電性ブロック４８、はんだ部４９および温度勾配調整部７２を有する。
温度勾配調整部７２の高さＴ１は、導電性ブロック４８の高さＴ２より低くてよい。温度勾配調整部７２の高さを導電性ブロック４８の高さより低くすることにより、温度勾配調整部７２と端子６４が接触するのを防ぐことができる。したがって、温度勾配調整部７２が他の部材と干渉することを防ぎつつ、はんだ流れを低減することができる。
温度勾配調整部７２は、はんだ部４９と離れて配置されていてよい。温度勾配調整部７２がはんだ部４９と離れて配置されることにより、はんだフィレットを容易に形成することができる。更に、温度勾配調整部７２を回路パターン４４よりもはんだ濡れ性が低い材料で構成することで、良好なはんだフィレットを形成する効果を向上することができる。また、温度勾配調整部７２の少なくとも一面は、はんだ部４９の少なくとも一面と対向して配置されるとよい。温度勾配調整部７２と半導体チップ４６の最短距離Ｄ１は、５００μｍ以上であってよい。温度勾配調整部７２と半導体チップ４６の最短距離Ｄ１は、１ｍｍ以下であってよい。温度勾配調整部７２と半導体チップ４６の最短距離Ｄ１を５００μｍ以上でかつ１ｍｍ以下とすることにより、温度勾配調整部７２とはんだ部４９を離れて配置することができる。また、温度勾配調整部７２は、導電性ブロック４８と接触してもよく、接触しなくてもよい。
温度勾配調整部７２は、一例では、アルミニウムまたはその合金で構成されてよい。アルミニウムは、回路パターン４４を構成する銅よりも、はんだ濡れ性が低く、熱伝導率も低い。また、アルミニウムは、導電性を有する材料のため、回路配線の一部を構成することも可能となる。なお、このような導電性を有する材料を回路パターン４４に重畳することで、容量が影響する場合には、回路パターン４４に絶縁性材料を挟んで導電性の温度勾配調整部７２を載置してもよい。
絶縁基板４２は、第２方向としてのｙ軸方向に反りを有さなくてもよい。本例において、絶縁基板４２は、ｘ軸方向のみに反りを有している。また、絶縁基板４２は、第２方向としてのｙ軸方向に反りを有してもよい。この場合、温度勾配調整部７２は、第１方向および第２方向のそれぞれの平均の反り量よりも低い位置に配置されるとよい。なお、第１方向に反りを有する場合について上述した説明は、第２方向に反りを有する場合にも適用してよい。
図８は、図３のＡ－Ａ断面の他の例を示す図である。図８は、温度勾配調整部７２の構成が、図７とは異なる。図８のそれ以外の構成は、図７と同一であってよい。
少なくとも１つの温度勾配調整部７２は、第１部分７４と、第２部分７６を有する。本例において、温度勾配調整部７２－１は、第１部分７４と、第２部分７６を有する。第２部分７６は、第１部分７４の上面に設けられている。
第１部分７４の体積比熱（Ｊ／ｍ３・Ｋ）は、第２部分７６の体積比熱（Ｊ／ｍ３・Ｋ）より高くてよい。第２部分７６の熱伝導率（Ｗ／ｍ・Ｋ）は、第１部分７４の熱伝導率（Ｗ／ｍ・Ｋ）より低くてよい。具体的には、第１部分７４は銅を含み、第２部分７６は、アルミニウムまたはセラミックスを含む。このような構成を有することで、温度勾配調整部７２の上面における反射率を高め、且つ、温度勾配調整部７２の上面側から伝導する熱を少なくし、また、熱容量を大きくし絶縁回路基板４１の温度上昇を低減することができる。
図９は、上面視におけるパワーセル４０の他の例を示す図である。図９は、温度勾配調整部７２の構成が、図３とは異なる。図９のそれ以外の構成は、図３と同一であってよい。
図９において、温度勾配調整部７２－４は、位置Ｐ２より外側に配置されている。つまり、温度勾配調整部７２－４は、第１方向における絶縁回路基板４１の反り量が第１方向における絶縁回路基板４１の反り量の平均より大きい箇所に全体が配置されている。このような構成でも、はんだ流れを低減することができる。本例において、温度勾配調整部７２－４を第２の温度勾配調整部とする。また、温度勾配調整部７２－１、温度勾配調整部７２－２および温度勾配調整部７２－３を第１の温度勾配調整部とする。
また、温度勾配調整部７２－１または温度勾配調整部７２－２の体積（第１の温度勾配調整部の体積）は、温度勾配調整部７２－４の体積（第２の温度勾配調整部の体積）より大きくてよい。第２の温度勾配調整部が配置されている箇所は、絶縁回路基板４１の反りが大きく、温度上昇しにくいため、第１の温度勾配調整部が配置されている箇所に比べはんだ流れが生じにくい。そのため、第２の温度勾配調整部の体積より第１の温度勾配調整部の体積を小さくすることにより、はんだ流れを防ぎつつ、温度勾配調整部７２－４が他の部材と干渉することを防ぐことができる。
上述した実施の形態において、温度勾配調整部７２は、ブロック状、平板状、楕円状等で配置されてよい。ここで、温度勾配調整部７２の大きさや体積は、半導体チップ４６の面積、厚さ、熱伝導率、加熱時の回路パターン４４の表面の温度差等の変数に基づき、はんだ部４９や回路パターン４４の温度勾配を補正する、望ましくは温度勾配をなくすように設定されてよい。
上述の実施の形態では、半導体チップ４６およびはんだ部４９が、第１方向や第２方向における絶縁回路基板４１の反り量の平均より小さい箇所に配置されることが前提となっている。半導体チップ４６やはんだ部４９が、絶縁回路基板４１の反り量の平均より小さい箇所に配置されない場合には、相対的にはんだ部４９に温度むらが生じ難くなるので、本例のようにこれらが絶縁回路基板４１の反り量の平均より小さい箇所に配置される場合の方が有効なためである。ただし、半導体チップ４６およびはんだ部４９が、第１方向や第２方向における絶縁回路基板４１の反り量の平均より小さい箇所に配置されない場合には、温度勾配調整部７２を反り量の平均より大きい箇所に配置して、本例と同様の対策を実施してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
２０・・冷却板、４０・・パワーセル、４１・・絶縁回路基板、４２・・絶縁基板、４４・・回路パターン、４６・・半導体チップ、４８・・導電性ブロック、４９・・はんだ部、５０・・リードフレーム、６０・・端子ケース、５２・・突起部、６２・・樹脂ケース、６４・・端子、６８・・端子板、７０・・制御端子、７１・・配線、７２・・温度勾配調整部、７４・・第１部分、７６・・第２部分、８０・・封止樹脂、９４・・空間、１００・・半導体モジュール、２００・・減圧炉、３００・・搬送ステージ、４００・・冷却板、５００・・加熱板、６００・・供給管、７００・・供給管、８００・・チラー、９００・・真空ポンプ、１０００・・熱処理装置

Claims (15)

  1. 絶縁基板と前記絶縁基板の上面に設けられた導電性の回路パターンとを含む絶縁回路基板と、
    前記絶縁回路基板の上方に設けられた半導体チップと、
    前記回路パターンと前記半導体チップを接合するはんだ部と、
    前記絶縁回路基板と接合し、少なくとも一面が前記はんだ部の少なくとも一面と対向して配置される１つ以上の温度勾配調整部と
    を備え、
    前記絶縁回路基板は、第１方向に反りを有し、
    少なくとも１つの前記温度勾配調整部は、前記第１方向における前記絶縁回路基板の反り量が、前記第１方向における前記絶縁回路基板の反り量の平均より小さい箇所に配置されている
    半導体モジュール。
  2. 前記温度勾配調整部は、前記回路パターンよりも熱伝導率（Ｗ／ｍ・Ｋ）が低い、金属材料またはセラミックス材料により構成されている
    請求項１に記載の半導体モジュール。
  3. 前記温度勾配調整部は、前記回路パターンよりも体積比熱（Ｊ／ｍ３・Ｋ）が高い、金属材料またはセラミックス材料により構成されている
    請求項１または２に記載の半導体モジュール。
  4. 前記温度勾配調整部は、前記回路パターンよりもはんだ濡れ性の低い、金属材料またはセラミックス材料により構成されている
    請求項１から３のいずれか一項に記載の半導体モジュール。
  5. 前記温度勾配調整部は、回路配線の一部を構成しない
    請求項１から４のいずれか一項に記載の半導体モジュール。
  6. 前記温度勾配調整部は、アルミニウムを含んで構成されている
    請求項１から５のいずれか一項に記載の半導体モジュール。
  7. 前記回路パターンは、銅を含む
    請求項１から６のいずれか一項に記載の半導体モジュール。
  8. 前記絶縁回路基板を収容する空間を囲む樹脂ケースと、
    エポキシ樹脂を含み、前記樹脂ケース内に充填される封止樹脂と
    を更に備える
    請求項１から７のいずれか一項に記載の半導体モジュール。
  9. 外部配線と接続する端子と、
    前記絶縁回路基板の上方に設けられ、前記端子と電気的に接続する導電性ブロックと
    を更に備え、
    前記温度勾配調整部の高さは、前記導電性ブロックの高さより低い
    請求項１から８のいずれか一項に記載の半導体モジュール。
  10. 前記温度勾配調整部の少なくとも１つは、前記第１方向において、前記絶縁回路基板の中心側に配置されている
    請求項１から９のいずれか一項に記載の半導体モジュール。
  11. 前記温度勾配調整部は、前記はんだ部と離れて配置されている
    請求項１から１０のいずれか一項に記載の半導体モジュール。
  12. 前記温度勾配調整部と前記半導体チップの最短距離は、５００μｍ以上でかつ１ｍｍ以下である
    請求項１１に記載の半導体モジュール。
  13. 前記温度勾配調整部の少なくとも１つは、前記第１方向に長手を有する
    請求項１から１２のいずれか一項に記載の半導体モジュール。
  14. 複数の前記温度勾配調整部を備え、
    前記温度勾配調整部の少なくとも１つは、前記第１方向における前記絶縁回路基板の反り量が前記第１方向における前記絶縁回路基板の反り量の平均より小さい箇所に配置された第１の温度勾配調整部であり、
    前記温度勾配調整部の少なくとも１つは、前記第１方向における前記絶縁回路基板の反り量が前記第１方向における前記絶縁回路基板の反り量の平均より大きい箇所に配置された第２の温度勾配調整部であり、
    前記第１の温度勾配調整部の体積は、前記第２の温度勾配調整部の体積より大きい
    請求項１から１３のいずれか一項に記載の半導体モジュール。
  15. 少なくとも１つの前記温度勾配調整部は、
    第１部分と、
    前記第１部分の上面に設けられた第２部分と
    を有し、
    前記第１部分の体積比熱（Ｊ／ｍ３・Ｋ）は、前記第２部分の体積比熱（Ｊ／ｍ３・Ｋ）より高く、
    前記第２部分の熱伝導率（Ｗ／ｍ・Ｋ）は、前記第１部分の熱伝導率（Ｗ／ｍ・Ｋ）より低い
    請求項１から１４のいずれか一項に記載の半導体モジュール。
JP2020190941A 2020-11-17 2020-11-17 半導体モジュール Active JP7543863B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020190941A JP7543863B2 (ja) 2020-11-17 2020-11-17 半導体モジュール
US17/486,990 US11728231B2 (en) 2020-11-17 2021-09-28 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020190941A JP7543863B2 (ja) 2020-11-17 2020-11-17 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2022080012A JP2022080012A (ja) 2022-05-27
JP7543863B2 true JP7543863B2 (ja) 2024-09-03

Family

ID=81586866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020190941A Active JP7543863B2 (ja) 2020-11-17 2020-11-17 半導体モジュール

Country Status (2)

Country Link
US (1) US11728231B2 (ja)
JP (1) JP7543863B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188506A (ja) 2001-12-14 2003-07-04 Fujitsu Ltd 吸熱用ダミー部品を備えた基板ユニット及びその製造方法
JP2000058238A5 (ja) 1998-08-05 2004-12-24
JP2006245437A (ja) 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2012129329A (ja) 2010-12-15 2012-07-05 Hitachi Automotive Systems Ltd 車両用モータ制御装置及びエンジン駆動装置
JP2018501652A (ja) 2014-12-09 2018-01-18 ピンク ゲーエムベーハー テルモジステーメＰｉｎｋ Ｇｍｂｈ Ｔｈｅｒｍｏｓｙｓｔｅｍｅ 電気構成部品のはんだ付け接続を行うための熱伝達装置
JP2020098821A (ja) 2018-12-17 2020-06-25 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845232B2 (ja) 1997-01-13 1999-01-13 日本電気株式会社 半導体装置
JP3768692B2 (ja) 1998-08-05 2006-04-19 東京エレクトロン株式会社 加熱処理装置および加熱処理方法
JP6966379B2 (ja) 2018-04-23 2021-11-17 株式会社 日立パワーデバイス 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058238A5 (ja) 1998-08-05 2004-12-24
JP2003188506A (ja) 2001-12-14 2003-07-04 Fujitsu Ltd 吸熱用ダミー部品を備えた基板ユニット及びその製造方法
JP2006245437A (ja) 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2012129329A (ja) 2010-12-15 2012-07-05 Hitachi Automotive Systems Ltd 車両用モータ制御装置及びエンジン駆動装置
JP2018501652A (ja) 2014-12-09 2018-01-18 ピンク ゲーエムベーハー テルモジステーメＰｉｎｋ Ｇｍｂｈ Ｔｈｅｒｍｏｓｙｓｔｅｍｅ 電気構成部品のはんだ付け接続を行うための熱伝達装置
JP2020098821A (ja) 2018-12-17 2020-06-25 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022080012A (ja) 2022-05-27
US11728231B2 (en) 2023-08-15
US20220157675A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
US10396023B2 (en) Semiconductor device
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
US20100295172A1 (en) Power semiconductor module
US10242961B2 (en) Semiconductor device
US20190157183A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2014115561A1 (ja) 半導体装置
CN112106194B (zh) 用于半导体功率模块的排热组件
CN111276447A (zh) 双侧冷却功率模块及其制造方法
CN111081643A (zh) 半导体装置及半导体装置的制造方法
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
CN112928080A (zh) 半导体装置及半导体装置的制造方法
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
JP7543863B2 (ja) 半導体モジュール
JP7413720B2 (ja) 半導体モジュール
JP2019083292A (ja) 半導体装置
CN113224022A (zh) 半导体模块和半导体模块的制造方法
CN112530915A (zh) 半导体装置
US7229855B2 (en) Process for assembling a double-sided circuit component
US20220384321A1 (en) Semiconductor module and method for fabricating the same
CN114556548B (zh) 功率模块
JP7480715B2 (ja) 半導体装置
CN218788371U (zh) 封装模组及电子设备
CN119170592B (zh) 集成半导体器件及封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240805

R150 Certificate of patent or registration of utility model

Ref document number: 7543863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150