JP7536882B2 - 接合材及び半導体パッケージ - Google Patents

Description

本発明は、接合材及び半導体パッケージに関する。

電子機器に用いられる半導体パッケージは、接合材を用いて基板上に半導体素子を接合（ダイボンディング）し、これにワイヤボンディング等を行ったものをモールド樹脂等でモールドすることにより作製される。近年では、この半導体パッケージの中でも高い電圧及び大きな電流を扱える、所謂パワー半導体素子を用いたパワー半導体パッケージの用途が増えている。

このパワー半導体パッケージに用いられるパワー半導体素子としては、従来からＳｉ素子が広く用いられてきた。しかし近年のパワー半導体パッケージの高性能化に伴い、より高性能であって更に高い電圧及び大きな電流を扱うことのできるパワー半導体素子、例えばＳｉＣ素子、ＧａＮ素子及びＧａ_２Ｏ_３素子等の使用も増加傾向にある。

これらのＳｉＣ素子、ＧａＮ素子及びＧａ_２Ｏ_３素子等は、Ｓｉ素子よりも耐熱性に優れており、その動作温度も高い。そのため、これらを用いたパワー半導体パッケージの耐熱温度を従来の１５０℃から、例えば１７５℃、または２００℃とすることも可能となる。
一方、パワー半導体素子の動作温度の上昇に伴い、（接合材を用いて形成される）接合部に負荷される温度も上昇する。その結果、接合部自体の温度も上昇するため、基板とパワー半導体素子の線膨張係数の差を起因とする応力が接合部に集中し、接合部内にクラックが生じ易くなる。

ここで、Ｓｉ素子の基板への接合には、従来からＳｎ－９５Ｐｂ等の高鉛はんだが用いられてきた。しかし、近年は鉛による環境汚染が問題となっており、そのため、鉛の使用を避けた所謂鉛フリーはんだの使用が望まれている。
この鉛フリーはんだとしては、Ｓｎ－Ａｇ系合金、Ｓｎ－３．０Ａｇ－０．５Ｃｕ系合金及びＳｎ－Ｓｂ系合金が広く用いられている。しかし、これらの合金を用いて形成された接合部では、Ｓｉ素子との線膨張係数の差による応力を吸収できないため、これを起因とするクラックの抑制は難しい。

特許文献１には、このような接合部におけるクラック発生を抑制し得る接合材として、基材の線膨張係数が５．５～１５．５ｐｐｍ／Ｋであり、第１面および第２面が鉛フリーはんだでコーティングされており、前記基材は、Ｃｕ－Ｗ基材料、Ｃｕ－Ｍｏ基材料、Ｃｕ－Ｗ基材料とＣｕ－Ｍｏ基材料との積層材料のいずれかからなり、前記基材の第１面および第２面のうちの少なくとも一方と前記鉛フリーはんだとの界面が、前記基材側から順にＮｉ、Ｓｎにより下地処理されている、積層接合材料が開示されている。

特許第６８７１５２４号公報

特許文献１によれば、高温度環境下における接合部に生じる歪みを緩和できる、とのことである。しかし一般的な半導体パッケージは、動作時に半導体素子が発熱し、この熱が半導体パッケージ全体に移動して放熱基板を介して外部に放熱される。そのため、特許文献１で説明されるような高温度環境下においては、鉛フリーはんだにも短時間の加熱とその放熱による負荷が生じるため、鉛フリーはんだ自体への負荷とこれを原因としたはんだ層クラックが生じる虞は残ったままである。

また、このような積層接合材料においては、析出強化を目的として、Ａｇを配合するなどの手段もある。しかし、このような場合であっても、鉛フリーはんだと半導体素子との界面において生じる応力によって、半導体素子にクラックが生じる虞がある。
また、Ｓｎを主成分とするＳｎ系合金の熱伝導率は低く、このような合金を用いて形成された接合部の、パワー半導体素子で発生した熱を拡散する能力も低くなる。そのため、当該接合部が線膨張係数による応力に曝される時間はより長くなり、その結果、接合部のクラックがより発生し易くなる。このようなクラックの発生については、特許文献１には、開示も示唆もない。

本発明の目的は上記の課題を解決するものであり、特に高い温度が負荷される場合においても接合部内のクラック発生を抑制でき、また半導体素子のクラック発生を抑制することのできる接合材及び半導体パッケージを提供することをその目的とする。

本発明の接合材は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる。

本発明の接合材において、前記はんだ合金は、更に０．１質量％以上３質量％未満のＡｇを含むことが好ましい。

本発明の接合材において、前記はんだ合金は、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含むことが好ましい。

本発明の接合材において、前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ）を満たすことが好ましい。
Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．１ … （Ａ）

本発明の接合材において、前記コア基材の線膨張係数は、２５ｐｐｍ／Ｋ以下であることが好ましい。

本発明の接合材において、前記コア基材の熱伝導率は、２５Ｗ／（ｍ・Ｋ）以上であることが好ましい。

本発明の接合材において、前記第１の金属層は、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇのいずれかからなることが好ましい。

本発明の接合材において、前記第２の金属層は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物及びＳｎ－Ａｕ系金属間化合物の少なくともいずれかを含むことが好ましい。

また本発明の半導体パッケージは、基板と、半導体素子と、当該基板及び半導体素子とを接合する接合部とを有し、前記接合部は、接合材を用いて形成されたものであって、前記接合材は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる。

本発明の半導体パッケージにおいて、前記はんだ合金は、更に０．１質量％以上３質量％未満のＡｇを含むことが好ましい。

本発明の半導体パッケージにおいて、前記はんだ合金は、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含むことが好ましい。

本発明の半導体パッケージにおいて、前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ）を満たすことが好ましい。
Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．１ … （Ａ）

本発明の半導体パッケージにおいて、前記コア基材の線膨張係数は、２５ｐｐｍ／Ｋ以下であることが好ましい。

本発明の半導体パッケージにおいて、前記コア基材の熱伝導率は、２５Ｗ／（ｍ・Ｋ）以上であることが好ましい。

本発明の半導体パッケージにおいて、前記第１の金属層は、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇのいずれかからなることが好ましい。

本発明の半導体パッケージにおいて、前記第２の金属層は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物及びＳｎ－Ａｕ系金属間化合物の少なくともいずれかを含むことが好ましい。

また本発明の半導体パッケージの他の態様としては、パワー半導体パッケージであることが好ましい。
このようなパワー半導体パッケージは、基板と、パワー半導体素子と、当該基板及びパワー半導体素子とを接合する接合部とを有し、前記接合部は、接合材を用いて形成されたものであって、前記接合材は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金を用いてなる。

このようなパワー半導体パッケージにおいて、前記はんだ合金は、更に０．１質量％以上３質量％未満のＡｇを含むことが好ましい。

このようなパワー半導体パッケージにおいて、前記はんだ合金は、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含むことが好ましい。

このようなパワー半導体パッケージにおいて、前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ）を満たすことが好ましい。
Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．１ … （Ａ）

このようなパワー半導体パッケージにおいて、前記コア基材の線膨張係数は、２５ｐｐｍ／Ｋ以下であることが好ましい。

このようなパワー半導体パッケージにおいて、前記コア基材の熱伝導率は、２５Ｗ／（ｍ・Ｋ）以上であることが好ましい。

このようなパワー半導体パッケージにおいて、前記第１の金属層は、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇのいずれかからなることが好ましい。

このようなパワー半導体パッケージにおいて、前記第２の金属層は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物及びＳｎ－Ａｕ系金属間化合物の少なくともいずれかを含むことが好ましい。

本発明の接合材の製造方法は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有する接合材の製造方法であって、前記コア基材の上面及び下面の少なくとも一方面に前記第１の金属層を形成する第１の金属層形成工程と、前記第１の金属層の最外面及び前記コア基材の前記第１の金属層の形成されていない面側、または、前記第１の金属層の両最外面に前記はんだ層を形成するはんだ層形成工程とを含み、前記はんだ層形成工程において、前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金を用いて形成され、更に、前記第１の金属層と前記はんだ層との界面に前記第２の金属層が形成される。
なお、前記接合材の製造方法は、前記はんだ層形成工程において、前記コア基材の前記第１の金属層の形成されていない面と前記はんだ層との界面に第３の金属層が形成されてもよい。

本発明の接合方法は、基板と、半導体素子とを有する半導体パッケージにおいて、接合材を用いて前記基板及び前記半導体素子とを接合する方法であり、前記接合材は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる。

本発明の半導体パッケージの製造方法は、基板上に接合材を配置する工程と、接合材上に半導体素子を配置する工程と、前記基板と、前記接合材と、前記半導体素子とを加熱して、前記基板と、前記半導体素子とを接合する接合部を形成する工程とを含み、前記接合材は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる。

本発明の接合材及び半導体パッケージは、特に高い温度が負荷される場合においても接合部内のクラック発生を抑制でき、また半導体素子のクラック発生を抑制することができる。

第１の実施形態に係る接合材を表わす概略断面図。 第２の実施形態に係る接合材を表わす概略断面図。 本実施形態に係る半導体パッケージを表わす概略断面図。 実施例及び比較例に係る各試験に用いる試験用接合材を表わす概略断面図。 実施例において、第１の金属層と第２の金属層を有する試験用接合材（実施例１０）の断面の一部を表わす電子顕微鏡写真。 実施例及び比較例に係る各試験に用いる試験用接合体の作製時における、リフロー温度条件を表す温度プロファイル。 実施例において使用する試験用接合体を超音波顕微鏡を用いて撮影した画像の一例であり、（ａ）はＳｉチップ側から撮影した接合界面画像（画像Ａ）を、（ｂ）は基板側から撮影した接合界面画像（画像Ｂ）を表わす。

以下、本発明の接合材及び半導体パッケージの一実施形態について詳細に説明する。なお、本発明が当該実施形態に限定されないのはもとよりである。

１．接合材
（第１の実施形態）
本発明の接合材の一実施形態（第１の実施形態）の構成について、図１を用いて説明する。即ち、接合材１０は、基材部１００と、はんだ層２００，２００とを有する。はんだ層２００，２００は、基材部１００の上面及び下面を覆っている。

・基材部１００
基材部１００は、コア基材１０２と、第１の金属層１０４，１０４と、第２の金属層１０６，１０６とを有する。具体的には、コア基材１０２の上面及び下面に、コア基材１０２側から順に、第１の金属層１０４，１０４と、第２の金属層１０６，１０６とが設けられている。

・コア基材１０２
コア基材１０２は、例えば、接合材１０を用いて形成される接合部（接合材を用いて形成される接合部を以下、「接合部」という。）が、被接合材、例えば、基板と半導体素子とを接合しており、接合部に高い温度が負荷された場合において、基板及び半導体素子の線膨張係数の差を緩和することができる。
このようなコア基材１０２としては、例えばＷ、Ｍｏ、ＣｕＭｏ、Ｎｉ、Ｆｅ、ＳＵＳ４３０、Ａｕ、Ｃｕ、ＡｇまたはＡｌのいずれかからなるものが挙げられる。なお、ＣｕＭｏとしては、Ｃｕの含有量が１５質量％以上６０質量％以下のものが好ましく用いられ、その含有量が３０質量％以上４０質量％以下のものがより好ましく用いられる。

基板の線膨張係数と半導体素子の線膨張係数とのバランスを考慮すると、コア基材１０２の線膨張係数は、２５ｐｐｍ／Ｋ以下であることが好ましい。
より好ましいコア基材１０２の線膨張係数は、２０ｐｐｍ／Ｋ以下であり、更に好ましいその線膨張係数は、１５ｐｐｍ／Ｋ以下である。また、特に好ましいその線膨張係数は、４ｐｐｍ／Ｋ以上９ｐｐｍ／Ｋ以下である。
なお、本明細書において、線膨張係数は、ＪＩＳ規格Ｚ２２８５：２００３（金属材料の線膨張係数の測定方法）に基づき測定される。

またコア基材１０２としては、その熱伝導率が２５Ｗ／（ｍ・Ｋ）以上であるものが好ましく用いられる。コア基材１０２の熱伝導率がこの範囲にある場合、これを組み込んだ半導体パッケージにおいて、半導体素子から発生した熱が基板側から外部に排出され易くなり、接合部への熱負荷を低減することができる。
より好ましいコア基材１０２の熱伝導率は、１００Ｗ／（ｍ・Ｋ）以上であり、更に好ましいその熱伝導率は、１４０Ｗ／（ｍ・Ｋ）以上４２０Ｗ／（ｍ・Ｋ）以下である。
なお、本明細書において、熱伝導率は、レーザーフラッシュ法を用い、ＪＩＳ規格Ｒ１６１１：２０１０に基づき測定される。
線膨張係数が上記範囲内及び／または熱伝導率が上記範囲内のコア基材１０２を使用する場合、接合部に生じるクラックをより抑制することができる。

コア基材１０２の厚み（Ｔ１）は、１０μｍ以上２００μｍ以下であることが好ましい。より好ましいＴ１は、５０μｍ以上１５０μｍ以下である。

・第１の金属層１０４
第１の金属層１０４は、接合材１０内の密着性、特にコア基材１０２からはんだ層２００間の密着性を向上させることができる。そして、この密着性の向上により、接合部は、基板及び半導体素子の線膨張係数の差をより緩和でき、また半導体素子から発生した熱をより外部へ拡散し易くなる。そしてその結果、接合部の信頼性を向上させることができる。

第１の金属層１０４は、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇからなることが好ましい。このような第１の金属層１０４は、例えば、コア基材１０２上（本実施形態の場合は、上面及び下面）に、めっき処理方法、塗布処理方法等、従来の表面処理方法により、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇを積層することにより形成される。このような構成の第１の金属層１０４は、コア基材１０２からはんだ層２００間の密着性をより向上させることができる。

第１の金属層１０４の厚み（Ｔ２）は、０．５μｍ以上１０μｍ以下であることが好ましい。より好ましいＴ２は、１μｍ以上８μｍ以下である。なお、コア基材１０２の上面に積層される第１の金属層１０４の厚みと、コア基材１０２の下面に積層される第１の金属層１０４の厚みとは、同じでもよく、異なっていてもよい。

・第２の金属層１０６
第２の金属層１０６は、第１の金属層１０４とともに、接合材１０内の密着性、特にコア基材１０２からはんだ層２００間の密着性を向上させ、接合部の信頼性を向上させることができる。

第２の金属層１０６は、例えば、基材部１００の上面及び下面に、後述するはんだ合金を用いてはんだ層２００を形成する際に、第１の金属層１０４を構成する金属と、はんだ合金に含まれる元素との析出物（金属間化合物）からなる層であり、第１の金属層１０４とはんだ層２００との界面に形成される。

例えば、第１の金属層１０４が、Ｎｉ、Ｓｎ、ＣｕまたはＡｇのいずれかを用いて形成される場合、第２の金属層１０６は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物及びＳｎ－Ｃｕ系金属間化合物の少なくともいずれかを含む。
また、第１の金属層１０４がＡｕを用いて形成される場合、第２の金属層１０６は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物及びＳｎ－Ａｕ系金属間化合物の少なくともいずれかを含む。
このような金属間化合物を含む第２の金属層１０６は、コア基材１０２からはんだ層２００間の密着性をより向上させることができる。

なお、上記金属間化合物としては、例えば、（Ｓｎ，Ｓｂ）－Ｎｉ金属間化合物、（Ｓｎ，Ｓｂ）－Ａｇ金属間化合物、（Ｓｎ，Ｓｂ）－（Ｃｕ，Ｎｉ，Ｃｏ）金属間化合物等が挙げられる。
但し、第２の金属層１０６を構成する金属間化合物は、これらに限定されるものではなく、第１の金属層１０４を構成する金属及びはんだ合金に含まれる元素の種類によって異なるものである。

第２の金属層１０６の形成方法、即ち、はんだ層２００の形成方法は、第１の金属層１０４，１０４とはんだ層２００，２００との界面に金属間化合物を析出できる方法であればよい。
例えば、基材部１００の上面及び下面、即ち、第１の金属層１０４の表面（コア基材１０２に接していない方。以下、同じ。）上にはんだ合金をめっき処理、塗布処理等することによりはんだ層２００を形成する方法等（従来の表面処理方法）や、第１の金属層１０４上にシート化したはんだ合金を圧延（熱間圧延、冷間圧延）等することによりはんだ層２００を形成する方法が挙げられる。
また、例えば、第１の金属層１０４，１０４の表面に揮発性の接着剤を塗布し、これにシート化したはんだ合金を貼付し、これを熱処理等する方法も採用し得る。

第２の金属層１０６の厚み（Ｔ３）は、０．５μｍ以上１０μｍ以下であることが好ましい。より好ましいＴ３は、１μｍ以上８μｍ以下である。なお、コア基材１０２上面側に存する第２の金属層１０６の厚みと、コア基材１０２の下面側に存する第２の金属層１０６の厚みとは、同じでもよく、異なっていてもよい。なお、Ｔ３は、はんだ層２００を形成する際の条件、例えば、温度、時間等を調整することにより、適宜調整し得る。

基材部１００の厚み（Ｔ４）は、１２μｍ以上２４０μｍ以下であることが好ましい。より好ましいＴ４は、５０μｍ以上１９０μｍ以下である。

・はんだ層２００
はんだ層２００は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる。このようなはんだ層２００は、上記はんだ合金を用いて、上述するはんだ層２００を形成する方法により形成される。
そして、このような構成を有するはんだ層２００は、第１の金属層１０４とはんだ層２００との界面に第２の金属層１０６を形成できる。

（はんだ合金）
前記はんだ合金は、Ｃｕを１質量％以上８質量％以下含むことにより、接合後のはんだ層２００（以下、これを「はんだ接合部」という。）内にＣｕ_６Ｓｎ_５金属間化合物等を析出させ、はんだ接合部の強度を向上させることができる。
またＣｕの含有量は、２質量％以上８質量％以下であることが好ましく、３質量％以上５質量％以下であることがより好ましい。Ｃｕの含有量をこの範囲とすることで、はんだ接合部の強度をより向上させることができる。

前記はんだ合金は、Ｓｂを１０質量％以上３０質量％以下含むことにより、はんだ接合部におけるＳｂの固溶強化を向上させるとともに、はんだ接合部内にＳｂＳｎ金属間化合物等を析出させ、はんだ接合部の強度を向上させることができる。
またＳｂの含有量は、１０質量％以上２０質量％以下であることが好ましく、１０質量％以上１５質量％以下であることがより好ましい。Ｓｂの含有量をこの範囲とすることで、はんだ接合部におけるＳｂの固溶強化及びはんだ接合部の強度をより向上させることができる。

前記はんだ合金は、Ｎｉを０．０１質量％以上０．５質量％以下含むことにより、はんだ接合部に微細な構造の（Ｃｕ，Ｎｉ）_６Ｓｎ_５金属間化合物を析出させ、はんだ接合部の強度を向上させることができる。またこの場合、後述するＮｉ喰われ現象の発生も抑制することができる。
またＮｉの含有量は、０．０５質量％以上０．４質量％以下であることが好ましく、０．１質量％以上０．３質量％以下であることがより好ましい。Ｎｉの含有量をこの範囲とすることで、はんだ接合部の強度をより向上させることができ、またＮｉ喰われ現象をより抑制することができる。

前記はんだ合金は、Ｃｏを０．００１質量％以上０．５質量％以下含むことにより、はんだ接合部に微細な構造の（Ｃｕ，Ｃｏ）_６Ｓｎ_５金属間化合物を析出させ、はんだ接合部の強度を更に向上させることができる。またこの場合、Ｎｉ喰われ現象の発生も更に抑制することができる。
またＣｏの含有量は、０．０５質量％以上０．４質量％以下であることが好ましく、０．１質量％以上０．３５質量％以下であることがより好ましい。Ｃｏの含有量をこの範囲とすることで、はんだ接合部の強度をより向上させることができ、またＮｉ喰われ現象をより抑制することができる。

そして、はんだ層２００が上記構成を有することにより、はんだ接合部は良好な強度を有するため、接合部に高い温度が負荷される場合においても、接合部内、特にはんだ接合部におけるクラック発生を抑制することができる。
またはんだ接合部は、はんだ接合部と半導体素子との界面において生じる応力を起因とする半導体素子のクラック発生も抑制することができる。

ここで、最表面にＮｉ成膜が形成された半導体素子、特にパワー半導体素子においては、パワー半導体素子を基板に接合する際に、または、接合した後に、所謂Ｎｉ喰われ現象が発生し易い。このＮｉ喰われ現象とは、接合部への高い温度の負荷によって半導体素子最表面に存するＮｉ成膜が接合部側に拡散されてしまう現象をいう。この現象が進むと、半導体素子と接合部との密着性が低下し、半導体素子が接合部から剥離してしまう。

しかし、上述の通り、はんだ層２００が上記構成を有することにより、はんだ接合部は、上記Ｎｉ成膜の接合部側への拡散を抑制することができる。そのため、接合材１０を用いて形成された接合部は、Ｎｉ喰われ現象の発生を抑制でき、半導体素子と接合部との密着性の低下を抑制できる。

また前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ）を満たすことが好ましい。
Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．１ … （Ａ）
この範囲でＣｕ及びＮｉを含有するはんだ合金を用いてなるはんだ層２００は、特にはんだ接合部の強度をより向上させることができる。またこの場合、上述するＮｉ喰われ現象の発生をより抑制することができる。

また前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ’）を満たすことがより好ましい。
０．０３＜Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．０９ … （Ａ’）
なお、上記式（Ａ）及び（Ａ）’から得られる値については、小数第４位を四捨五入するものとする。

また前記はんだ合金には、更に０．１質量％以上３質量％未満のＡｇを含有させることができる。
前記はんだ合金にＡｇを０．１質量％以上３質量％未満含有させる場合、はんだ接合部内にＡｇ_３Ｓｎ金属間化合物が析出することから、はんだ接合部内の残留応力を低減させることができる。そしてこれにより、はんだ接合部の機械的強度を向上させることができる。
またＡｇの含有量は、０．１質量％以上２質量％以下であることが好ましく、０．５質量％以上１．５質量％以下であることがより好ましい。Ａｇの含有量をこの範囲とすることで、はんだ接合部の機械的強度をより向上させることができる。

また前記はんだ合金には、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含有させることができる。前記はんだ合金にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含有させる場合、はんだ接合部の強度を更に向上させることができる。
Ａｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかの合計含有量は、０．００３質量％以上０．５質量％以下であることが好ましく、０．００５質量％以上０．３質量％以下であることがより好ましい。この合計含有量をこの範囲内とすることで、はんだ接合部の強度をより向上させることができる。

また前記はんだ合金は、その残部がＳｎからなる。なお、前記はんだ合金には、当然ながら不可避不純物が含まれる。

はんだ層２００，２００は、上記構成を満たすものであれば、同じ合金組成のはんだ合金を用いてもよく、また異なる合金組成のはんだ合金を用いてもよい。

またはんだ層２００の厚みは、１０μｍ以上１００μｍ以下であることが好ましい。より好ましいその厚みは、１５μｍ以上８０μｍ以下である。
また半導体パッケージの作製時に半導体素子側に配されるはんだ層２００の厚み（Ｔ５）と、基板側に配されるはんだ層２００の厚み（Ｔ６）とは、同じでもよく、異なっていてもよい。
厚みが異なる場合のＴ５とＴ６との比は、Ｔ５：Ｔ６で１：１～１：５となることが好ましい。より好ましいその比は、１：１．２～１：５であり、特に好ましいその比は、１：１．５～１：３である。

接合材１０の厚み（Ｔ７）は、３０μｍ以上４００μｍ以下であることが好ましい。より好ましいＴ７は、５０μｍ以上２００μｍ以下である。

またＴ４とＴ５とＴ６との比は、Ｔ４：Ｔ５：Ｔ６で２０：１：１～２：１：１となることが好ましい。より好ましいその比は、Ｔ４：Ｔ５：Ｔ６で４０：３：３～１０：３：３である。

そして、このような構成を有する接合材１０は、接合部に特に高い温度が負荷される場合においても接合部内のクラック発生を抑制でき、また半導体素子のクラック発生を抑制することができる。そのため接合材１０は、半導体パッケージ、特にパワー半導体パッケージに好適に用いられる。
また接合材１０は、上述するＮｉ喰われ現象の発生を抑制できる。
また接合材１０を用いて作製された半導体パッケージは、接合部の半導体素子に接する領域から半導体素子由来の熱が外部に排出され易く、また接合部から基板側にも熱が伝導し易いため、熱による半導体素子及び接合部にかかる負荷を軽減することができる。これにより、信頼性の高い半導体パッケージやパワー半導体パッケージを提供することができる。

また、接合材１０の製造方法の一実施形態を以下の通り説明する。
まず、コア基材１０２の上面及び下面に第１の金属層１０４を、例えばめっき処理により積層する。
次いで、第１の金属層１０４，１０４の表面（コア基材１０２と接していない面）に、上記はんだ合金からなるはんだ層を形成する。即ち、例えば、上記はんだ合金からなるはんだ材を、第１の金属層１０４，１０４の表面に熱間圧延方法を用いて積層し、はんだ層２００，２００を形成する。これにより、第１の金属層１０４，１０４、はんだ層２００，２００とのそれぞれの界面に、第２の金属層１０６，１０６が形成される。
なお、第２の金属層１０６，１０６の形成方法は、熱間圧延方法に限られず、例えば、冷間圧延方法を用いることもできる。
また、コア基材１０２と第１の金属層１０４，１０４との間に、他の層が形成されていてもよい。

（第２の実施形態）
本発明の接合材の他の実施形態（第２の実施形態）の構成について、図２を用いて説明する。即ち、接合材２０は、基材部１１０と、はんだ層２００，２００とを有する。はんだ層２００，２００は、基材部１１０の上面及び下面を覆っている。

・基材部１１０
基材部１１０は、コア基材１０２と、第１の金属層１０４と、第２の金属層１０６とを有する。具体的には、コア基材１０２の上面に、コア基材１０２側から順に、第１の金属層１０４と第２の金属層１０６とが設けられている。
なお、基材部１１０の下面を覆うはんだ層２００は、第３の金属層（図示せず）を介し、コア基材１０２に積層されている。

・コア基材１０２
コア基材１０２は、接合材１０を構成するコア基材１０２と同様の構成であることが好ましい。

・第１の金属層１０４
第１の金属層１０４は、接合材１０を構成する第１の金属層１０４と同様の構成であることが好ましい。但し接合材２０においては、第１の金属層１０４は、コア基材１０２の上面側にのみ積層されている。

・第２の金属層１０６
第２の金属層１０６は、接合材１０を構成する第２の金属層１０６と同様の構成であることが好ましい。但し接合材２０においては、第２の金属層１０６は、コア基材１０２の上面側にのみ存する。

基材部１１０の厚み（Ｔ４’）は、１０μｍ以上２３０μｍ以下であることが好ましい。より好ましいＴ４’は、５０μｍ以上１８０μｍ以下である。

・はんだ層２００
はんだ層２００は、接合材１０に用いられるはんだ層２００と同様の構成であることが好ましい。また、はんだ層２００の形成方法、即ち、第２の金属層１０６の形成方法としては、第１の実施形態で挙げた方法と同様の方法を使用できる。

また、第３の金属層は、例えば、コア基材１０２の表面（第１の金属層１０４が形成されていない面）にはんだ層２００を形成する際に、コア基材１０２を構成する金属と、はんだ合金に含まれる元素との析出物（金属間化合物）であり、コア基材１０２とはんだ層２００との界面に形成される。

そのため、第２の実施形態においては、コア基材１０２は、はんだ合金と上記金属間化合物を析出し得る金属からなるものが好ましい。このような金属としては、例えば、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物、Ｓｎ－Ａｕ系金属間化合物またはＳｎ－Ｆｅ系金属間化合物等のＳｎ系金属間化合物を析出できる金属からなるものが挙げられる。

第３の金属層の構成は、コア基材１０２の構成により、適宜変更することができる。即ち、例えば、コア基材１０２がＮｉからなる場合、第３の金属層は、Ｓｎ－Ｎｉ系合金間化合物を含む。また、コア基材１０２がＦｅからなる場合、第３の金属層は、Ｓｎ－Ｆｅ系合金間化合物を含む。
第３の金属層の形成方法としては、第２の金属層１０６の形成方法と同様の方法を使用できる。
なお、第３の金属層は、上記構成に限定されるものではない。第３の金属層は、コア基材１０２を構成する金属と、はんだ合金に含まれる元素との析出物（金属間化合物）でなくともよく、例えば、金属をめっき処理等することにより形成されるものでもよく、また、はんだ合金をめっき処理等することにより形成されてもよい。

接合材２０の厚み（Ｔ７’）は、３０μｍ以上４３０μｍ以下であることが好ましい。より好ましいＴ７’は、８０μｍ以上３４０μｍ以下である。

またＴ４’とＴ５とＴ６との比は、Ｔ４’：Ｔ５：Ｔ６で２０：１：１～２：１：１となることが好ましい。より好ましいその比は、Ｔ４’：Ｔ５：Ｔ６で４０：３：３～１０：３：３である。

なお、接合材２０を用いて半導体パッケージを作製する場合、第１の金属層１０４及び第２の金属層１０６が形成された側に存するはんだ層２００を半導体素子側に、第３の金属層が形成された側に存するはんだ層２００を基板側に配置することが好ましい。

そして、このような構成を有する接合材２０は、接合部に特に高い温度が負荷される場合においても接合部内のクラック発生を抑制でき、また半導体素子のクラック発生を抑制することができる。そのため接合材２０は、半導体パッケージ、特にパワー半導体パッケージに好適に用いられる。
また接合材２０は、上述するＮｉ喰われ現象の発生を抑制できる。
また接合材２０を用いて作製された半導体パッケージは、接合部の半導体素子に接する領域から半導体素子由来の熱が外部に排出され易いため、熱による半導体素子及び接合部にかかる負荷を軽減することができる。これにより、信頼性の高い半導体パッケージやパワー半導体パッケージを提供することができる。

また、接合材２０の製造方法の一実施形態を以下の通り説明する。
まず、コア基材１０２の上面に第１の金属層１０４を、例えばめっき処理により積層する。
次いで、第１の金属層１０４の表面（コア基材１０２と接していない面）に、上記はんだ合金からなるはんだ層を形成する。即ち、例えば、上記はんだ合金からなるはんだ材を、第１の金属層１０４の表面に、熱間圧延方法を用いて積層する。また、コア基材１０２の下面（第１の金属層１０４が存しない方）に、上記はんだ合金からなるはんだ材を熱間圧延方法を用いて積層する。これにより、基材部１１０の上面及び下面にはんだ層２００，２００が形成され、また、第１の金属層１０４とはんだ層２００との界面に第２の金属層１０６が、コア基材１０２の下面とはんだ層２００との界面に第３の金属層が形成される。
なお、第２の金属層１０６及び第３の金属層の形成方法は、熱間圧延方法に限られず、例えば、冷間圧延方法を用いることもできる。
また、コア基材１０２と第１の金属層１０４との間に、他の層が形成されていてもよい。

なお、本発明の接合材は、上記実施形態に限定されるものではなく、その効果を阻害しない範囲において種々の変更を行うことができる。

２．半導体パッケージ
本発明の一実施形態に係る半導体パッケージ３０を図３を用いて説明する。
半導体パッケージ３０は、基板３００と、接合部１１と、半導体素子４００と、ワイヤ５００と、リードフレーム６００と、はんだ部７００と、Ｃｕベース基板８００と、筐体９００と、モールド樹脂１０００とを有する。

本実施形態においては、接合部１１は、接合材１０を用いて形成されたものである。接合部１１は、基板３００と半導体素子４００とを接合するものであって、基板３００と半導体素子４００とに挟着されている。
基板３００は、例えばＣｕ基板、両面にＣｕ層を有するＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板や、両面にＡｌ層を有するＤＢＡ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ａｌｕｍｉｎｕｍ）基板が好ましく用いられる。
半導体素子４００の種類は特に限定されない。また半導体素子４００として、パワー半導体素子を使用してもよい。
ワイヤ５００は、半導体素子４００表面に形成された電極（図示せず）と、リードフレーム６００とを電気的に接続するものである。
はんだ部７００は、Ｃｕベース基板８００と基板３００とを接合するものであり、はんだ接合材を用いて形成される。なお、本実施形態では、はんだ部７００の形成にはんだ接合材を用いているが、この代わりに接合材１０を用いてもよい。
Ｃｕベース基板８００は、放熱性を有するものであり、放熱基板としての役割を果たす。
また半導体パッケージ３０は筐体９００で覆われており、内部にモールド樹脂１０００が充填されている。

半導体パッケージ３０は、例えば以下の方法にて作製される。
即ち、基板３００上に接合材１０を配置し、接合材１０上に半導体素子４００を配置し、所定の荷重をかけてリフロー装置を用いてこれらを接合する。
その後、ワイヤ５００を用いて半導体素子４００とリードフレーム６００とを接合する。次いで、半導体素子４００が実装された基板３００とＣｕベース基板８００とをはんだ接合の上、筐体９００でこれらを覆う。その後、その内部にモールド樹脂１０００を充填し、これを硬化させることにより、半導体パッケージ３０が作製される。

なお、接合材１０と基板３００及び半導体素子４００の接合にあたっては、基板３００上または接合材１０表面にフラックスを塗布して行うこともできる。また接合材１０の表面に有機酸等を予めフラックスコートしてもよい。
またこの接合にあたっては、例えば、還元性雰囲気のギ酸リフローや水素リフロー等を用いてもよい。

上述のように、半導体パッケージ３０は、接合材１０を用いて接合されている基板３００及び半導体素子４００を有する。そのため、半導体パッケージ３０は、接合部１１のうち半導体素子４００に接する領域から半導体素子４００由来の熱が外部に排出され易く、また、接合部１１から基板３００側にも熱が伝導し易い。よって、接合部１１に高い温度が負荷される場合においても、熱による半導体素子４００及び接合部１１にかかる負荷を軽減し、接合部１１内のクラック発生を抑制でき、また半導体素子４００のクラック発生を抑制することができる。

また、半導体パッケージ３０は、半導体素子４００の最表面にＮｉ成膜が形成されている場合においても、接合部１１がＮｉ喰われ現象を抑制できるため、接合部１１からの半導体素子４００の剥離を抑制することができる。

また半導体素子４００がパワー半導体素子である場合においても、即ち半導体パッケージ３０がパワー半導体パッケージである場合においても、接合部１１は、その内部のクラックの発生を抑制でき、また半導体素子４００のクラック発生を抑制することができる。

このように、半導体パッケージ３０は、高い信頼性を保つことができる。また半導体パッケージ３０がパワー半導体パッケージである場合も同様である。

なお、本発明の半導体パッケージは、上記実施形態に限定されるものではなく、その効果を阻害しない範囲において種々の変更を行うことができる。

以下、実施例及び比較例を挙げて本発明を詳述する。なお、本発明はこれらの実施例に限定されるものではない。

表１に示すはんだ合金１からはんだ合金２０を用意した。なお、特に断り書きのない限り、表１の数値の単位は質量％である。
次いで表２に示す構成となるよう、以下の方法にて、実施例及び比較例に係る各試験用接合材を作製した。

まず、比較例１及び比較例２以外の実施例及び比較例に係る各試験用接合材（図４参照）は、以下の手順にて作製した。
即ち、コア基材ａの上面及び下面に第１の金属層ｂをめっき処理して積層した。その後、第１の金属層ｂを介してコア基材ａの上面及び下面に５０μｍのシート状のはんだ合金を圧延機（卓上型φ６３冷間粉末圧延機、大野ロール（株）社製）にて圧延してはんだ層ｄを形成するとともに、第１の金属層ａとはんだ層ｄとの界面に第２の金属層ｃ（金属間化合物層）を形成した。
このようにして、基材部Ａ（コア基材ａと、その上面及び下面に第１の金属層ｂ及び第２の金属層ｃを有する）と、はんだ層ｄ（基材部Ａの上面及び下面を覆っている）とを有する各試験用接合材を作成した。
その一例（実施例１０）の断面の一部を電子顕微鏡にて撮影した写真を図５に示す。（Ａ）で示す領域がコア基材であり、（Ｂ）で示す領域が第１の金属層であり、（Ｃ）で示す領域が第２の金属層であり、（Ｄ）で示す領域がはんだ層である。
また比較例１及び比較例２については、各はんだ合金からなるシート状のはんだ材を接合材として使用した。

なお、表１に記載の各はんだ合金のＮｉ／（Ｃｕ＋Ｎｉ）の値は、下記の式に従い、小数第４位を四捨五入して算出した。
Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））

また、表２において、第２の金属層の欄にＳｎ－Ｎｉと表記されたものは、第２の金属層ｂが主としてＳｎ－Ｎｉ系金属間化合物を含むものである。また表２において、第２の金属層の欄にＳｎ－Ｃｕと表記されたものは、第２の金属層ｂが主としてＳｎ－Ｃｕ系金属間化合物を含むものである。
またコア基材ａの厚みは１００μｍとし、第１の金属層ｂ及び第２の金属層ｃの厚みは表２に示す通りとした。

※１ Ｃｕ３５％－Ｍｏ６５％

（１）接合性確認試験
以下の用具を用意した。
・Ｓｉチップ（サイズ：５ｍｍ□、厚み：０．３ｍｍ、接合面側にＴｉ成膜（０．１μｍ）とＮｉ成膜（０．５μｍ）が順次積層されているもの）
・基板（電解ＮｉメッキＣｕ板、サイズ：２０ｍｍ□、厚み：１ｍｍ、Ｎｉメッキの厚み：５μｍ）
前記基板上（中央部）にフラックス（製品名：ＥＣ－１９Ｓ－８、タムラ製作所株式会社製）を塗布し、その上に実施例及び比較例に係る各試験用接合材を載置した。そして各試験用接合材上（中央部）に前記Ｓｉチップを載置した。
そして、これらを以下の条件でリフローし、前記基板と、前記Ｓｉチップと、これらを接合する接合部を有する各試験用接合体を作製した。

・リフロー条件
マウント荷重条件を３０ｇとし、リフロー装置（製品名：ＳＭＴ Ｓｃｏｐｅ ＳＫ－５０００、山陽精工（株）製）を用いて、図６に示す温度プロファイル条件（ピーク温度：３５０℃）に基づき、リフローを行った。
なお、リフローにおいては、酸素濃度１００ｐｐｍの雰囲気下及び大気圧下で加熱を開始し、リフロー温度が２４０℃に到達した時点で真空引きを開始し、
リフロー装置内の圧力を１００Ｐａまで減圧し、これを維持した。そしてリフロー温度が３５０℃に到達した後に、３０秒間温度を維持した後に減圧を解除し、リフロー装置内の圧力を大気圧まで戻し冷却を行った。温度プロファイルに伴うリフロー装置内の圧力の変化（点線で表示）を併せて図６に示す。

そして各試験用接合体を超音波顕微鏡（製品名：Ｃ－ＳＡＭ Ｇｅｎ６、ノードソン・アドバンスト・テクノロジー社製）を用いて、前記Ｓｉチップ側から撮影した接合界面画像（画像Ａ、図７（ａ）参照）と、前記基板側から撮影した接合界面画像（画像Ｂ、図７（ｂ）参照）とを取得した。
また、画像Ａ及び画像Ｂに示す領域について、以下のように定義した。
領域Ａ：画像Ａ上で前記Ｓｉチップと前記接合部とが重複して見える領域
領域Ａ’：領域Ａのうち、前記Ｓｉチップと接合部とが接合している領域
領域Ｂ：画像Ｂ上で前記基板と前記接合部とが重複して見える領域
領域Ｂ’：領域Ｂのうち、前記基板と接合部とが接合している領域
そして、領域Ａ’の面積と、領域Ｂ’の面積の合計値（面積Ｘ）を以下の方法にて算出した。
即ち、領域Ａの面積と、領域Ｂの面積の合計値（面積Ｙ）と、領域Ａ及び領域Ｂにおける未接合部分（図７（ａ）の領域Ａ内及び図７（ｂ）の領域Ｂ内において白色を示す部分）の面積の合計値（面積Ｚ）とを算出し、面積Ｙから面積Ｚを引いた値を面積Ｘとした。
更に、以下の式に基づき、各試験用接合体の接合率を算出した。
接合率（接合率１）＝面積Ｘ／面積Ｙ×１００（％）
この接合率を接合率１とし、以下の基準に基づき評価した。その結果を表３に示す。
〇：接合率１が９０％以上
△：接合率１が８５％以上９０％未満
×：接合率１が８５％未満

（２）Ｎｉ喰われ確認試験
（１）接合性確認試験にて作製した各試験用接合体について、送風定温恒温器（製品名：ＤＫＮ４０２、ヤマト科学（株）製）を用い、２１０℃で５００時間加熱した。そして加熱後の各試験用接合体について、（１）接合性確認試験と同様の方法で接合率（接合率２）を算出した。
接合率１と接合率２との差分、即ち未接合部分の増加率をＮｉ喰われ率として、以下の基準に基づき評価した。その結果を表３に示す。
〇：Ｎｉ喰われ率が１０％以下
△：Ｎｉ喰われ率が１０％超２０％以下
×：Ｎｉ喰われ率が２０％超

（３）ＰＣＴサイクル試験（Ｐｏｗｅｒ ｃｙｃｌｅ ｔｅｓｔ）
以下の用具を使用する以外は（１）接合性確認試験と同じ条件にて各試験用接合体を作製した。
・発熱（Ｔｈｅｒｍａｌ－ｔｅｓｔ Ｅｎｇｉｎｅｅｒｉｎｇ Ｇｒｏｕｐ）チップ（Ｓｉチップ（サイズ：５ｍｍ□、厚み：０．４ｍｍ、接合面側にＴｉ成膜（０．１μｍ）とＮｉ成膜（２μｍ）が順次積層されている）の表面にヒーター兼温度センサー回路を配線したもの）
・基板（電解ＮｉメッキＣｕ板、サイズ：３９．２ｍｍ×２２ｍｍ×３ｍｍｔ、Ｎｉメッキの厚み：５μｍ）

各試験用接合体について、パワーサイクル試験装置を用いて、以下の条件にてＰＣＴサイクル試験を行った。
各試験用接合体を水冷式コールドプレート上に載置した。
そして各試験用接合体の発熱チップ表面に電圧を印加して、温度センサーにて各試験用接合体の温度変化を計測した。
前記発熱チップへの印加開始（ＯＮ）から５秒間経過した時点で印加を停止した（ＯＦＦ）。ＯＮから５秒経過後（＝ＯＦＦ時）の発熱チップ表面温度のＴＪは２００℃であった。
次いで、ＯＦＦから２０秒間経過した時点で前記発熱チップへの印加を再開した（ＯＮ）。ＯＦＦから２０秒経過後（＝ＯＮ時）の発熱チップの表面温度のＴＪは５０℃であった。
このＯＮからＯＦＦまでを１サイクルとして、同様のサイクルを繰り返した。

そして、ＯＮからＯＦＦまでの間にＴＪが２４０℃に達した時点でパワーサイクル試験装置を停止した。この時点でのサイクル数（パワーサイクル試験装置の停止を行ったサイクルは含めず）を確認し、以下の基準に基づき評価した。その結果を表３に示す。
〇：３万サイクル以上
△：２万サイクル以上３万サイクル未満
×：２万サイクル未満

（４）発熱チップ割れ確認試験
上記（３）ＰＣＴサイクル試験を行った後の各試験用接合体の発熱チップ表面を超音波顕微鏡（製品名：Ｃ－ＳＡＭ Ｇｅｎ６、ノードソン・アドバンスト・テクノロジー社製）を用いて観察し、発熱チップに亀裂が生じているかどうかを確認した。その結果（亀裂の有無）を表３に示す。

以上に示す通り、実施例に係る接合材を用いて形成された接合部は、高い温度が負荷される場合においても接合部内のクラック発生を抑制でき、高い接合性を維持することができることが分かる。またこれらの接合材は、Ｎｉ喰われ現象の発生や、チップ内の亀裂発生も抑制できることが分かる。
なお、比較例３から５に係る接合材のように、基材部を備えるものであっても、はんだ層を構成するはんだ合金が所定の合金元素を含まなかったり、各合金元素の含有量が所定の範囲外であるものは、接合部内のクラック、Ｎｉ喰われ、Ｓｉチップ内の亀裂の少なくともいずれかが生じてしまうことが分かる。

従って本発明の接合材は、半導体パッケージ、特にパワー半導体パッケージに好適に用いられる。
なお、本実施例においては、半導体素子としてＳｉチップを用いて各試験を行っている。しかし上記各試験条件、特に（３）ＰＣＴサイクル試験の試験条件では、２００℃という高熱が発熱チップに負荷されているにもかかわらず良好な結果を示している。従ってこの結果から、実施例においてＳｉチップに替えてＳｉＣチップ、ＧａＮチップ及びＧａ_２Ｏ_３チップ等の他の半導体素子（パワー半導体素子）を使用した場合においても、同様の効果を発揮し得ることは明らかである。

１０，２０ … 接合材
１１ … 接合部
３０ … 半導体パッケージ
１００，１１０ … 基材部
１０２ … コア基材
１０４ … 第１の金属層
１０６ … 第２の金属層
２００ … はんだ層
３００ … 基板
４００ … 半導体素子
５００ … ワイヤ
６００ … リードフレーム
７００ … はんだ部
８００ … Ｃｕベース基板
９００ … 筐体
１０００ … モールド樹脂

Claims (16)

1. 基材部と、この基材部の上面及び下面を覆うはんだ層とを有する接合材であって、
   前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、
   前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる、接合材。
2. 前記はんだ合金は、更に０．１質量％以上３質量％未満のＡｇを含む、請求項１に記載の接合材。
3. 前記はんだ合金は、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含む、請求項１または請求項２に記載の接合材。
4. 前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ）を満たす、請求項１から請求項３のいずれか１項に記載の接合材。
   Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．１ … （Ａ）
5. 前記コア基材の線膨張係数は、２５ｐｐｍ／Ｋ以下である、請求項１から請求項４のいずれか１項に記載の接合材。
6. 前記コア基材の熱伝導率は、２５Ｗ／（ｍ・Ｋ）以上である、請求項１から請求項５のいずれか１項に記載の接合材。
7. 前記第１の金属層は、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇのいずれかからなる、請求項１から請求項６のいずれか１項に記載の接合材。
8. 前記第２の金属層は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物及びＳｎ－Ａｕ系金属間化合物の少なくともいずれかを含む、請求項１から請求項７のいずれか１項に記載の接合材。
9. 基板と、半導体素子と、当該基板及び半導体素子とを接合する接合部とを有する半導体パッケージであって、
   前記接合部は、接合材を用いて形成されたものであり、
   前記接合材は、基材部と、この基材部の上面及び下面を覆うはんだ層とを有し、
   前記基材部は、コア基材と、このコア基材の少なくとも一方面にコア基材側から順に第１の金属層と第２の金属層とを有し、
   前記はんだ層は、Ｃｕを１質量％以上８質量％以下と、Ｓｂを１０質量％以上３０質量％以下と、Ｎｉを０．０１質量％以上０．５質量％以下と、Ｃｏを０．００１質量％以上０．５質量％以下とを含み、残部がＳｎからなるはんだ合金からなる、半導体パッケージ。
10. 前記はんだ合金は、更に０．１質量％以上３質量％未満のＡｇを含む、請求項９に記載の半導体パッケージ。
11. 前記はんだ合金は、更にＡｌ、Ｔｉ、Ｓｉ、Ｆｅ及びＧｅの少なくともいずれかを含む、請求項９または請求項１０に記載の半導体パッケージ。
12. 前記はんだ合金のＣｕ及びＮｉの含有量（質量％）は、下記式（Ａ）を満たす、請求項９から請求項１１のいずれか１項に記載の半導体パッケージ。
    Ｎｉの含有量（質量％）／（Ｃｕの含有量（質量％）＋Ｎｉの含有量（質量％））＜０．１ … （Ａ）
13. 前記コア基材の線膨張係数は、２５ｐｐｍ／Ｋ以下である、請求項９から請求項１２のいずれか１項に記載の半導体パッケージ。
14. 前記コア基材の熱伝導率は、２５Ｗ／（ｍ・Ｋ）以上である、請求項９から請求項１３のいずれか１項に記載の半導体パッケージ。
15. 前記第１の金属層は、Ｎｉ、Ｓｎ、Ｃｕ、ＡｕまたはＡｇのいずれかからなる、請求項９から請求項１４のいずれか１項に記載の半導体パッケージ。
16. 前記第２の金属層は、Ｓｎ－Ｎｉ系金属間化合物、Ｓｎ－Ａｇ系金属間化合物、Ｓｎ－Ｃｕ系金属間化合物及びＳｎ－Ａｕ系金属間化合物の少なくともいずれかを含む、請求項９から請求項１５のいずれか１項に記載の半導体パッケージ。
    

Images