JP7525783B2

JP7525783B2 - 半導体遮断装置

Info

Publication number: JP7525783B2
Application number: JP2020144959A
Authority: JP
Inventors: 玄紀豊田; 知宏高野
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 2020-08-28
Filing date: 2020-08-28
Publication date: 2024-07-31
Anticipated expiration: 2040-08-28
Also published as: JP2022039777A

Description

本発明の一態様は、半導体遮断装置に関する。

近年、半導体遮断装置（半導体遮断器）について、様々な技術が提案されている。例えば、特許文献１には、事故発生時に速やかに電流を遮断するとともに、電力系統が正常に動作している場合にサージ電圧の発生を抑制して電流を遮断することを一目的とした半導体遮断器が開示されている。また、特許文献２には、トランジスタの遮断時に発生する過電圧を一定の設定起電圧以下に抑制しつつ、高速に過電流を遮断することを一目的とした半導体遮断器が開示されている。

特許第６４９７４８８号公報特開２０１５－１２７０６号公報

但し、後述する通り、半導体遮断装置の汎用性を向上させるための工夫点には、なお改善の余地がある。本発明の一態様は、従来よりも汎用性に優れた半導体遮断装置を提供することを目的とする。

上記の課題を解決するために、本発明の一態様に係る半導体遮断装置は、半導体スイッチと、上記半導体スイッチに流れる電流値を検出する電流センサと、上記電流値に対応する連続通電許容時間を示す限時特性に基づき、上記半導体スイッチを遮断する制御部と、を備えている。

本発明の一態様によれば、従来よりも汎用性に優れた半導体遮断装置を提供できる。

実施形態１の半導体遮断装置の要部の構成を示すブロック図である。実施形態１のスイッチング制御部に設定されている限時特性を例示するグラフである。比較例としての半導体遮断装置の要部の構成を示すブロック図である。実施形態２の半導体遮断装置の要部の構成を示すブロック図である。実施形態２のスイッチング制御部に設定されている限時特性を例示するグラフである。実施形態３の半導体遮断装置の要部の構成を示すブロック図である。

〔実施形態１〕
実施形態１の半導体遮断装置１について、以下に説明する。説明の便宜上、実施形態１にて説明した部材と同じ機能を有する部材については、以降の各実施形態では、同じ符号を付記し、その説明を繰り返さない。なお、簡潔のため、公知技術と同様の事項についても、説明を適宜省略する。また、各図に示されている装置構成は、説明の便宜上のための単なる一例である。従って、各部材の位置関係は、各図の例に限定されない。さらに、明細書中において以下に述べる各数値も、単なる一例であることに留意されたい。また、各グラフは、必ずしもスケール通りに図示されていないことにも留意されたい。

（半導体遮断装置１の概要）
図１は、半導体遮断装置１の要部の構成を示すブロック図である。半導体遮断装置１は、第１端子Ｔ１と第２端子Ｔ２との間に設けられている。半導体遮断装置１は、第１端子Ｔ１と第２端子Ｔ２との間に流れる電流（例：第１端子Ｔ１から第２端子Ｔ２へと流れる電流）を選択的に遮断できるように構成されている。一例として、第１端子Ｔ１は不図示の電源に接続されており、第２端子Ｔ２は不図示の負荷装置に接続されている。

実施形態１では、簡単のため、半導体遮断装置１が直流半導体遮断装置である場合を例示する。実施形態１において述べる各電圧および各電流の値は、各電圧および各電流の大きさ（絶対値）である。但し、半導体遮断装置１は、交流半導体遮断装置であってもよい。この場合、実施形態１において述べる各電圧および各電流の値は、各電圧および各電流の実効値と読み替えられてもよい。

半導体遮断装置１は、制御回路１０（制御部）、半導体スイッチ２０、電流センサ３０、電圧センサ３５、スナバ回路４０、および機械式スイッチ５０を備えている。制御回路１０は、スイッチング制御部１１０およびＶ／Ｉ変換部１２０（電圧電流変換部）を備えている。実施形態１では、制御回路１０は、ＦＰＧＡ（Field Programmable Gate Array）によって構成されている。

半導体スイッチ２０は、第１端子Ｔ１と第２端子Ｔ２との間に設けられている。半導体スイッチ２０のＯＮ／ＯＦＦ（スイッチング状態，導通状態）は、当該半導体スイッチ２０に印加されるスイッチング制御信号に応じて制御される。実施形態１の例では、半導体スイッチ２０の導通状態は、当該半導体スイッチ２０のゲートＧに印加されるゲート制御信号に応じて制御される。ゲート制御信号は、本発明の一態様に係るスイッチング制御信号の一例である。後述するように、ゲート制御信号は、制御回路１０によって生成される。

半導体遮断装置１の通常動作時には、半導体スイッチ２０はＯＮされている。なお、「半導体スイッチ２０がＯＮされている」いう文言は、「半導体スイッチ２０が導通している（閉路されている）」と読み替えることができる。これに対し、「半導体スイッチ２０がＯＦＦされている」いう文言は、「半導体スイッチ２０が非導通である（開路されている，遮断されている）」と読み替えることができる。半導体スイッチ２０のＯＮ／ＯＦＦについてのこれらの記載は、機械式スイッチ５０についても同様に当てはまる。

図１では、半導体スイッチ２０としてＩＧＢＴ（Insulated Gate Bipolar Transistor，絶縁ゲートバイポーラトランジスタ）が例示されている。図１の例では、半導体スイッチ２０のエミッタは、節点Ｎ３を介して、第２端子Ｔ２と接続されている。また、半導体スイッチ２０のコレクタは、節点Ｎ２および機械式スイッチ５０を介して、第１端子Ｔ１に接続されている。

但し、当然ながら、半導体スイッチ２０は、ＩＧＢＴに限定されない。半導体スイッチ２０は、スイッチング制御信号に応じて導通状態が制御可能な任意の半導体素子であればよい。例えば、半導体スイッチ２０は、ＧＴＯ（Gate Turn-Off thyristor）であってもよい。

スナバ回路４０は、半導体スイッチ２０の遮断時に発生する過電圧を抑制するための保護回路の一例である。スナバ回路４０は、半導体スイッチ２０と並列に接続されている。図１の例では、スナバ回路４０の２つの端子は、節点Ｎ１およびＮ３にそれぞれ接続されている。節点Ｎ１は節点Ｎ２と同電位の節点であり、節点Ｎ４は節点Ｎ３と同電位の端子である。

機械式スイッチ５０は、第１端子Ｔ１と第２端子Ｔ２との間の電路において、半導体スイッチ２０の前段（すなわち、半導体スイッチ２０よりも第１端子Ｔ１に近い側）に設けられている。図１に示されるように、半導体遮断装置１の通常動作時には、機械式スイッチ５０はＯＮされている。

機械式スイッチ５０は、半導体スイッチ２０によって第１端子Ｔ１と第２端子Ｔ２との間に流れる電流が遮断された後に、第１端子Ｔ１と第２端子Ｔ２とをさらに電気的に絶縁するために設けられている。従って、半導体スイッチ２０がＯＦＦされた後に、機械式スイッチ５０がＯＦＦされる。このように、機械式スイッチ５０は、半導体遮断装置１における予備的なスイッチである。機械式スイッチ５０の導通状態は、制御回路１０によって制御されてよい。

なお、図１では、スナバ回路４０および機械式スイッチ５０を備えた半導体遮断装置１が例示されているが、スナバ回路４０および機械式スイッチ５０は、半導体遮断装置１における必須の構成要素ではないことに留意されたい。

電流センサ３０は、半導体スイッチ２０に流れる電流を検出する。図１の例では、電流センサ３０は、第１端子Ｔ１と機械式スイッチ５０との間に設けられている。なお、スナバ回路４０のインピーダンスは十分に大きいため、半導体スイッチ２０がＯＮされている場合には、スナバ回路４０に流れる電流はほぼ０である（無視できる）。それゆえ、図１の電流センサ３０を通過する電流は、半導体スイッチ２０に流れる電流と見なすことができる。

また、電流センサ３０は、図１の例とは異なる位置に配置されてもよい。例えば、電流センサ３０は、節点Ｎ１と節点Ｎ２との間に配置されていてもよい。なお、半導体スイッチ２０に流れる電流は、負荷装置に流れる電流と読み替えることもできる。

本明細書では、電流センサ３０によって検出された電流の値（電流値）を、第１電流値とも称する。図１に示すように、スイッチング制御部１１０（より詳細には、後述する第１判定部１１１および第２判定部１１２）は、電流センサ３０から第１電流値を取得する。以下では、第１電流値をＩ１とも表記する。

電圧センサ３５は、半導体スイッチ２０に印加される電圧を検出する。図１の例では、電圧センサ３５は、節点Ｎ２と節点Ｎ３との電位差を検出する。すなわち。電圧センサ３５は、半導体スイッチ２０のコレクタ・エミッタ間の電位差を検出する。

本明細書では、便宜上、電圧センサ３５によって検出された電圧の値（電圧値）を、第１電圧値とも称する。以下では、第１電圧値をＶ１とも表記する。Ｖ／Ｉ変換部１２０は、電圧センサ３５からＶ１を取得する。そして、Ｖ／Ｉ変換部１２０は、公知の演算（変換演算）を実行することにより、Ｖ１を電流値へと変換する。本明細書では、Ｖ／Ｉ変換部１２０による変換演算によって導出された電流値を、第２電流値とも称する。図１に示すように、スイッチング制御部１１０（より詳細には、後述する第３判定部１１３）は、Ｖ／Ｉ変換部１２０から第２電流値を取得する。以下では、第２電流値をＩ２とも表記する。

Ｖ／Ｉ変換部１２０における変換演算は、Ｖ１と正の相関を有するＩ２が導出されるように行われる。一例として、Ｖ／Ｉ変換部１２０は、Ｖ１とＩ２との間の比例関係を表す所定の比例式を用いて、変換演算を行う。このため、実施形態１におけるＩ２は、Ｖ１の大きさを表す指標の１つであると言える。

（スイッチング制御部１１０）
スイッチング制御部１１０は、第１判定部１１１、第２判定部１１２、第３判定部１１３、およびＯＲ回路１１９を備えている。また、スイッチング制御部１１０は、不図示のタイマを備えている。

実施形態１におけるスイッチング制御部１１０では、（ｉ）第１電流値に対応する限時特性（より詳細には、第１電流値に対応する連続通電許容時間を示す限時特性）と、（ｉｉ）第２電流値（より詳細には、第２電流値に対応する連続通電許容時間を示す限時特性）に対応する限時特性と、が予め設定されている。本明細書では、第１電流値に対応する限時特性を、第１種限時特性とも称する。また、第２電流値に対応する限時特性を、第２種限時特性とも称する。

図２は、スイッチング制御部１１０に設定されている限時特性を例示するグラフである。図２のグラフにおける横軸は、電流値を示す。横軸の単位は、半導体遮断装置１の定格電流値を基準値（１００％）とした％値である。図２のグラフにおける縦軸は、連続通電許容時間（ある電流値の連続的な通電が許容される時間）を示す。図２の縦軸では、連続通電許容時間は、「時間」と略記されている。縦軸の単位は、秒（ｓ）である。以下、図２のグラフにおける横軸の値（電流値）をＩ、縦軸の値（時間）をｔと称する。

図２のグラフにおける関数ＯＣ１および関数ＯＣ２は、第１種限時特性を規定する関数である。なお、「ＯＣ」という文言は、「Over Current」の略記を意図している。関数ＯＣ１および関数ＯＣ２はそれぞれ、第１判定部１１１および第２判定部１１２において予め設定されている。他方、関数ＯＣ３は、第２種限時特性を規定する関数である。関数ＯＣ３は、第３判定部１１３において予め設定されている。以下の説明では、関数ＯＣ１～ＯＣ３をそれぞれ、単にＯＣ１～ＯＣ３とも略記する。なお、図２に示されるように、０＜Ｉａ＜Ｉｂ＜Ｉｃであり、かつ、０＜ｔｃ＜ｔｂ＜ｔａである。

図２に示されるように、ＯＣ１は、Ｉａ≦Ｉ≦Ｉｂの範囲における第１種限時特性を規定する。図２の例では、Ｉａ＝１０５％、Ｉｂ＝１３０％である。図２の例におけるＩａおよびＩｂの値は、「ＪＩＳＣ８２０１－２－１」に記載されている過負荷条件の指示値に準用して設定されている。

図２の例におけるＯＣ１は、点Ａ（Ｉａ，ｔａ）と点Ｂ（Ｉｂ，ｔｂ）とを結ぶ直線として設定されている。すなわち、ＯＣ１は、以下の式（１）、
ｔ＝｛（ｔｂ－ｔａ）／（Ｉｂ－Ｉａ）｝×（Ｉ－Ｉａ）＋ｔａ …（１）
の通り設定されている。図２の例では、ｔａ＝１０^３ｓ、ｔｂ＝１０^０ｓ＝１ｓである。図２の例におけるｔａおよびｔｂの値は、機械式スイッチ５０の仕様定格に準拠して設定されている。

ＯＣ２は、Ｉｂ≦Ｉ≦Ｉｃの範囲における第１種限時特性を規定する。図２の例では、Ｉｃ＝１５００％である。図２の例におけるＩｃの値は、半導体スイッチ２０に短時間の通電が許容される電流値の上限値として設定されている。

図２の例におけるＯＣ２は、点Ｂ（Ｉｂ，ｔｂ）と点Ｃ（Ｉｃ，ｔｃ）とを結ぶ直線として設定されている。すなわち、ＯＣ２は、以下の式（２）、
ｔ＝｛（ｔｃ－ｔｂ）／（Ｉｃ－Ｉｂ）｝×（Ｉ－Ｉｂ）＋ｔｂ …（２）
の通り設定されている。図２の例では、ｔｃ＝１０^ー６ｓ＝１μｓである。図２の例におけるｔｃの値は、例えば負荷装置の短絡故障が生じた場合に、半導体スイッチ２０を高速遮断することを意図して設定されている。従って、ｔｃは、ｔａおよびｔｂに比べて十分に短い時間（例：μｓオーダの時間）として設定されている。

式（１）および（２）から明らかである通り、ＯＣ１およびＯＣ２は、Ｉ（電流値）が大きくなるにつれて、ｔ（電流値Ｉに対応する連続通電許容時間）が小さくなるように設定されている。すなわち、ＯＣ１およびＯＣ２は、反限時特性を規定する。このように、第１種限時特性は、反限時特性として設定されている。以上のことから、ＯＣ１によって規定される反限時特性は、第１反限時特性（あるいは、第１種限時特性内第１限時特性）と称されてもよい。同様に、ＯＣ２によって規定される反限時特性は、第２反限時特性（あるいは、第１種限時特性内第２限時特性）と称されてもよい。

以上のことから、Ｉａは、第１種限時特性における（より詳細には、第１種限時特性内第１限時特性における）電流設定値の下限値と称されてもよい。また、ｔａは、第１種限時特性における連続通電許容時間の設定値の上限値と称されてもよい。

Ｉｂは、第１種限時特性内第１限時特性における電流設定値の上限値と称されてもよい。Ｉｂは、第１種限時特性内第２限時特性における電流設定値の下限値でもある。また、ｔｂは、第１種限時特性内第１限時特性における連続通電許容時間の設定値の下限値と称されてもよい。ｔｂは、第１種限時特性内第２限時特性における連続通電許容時間の設定値の上限値でもある。

ＯＣ３は、Ｉ≧Ｉｃの範囲において第２種限時特性を規定する。図２の例におけるＯＣ３は、点Ｃを通り、かつ、横軸に平行な直線として設定されている。すなわち、ＯＣ３は、以下の式（３）、
ｔ＝ｔｃ …（３）
の通り設定されている。このように、ＯＣ３は、Ｉによらず一定値（ｔｃ）を取る関数（定数関数）として設定されている。すなわち、ＯＣ３は、定限時特性を規定する。このように、第２種限時特性は、定限時特性として設定されている。

以上のことから、ｔｃは、定限時特性における連続通電許容時間の設定値と称されてもよい。ｔｃは、第１種限時特性における（より詳細には、第１種限時特性内第２限時特性における）連続通電許容時間の設定値の下限値でもある。また、Ｉｃは、第２種限時特性における電流設定値の下限値と称されてもよい。Ｉｃは、第１種限時特性における（より詳細には、第１種限時特性内第２限時特性における）電流設定値の上限値でもある。

続いて、第１判定部１１１～第３判定部１１３の動作について述べる。第１判定部１１１は、電流センサ３０からＩ１を取得する。Ｉａ≦Ｉ１≦Ｉｂである場合、第１判定部１１１は、ＯＣ１を用いて、Ｉ１に対応する連続通電許容時間（以下、ｔ１１と称する）を算出する。具体的には、第１判定部１１１は、Ｉ１を式（１）のＩに代入することにより、ｔ１１を算出する。続いて、第１判定部１１１は、Ｉ１以上の電流値がｔ１１よりも長い時間に亘って持続しているか否かを判定する。以下では、「Ｉ１以上の電流値がｔ１１よりも長い時間に亘って持続している」という条件を、第１遮断条件とも称する。

第１判定部１１１は、自身の判定結果を示す信号である第１判定結果信号（以下、Ｘ１と称する）を生成し、Ｘ１をＯＲ回路１１９に供給する。実施形態１におけるＸ１は、２値のデジタル信号である。この点については、後述するＸ２およびＸ３についても同様である。実施形態１では、第１判定部１１１は、第１遮断条件が満たされていると判定した場合に、Ｘ１＝１としてＸ１の値（信号値）を設定する。その他の場合、第１判定部１１１は、Ｘ１＝０としてＸ１の値を設定する。

第２判定部１１２は、電流センサ３０からＩ１を取得する。Ｉｂ≦Ｉ１≦Ｉｃである場合、第２判定部１１２は、ＯＣ２を用いて、Ｉ１に対応する連続通電許容時間（以下、ｔ１２と称する）を算出する。具体的には、第２判定部１１２は、Ｉ２を式（２）のＩに代入することにより、ｔ１２を算出する。Ｉ１以上の電流値がｔ１２よりも長い時間に亘って持続しているか否かを判定する。以下では、「Ｉ１以上の電流値がｔ１２よりも長い時間に亘って持続している」という条件を、第２遮断条件とも称する。

第２判定部１１２は、自身の判定結果を示す第２判定結果信号（以下、Ｘ２と称する）を生成し、Ｘ２をＯＲ回路１１９に供給する。実施形態１では、第２判定部１１２は、第２遮断条件が満たされていると判定した場合に、Ｘ２＝１としてＸ２の値を設定する。その他の場合、第２判定部１１２は、Ｘ２＝０としてＸ２の値を設定する。

第３判定部１１３は、Ｖ／Ｉ変換部１２０からＩ２を取得する。Ｉ２≧Ｉｃである場合、第３判定部１１３は、ＯＣ３を用いて、Ｉ２に対応する連続通電許容時間（以下、ｔ１３と称する）を算出する。実施形態３では、第３判定部１１３は、Ｉ２の大きさによらず、ｔ１３＝ｔｃとして、ｔ１３を設定する（上述の式（３）を参照）。続いて、第３判定部１１３は、Ｉ２以上の電流値がｔ１３よりも長い時間に亘って持続しているか否かを判定する。以下では、「Ｉ２以上の電流値がｔ１３よりも長い時間に亘って持続している」という条件を、第３遮断条件とも称する。

第３判定部１１３は、自身の判定結果を示す第３判定結果信号（以下、Ｘ３と称する）を生成し、Ｘ３をＯＲ回路１１９に供給する。実施形態１では、第３判定部１１３は、第３遮断条件が満たされていると判定した場合に、Ｘ３＝１としてＸ３の値を設定する。その他の場合、第３判定部１１３は、Ｘ３＝０としてＸ３の値を設定する。

実施形態１におけるＯＲ回路１１９は、３入力１出力の論理ゲートの一例である。ＯＲ回路１１９には、（ｉ）第１判定部１１１からＸ１が、（ｉｉ）第２判定部１１２からＸ２が、（ｉｉｉ）第３判定部１１３からＸ３が、それぞれ入力される。ＯＲ回路１１９は、Ｘ１とＸ２とＸ３との和（論理和）を、出力信号（以下、Ｙと称する）として生成する。

すなわち、ＯＲ回路１１９は、以下の式（４）、
Ｙ＝Ｘ１＋Ｘ２＋Ｘ３ …（４）
の通り、Ｙを生成する。そして、ＯＲ回路１１９は、ＹをゲートＧに供給する。実施形態１におけるＹは、ゲート制御信号の一例である。以上のことから、本発明の一態様に係るスイッチング制御部は、スイッチング制御信号生成部（ゲート制御信号生成部）と称されてもよい。

実施形態１では、Ｙ＝１がゲートＯＦＦ信号に、Ｙ＝０がゲートＯＮ信号（ゲート）にそれぞれ相当する。上述の式（４）から明らかである通り、Ｘ１、Ｘ２、およびＸ３の少なくともいずれか１つの値が１である場合に、Ｙ＝１となる。従って、第１遮断条件、第２遮断条件、および第３遮断条件の少なくともいずれか１つが満たされている場合には、ゲートＯＦＦ信号としてのＹがゲートＧに供給されることにより、半導体スイッチ２０がＯＦＦされる。

他方、Ｘ１、Ｘ２、およびＸ３の全ての値が０である場合には、Ｙ＝０となる。従って、第１遮断条件、第２遮断条件、および第３遮断条件の全てが満たされていない場合には、ゲートＯＮ信号としてのＹがゲートＧに供給されることにより、半導体スイッチ２０がＯＮされる。

（比較例）
半導体遮断装置１の効果の説明に先立ち、比較例としての半導体遮断装置１ｒについて述べる。図３は、半導体遮断装置１ｒの要部の構成を示すブロック図である。半導体遮断装置１ｒは、従来の半導体遮断装置の一例である。半導体遮断装置１ｒの制御回路を、制御回路１０ｒと称する。制御回路１０ｒでは、制御回路１０とは異なり、判定部１１１ｒのみによって、スイッチング制御部が構成されている。また、半導体遮断装置１ｒは、半導体遮断装置１とは異なり、電圧センサ３５およびＶ／Ｉ変換部１２０を有していない。

判定部１１１ｒは、第１判定部１１１と対になる判定部である。但し、判定部１１１ｒでは、第１判定部１１１とは異なり、限時特性（第１種限時特性）が設定されていない。以下に述べるように、半導体遮断装置１ｒでは、Ｉ１の持続時間に拘らず、Ｉ１の瞬時値のみに基づき、半導体スイッチ２０の導通状態が制御される。

判定部１１１ｒは、電流センサ３０からＩ１を取得する。判定部１１１ｒは、Ｉ１が所定の閾値Ｉｔｈを超えているか否かを判定する。以下では、「Ｉ１がＩｔｈを超えている（Ｉ１＞Ｉｔｈである）」という条件を、比較例における遮断条件とも称する。なお、Ｉｔｈは、比較例における半導体スイッチ２０の定格遮断電流と呼称されてもよい。一例として、Ｉｔｈ＝２００％である。そして、判定部１１１ｒは、自身の判定結果を示す信号である判定結果信号（以下、Ｘｒと称する）を生成し、ＸｒをゲートＧに供給する。比較例では、Ｘｒがゲート制御信号として用いられる。

判定部１１１ｒは、比較例における遮断条件が満たされていると判定した場合、Ｘｒ＝１としてＸｒの値を設定する。その他の場合、判定部１１１ｒは、Ｘｒ＝０としてＸｒの値を設定する。比較例では、Ｘｒ＝１がゲートＯＦＦ信号に、Ｘｒ＝０がゲートＯＮ信号にそれぞれ相当する。従って、比較例では、遮断条件が満たされている場合に、ゲートＯＦＦ信号としてのＸｒがゲートＧに供給されることにより、半導体スイッチ２０がＯＦＦされる。他方、遮断条件が満たされていない場合には、ゲートＯＮ信号としてのＸｒがゲートＧに供給されることにより、半導体スイッチ２０がＯＮされる。

（効果）
比較例の半導体遮断装置１ｒに示される通り、従来の半導体遮断装置では、Ｉ１の持続時間に拘らず、Ｉ１の瞬時値のみに基づき、半導体スイッチ２０の導通状態が制御されることが一般的であった。

これに対し、本願の発明者ら（以下、発明者らと称する）は、「半導体スイッチ２０の導通状態を制御するための限時特性を設定する」という、従来とは異なる新たな着想を得た。例えば、上述の特許文献１～２には、当該着想については何ら言及されていない。そして、発明者らは、当該着想に基づき半導体遮断装置１を新たに創作した。

負荷装置には、当該負荷装置の事故に起因しない一時的な大電流（以下、非事故時大電流）が流れる場合があることが知られている。非事故時大電流の一例としては、負荷装置の起動時に当該負荷装置に流れる突入電流を挙げることができる。非事故時大電流は、事故電流（負荷装置の事故に起因する大電流）ではないので、当該非事故時大電流を半導体遮断装置によって遮断する必要はない。

しかしながら、従来の半導体遮断装置（例：半導体遮断装置１ｒ）では、Ｉｔｈよりも大きい非事故時大電流（Ｉ１）が瞬時的に流れると、半導体スイッチ２０がＯＦＦされる。このように、半導体遮断装置１ｒでは、半導体スイッチ２０の不要な遮断が生じうる。

これに対し、半導体遮断装置１では、従来の機械的遮断装置と同様に、限時特性が設定されている。具体的には、半導体遮断装置１では、第１種限時特性（反限時特性）が設定されている。それゆえ、半導体遮断装置１では、第１種限時特性に基づき、半導体スイッチ２０の導通状態を制御できる（半導体スイッチ２０を遮断できる）。

このため、半導体遮断装置１では、Ｉｔｈよりも大きい非事故時大電流（Ｉ１）が瞬時的に流れた場合であっても、当該非事故時大電流の通電時間はごく短いため、半導体スイッチ２０はＯＮのまま維持される。このように、半導体遮断装置１によれば、半導体遮断装置１ｒとは異なり、半導体スイッチ２０の不要な遮断を防止することが可能となる。以上の通り、半導体遮断装置１によれば、従来よりも汎用性に優れた半導体遮断装置を提供できる。

なお、半導体遮断装置１は、従来の機械的遮断装置の取り扱いに慣れたユーザにとっても運用が容易である。上述の通り、半導体遮断装置１では、従来の機械的遮断装置と同様の限時特性が設定されているためである。このため、半導体遮断装置１は、従来の半導体遮断装置の取り扱いに不慣れなユーザに対して、特に有益であると言える。

加えて、半導体遮断装置１では、第２種限時特性（定限時特性）がさらに設定されている。それゆえ、半導体遮断装置１では、第２種限時特性にさらに基づき、半導体スイッチ２０の導通状態を制御できる（半導体スイッチ２０を遮断できる）。

第２種限時特性は、従来の機械的遮断装置では設けられていない限時特性である。第２種限時特性を設けることにより、事故電流を高速に遮断できる。事故電流の発生時には、Ｖ１が十分に大きくなり、その結果Ｉ２も十分に大きくなるためである。なお、事故電流の例としては、負荷装置の短絡電流（負荷装置の短絡故障時に、当該負荷装置に流れる電流）を挙げることができる。

このように、半導体遮断装置１では、第２種限時特性を設けることによって、「事故電流の高速遮断」という、従来の半導体遮断装置と同様の効果が実現されている。当該効果は、従来の機械的遮断装置（反限時特性のみを有する遮断装置）では実現しえなかった効果である。以上の通り、半導体遮断装置１によれば、従来の機械的遮断装置と従来の半導体遮断装置との両方の利点を得ることができる。

（補足）
従来の半導体遮断装置では、電流値の取得から半導体スイッチの遮断処理までのデータ処理に、少なくとも数１０μｓ～数１００μｓ程度の時間を要していた。このため、従来の半導体遮断装置では、事故電流を高速遮断するための限時特性（例：実施形態１における第２種限時特性）を設けることは、そもそも困難であった。

これに対し、実施形態１では、制御回路１０（スイッチング制御部１１０およびＶ／Ｉ変換部１２０）は、ＦＰＧＡによって構成されている。ＦＰＧＡは、高速なデータ処理（高速演算）の実現が可能なハードウェアの一例であることが知られている。ＦＰＧＡによれば、電流値（第１電流値および第２電流値）の取得から半導体スイッチ２０の遮断処理までのデータ処理を、数μｓ～数１０μｓ程度の短時間で行うことができる。従って、ＦＰＧＡによれば、数１０Ａ／μｓという急峻な電流値の立上りに対応できる。

以上の通り、ＦＰＧＡによれば、事故電流を高速遮断するための限時特性（特に第２種限時特性）を容易に設定できる。例えば、事故電流を高速遮断するためには、ｔｃは、１０μｓ（１０^－５ｓ）以下に設定されることが好ましい。また、事故電流のさらなる高速遮断のためには、ｔｃは、数μｓ以下に設定されることがより好ましい。一例として、ｔｃは、１μｓ（１０^－６ｓ）以下に設定されることがより好ましい。

また、半導体遮断装置１では、第１種限時特性と第２種限時特性との使い分けという観点から、ＩｃはＩａに比べて十分に大きく設定されることが好ましい。一例として、Ｉｃは、Ｉａの１０倍以上に設定されていることが好ましい。

〔実施形態２〕
実施形態１では、第１種限時特性内第１限時特性と第１種限時特性内第２限時特性との２つの異なる限時特性が、第１種限時特性に含まれている場合を例示した。但し、第１種限時特性内第２限時特性は、必ずしも設定される必要はない。Ｉａ≦Ｉ≦Ｉｃの範囲において、１つの（単一の）第１種限時特性が設定されていてもよい。すなわち、第１種限時特性は、第１種限時特性内第１限時特性のみであってもよい。従って、本発明の一態様に係る半導体遮断装置において、第２判定部１１２は、必須の構成要素ではない。

図４は、実施形態２の半導体遮断装置２の要部の構成を示すブロック図である。半導体遮断装置２の制御回路を、制御回路１０Ａ（制御部）と称する。また、半導体遮断装置２のスイッチング制御部を、スイッチング制御部１１０Ａと称する。スイッチング制御部１１０Ａは、第１判定部１１１Ａ、第３判定部１１３、およびＯＲ回路１１９Ａを備えている。半導体遮断装置２では、半導体遮断装置１とは異なり、第２判定部１１２が設けられていない。

図５は、スイッチング制御部１１０Ａに設定されている限時特性を例示するグラフである。図５の関数ＯＣ１ｖは、第１判定部１１１Ａにおいて予め設定されている。図５に示されるように、ＯＣ１ｖは、Ｉａ≦Ｉ≦Ｉｃの範囲における第１種限時特性（実施形態２における第１種限時特性）を規定する。図５の例におけるＯＣ１ｖは、点Ａ（Ｉａ，ｔａ）と点Ｃ（Ｉｃ，ｔｃ）とを結ぶ直線として設定されている。すなわち、ＯＣ１ｖは、以下の式（５）、
ｔ＝｛（ｔｃ－ｔａ）／（Ｉｃ－Ｉａ）｝×（Ｉ－Ｉａ）＋ｔａ …（５）
の通り設定されている。

第１判定部１１１Ａは、電流センサ３０からＩ１を取得する。そして、第１判定部１１１Ａは、ＯＣ１ｖを用いて、Ｉ１に対応する連続通電許容時間（以下、ｔ１１ｖと称する）を算出する。具体的には、第１判定部１１１Ａは、Ｉ１を式（５）のＩに代入することにより、ｔ１１ｖを算出する。続いて、第１判定部１１１Ａは、Ｉ１以上の電流値がｔ１１ｖよりも長い時間に亘って持続しているか否かを判定する。

以下、「Ｉ１以上の電流値がｔ１１ｖよりも長い時間に亘って持続している」という条件を、実施形態２における第１遮断条件とも称する。第１判定部１１１Ａは、実施形態２における第１遮断条件が満たされていると判定した場合に、Ｘ１＝１としてＸ１の値を設定する。その他の場合、第１判定部１１１Ａは、Ｘ１＝０としてＸ１の値を設定する。

上述の通り、半導体遮断装置２は、第２判定部１１２を有していない。このため、半導体遮断装置２では、２入力１出力の論理ゲートとしてのＯＲ回路１１９Ａが設けられている。ＯＲ回路１１９Ａは、以下の式（６）、
Ｙ＝Ｘ１＋Ｘ３ …（６）
の通り、Ｙを生成する。そして、ＯＲ回路１１９Ａは、ＹをゲートＧに供給する。制御回路１０Ａによっても、第１種限時特性および第２種限時特性に基づき、半導体スイッチ２０を遮断できる。

〔実施形態３〕
実施形態２では、第１種限時特性および第２種限時特性の２種類の限時特性が設定されている場合を例示した。但し、本発明の一態様に係る半導体遮断装置では、第１種限時特性のみが設定されていてもよい。それゆえ、本発明の一態様に係る半導体遮断装置において、電圧センサ３５、Ｖ／Ｉ変換部１２０、第３判定部１１３も、必須の構成要素ではない。また、ＯＲ回路１１９・１１９Ａも、本発明の一態様に係る半導体遮断装置における必須の構成要素ではない。

図６は、実施形態３の半導体遮断装置３の要部の構成を示すブロック図である。半導体遮断装置３の制御回路を、制御回路１０Ｂ（制御部）と称する。制御回路１０Ｂは、第１判定部１１１Ａを備えている。半導体遮断装置３では、半導体遮断装置２とは異なり、電圧センサ３５、Ｖ／Ｉ変換部１２０、第３判定部１１３、およびＯＲ回路１１９Ａが設けられていない。半導体遮断装置３では、第１判定部１１１Ａのみによってスイッチング制御部が構成されている。

図６に示されるように、半導体遮断装置３では、第１判定部１１１Ａは、Ｘ１をゲートＧに供給する。すなわち、半導体遮断装置３では、Ｘ１がゲート制御信号として、ゲートＧに供給されている。実施形態３では、Ｘ＝１がゲートＯＦＦ信号に、Ｘ＝０がゲートＯＮ信号にそれぞれ相当する。以上の通り、制御回路１０Ｂによっても、第１種限時特性に基づき、半導体スイッチ２０を遮断できる。

〔変形例〕
（１）上述の各実施形態では、第１種限時特性が反限時特性である場合を例示した。但し、第１種限時特性は、必ずしも反限時特性でなくともよい。例えば、第１種限時特性は、定限時特性であってもよい。但し、「従来の機械的遮断装置と同様の限時特性を設定する」という趣旨からは、第１種限時特性は反限時特性であることが好ましい。

（２）上述の各実施形態では、第２種限時特性が定限時特性である場合を例示した。但し、第２種限時特性は、必ずしも定限時特性でなくともよい。例えば、第２種限時特性は、反限時特性であってもよい。但し、「演算の簡略化によるデータ処理の高速化」という趣旨からは、第２種限時特性は、定限時特性であることが好ましい。

（３）第１種限時特性には、３つ以上の異なる限時特性が含まれていてもよい。従って、本発明の一態様に係る半導体遮断装置では、ｍ個（ｍは１以上の整数）の異なる限時特性が、第１種限時特性に含まれていてもよい。以下、第１種限時特性に含まれるｉ番目の限時特性を、第１種限時特性内第ｉ限時特性と称する。ｉは、１以上かつｍ以下の任意の整数である。第１種限時特性内第１限時特性～第１種限時特性内第ｍ限時特性はそれぞれ、Ｉ１の異なる範囲において規定されている。

また、第２種限時特性には、２つ以上の限時特性が含まれていてもよい。従って、本発明の一態様に係る半導体遮断装置では、ｎ個（ｎは１以上の整数）の異なる限時特性が、第２種限時特性に含まれていてもよい。以下、第２種限時特性に含まれるｊ番目の限時特性を、第２種限時特性内第ｊ限時特性と称する。ｊは、１以上かつｎ以下の任意の整数である。第２種限時特性内第１限時特性～第２種限時特性内第ｎ限時特性はそれぞれ、Ｉ２の異なる範囲において規定されている。

ｍおよびｎの少なくともいずれかを増加させることにより、より多様な条件を考慮し、半導体スイッチ２０の導通状態を制御できる。それゆえ、例えば、負荷装置のより多様な状態異常に対処することが可能となる。

以上のことから、本発明の一態様に係る半導体遮断装置では、ＯＲ回路は、（ｍ＋ｎ）出力１入力の論理ゲートとして設けられていればよい。実施形態１では、ｍ＝２かつｎ＝１であるので、半導体遮断装置１では、３入力１出力のＯＲ回路１１９が設けられている。また、実施形態２では、ｍ＝１かつｎ＝１であるので、半導体遮断装置２では、２入力１出力のＯＲ回路１１９Ａが設けられている。

なお、実施形態３に示されている通り、本発明の一態様に係る半導体遮断装置では、ｎ＝０であってもよい。実施形態３に示されるように、ｍ＝１かつｎ＝０である場合には、ＯＲ回路を設けることは不要であることに留意されたい。

（４）また、本開示の一態様に係る論理ゲートは、ＯＲ回路に限定されない。本開示の一態様に係る論理ゲートは、（ｍ＋ｎ）個の入力に対し、ゲート制御として利用可能な１つの出力信号を出力できればよい。例えば、本開示の一態様に係る論理ゲートは、ＡＮＤ回路であってもよい。別の例として、当該論理ゲートは、ＮＯＲ回路またはＮＡＮＤ回路であってもよい。

〔ソフトウェアによる実現例〕
半導体遮断装置１～３の制御ブロック（特に、制御回路１０～１０Ｂとして例示されている制御部）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ソフトウェアによって実現してもよい。

後者の場合、半導体遮断装置１～３は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば１つ以上のプロセッサを備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばＣＰＵ（Central Processing Unit）を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ＲＯＭ（Read Only Memory）等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するＲＡＭ（Random Access Memory）などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

１、２、３半導体遮断装置
１０、１０Ａ、１０Ｂ制御回路（制御部）
２０半導体スイッチ
３０電流センサ
３５電圧センサ
１１０、１１０Ａスイッチング制御部
１１１、１１１Ａ第１判定部
１１２第２判定部
１１３第３判定部
１１９、１１９・１１９Ａ、１１９ＡＯＲ回路
１２０Ｖ／Ｉ変換部（電圧電流変換部）
ＯＣ１、ＯＣ２関数（第１種限時特性を規定する関数）
ＯＣ１ｖ関数（第１種限時特性を規定する関数）
ＯＣ３関数（第２種限時特性を規定する関数）
Ｉａ電流値（第１種限時特性における電流設定値の下限値）
Ｉｃ電流値（定限時特性における電流設定値の下限値）
ｔｃ時間（定限時特性における連続通電許容時間の設定値）

Claims

半導体スイッチと、
上記半導体スイッチに流れる第１電流値を検出する電流センサと、
上記第１電流値に対応する連続通電許容時間を示す第１種限時特性に基づき、上記半導体スイッチを遮断する制御部と、を備えている半導体遮断装置であって、
上記半導体遮断装置は、上記半導体スイッチに印加される電圧値を検出する電圧センサをさらに備えており、
上記制御部は、上記電圧値を第２電流値へと変換する電圧電流変換部をさらに備えており、
上記制御部は、上記第２電流値に対応する連続通電許容時間を示す第２種限時特性にさらに基づき、上記半導体スイッチを遮断する、半導体遮断装置。
上記第１種限時特性は、反限時特性である、請求項１に記載の半導体遮断装置。
上記第１種限時特性には、複数の反限時特性が含まれており、
上記複数の反限時特性のそれぞれは、上記第１電流値の異なる範囲において規定されている、請求項２に記載の半導体遮断装置。
上記第２種限時特性は、定限時特性である、請求項１から３のいずれか１項に記載の半導体遮断装置。
上記定限時特性における連続通電許容時間の設定値は、１０μｓ以下である、請求項４に記載の半導体遮断装置。
上記定限時特性における連続通電許容時間の設定値は、１μｓ以下である、請求項５に記載の半導体遮断装置。
上記定限時特性における電流設定値の下限値は、上記第１種限時特性における電流設定値の下限値の１０倍以上である、請求項４から６のいずれか１項に記載の半導体遮断装置。
上記制御部は、ＦＰＧＡ（Field Programmable Gate Array）によって構成されている、請求項１から７のいずれか１項に記載の半導体遮断装置。