JP7522399B2 - ショットキーダイオード - Google Patents

Description

本発明は、ショットキーダイオードに関する。

従来、ジャンクションバリアショットキー（ＪＢＳ）ダイオードと呼ばれる、ｐｎ接合とショットキー接合を組み合わせた構造を有するダイオードが知られている（例えば、特許文献１参照）。ＪＢＳダイオードにおいては、ｐｎダイオード部分にサージ電流を流すことができるため、ｐｎ接合を有しないショットキーバリアダイオードと比較して、サージ電流への耐性に優れる。

特許文献１に記載のＪＢＳダイオードは、ＳｉＣからなるｎ^－型ドリフト層と、ｎ^－型ドリフト層にｐ型不純物をイオン注入することにより得られるｐ型層を有し、ｎ^－型ドリフト層とｐ型層がｐｎ接合を形成している。

また、従来、ゲート電極が半導体層に埋め込まれたトレンチＭＯＳ型のＧａ_２Ｏ_３系ショットキーダイオードが知られている（例えば、特許文献２参照）。Ｇａ_２Ｏ_３系の半導体デバイスは、Ｇａ_２Ｏ_３の広いバンドギャップに代表される物性から、高耐圧・低損失であることが知られている。さらに、特許文献１に記載のショットキーダイオードは、トレンチＭＯＳ構造を用いているため、半導体層の抵抗を増加することなく、より高い耐圧を得ることができる。

特開２００８－２８２９７３号公報 特開２０１８－１４２５７７号公報

しかしながら、特許文献２に示されるようなＧａ_２Ｏ_３系ショットキーダイオードのサージ電流への耐性を向上させようとした場合、ｐ型のＧａ_２Ｏ_３を得ることが非常に困難であるため、Ｇａ_２Ｏ_３層にｐ型不純物を添加してｐｎ接合領域を形成することができない。

本発明の目的は、高耐圧かつ低損失であり、かつサージ電流への耐性に優れたＧａ_２Ｏ_３系のショットキーダイオードを提供することにある。

本発明の一態様は、上記目的を達成するために、下記［１］～［３］のショットキーダイオードを提供する。

［１］Ｇａ_２Ｏ_３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域に接続されたアノード電極と、絶縁膜に覆われた状態で前記複数のトレンチのそれぞれに埋め込まれ、前記アノード電極に電気的に接続されたトレンチアノード電極と、前記ｎ型半導体層の前記アノード電極と反対側に直接又は間接的に接続されたカソード電極と、前記メサ形状領域の一部及び前記アノード電極に接続された、ＮｉＺｎＭｇＯからなるｐ型半導体部材と、を備えた、ショットキーダイオード。
［２］Ｇａ_２Ｏ_３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、前記トレンチ内に埋め込まれた、ＮｉＺｎＭｇＯからなるｐ型半導体部材と、前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域、及び前記ｐ型半導体部材に接続されたアノード電極と、前記ｎ型半導体層の前記アノード電極と反対側に直接又は間接的に接続されたカソード電極と、を備えた、ショットキーダイオード。
［３］前記ｐ型半導体部材の価電子帯の上端のエネルギーが、前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下である、上記［１］又は［２］に記載のショットキーダイオード。

本発明によれば、高耐圧かつ低損失であり、かつサージ電流への耐性に優れたＧａ_２Ｏ_３系のショットキーダイオードを提供することができる。

図１は、第１の実施の形態に係るショットキーダイオードの垂直断面図である。 図２は、ショットキーダイオードがｐ型半導体部材を含む場合（Ａ）と含まない場合（Ｂ）の、突入電流が流れるときの電流－電圧特性を模式的に示すグラフである。 図３は、ｐ型半導体部材とＧａ_２Ｏ_３系単結晶からなるｎ型半導体層のバンド構造と、正孔の流れを模式的に示す図である。 図４は、ｎ型半導体層の典型的な材料であるＧａ_２Ｏ_３と、ｐ型半導体部材の材料であるＮｉＺｎＭｇＯを構成するＮｉＯ、ＭｇＯ、ＺｎＯのバンドダイアグラムを示す。 図５は、第１の実施の形態に係るショットキーダイオードの変形例の垂直断面図である。 図６は、第２の実施の形態に係るショットキーダイオードの垂直断面図である。

〔第１の実施の形態〕
（ショットキーダイオードの構成）
図１は、第１の実施の形態に係るショットキーダイオード１の垂直断面図である。ショットキーダイオード１は、トレンチＭＯＳ構造を有する縦型のショットキーダイオードである。

ショットキーダイオード１は、ｎ型半導体基板１０と、ｎ型半導体基板１０に積層される層であって、そのｎ型半導体基板１０と反対側の面１８に開口する複数のトレンチ１２を有するｎ型半導体層１１と、ｎ型半導体層１１の隣接するトレンチ１２の間のメサ形状領域１１０に接続されたアノード電極１３と、ｎ型半導体基板１０のｎ型半導体層１１と反対側の面上に形成されたカソード電極１４と、ｎ型半導体層１１のトレンチ１２の内面を覆うトレンチ絶縁膜１５と、ｎ型半導体層１１のトレンチ１２内にトレンチ絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に電気的に接続されるアノード電極１６と、メサ形状領域１１０の一部及びアノード電極１３に接続されたｐ型半導体部材と、を有する。

ショットキーダイオード１においては、アノード電極１３とカソード電極１４との間に順方向電圧（アノード電極１３側が正電位）を印加することにより、ｎ型半導体層１１から見たアノード電極１３とｎ型半導体層１１との界面のエネルギー障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。

一方、アノード電極１３とカソード電極１４との間に逆方向電圧（アノード電極１３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。また、アノード電極１３とカソード電極１４との間に逆方向電圧を印加すると、アノード電極１３とｎ型半導体層１１との界面及びトレンチ絶縁膜１５とｎ型半導体層１１との界面から空乏層が拡がる。

一般的に、ショットキーダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。

例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ^２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ^２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。

このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。

例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０^１５ｃｍ^－３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。

本実施の形態に係るショットキーダイオード１は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、ショットキーダイオード１は、高耐圧かつ低損失のショットキーダイオードである。

ｎ型半導体基板１０は、ドナーとしてのＳｉ、Ｓｎ等のＩＶ族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。ｎ型半導体基板１０のドナー濃度は、例えば、１．０×１０^１８ｃｍ^－３以上かつ１．０×１０^２０ｃｍ^－３以下である。ｎ型半導体基板１０の厚さは、例えば、１０～６００μｍである。ｎ型半導体基板１０は、例えば、Ｇａ_２Ｏ_３系単結晶基板である。

ここで、Ｇａ_２Ｏ_３系単結晶とは、Ｇａ_２Ｏ_３単結晶、又は、Ａｌ、Ｉｎの一方若しくは両方が添加されたＧａ_２Ｏ_３単結晶であり、（Ｇａ_ｘＡｌ_ｙＩｎ_{（１－ｘ－ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される組成を有するＧａ_２Ｏ_３系半導体の単結晶である。Ｇａ_２Ｏ_３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ_２Ｏ_３単結晶は、例えば、β型の結晶構造を有する。

ｎ型半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のＩＶ族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。ｎ型半導体層１１のドナー濃度は、ｎ型半導体基板１０のドナー濃度よりも低い。ｎ型半導体層１１は、例えば、Ｇａ_２Ｏ_３系単結晶基板であるｎ型半導体基板１０上にエピタキシャル成長したエピタキシャル層である。

なお、ｎ型半導体基板１０とｎ型半導体層１１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、ｎ型半導体基板１０上にｎ型半導体層１１をエピタキシャル成長させる場合に用いられる。ｎ型半導体層１１の成長初期は、ドーパントの取り込み量が不安定であったり、基板であるｎ型半導体基板１０からのアクセプター不純物の拡散があったりするため、ｎ型半導体基板１０上にｎ型半導体層１１を直接成長させると、ｎ型半導体層１１のｎ型半導体基板１０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、ｎ型半導体層１１よりも高い濃度に設定され、より好ましくは、ｎ型半導体基板１０よりも高い濃度に設定される。

ｎ型半導体層１１のドナー濃度が増加するほど、ショットキーダイオード１の各部の電界強度が増加する。ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度、ｎ型半導体層１１中の最大電界強度、及びトレンチ絶縁膜１５中の最大電界強度を低く抑えるためには、ｎ型半導体層１１のドナー濃度がおよそ６．０×１０^１６ｃｍ^－３以下であることが好ましい。一方、ドナー濃度が小さくなるほどｎ型半導体層１１の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を得るためには、３．０×１０^１６ｃｍ^－３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば１．０×１０^１６ｃｍ^－３程度まで下げることが好ましい。

ｎ型半導体層１１の厚さＴが増加するほど、ｎ型半導体層１１中の最大電界強度及びトレンチ絶縁膜１５中の最大電界強度が低減する。ｎ型半導体層１１の厚さＴをおよそ６μｍ以上にすることにより、ｎ型半導体層１１中の最大電界強度及びトレンチ絶縁膜１５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、ショットキーダイオード１の小型化の観点から、ｎ型半導体層１１の厚さＴはおよそ５．５μｍ以上かつ９μｍ以下であることが好ましい。

トレンチ１２の深さＤによってショットキーダイオード１の各部の電界強度が変化する。ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度、ｎ型半導体層１１中の最大電界強度、及びトレンチ絶縁膜１５中の最大電界強度を低く抑えるためには、トレンチ１２の深さＤがおよそ２μｍ以上かつ６μｍ以下であることが好ましく、およそ３μｍ以上かつ４μｍ以下であることがより好ましい。

トレンチ１２の幅Ｗ_ｔは、アノード電極１３直下の領域の電界強度とは無関係のため、自由に設定できる。トレンチ１２内には電流が流れないため、幅Ｗ_ｔは可能な限り狭い方が好ましい。しかしながら、幅Ｗ_ｔを微細化し過ぎると、トレンチ１２内へのトレンチ絶縁膜１５及びアノード電極１６の埋め込みが困難になり、製造歩留まりが悪化する。一方、本発明者の検討により、幅Ｗ_ｔが３μｍ以上になると幅Ｗ_ｔが増えてもアノード電極１６の埋め込み性にほとんど影響がないことがわかっている。また、幅Ｗ_ｔが０．５μｍ未満になると、トレンチ１２の形成のために特殊な露光装置が必要になり、製造コストが増加する場合がある。よって、幅Ｗ_ｔは、０．５μｍ以上、３μｍ以下であることが好ましい。

ｎ型半導体層１１の隣接するトレンチ１２の間のメサ形状部分１１０の幅Ｗ_ｍが低減するほど、ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度が低減する。ｎ型半導体層１１中のアノード電極１３直下の領域中の最大電界強度を低く抑えるためには、メサ形状部分１１０の幅Ｗ_ｍが２．５μｍ以下であることが好ましい。一方、メサ形状部分１１０の幅が小さいほどトレンチ１２の製造難度が上がるため、メサ形状部分１１０の幅Ｗ_ｍが０．５μｍ以上であることが好ましい。

トレンチ絶縁膜１５の誘電率が増加するほど、トレンチ絶縁膜１５中の最大電界強度が低減するため、トレンチ絶縁膜１５は誘電率が高い材料からなることが好ましい。例えば、トレンチ絶縁膜１５の材料としてＡｌ_２Ｏ_３（比誘電率がおよそ９．３）、ＨｆＯ_２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ_２を用いることが特に好ましい。

また、トレンチ絶縁膜１５の厚さが増加するほど、ｎ型半導体層１１中の最大電界強度が低減するが、トレンチ絶縁膜１５中の最大電界強度およびアノード電極１３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、トレンチ絶縁膜１５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、アノード電極１６とｎ型半導体層１１の間に直接電流がほとんど流れない程度の厚さは必要である。

アノード電極１６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。

ショットキーダイオード１中の電界強度は、上述のように、隣接する２つのトレンチ１２の間のメサ形状部分１１０の幅Ｗ_ｍ、トレンチ１２の深さＤ、トレンチ絶縁膜１５の厚さ等の影響を受けるが、トレンチ１２の平面パターンにはほとんど影響を受けない。このため、ｎ型半導体層１１のトレンチ１２の平面パターンは特に限定されない。

カソード電極１４は、ｎ型半導体基板１０とオーミック接触する。カソード電極１４は、Ｔｉ等の金属からなる。カソード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極１４とｎ型半導体基板１０を確実にオーミック接触させるため、カソード電極１４のｎ型半導体基板１０と接触する層がＴｉからなることが好ましい。なお、ショットキーダイオード１がｎ型半導体基板１０を含まない場合は、カソード電極１４は、ｎ型半導体層１１のアノード電極１３と反対側に接続され、ｎ型半導体層１１とオーミック接触する。

ｐ型半導体部材１７は、サージ対策のために用いられる部材であり、ｐ型のＮｉＺｎＭｇＯからなる。ＮｉＺｎＭｇＯは、ＮｉＯ、ＭｇＯ、ＺｎＯを混ぜ合わせることにより得られる、Ｎｉ、Ｍｇ、及びＺｎを含む混晶酸化物である。ＮｉＺｎＭｇＯからなるｐ型半導体部材１７は、アクセプター不純物を含まなくてもよいが、Ｌｉなどのアクセプター不純物を含むと導電率が向上するため好ましい。

ｐ型半導体部材１７を構成するＮｉＺｎＭｇＯの形態は、非晶質、多結晶、単結晶などのいずれでもよい。通常、ＮｉＺｎＭｇＯの成長温度が低いと非晶質のＮｉＺｎＭｇＯが得られ、高いと多結晶のＮｉＺｎＭｇＯが得られる。また、ＮｉＺｎＭｇＯの結晶構造や成長条件、エピタキシャル成長の下地となる結晶の配向などの条件が揃うと単結晶のＮｉＺｎＭｇＯが得られる。ＮｉＺｎＭｇＯからなるｐ型半導体部材１７は、例えば、ＮｉＯターゲット、ＭｇＯターゲット、及びＺｎＯターゲットを用いる高周波スパッタリングにより形成される。高周波スパッタリングは、製造コストの点で他の製法より好ましい。

ｐ型半導体部材１７の価電子帯の上端のエネルギーは、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系半導体の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下であるため、ｐ型半導体部材１７を用いることにより、ショットキーダイオード１をオンにする際に生じ得るサージ電流（突入電流、始動電流などとも呼ばれる）発生時にドリフト層の抵抗を下げることができ、発熱や破損を抑制することができる。

通常、ｐｎダイオードはショットキーダイオードよりもオン電圧が大きい。このため、ショットキーダイオード１がオンになる電圧でｐ型半導体部材１７とｎ型半導体層１１で構成されるｐｎダイオード部分がオンしないような設計にすることができる。例えば、ショットキーダイオード１のオン電圧を１Ｖ程度、ｐｎダイオード部分のオン電圧を２Ｖ程度とすることができる。

これによって、ショットキーダイオード１の通常動作においてはｐｎダイオード部分がオンしないため、ショットキーダイオード本来の高速動作が可能になる。一方、突入電流発生時はショットキーダイオード１の電圧が上昇し、ｐｎダイオード部分がオンする電圧に達し、ｐ型半導体部材１７からｎ型半導体層１１へ正孔が注入される。

そのとき、カソード電極１４からｎ型半導体層１１へはその注入された正孔と同じ数の電子が注入され、ドリフト層の抵抗が大幅に減少する。このため、突入電流という大電流がショットキーダイオード１を流れるが、電圧の上昇は抑えられるため、温度上昇が抑えられ、突入電流によるショットキーダイオード１の損傷を防ぐことができる。

図２は、ショットキーダイオード１がｐ型半導体部材１７を含む場合（Ａ）と含まない場合（Ｂ）の、突入電流が流れるときの電流－電圧特性を模式的に示すグラフである。図２に示されるように、ｐ型半導体部材１７が含まれない場合、電流の増加とともに電圧が上昇し続け、ショットキーダイオード１の温度が急上昇して燃え尽きてしまう。一方、ｐ型半導体部材１７が含まれる場合、ｐｎダイオード部分がオンする電圧Ｖ_ｐｎに達すると、電圧の上昇率が低下する。このように、突入電流によりショットキーダイオード１を流れる電流は上昇するが、電圧の上昇が抑えられるため、温度上昇が抑えられ、ショットキーダイオード１の損傷が防がれる。

図３は、ｐ型半導体部材１７とＧａ_２Ｏ_３系単結晶からなるｎ型半導体層１１のバンド構造と、正孔の流れを模式的に示す図である。図３に示されるように、ｐ型半導体部材１７の価電子帯の上端のエネルギーＥ_Ｖ２がＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーＥ_Ｖ１に２ｅＶを加えたエネルギー以下であれば、ｐ型半導体部材１７からｎ型半導体層１１へ正孔が注入され得る。なお、ｐ型半導体部材１７の伝導帯の下端のエネルギーＥ_Ｃ２の大きさは、ｐ型半導体部材１７からｎ型半導体層１１への正孔の注入に影響を及ぼさないため、特定の範囲に限定されることはない。

また、ｐ型半導体部材１７の価電子帯の上端のエネルギーＥ_Ｖ２が、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギーＥ_Ｖ１以下である場合は、ｐ型半導体部材１７からｎ型半導体層１１への正孔の移動が容易になるため、突入電流への耐性をより高めることができる。

図４は、ｎ型半導体層１１の典型的な材料であるＧａ_２Ｏ_３と、ｐ型半導体部材１７の材料であるＮｉＺｎＭｇＯを構成するＮｉＯ、ＭｇＯ、ＺｎＯのバンド構造を含むバンドラインアップを示す。図４中の長方形は各材料のバンドギャップを示し、バンドギャップ内の数値はバンドギャップの大きさ［ｅＶ］、バンドギャップの上側の数値はＧａ_２Ｏ_３との伝導帯のバンドオフセット（伝導帯の下端のエネルギー差）［ｅＶ］、バンドギャップの下側の数値はＧａ_２Ｏ_３との価電子帯のバンドオフセット［ｅＶ］をそれぞれ示す。

また、図４には、ＡｌＯ_２とＩｎ_２Ｏ_３のバンドギャップも示されている。ｎ型半導体層１１の材料であるＧａ_２Ｏ_３系単結晶は、Ａｌの濃度が高くなるとバンド構造がＡｌ_２Ｏ_３に近付き、Ｉｎの濃度が高くなるとバンド構造がＩｎ_２Ｏ_３に近付く。図４に示されるように、Ｇａ_２Ｏ_３系単結晶におけるＡｌ濃度及びＩｎ濃度の変化による価電子帯の上端のエネルギーの変調量は大きくなく、Ｇａ_２Ｏ_３との価電子帯のバンドオフセットは最大でも０．４ｅＶ程度である。

ＮｉＺｎＭｇＯにおけるＮｉＯ、ＭｇＯ、ＺｎＯの混合比を変えることにより、ＮｉＺｎＭｇＯからなるｐ型半導体部材１７の価電子帯の上端のエネルギーを調整し、Ｇａ_２Ｏ_３系半導体の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下にすることができる。

例えば、ＮｉＺｎＭｇＯにおけるＮｉ、Ｚｎ、Ｍｇの組成比Ｎｉ：Ｚｎ：Ｍｇを９０：５：５とすると、Ｇａ_２Ｏ_３との価電子帯のバンドオフセットは１．５７ｅＶになり、Ｎｉ：Ｚｎ：Ｍｇを８０：１０：１０とすると、Ｇａ_２Ｏ_３との価電子帯のバンドオフセットは１．３８ｅＶになり、７０：１５：１５とすると、Ｇａ_２Ｏ_３との価電子帯のバンドオフセットは１．１９ｅＶになり、６０：２０：２０とすると、Ｇａ_２Ｏ_３との価電子帯のバンドオフセットは１．００ｅＶになる。また、Ｎｉの組成比を零に近づけることにより、Ｇａ_２Ｏ_３との価電子帯のバンドオフセットを負にする、すなわち、ｐ型半導体部材１７の価電子帯の上端のエネルギーを、ｎ型半導体層１１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下にすることもできる。

ｐ型半導体部材１７の大きさ、個数、配置は特に限定されない。ｐ型半導体部材１７とｎ型半導体層１１との接触面積が大きいほどサージ電流を効率的に逃がすことができるが、通常動作時に電流が流れにくくなる。このため、ｐ型半導体部材１７とｎ型半導体層１１との総接触面積は、アノード電極１３とｎ型半導体層１１との総接触面積の１０％以上かつ５０％以下であることが好ましい。

図５は、第１の実施の形態に係るショットキーダイオード１の変形例であるショットキーダイオード３の垂直断面図である。ショットキーダイオード３は、トレンチ構造を有しない、すなわち、トレンチ１２、トレンチ絶縁膜１５、アノード電極１６をｎ型半導体層１１中に有しない点において、ショットキーダイオード１と異なる。ショットキーダイオード３は、トレンチ構造を有しないためにショットキーダイオード１と比較して耐圧性に劣るが、ｐ型半導体部材１７によってショットキーダイオード１と同様のサージ電流への耐性を有する。

〔第２の実施の形態〕
（ショットキーダイオードの構成）
図６は、第２の実施の形態に係るショットキーダイオード２の垂直断面図である。ショットキーダイオード２は、トレンチ構造を有する縦型のジャンクションバリアショットキー（ＪＢＳ）ダイオードである。

ショットキーダイオード２は、ｎ型半導体基板２０と、ｎ型半導体基板２０上に形成された、ｎ型半導体基板２０と反対側の面２６に開口する複数のトレンチ２５を有するｎ型半導体層２１と、ｎ型半導体層２１のトレンチ２５内に埋め込まれたｐ型半導体部材２２と、ｎ型半導体層２１の面２６上に設けられ、ｎ型半導体層２１の隣接するトレンチ２５の間のメサ形状領域２１０及びｐ型半導体部材２２に接続されたアノード電極２３と、ｎ型半導体基板２０のｎ型半導体層２１と反対側の面上に形成されたカソード電極２４と、を備える。

ｎ型半導体層２１とアノード電極２３とは、ショットキー接合を形成し、ショットキーダイオード２は、このショットキー接合の整流性を利用している。また、ショットキーダイオード２においては、形成することが困難なｐ型のＧａ_２Ｏ_３の代わりにＮｉＺｎＭｇＯからなるｐ型半導体部材２２を用いている。

ショットキーダイオード２においては、アノード電極２３とカソード電極２４との間に順方向の電圧（アノード電極２３側が正電位）を印加することにより、ｎ型半導体層２１から見たアノード電極２３とｎ型半導体層２１との界面のポテンシャル障壁が低下し、アノード電極２３からカソード電極２４へ電流が流れる。

一方、アノード電極２３とカソード電極２４との間に逆方向の電圧（アノード電極２３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。このとき、ｐ型半導体部材２２から空乏層が広がり、隣接するｐ型半導体部材２２間のチャネルが閉じるため、リーク電流が効果的に抑制される。

本実施の形態に係るショットキーダイオード２は、トレンチ型ＪＢＳ構造を有するため、第１の実施の形態に係るショットキーダイオード１と同様に、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、ショットキーダイオード２は、高耐圧かつ低損失のショットキーバリアダイオードである。

ｎ型半導体基板２０は、ドナーとしてのＳｉ、Ｓｎ等のＩＶ族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。ｎ型半導体基板２０のドナー濃度は、例えば、１．０×１０^１８ｃｍ^－３以上かつ１．０×１０^２０ｃｍ^－３以下であるｎ型半導体基板２０の厚さは、例えば、１０～６００μｍである。ｎ型半導体基板２０は、例えば、Ｇａ_２Ｏ_３系単結晶基板である。

ｎ型半導体層２１は、ドナーとしてのＳｉ、Ｓｎ等のＩＶ族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。ｎ型半導体層２１のドナー濃度は、ｎ型半導体基板２０のドナー濃度よりも低い。ｎ型半導体層２１は、例えば、Ｇａ_２Ｏ_３系単結晶基板であるｎ型半導体基板１０上にエピタキシャル成長したエピタキシャル層である。

なお、ｎ型半導体基板２０とｎ型半導体層２１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、ｎ型半導体基板２０上にｎ型半導体層２１をエピタキシャル成長させる場合に用いられる。ｎ型半導体層２１の成長初期は、ドーパントの取り込み量が不安定であったり、ｎ型半導体基板２０からのアクセプター不純物の拡散があったりするため、ｎ型半導体基板２０上にｎ型半導体層２１を直接成長させると、ｎ型半導体層２１のｎ型半導体基板２０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、ｎ型半導体層２１よりも高い濃度に設定され、より好ましくは、ｎ型半導体基板２０よりも高い濃度に設定される。

ｎ型半導体層２１のドナー濃度が増加するほど、ショットキーダイオード２の各部の電界強度が増加する。ｎ型半導体層２１中のアノード電極２３直下の領域中の最大電界強度及びｎ型半導体層２１中の最大電界強度を低く抑えるためには、ｎ型半導体層２１のドナー濃度がおよそ２．０×１０^１７ｃｍ^－３以下であることが好ましい。一方、ドナー濃度が小さくなるほどｎ型半導体層２１の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を確保する場合には、３．０×１０^１６ｃｍ^－３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば１．０×１０^１６ｃｍ^－３程度まで下げてもよい。

ｎ型半導体層２１の厚さＴが増加するほど、ｎ型半導体層２１中の最大電界強度が低減する。ｎ型半導体層２１の厚さをおよそ３μｍ以上にすることにより、ｎ型半導体層２１中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、ショットキーダイオード２の小型化の観点から、ｎ型半導体層２１の厚さはおよそ３μｍ以上かつ９μｍ以下であることが好ましい。

トレンチ２５の深さＤによってショットキーダイオード２の各部の電界強度が変化する。ｎ型半導体層２１中のアノード電極２３直下の領域中の最大電界強度及びｎ型半導体層２１中の最大電界強度を低く抑えるためには、トレンチ２５の深さＤがおよそ１．５μｍ以上かつ６μｍ以下であることが好ましい。

トレンチ２５の幅Ｗ_ｔは、狭いほど導通損失を低減できるが、狭いほど製造難易度が上がり、それに起因して製造歩留まりが低下するため、０．３μｍ以上かつ５μｍ以下であることが好ましい。

ｎ型半導体層２１の隣接するトレンチ２５の間のメサ形状部分２１０の幅Ｗ_ｍが低減するほど、ｎ型半導体層２１中のアノード電極２３直下の領域中の最大電界強度が低減する。ｎ型半導体層２１中のアノード電極２３直下の領域中の最大電界強度を低く抑えるためには、メサ形状部分２１０の幅Ｗ_ｍが５μｍ以下であることが好ましい。一方、メサ形状部分２１０の幅が小さいほどトレンチ２５の製造難度が上がるため、メサ形状部分２１０の幅Ｗ_ｍが０．２５μｍ以上であることが好ましい。

アノード電極２３は、アノード電極２３のｎ型半導体層２１と接触する部分がｎ型半導体層２１とショットキー接触する材料からなる。すなわち、アノード電極２３が単層構造を有する場合はその全体がｎ型半導体層２１とショットキー接触する材料からなり、多層構造を有する場合は少なくともｎ型半導体層２１と接触する層がｎ型半導体層２１とショットキー接触する材料からなる。

ショットキーダイオード２の立ち上がり電圧を小さくするためには、アノード電極２３のｎ型半導体層２１と接触する部分がＦｅ（鉄）、Ｃｕ（銅）、Ｍｏ（モリブデン）、又はＷ（タングステン）からなることが好ましい。

アノード電極２３のｎ型半導体層２１と接触する部分がＭｏ又はＷからなる場合、ショットキーダイオード２の立ち上がり電圧は０．４Ｖ以上かつ０．６Ｖ以下となる。アノード電極２３のｎ型半導体層２１と接触する部分がＦｅからなる場合は、ショットキーダイオード２の立ち上がり電圧は０．４Ｖ以上かつ０．７Ｖ以下となる。また、アノード電極２３のｎ型半導体層２１と接触する部分がＣｕからなる場合、ショットキーダイオード２の立ち上がり電圧は０．６Ｖ以上かつ０．９Ｖ以下となる。

ショットキーダイオード２においては、メサ形状部分２１０にポテンシャル障壁が形成されるため、立ち上がり電圧はメサ形状部分２１０の幅Ｗ_ｍに依存し、幅Ｗ_ｍが小さくなるほど大きくなる。

ショットキーダイオード２中の電界強度は、上述のように、隣接する２つのトレンチ２５の間のメサ形状部分２１０の幅Ｗ_ｍ、トレンチ２５の深さＤ等の影響を受けるが、トレンチ２５の平面パターン（ｐ型半導体部材２２の平面パターン）にはほとんど影響を受けない。このため、ｎ型半導体層２１のトレンチ２５の平面パターン（ｐ型半導体部材２２の平面パターン）は特に限定されない。

カソード電極２４は、ｎ型半導体基板２０とオーミック接触する。カソード電極２４は、Ｔｉ等の金属からなる。カソード電極２４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極２４とｎ型半導体基板２０を確実にオーミック接触させるため、カソード電極２４のｎ型半導体基板２０と接触する層がＴｉからなることが好ましい。なお、ショットキーダイオード２がｎ型半導体基板２０を含まない場合は、カソード電極２４は、ｎ型半導体層２１のアノード電極２３と反対側に接続され、ｎ型半導体層２１とオーミック接触する。

ｐ型半導体部材２２は、第１の実施の形態に係るｐ型半導体部材１７と同様に、サージ対策のために用いられる部材であり、ＮｉＺｎＭｇＯからなる。ＮｉＺｎＭｇＯからなるｐ型半導体部材２２は、アクセプター不純物を含まなくてもよいが、Ｌｉなどのアクセプター不純物を含むと導電率が向上するため好ましい。ＮｉＺｎＭｇＯからなるｐ型半導体部材２２は、例えば、ＮｉＯターゲット、ＭｇＯターゲット、及びＺｎＯターゲットを用いる高周波スパッタリングにより形成される。高周波スパッタリングは、製造コストの点で他の製法より好ましい。

ｐ型半導体部材２２の価電子帯の上端のエネルギーは、ｎ型半導体層２１を構成するＧａ_２Ｏ_３系半導体の価電子帯の上端のエネルギーに２ｅＶを加えたエネルギー以下であるため、ｐ型半導体部材２２を用いることにより、ショットキーダイオード２をオンにする際に生じ得るサージ電流（突入電流、始動電流などとも呼ばれる）発生時にドリフト層の抵抗を下げることができ、発熱や破損を抑制することができる。

通常、ｐｎダイオードはショットキーダイオードよりもオン電圧が大きい。このため、ショットキーダイオード２がオンになる電圧でｐ型半導体部材２２とｎ型半導体層２１で構成されるｐｎダイオード部分がオンしないような設計にすることができる。例えば、ショットキーダイオード２のオン電圧を１Ｖ程度、ｐｎダイオード部分のオン電圧を２Ｖ程度とすることができる。

これによって、ショットキーダイオード２の通常動作においてはｐｎダイオード部分がオンしないため、ショットキーダイオード本来の高速動作が可能になる。一方、突入電流発生時はショットキーダイオード２の電圧が上昇し、ｐｎダイオード部分がオンする電圧に達し、ｐ型半導体部材２２からｎ型半導体層２１へ正孔が注入される。

そのとき、カソード電極２４からｎ型半導体層２１へはその注入された正孔と同じ数の電子が注入され、ドリフト層の抵抗が大幅に減少する。このため、突入電流という大電流がショットキーダイオード２を流れるが、電圧の上昇は抑えられるため、温度上昇が抑えられ、突入電流によるショットキーダイオード２の損傷を防ぐことができる。

また、ｐ型半導体部材２２の価電子帯の上端のエネルギーが、ｎ型半導体層２１を構成するＧａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下である場合は、ｐ型半導体部材２２からｎ型半導体層２１への正孔の移動が容易になるため、突入電流への耐性をより高めることができる。

（ショットキーダイオードの製造方法）
以下に、ショットキーダイオード２の製造方法の一例を示す。

まず、ｎ型半導体基板２０上に、ＶＰＥ法によりドナーとしてのＳｉを含むＧａ_２Ｏ_３系単結晶をエピタキシャル成長させ、厚さ５ｍｍ程度、Ｓｉ濃度６×１０^１５ｃｍ^－３程度のｎ型半導体層２１を形成する。

次に、フォトリソグラフィとドライエッチングを用いてｎ型半導体層２１のｎ型半導体基板２０と反対側の面２６にトレンチ２５を形成する。

次に、電子ビーム蒸着により、ｎ型半導体基板２０の底面にＴｉ／Ａｕ積層構造等を有するカソード電極２４を形成する。その後、加熱処理を施して、カソード電極２４とｎ型半導体基板２０の間のコンタクト抵抗を減少させる。

次に、高周波スパッタリングにより、ｎ型半導体層２１の面２６の全面に、トレンチ２５を埋め込める程度の厚さのノンドープもしくはＬｉが添加されたＮｉＺｎＭｇＯ膜を堆積させる。

次に、ｎ型半導体層２１の隣接するトレンチ２５の間のメサ形状部分２１０が露出するまで、ＲＩＥによりＮｉＺｎＭｇＯ膜をエッチングする。

次に、電子ビーム蒸着により、ｎ型半導体層２１の面２６上にＭｏ／Ａｕ積層構造を有するアノード電極２３を形成する。アノード電極２３は、リフトオフにより、円形等の所定の形状にパターニングされる。

（実施の形態の効果）
上記実施の形態によれば、高耐圧かつ低損失であり、かつサージ電流への耐性に優れたＧａ_２Ｏ_３系のショットキーダイオードを提供することができる。

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１、２…ショットキーダイオード、 １０、２０…ｎ型半導体基板、 １１、２１…ｎ型半導体層、 １２、２５…トレンチ、 １３、２３…アノード電極、 １４、２４…カソード電極、 １５…トレンチ絶縁膜 １６…アノード電極、 １７、２２…ｐ型半導体部材

Claims (3)

1. Ｇａ_２Ｏ_３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、
   前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域に接続されたアノード電極と、
   絶縁膜に覆われた状態で前記複数のトレンチのそれぞれに埋め込まれ、前記アノード電極に電気的に接続されたトレンチアノード電極と、
   前記ｎ型半導体層の前記アノード電極と反対側に直接又は間接的に接続されたカソード電極と、
   前記メサ形状領域の一部及び前記アノード電極に接続された、ＮｉＺｎＭｇＯからなるｐ型半導体部材と、
   を備えた、ショットキーダイオード。
2. Ｇａ_２Ｏ_３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、
   前記トレンチ内に埋め込まれた、ＮｉＺｎＭｇＯからなるｐ型半導体部材と、
   前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域、及び前記ｐ型半導体部材に接続されたアノード電極と、
   前記ｎ型半導体層の前記アノード電極と反対側に直接又は間接的に接続されたカソード電極と、
   を備えた、ショットキーダイオード。
3. 前記ｐ型半導体部材の価電子帯の上端のエネルギーが、前記Ｇａ_２Ｏ_３系単結晶の価電子帯の上端のエネルギー以下である、
   請求項１又は２に記載のショットキーダイオード。

Images