[go: up one dir, main page]

JP7519445B2 - 選択的間隙充填のための低温プラズマ前洗浄 - Google Patents

選択的間隙充填のための低温プラズマ前洗浄 Download PDF

Info

Publication number
JP7519445B2
JP7519445B2 JP2022541802A JP2022541802A JP7519445B2 JP 7519445 B2 JP7519445 B2 JP 7519445B2 JP 2022541802 A JP2022541802 A JP 2022541802A JP 2022541802 A JP2022541802 A JP 2022541802A JP 7519445 B2 JP7519445 B2 JP 7519445B2
Authority
JP
Japan
Prior art keywords
dielectric
plasma
substrate
pedestal
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022541802A
Other languages
English (en)
Other versions
JP2023514804A (ja
Inventor
イ シュー
ユフェイ フー
和也 大東
ジェラルディン エム ヴァスケス
ダ ヘ
ジャレパリー ラヴィ
ユ レイ
ディエン－イェ ウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023514804A publication Critical patent/JP2023514804A/ja
Application granted granted Critical
Publication of JP7519445B2 publication Critical patent/JP7519445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本開示の実施形態は、一般に、半導体の間隙を充填するための方法に関する。特に、開示の実施形態は、金属堆積選択性を改善するために基板を前洗浄するための方法に関する。
相互接続メタライゼーションは、論理およびメモリデバイスにおいて広く使用されている。ビア／トレンチ間隙充填用途では、ライナ膜とそれに続くバルク堆積ＣＶＤ／ＰＶＤ膜が一般に使用される。しかしながら、特徴部サイズが縮小するにつれて、ビア／トレンチ構造が小さくなり、ライナ膜の体積比が増加し、そのため、欠陥のない低抵抗の金属間隙充填が困難になる。
選択的堆積プロセスは、ある表面材料対別の表面材料の堆積中のインキュベーション差を利用する。このインキュベーション遅延を活用して、シーム／ボイドおよびライナ膜なしに、ボトムアップ間隙充填を可能にすることができる。しかしながら、この技法が広く適用されることを妨げるいくつかの課題がある。例えば、ビア底部および誘電体表面の不純物が、金属表面対誘電体フィールド（ｄｉｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）の選択的金属成長の選択性を低下させる可能性がある。表面汚染物質（例えば、酸素、炭素、フッ素、塩素）を洗浄するために加熱プラズマ（例えば、Ｈ2プラズマまたはＯ2プラズマ）を使用する現在のプロセスは、不安定なウエハ温度と、約３０℃～１００℃のウエハの温度上昇をもたらす可能性がある。その結果として、金属酸化の増進があり、後続の処置および堆積プロセスに課題がある。
一般に、金属表面を効率的に洗浄しながら、今まで通りフィールドでの成長をなしにまたは最小に維持することが、広範な使用を妨げている主な課題である。さらに、異なるエッチング残留物または汚染物質をもつ異なる表面構造は、選択成長を可能にするために異なる前洗浄プロセスを必要とする可能性がある。
したがって、当技術分野において、選択的堆積のために基板表面を前洗浄するための改善された方法および装置が継続的に必要とされている。
本開示の１つまたは複数の実施形態は、前洗浄する方法に関する。金属底部、誘電体側壁、および誘電体のフィールドをもつ表面構造を含む基板は、冷却機構を含むペデスタル上にある。ペデスタルの温度は、１００℃以下に設定される。基板をプラズマ処置に曝露して、金属底部、誘電体側壁、および／または誘電体のフィールドから化学残留物および／または不純物を除去し、ならびに／または誘電体側壁および／もしくは誘電体のフィールドの表面欠陥を修復する。
本開示の追加の実施形態は、金属底部、誘電体側壁、および誘電体のフィールドをもつ表面構造を含む基板を前洗浄する方法に関する。基板は、処理チャンバ内で、高周波（ＲＦ）能力および冷却機構を含むペデスタル上に位置付けられる。ペデスタルの温度は、１００℃以下に設定される。基板を処理チャンバ内でプラズマ処置に曝露して、金属底部、誘電体側壁、および／または誘電体のフィールドから化学残留物および／または不純物を除去し、ならびに／または誘電体側壁および／もしくは誘電体のフィールドの表面欠陥を修復し、プラズマ処置は、水素プラズマおよび酸素プラズマを含む。
本開示のさらなる実施形態は、処理チャンバのコントローラによって実行されたとき、処理チャンバに、第１の処理チャンバ内のペデスタル上に基板を位置付ける操作であって、ペデスタルが冷却機構を含む、位置付ける操作と、第１の処理チャンバ内で基板をプラズマ処置に曝露する操作と、ペデスタルの温度を１００℃以下に設定する操作とを実行させる命令を含む非一時的コンピュータ可読媒体に関する。
本開示の上述の特徴を詳細に理解できるように、上述で簡潔に要約した本開示のより詳細な説明が実施形態を参照して得られ、実施形態のうちのいくつかは添付の図面に示される。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しており、本開示は他の等しく有効な実施形態を認めることができるので、本開示の範囲を限定すると考えられるべきでないことに留意されたい。
本開示の１つまたは複数の実施形態による基板構造の概略図である。 本開示の１つまたは複数の実施形態による方法の流れ図である。
本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構造またはプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実践および実行することができる。
本明細書および添付の特許請求の範囲で使用される「基板」という用語は、プロセスが作用する表面または表面の一部を指す。基板への言及は、文脈が明確にそうでないことを示さない限り、基板の一部のみを指すこともできることも当業者には理解されよう。追加として、基板上に堆積することへの言及は、ベア基板と、１つまたは複数の膜または特徴部が堆積または形成されている基板の両方を意味することができる。
本明細書で使用される「基板」は、製造プロセス中に膜処理が実行される基板または基板に形成された材料表面を指す。例えば、処理を実行することができる基板表面は、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープ酸化シリコン、アモルファスシリコン、ドープシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、ならびに金属、金属窒化物、合金、および他の導電性材料などの任意の他の材料を含む。基板は、限定はしないが、半導体ウエハを含む。基板は、基板表面の研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、および／またはベークを行うために、前処置プロセスに曝露されてもよい。基板自体の表面に直接膜処理することに加えて、本開示では、開示される膜処理ステップのうちのいずれかは、以下でより詳細に開示するように、さらに、基板上に形成された下層に実行されてもよく、「基板表面」という用語は、文脈が示すように、そのような下層を含むように意図される。したがって、例えば、膜／層または部分的な膜／層が基板表面上に堆積された場合、新しく堆積された膜／層の曝露表面が基板表面になる。
本開示の１つまたは複数の実施形態は、有利には、より広い範囲の構造タイプおよび選択性窓のために基板を前洗浄するための方法を提供する。いくつかの実施形態は、有利には、低温プラズマペデスタルによる低温処置を提供し、それは、プラズマ存在下での前洗浄中に室温から零下温度で安定した温度窓を提供することができる。本明細書のプロセスにより、有利には、誘電体選択性が改善され、不純物除去能力が維持されるとともに、金属酸化（好ましくない）が抑制される。その後、金属堆積の選択性が改善される。１つまたは複数の実施形態では、タングステン（Ｗ）堆積の選択性は、酸素プラズマ、具体的には、直接酸素プラズマの存在下での低温前洗浄の後、改善される。
本開示のいくつかの実施形態は、最小限のインキュベーションで開始するために清浄表面を必要とするコンタクトまたはビア底部における選択的な金属堆積プロセスのための方法を提供する。いくつかの実施形態では、選択的堆積プロセスを妨げ、著しいインキュベーション遅延を引き起こすことがある、限定はしないが、金属酸化物／金属窒化物／金属炭化物などを含む化学残留物および／または不純物が除去される。いくつかの実施形態は、選択的プロセスにとって好ましいコンタクト／ビア構造を保持しながら金属汚染物質を効果的に洗浄することができる。
本開示のプロセスは、冷却されたペデスタルを使用する。ペデスタルは、基板の温度を安定させ所望の温度未満に保持するために、プラズマによって生じた熱を消散させることができる冷却機構を含む。１つまたは複数の実施形態では、ペデスタルの冷却機構は、基板の温度を制御するために熱交換流体が流れる熱交換チャネル（図示せず）とすることができる。例示的な熱交換流体は、エチレングリコールまたは水である。１つまたは複数の実施形態では、ペデスタルは、高周波（ＲＦ）能力を含む。
１つまたは複数の実施形態では、ペデスタルの温度は、－２０℃以上から８５℃以下、６０℃以下、４０℃以下、３５℃以下、ならびにそれら間のすべての値および部分範囲を含む１００℃以下に設定される。１つまたは複数の実施形態では、冷却されたペデスタルは、高周波（ＲＦ）能力を有する。プロセス中に、基板をプラズマ処置に曝露して、金属底部、誘電体側壁、および／または誘電体のフィールドから化学残留物および／または不純物を除去し、ならびに／または誘電体側壁および／もしくは誘電体のフィールドの表面欠陥を修復する。１つまたは複数の実施形態では、プラズマ処置は、酸素プラズマを含む。１つまたは複数の実施形態では、酸素プラズマは、直接プラズマである。１つまたは複数の実施形態では、プラズマ処置は、水素プラズマ、例えば、直接水素プラズマをさらに含む。
例示的な非限定の実施形態において、洗浄プロセスシーケンスは、以下のステップを含む。（１）処理チャンバ内の高周波（ＲＦ）対応ペデスタルの温度を－２０℃～１００℃の範囲に設定および維持するステップ。（２）処理チャンバ内で基板の直接プラズマ処置を行うステップ、ここで、プラズマは水素を含む。水素プラズマは、主な金属汚染物質を還元する（すなわち、金属酸化物および金属窒化物を純金属に還元する）ためのものである。（３）処理チャンバ内で基板の直接プラズマ処置を行うステップ、ここで、プラズマは酸素を含む。このステップにおいて、酸化プロセスは、残留金属窒化物を酸化物に変換することができ（この酸化物は次のステップにおいて純金属に還元することができる）、および／または初期の水素プラズマプロセス中に損傷された可能性がある側壁および上部フィールド誘電体材料（酸化物および窒化物）を酸化させることができる。いくつかの実施形態では、酸化プロセスは、強力な酸化で誘電体表面を修復し、選択的金属堆積のための高い選択性を維持する。酸素処置は、さらに、炭素／有機ベース残留物による汚染を低減することができる。酸素プラズマ曝露の間、２００Ｗ以上６００Ｗ以下を含む０Ｗ以上１０００Ｗ以下の範囲で、それらの間のすべての値および範囲を含むバイアスが、基板に印加される。このプロセスの１つの利点は、高電力および低温のＯ2処置が、強力な誘電体回復および弱い金属酸化を提供することである。
１つまたは複数の実施形態では、冷却されたペデスタル上の基板をプラズマ処置に曝露すると、基板が処置または洗浄される。１つまたは複数の実施形態では、基板は、少なくとも１つの特徴部を含む。少なくとも１つの特徴部は、限定はしないが、トレンチ、ビア、またはピークを含む、当業者に知られている任意の特徴部を含むことができる。遠隔プラズマおよび／または直接プラズマに基板を曝露することにより、基板が処置または洗浄される実施形態では、処置または洗浄は、例えば、前の処理からの残留物、および／または自然酸化物のうちの１つまたは複数を除去する。
実験が示したところによれば、強い誘電体回復が、温度にかかわらず、高い電力（例えば、低温酸素プラズマ処置中に２００Ｗ～６００Ｗ）で生じた。さらに、実験が示したところによれば、弱い金属酸化が、電力にかかわらず、低温（例えば、酸素プラズマ処置中に１００℃、６０℃、または３５℃）で生じた。
図１は、１つまたは複数の実施形態に従って使用されるコンタクト構造を示す。図１に示された基板１００は、第１の材料１０２および第２の材料１０４によって境界をつけられた構造１３０を含む。図示の実施形態の底部１３２および側面１３４を含む構造１３０は、ビアまたはトレンチである。この構造は、第１の材料１０２によって底部１３２に境界をつけられ、第１の材料１０２と異なる第２の材料１０４によって側面１３４に境界をつけられる。いくつかの実施形態の第１の材料１０２は、構造の金属底部１１５を形成する金属１１０を含む。金属１１０は、限定はしないが、タングステン（Ｗ）、コバルト（Ｃｏ）、および／またはルテニウム（Ｒｕ）を含む任意の適切な金属とすることができる。第１の材料１０２、およびいくつかの実施形態の構造１３０の底部１３２は、非金属を含む。適切な非金属は、限定はしないが、金属窒化物（例えば、窒化チタン（ＴｉＮ））、金属シリサイド（例えば、チタニウムシリサイド（ＴｉＳｉ））、またはケイ素（Ｓｉ）を含む。本明細書および添付の特許請求の範囲で使用されるとき、下付き添字によって特に指定されない限り、化学式は、元素の同一性を表し、特定の化学量論比を暗示するものではない。例えば、窒化チタン（ＴｉＮ）膜は、チタン原子およびチッ素原子の任意の適切な組合せを有することができ、単一関係に限定されない。
いくつかの実施形態では、第２の材料１０４は、誘電体１２０を含む。構造１３０の側壁１３４は、誘電体１２０の側壁１２２によって形成される。第２の材料１０４の上面１０６は、フィールドとも呼ばれる。いくつかの実施形態では、第２の材料１０４は、側壁１２２およびフィールド１２４をもつ誘電体１２０を含む。誘電体１２０は、限定はしないが、酸化ケイ素（ＳｉＯ）、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（ＡｌＯ）、または高誘電率誘電体材料を含む適切な材料とすることができる。いくつかの実施形態では、第２の材料１０４は、ハードマスク材料（例えば、炭素（Ｃ））を含む。
図２は、選択的堆積の前に基板を前洗浄するための１つまたは複数の実施形態による方法２００を示す。いくつかの実施形態の表面汚染物質は、酸素、窒素、炭素、またはハロゲン（例えば、フッ素、塩素、臭素、もしくはヨウ素）のうちの１つまたは複数を含む。いくつかの実施形態では、汚染物質は、有機化合物を含む。
操作２０２において、基板が、オプションとして、処理チャンバ内のペデスタル上に配置される。操作２０４において、冷却機構を含むペデスタルが冷却される。ペデスタルの１つまたは複数の実施形態は、高周波（ＲＦ）能力を含む。ペデスタルの温度は、８５℃以下、６０℃以下、および３５℃以下を含む１００℃未満に保持される。操作２０６において、基板はプラズマ処置に曝露される。プラズマ処置は、酸素プラズマ、例えば、直接酸素プラズマを含む。オプションとして、プラズマ処置は、水素プラズマ、例えば、直接水素プラズマをさらに含む。
１つまたは複数の実施形態では、基板は、酸素プラズマへの曝露の間、－２０℃～１００℃の範囲の温度に維持される。
いくつかの実施形態では、酸素プラズマは、容量結合プラズマ（ＣＣＰ）である。いくつかの実施形態では、酸素（Ｏ2）プラズマは、高密度高エネルギープラズマである。いくつかの実施形態では、低エネルギープラズマは、１００ワット以上６００ワット以下の電力を有する。
いくつかの実施形態では、酸素プラズマは、１トール～３０トールの範囲の圧力を有する。
いくつかの実施形態では、水素（Ｈ2）プラズマは、容量結合プラズマ（ＣＣＰ）である。いくつかの実施形態では、Ｈ2プラズマは、低エネルギープラズマである。
いくつかの実施形態では、水素プラズマは、１トール～３０トールの範囲の圧力を有する。
操作２０６の後、次いで、基板は、選択的金属堆積のためにさらに処理することができる。１つまたは複数の実施形態では、洗浄プロセスの後、基板を少なくとも１つの前駆体に曝露して、基板上に金属膜を選択的に形成させる。１つまたは複数の実施形態では、この方法は、プラズマ化学気相堆積（ＰＥＣＶＤ）プロセスまたはプラズマ原子層堆積プロセス（ＰＥＡＬＤ）と関連して、基板を少なくとも１つの前駆体に曝露して、基板上に膜を堆積させることをさらに含む。当業者に知られている適切な前駆体を使用して、基板上に膜を形成することができる。
いくつかの実施形態では、図２に示される前洗浄方法は、残留物を効率的に洗浄し、後続の堆積プロセスの選択性を強化する。
様々なハードウェア構成を使用して、方法２００を実施することができる。いくつかの実施形態では、表面洗浄のために、１つまたは２つのチャンバを適用して、複数のプロセスを達成することができる。チャンバは、異なるガス核種によるＯ2／Ｈ2プラズマ処置のために使用することができる。いくつかの実施形態におけるＨ2およびＯ2処置は、１つのチャンバ内で実行される。
本開示の追加の実施形態は、本明細書に記載される方法を実行するための処理システムに関する。
一般に、クラスタツールは、基板の中心検出および配向、ガス抜き、アニーリング、堆積、および／またはエッチングを含む様々な機能を実行する多数のチャンバを含むモジュールシステムである。１つまたは複数の実施形態によれば、クラスタツールは、少なくとも第１のチャンバと、中央移送チャンバとを含む。中央移送チャンバは、処理チャンバとロードロックチャンバとの間で基板を往復させることができるロボットを収容することができる。移送チャンバは、一般に、真空状態に維持され、あるチャンバと、別のチャンバ、および／またはクラスタツールの前端に位置付けられたロードロックチャンバとの間で基板を往復させるための中間段階を提供する。本開示に適合することができる２つのよく知られているクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）およびＥｎｄｕｒａ（登録商標）であり、両方ともカリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能である。しかしながら、チャンバの正確な構成および組合せは、本明細書に記載されているようなプロセスの特定の一部を実行するために変更されてもよい。使用することができる他の処理チャンバは、限定はしないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、前洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、および他の基板プロセスを含む。クラスタツールのチャンバ内でプロセスを行うことによって、大気不純物による基板の表面汚染は、後続の膜を堆積させる前に酸化させることなく、避けることができる。
少なくとも１つのコントローラが、第１のチャンバおよび中央移送チャンバの一方または両方に結合され得る。いくつかの実施形態では、個々のチャンバまたはステーションに接続された２つ以上のコントローラがあり、一次制御プロセッサが、システムを制御するために別個のプロセッサの各々に結合される。コントローラは、様々なチャンバおよびサブプロセッサを制御するための工業環境で使用することができる任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどのうちの１つとすることができる。
少なくとも１つのコントローラは、プロセッサと、プロセッサに結合されたメモリと、プロセッサに結合された入力／出力デバイスと、異なる電子構成要素間の通信のためのサポート回路とを有することができる。メモリは、一時的メモリ（例えば、ランダムアクセスメモリ）および非一時的メモリ（例えば、ストレージ）のうちの１つまたは複数を含むことができる。
プロセッサのメモリまたはコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、または他の形態のローカルもしくはリモートのデジタルストレージなどの容易に利用可能なメモリのうちの１つまたは複数とすることができる。メモリは、システムのパラメータおよび構成要素を制御するためにプロセッサ９５２によって動作可能な命令セットを保持することができる。サポート回路は、従来の方法でプロセッサをサポートするためにプロセッサに結合される。回路は、例えば、キャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含むことができる。
プロセスは、一般に、プロセッサによって実行されたとき、プロセスチャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてメモリに格納することができる。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔に配置された第２のプロセッサによって格納および／または実行されてもよい。本開示の方法の一部またはすべては、ハードウェアで実行することもできる。そのため、プロセスは、ソフトウェアで実装され、コンピュータシステムを使用して、例えば、特定用途向け集積回路もしくは他のタイプのハードウェア実施態様としてのハードウェアで、またはソフトウェアとハードウェアの組合せとして実行されてもよい。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバ動作を制御する特定目的コンピュータ（コントローラ）に変換する。
いくつかの実施形態では、コントローラは、方法を実行するために個々のプロセスまたはサブプロセスを実行するための１つまたは複数の構成を有する。コントローラは、方法の機能を実行するために、中間構成要素に接続され、それを操作するように構成することができる。例えば、コントローラは、ガスバルブ、アクチュエータ、モータ、スリットバルブ、真空制御部などのうちの１つまたは複数に接続され、それを制御するよう構成することができる。
いくつかの実施形態のコントローラは、複数の処理チャンバと計測ステーションとの間で基板をロボットによって移動させるための構成、基板をシステムにロードする、および／または基板をシステムからアンロードするための構成、中央移送ステーションと処理チャンバとの間で基板を移動させるための構成から選択された１つまたは複数の構成を有する。
１つまたは複数の実施形態は、処理チャンバのコントローラによって実行されたとき、第１の処理チャンバ内のペデスタル上に基板を位置付ける操作であって、ペデスタルが冷却機構を含む、位置付ける操作と、第１の処理チャンバ内で基板をプラズマ処置に曝露する操作と、ペデスタルの温度を１００℃以下に設定する操作とを処理チャンバに実行させる命令を含む非一時的コンピュータ可読媒体に関する。１つまたは複数の実施形態では、非一時的コンピュータ可読媒体は、処理チャンバのコントローラによって実行されたとき、基板上に膜を形成するために基板を少なくとも１つの前駆体に曝露する操作を処理チャンバに実行させる命令を含む。
本明細書の全体を通して、「１つの実施形態」、「ある実施形態」、「１つまたは複数の実施形態」、または「一実施形態」への言及は、実施形態に関連して説明される特定の特徴、構造、材料、または特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の全体にわたる様々な場所における「１つまたは複数の実施形態において」、「ある実施形態において」、「１つの実施形態において」、または「一実施形態において」などの語句の出現は、必ずしも本開示の同じ実施形態を指していない。その上、特定の特徴、構造、材料、または特性は、１つまたは複数の実施形態において適切な方法で組み合わされてもよい。
本明細書の本開示が特定の実施形態を参照して説明されたが、当業者は、記載された実施形態が本開示の原理および用途の単なる例示であることを理解するであろう。本開示の趣旨および範囲から逸脱することなく、本開示の方法および装置に様々な変形および変更を行うことができることは当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲およびその均等物の範囲内にある変形および変更を含むことができる。

Claims (20)

  1. 前洗浄する方法であって、前記方法が、
    ペデスタル上に載っており、タングステン（Ｗ）、コバルト（Ｃｏ）及びルテニウム（Ｒｕ）の１つ又は複数を含む金属底部表面、誘電体材料を含む曝露した側壁表面、および誘電体のフィールドを含む表面構造を含む、基板を、酸素プラズマを含むプラズマ処置に曝露して、前記金属底部表面、前記誘電体材料を含む曝露した側壁表面、および前記誘電体の前記フィールドから化学残留物および／または不純物を除去し、ならびに／または前記誘電体材料を含む曝露した側壁表面および前記誘電体の前記フィールドの表面欠陥を修復することと、
    プラズマの電力を設定し、冷却機構を含む前記ペデスタルの温度を－２０℃以上６０度以下に設定することと
    を含み、前記前洗浄は、前記金属底部表面上の選択的金属堆積を促進するのに有効である、方法。
  2. 前記ペデスタルが高周波（ＲＦ）能力を含む、請求項１に記載の方法。
  3. 前記酸素プラズマが直接プラズマである、請求項１に記載の方法。
  4. 前記プラズマ処置が水素プラズマをさらに含む、請求項１に記載の方法。
  5. ２００Ｗ以上１０００Ｗ以下の範囲のバイアスが、前記基板を前記プラズマ処置に曝露する間前記基板に印加される、請求項１に記載の方法。
  6. 前記ペデスタルが、前記基板を前記プラズマ処置に曝露する間－２０℃以上４０℃以下の範囲の温度に維持される、請求項５に記載の方法。
  7. 前記誘電体材料を含む曝露した側壁表面及び前記誘電体のフィールドが、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、酸窒化ケイ素（ＳｉＯＮ）、または高誘電率誘電体のうちの１つまたは複数を含む、請求項１に記載の方法。
  8. プラズマの電力を設定し、処理チャンバ内のペデスタルの温度を－２０℃以上６０℃以下に設定することであり、前記ペデスタルが、高周波（ＲＦ）能力および冷却機構を含む、設定することと、
    前記ペデスタル上に載っており、タングステン（Ｗ）、コバルト（Ｃｏ）及びルテニウム（Ｒｕ）の１つ又は複数を含む金属底部表面、誘電体材料を含む曝露した誘電体側壁表面、および誘電体のフィールドを含む表面構造を含む、基板を前記処理チャンバ内でプラズマ処置に曝露して、前記金属底部表面、誘電体材料を含む曝露した誘電体側壁表面、および前記誘電体の前記フィールドから化学残留物および／または不純物を除去し、ならびに／または誘電体材料を含む曝露した誘電体側壁表面および前記誘電体の前記フィールドの表面欠陥を修復することであり、前記プラズマ処置が酸素プラズマを含む、修復することと、
    前記金属底部表面上で選択的金属堆積成長を促進することによって、金属膜を前記基板上に選択的に形成するために、前記基板を前記金属の少なくとも１つの前駆体に曝露することと
    を含む、処理方法。
  9. 前記酸素プラズマが直接プラズマである、請求項８に記載の方法。
  10. ２００Ｗ以上１０００Ｗ以下の範囲のバイアスが、前記基板を前記プラズマ処置に曝露する間前記基板に印加される、請求項８に記載の方法。
  11. 前記ペデスタルが、前記基板を前記プラズマ処置に曝露する間－２０℃以上４０℃以下の範囲の温度に維持される、請求項１０に記載の方法。
  12. 曝露した誘電体側壁表面及び前記誘電体のフィールドが、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、酸窒化ケイ素（ＳｉＯＮ）、または高誘電率誘電体のうちの１つまたは複数を含む、請求項８に記載の方法。
  13. 処理チャンバのコントローラによって実行されたとき、前記処理チャンバに、
    第１の処理チャンバ内の冷却機構を含むペデスタル上のタングステン（Ｗ）、コバルト（Ｃｏ）及びルテニウム（Ｒｕ）の１つ又は複数を含む金属底部表面、誘電体材料を含む曝露した誘電体側壁表面、および誘電体のフィールドを含む表面構造を含む基板を、前記第１の処理チャンバ内で酸素プラズマを含むプラズマ処置に曝露する操作と、
    プラズマの電力を設定し、前記ペデスタルの温度を－２０以上６０℃以下に設定して、誘電体材料を含む曝露した誘電体側壁表面の表面欠陥を修復し、前記金属底部表面上の選択的金属堆積を促進する操作と
    を実行させる命令を含む、非一時的コンピュータ可読媒体。
  14. 前記ペデスタルが高周波（ＲＦ）能力を含む、請求項１３に記載の非一時的コンピュータ可読媒体。
  15. 処理チャンバのコントローラによって実行されたとき、前記処理チャンバに、前記基板を水素プラズマに曝露する操作を実行させる命令をさらに含む、請求項１３に記載の非一時的コンピュータ可読媒体。
  16. 前記酸素プラズマが直接プラズマである、請求項１５に記載の非一時的コンピュータ可読媒体。
  17. 処理チャンバのコントローラによって実行されたとき、前記処理チャンバに、２００Ｗ以上１０００Ｗ以下の範囲のバイアスをプラズマ曝露の間前記基板に印加する操作を実行させる命令をさらに含む、請求項１３に記載の非一時的コンピュータ可読媒体。
  18. 処理チャンバのコントローラによって実行されたとき、前記処理チャンバに、前記ペデスタルをプラズマ曝露の間－２０℃以上４０℃以下の範囲の温度に維持する操作を実行させる命令をさらに含む、請求項１３に記載の非一時的コンピュータ可読媒体。
  19. 誘電体材料を含む曝露した誘電体側壁及び前記誘電体のフィールドが、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、酸窒化ケイ素（ＳｉＯＮ）、または高誘電率誘電体のうちの１つまたは複数を含む、請求項１３に記載の非一時的コンピュータ可読媒体。
  20. 前記プラズマ処置は、水素プラズマをさらに含む、請求項８に記載の方法。
JP2022541802A 2020-06-22 2021-06-18 選択的間隙充填のための低温プラズマ前洗浄 Active JP7519445B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/908,076 2020-06-22
US16/908,076 US11955381B2 (en) 2020-06-22 2020-06-22 Low-temperature plasma pre-clean for selective gap fill
PCT/US2021/038014 WO2021262542A1 (en) 2020-06-22 2021-06-18 Low-temperature plasma pre-clean for selective gap fill

Publications (2)

Publication Number Publication Date
JP2023514804A JP2023514804A (ja) 2023-04-11
JP7519445B2 true JP7519445B2 (ja) 2024-07-19

Family

ID=79021962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022541802A Active JP7519445B2 (ja) 2020-06-22 2021-06-18 選択的間隙充填のための低温プラズマ前洗浄

Country Status (6)

Country Link
US (1) US11955381B2 (ja)
JP (1) JP7519445B2 (ja)
KR (1) KR102741461B1 (ja)
CN (1) CN114930520A (ja)
TW (1) TW202204055A (ja)
WO (1) WO2021262542A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240222192A1 (en) * 2023-01-04 2024-07-04 Applied Materials, Inc. Selective metal selectivity improvement with rf pulsing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223477A (ja) 1999-02-03 2000-08-11 Nec Corp 半導体装置の製造方法
JP2000332112A (ja) 1999-03-29 2000-11-30 Lsi Logic Corp 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
JP2001118846A (ja) 1999-10-18 2001-04-27 Sony Corp 半導体装置の製造方法
JP2001168075A (ja) 1999-09-02 2001-06-22 Applied Materials Inc 基板誘電層プレクリーニング方法
US20030062333A1 (en) 2001-09-28 2003-04-03 Applied Materials, Inc. Method and apparatus for cleaning substrates
JP2003203974A (ja) 2002-01-10 2003-07-18 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178439B2 (en) 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8492170B2 (en) 2011-04-25 2013-07-23 Applied Materials, Inc. UV assisted silylation for recovery and pore sealing of damaged low K films
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US9502218B2 (en) 2014-01-31 2016-11-22 Applied Materials, Inc. RPS assisted RF plasma source for semiconductor processing
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
US10049886B2 (en) 2014-10-30 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for damage reduction in light-assisted processes
CN105097902A (zh) * 2015-06-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
US10403542B2 (en) * 2017-06-10 2019-09-03 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
US10535527B2 (en) 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223477A (ja) 1999-02-03 2000-08-11 Nec Corp 半導体装置の製造方法
JP2000332112A (ja) 1999-03-29 2000-11-30 Lsi Logic Corp 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
JP2001168075A (ja) 1999-09-02 2001-06-22 Applied Materials Inc 基板誘電層プレクリーニング方法
JP2001118846A (ja) 1999-10-18 2001-04-27 Sony Corp 半導体装置の製造方法
US20030062333A1 (en) 2001-09-28 2003-04-03 Applied Materials, Inc. Method and apparatus for cleaning substrates
JP2003203974A (ja) 2002-01-10 2003-07-18 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2021262542A1 (en) 2021-12-30
KR20220113516A (ko) 2022-08-12
TW202204055A (zh) 2022-02-01
US11955381B2 (en) 2024-04-09
US20210398850A1 (en) 2021-12-23
KR102741461B1 (ko) 2024-12-10
CN114930520A (zh) 2022-08-19
JP2023514804A (ja) 2023-04-11

Similar Documents

Publication Publication Date Title
US9177780B2 (en) Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US11776806B2 (en) Multi-step pre-clean for selective metal gap fill
US10395916B2 (en) In-situ pre-clean for selectivity improvement for selective deposition
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
US20180158686A1 (en) Deposition Of Metal Films
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
KR102762234B1 (ko) 선택적 갭 충전을 위한 듀얼 플라즈마 사전-세정
JP2023511330A (ja) サブトラクティブ自己整合のための方法と装置
JP7519445B2 (ja) 選択的間隙充填のための低温プラズマ前洗浄
US20240038859A1 (en) Metal cap for contact resistance reduction
WO2023229612A1 (en) Selective metal removal with flowable polymer
US20240290655A1 (en) Selective via-fill with conformal sidewall coverage
US20240194605A1 (en) Post-treatment for removing residues from dielectric surface
US20240420996A1 (en) Selective self-assembled monolayer (sam) removal
JP2005093909A5 (ja)
WO2024220132A1 (en) Hybrid molybdenum fill scheme for low resistivity semiconductor applications
TW202501570A (zh) 半導體基板的由下而上的間隙填充製程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7519445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150