[go: up one dir, main page]

JP7517629B1 - Semiconductor Device - Google Patents

Semiconductor Device Download PDF

Info

Publication number
JP7517629B1
JP7517629B1 JP2024525015A JP2024525015A JP7517629B1 JP 7517629 B1 JP7517629 B1 JP 7517629B1 JP 2024525015 A JP2024525015 A JP 2024525015A JP 2024525015 A JP2024525015 A JP 2024525015A JP 7517629 B1 JP7517629 B1 JP 7517629B1
Authority
JP
Japan
Prior art keywords
layer
diffusion prevention
prevention layer
type cladding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024525015A
Other languages
Japanese (ja)
Inventor
貴晴 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7517629B1 publication Critical patent/JP7517629B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

n型クラッド層(16)と、n型クラッド層(16)の上に形成された活性層(18)と、活性層(18)の上に形成され、上下に隣接する層とは組成が異なる2つ以上のアンドープ層が上下方向に積層された拡散防止層(12)と、拡散防止層(16)の上に形成されたp型クラッド層(16)と、を備える。The device comprises an n-type cladding layer (16), an active layer (18) formed on the n-type cladding layer (16), a diffusion prevention layer (12) formed on the active layer (18) and including two or more undoped layers stacked in the vertical direction and having a different composition from the layers adjacent above and below, and a p-type cladding layer (16) formed on the diffusion prevention layer (16).

Description

本開示は半導体装置に関する。 The present disclosure relates to a semiconductor device.

半導体レーザでは活性層において光の増幅が起こる。活性層は通常、InGaAsPなどのアンドープの化合物半導体で構成されており、活性層に電子と正孔が注入されることで光が発生し、増幅され、外部にレーザ光として出射される。活性層の上下にはp型クラッド層とn型クラッド層を形成する。これらのクラッド層は活性層を上下から挟み込んでレーザダイオードを構成し、光を活性層内に閉じ込める役割を果たす。In semiconductor lasers, light amplification occurs in the active layer. The active layer is usually made of an undoped compound semiconductor such as InGaAsP, and light is generated when electrons and holes are injected into the active layer, which then generates light, which is amplified and emitted to the outside as laser light. P-type cladding layers and n-type cladding layers are formed above and below the active layer. These cladding layers sandwich the active layer from above and below to form a laser diode, and serve to confine light within the active layer.

このような半導体レーザにおいて、p型クラッド層に注入されたドーパントが活性層まで拡散してしまうことがある。ドーパントが活性層に拡散されると、レーザ光の特性劣化や電気的特性劣化が生じる。In such semiconductor lasers, the dopants injected into the p-type cladding layer can diffuse into the active layer. When the dopants diffuse into the active layer, the laser light characteristics and electrical characteristics deteriorate.

特許文献1に記載の半導体レーザ素子では、p型クラッド層のドーパントであるZnが活性層に拡散することを防ぐために、p型クラッド層と活性層の間にアンドープの半導体層を形成している。ドーパントの活性層への拡散をアンドープの半導体層が防ぐことで、レーザ光の特性劣化や電気的特性劣化を抑制している。In the semiconductor laser element described in Patent Document 1, an undoped semiconductor layer is formed between the p-type cladding layer and the active layer to prevent Zn, the dopant in the p-type cladding layer, from diffusing into the active layer. The undoped semiconductor layer prevents the dopant from diffusing into the active layer, thereby suppressing deterioration of the laser light characteristics and electrical characteristics.

特開平4-320027号公報Japanese Patent Application Publication No. 4-320027

しかし特許文献1に記載の半導体レーザ素子には、p型クラッド層のドーパントが活性層へ拡散するのを防止する効果が十分でないという問題がある。一般にドーパントはヘテロ界面近くに局在する傾向が強い。特許文献1に記載の半導体レーザ素子では、アンドープの半導体層を挿入することで増加する界面の数が1つだけであるため、ドーパントの拡散防止効果は限定的になる。However, the semiconductor laser element described in Patent Document 1 has a problem in that it is not effective enough to prevent the dopant in the p-type cladding layer from diffusing into the active layer. In general, dopants have a strong tendency to localize near the heterointerface. In the semiconductor laser element described in Patent Document 1, the number of interfaces increased by inserting an undoped semiconductor layer is only one, so the effect of preventing dopant diffusion is limited.

本開示は上記の問題を解消するためになされたもので、p型クラッド層のドーパントが活性層へ拡散するのを防止する効果が高い半導体装置を得ることを目的としている。The present disclosure has been made to solve the above problems, and aims to obtain a semiconductor device that is highly effective in preventing dopants in the p-type cladding layer from diffusing into the active layer.

本開示にかかる半導体装置は、n型クラッド層と、n型クラッド層の上に形成された活性層と、活性層の上に形成され、活性層に近いほうから、アンドープの第1の拡散防止層と、第1の拡散防止層とは組成が異なるアンドープの第2の拡散防止層とが交互に積層された拡散防止層と、拡散防止層の上に形成されたp型クラッド層と、を備え、第2の拡散防止層には歪みがかけられている
The semiconductor device according to the present disclosure comprises an n-type cladding layer, an active layer formed on the n-type cladding layer, a diffusion prevention layer formed on the active layer and including, from the side closest to the active layer, an undoped first diffusion prevention layer and a second undoped diffusion prevention layer having a composition different from that of the first diffusion prevention layer alternately stacked, and a p-type cladding layer formed on the diffusion prevention layer , and the second diffusion prevention layer is strained .

本開示によれば、p型クラッド層のドーパントが活性層へ拡散するのを防止する効果が高い半導体装置を得られる。According to the present disclosure, a semiconductor device can be obtained that is highly effective in preventing dopants in the p-type cladding layer from diffusing into the active layer.

実施の形態1にかかる半導体装置の断面を示す図である。1 is a diagram showing a cross section of a semiconductor device according to a first embodiment; 拡散防止層の層構造を示す図である。FIG. 2 is a diagram showing a layer structure of a diffusion prevention layer. 実施の形態1にかかる半導体装置の製造方法を示すための図である。1A to 1C are diagrams showing a method for manufacturing a semiconductor device according to a first embodiment; 実施の形態1にかかる半導体装置の製造方法を示すための図である。1A to 1C are diagrams showing a method for manufacturing a semiconductor device according to a first embodiment; 実施の形態1にかかる半導体装置の製造方法を示すための図である。1A to 1C are diagrams showing a method for manufacturing a semiconductor device according to a first embodiment; 実施の形態1にかかる半導体装置の製造方法を示すための図である。1A to 1C are diagrams showing a method for manufacturing a semiconductor device according to a first embodiment; 実施の形態1にかかる半導体装置の製造方法を示すための図である。1A to 1C are diagrams showing a method for manufacturing a semiconductor device according to a first embodiment; 変形例における半導体装置の断面を示す図である。FIG. 13 is a cross-sectional view of a semiconductor device according to a modified example. 変形例における拡散防止層の層構造を示す図である。13A and 13B are diagrams showing a layer structure of a diffusion prevention layer in a modified example.

実施の形態1.
実施の形態1にかかる半導体装置10を図1に示す。半導体装置10は半導体レーザであり、図1はレーザ光が共振する方向に垂直な断面を示している。なお、図1を含む図面は実施の形態等を説明するためのものであり、各部材の寸法比等は実際とは異なる場合がある。
Embodiment 1.
A semiconductor device 10 according to a first embodiment is shown in Fig. 1. The semiconductor device 10 is a semiconductor laser, and Fig. 1 shows a cross section perpendicular to the direction in which laser light resonates. Note that the drawings including Fig. 1 are for explaining the embodiments, and the dimensional ratios of the components may differ from the actual ones.

半導体装置10は、半導体基板12を備える。半導体基板12はn型半導体で構成されており、例えばn型InPから成る。半導体基板12の下には第1の電極14が形成されている。The semiconductor device 10 includes a semiconductor substrate 12. The semiconductor substrate 12 is made of an n-type semiconductor, for example, n-type InP. A first electrode 14 is formed under the semiconductor substrate 12.

半導体基板12の上にn型クラッド層16が形成されている。n型クラッド層16はn型半導体で構成されており、例えばn型InPから成る。n型クラッド層16は半導体基板12と一体であってもよい。An n-type cladding layer 16 is formed on the semiconductor substrate 12. The n-type cladding layer 16 is made of an n-type semiconductor, for example, n-type InP. The n-type cladding layer 16 may be integral with the semiconductor substrate 12.

n型クラッド層16の上に活性層18が形成されている。活性層18はアンドープの半導体で構成されており、例えばInGaAsPから成る。An active layer 18 is formed on the n-type cladding layer 16. The active layer 18 is made of an undoped semiconductor, for example, InGaAsP.

活性層18の上に、層構造を有する拡散防止層22が形成されている。図2は拡散防止層22の層構造を示すものである。A diffusion prevention layer 22 having a layer structure is formed on the active layer 18. Figure 2 shows the layer structure of the diffusion prevention layer 22.

拡散防止層22は下から順に第1の拡散防止層26と第2の拡散防止層28が交互に積層されている。図2では第1の拡散防止層26と第2の拡散防止層28がそれぞれ3層ずつ積層されているが、少なくとも第1の拡散防止層26と第2の拡散防止層28が1層ずつ積層されていればよい。また最上層は第1の拡散防止層26と第2の拡散防止層28のどちらでもよい。第1の拡散防止層26はアンドープの半導体で構成されており、例えばInPから成る。第2の拡散防止層28は、第1の拡散防止層26と格子整合するアンドープの半導体で構成されている。実施の形態1ではp型クラッド層20のドーパントをZnとしているため、第2の拡散防止層28は上記の条件を満たすAlInAsから成る。なお、第2の拡散防止層28の材料はAlInAsに限らず、InPと格子整合するInGaAsP、InGaAs、AlGaInAs、InGaAsP、InGaAsなどでもよい。また、第1の拡散防止層26および第2の拡散防止層28は、膜厚が大きくなると電気抵抗が上がるため、1層当たりの膜厚は10nm以下が好ましい。また、p型クラッド層20のドーパントの拡散防止の観点から、第1の拡散防止層26と第2の拡散防止層28の組は3組以上が好ましい。The diffusion prevention layer 22 is formed by alternately stacking the first diffusion prevention layer 26 and the second diffusion prevention layer 28 from the bottom. In FIG. 2, three layers of the first diffusion prevention layer 26 and the second diffusion prevention layer 28 are stacked, but at least one layer of the first diffusion prevention layer 26 and the second diffusion prevention layer 28 may be stacked. The top layer may be either the first diffusion prevention layer 26 or the second diffusion prevention layer 28. The first diffusion prevention layer 26 is made of an undoped semiconductor, for example, InP. The second diffusion prevention layer 28 is made of an undoped semiconductor that is lattice-matched with the first diffusion prevention layer 26. In the first embodiment, the dopant of the p-type cladding layer 20 is Zn, so the second diffusion prevention layer 28 is made of AlInAs that satisfies the above conditions. The material of the second diffusion prevention layer 28 is not limited to AlInAs, but may be InGaAsP, InGaAs, AlGaInAs, InGaAsP, InGaAs, etc., which are lattice-matched with InP. Since the electrical resistance increases with the thickness of the first diffusion prevention layer 26 and the second diffusion prevention layer 28, it is preferable that the thickness of each layer is 10 nm or less. From the viewpoint of preventing the diffusion of the dopant in the p-type cladding layer 20, it is preferable that the number of pairs of the first diffusion prevention layer 26 and the second diffusion prevention layer 28 is three or more.

拡散防止層22の上にp型クラッド層20が形成されている。p型クラッド層20は、例えばZnがドープされたp型半導体で構成されており、p型InPから成る。A p-type cladding layer 20 is formed on the diffusion prevention layer 22. The p-type cladding layer 20 is made of a p-type semiconductor doped with Zn, for example, p-type InP.

p型クラッド層20の上にコンタクト層30が形成されている。コンタクト層30はp型半導体で構成されており、例えばp型InGaAsから成る。A contact layer 30 is formed on the p-type cladding layer 20. The contact layer 30 is made of a p-type semiconductor, for example, p-type InGaAs.

コンタクト層30の上に第2の電極32が形成されている。 A second electrode 32 is formed on the contact layer 30.

ここで、実施の形態1にかかる半導体装置10の製造方法を説明する。まず、図3に示すように、半導体基板12の上にn型クラッド層16を形成する。n型クラッド層16の形成にはMOCVD(Metal Organic Chemical Vapor Deposition)法を用いる。なおこれ以降、半導体層の積層にはMOCVD法を用いることとする。ただし、積層方法はMOCVD法に限らない。Here, a method for manufacturing the semiconductor device 10 according to the first embodiment will be described. First, as shown in FIG. 3, an n-type cladding layer 16 is formed on a semiconductor substrate 12. The n-type cladding layer 16 is formed using the MOCVD (Metal Organic Chemical Vapor Deposition) method. From this point on, the MOCVD method will be used to stack the semiconductor layers. However, the stacking method is not limited to the MOCVD method.

次に、図4に示すように、n型クラッド層16の上に活性層18を形成する。Next, as shown in FIG. 4, an active layer 18 is formed on the n-type cladding layer 16.

次に、活性層18の上に拡散防止層22を形成する。拡散防止層22の形成には、まず、活性層18の上に第1の拡散防止層26を形成する。次いで、第1の拡散防止層26の上に第2の拡散防止層28を形成する。必要であれば第2の拡散防止層28の上に第1の拡散防止層26を形成する。これらの工程を、拡散防止層22が所望の層数になるように繰り返し、図5に示すように、拡散防止層22を形成する。Next, the diffusion prevention layer 22 is formed on the active layer 18. To form the diffusion prevention layer 22, first, a first diffusion prevention layer 26 is formed on the active layer 18. Then, a second diffusion prevention layer 28 is formed on the first diffusion prevention layer 26. If necessary, the first diffusion prevention layer 26 is formed on the second diffusion prevention layer 28. These steps are repeated until the desired number of diffusion prevention layers 22 are formed, as shown in FIG. 5.

次に、図6に示すように、拡散防止層22の上にp型クラッド層20を形成する。Next, as shown in FIG. 6, a p-type cladding layer 20 is formed on the diffusion prevention layer 22.

次に、図7に示すように、p型クラッド層20の上にコンタクト層30を形成する。Next, as shown in FIG. 7, a contact layer 30 is formed on the p-type cladding layer 20.

次に、半導体基板12の下とコンタクト層30の上にそれぞれ第1の電極14、第2の電極32を形成する。このようにして図1に示した半導体装置10を製造する。Next, the first electrode 14 and the second electrode 32 are formed under the semiconductor substrate 12 and on the contact layer 30, respectively. In this manner, the semiconductor device 10 shown in FIG. 1 is manufactured.

ここで、拡散防止層22の効果について説明する。p型クラッド層20のドーパントは、拡散防止層22がなければ拡散によって活性層18まで達することがある。活性層18にドーパントが達すると、レーザ光の特性や電気的特性が劣化する。しかし、実施の形態1にかかる半導体装置10では、p型クラッド層20と活性層18の間に拡散防止層22が挿入されているため、p型クラッド層20から拡散してきたドーパントが拡散防止層22にとどまり、活性層18への拡散が抑制される。Here, the effect of the diffusion prevention layer 22 will be explained. If the diffusion prevention layer 22 is not present, the dopant in the p-type cladding layer 20 may diffuse into the active layer 18. If the dopant reaches the active layer 18, the laser light characteristics and electrical characteristics will deteriorate. However, in the semiconductor device 10 according to the first embodiment, the diffusion prevention layer 22 is inserted between the p-type cladding layer 20 and the active layer 18, so that the dopant that diffuses from the p-type cladding layer 20 remains in the diffusion prevention layer 22, and diffusion into the active layer 18 is suppressed.

さらに、拡散防止層22は第1の拡散防止層26と第2の拡散防止層28が交互に積層された層構造を有するため、ドーパントの活性層18への拡散防止効果が高い。一般にドーパントはヘテロ界面に局在する傾向が強い。実施の形態1にかかる半導体装置10では、拡散防止層22が層構造を有するため、ヘテロ界面が複数存在している。例えば、図2のように、第1の拡散防止層26と第2の拡散防止層28がそれぞれ3層ずつ積層されている場合、拡散防止層22が存在しない場合に比べて、界面の数は6つ多い。このように拡散防止層22の存在によって界面の数が増えるため、実施の形態1にかかる半導体装置10では、p型クラッド層20のドーパントが活性層18へ拡散するのを防止する効果が高くなる。 Furthermore, since the diffusion prevention layer 22 has a layer structure in which the first diffusion prevention layer 26 and the second diffusion prevention layer 28 are alternately stacked, the diffusion prevention effect of the dopant into the active layer 18 is high. In general, dopants tend to be localized at heterointerfaces. In the semiconductor device 10 according to the first embodiment, since the diffusion prevention layer 22 has a layer structure, there are multiple heterointerfaces. For example, as shown in FIG. 2, when the first diffusion prevention layer 26 and the second diffusion prevention layer 28 are stacked in three layers each, the number of interfaces is six more than when the diffusion prevention layer 22 does not exist. In this way, the number of interfaces increases due to the presence of the diffusion prevention layer 22, so in the semiconductor device 10 according to the first embodiment, the effect of preventing the dopant in the p-type cladding layer 20 from diffusing into the active layer 18 is enhanced.

なお、拡散防止層22は、2種類の層が交互に積層されているものに限らず、2つ以上のアンドープ層が上下方向に積層されていればよい。このとき、それぞれのアンドープ層は、上下に隣接する層とは組成が異なっていればよい。このように、上下に隣接する層とは組成が異なる2つ以上のアンドープ層が上下方向に積層されていれば、拡散防止層22が挿入されることで増加する界面の数が2つ以上となるため、p型クラッド層20のドーパントが活性層18へ拡散するのを防止する効果が高くなる。 The diffusion prevention layer 22 is not limited to two types of layers stacked alternately, but may be two or more undoped layers stacked vertically. In this case, each undoped layer may have a different composition from the layers adjacent thereto. In this way, if two or more undoped layers having different compositions from the layers adjacent thereto are stacked vertically, the number of interfaces increased by inserting the diffusion prevention layer 22 becomes two or more, and the effect of preventing the dopant in the p-type cladding layer 20 from diffusing into the active layer 18 is enhanced.

また、拡散防止層22が備えるアンドープ層には、p型クラッド層20のドーパントの固溶度が活性層18より高い半導体層を少なくとも1層用いるのがよい。このような半導体層を用いれば、p型クラッド層20のドーパントがこのアンドープ層に留まり、活性層18への拡散が抑止される。In addition, it is preferable that the undoped layer of the diffusion prevention layer 22 is made of at least one semiconductor layer in which the solid solubility of the dopant in the p-type cladding layer 20 is higher than that of the active layer 18. If such a semiconductor layer is used, the dopant in the p-type cladding layer 20 remains in this undoped layer, and diffusion into the active layer 18 is suppressed.

実施の形態2.
実施の形態2にかかる半導体装置は実施の形態1にかかる半導体装置10と同様だが、実施の形態1と異なるのは、第2の拡散防止層に歪みをかけて、第1の拡散防止層とのバンドギャップ差を小さくしている点である。実施の形態2にかかる半導体装置の断面は図1と同様であり、拡散防止層の層構造は図2と同様である。
Embodiment 2.
The semiconductor device according to the second embodiment is similar to the semiconductor device 10 according to the first embodiment, but differs from the first embodiment in that the second diffusion prevention layer is strained to reduce the band gap difference with the first diffusion prevention layer. The cross section of the semiconductor device according to the second embodiment is similar to that shown in FIG. 1, and the layer structure of the diffusion prevention layer is similar to that shown in FIG.

第1の拡散防止層と第2の拡散防止層のバンドギャップ差が大きいと、電気抵抗が大きくなり、レーザ光の発光効率が低下する可能性がある。一方、実施の形態2にかかる半導体装置のように、第2の拡散防止層に歪みをかけて、第1の拡散防止層とのバンドギャップ差を小さくしている場合、拡散防止層の電気抵抗が小さくなる。例えば、第2の拡散防止層がAlInAsから成る場合、AlとInの組成比率を調整して歪をかけることで、InPとのバンドギャップ差を小さくし、発光効率低下を防止することができる。 If the band gap difference between the first and second diffusion prevention layers is large, the electrical resistance increases, and there is a possibility that the light emission efficiency of the laser light will decrease. On the other hand, as in the semiconductor device of embodiment 2, when the second diffusion prevention layer is strained to reduce the band gap difference with the first diffusion prevention layer, the electrical resistance of the diffusion prevention layer decreases. For example, when the second diffusion prevention layer is made of AlInAs, the band gap difference with InP can be reduced by adjusting the composition ratio of Al and In to apply strain, thereby preventing a decrease in light emission efficiency.

実施の形態3.
実施の形態3にかかる半導体装置はEA(Electro Absorption)変調器またはMZ(Mach-Zehnder)変調器のレーザ光変調部において拡散防止層を形成したものである。実施の形態3にかかる半導体装置の構造は実施の形態1と同様であり、断面および拡散防止層の層構造はそれぞれ図1、図2と同様である。変調器のレーザ光変調部であれば第1の電極と第2の電極の間には電圧がかかればいいため、拡散防止層を構成する層の膜厚、バンドギャップ差を考慮する必要がない。
Embodiment 3.
The semiconductor device according to the third embodiment is one in which a diffusion prevention layer is formed in the laser light modulation section of an EA (Electro Absorption) modulator or an MZ (Mach-Zehnder) modulator. The structure of the semiconductor device according to the third embodiment is the same as that of the first embodiment, and the cross section and the layer structure of the diffusion prevention layer are the same as those in Figs. 1 and 2, respectively. In the laser light modulation section of the modulator, it is only necessary to apply a voltage between the first electrode and the second electrode, so there is no need to consider the film thickness and band gap difference of the layers constituting the diffusion prevention layer.

以上、各実施の形態について説明したが、各実施の形態における半導体装置は、活性層を含む領域がレーザ光の共振方向に延びるストライプ状に形成されたメサ構造であってもよい。 Although each embodiment has been described above, the semiconductor device in each embodiment may have a mesa structure in which the region including the active layer is formed in a stripe shape extending in the resonance direction of the laser light.

また、半導体基板はp型であってもよい。その場合の半導体装置40の断面を図8に示す。図8では図1と異なり、便宜上、半導体基板が上にあるように描いている。半導体基板がp型の場合は、半導体基板42の下にZnがドープされたp型クラッド層50が形成されており、p型クラッド層50の下に拡散防止層52が形成されている。拡散防止層52の層構造を図9に示す。拡散防止層52の層構造は、最下層が第1の拡散防止層56であり、その上に第2の拡散防止層58がある。さらにその上に、必要であれば第1の拡散防止層56と第2の拡散防止層58が繰り返される。拡散防止層52の下に活性層48、n型クラッド層46、コンタクト層60が形成されており、上下に第1の電極44と第2の電極62が形成されている。このように半導体基板がp型の場合も、拡散防止層が挿入されているため、p型クラッド層50のドーパントが活性層48へ拡散するのを防止する効果が高い半導体装置が得られる。 The semiconductor substrate may be p-type. In this case, a cross section of the semiconductor device 40 is shown in FIG. 8. Unlike FIG. 1, FIG. 8 is drawn with the semiconductor substrate on top for convenience. When the semiconductor substrate is p-type, a Zn-doped p-type cladding layer 50 is formed under the semiconductor substrate 42, and a diffusion prevention layer 52 is formed under the p-type cladding layer 50. The layer structure of the diffusion prevention layer 52 is shown in FIG. 9. The layer structure of the diffusion prevention layer 52 is a first diffusion prevention layer 56 at the bottom, and a second diffusion prevention layer 58 is formed above it. If necessary, the first diffusion prevention layer 56 and the second diffusion prevention layer 58 are repeated above that. An active layer 48, an n-type cladding layer 46, and a contact layer 60 are formed under the diffusion prevention layer 52, and a first electrode 44 and a second electrode 62 are formed above and below it. In this way, even when the semiconductor substrate is of p-type, since the diffusion prevention layer is inserted, a semiconductor device which is highly effective in preventing the dopant in the p-type cladding layer 50 from diffusing into the active layer 48 can be obtained.

10,40 半導体装置、16,46 n型クラッド層、18,48 活性層、20,50 p型クラッド層、22,52 拡散防止層、26,56 第1の拡散防止層、28,58 第2の拡散防止層。 10,40 semiconductor device, 16,46 n-type cladding layer, 18,48 active layer, 20,50 p-type cladding layer, 22,52 diffusion prevention layer, 26,56 first diffusion prevention layer, 28,58 second diffusion prevention layer.

Claims (8)

n型クラッド層と、
前記n型クラッド層の上に形成された活性層と、
前記活性層の上に形成され、前記活性層に近いほうから、アンドープの第1の拡散防止層と、前記第1の拡散防止層とは組成が異なるアンドープの第2の拡散防止層とが交互に積層された拡散防止層と、
前記拡散防止層の上に形成されたp型クラッド層と、
を備え、
前記第2の拡散防止層には歪みがかけられた半導体装置。
an n-type cladding layer;
an active layer formed on the n-type cladding layer;
a diffusion prevention layer formed on the active layer, the diffusion prevention layer being formed by alternately stacking, from the side closer to the active layer, an undoped first diffusion prevention layer and an undoped second diffusion prevention layer having a composition different from that of the first diffusion prevention layer;
a p-type cladding layer formed on the diffusion barrier layer;
Equipped with
The second diffusion prevention layer is subjected to a strain.
前記拡散防止層の前記第1の拡散防止層および前記第2の拡散防止層の少なくとも1層は、前記p型クラッド層のドーパントの固溶度が前記活性層より高い
請求項1に記載の半導体装置。
2 . The semiconductor device according to claim 1 , wherein at least one of the first diffusion prevention layer and the second diffusion prevention layer has a higher solid solubility of the dopant of the p-type cladding layer than that of the active layer.
前記第1の拡散防止層および前記第2の拡散防止層の膜厚は10nm以下である
請求項1に記載の半導体装置。
The semiconductor device according to claim 1 , wherein the first diffusion prevention layer and the second diffusion prevention layer have a thickness of 10 nm or less.
前記p型クラッド層はZnがドープされた
請求項1に記載の半導体装置。
The semiconductor device according to claim 1 , wherein the p-type cladding layer is doped with Zn.
前記n型クラッド層はInPから成り、
前記活性層はInGaAsPから成り、
前記第1の拡散防止層InPから成り
前記p型クラッド層はInPから成る
請求項4に記載の半導体装置。
the n-type cladding layer is made of InP;
the active layer is made of InGaAsP;
the first diffusion barrier layer is made of InP ;
The semiconductor device according to claim 4 , wherein the p-type cladding layer is made of InP.
前記第2の拡散防止層は、AlInAs、InGaAsP、InGaAs、AlGaInAsのいずれかから成る
請求項5に記載の半導体装置。
6. The semiconductor device according to claim 5, wherein the second diffusion prevention layer is made of any one of AlInAs, InGaAsP, InGaAs, and AlGaInAs.
前記拡散防止層において、前記第1の拡散防止層と前記第2の拡散防止層から成る組が3組以上積層されている
請求項5に記載の半導体装置。
6. The semiconductor device according to claim 5, wherein the diffusion prevention layer includes three or more pairs of the first diffusion prevention layer and the second diffusion prevention layer stacked together.
前記半導体装置はEA変調器またはMZ変調器のレーザ光変調部である
請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the semiconductor device is a laser light modulation section of an EA modulator or an MZ modulator.
JP2024525015A 2023-12-26 2023-12-26 Semiconductor Device Active JP7517629B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/046764 WO2025141725A1 (en) 2023-12-26 2023-12-26 Semiconductor device

Publications (1)

Publication Number Publication Date
JP7517629B1 true JP7517629B1 (en) 2024-07-17

Family

ID=91895984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024525015A Active JP7517629B1 (en) 2023-12-26 2023-12-26 Semiconductor Device

Country Status (2)

Country Link
JP (1) JP7517629B1 (en)
WO (1) WO2025141725A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201072A (en) 2006-01-25 2007-08-09 Opnext Japan Inc Semiconductor optical element
JP2008078340A (en) 2006-09-21 2008-04-03 Opnext Japan Inc Semiconductor laser element and manufacturing method therefor
JP2009076535A (en) 2007-09-19 2009-04-09 Hitachi Cable Ltd Semiconductor wafer and light emitting device
US20170263820A1 (en) 2016-03-10 2017-09-14 Epistar Corporation Light-emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685720B2 (en) * 1993-11-01 1997-12-03 松下電器産業株式会社 Semiconductor laser and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201072A (en) 2006-01-25 2007-08-09 Opnext Japan Inc Semiconductor optical element
JP2008078340A (en) 2006-09-21 2008-04-03 Opnext Japan Inc Semiconductor laser element and manufacturing method therefor
JP2009076535A (en) 2007-09-19 2009-04-09 Hitachi Cable Ltd Semiconductor wafer and light emitting device
US20170263820A1 (en) 2016-03-10 2017-09-14 Epistar Corporation Light-emitting device

Also Published As

Publication number Publication date
WO2025141725A1 (en) 2025-07-03

Similar Documents

Publication Publication Date Title
JP4639107B2 (en) Semiconductor laser and manufacturing method thereof
TWI742714B (en) Semiconductor laser diode
JP4937673B2 (en) Semiconductor light-emitting element, manufacturing method thereof, and semiconductor light-emitting device
KR20110106879A (en) MB laser structure comprising a plurality of MB regions
JPH11330605A (en) Semiconductor laser
US20110243171A1 (en) Nitride-based semiconductor laser device
JP2018054727A (en) Semiconductor optical device and manufacturing method thereof
JP2005327783A (en) Semiconductor laser
US7804870B2 (en) Semiconductor optical device and manufacturing method thereof
US6298077B1 (en) GaInAsP/AIGaInP laser diodes with AIGaAs type II carrier blocking layer in the waveguide
US7289546B1 (en) Semiconductor laser having an improved stacked structure
JP7517629B1 (en) Semiconductor Device
TWI818268B (en) Vcsel with carrier recycling
US20070023773A1 (en) Semiconductor light-emitting device
TWI758822B (en) semiconductor device
JP3658048B2 (en) Semiconductor laser element
US20110317731A1 (en) Semiconductor device
JP4698181B2 (en) Nitride semiconductor laser device
JP4296435B2 (en) Semiconductor laser
JP5840893B2 (en) Semiconductor laser device
US11196232B2 (en) Modulation doped semiconductor laser and manufacturing method therefor
JPH07131116A (en) Semiconductor laser element
JP2024153458A (en) Semiconductor light emitting device
WO2025142139A1 (en) Semiconductor optical element
CN112913095A (en) Optical semiconductor device and method for manufacturing optical semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240425

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240617

R150 Certificate of patent or registration of utility model

Ref document number: 7517629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150