JP7512659B2 - Semiconductor module and method for manufacturing the same - Google Patents
Semiconductor module and method for manufacturing the same Download PDFInfo
- Publication number
- JP7512659B2 JP7512659B2 JP2020077798A JP2020077798A JP7512659B2 JP 7512659 B2 JP7512659 B2 JP 7512659B2 JP 2020077798 A JP2020077798 A JP 2020077798A JP 2020077798 A JP2020077798 A JP 2020077798A JP 7512659 B2 JP7512659 B2 JP 7512659B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- heat sink
- semiconductor module
- case member
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 139
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 65
- 229920005989 resin Polymers 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000004593 Epoxy Substances 0.000 claims description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 4
- 239000004952 Polyamide Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920002647 polyamide Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 25
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000017525 heat dissipation Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。 The present invention relates to a semiconductor module and a method for manufacturing a semiconductor module.
半導体モジュールは、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている(例えば特許文献1-3参照)。 Semiconductor modules have a substrate on which semiconductor elements such as IGBTs (insulated gate bipolar transistors), power MOSFETs (metal oxide semiconductor field effect transistors), and FWDs (free wheeling diodes) are mounted, and are used in inverter devices and the like (see, for example, Patent Documents 1-3).
一般に半導体モジュールは、放熱板の上面にDCB(Direct Copper Bonding)基板等の積層基板を配置し、更にDCB基板の上面に半導体素子を配置して構成される。放熱板とDCB基板、及びDCB基板と半導体素子はそれぞれ半田等の接合材を介して接合される。DCB基板は、セラミック等の絶縁層の上面及び下面に金属層を積層した積層基板で構成される。 Generally, a semiconductor module is constructed by placing a laminated substrate such as a DCB (Direct Copper Bonding) substrate on the top surface of a heat sink, and then placing a semiconductor element on the top surface of the DCB substrate. The heat sink and DCB substrate, and the DCB substrate and semiconductor element are each bonded via a bonding material such as solder. The DCB substrate is constructed from a laminated substrate in which metal layers are laminated on the top and bottom surfaces of an insulating layer such as ceramic.
ところで、DCB基板等の積層基板に半導体素子を配置した半導体モジュールにおいては、放熱板と積層基板上面の金属層との間に電位差を考慮した沿面距離が確保される必要があり、モジュールが大型化する懸念がある。また、半導体素子から放熱板までの厚み、すなわち放熱経路が長いため、半導体素子の放熱効果が十分に発揮されない可能性も存在する。 In a semiconductor module in which semiconductor elements are arranged on a laminated substrate such as a DCB substrate, it is necessary to ensure a creepage distance that takes into account the potential difference between the heat sink and the metal layer on the top surface of the laminated substrate, which raises concerns that the module may become larger. In addition, because the thickness from the semiconductor element to the heat sink, i.e., the heat dissipation path, is long, there is a possibility that the heat dissipation effect of the semiconductor element may not be fully realized.
本発明はかかる点に鑑みてなされたものであり、沿面距離を確保して放熱性を向上することが可能な半導体モジュール及び半導体モジュールの製造方法を提供することを目的の1つとする。 The present invention has been made in consideration of these points, and one of its objectives is to provide a semiconductor module and a method for manufacturing a semiconductor module that can ensure creepage distance and improve heat dissipation.
本発明の一態様の半導体モジュールは、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材と、を備え、前記第2絶縁層は、中央が開口された枠状に形成され、前記第2絶縁層の内周端は、前記第1絶縁層の外周端よりも内側に位置し、前記第2絶縁層の外周端は、前記第1絶縁層の外周端よりも外側に位置し、前記第1絶縁層と前記第2絶縁層は、少なくとも一部が平面視で重なるように配置され、前記第2絶縁層の内周端は、前記ケース部材の内周端よりも内側に位置し、前記第2絶縁層の外周端は、前記ケース部材の外周端よりも内側に位置し、前記第2絶縁層と前記ケース部材は、少なくとも一部が平面視で重なるように配置されている。 A semiconductor module of one embodiment of the present invention comprises a heat sink, a first insulating layer arranged on an upper surface of the heat sink, a circuit board arranged on the upper surface of the first insulating layer, a semiconductor element arranged on the upper surface of the circuit board, a second insulating layer arranged between the heat sink and the first insulating layer so as to surround a lower outer peripheral end of the first insulating layer, and a frame-shaped case member surrounding the first insulating layer and the semiconductor element , wherein the second insulating layer is formed in a frame shape with a center opening, an inner peripheral end of the second insulating layer is located inside the outer peripheral end of the first insulating layer and an outer peripheral end of the second insulating layer is located outside the outer peripheral end of the first insulating layer, the first insulating layer and the second insulating layer are arranged so that at least a portion of them overlap in a planar view, the inner peripheral end of the second insulating layer is located inside the inner peripheral end of the case member and the outer peripheral end of the second insulating layer is located inside the outer peripheral end of the case member, and the second insulating layer and the case member are arranged so that at least a portion of them overlap in a planar view .
また、本発明の一態様の半導体モジュールの製造方法は、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、前記回路板の上面に前記半導体素子を配置するチップ配置工程と、前記第1絶縁層配置工程の後、前記第1絶縁層の外周を囲う枠状のケース部材を配置するケース部材配置工程と、を有し、前記ケース部材配置工程において、前記第1絶縁層及び/又は前記第2絶縁層を前記放熱板及び前記ケース部材で挟み込む。 Moreover, one aspect of the present invention relates to a method for manufacturing a semiconductor module comprising a heat sink, a first insulating layer arranged on an upper surface of the heat sink, a circuit board arranged on the upper surface of the first insulating layer, and a semiconductor element arranged on the upper surface of the circuit board, the method including a second insulating layer formation step of forming a frame-shaped second insulating layer along an outer peripheral edge of the first insulating layer on the upper surface of the heat sink, a first insulating layer arrangement step of arranging the first insulating layer on the upper surface of the heat sink so as to cover an inner peripheral edge of the second insulating layer, a circuit board arrangement step of arranging the circuit board on the upper surface of the first insulating layer, a chip arrangement step of arranging the semiconductor element on the upper surface of the circuit board, and after the first insulating layer arrangement step, a case member arrangement step of arranging a frame-shaped case member surrounding the outer periphery of the first insulating layer, and in the case member arrangement step, the first insulating layer and/or the second insulating layer are sandwiched between the heat sink and the case member .
本発明によれば、沿面距離を確保して放熱性を向上することが可能である。 According to the present invention, it is possible to ensure the creepage distance and improve heat dissipation.
以下、本発明を適用可能な半導体モジュールについて説明する。図1は、本実施の形態に係る半導体モジュールの断面図である。図2は、本実施の形態に係る半導体モジュールの一例を示す分解斜視図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。また、図2では、説明の便宜上、図1で示された一部の構成を省略している。 A semiconductor module to which the present invention can be applied is described below. FIG. 1 is a cross-sectional view of a semiconductor module according to the present embodiment. FIG. 2 is an exploded perspective view showing an example of a semiconductor module according to the present embodiment. Note that the semiconductor module shown below is merely an example, and can be modified as appropriate without being limited thereto. Also, for the sake of convenience of explanation, some of the configuration shown in FIG. 1 is omitted in FIG. 2.
また、以下の図において、インバータ回路を構成する三相が並ぶ方向をX方向、X方向に直交する方向(一対の外部端子が対向する方向)をY方向、高さ方向をZ方向と定義することにする。図示されたX、Y、Zの各軸は互いに直交し、右手系を成している。また、場合によっては、X方向を左右方向、Y方向を前後方向、Z方向を上下方向と呼ぶことがある。これらの方向(前後左右上下方向)は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、XYZ方向のそれぞれとの対応関係が変わることがある。例えば、半導体モジュールの放熱面側(冷却器側)を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面をZ方向正側からみた場合を意味する。 In the following figures, the direction in which the three phases constituting the inverter circuit are arranged is defined as the X direction, the direction perpendicular to the X direction (the direction in which a pair of external terminals face each other) as the Y direction, and the height direction as the Z direction. The illustrated X, Y, and Z axes are perpendicular to each other and form a right-handed system. In some cases, the X direction may be called the left-right direction, the Y direction the front-back direction, and the Z direction the up-down direction. These directions (front-back, left-right, up-down directions) are terms used for convenience of explanation, and the corresponding relationship with each of the X, Y, and Z directions may change depending on the mounting posture of the semiconductor module. For example, the heat dissipation surface side (cooler side) of the semiconductor module is referred to as the bottom side, and the opposite side is referred to as the top side. In this specification, a plan view means a view of the top surface of the semiconductor module from the positive side in the Z direction.
本実施の形態に係る半導体モジュールは、例えばパワーモジュール等の電力変換装置に適用されるものであり、インバータ回路を構成するパワーモジュールである。図1では、単一の半導体モジュール1について説明する。例えば、半導体装置が三相インバータ回路を構成する場合、図1の単位モジュールがU相、V相、W相の順にX方向に3つ並んで配置される(図2参照)。 The semiconductor module according to this embodiment is applied to a power conversion device such as a power module, and is a power module that constitutes an inverter circuit. In FIG. 1, a single semiconductor module 1 is described. For example, when the semiconductor device constitutes a three-phase inverter circuit, three unit modules shown in FIG. 1 are arranged in the X direction in the order of U phase, V phase, and W phase (see FIG. 2).
図1及び図2に示すように、半導体モジュール1は、放熱板2と、放熱板2上に配置された第1絶縁層3と、第1絶縁層3上に配置された複数の回路板4、5と、所定の回路板4の上面に配置された半導体素子6と、第1絶縁層3及び半導体素子6を収容するケース部材7と、ケース部材7内に充填される封止樹脂(不図示)と、を含んで構成される。
As shown in Figures 1 and 2, the semiconductor module 1 includes a
放熱板2は、上面と下面を有する長方形の板である。また、放熱板2は、X方向に長い平面視矩形状を有している。放熱板2は、例えば銅、アルミニウム又はこれらの合金等からなる金属板であり、表面にメッキ処理が施されてもよい。
The
放熱板2の下面には、複数の冷却フィン20が設けられている。冷却フィン20は、例えばZ方向下方に向かって突出している。また、放熱板2の下面には、冷却器ケース21が取り付けられている。冷却器ケース21は、複数の冷却フィン20を覆うように上方が開口された箱型に形成されている。冷却器ケース21は、冷媒ジャケット又はウォータージャケットと呼ばれてもよい。また、詳細は後述するが、放熱板2の上面には、矩形枠状に形成された第2絶縁層8が配置されている。第2絶縁層8は、各相に1つずつ配置されている。
A plurality of
放熱板2の上面には、接着剤等(不図示)を介して第1絶縁層3が配置されている。第1絶縁層3は、図2に示すように、平面視矩形状を有し、各相に1つずつ配置されている。第1絶縁層3は、第2絶縁層8に対応して配置されている。第1絶縁層3は、DCB基板やAMB(Active Metal Brazing)基板と異なり、比較的薄い可撓性の絶縁シートで形成される。例えば第1絶縁層3は、エポキシ、ポリアミド、ポリイミドや液晶ポリマー等の樹脂材料により形成されてよい。第1絶縁層3は、これらの樹脂材料から選択される複数の材料により形成されてもよい。また、詳細は後述するが、第1絶縁層3の厚みは、10μm~200μm、好ましくは50μm~200μmである。なお、第1絶縁層3は、絶縁フィルムと呼ばれてもよい。
On the upper surface of the
図1に示すように、第1絶縁層3の上面には、複数(図1では2つ)の回路板4、5が配置されている。回路板4、5は、電気的に互いに独立している。回路板4、5は、銅箔等によって形成される所定厚みの金属層で構成され、例えば導電層と呼ばれてもよい。また、回路板4、5は、平面視矩形状を有し、Y方向に並んで配置されている。回路板4、5は、後述する配線部材W3や半導体素子6を介し、所望の電気回路すなわち主電流が流れる主配線層を構成する。これらの回路板は、所定厚みの金属板をプレス加工によって所定の形状に成型され、接着剤等を介して第1絶縁層3上に貼り付けられてもよい。また、これに限らず、回路板は、エッチング等によって第1絶縁層3上に形成されてもよい。
As shown in FIG. 1, a plurality of circuit boards 4 and 5 (two in FIG. 1) are arranged on the upper surface of the first
Y方向正側に位置する回路板4の上面には、半田等の接合材Bを介して半導体素子6が配置されている。半導体素子6は、各相に一つずつ配置されている。半導体素子6は、例えばシリコン(Si)、炭化けい素(SiC)、窒化ガリウム(GaN)等の半導体基板によって平面視矩形状に形成される。本実施の形態において、半導体素子6は、IGBT素子とFWD素子の機能を一体化したRC(Reverse Conducting)-IGBT素子、又はパワーMOSFET素子で構成される。 A semiconductor element 6 is disposed on the upper surface of the circuit board 4 located on the positive side in the Y direction via a bonding material B such as solder. One semiconductor element 6 is disposed on each phase. The semiconductor element 6 is formed in a rectangular shape in a plan view from a semiconductor substrate such as silicon (Si), silicon carbide (SiC), or gallium nitride (GaN). In this embodiment, the semiconductor element 6 is configured as a RC (Reverse Conducting)-IGBT element that integrates the functions of an IGBT element and an FWD element, or a power MOSFET element.
なお、半導体素子6は、これに限定されず、IGBT、BJT(Bipolar junction transistor)等のスイッチング素子とFWD等のダイオードを組み合わせて構成されてもよい。また、半導体素子6として、逆バイアスに対して十分な耐圧を有するRB(Reverse Blocking)-IGBT等を用いてもよい。また、半導体素子6の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施の形態における半導体素子6は、半導体基板にトランジスタ等の機能素子を形成した、縦型のスイッチング素子である。 The semiconductor element 6 is not limited to this, and may be configured by combining switching elements such as IGBTs and BJTs (bipolar junction transistors) with diodes such as FWDs. Also, as the semiconductor element 6, RB (reverse blocking)-IGBTs or the like that have sufficient voltage resistance against reverse bias may be used. The shape, number, and location of the semiconductor elements 6 may be changed as appropriate. The semiconductor element 6 in this embodiment is a vertical switching element in which functional elements such as transistors are formed on a semiconductor substrate.
また、放熱板2の上面には、第1絶縁層3及び半導体素子6の周囲を囲うケース部材7が配置されている。ケース部材7は、放熱板2に対応して、X方向に長い平面視矩形状を有している。また、ケース部材7には、各半導体素子6に対応して3つの開口70が形成されている。開口70は、第1絶縁層3の外周より僅かに小さく、半導体素子6の外周より大きい平面視矩形状を有している。これにより、ケース部材7は、層毎に第1絶縁層3及び半導体素子6の周囲を囲う枠状に形成され、半導体素子6や封止樹脂を収容する空間が画定される。
A case member 7 is disposed on the upper surface of the
ケース部材7は、例えば合成樹脂によって成形され、接着剤(不図示)を介して放熱板2の上面に接合される。詳細は後述するが、ケース部材7は、放熱板2との間で第1絶縁層3の外周端を上下で挟み込むように配置される。
The case member 7 is molded, for example, from a synthetic resin and is bonded to the upper surface of the
図1に示すように、ケース部材7の一部を構成し、Y方向で対向する一対の側壁部71には、外部接続用の外部端子9が配置されている。外部端子9は、主電流用の外部接続端子を構成し、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材の板状体をL字状に折り曲げて形成される。外部端子9は、一体成型により、ケース部材7に埋め込まれている。外部端子9の一端は、側壁部71の上端から突出した外側端子部90を構成する。また、外部端子9の他端は、側壁部71の内側に突出した内側端子部91を構成する。
As shown in FIG. 1,
外部端子9と回路板4、5は、配線部材によって電気的に接続される。具体的にY方向正側の内側端子部91と回路板4は、配線部材W1によって接続される。Y方向負側の内側端子部91と回路板5は、配線部材W2によって接続される。また、回路板5と半導体素子6の上面電極は、配線部材W3によって電気的に接続されている。
The
これらの配線部材には、導体ワイヤ(ボンディングワイヤ)が用いられる。導体ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか1つ又はそれらの組み合わせを用いることができる。また、配線部材として導体ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。また、詳細は後述するが、配線部材は、外部端子9や回路板4、5と一体的に形成された金属板で構成されてもよい。
Conductor wires (bonding wires) are used for these wiring members. The material of the conductor wires can be any one of gold, copper, aluminum, gold alloys, copper alloys, and aluminum alloys, or a combination of these. It is also possible to use materials other than conductor wires as wiring members. For example, ribbons can be used as wiring members. In addition, the wiring members may be made of metal plates formed integrally with the
開口70により形成されたケース部材7の内部空間には、封止樹脂が充填される。封止樹脂は、例えば上面がケース部材7の上端に至るまで充填されてよい。これにより、ケース部材7内の各種構成部品(第1絶縁層3、回路板4、5、半導体素子6、配線部材W1-W3)が封止される。なお、封止樹脂には、エポキシ樹脂やシリコーンゲルを用いることが可能である。
The internal space of the case member 7 formed by the
ところで、一般的な半導体モジュールにおいては、DCB基板等の積層基板の下面に半田を介して冷却器が接合され、積層基板の上面に半田を介して半導体素子が接合されている。積層基板は、セラミック等の絶縁層の上面及び下面に金属層を積層して構成され、半導体素子は、絶縁層上の金属層の上面に接合されるため、半導体素子の沿面距離が十分に確保されないという問題があった。特に、セラミック基板は比較的固い素材であるため、放熱板とケースとの間で挟み込むと割れてしまう可能性があり、沿面距離を確保することが困難であった。また、積層基板は、上記したように少なくとも3層で構成されるため、積層基板の厚みや半田の厚み分だけ半導体素子と冷却器との放熱経路が長くなってしまう。この結果、冷却効果が十分に発揮されないという問題もあった。 In a typical semiconductor module, a cooler is bonded to the bottom surface of a laminated substrate such as a DCB substrate via solder, and a semiconductor element is bonded to the top surface of the laminated substrate via solder. The laminated substrate is constructed by laminating metal layers on the top and bottom surfaces of an insulating layer such as ceramic, and the semiconductor element is bonded to the top surface of the metal layer on the insulating layer, which creates a problem in that the creepage distance of the semiconductor element is not sufficiently ensured. In particular, since the ceramic substrate is a relatively hard material, it may crack if it is sandwiched between the heat sink and the case, making it difficult to ensure the creepage distance. In addition, since the laminated substrate is constructed of at least three layers as described above, the heat dissipation path between the semiconductor element and the cooler becomes longer by the thickness of the laminated substrate and the thickness of the solder. As a result, there is also a problem in that the cooling effect is not fully exerted.
そこで、本件発明者は、半導体素子の沿面距離及び放熱距離に着目し、本発明に想到した。具体的に本実施の形態では、放熱板2の上面にDCB基板等の積層基板ではなく、可撓性の絶縁シート(第1絶縁層3)が配置されている。第1絶縁層3の上面には回路板4が配置され、回路板4の上面には半導体素子6が配置されている。また、放熱板2と第1絶縁層3との間において、第1絶縁層の外周端下方を囲うように第2絶縁層8が配置されている。すなわち、第1絶縁層3は、半導体素子6の直下に位置しており、第2絶縁層8は、半導体素子6の直下ではなく、半導体素子6よりも外周側で比較的離れた箇所に位置している。
The inventors of the present invention have focused on the creepage distance and heat dissipation distance of the semiconductor element and have come up with the present invention. Specifically, in this embodiment, a flexible insulating sheet (first insulating layer 3) is arranged on the upper surface of the
この構成によれば、DCB基板等に比べて薄い絶縁シートにより第1絶縁層3を構成することが可能である。このため、半導体素子6と放熱板2との距離が短くなって放熱経路が短縮化される。この結果、放熱性を向上することが可能である。また、第1絶縁層3の外周端に第2絶縁層8が配置されることで、回路板4から第1絶縁層及び第2絶縁層8を回り込むように沿面距離を確保することが可能である。
With this configuration, it is possible to construct the first insulating
ここで、図2及び図3を参照して、第2絶縁層8の周辺構造について詳細に説明する。図3は、図1に示す半導体モジュールのA部分近傍における拡大図である。図2及び図3に示すように、第2絶縁層8は、中央が開口された矩形枠状に形成されている。
The peripheral structure of the second insulating
より具体的に放熱板2の上面には、矩形枠状の凹部22が形成されている。凹部22は、放熱板2の上面から所定の深さで形成されている。第2絶縁層8は、凹部22を埋めるように配置されている。第2絶縁層8の上面は、放熱板2の上面と面一になっている。第2絶縁層8は、凹部22に対応して矩形枠状に形成された可撓性のシート材を凹部22内に載置するように構成されてもよい。
More specifically, a rectangular frame-shaped
また、第2絶縁層8は、ペースト状の樹脂(液状樹脂)を凹部22内に充填して硬化させることで形成されてもよい。第2絶縁層8は、例えば、エポキシ、ポリアミド、ポリイミドや液晶ポリマー等の樹脂材料の他、封止樹脂と同じシリコーンゲル等により形成されてよい。第2絶縁層8は、これらの樹脂材料から選択される複数の材料により形成されてもよい。第2絶縁層8をペースト状の樹脂を硬化させて形成することにより、ケース部材7や第1絶縁層3の密着性を考慮することなく沿面距離を確保することが可能である。また、第2絶縁層8は、ケース部材7及び放熱板2に対する密着力が、第1絶縁層3よりも高いことが好ましい。第2絶縁層8は、セラミック、ガラスやマイカなどの硬質の絶縁材料で形成されてもよい。なお、図2に示すように、半導体モジュール1が複数の第1絶縁層3を有する場合、複数の第2絶縁層8は互いに接続されてもよい。沿面距離を確保できる範囲で、複数の第1絶縁層3の外周端下方に枠上の単一の第2絶縁層8が配置されてもよい。また、第2絶縁層8は、沿面距離を確保できる範囲で、不連続部を有してもよい。すなわち、第2絶縁層8は、断続的に配置されてもよい。
The second
図3に示すように、第2絶縁層8の内周端は、第1絶縁層3の外周端よりも内側に位置している。また、第2絶縁層8の外周端は、第1絶縁層3の外周端よりも外側に位置している。すなわち、第1絶縁層と第2絶縁層は、少なくとも一部が平面視で重なるように配置されている。
As shown in FIG. 3, the inner peripheral end of the second insulating
また、ケース部材7と第2絶縁層8との関係では、第2絶縁層8の内周端が、ケース部材7の内周端よりも内側に位置している。また、第2絶縁層8の外周端は、ケース部材7の外周端よりも内側に位置している。すなわち、第2絶縁層8とケース部材7は、少なくとも一部が平面視で重なるように配置されている。
In addition, in terms of the relationship between the case member 7 and the second insulating
これらの構成によれば、第1絶縁層3の外周端に連なるように第2絶縁層8が配置されることで、導電体である回路板4と近傍の導電体(例えば放熱板2)との沿面距離を十分に確保することが可能である。
With these configurations, the second insulating
また、第1絶縁層3の外周端は、ケース部材7の内周端よりも外側に位置している。第1絶縁層3の外周端及び第2絶縁層8は、放熱板2とケース部材7との間に挟まれている。本実施の形態では、第1絶縁層3として可撓性を有する絶縁シートを用いたことにより、第1絶縁層3をケース部材7と放熱板2で挟み込んでも、第1絶縁層3が割れるような事態は生じない。よって、絶縁体であるケース部材7も活用して沿面距離をより確保することが可能である。
The outer peripheral edge of the first insulating
このように構成される半導体モジュール1は、以下の方法により製造することが可能である。具体的に本実施の形態に係る半導体モジュール1の製造方法は、図1及び図2に示すように、
(1)放熱板2の上面に第1絶縁層3の外周端に沿った枠状の第2絶縁層8を形成する第2絶縁層形成工程と、
(2)第2絶縁層8の内周端を覆うように放熱板2の上面に第1絶縁層3を配置する第1絶縁層配置工程と、
(3)第1絶縁層3の上面に回路板4を配置する回路板配置工程と、
(4)回路板4の上面に半導体素子6を配置するチップ配置工程と、
(5)第1絶縁層配置工程の後、第1絶縁層3の外周を囲う枠状のケース部材7を配置するケース部材配置工程と、を有している。
The semiconductor module 1 thus configured can be manufactured by the following method. Specifically, the manufacturing method of the semiconductor module 1 according to the present embodiment includes the following steps, as shown in FIGS.
(1) a second insulating layer forming step of forming a frame-shaped second
(2) a first insulating layer arranging step of arranging a first insulating
(3) a circuit board placement step of placing a circuit board 4 on the upper surface of the first insulating
(4) a chip placement step of placing a semiconductor element 6 on the upper surface of the circuit board 4;
(5) After the first insulating layer arranging step, a case member arranging step is performed in which a frame-shaped case member 7 surrounding the outer periphery of the first insulating
上記した(1)~(5)の各工程は、矛盾が生じない限り、実施する順序を入れ替えてもよい。例えば、(3)の回路板配置工程の後に(2)の第1絶縁層配置工程を実施してもよい。この場合、第1絶縁層配置工程において、上面に回路板4が配置された第1絶縁層3を放熱板2の上面に配置する。また、(5)のケース部材配置工程において、第1絶縁層3及び/又は第2絶縁層8を放熱板及びケース部材で挟み込むことが好ましい。また、各部材の配置工程においては、加圧、加熱、接着等、種々の方法を採用することが可能である。
The above steps (1) to (5) may be carried out in a reverse order, provided that no contradiction occurs. For example, the first insulating layer arrangement step (2) may be carried out after the circuit board arrangement step (3). In this case, in the first insulating layer arrangement step, the first insulating
以上説明したように、本実施の形態によれば、放熱板2の上面に第1絶縁層3を配置し、放熱板2と第1絶縁層3との間において、第1絶縁層の外周端下方を囲うように第2絶縁層8を配置したことにより、沿面距離を確保して放熱性を向上することが可能である。
As described above, in this embodiment, the first insulating
次に、図4から図10を参照して、変形例について説明する。図4は、第1変形に係る半導体モジュールの部分拡大図である。図5は、第2変形に係る半導体モジュールの部分拡大図である。図6は、第3変形に係る半導体モジュールの部分拡大図である。図7は、第4変形に係る半導体モジュールの部分拡大図である。図8は、第5変形に係る半導体モジュールの部分拡大図である。図9は、第6変形に係る半導体モジュールの部分拡大図である。図10は、第7変形に係る半導体モジュールの部分拡大図である。 Next, modified examples will be described with reference to Figs. 4 to 10. Fig. 4 is a partially enlarged view of a semiconductor module according to a first modification. Fig. 5 is a partially enlarged view of a semiconductor module according to a second modification. Fig. 6 is a partially enlarged view of a semiconductor module according to a third modification. Fig. 7 is a partially enlarged view of a semiconductor module according to a fourth modification. Fig. 8 is a partially enlarged view of a semiconductor module according to a fifth modification. Fig. 9 is a partially enlarged view of a semiconductor module according to a sixth modification. Fig. 10 is a partially enlarged view of a semiconductor module according to a seventh modification.
上記実施の形態では、放熱板2の上面に凹部22を形成し、凹部22を埋めるように第2絶縁層8を配置する場合について説明したが、この構成に限定されない。図4に示す構成であってもよい。図4に示すように、第2絶縁層8が放熱板2の上面に直に配置(塗布)され、第1絶縁層3の外周端が第2絶縁層8の少なくとも一部に覆い被さるように配置されてもよい。第2絶縁層8にペースト状の樹脂を用いることで、図4に示すように外面がなだらかに湾曲した曲面を成すことが可能である。また、第1絶縁層3が可撓性を有するため、第2絶縁層8の外面形状に関係なく、第1絶縁層3の外周端が第2絶縁層8の上面に隙間なく覆い被さることが可能である。また、第2絶縁層8としてペースト状の樹脂を用いたことにより、第1絶縁層3、ケース部材7及び放熱板2に対する第2絶縁層8の密着力をより高めることが可能である。
In the above embodiment, a
また、上記実施の形態では、第1絶縁層3がケース部材7と放熱板2との間に挟み込まれる場合について説明したが、この構成に限定されない。図5に示す構成も可能である。図5に示すように、第1絶縁層3は、ケース部材7と放熱板2との間に挟み込まれなくてもよい。具体的には、第1絶縁層3の外周端がケース部材7の内周端よりも内側に位置している。第2絶縁層8のみが放熱板2とケース部材7との間に挟まれている。この構成であっても、第1絶縁層3と第2絶縁層8、及びケース部材7と第2絶縁層8の密着性を高めて沿面距離を確保することが可能である。
In the above embodiment, the first insulating
また、図6に示すように、ケース部材7に位置決め用に突起部72を設けてもよい。突起部72は、放熱板2上の凹部22に対応する箇所に設けられている。より具体的に突起部72は、ケース部材7の下面から下方に向かって突出している。突起部72は、凹部22に対応して平面視矩形枠状に形成されてもよい。また、突起部72は、複数のピンを所定間隔開けて平面視矩形状に並ぶように配置されてよい。突起部72の先端は、凹部22に入り込み、その側面が凹部22の外周側の内側面に当接することが好ましい。これにより、ケース部材7を取り付ける際の位置決めがし易くなり、組み立て効率を高めることが可能である。
As shown in FIG. 6, the case member 7 may be provided with a
また、図7に示すように、位置決め用の突起部72を凹部22に係合させる際、突起部72の先端で第1絶縁層3の外周端30を押し下げるように構成してもよい。すなわち、第1絶縁層3の外周端30は、突起部72に押し下げられて一部が凹部22内に入り込んでいる。このとき、凹部22内の第2絶縁層8は、硬化前のペースト状の樹脂であることが好ましい。これらの構成によれば、ケース部材7の位置決めを容易にしつつも、第1絶縁層3と第2絶縁層8との密着性を向上することが可能である。
Also, as shown in FIG. 7, when the
また、図8に示すように、放熱板2の上面を粗化することによって第1絶縁層3を放熱板2に接着する際の密着性を高めることも可能である。具体的に放熱板2の上面には、第1絶縁層3に対応する箇所に無数の凹凸部23が形成されている。凹凸部23は、エッチングやブラスト加工により、放熱板2の上面を粗化することで形成される。また、凹凸部23は、第2絶縁層8の外周端よりも内側の範囲で形成されていることが好ましい。凹凸部23の範囲が第2絶縁層8の外周端に至らないことで、ペースト状の樹脂を塗布した際の流動性を抑制することが可能である。すなわち、凹凸部23により、ペースト状の樹脂が拡散し易くなってしまうため、これを防止する趣旨である。
Also, as shown in FIG. 8, by roughening the upper surface of the
また、上記実施の形態では、外部端子9と回路板4(回路板5)を接続する配線部材W1(配線部材W2)が、導体ワイヤで構成される場合について説明したが、この構成に限定されない。例えば、図9に示すように、回路板、外部端子、及び配線部材が、一体成型された金属板92で構成されてもよい。具体的に金属板92は、複数回折り曲げられて形成されており、一体成型によりケース部材7に埋め込まれている。金属板92は、一端がケース部材7の上面から突出する外部端子部93と、他端が第1絶縁層3の上面に接合される回路板94と、外部端子部93と回路板94とを連結する連結部95と、を有している。一体化された金属板92を用いることにより、半導体モジュール1の部品点数を低減すると共に、組み立て工数を削減することが可能である。
In the above embodiment, the wiring member W1 (wiring member W2) connecting the
また、図10に示すように、放熱板2の上面に凹部22とは別に第1絶縁層3を収容するための第2凹部24を形成してもよい。より具体的に放熱板2の上面には、第1絶縁層3に対応して所定深さの第2凹部24が形成されている。第2凹部24は、平面視矩形状を有している。また、第2凹部24の深さは、第1絶縁層3の厚みよりも大きいことが好ましい。これにより、第1絶縁層3の突出高さを小さくすることができ、モジュール全体として低背化を実現することが可能である。なお、第2凹部24の外周には、断面視でクランク状に形成された段部を有する凹部22が形成されている。第2凹部24には第1絶縁層3が収容され、凹部22には第2絶縁層8が配置される。この場合、第2絶縁層8は、予め凹部22の形状に合わせて成形されたシートで構成されてよく、又は、ペースト状の樹脂を凹部22に沿って塗布してもよい。
Also, as shown in FIG. 10, a
また、上記実施の形態において、半導体素子の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。 In addition, in the above embodiment, the number and placement of the semiconductor elements are not limited to the above configuration and can be changed as appropriate.
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。 In addition, in the above embodiment, the number and layout of the circuit boards are not limited to the above configuration and can be changed as appropriate.
また、上記実施の形態では、第1絶縁層3、回路板4、5や半導体素子6が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。これらの構成は、上記以外の多角形状に形成されてもよい。
In addition, in the above embodiment, the first insulating
また、上記実施の形態では、半導体モジュール1が、単位モジュールをU相、V相、W相の順にX方向に3つ並んで配置して構成される場合について説明したが、この構成に限定されない。単位モジュールの配列数、配列方向は適宜変更が可能である。また、ケース部材7がU相、V相、W相の三相分を一体化して形成されているが、これに限定されず、適宜変更が可能である。ケース部材7は、単位モジュール毎に分割して設けられてもよい。 In the above embodiment, the semiconductor module 1 is configured by arranging three unit modules in the X direction in the order of U-phase, V-phase, and W-phase, but is not limited to this configuration. The number and direction of the unit modules can be changed as appropriate. In addition, the case member 7 is formed by integrating the three phases of U-phase, V-phase, and W-phase, but is not limited to this and can be changed as appropriate. The case member 7 may be provided separately for each unit module.
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。 Furthermore, although the present embodiment and its modified examples have been described, other embodiments may be combinations of the above embodiments and modified examples in whole or in part.
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。 Furthermore, the present embodiment is not limited to the above-mentioned embodiment and modifications, and may be modified, substituted, or altered in various ways without departing from the spirit of the technical idea. Furthermore, if the technical idea can be realized in a different way due to technological advances or derived other technologies, it may be implemented using that method. Therefore, the claims cover all embodiments that may fall within the scope of the technical idea.
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、を備える。
The features of the above embodiment are summarized below.
The semiconductor module described in the above embodiment comprises a heat sink, a first insulating layer arranged on an upper surface of the heat sink, a circuit board arranged on the upper surface of the first insulating layer, a semiconductor element arranged on the upper surface of the circuit board, and a second insulating layer arranged between the heat sink and the first insulating layer so as to surround the lower outer edge of the first insulating layer.
上記実施の形態に記載の半導体モジュールにおいて、前記第2絶縁層は、中央が開口された枠状に形成され、前記第2絶縁層の内周端は、前記第1絶縁層の外周端よりも内側に位置し、前記第2絶縁層の外周端は、前記第1絶縁層の外周端よりも外側に位置し、前記第1絶縁層と前記第2絶縁層は、少なくとも一部が平面視で重なるように配置されている。 In the semiconductor module described in the above embodiment, the second insulating layer is formed in a frame shape with an opening in the center, the inner peripheral edge of the second insulating layer is located inside the outer peripheral edge of the first insulating layer, the outer peripheral edge of the second insulating layer is located outside the outer peripheral edge of the first insulating layer, and the first insulating layer and the second insulating layer are arranged so that at least a portion of them overlap in a plan view.
上記実施の形態に記載の半導体モジュールは、前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、前記第2絶縁層の内周端は、前記ケース部材の内周端よりも内側に位置し、前記第2絶縁層の外周端は、前記ケース部材の外周端よりも内側に位置し、前記第2絶縁層と前記ケース部材は、少なくとも一部が平面視で重なるように配置されている。 The semiconductor module described in the above embodiment further includes a frame-shaped case member surrounding the first insulating layer and the semiconductor element, the inner peripheral end of the second insulating layer is located inside the inner peripheral end of the case member, the outer peripheral end of the second insulating layer is located inside the outer peripheral end of the case member, and the second insulating layer and the case member are arranged so that at least a portion of them overlap in a plan view.
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の外周端は、前記ケース部材の内周端よりも外側に位置し、前記第1絶縁層の外周端及び前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている。 In the semiconductor module described in the above embodiment, the outer peripheral end of the first insulating layer is located outside the inner peripheral end of the case member, and the outer peripheral end of the first insulating layer and the second insulating layer are sandwiched between the heat sink and the case member.
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の外周端は、前記ケース部材の内周端よりも内側に位置し、前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている。 In the semiconductor module described in the above embodiment, the outer peripheral edge of the first insulating layer is located inside the inner peripheral edge of the case member, and the second insulating layer is sandwiched between the heat sink and the case member.
上記実施の形態に記載の半導体モジュールにおいて、前記ケース部材は、外部接続用の外部端子を有し、前記回路板と前記外部端子を電気的に接続する配線部材を更に備え、前記回路板、前記外部端子、及び前記配線部材は、一体成型された金属板で構成される。 In the semiconductor module described in the above embodiment, the case member has an external terminal for external connection, and further includes a wiring member that electrically connects the circuit board and the external terminal, and the circuit board, the external terminal, and the wiring member are composed of an integrally molded metal plate.
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層は、可撓性の絶縁シートで構成される。 In the semiconductor module described in the above embodiment, the first insulating layer is composed of a flexible insulating sheet.
上記実施の形態に記載の半導体モジュールにおいて、前記第2絶縁層は、前記放熱板の上面に配置され、前記第1絶縁層は、外周端が前記第2絶縁層の少なくとも一部に覆い被さるように配置されている。 In the semiconductor module described in the above embodiment, the second insulating layer is disposed on the upper surface of the heat sink, and the first insulating layer is disposed such that its outer peripheral edge covers at least a portion of the second insulating layer.
上記実施の形態に記載の半導体モジュールにおいて、前記第2絶縁層は、絶縁シートにより、又は液状樹脂を硬化させて形成されている。 In the semiconductor module described in the above embodiment, the second insulating layer is formed from an insulating sheet or by hardening a liquid resin.
上記実施の形態に記載の半導体モジュールにおいて、前記放熱板は、上面に前記第1絶縁層の外周端に沿って形成された枠状の凹部を有し、前記第2絶縁層は、前記凹部を埋めるように配置されている。 In the semiconductor module described in the above embodiment, the heat sink has a frame-shaped recess formed on the upper surface along the outer peripheral edge of the first insulating layer, and the second insulating layer is arranged to fill the recess.
上記実施の形態に記載の半導体モジュールは、前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、前記ケース部材は、前記凹部に対応する箇所に設けられた突起部を有する。 The semiconductor module described in the above embodiment further includes a frame-shaped case member that surrounds the first insulating layer and the semiconductor element, and the case member has a protrusion provided at a location corresponding to the recess.
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の外周端は、前記突起部に押し下げられて一部が前記凹部内に入り込んでいる。 In the semiconductor module described in the above embodiment, the outer peripheral edge of the first insulating layer is pressed down by the protrusion and part of it fits into the recess.
上記実施の形態に記載の半導体モジュールにおいて、前記放熱板の上面には、前記第1絶縁層に対応する箇所に無数の凹凸部が形成されている。 In the semiconductor module described in the above embodiment, the upper surface of the heat sink has numerous irregularities formed in areas corresponding to the first insulating layer.
上記実施の形態に記載の半導体モジュールにおいて、前記凹凸部は、前記第2絶縁層の外周端よりも内側の範囲で形成されている。 In the semiconductor module described in the above embodiment, the uneven portion is formed in an area inside the outer peripheral edge of the second insulating layer.
上記実施の形態に記載の半導体モジュールにおいて、前記放熱板の上面には、前記第1絶縁層が収容された第2凹部が形成されている。 In the semiconductor module described in the above embodiment, a second recess is formed on the upper surface of the heat sink, and the first insulating layer is accommodated in the second recess.
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の厚みは、50μm~200μmである。 In the semiconductor module described in the above embodiment, the thickness of the first insulating layer is 50 μm to 200 μm.
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層は、エポキシ、ポリアミド、ポリイミド、又は液晶ポリマーを含む絶縁材料によって形成されている。 In the semiconductor module described in the above embodiment, the first insulating layer is formed of an insulating material including epoxy, polyamide, polyimide, or liquid crystal polymer.
上記実施の形態に記載の半導体モジュールの製造方法は、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、前記回路板の上面に前記半導体素子を配置するチップ配置工程と、を有する。 The manufacturing method of the semiconductor module described in the above embodiment is a manufacturing method of a semiconductor module including a heat sink, a first insulating layer arranged on the upper surface of the heat sink, a circuit board arranged on the upper surface of the first insulating layer, and a semiconductor element arranged on the upper surface of the circuit board, and includes a second insulating layer forming process for forming a frame-shaped second insulating layer along the outer peripheral edge of the first insulating layer on the upper surface of the heat sink, a first insulating layer arranging process for arranging the first insulating layer on the upper surface of the heat sink so as to cover the inner peripheral edge of the second insulating layer, a circuit board arranging process for arranging the circuit board on the upper surface of the first insulating layer, and a chip arranging process for arranging the semiconductor element on the upper surface of the circuit board.
上記実施の形態に記載の半導体モジュールの製造方法は、前記第1絶縁層配置工程において、上面に前記回路板が配置された前記第1絶縁層を前記放熱板の上面に配置する。 In the method for manufacturing a semiconductor module described in the above embodiment, in the first insulating layer arrangement step, the first insulating layer having the circuit board arranged on its upper surface is arranged on the upper surface of the heat sink.
上記実施の形態に記載の半導体モジュールの製造方法は、前記第1絶縁層配置工程の後、前記第1絶縁層の外周を囲う枠状のケース部材を配置するケース部材配置工程を更に有し、前記ケース部材配置工程において、前記第1絶縁層及び/又は前記第2絶縁層を前記放熱板及び前記ケース部材で挟み込む。 The method for manufacturing a semiconductor module described in the above embodiment further includes a case member arrangement process for arranging a frame-shaped case member surrounding the outer periphery of the first insulating layer after the first insulating layer arrangement process, and in the case member arrangement process, the first insulating layer and/or the second insulating layer is sandwiched between the heat sink and the case member.
以上説明したように、本発明は、沿面距離を確保して放熱性を向上することができるという効果を有し、特に、半導体モジュール及び半導体モジュールの製造方法に有用である。 As described above, the present invention has the effect of ensuring creepage distance and improving heat dissipation, and is particularly useful for semiconductor modules and methods for manufacturing semiconductor modules.
1 :半導体モジュール
2 :放熱板
3 :第1絶縁層
4 :回路板
5 :回路板
6 :半導体素子
7 :ケース部材
8 :第2絶縁層
9 :外部端子
20 :冷却フィン
21 :冷却器ケース
22 :凹部
23 :凹凸部
24 :第2凹部
30 :外周端
70 :開口
71 :側壁部
72 :突起部
90 :外側端子部
91 :内側端子部
92 :金属板
93 :外部端子部
94 :回路板
95 :連結部
B :接合材
W1 :配線部材
W2 :配線部材
W3 :配線部材
1: Semiconductor module 2: Heat sink 3: First insulating layer 4: Circuit board 5: Circuit board 6: Semiconductor element 7: Case member 8: Second insulating layer 9: External terminal 20: Cooling fin 21: Cooler case 22: Recess 23: Uneven portion 24: Second recess 30: Outer peripheral edge 70: Opening 71: Side wall portion 72: Protrusion 90: Outer terminal portion 91: Inner terminal portion 92: Metal plate 93: External terminal portion 94: Circuit board 95: Connection portion B: Bonding material W1: Wiring member W2: Wiring member W3: Wiring member
Claims (17)
前記放熱板の上面に配置された第1絶縁層と、
前記第1絶縁層の上面に配置された回路板と、
前記回路板の上面に配置された半導体素子と、
前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、
前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材と、を備え、
前記第2絶縁層は、中央が開口された枠状に形成され、
前記第2絶縁層の内周端は、前記第1絶縁層の外周端よりも内側に位置し、
前記第2絶縁層の外周端は、前記第1絶縁層の外周端よりも外側に位置し、
前記第1絶縁層と前記第2絶縁層は、少なくとも一部が平面視で重なるように配置され、
前記第2絶縁層の内周端は、前記ケース部材の内周端よりも内側に位置し、
前記第2絶縁層の外周端は、前記ケース部材の外周端よりも内側に位置し、
前記第2絶縁層と前記ケース部材は、少なくとも一部が平面視で重なるように配置されている、半導体モジュール。 A heat sink;
A first insulating layer disposed on an upper surface of the heat sink;
a circuit board disposed on an upper surface of the first insulating layer;
a semiconductor device disposed on an upper surface of the circuit board;
a second insulating layer disposed between the heat sink and the first insulating layer so as to surround a lower portion of an outer circumferential end of the first insulating layer;
a frame-shaped case member that surrounds the first insulating layer and the semiconductor element ,
The second insulating layer is formed in a frame shape with an opening in the center,
an inner peripheral end of the second insulating layer is located inside an outer peripheral end of the first insulating layer;
an outer circumferential edge of the second insulating layer is located outside an outer circumferential edge of the first insulating layer;
the first insulating layer and the second insulating layer are arranged so as to at least partially overlap each other in a plan view;
an inner circumferential end of the second insulating layer is located inside an inner circumferential end of the case member,
an outer circumferential edge of the second insulating layer is located inside an outer circumferential edge of the case member;
The second insulating layer and the case member are arranged so as to at least partially overlap each other in a plan view .
前記第1絶縁層の外周端及び前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている、請求項1に記載の半導体モジュール。 an outer circumferential end of the first insulating layer is located outside an inner circumferential end of the case member,
The semiconductor module according to claim 1 , wherein the outer peripheral edge of the first insulating layer and the second insulating layer are sandwiched between the heat sink and the case member.
前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている、請求項1に記載の半導体モジュール。 an outer circumferential end of the first insulating layer is located inside an inner circumferential end of the case member,
The semiconductor module according to claim 1 , wherein the second insulating layer is sandwiched between the heat sink and the case member.
前記回路板と前記外部端子を電気的に接続する配線部材を更に備え、
前記回路板、前記外部端子、及び前記配線部材は、一体成型された金属板で構成される、請求項1から請求項3のいずれかに記載の半導体モジュール。 the case member has an external terminal for external connection,
a wiring member electrically connecting the circuit board and the external terminal;
4. The semiconductor module according to claim 1 , wherein the circuit board, the external terminals, and the wiring members are formed from an integrally molded metal plate.
前記第1絶縁層は、外周端が前記第2絶縁層の少なくとも一部に覆い被さるように配置されている、請求項1から請求項5のいずれかに記載の半導体モジュール。 the second insulating layer is disposed on an upper surface of the heat sink;
6. The semiconductor module according to claim 1, wherein the first insulating layer is disposed such that an outer peripheral edge of the first insulating layer covers at least a portion of the second insulating layer.
前記第2絶縁層は、前記凹部を埋めるように配置されている、請求項1から請求項7のいずれかに記載の半導体モジュール。 the heat sink has a frame-shaped recess formed on an upper surface thereof along an outer peripheral edge of the first insulating layer,
The semiconductor module according to claim 1 , wherein the second insulating layer is disposed so as to fill the recess.
前記放熱板の上面に配置された第1絶縁層と、
前記第1絶縁層の上面に配置された回路板と、
前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、
前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、
前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、
前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、
前記回路板の上面に前記半導体素子を配置するチップ配置工程と、
前記第1絶縁層配置工程の後、前記第1絶縁層の外周を囲う枠状のケース部材を配置するケース部材配置工程と、を有し、
前記ケース部材配置工程において、前記第1絶縁層及び/又は前記第2絶縁層を前記放熱板及び前記ケース部材で挟み込む、半導体モジュールの製造方法。 A heat sink;
A first insulating layer disposed on an upper surface of the heat sink;
a circuit board disposed on an upper surface of the first insulating layer;
a semiconductor element disposed on an upper surface of the circuit board,
a second insulating layer forming step of forming a frame-shaped second insulating layer on the upper surface of the heat sink along an outer peripheral edge of the first insulating layer;
a first insulating layer disposing step of disposing the first insulating layer on the upper surface of the heat sink so as to cover an inner peripheral end of the second insulating layer;
a circuit board placement step of placing the circuit board on an upper surface of the first insulating layer;
a chip placement step of placing the semiconductor element on an upper surface of the circuit board;
a case member arranging step of arranging a frame-shaped case member surrounding an outer periphery of the first insulating layer after the first insulating layer arranging step ,
A method for manufacturing a semiconductor module , wherein in the case member arrangement step, the first insulating layer and/or the second insulating layer is sandwiched between the heat sink and the case member .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020077798A JP7512659B2 (en) | 2020-04-24 | 2020-04-24 | Semiconductor module and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020077798A JP7512659B2 (en) | 2020-04-24 | 2020-04-24 | Semiconductor module and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021174885A JP2021174885A (en) | 2021-11-01 |
JP7512659B2 true JP7512659B2 (en) | 2024-07-09 |
Family
ID=78278339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020077798A Active JP7512659B2 (en) | 2020-04-24 | 2020-04-24 | Semiconductor module and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7512659B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024116873A1 (en) * | 2022-11-29 | 2024-06-06 | ローム株式会社 | Semiconductor module |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076190A (en) | 2000-08-24 | 2002-03-15 | Toshiba Corp | Circuit board, semiconductor device and their manufacturing method |
JP2008243877A (en) | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | Power module and manufacturing method thereof |
WO2013099545A1 (en) | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | Electric power semiconductor device and method for producing same |
JP2014123644A (en) | 2012-12-21 | 2014-07-03 | Mitsubishi Electric Corp | Power semiconductor device |
-
2020
- 2020-04-24 JP JP2020077798A patent/JP7512659B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076190A (en) | 2000-08-24 | 2002-03-15 | Toshiba Corp | Circuit board, semiconductor device and their manufacturing method |
JP2008243877A (en) | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | Power module and manufacturing method thereof |
WO2013099545A1 (en) | 2011-12-26 | 2013-07-04 | 三菱電機株式会社 | Electric power semiconductor device and method for producing same |
JP2014123644A (en) | 2012-12-21 | 2014-07-03 | Mitsubishi Electric Corp | Power semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2021174885A (en) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3026701B1 (en) | Power module and manufacturing method thereof | |
US8373197B2 (en) | Circuit device | |
JP6813259B2 (en) | Semiconductor device | |
JP2009295794A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP7532813B2 (en) | Semiconductor Module | |
JP7247574B2 (en) | semiconductor equipment | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
US12218037B2 (en) | Semiconductor device | |
JP2020064992A (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2023062972A1 (en) | Semiconductor module and semiconductor device | |
CN113228265A (en) | Circuit structure of semiconductor assembly | |
JP7512659B2 (en) | Semiconductor module and method for manufacturing the same | |
JP6769556B2 (en) | Semiconductor devices and semiconductor modules | |
JP7543854B2 (en) | Semiconductor device and method for manufacturing the same | |
CN115206905B (en) | Semiconductor device and semiconductor module using the same | |
CN116913904A (en) | Semiconductor module | |
JP2023168849A (en) | Semiconductor device and manufacturing method for the same | |
JP7392319B2 (en) | semiconductor equipment | |
JP7626293B2 (en) | Semiconductor module, semiconductor device, and method for manufacturing the semiconductor device | |
JP7157783B2 (en) | Semiconductor module manufacturing method and semiconductor module | |
US20240007014A1 (en) | Power conversion device | |
JP7567243B2 (en) | Semiconductor Device | |
JP2024072092A (en) | Semiconductor module and semiconductor device | |
JP2025042331A (en) | Semiconductor Device | |
JP2023040345A (en) | Semiconductor module and method for manufacturing semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230313 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7512659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |