[go: up one dir, main page]

JP7509358B2 - Solder materials and sintered bodies - Google Patents

Solder materials and sintered bodies Download PDF

Info

Publication number
JP7509358B2
JP7509358B2 JP2021182888A JP2021182888A JP7509358B2 JP 7509358 B2 JP7509358 B2 JP 7509358B2 JP 2021182888 A JP2021182888 A JP 2021182888A JP 2021182888 A JP2021182888 A JP 2021182888A JP 7509358 B2 JP7509358 B2 JP 7509358B2
Authority
JP
Japan
Prior art keywords
solder
copper
solder material
power semiconductor
fibers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021182888A
Other languages
Japanese (ja)
Other versions
JP2022024016A (en
Inventor
隆 齊藤
克己 谷口
英司 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Tomoegawa Co Ltd
Original Assignee
Fuji Electric Co Ltd
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Tomoegawa Paper Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2022024016A publication Critical patent/JP2022024016A/en
Application granted granted Critical
Publication of JP7509358B2 publication Critical patent/JP7509358B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C12/00Alloys based on antimony or bismuth
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Air Conditioning Control Device (AREA)

Description

この発明は、はんだ材および焼結体に関する。 This invention relates to solder materials and sintered bodies.

パワー半導体モジュールは、1つまたは複数のパワー半導体チップを内蔵して変換接続の一部または全体を構成し、かつ、パワー半導体チップと積層基板または金属基板との間が電気的に絶縁された構造を持つパワー半導体デバイスである。パワー半導体モジュールは、産業用途としてエレベータなどのモータ駆動制御インバータなどに使われている。さらに近年では、車載用モータ駆動制御インバータに広く用いられるようになっている。車載用インバータでは、燃費向上のため小型・軽量化や、エンジンルーム内の駆動用モータ近傍に配置されることから、高温動作での長期信頼性が求められる。 A power semiconductor module is a power semiconductor device that incorporates one or more power semiconductor chips to form part or all of a conversion connection, and has a structure in which the power semiconductor chips are electrically insulated from the laminated substrate or metal substrate. Power semiconductor modules are used in industrial applications such as motor drive control inverters for elevators and the like. In recent years, they have also become widely used in vehicle motor drive control inverters. Vehicle inverters must be small and lightweight to improve fuel efficiency, and long-term reliability is required under high-temperature operation because they are placed near the drive motor in the engine room.

従来のパワー半導体モジュールの構造を、一般的なIGBT(Insulated Gate Bipolar Transistor)パワー半導体モジュール構造を例にとって説明する。 The structure of a conventional power semiconductor module will be explained using a typical IGBT (Insulated Gate Bipolar Transistor) power semiconductor module structure as an example.

図9は、従来構造のパワー半導体モジュールの構成を示す断面図である。図9に示すように、パワー半導体モジュールは、パワー半導体チップ1と、絶縁基板2と、電極パターン3と、絶縁基板2の裏面に配置される導電性板9、はんだ材14と、放熱板5と、冷却体7と、金属ワイヤ10と、外部端子11と、端子ケース12と、封止材料13と、を備える。 Figure 9 is a cross-sectional view showing the configuration of a power semiconductor module with a conventional structure. As shown in Figure 9, the power semiconductor module includes a power semiconductor chip 1, an insulating substrate 2, an electrode pattern 3, a conductive plate 9 arranged on the back surface of the insulating substrate 2, a solder material 14, a heat sink 5, a cooling body 7, a metal wire 10, an external terminal 11, a terminal case 12, and a sealing material 13.

パワー半導体チップ1は、IGBTあるいはダイオードチップ等の半導体素子である。絶縁基板2の両面には、電極パターン3と導電性板9が設けられている。電極パターン3上には、接合材であるはんだ材14にてパワー半導体チップ1が接合される。裏面の導電性板9上には、はんだ材14にて放熱板5が接合される。放熱板5は、放熱グリス6を介して放熱フィンが設けられた冷却体7に接合される。なお、絶縁基板2の少なくとも片面に電極パターン3が設けられた基板を積層基板という。また、パワー半導体チップ1の上面には、電気接続用の配線として金属ワイヤ10が電極パターン3との間を接続している。電極パターン3の上面には、外部接続用の金属外部端子11が設けられている。また、パワー半導体チップ1の絶縁保護のため、端子ケース12内には低弾性率のシリコンゲル等の封止材料13が充填され、蓋(不図示)にてパッケージされている。 The power semiconductor chip 1 is a semiconductor element such as an IGBT or a diode chip. An electrode pattern 3 and a conductive plate 9 are provided on both sides of an insulating substrate 2. The power semiconductor chip 1 is bonded to the electrode pattern 3 with a solder material 14, which is a bonding material. A heat sink 5 is bonded to the conductive plate 9 on the back side with the solder material 14. The heat sink 5 is bonded to a cooling body 7 provided with heat sink fins via a heat sink grease 6. A substrate on which an electrode pattern 3 is provided on at least one side of an insulating substrate 2 is called a laminated substrate. In addition, a metal wire 10 connects the electrode pattern 3 to the upper surface of the power semiconductor chip 1 as wiring for electrical connection. A metal external terminal 11 for external connection is provided on the upper surface of the electrode pattern 3. In addition, in order to insulate and protect the power semiconductor chip 1, a sealing material 13 such as a low-elasticity silicone gel is filled in the terminal case 12, and the power semiconductor chip 1 is packaged with a lid (not shown).

ここで、車載用パワー半導体モジュールは、産業用パワー半導体モジュールに比べ、設置空間の制約から小型、軽量化が求められる。また、モータを駆動するための出力パワー密度が高くなるため、運転時における半導体チップ温度が高くなるとともに、高温動作時の長期信頼性の要求も高まってきている。このため、高温動作・長期信頼性を有したパワー半導体モジュール構造が要求されてきている。 Compared to industrial power semiconductor modules, automotive power semiconductor modules are required to be smaller and lighter due to space restrictions. In addition, as the output power density for driving the motor increases, the temperature of the semiconductor chip during operation increases, and the demand for long-term reliability during high-temperature operation is also increasing. For this reason, there is a demand for a power semiconductor module structure that can operate at high temperatures and has long-term reliability.

上記構成のパワー半導体モジュールは、放熱フィンが設けられた冷却体7が取り付けられ、通電に伴うパワー半導体チップ1の発生熱を放熱フィンに伝熱させて系外に放熱するようにしている。冷却体7の表面と放熱板5の表面との間が密着していないと両者間の接触熱抵抗が増して放熱性が低下する。 The power semiconductor module of the above configuration is fitted with a cooling body 7 provided with heat dissipation fins, and the heat generated by the power semiconductor chip 1 when current is passed through it is transferred to the heat dissipation fins and dissipated outside the system. If the surface of the cooling body 7 and the surface of the heat sink 5 are not in close contact with each other, the contact thermal resistance between them increases, reducing heat dissipation.

そこで、従来の半導体装置では、高い放熱性能を確保するために放熱板5および冷却体7の表面平坦度、表面粗さができるだけ小さくなるように仕上げ、さらに冷却体7の表面に放熱グリス6等のサーマルコンパウンドを塗布するなどして放熱板5と冷却体7間の接触熱抵抗を低く抑えるようにしている。 In conventional semiconductor devices, in order to ensure high heat dissipation performance, the surface flatness and surface roughness of the heat sink 5 and cooling body 7 are finished to be as small as possible, and further, a thermal compound such as thermal grease 6 is applied to the surface of the cooling body 7 to keep the contact thermal resistance between the heat sink 5 and cooling body 7 low.

また、パワー半導体チップ1と電極パターン3との間、および、導電性板9と放熱板5との間を、はんだ材14を用いて接合している。例えば、パワー半導体チップ1の下の接合には、Pb(鉛)フリーはんだを、フラックス含有したペーストはんだ、または、板はんだで接合している。 The power semiconductor chip 1 and the electrode pattern 3, and the conductive plate 9 and the heat sink 5 are joined using solder material 14. For example, the joints below the power semiconductor chip 1 are joined using Pb (lead)-free solder, flux-containing paste solder, or plate solder.

半導体モジュールに用いるPbフリーはんだとして、半導体チップのダイボンドなどの温度階層接続に用いられる、Cu(銅)からなる金属網が2枚のはんだ箔によって挟まれて圧着された構成からなる複合はんだがある(例えば、特許文献1参照。)。 One Pb-free solder used in semiconductor modules is a composite solder that is used for temperature-hierarchical connections such as die bonding of semiconductor chips, and is made up of a metal mesh made of Cu (copper) sandwiched between two pieces of solder foil and pressed together (see, for example, Patent Document 1).

特開2004-174522号公報JP 2004-174522 A

ここで、パワー半導体チップ1の下の接合に用いられるはんだ材14の熱伝導率は40~60W/m・Kである。この値は、銅の熱伝導率390W/m・Kと比較すると低い値である。このため、通電に伴うパワー半導体チップ1の発生熱を電極パターン3に十分伝熱できず、発生熱が放熱フィンに到達できないため、パワー半導体チップ1を十分に冷却することができないという課題がある。また、はんだ材14の熱伝導率が低いため、はんだ材14自身の温度が上昇し、はんだ材14中にクラックが発生して熱抵抗が上昇し、放熱性能がさらに低下するという課題がある。 The thermal conductivity of the solder material 14 used for bonding below the power semiconductor chip 1 is 40 to 60 W/m·K. This value is low compared to the thermal conductivity of copper, which is 390 W/m·K. As a result, the heat generated by the power semiconductor chip 1 when current is passed cannot be sufficiently transferred to the electrode pattern 3, and the generated heat cannot reach the heat dissipation fins, resulting in the problem that the power semiconductor chip 1 cannot be sufficiently cooled. In addition, because the thermal conductivity of the solder material 14 is low, the temperature of the solder material 14 itself rises, causing cracks to form in the solder material 14, increasing thermal resistance and further reducing heat dissipation performance.

この発明は、上述した従来技術による問題点を解消するため、パワー半導体チップの発生熱を効率よく放熱でき、はんだにクラックが発生して熱抵抗が上昇することを抑制できるはんだ材および焼結体を提供することを目的とする。 The purpose of this invention is to provide a solder material and sintered body that can efficiently dissipate heat generated by power semiconductor chips and prevent cracks from occurring in the solder, which would increase thermal resistance, in order to solve the problems associated with the conventional technology described above.

上述した課題を解決し、本発明の目的を達成するため、この発明にかかるはんだ材は、次の特徴を有する。半導体素子を積層基板に搭載した組立構造を有する半導体装置に用いられるはんだ材であって、前記はんだ材は、金属繊維を含み、前記金属繊維間がはんだで充填されて成り、前記はんだ材は、前記半導体素子と前記積層基板上の電極パターンとを接合する接合層である。前記接合層において、前記はんだと前記金属繊維の総量に対して、前記金属繊維の占有率は20~30重量%であり、前記金属繊維は焼結され、互いに接点を有する。
In order to solve the above-mentioned problems and achieve the object of the present invention, the solder material according to the present invention has the following features: A solder material used in a semiconductor device having an assembly structure in which a semiconductor element is mounted on a laminated substrate, the solder material contains metal fibers, and spaces between the metal fibers are filled with solder, and the solder material is a bonding layer that bonds the semiconductor element to an electrode pattern on the laminated substrate. In the bonding layer, the occupancy rate of the metal fibers is 20 to 30% by weight of the total amount of the solder and the metal fibers, and the metal fibers are sintered and have contact points with each other.

また、この発明にかかるはんだ材は、上述した発明において、前記組立構造は、前記積層基板を搭載した放熱板をさらに有し、前記はんだ材は、前記積層基板と前記放熱板とを接合する接合層であることを特徴とする。 The solder material according to the present invention is characterized in that, in the above-mentioned invention, the assembly structure further includes a heat sink on which the laminated substrate is mounted, and the solder material is a bonding layer that bonds the laminated substrate and the heat sink.

また、この発明にかかるはんだ材は、上述した発明において、前記金属繊維の直径は、前記はんだ材の厚さ以下であることを特徴とする。 The solder material according to the present invention is characterized in that, in the above-mentioned invention, the diameter of the metal fibers is equal to or less than the thickness of the solder material.

また、この発明にかかるはんだ材は、上述した発明において、前記はんだ材は、前記金属繊維が2層以上折り重ねられていることを特徴とする。 The solder material according to the present invention is characterized in that the metal fibers are folded in two or more layers in the above-mentioned invention.

また、この発明にかかるはんだ材は、上述した発明において、前記金属繊維は銅繊維であり、その直径は20μm以下であることを特徴とする。 The solder material according to the present invention is characterized in that, in the above-mentioned invention, the metal fibers are copper fibers and have a diameter of 20 μm or less.

また、この発明にかかるはんだ材は、上述した発明において、前記金属繊維の長さは50μm以上で10mm以下であることを特徴とする。
In addition, the solder material according to the present invention is characterized in that, in the above-mentioned invention, the length of the metal fibers is 50 μm or more and 10 mm or less .

また、この発明にかかるはんだ材は、上述した発明において、前記金属繊維は、Niめっきがされていることを特徴とする。 The solder material according to the present invention is characterized in that, in the above-mentioned invention, the metal fibers are Ni-plated.

また、この発明にかかるはんだ材は、上述した発明において、前記はんだは、Sn-Sb系はんだ、またはSn-Ag系はんだであることを特徴とする。 The solder material according to the present invention is characterized in that in the above-mentioned invention, the solder is a Sn-Sb solder or a Sn-Ag solder.

また、この発明にかかる半導体装置は、上述した発明において、前記金属繊維は、互いに接点を有することを特徴とする。 The semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the metal fibers have contacts with each other.

また、この発明にかかる半導体装置は、上述した発明において、前記はんだは銅を含まないことを特徴とする。 The semiconductor device according to the present invention is also characterized in that, in the above-mentioned invention, the solder does not contain copper.

また、この発明にかかる半導体装置は、上述した発明において、前記はんだは、Sn-Sb系はんだにNiまたはCoを含有したもの、Sn-Bi系はんだにNiまたはCoを含有したもの、または、Sn-Ag系はんだにNiまたはCoを含有したものであることを特徴とする。 The semiconductor device according to the present invention is characterized in that in the above-mentioned invention, the solder is a Sn-Sb solder containing Ni or Co, a Sn-Bi solder containing Ni or Co, or a Sn-Ag solder containing Ni or Co.

また、この発明にかかる半導体装置は、上述した発明において、前記金属繊維は、Niめっきがされていることを特徴とする。 The semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the metal fibers are Ni-plated.

また、この発明にかかる半導体装置は、上述した発明において、前記金属繊維は、Coめっきがされていることを特徴とする。 The semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the metal fibers are Co-plated.

また、この発明にかかる半導体装置は、上述した発明において、前記金属繊維間は、AgまたはCuの焼結材で充填されていることを特徴とする。 The semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the spaces between the metal fibers are filled with a sintered material of Ag or Cu.

また、この発明にかかる半導体装置は、上述した発明において、前記はんだ材は、前記金属繊維が2層以上折り重ねられていることを特徴とする。 The semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the solder material has two or more layers of the metal fibers folded over each other.

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、金属繊維を含み、前記金属繊維間がはんだで充填されているはんだ材を用いて、積層基板上の電極パターンと半導体素子とを接合して、前記積層基板に前記半導体素子を搭載する工程を行う。前記積層基板を積層組立体に組み立てる工程を行う。次に、前記半導体素子と、前記積層基板上の電極パターンとを、電気的に接続する工程を行う。次に、前記積層組立体に、樹脂ケースを組み合わせる工程を行う。 In order to solve the above-mentioned problems and achieve the object of the present invention, the method for manufacturing a semiconductor device according to the present invention has the following features. First, a process is performed in which an electrode pattern on a laminated substrate and a semiconductor element are joined using a solder material containing metal fibers with the spaces between the metal fibers filled with solder, thereby mounting the semiconductor element on the laminated substrate. Then, a process is performed in which the laminated substrate is assembled into a laminated assembly. Next, a process is performed in which the semiconductor element and the electrode pattern on the laminated substrate are electrically connected. Next, a process is performed in which a resin case is assembled to the laminated assembly.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記電気的に接続する工程では、前記はんだ材を用いて、前記半導体素子と、前記積層基板上の電極パターンとを、電気的に接続することを特徴とする。 The manufacturing method of the semiconductor device according to the present invention is characterized in that in the electrical connection step, the semiconductor element and the electrode pattern on the laminated substrate are electrically connected using the solder material.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記組み立てる工程では、前記積層基板を、前記はんだ材を用いて、前記積層組立体の放熱板に接合することを特徴とする。 The manufacturing method of the semiconductor device according to the present invention is characterized in that in the assembling step, the laminated substrate is joined to the heat sink of the laminated assembly using the solder material.

上述した発明によれば、パワー半導体素子と電極パターンとを接合する接合部は、銅繊維を含み、銅繊維間がはんだで充填されている銅繊維含有はんだ材である。これにより、熱伝導率が、フラックスを含有したペーストはんだや板はんだより向上するため、パワー半導体チップの発生熱を効率よく放熱できる。また、はんだの中に銅繊維が含まれているため、はんだ中にクラックが発生しても、クラックが迂回して進展するため、はんだの寿命が向上する。さらに、はんだの中に銅繊維が含まれているため、フィレットが発生することを防止でき、はんだが脇にはみ出ることが少なくなる。また、銅繊維が互いに接点を有し熱パスを形成しているため、はんだにクラックが発生しても熱抵抗の上昇を抑制できる。また、銅繊維部材に、はんだをしみこませて板はんだとすることで、従来と同様の取り扱いができ、従来よりもはんだ厚さを均一に制御することが可能になる。 According to the above-mentioned invention, the joint that joins the power semiconductor element and the electrode pattern is a copper fiber-containing solder material that contains copper fibers and fills the spaces between the copper fibers with solder. This improves the thermal conductivity compared to paste solder or plate solder containing flux, so the heat generated by the power semiconductor chip can be dissipated efficiently. In addition, since the solder contains copper fibers, even if cracks occur in the solder, the cracks will progress by bypassing them, so the life of the solder is improved. Furthermore, since the solder contains copper fibers, it is possible to prevent fillets from occurring and the solder is less likely to protrude to the sides. In addition, since the copper fibers are in contact with each other and form a thermal path, it is possible to suppress an increase in thermal resistance even if cracks occur in the solder. In addition, by impregnating the copper fiber member with solder to make plate solder, it is possible to handle it in the same way as before and to control the solder thickness more uniformly than before.

本発明にかかるはんだ材および焼結体によれば、パワー半導体チップの発生熱を効率よく放熱でき、はんだにクラックが発生して熱抵抗が上昇することを抑制できるという効果を奏する。 The solder material and sintered body of the present invention have the effect of efficiently dissipating heat generated by power semiconductor chips and suppressing the occurrence of cracks in the solder and an increase in thermal resistance.

図1は、実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of a power semiconductor module according to an embodiment. 図2は、パワー半導体チップと電極パターンを接合するはんだ材の詳細を示す断面図である(その1)。FIG. 2 is a cross-sectional view (part 1) showing the details of the solder material that joins the power semiconductor chip and the electrode pattern. 図3は、パワー半導体チップと電極パターンを接合するはんだ材の詳細を示す断面図である(その2)。FIG. 3 is a cross-sectional view (part 2) showing details of the solder material that joins the power semiconductor chip and the electrode pattern. 図4は、実施の形態にかかるはんだのパワーサイクル試験の結果を示す表である。FIG. 4 is a table showing the results of the power cycle test of the solder according to the embodiment. 図5は、はんだ厚と等価熱伝導率との関係を示すグラフである。FIG. 5 is a graph showing the relationship between solder thickness and equivalent thermal conductivity. 図6は、銅占有率と等価熱伝導率との関係を示すグラフである。FIG. 6 is a graph showing the relationship between the copper occupancy rate and the equivalent thermal conductivity. 図7は、銅繊維含有はんだ材の実施例を示す断面図である。FIG. 7 is a cross-sectional view showing an embodiment of a solder material containing copper fibers. 図8は、銅繊維含有はんだ材の実施例の接合部の断面図である。FIG. 8 is a cross-sectional view of a joint of an example of a copper fiber containing solder material. 図9は、従来構造のパワー半導体モジュールの構成を示す断面図である。FIG. 9 is a cross-sectional view showing the configuration of a power semiconductor module having a conventional structure.

以下に添付図面を参照して、この発明にかかるはんだ材および焼結体の好適な実施の形態を詳細に説明する。図1は、実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。 Below, preferred embodiments of the solder material and sintered body according to the present invention will be described in detail with reference to the attached drawings. Figure 1 is a cross-sectional view showing the configuration of a power semiconductor module according to the embodiment.

(実施の形態)
図1に示すように、パワー半導体モジュールは、パワー半導体チップ1と、絶縁基板2と、電極パターン3と、接合部4と、放熱板5と、リードフレーム配線8と、絶縁基板2の裏面に配置される導電性板9、を備える。ここでは、従来構造のパワー半導体モジュールと同様のため、冷却体7、外部端子11、端子ケース12、封止材料13等の記載は省略する。図1では、リードフレーム配線8を用いて、パワー半導体チップ1と電極パターン3とを接続しているが、従来構造と同様に金属ワイヤ10を用いて接続してもよい。
(Embodiment)
As shown in Fig. 1, the power semiconductor module includes a power semiconductor chip 1, an insulating substrate 2, an electrode pattern 3, a joint 4, a heat sink 5, a lead frame wiring 8, and a conductive plate 9 disposed on the back surface of the insulating substrate 2. Since the power semiconductor module is similar to a power semiconductor module of a conventional structure, illustration of a cooling body 7, an external terminal 11, a terminal case 12, a sealing material 13, etc. is omitted here. In Fig. 1, the power semiconductor chip 1 and the electrode pattern 3 are connected using the lead frame wiring 8, but they may be connected using a metal wire 10 as in the conventional structure.

パワー半導体チップ1は、IGBTあるいはダイオードチップ等の半導体素子である。絶縁性を確保するセラミック基板等の絶縁基板2のおもて面(パワー半導体チップ1側)および裏面(放熱板5側)には、銅(Cu)等の導電性の板などからなる電極パターン3等が設けられている。なお、絶縁基板2の少なくとも片面に電極パターン3が設けられた基板を積層基板とする。電極パターン3上には、接合部4にてパワー半導体チップ1が接合される。裏面の導電性板9上には、接合部4にて放熱板5が接合される。放熱板5は、放熱フィンが設けられた冷却体(不図示)に接合される。なお、積層基板のおもて面の銅などの導電性板を電極パターンといい、裏面の銅等の導電性板を導電性板という。また、パワー半導体チップ1の上面(接合部4と接する面と反対側の面)には、電気接続用の配線としてリードフレーム配線8の一端が接合部4にて接合される。リードフレーム配線8の他端は、電極パターン3と接合される。また、上述の箇所以外においても、従来の半導体モジュールにおいてはんだ材が用いられる箇所において、本発明の接合部は用いられる。 The power semiconductor chip 1 is a semiconductor element such as an IGBT or a diode chip. An electrode pattern 3 made of a conductive plate such as copper (Cu) is provided on the front surface (the power semiconductor chip 1 side) and the back surface (the heat sink 5 side) of an insulating substrate 2 such as a ceramic substrate that ensures insulation. A substrate on which the electrode pattern 3 is provided on at least one side of the insulating substrate 2 is called a laminated substrate. The power semiconductor chip 1 is bonded to the electrode pattern 3 at the joint 4. The heat sink 5 is bonded to the conductive plate 9 on the back surface at the joint 4. The heat sink 5 is bonded to a cooling body (not shown) on which a heat sink fin is provided. The conductive plate such as copper on the front surface of the laminated substrate is called the electrode pattern, and the conductive plate such as copper on the back surface is called the conductive plate. In addition, one end of the lead frame wiring 8 is bonded to the upper surface of the power semiconductor chip 1 (the surface opposite to the surface in contact with the joint 4) at the joint 4 as wiring for electrical connection. The other end of the lead frame wiring 8 is bonded to the electrode pattern 3. In addition to the above locations, the joints of the present invention can also be used in locations where solder materials are used in conventional semiconductor modules.

接合部4は、金属繊維部材を含んだ金属繊維含有はんだ材により形成される。金属繊維含有はんだ材は、繊維状の金属(以下、金属繊維と称する)を含み、その金属繊維が互いに接点を有し熱パスを形成し、さらに、金属繊維間がはんだで充填されている。金属としては、熱伝導率の高い金属、例えば銅であることが好ましい。以下、繊維状の銅を銅繊維と称し、接合部4を銅繊維含有はんだ材4と称する。以降は銅繊維について説明する。なお、ここで、繊維状とは、細長い形状、つまり直径に対して長さがきわめて大きいものをいう。実施の形態では、1本の銅繊維の直径が20μm以下であることが好ましい。また、銅繊維の長さは50μm以上が好ましく、1mm以上がより好ましい。前記長さであると、銅繊維間の接触がより多くなり、3次元的な構造になり易いからである。また、長さは銅繊維部材の長さ程度である10mm以下であることが好ましい。 The joint 4 is formed by a metal fiber-containing solder material containing a metal fiber member. The metal fiber-containing solder material contains fibrous metal (hereinafter referred to as metal fiber), and the metal fibers have contacts with each other to form a heat path, and the spaces between the metal fibers are filled with solder. The metal is preferably a metal with high thermal conductivity, such as copper. Hereinafter, fibrous copper is referred to as copper fiber, and the joint 4 is referred to as copper fiber-containing solder material 4. Copper fibers will be described below. Hereinafter, fibrous refers to an elongated shape, that is, a shape whose length is extremely large compared to its diameter. In the embodiment, the diameter of one copper fiber is preferably 20 μm or less. In addition, the length of the copper fiber is preferably 50 μm or more, and more preferably 1 mm or more. This is because the above length allows more contact between the copper fibers and makes it easier to form a three-dimensional structure. In addition, the length is preferably 10 mm or less, which is about the length of the copper fiber member.

また、接点とは、銅繊維含有はんだ材4の銅繊維が、他の銅繊維と接触している点のことである。銅繊維部材は、複数の銅繊維により形成される。銅繊維部材は、織物のように銅繊維が織られた布状でもよく、網状またはメッシュ状に形成されても良い。これらの、布状または網状の銅繊維が複数枚積層されてもよい。また、複数の繊維がランダムに集積され積層されてシート状に形成されていてもよい。さらに、積層されたシート状を加圧し、銅繊維同士を圧着してもよい。また、これらはシート状に成形されていることが好ましい。シート状の銅繊維部材の厚さは、50μmから200μmが好ましい。50μmより厚くすると所定の接合強度を得られるためである。また、200μm以上にすると熱抵抗自体が増加するとともに、ボイドが発生し、熱伝導率が低下し、熱抵抗を増加させてしまう。なお、銅繊維間は、はんだで充填するのではなく、銀(Ag)またはCuの焼結材で充填してもよい。 The contact is a point where the copper fiber of the copper fiber-containing solder material 4 is in contact with another copper fiber. The copper fiber member is formed of multiple copper fibers. The copper fiber member may be in the form of a cloth in which copper fibers are woven like a fabric, or may be formed in the form of a net or mesh. Multiple sheets of these cloth-like or net-like copper fibers may be laminated. Multiple fibers may be randomly accumulated and laminated to form a sheet. Furthermore, the laminated sheet may be pressed to pressurize the copper fibers together. It is also preferable that these are formed into a sheet. The thickness of the sheet-like copper fiber member is preferably 50 μm to 200 μm. This is because a predetermined bonding strength can be obtained when the thickness is greater than 50 μm. Furthermore, if the thickness is greater than 200 μm, the thermal resistance itself increases, voids are generated, the thermal conductivity decreases, and the thermal resistance increases. The spaces between the copper fibers may be filled with a sintered material of silver (Ag) or Cu instead of filling with solder.

このように、実施の形態の銅繊維含有はんだ材4は、互いに接点を有し熱パスを形成した銅繊維を含み、球状の銅を含んだはんだ材とは異なる。なお、熱パスとは、パワー半導体チップ等の発生熱を伝熱するための経路である。球状の銅を含んだはんだ材は、銅繊維に比べて熱パスが少なく、熱抵抗は大きく、接合強度もはんだ自体と変わらない。なお、単に板状あるいは箔状の銅などの金属をはんだ中に配置しても、銅繊維部材含有はんだのような接合強度や熱伝導率は得られない。銅板等をはんだ中に配置しても、所定の接合強度を得るためには、はんだ層自体の厚さは変わらないからである。つまり、熱抵抗は変わらない。3次元的な銅繊維間にはんだが含浸することにより、熱抵抗は低下し、さらに接合強度も向上することができる。 In this way, the copper fiber-containing solder material 4 of the embodiment includes copper fibers that have contacts with each other and form a thermal path, and is different from a solder material containing spherical copper. The thermal path is a path for transferring heat generated by a power semiconductor chip or the like. A solder material containing spherical copper has fewer thermal paths than copper fibers, has a large thermal resistance, and has the same joint strength as the solder itself. Note that simply placing a metal such as copper in a plate or foil shape in the solder does not provide the same joint strength or thermal conductivity as a solder containing a copper fiber member. This is because the thickness of the solder layer itself does not change in order to obtain a predetermined joint strength, even if a copper plate or the like is placed in the solder. In other words, the thermal resistance does not change. By impregnating the solder between the three-dimensional copper fibers, the thermal resistance decreases and the joint strength can also be improved.

銅繊維含有はんだ材4は、銅繊維を織り込み、焼結させて繊維間が互いに接点を有するよう折り重ねられている銅繊維部材を形成し、銅繊維部材に、はんだをしみこませて形成したはんだ材でもよい。予め、はんだをしみこませることで、板はんだとして取り扱うことができる。具体的には、予め、銅繊維部材にはんだを含浸させた銅繊維含有はんだを形成し、それを被接合材間に配置し、加熱し接合することができる。また、半導体モジュールを組み立てる際に、はんだと銅繊維部材を被接合材の間に配置して、加熱し接合してもよい。ここで、銅繊維は2層以上折り重ねられていることが好ましい。2層以上折り重ねられているとは、厚み方向(パワー半導体チップ1から放熱板5への方向)に互いに接点を有する銅繊維が2本以上存在することである。図1の例では、銅繊維は3層に折り重ねられている。ここで、銅が繊維状で折り重なっているために、メッシュ状に加工したものより、銅占有率が高く、例えば、銅繊維含有はんだ材4では、はんだと銅繊維部材の総量に対して、銅繊維部材の銅占有率は22~30重量%である。銅繊維部材の銅占有率は高い方が熱伝導性が優れるが、はんだの含浸量が少ないと接合性が悪くなる。従って、様々な形態の銅繊維部材の銅占有率は5~50重量%が好ましく、更に好ましくは、20~30重量%である。 The copper fiber-containing solder material 4 may be a solder material formed by weaving copper fibers, sintering the copper fibers to form a copper fiber member in which the fibers are folded so that they have contact points with each other, and impregnating the copper fiber member with solder. By impregnating the copper fiber member with solder in advance, it can be handled as a plate solder. Specifically, a copper fiber-containing solder is formed by impregnating the copper fiber member with solder in advance, and the solder is placed between the joined materials and heated to join them. In addition, when assembling a semiconductor module, the solder and the copper fiber member may be placed between the joined materials and heated to join them. Here, it is preferable that the copper fibers are folded in two or more layers. Folded in two or more layers means that there are two or more copper fibers that have contact points with each other in the thickness direction (from the power semiconductor chip 1 to the heat sink 5). In the example of FIG. 1, the copper fibers are folded in three layers. Here, because the copper is folded in a fibrous form, the copper occupancy is higher than when it is processed into a mesh form. For example, in copper fiber-containing solder material 4, the copper occupancy of the copper fiber member is 22 to 30% by weight relative to the total amount of solder and copper fiber member. The higher the copper occupancy of the copper fiber member, the better the thermal conductivity, but if the amount of solder impregnated is small, the bondability will be poor. Therefore, the copper occupancy of copper fiber members of various forms is preferably 5 to 50% by weight, and more preferably 20 to 30% by weight.

このように、銅繊維部材がはんだ中に配置されることにより、銅繊維含有はんだ材4の熱伝導率は向上し、発生熱を効率よく放熱することができる。また、はんだの中に銅繊維が含まれているため、はんだ中にクラックが発生しても、クラックが迂回して進展するため、接合強度は向上する。また、銅繊維自体に強度があるため、接合強度は高い。ひいては、はんだの寿命が向上する。また、上記のシート状の銅繊維部材を用いることにより、銅繊維含有はんだ材4の厚さを均一にすることができる。従来のはんだ材のみの接合の場合、パワー半導体チップ1をはんだ材上に配置する際に位置ずれをおこしたり、加熱接合時にはんだ材が流れてしまったりし、はんだ材1014の厚さを均一にすることが難しかった。しかし、銅繊維部材を導入することで、上記の不具合が解消され、銅繊維含有はんだ材4の厚さを均一にすることができる。 In this way, by disposing the copper fiber member in the solder, the thermal conductivity of the copper fiber-containing solder material 4 is improved, and the generated heat can be efficiently dissipated. In addition, since the solder contains copper fibers, even if a crack occurs in the solder, the crack will progress by detouring, and the joint strength is improved. In addition, since the copper fibers themselves have strength, the joint strength is high. In addition, the life of the solder is improved. In addition, by using the above-mentioned sheet-like copper fiber member, the thickness of the copper fiber-containing solder material 4 can be made uniform. In the case of conventional bonding using only solder material, it was difficult to make the thickness of the solder material 1014 uniform because the power semiconductor chip 1 was misaligned when placed on the solder material, or the solder material flowed during heat bonding. However, by introducing the copper fiber member, the above problems are eliminated, and the thickness of the copper fiber-containing solder material 4 can be made uniform.

また、銅繊維含有はんだ材4は、パワー半導体チップ1の発生熱を効率よく拡散するために、パワー半導体チップ1の下、つまり、パワー半導体チップ1と電極パターン3との接合層に使用することが好ましい。また、銅繊維含有はんだ材4は、導電性板9と放熱板5との接合層、パワー半導体チップ1とリードフレーム配線8との接合層に使用してもよい。 In addition, in order to efficiently diffuse the heat generated by the power semiconductor chip 1, the copper fiber-containing solder material 4 is preferably used under the power semiconductor chip 1, that is, as a bonding layer between the power semiconductor chip 1 and the electrode pattern 3. The copper fiber-containing solder material 4 may also be used as a bonding layer between the conductive plate 9 and the heat sink 5, and as a bonding layer between the power semiconductor chip 1 and the lead frame wiring 8.

パワー半導体モジュールの製造方法では、まず、銅繊維含有はんだ材4を用いて、パワー半導体チップ1を積層基板に接合することで、積層基板にパワー半導体チップ1を実装する。ここで、銅繊維含有はんだ材4は、パワー半導体モジュールの製造より前に、銅繊維部材に、はんだをしみこませて作成しておいてもよい。また、パワー半導体チップ1を積層基板に接合する際、銅繊維部材とはんだを重ねて、例えば、銅繊維部材をはんだで挟むようにして、銅繊維含有はんだ材4を作成するようにしてもよい。 In the method for manufacturing a power semiconductor module, first, the power semiconductor chip 1 is mounted on the laminated substrate by bonding the power semiconductor chip 1 to the laminated substrate using the copper fiber-containing solder material 4. Here, the copper fiber-containing solder material 4 may be created by impregnating the copper fiber member with solder prior to the manufacture of the power semiconductor module. Also, when bonding the power semiconductor chip 1 to the laminated substrate, the copper fiber member and the solder may be overlapped, for example, by sandwiching the copper fiber member between the solder, to create the copper fiber-containing solder material 4.

次に、パワー半導体チップ1と、絶縁基板2上に設けられた電極パターン3とを、リードフレーム配線8で電気的に接続する。次に、銅繊維含有はんだ材4を用いて、これらを放熱板5に接合して、パワー半導体チップ1、積層基板および放熱板5からなる積層組立体を組み立てる。この積層組立体に樹脂ケースをシリコンなどの接着剤で接着する。なお、金属ワイヤで、パワー半導体チップ1と、絶縁基板2上に設けられた電極パターン3と、を電気的に接続してもよい。 Next, the power semiconductor chip 1 and the electrode pattern 3 provided on the insulating substrate 2 are electrically connected by the lead frame wiring 8. Next, these are joined to the heat sink 5 using the copper fiber-containing solder material 4 to assemble a laminated assembly consisting of the power semiconductor chip 1, laminated substrate, and heat sink 5. A resin case is bonded to this laminated assembly with an adhesive such as silicone. Note that the power semiconductor chip 1 and the electrode pattern 3 provided on the insulating substrate 2 may also be electrically connected by a metal wire.

次に、金属ワイヤで電極パターン3と金属外部端子11との間を接続し、樹脂ケース内にエポキシなどの硬質樹脂等の封止材料を充填する。これにより、図1に示す実施の形態にかかるパワー半導体モジュールが完成する。なお、封止材料がエポキシ樹脂等の封止材料でない場合、封止材料が外に漏れないようにするため、蓋を取り付けるようにする。 Next, the electrode pattern 3 and the metal external terminal 11 are connected with metal wires, and the resin case is filled with a sealing material such as a hard resin such as epoxy. This completes the power semiconductor module according to the embodiment shown in FIG. 1. If the sealing material is not a sealing material such as epoxy resin, a lid is attached to prevent the sealing material from leaking out.

次に、銅繊維含有はんだ材4について説明する。パワー半導体チップの裏面のほぼ全面に銅繊維含有はんだ材4が配置される。図2、図3は、パワー半導体チップと電極パターンを接合するはんだ材の詳細を示す断面図である。図2に示すように、銅繊維含有はんだ材4の内部に銅繊維部材20を中央部に配置される。また、銅繊維を含まないはんだ23をパワー半導体チップ1や電極パターン3側に配置してもよい。この場合のそれぞれのはんだ23の厚さは、25μmから100μmが好ましい。この範囲にすることで、接合強度とボイドの低減を両立できるからである。これは、パワー半導体チップ1の発生熱が、銅繊維部材20が配置された中央部から放熱されるためである。ここで、銅繊維部材20を銅繊維含有はんだ材4の端部から所定の距離dだけ離すことで、ボイドを低減し、接合性も向上させることができる。銅繊維部材20は銅繊維が複雑に折れ曲がり、互いに交差した構造で、空乏が存在する。加熱接合する際に、はんだは、銅繊維部材20中に含浸するが、前記空乏近傍でボイドになりやすい。しかし、所定の距離dだけ離すことで、ボイドが排出されやすく、結果としてボイドが低減されると推定される。距離dは、パワー半導体チップ1のサイズに関係なく、0.1mm以上1mm以下であることが好ましい。より好ましくは。0.2mm以上である。これは、0.1mmより短いと、ボイドが生じ、電極パターン3との接合性が悪化し、制御も困難になるためである。 Next, the copper fiber-containing solder material 4 will be described. The copper fiber-containing solder material 4 is arranged on almost the entire back surface of the power semiconductor chip. Figures 2 and 3 are cross-sectional views showing the details of the solder material that joins the power semiconductor chip and the electrode pattern. As shown in Figure 2, the copper fiber member 20 is arranged in the center inside the copper fiber-containing solder material 4. Also, solder 23 that does not contain copper fibers may be arranged on the power semiconductor chip 1 or electrode pattern 3 side. In this case, the thickness of each solder 23 is preferably 25 μm to 100 μm. This is because by setting it in this range, both the bonding strength and the reduction of voids can be achieved. This is because the heat generated by the power semiconductor chip 1 is dissipated from the center where the copper fiber member 20 is arranged. Here, by separating the copper fiber member 20 by a predetermined distance d from the end of the copper fiber-containing solder material 4, the voids can be reduced and the bonding property can be improved. The copper fiber member 20 has a structure in which the copper fibers are bent in a complex manner and cross each other, and voids exist. When the solder is heated and bonded, the solder is impregnated into the copper fiber member 20, but voids tend to form near the depletion. However, it is presumed that by separating the solder by a certain distance d, the voids are easily discharged, resulting in a reduction in the number of voids. Regardless of the size of the power semiconductor chip 1, the distance d is preferably 0.1 mm or more and 1 mm or less. More preferably, it is 0.2 mm or more. This is because if it is shorter than 0.1 mm, voids will form, which will deteriorate the bond with the electrode pattern 3 and make it difficult to control.

また、図3に示すように、銅繊維含有はんだ材4の内部に銅繊維部材20ではんだ23を挟んで配置してもよい。この場合、銅繊維部材の層の間に所定の厚さtのはんだ23の層がある。この形態では、パワー半導体チップ1や電極パターン3側に銅繊維部材20が配置されるため熱伝導性が向上する。例えば、図3の形態は、はんだ23がパワー半導体チップ1や電極パターン3側に存在する図2の形態よりも熱伝導性が向上する。また、この構造とすることで、銅繊維部材20近傍でボイドが生じにくくなる。中央部の厚さtは、5μm以上20μm以下であることが好ましい。20μm以上だと熱抵抗が増し、5μm以下だとボイドが生じやすいためである。また、厚さtは、銅繊維含有はんだ材4の厚さに対する比率が、5%から20%であることが好ましい。 As shown in FIG. 3, the solder 23 may be sandwiched between the copper fiber members 20 inside the copper fiber-containing solder material 4. In this case, a layer of the solder 23 with a predetermined thickness t is present between the layers of the copper fiber members. In this form, the copper fiber member 20 is placed on the side of the power semiconductor chip 1 or the electrode pattern 3, improving thermal conductivity. For example, the form of FIG. 3 has improved thermal conductivity compared to the form of FIG. 2 in which the solder 23 is present on the side of the power semiconductor chip 1 or the electrode pattern 3. In addition, this structure makes it difficult for voids to occur near the copper fiber member 20. The thickness t of the center portion is preferably 5 μm or more and 20 μm or less. This is because if it is 20 μm or more, the thermal resistance increases, and if it is 5 μm or less, voids are likely to occur. In addition, the ratio of the thickness t to the thickness of the copper fiber-containing solder material 4 is preferably 5% to 20%.

また、銅繊維含有はんだ材のはんだにおいて、特定の組成のはんだを用いることで、接合強度および熱物性の効果を生じさせることができる。例えば、銅繊維含有はんだ材4のはんだでは、銅繊維により伝熱するため、銅繊維の銅および銅合金の拡散を抑制するCuフリーのはんだが好ましい。例えば、銅繊維の銅がスズ(Sn)と合金化して拡散すると伝熱する部分が減少し、熱伝導率が下がるため、銅および銅合金の拡散を抑制できるニッケル(Ni)、コバルト(Co)をはんだに入れることが好ましい。なお、Cuフリーとは、不純物程度以外にCuを含まないということである。 In addition, by using a solder of a specific composition in the solder of the copper fiber-containing solder material, it is possible to produce effects in the joint strength and thermal properties. For example, in the solder of the copper fiber-containing solder material 4, since heat is transferred through the copper fibers, a Cu-free solder is preferable, which suppresses the diffusion of copper and copper alloys in the copper fibers. For example, when the copper in the copper fibers is alloyed with tin (Sn) and diffuses, the area that transfers heat decreases and the thermal conductivity decreases, so it is preferable to add nickel (Ni) and cobalt (Co), which can suppress the diffusion of copper and copper alloys, to the solder. Note that Cu-free means that it does not contain Cu other than as an impurity.

具体的なはんだの組成として、Sn-Sb(アンチモン)系のはんだにNi、Coを入れたSn-(5~10)Sb-(0.1~1)Ni、Coのはんだ(実施例1)を用いることが好ましい。ここでの単位は、重量%(wt%)である。例えば、実施例1では、Sbは、はんだ中に5~10重量%含まれる。また、Ni、Coは、同様の効果を有するため、Niのみを入れてもよいし、Coのみを入れてもよい。さらに、Ni、Coは、はんだ中に0.2~0.5重量%含まれるのがより好ましい。 As a specific solder composition, it is preferable to use Sn-(5-10)Sb-(0.1-1)Ni,Co solder (Example 1), which is a Sn-Sb (antimony) based solder with Ni and Co added. The unit here is weight percent (wt%). For example, in Example 1, Sb is contained in the solder at 5-10 wt%. Also, since Ni and Co have the same effect, only Ni or only Co may be contained. Furthermore, it is more preferable that Ni and Co are contained in the solder at 0.2-0.5 wt%.

また、Sn-Bi(ビスマス)系のはんだにNi、Coを入れたSn-(40~70)Bi-(0.1~1)Ni、Coのはんだ(実施例2)を用いることも好ましい。この組成のはんだは、脆いため通常ではパワー半導体チップ1の接合に用いることはできないが、実施の形態のように銅繊維部材と一緒に用いることで十分な強度を持ち、パワー半導体チップ1の接合に用いることができる。また、Ni、Coに関しては、Sn-Sb系のはんだと同様である。 It is also preferable to use Sn-(40-70)Bi-(0.1-1)Ni,Co solder (Example 2), which is a Sn-Bi (bismuth) solder containing Ni and Co. Solder of this composition is brittle and cannot normally be used to join power semiconductor chips 1, but when used together with a copper fiber member as in the embodiment, it has sufficient strength and can be used to join power semiconductor chips 1. In addition, the Ni and Co are similar to Sn-Sb solder.

また、Sn-Ag(銀)系のはんだにNi、Coを入れたSn-(1~6)Ag-(0.1~1)Ni、Coのはんだ(実施例3)を用いることも好ましい。また、Ni、Coに関しては、Sn-Sb系のはんだと同様である。 It is also preferable to use Sn-(1-6)Ag-(0.1-1)Ni,Co solder (Example 3), which is a Sn-Ag (silver) solder containing Ni and Co. The Ni and Co content is the same as for Sn-Sb solder.

また、上記でははんだにNi、Coを入れることにより、銅繊維の銅および銅合金の拡散を抑制していたが、銅繊維にNiめっきまたはCoめっきをすることにより、同様の効果を得ることができる。 In addition, in the above example, the diffusion of copper and copper alloy in the copper fibers was suppressed by adding Ni and Co to the solder, but the same effect can be obtained by plating the copper fibers with Ni or Co.

図4は、実施の形態にかかるはんだのパワーサイクル試験の結果を示す表である。上記の実施例1から実施例3のはんだに加え、比較例として、Sn-Sb-Cu-Ni系のはんだも試験した。また、実施例1の場合は、Ni、Coが、はんだ中に0.4重量%含まれる場合も試験した。パワーサイクル試験は、電源のオン/オフを繰り返して、熱抵抗が初期より20%以上上昇した回数を測定した。 Figure 4 is a table showing the results of a power cycle test of the solder according to the embodiment. In addition to the solders of Examples 1 to 3 above, a Sn-Sb-Cu-Ni solder was also tested as a comparative example. In the case of Example 1, a test was also conducted in which the solder contained 0.4% by weight of Ni and Co. In the power cycle test, the power was repeatedly turned on and off, and the number of times that the thermal resistance increased by 20% or more from the initial value was measured.

図4に示すように、実施例1から実施例3の場合、電源のオン/オフを10万回以上繰り返しても、熱抵抗が初期より20%以上上昇しなかった。特に、Ni、Coが、はんだ中に0.4重量%含まれる場合は、20万回以上繰り返しても、熱抵抗が初期より20%以上上昇しなかった。これに対して、比較例の場合、5万回以下の繰り返しで熱抵抗が初期より20%以上上昇した。これにより、実施例1から実施例3のはんだを用いることで、接合強度および熱物性の効果を生じさせることがわかった。 As shown in Figure 4, in the case of Examples 1 to 3, even after the power was turned on and off more than 100,000 times, the thermal resistance did not increase by more than 20% from the initial value. In particular, when the solder contained 0.4% by weight of Ni and Co, the thermal resistance did not increase by more than 20% from the initial value even after more than 200,000 times. In contrast, in the case of the comparative example, the thermal resistance increased by more than 20% from the initial value after 50,000 or fewer cycles. This shows that the use of the solders of Examples 1 to 3 produces effects on joint strength and thermal properties.

次に、本発明の効果を実際の例により確かめた。まず、銅繊維部材20に、はんだを上下から挟んで形成する際のはんだの厚さを決定する。図5は、はんだ厚と等価熱伝導率との関係を示すグラフである。横軸は、上下のはんだの厚さの合計であり、単位はμmであり、縦軸は等価熱伝導率であり、単位は、W/m・Kである。ここで、等価熱伝導率とは、複数の材質で構成される部品を、1つのブロックとみなして与える熱伝導率のことである。なお、銅繊維含有はんだ材4の端部から銅繊維部材の端までの距離dは0.5mmとした。 Next, the effect of the present invention was confirmed by an actual example. First, the thickness of the solder is determined when the solder is sandwiched between the copper fiber member 20 from above and below. FIG. 5 is a graph showing the relationship between the solder thickness and the equivalent thermal conductivity. The horizontal axis is the sum of the thicknesses of the upper and lower solder in μm, and the vertical axis is the equivalent thermal conductivity in W/m·K. Here, the equivalent thermal conductivity is the thermal conductivity given to a part made of multiple materials as if it were one block. The distance d from the end of the copper fiber-containing solder material 4 to the end of the copper fiber member was set to 0.5 mm.

図5は、はんだの熱伝導率を40W/m・K、銅の熱伝導率を390W/m・Kとして、銅繊維部材の銅占有率を22%、銅繊維部材の厚さを100μmにした場合の計算結果である。図5に示すように、等価熱伝導率yと上下のはんだの厚さの合計xとの関係は、
y=113.04x-0.151
で表される。例えば、上側のはんだの厚さ、銅繊維部材の厚さ、下側のはんだの厚さをそれぞれ、10μm、100μm、10μmとした場合、等価熱伝導率は約80W/m・Kとなり、はんだ単体の40W/m・Kの約2倍となる。また、それぞれ20μm、100μm、20μmとした場合、等価熱伝導率は約72W/m・Kとなる。
5 shows the calculation results when the thermal conductivity of the solder is 40 W/m·K, the thermal conductivity of copper is 390 W/m·K, the copper occupancy rate of the copper fiber member is 22%, and the thickness of the copper fiber member is 100 μm. As shown in FIG. 5, the relationship between the equivalent thermal conductivity y and the sum x of the thicknesses of the upper and lower solders is as follows:
y = 113.04x -0.151
For example, if the thickness of the upper solder, the thickness of the copper fiber member, and the thickness of the lower solder are 10 μm, 100 μm, and 10 μm, respectively, the equivalent thermal conductivity is about 80 W/m·K, which is about twice the 40 W/m·K of the solder alone. Also, if they are 20 μm, 100 μm, and 20 μm, respectively, the equivalent thermal conductivity is about 72 W/m·K.

図6は、銅占有率と等価熱伝導率との関係を示すグラフである。横軸は、銅占有率であり、単位は重量%であり、縦軸は等価熱伝導率であり、単位は、W/m・Kである。ここで、銅占有率とは、銅繊維部材に含まれる銅の重量%であり、残りは、はんだの重量である。図6において、●の直線は、上側のはんだの厚さ、銅繊維部材の厚さ、下側のはんだの厚さをそれぞれ、10μm、100μm、10μmとした場合の銅占有率xと等価熱伝導率yとの関係であり、この場合、
y=3.25x+6.6667
で表される。また、○の直線は、それぞれ、50μm、100μm、50μmとした場合の銅占有率xと等価熱伝導率yとの関係であり、この場合、
y=1.95x+20
で表される。図6より、●の直線の場合で、銅占有率を22重量%にすると等価熱伝導率は約80W/m・Kとなることがわかる。
Fig. 6 is a graph showing the relationship between the copper occupancy rate and the equivalent thermal conductivity. The horizontal axis is the copper occupancy rate in weight percent, and the vertical axis is the equivalent thermal conductivity in W/m·K. Here, the copper occupancy rate is the weight percent of copper contained in the copper fiber member, and the remainder is the weight of the solder. In Fig. 6, the lines marked with ● represent the relationship between the copper occupancy rate x and the equivalent thermal conductivity y when the thickness of the upper solder, the thickness of the copper fiber member, and the thickness of the lower solder are 10 μm, 100 μm, and 10 μm, respectively. In this case,
y = 3.25x + 6.6667
The straight lines with circles represent the relationship between the copper occupancy rate x and the equivalent thermal conductivity y when the thickness is 50 μm, 100 μm, and 50 μm, respectively. In this case,
y = 1.95x + 20
It can be seen from Fig. 6 that in the case of the straight line marked with a black circle, if the copper occupancy rate is set to 22% by weight, the equivalent thermal conductivity is approximately 80 W/m·K.

以上の結果に基づいて、厚さ100μmの銅繊維部材20に、それぞれ厚さ10μmのSn-Sb系のはんだを上下から挟んで形成した結果を示す。図7は、銅繊維含有はんだ材4の実施例を示す断面図である。図7に示すように、銅繊維含有はんだ材4は、銅繊維間が互いに接点を有するよう折り重ねられている銅繊維部22と、銅繊維部材20の間にはんだがしみこんだはんだ浸漬部21とからなる。 Based on the above results, the results are shown for a 100 μm thick copper fiber member 20 sandwiched between 10 μm thick Sn-Sb solder from above and below. Figure 7 is a cross-sectional view showing an example of copper fiber-containing solder material 4. As shown in Figure 7, copper fiber-containing solder material 4 is composed of a copper fiber portion 22 in which the copper fibers are folded over so that they have contact with each other, and a solder-soaked portion 21 in which solder has soaked between the copper fiber members 20.

図8は、銅繊維含有はんだ材の実施例の接合部の断面図である。図8において、右図は左図の中央を拡大したものである。図8に示すように、銅繊維部材20は互いに接点を持ち、銅繊維部材20間がはんだ23で充填されていることがわかる。このように作成した銅繊維含有はんだ材の熱伝導率は、計算上で72.2W/m・Kである。レーザーフラッシュ法により実測した結果、Sn-Sb系のはんだのみでは、熱伝導率が約40W/m・Kであるところ、銅繊維含有はんだ材では、熱伝導率が75.8W/m・Kまで向上したことを確認した。ここで、レーザーフラッシュ法とは、断熱真空中に置かれた平板状試料の表面を均一にパルス加熱し、表面から裏面への1次元の熱拡散現象を観測することにより、熱拡散率を求める方法である。 Figure 8 is a cross-sectional view of the joint of an embodiment of the copper fiber-containing solder material. In Figure 8, the right figure is an enlarged view of the center of the left figure. As shown in Figure 8, the copper fiber members 20 have contacts with each other, and it can be seen that the spaces between the copper fiber members 20 are filled with solder 23. The thermal conductivity of the copper fiber-containing solder material created in this way is calculated to be 72.2 W/m·K. As a result of actual measurement using the laser flash method, it was confirmed that while the thermal conductivity of only Sn-Sb-based solder is about 40 W/m·K, the thermal conductivity of the copper fiber-containing solder material is improved to 75.8 W/m·K. Here, the laser flash method is a method of obtaining thermal diffusivity by uniformly pulse-heating the surface of a flat plate-shaped sample placed in an adiabatic vacuum and observing the one-dimensional thermal diffusion phenomenon from the front surface to the back surface.

以上、説明したように、実施の形態にかかるはんだ材および焼結体によれば、パワー半導体素子と電極パターンとを接合する接合部は、銅繊維を含み、銅繊維間がはんだで充填されている銅繊維含有はんだ材である。これにより、熱伝導率が、フラックスを含有したペーストはんだや板はんだより向上するため、パワー半導体チップの発生熱を効率よく放熱できる。また、はんだの中に銅繊維が含まれているため、はんだ中にクラックが発生しても、クラックが迂回して進展するため、はんだの寿命が向上する。さらに、はんだの中に銅繊維が含まれているため、フィレットが発生することを防止でき、はんだが脇にはみ出ることが少なくなる。また、銅繊維が互いに接点を有し熱パスを形成しているため、はんだにクラックが発生しても熱抵抗の上昇を抑制できる。また、銅繊維部材に、はんだをしみこませて板はんだとすることで、従来と同様の取り扱いができ、従来よりもはんだ厚さを均一に制御することが可能になる。 As described above, according to the solder material and sintered body of the embodiment, the joint that joins the power semiconductor element and the electrode pattern is a copper fiber-containing solder material that contains copper fibers and fills the spaces between the copper fibers with solder. This improves the thermal conductivity compared to paste solder or plate solder containing flux, so that the heat generated by the power semiconductor chip can be dissipated efficiently. In addition, since the solder contains copper fibers, even if cracks occur in the solder, the cracks will progress by bypassing them, so the life of the solder is improved. Furthermore, since the solder contains copper fibers, it is possible to prevent fillets from occurring and the solder is less likely to protrude to the sides. In addition, since the copper fibers are in contact with each other and form a thermal path, it is possible to suppress an increase in thermal resistance even if cracks occur in the solder. In addition, by impregnating the copper fiber member with solder to make plate solder, it is possible to handle it in the same way as before and to control the solder thickness more uniformly than before.

また、銅繊維含有はんだ材は、内部の銅繊維を中央部に配置し、内部の銅繊維がパワー半導体素子および電極パターンから離れて配置され、銅繊維含有はんだ材の端部には、銅繊維が配置されない。これにより、パワー半導体チップの発生熱を、銅繊維が配置された中央部から放熱し、ボイドを低減し、接合性も向上させることができる。 In addition, the copper fiber-containing solder material has the internal copper fibers arranged in the center, away from the power semiconductor element and the electrode pattern, and no copper fibers are arranged at the ends of the copper fiber-containing solder material. This allows the heat generated by the power semiconductor chip to be dissipated from the center where the copper fibers are arranged, reducing voids and improving bonding.

また、銅繊維含有はんだ材は、銅繊維ではんだを挟んで接合し、パワー半導体チップや電極パターン側に銅繊維が配置される。これにより、熱伝導性がさらに向上する。銅繊維部材ではんだを挟んだ構造にした場合、はんだで銅繊維部材を挟んだ上記の結果に比べて、熱伝導率は約5%向上した。なお、銅繊維部材およびはんだを同じ厚さとした。また、銅繊維近傍でボイドが生じにくくなる。 In addition, copper fiber-containing solder material is joined by sandwiching the solder between the copper fibers, with the copper fibers being placed on the power semiconductor chip or electrode pattern side. This further improves thermal conductivity. When solder is sandwiched between copper fiber members, the thermal conductivity is improved by about 5% compared to the above result where the copper fiber member is sandwiched between solder. The copper fiber member and solder are of the same thickness. Voids are also less likely to occur near the copper fibers.

また、銅繊維含有はんだ材に含まれるはんだの組成は、Sn-(5~10)Sb-(0.1~1)Ni、Co、Sn-(40~70)Sb-(0.1~1)Ni、Co、または、Sn-(1~6)Sb-(0.1~1)Ni、Coである。Ni、Coにより銅繊維の銅および銅合金の拡散を抑制することができ、熱伝導率が下がることを抑制できる。さらに、これらのはんだを用いることで、接合強度および熱物性の効果を生じさせることができる。 The composition of the solder contained in the copper fiber-containing solder material is Sn-(5-10)Sb-(0.1-1)Ni, Co, Sn-(40-70)Sb-(0.1-1)Ni, Co, or Sn-(1-6)Sb-(0.1-1)Ni, Co. The Ni and Co can suppress the diffusion of copper and copper alloys in the copper fibers, and suppress the decrease in thermal conductivity. Furthermore, the use of these solders can produce effects on joint strength and thermal properties.

また、銅繊維にNiめっきまたはCoめっきをしてもよい。Ni、Coにより銅繊維の銅および銅合金の拡散を抑制することができ、熱伝導率が下がることを抑制できる。 The copper fibers may also be Ni-plated or Co-plated. Ni and Co can suppress the diffusion of copper and copper alloys in the copper fibers, preventing a decrease in thermal conductivity.

以上のように、本発明にかかるはんだ材および焼結体は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。 As described above, the solder material and sintered body of the present invention are useful for power semiconductor devices used in power conversion devices such as inverters, power supply devices for various industrial machines, and igniters for automobiles.

1 パワー半導体チップ
2 絶縁基板
3 電極パターン
4 接合部(銅繊維含有はんだ材)
5 放熱板
6 放熱グリス
7 冷却体
8 リードフレーム配線
9 導電性板
10 金属ワイヤ
11 外部端子
12 端子ケース
13 封止材料
14 はんだ材
20 銅繊維部材
21 はんだ浸漬部
22 銅繊維部
23 はんだ
1 Power semiconductor chip 2 Insulating substrate 3 Electrode pattern 4 Joint (copper fiber-containing solder material)
5 Heat sink plate 6 Heat sink grease 7 Cooling body 8 Lead frame wiring 9 Conductive plate 10 Metal wire 11 External terminal 12 Terminal case 13 Sealing material 14 Solder material 20 Copper fiber member 21 Solder-immersed portion 22 Copper fiber portion 23 Solder

Claims (8)

半導体素子を積層基板に搭載した組立構造を有する半導体装置に用いられるはんだ材であって、
前記はんだ材は、金属繊維を含み、前記金属繊維間がはんだで充填されて成り、
前記はんだ材は、前記半導体素子と前記積層基板上の電極パターンとを接合する接合層であり、
前記接合層において、前記はんだと前記金属繊維の総量に対して、前記金属繊維の占有率は20~30重量%であり、
前記金属繊維は焼結され、互いに接点を有することを特徴とするはんだ材。
A solder material used in a semiconductor device having an assembly structure in which a semiconductor element is mounted on a laminated substrate,
The solder material includes metal fibers, and spaces between the metal fibers are filled with solder.
the solder material is a bonding layer that bonds the semiconductor element and an electrode pattern on the laminated substrate,
In the bonding layer, the occupancy rate of the metal fibers is 20 to 30% by weight with respect to the total amount of the solder and the metal fibers;
The metal fibers are sintered and have contacts with each other.
前記組立構造は、前記積層基板を搭載した放熱板をさらに有し、前記はんだ材は、前記積層基板と前記放熱板とを接合する接合層であることを特徴とする請求項1に記載のはんだ材。 The solder material according to claim 1, characterized in that the assembly structure further includes a heat sink on which the laminated substrate is mounted, and the solder material is a bonding layer that bonds the laminated substrate and the heat sink. 前記金属繊維の直径は、前記はんだ材の厚さ以下であることを特徴とする請求項1または2に記載のはんだ材。 The solder material according to claim 1 or 2, characterized in that the diameter of the metal fibers is equal to or less than the thickness of the solder material. 前記はんだ材は、前記金属繊維が2層以上折り重ねられていることを特徴とする請求項1~3のいずれか一項に記載のはんだ材。 The solder material according to any one of claims 1 to 3, characterized in that the metal fibers are folded in two or more layers. 前記金属繊維は銅繊維であり、その直径は20μm以下であることを特徴とする請求項1~4のいずれか一項に記載のはんだ材。 The solder material according to any one of claims 1 to 4, characterized in that the metal fibers are copper fibers and have a diameter of 20 μm or less. 前記金属繊維の長さは50μm以上で10mm以下であることを特徴とする請求項1~5のいずれか一項に記載のはんだ材。 The solder material according to any one of claims 1 to 5, characterized in that the length of the metal fibers is 50 μm or more and 10 mm or less. 前記金属繊維は、Niめっきがされていることを特徴とする請求項1~6のいずれか一項に記載のはんだ材。 The solder material according to any one of claims 1 to 6, characterized in that the metal fibers are Ni-plated. 前記はんだは、Sn-Sb系はんだ、またはSn-Ag系はんだであることを特徴とする請求項1~7のいずれか一項に記載のはんだ材 8. The solder material according to claim 1, wherein the solder is a Sn--Sb based solder or a Sn--Ag based solder .
JP2021182888A 2017-04-18 2021-11-09 Solder materials and sintered bodies Active JP7509358B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017082415 2017-04-18
JP2017082415 2017-04-18
PCT/JP2018/010087 WO2018193760A1 (en) 2017-04-18 2018-03-14 Semiconductor device and semiconductor device manufacturing method
JP2019513270A JP7006686B2 (en) 2017-04-18 2018-03-14 Semiconductor devices and methods for manufacturing semiconductor devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019513270A Division JP7006686B2 (en) 2017-04-18 2018-03-14 Semiconductor devices and methods for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
JP2022024016A JP2022024016A (en) 2022-02-08
JP7509358B2 true JP7509358B2 (en) 2024-07-02

Family

ID=63855733

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019513270A Active JP7006686B2 (en) 2017-04-18 2018-03-14 Semiconductor devices and methods for manufacturing semiconductor devices
JP2021182888A Active JP7509358B2 (en) 2017-04-18 2021-11-09 Solder materials and sintered bodies

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019513270A Active JP7006686B2 (en) 2017-04-18 2018-03-14 Semiconductor devices and methods for manufacturing semiconductor devices

Country Status (2)

Country Link
JP (2) JP7006686B2 (en)
WO (1) WO2018193760A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021025081A1 (en) * 2019-08-05 2021-02-11
JP7421935B2 (en) * 2020-01-06 2024-01-25 日立Astemo株式会社 semiconductor equipment
DE102021119288A1 (en) 2021-07-26 2023-01-26 Infineon Technologies Ag Electronic system having an intermetallic compound structure with a central intermetallic mesh structure and mesh-free outer structures
JP7133739B1 (en) 2021-11-30 2022-09-08 株式会社タムラ製作所 Joints, electronic circuit boards and semiconductor packages
CN119343201A (en) * 2022-06-20 2025-01-21 三菱电机株式会社 Solder bonding member, semiconductor device, solder bonding method, and method for manufacturing semiconductor device
WO2025037640A1 (en) * 2023-08-17 2025-02-20 株式会社巴川コーポレーション Bonding layer, heat transfer device, and produciton method for bonding layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002301588A (en) 2000-12-21 2002-10-15 Hitachi Ltd Solder foil, semiconductor device and electronic device
JP2004174522A (en) 2002-11-25 2004-06-24 Hitachi Ltd Composite solder, method for manufacturing the same and electronic equipment
JP2008004651A (en) 2006-06-21 2008-01-10 Hitachi Ltd Bonding material using anisotropic fine particles
JP2010179336A (en) 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc Joint product, semiconductor module, and method for manufacturing the joint product
JP2014117794A (en) 2012-12-19 2014-06-30 Fujibo Holdings Inc Resin stool for diamond wrapping and wrapping method using the same
JP2014175454A (en) 2013-03-08 2014-09-22 Mitsubishi Electric Corp Power semiconductor device and method of manufacturing power semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153470A (en) 2006-12-18 2008-07-03 Renesas Technology Corp Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP6116857B2 (en) * 2012-10-25 2017-04-19 日産自動車株式会社 Au-based solder die attachment semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002301588A (en) 2000-12-21 2002-10-15 Hitachi Ltd Solder foil, semiconductor device and electronic device
JP2004174522A (en) 2002-11-25 2004-06-24 Hitachi Ltd Composite solder, method for manufacturing the same and electronic equipment
JP2008004651A (en) 2006-06-21 2008-01-10 Hitachi Ltd Bonding material using anisotropic fine particles
JP2010179336A (en) 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc Joint product, semiconductor module, and method for manufacturing the joint product
JP2014117794A (en) 2012-12-19 2014-06-30 Fujibo Holdings Inc Resin stool for diamond wrapping and wrapping method using the same
JP2014175454A (en) 2013-03-08 2014-09-22 Mitsubishi Electric Corp Power semiconductor device and method of manufacturing power semiconductor device

Also Published As

Publication number Publication date
JP7006686B2 (en) 2022-01-24
WO2018193760A1 (en) 2018-10-25
JP2022024016A (en) 2022-02-08
JPWO2018193760A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
JP7509358B2 (en) Solder materials and sintered bodies
JP5719740B2 (en) Wiring material and semiconductor module using the same
JP6429208B2 (en) Semiconductor device and moving body
JP6945418B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
JP6267229B2 (en) Lead-free solder foil and semiconductor device
US9536855B2 (en) Semiconductor device and method of fabricating same
WO2011040313A1 (en) Semiconductor module, process for production thereof
KR102228945B1 (en) Semiconductor package and method of fabricating the same
JP6261642B2 (en) Power semiconductor device
US7605456B2 (en) Inverter unit
JP2013229457A (en) Semiconductor device and manufacturing method of the same
JP6881304B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP6777148B2 (en) Semiconductor device
JP2007059860A (en) Semiconductor package and semiconductor module
JP2006190728A (en) Electric power semiconductor device
JP2017050477A (en) Thermoelectric conversion module and method for manufacturing the same
JP2009147123A (en) Semiconductor device and manufacturing method thereof
JP5473388B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2008294390A (en) Module configuration
WO2016147252A1 (en) Semiconductor apparatus and manufacturing method of same
JP6505004B2 (en) Semiconductor device, method of manufacturing the same, power module and vehicle
JP6011410B2 (en) Semiconductor device assembly, power module substrate and power module
JP5203896B2 (en) Semiconductor device and manufacturing method thereof
KR101454078B1 (en) Power semiconductor device and method of manufacturing the same
JP7553194B2 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20221205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230530

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240611

R150 Certificate of patent or registration of utility model

Ref document number: 7509358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150