JP7489300B2 - 電源ｉｃ、及び、スイッチングレギュレータ - Google Patents

Description

本開示は、電源ＩＣ、及び、スイッチングレギュレータに関する。

電子部品の一種である電源ＩＣは、入力電圧を所定の出力電圧に変換するための電子回路が半導体チップ上に集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として構築され、複数個の端子（ピン又はリード）を有するＩＣパッケージとして市場に流通している。

一般に、電源ＩＣの内部は機能別に複数の内部回路ブロックに分割されて構成されている。例えば、スイッチングレギュレータに利用される電源ＩＣは、これらの内部回路ブロックとして、スイッチング素子を駆動するためのドライバ回路、当該ドライバ回路にスイッチング制御信号を供給するためのロジック回路、当該ロジック回路に周波数信号を供給するための発振回路、各部に基準電圧を供給するための基準電圧回路、各部に基準電流を供給するための基準電流回路、及び、各部に内部電源電圧を供給するための内部電源回路等を含む。

この種の電源ＩＣでは、典型的に、電源供給先である外部回路における負荷が比較的大きい場合に高効率が得られるが、外部回路における負荷が比較的小さい軽負荷状態では、入力電力に対して電源ＩＣ自体による消費電力やスイッチングロスの割合が増加するため、効率が低下してしまう。例えば特許文献１には、昇降圧型ＤＣ／ＤＣコンバータに用いられる電源回路において、昇降圧型ＤＣ／ＤＣコンバータの軽負荷状態における消費電力を低減可能な電源回路について開示がある。

特開２０１７－１８４３０２号公報

スイッチングレギュレータに用いられる電源ＩＣでは、前述のように、軽負荷状態で効率が低下する要因として、入力電力に対するスイッチングロスや電源ＩＣ自体の消費電力の割合の増加がある。このような電源ＩＣにおいて低負荷状態の効率改善のために軽負荷モードによる動作が可能なものがある。軽負荷モードでは、一部の内部回路ブロックを停止させることで消費電力を抑えるとともに、コンパレータ制御に移行することにより必要最低限のスイッチングで出力電圧を維持することでスイッチングロスを低減することができる。

このような軽負荷モードでは、一部の内部回路ブロックが停止されることで内部電源回路に対する負荷が変化し、内部電源電圧にオーバーシュート及びアンダーシュートが生じることがある。このようなオーバーシュート及びアンダーシュートは、一時的な内部電源電圧の変動をもたらし、電源ＩＣに誤作動を発生させる要因となってしまう。

本開示の少なくとも一実施形態は上述の事情に鑑みなされたものであり、軽負荷モード時に、内部電源回路から出力される内部電源電圧に生じるオーバーシュート及びアンダーシュートを低減可能な電源ＩＣ、及び、スイッチングレギュレータを提供することを目的とする。

本開示の少なくとも一実施形態に係る電源ＩＣは、上記課題を解決するために、
入力電圧を所定の出力電圧に変換して外部回路に供給可能な電源ＩＣであって、
各機能に対応する複数の内部回路ブロックと、
前記複数の内部回路ブロックに内部電源電圧を供給するための内部電源回路と、
前記複数の内部回路ブロックにバイアス電流を供給するためのバイアス電流回路と、
バイアス電流制御信号に基づいて、前記バイアス電流を調整するためのバイアス電流調整回路と、
を備え、
前記外部回路の負荷が基準値未満になった場合に、前記バイアス電流制御信号に基づいて前記バイアス電流を減少させた後、前記複数の内部回路ブロックの少なくとも一部を停止する軽負荷モードで動作するように構成される。

本開示の少なくとも一実施形態に係るスイッチングレギュレータは、上記課題を解決するために、
本開示の少なくとも一実施形態に係る電源ＩＣを備える。

本開示の少なくとも一実施形態によれば、軽負荷モード時に、内部電源回路から出力される内部電源電圧に生じるオーバーシュート及びアンダーシュートを低減可能な電源ＩＣ、及び、スイッチングレギュレータを提供できる。

一実施形態に係るスイッチングレギュレータの全体構成図である。 図１の電源ＩＣの回路構成図である。 図２のソフトスタート制御回路の回路図である。 図１のスイッチングレギュレータの動作時における各制御信号の時間経過を示すタイミングチャートである。

以下、添付図面を参照して本開示の幾つかの実施形態について説明する。ただし、実施形態として記載されている又は図面に示されている構成部品の寸法、材質、形状、その相対的配置等は、本開示の範囲をこれに限定する趣旨ではなく、単なる説明例にすぎない。
例えば、「ある方向に」、「ある方向に沿って」、「平行」、「直交」、「中心」、「同心」或いは「同軸」等の相対的或いは絶対的な配置を表す表現は、厳密にそのような配置を表すのみならず、公差、若しくは、同じ機能が得られる程度の角度や距離をもって相対的に変位している状態も表すものとする。
例えば、「同一」、「等しい」及び「均質」等の物事が等しい状態であることを表す表現は、厳密に等しい状態を表すのみならず、公差、若しくは、同じ機能が得られる程度の差が存在している状態も表すものとする。
例えば、四角形状や円筒形状等の形状を表す表現は、幾何学的に厳密な意味での四角形状や円筒形状等の形状を表すのみならず、同じ効果が得られる範囲で、凹凸部や面取り部等を含む形状も表すものとする。
一方、一つの構成要素を「備える」、「具える」、「具備する」、「含む」、又は、「有する」という表現は、他の構成要素の存在を除外する排他的な表現ではない。

まず図１を参照して電源ＩＣ１０を備えるスイッチングレギュレータ１２の全体構成について説明する。図１は一実施形態に係るスイッチングレギュレータ１２の全体構成図である。

スイッチングレギュレータ１２は、非同期整流型（ダイオード整流型）であり、電源ＩＣ１０を備える。電源ＩＣ１０は、直流の入力電圧Ｖ_ＩＮを所定の直流の出力電圧Ｖ_ＯＵＴに変換して、外部回路に電力を供給可能なＤＣ－ＤＣコンバータとして構成されている。本実施形態では、入力電圧ＶＩＮは電源１４から供給され、外部回路として負荷ＩＣ１６が接続されている。

負荷ＩＣ１６は、電源ＩＣ１０の出力電圧Ｖ_ＯＵＴを用いて動作可能な任意のＩＣであり、例えばマイコン、ロジックＩＣ、演算ＩＣ等である。電源ＩＣ１０及び負荷ＩＣ１６は、それぞれ個別のＩＣパッケージとして提供され、当該電子回路システムの回路基板上で組み合わされる。電源１４は、電源ＩＣ１０等と同じ回路基板上に搭載される別のＤＣ－ＤＣコンバータであってもよいし、ＡＣ－ＤＣコンバータ或いはバッテリであってもよい。

電源ＩＣ１０のパッケージには、複数の端子が設けられている。図１では、これらの端子のうち、ＶＤＤ端子（電源入力端子）、ＦＢ端子（フィードバック端子）、ＯＵＴ端子（スイッチング出力端子）及びＧＮＤ端子（制御用グランド端子）が示されている。

ここで、ＯＵＴ端子（スイッチング出力端子）はソースが入力電圧ＶＩＮに接続された出力トランジスタＱ１のゲートに接続されており、出力トランジスタＱ１のドレインはチョークコイルＬ１を介して負荷ＩＣ１６に接続される。チョークコイルＬ１の出力端とグランド電位端子との間には、平滑回路を構成する出力コンデンサＣ_ＯＵＴと、２つの抵抗Ｒ１、Ｒ２からなる電圧検出回路２８とが接続される。スイッチングレギュレータ１２が動作している時は、電圧検出回路２８の抵抗Ｒ１、Ｒ２間のノードＮＭに出力電圧（チョークコイルＬ１の出力端の電圧）Ｖ_ＯＵＴに比例する分圧電圧Ｖ_ＦＢが得られる。分圧電圧Ｖ_ＦＢはフィードバック信号として電源ＩＣ１０のＦＢ端子に入力される。

電源ＩＣ１０には、電源系・制御系・駆動系の内部回路ブロックとして、内部レギュレータ回路３２、ソフトスタート制御回路３３、基準電圧回路３４、基準電流回路３６、誤差増幅器３８、発振回路４０、ＰＷＭコンパレータ４２、ロジック回路４４及びドライバ回路４５が設けられるとともに、監視系の内部回路ブロックとして、軽負荷モード回路４３、ＵＶＬＯ回路４６、過電流保護回路４７及び過熱保護回路４８が設けられている。

内部レギュレータ回路３２は、例えばリニアレギュレータからなり、電源１４からＶＤＤ端子を介して供給される電圧Ｖ_ＩＮが入力されることにより、動作電圧に用いる安定した内部電源電圧Ｖ_ＲＥＧを生成する。内部電源電圧Ｖ_ＲＥＧは、電源ＩＣ１０内の各内部回路ブロックに供給される。

ソフトスタート制御回路３３は、電源ＩＣ１０の起動時にスイッチングレギュレータ１２の出力電圧をソフトスタート制御するための制御信号であるソフトスタート信号（以下、適宜「ＳＳ信号」と称する）を生成する。尚、詳しくは後述するが、本実施形態では、ＳＳ信号は電源ＩＣ１０の起動時におけるソフトスタート制御に用いられることに加えて、電源ＩＣ１０が軽負荷モードにある場合に各内部回路ブロックのバイアス電流を調整するための制御信号としても用いられる。

基準電圧回路３４は、例えばバンドギャップリファレンス回路やバッファー回路等で構成される定電圧源であり、内部レギュレータ回路３２からの内部電源電圧Ｖ_ＲＥＧが入力され、内部電源電圧Ｖ_ＲＥＧが正常範囲内で変動しても一定の基準電圧Ｖ_ＲＥＦを生成する。基準電圧Ｖ_ＲＥＦは、これを用いる内部回路ブロック、例えば、誤差増幅器３８に供給される。

基準電流回路３６は、例えばトランジスタ又は抵抗等で構成される定電流源であり、内部電源電圧Ｖ_ＲＥＧが正常範囲内で変動しても一定の基準電流Ｉ_ＲＥＦを生成する。基準電流Ｉ_ＲＥＦは、これを必要とする各部に供給され、具体的には各内部回路ブロックのバイアス電流Ｉ_Ｂ（図２を参照）として用いられる。

誤差増幅器３８は、演算増幅器からなり、電圧検出回路２８からフィードバック端子ＦＢを介して入力されるフィードバック信号Ｖ_ＦＢを、ソフトスタート制御回路３３からのＳＳ信号、及び、基準電圧回路３４からの基準電圧Ｖ_ＲＥＦと比較して、その比較誤差をアナログ信号で出力する。

発振回路４０は、基準電流Ｉ_ＲＥＦと基準電圧Ｖ_ＲＥＦとキャパシタ等を用いて鋸波又は三角波等のランプ信号Ｖ_ＯＳＣを一定の周波数で発振出力する周波数信号発生回路であり、生成したランプ信号Ｖ_ＯＳＣをＰＷＭコンパレータ４２に供給する。

ＰＷＭコンパレータ４２は、誤差増幅器３８の出力を発振回路４０からのランプ信号Ｖ_ＯＳＣと比較してその比較結果の出力（二値レベルのパルス）をＰＷＭ信号Ｖ_ＰＷＭとする。ＰＷＭコンパレータ４２からのＰＷＭ信号Ｖ_ＰＷＭは、ロジック回路４４を介してドライバ回路４５に供給される。ドライバ回路４５は、ＰＷＭ信号Ｖ_ＰＷＭに従ってトランジスタＱ１を一定の周期で相補的にオン・オフ駆動する。トランジスタＱ１がオンしている半サイクルでは、電源１４からトランジスタＱ１を介してチョークコイルＬ１に電流が流れ、電磁エネルギーが蓄積される（ショットキーダイオードＳＢＤには電流が流れない）。次に、トランジスタＱ１がオフする半サイクルでは、ショットキーダイオードＳＢＤ及びチョークコイルＬ１に電流が流れ、負荷ＩＣ１６に電磁エネルギーが放出される。

軽負荷モード回路４３は、電源ＩＣ１０が軽負荷状態にあるか否かを示す軽負荷モード信号（以下、適宜「ＬＬＭ信号」と称する）を生成する。軽負荷状態であるか否かの判定は、例えば、電源ＩＣ１０の負荷である負荷ＩＣ１６が有する負荷を検出し、その検出値が基準値未満であるか否かにより行われる。軽負荷モード回路４３は、ＬＬＭ信号の初期値をＬｏｗに設定し、電源ＩＣ１０が軽負荷状態になった場合にＨｉｇｈに設定する。

ＵＶＬＯ回路４６は、入力電圧Ｖ_ＩＮや内部電源電圧Ｖ_ＲＥＧの低下による誤動作や異常動作を防止するための保護回路である。また、ＵＶＬＯ回路４６は、起動時に内部電源電圧Ｖ_ＲＥＧが正常範囲に立ち上がるまで電源ＩＣ１０内の各部をディセーブル状態に保つイネーブル回路の役目もする。

過電流保護回路４７は、電源ＩＣ１０の所定の対象箇所における電流値を監視することにより、過電流状態が検出された場合に保護動作を行うための保護回路である。過電流保護回路４７は対象箇所における電流値を検出し、その検出結果が基準値以上である場合に過電流状態にあると判定し、保護動作を実施する。過電流保護回路４７によって実施される保護動作は、過電流状態を解消するために出力トランジスタＱ１をＯＦＦさせる動作や、所定の保護回路を接続する動作であってもよいし、所定の内部回路ブロックを停止する動作であってもよい。

過熱保護回路４８は、電源ＩＣ１０の所定の対象箇所における温度を監視することにより、過熱状態が検出された場合に保護動作を行うための保護回路である。過熱保護回路４８は対象箇所における温度を検出し、その検出結果が基準値以上である場合に過熱状態にあると判定し、保護動作を実施する。過熱保護回路４８によって実施される保護動作は、過熱状態を解消するために出力トランジスタＱ１をＯＦＦさせる動作や、所定の保護回路を接続する動作であってもよいし、所定の内部回路ブロックを停止する動作であってもよい。

続いて図２を参照して、電源ＩＣ１０の具体的な回路構成について説明する。図２は図１の電源ＩＣ１０の中でも本発明に関わる部分の回路構成図である。

内部レギュレータ回路３２は、電源１４からの入力電圧Ｖ_ＩＮに対して所定の出力電圧として、一定の内部電源電圧Ｖ_ＲＥＧを出力するリニアレギュレータとして構成される。内部レギュレータ回路３２は、ＮｃｈＭＯＳＦＥＴである出力トランジスタＱ２を備える。出力トランジスタＱ２の出力電圧は、抵抗Ｒ３、Ｒ４による分圧成分として誤差増幅器５０に入力される。誤差増幅器５０は、基準電圧Ｖ_ＲＥＦ２と比較して、その差分がゼロになるように出力トランジスタＱ２を調整する。これにより入力電圧Ｖ_ＩＮや、出力側に接続される電源ＩＣ１０の各内部回路ブロックの負荷が変動した場合においても、一定の内部電源電圧Ｖ_ＲＥＧが得られる。内部レギュレータ回路３２の出力端は、電源ＩＣ１０の各内部回路ブロックに接続されることにより、各内部回路ブロックに対して内部電源電圧Ｖ_ＲＥＧが供給される。

ソフトスタート制御回路３３は、内部レギュレータ回路３２から内部電源電圧Ｖ_ＲＥＧが供給され、イネーブル信号（以下、適宜「ＥＮ信号」と称する）及びＬＬＭ信号に基づいてＳＳ信号、ＳＳ＿ＥＮＤ１信号及びＳＳ＿ＥＮＤ２信号を生成する。ＥＮ信号は、電源ＩＣ１０の起動状態に応じてＨｉｇｈ／Ｌｏｗが切替可能な制御信号であり、初期状態でＬｏｗに設定されており、電源ＩＣ１０が起動された際にＨｉｇｈに設定される。ＬＬＭ信号は、前述したように軽負荷モード回路４３によって電源ＩＣ１０の動作モードが軽負荷モードにあるか否かに基づいてＨｉｇｈ／Ｌｏｗが切替可能な制御信号であり、動作モードが軽負荷モードにある場合にＨｉｇｈに設定され、動作モードが軽負荷モードでない（通常モードである）場合にＬｏｗに設定される。

ＳＳ＿ＥＮＤ１信号は、内部レギュレータ回路３２の出力端と誤差増幅器５２との間に設けられたスイッチＳＷ１、及び、ソフトスタート制御回路３３からのＳＳ信号の出力先として、誤差増幅器５２又はバイアス電流調整回路５４を選択するためのスイッチＳＷ２を制御するための信号である。ＳＳ＿ＥＮＤ１信号はＬＬＭ信号及びＥＮ信号に基づいてＨｉｇｈ／Ｌｏｗが切替可能である。スイッチＳＷ１は、ＳＳ＿ＥＮＤ１信号がＬｏｗである場合にオープンに制御され、ＳＳ＿ＥＮＤ１信号がＨｉｇｈである場合にクローズに制御される。スイッチＳＷ２は、ＳＳ＿ＥＮＤ１信号がＬｏｗである場合に、ソフトスタート制御回路３３が誤差増幅器５２に接続されるように制御される（以下、ソフトスタート制御回路３３から誤差増幅器５２に供給されるＳＳ信号を、適宜「ＳＳ＿ＥＡ信号」と称する）。一方で、スイッチＳＷ２は、ＳＳ＿ＥＮＤ１信号がＨｉｇｈである場合にソフトスタート制御回路３３がバイアス電流調整回路５４に接続されるように制御される（以下、ソフトスタート制御回路３３からバイアス電流調整回路５４に供給されるＳＳ信号を、適宜「ＳＳ＿ＶＩ信号」と称する）。

またＳＳ＿ＥＮＤ２信号は、電源ＩＣ１０が備える内部回路ブロックのうち、軽負荷モードにおいて停止対象となる内部回路ブロックに対する制御信号である。ＳＳ＿ＥＮＤ２信号がＬｏｗに設定されている場合、これらの内部回路ブロックは動作状態にあり、電源ＩＣ１０は通常モードとして動作する。一方、ＳＳ＿ＥＮＤ２信号がＨｉｇｈに設定されている場合、これらの内部回路ブロックは停止状態に制御され、電源ＩＣ１０の軽負荷モードが実施される。

尚、誤差増幅器５２は、ＳＳ＿ＥＡ信号及び基準電圧Ｖ_ＲＥＦ１と、ＦＢ端子から入力されるフィードバック信号（分圧電圧Ｖ_ＦＢ）との差分に応じてＰＷＭコンパレータ４２への出力信号を生成する。

ここで図３を参照してソフトスタート制御回路３３の具体的な回路構成について説明する。図３は図２のソフトスタート制御回路３３の回路図である。

ソフトスタート制御回路３３では、内部レギュレータ回路３２からの内部電源電圧Ｖ_ＲＥＧが供給される電流源ＩＣＨＧと、電流源ＩＣＨＧに接続されたキャパシタＣＳＳとを有する。電流源ＩＣＨＧとキャパシタＣＳＳとの間に設けられたノードＮＮには、ＳＳ信号を出力するためのＳＳ信号出力端５５が設けられている。ＳＳ信号は、キャパシタＣＳＳの充電量に対応する電圧値を有する制御信号である。ノードＮＮに電流源ＩＤＩＳＣＨＧを介して接続されたスイッチＳＷ３がオープンである場合には、キャパシタＣＳＳは電流源ＩＣＨＧによって充電（チャージ）されることでＳＳ信号の電圧値は次第に増加するように振る舞う。一方、スイッチＳＷ３がクローズである場合には、ノードＮＮとスイッチＳＷ３との間に設けられた電流源ＩＤＩＳＣＨＧによってキャパシタＣＳＳが放電（ディスチャージ）されることでＳＳ信号の電圧値がリセットされるように振る舞う。

尚、スイッチＳＷ３のオープン／クローズは、ＡＮＤ回路５６の出力によって切替可能である。ＡＮＤ回路５６には、ＳＳ＿ＥＮＤ１信号と、ＮＯＴ回路５８を介したＬＬＭ信号とが入力される。

コンパレータ６０は、ＳＳ信号が入力される＋端子と、電圧閾値ＳＳ＿ＶＴＨが入力される－端子とを有しており、両者を比較した結果をＰＬＳ回路６２に入力する。ＰＬＳ回路６２はコンパレータ６０の出力信号の立ち上がりエッジをトリガとして生成される１ショットパルス信号であるＳＳ＿ＰＬＳ信号を出力する。ＳＳ＿ＰＬＳ信号は、２つのフリップフロップ６４Ａ、６４Ｂにそれぞれ入力される。フリップフロップ６４ＡはＳ端子にＳＳ＿ＰＬＳ信号が入力されるとともに、Ｒ端子にＥＮ信号がＮＯＴ回路６６を介して入力されることにより、Ｑ端子からＳＳ＿ＥＮＤ１信号が出力される。またフリップフロップ６４ＢはＳ端子にＳＳ＿ＰＬＳ信号が入力されるとともに、Ｒ端子にＬＬＭ信号がＮＯＴ回路５８を介して入力されることにより、Ｑ端子からＳＳ＿ＥＮＤ２信号が出力される。

図２に戻って、内部レギュレータ回路３２に接続されるバイアス電流回路７０では、カレントミラー回路ＣＭ１によって、基準電流回路３６から供給される基準電流Ｉ_ＲＥＦに対応する各内部回路ブロックのバイアス電流Ｉ_Ｂが生成される。図２では、バイアス電流Ｉ_Ｂの供給対象となる内部回路ブロックのうち、軽負荷モードで停止対象となる発振回路４０、過電流保護回路４７及び過熱保護回路４８が示されている。バイアス電流Ｉ_Ｂは、カレントミラー回路ＣＭ４によって、発振回路４０にはバイアス電流Ｉ_{Ｂ＿ＯＳＣ}が供給され、過電流保護回路４７にはバイアス電流Ｉ_{Ｂ＿ＯＣＰ}が供給され、過熱保護回路４８にはバイアス電流Ｉ_{Ｂ＿ＴＳＤ}が供給される。

バイアス電流調整回路５４は、ＳＳ＿ＶＩ信号（スイッチＳＷ２を介してソフトスタート制御回路３３から入力されるＳＳ信号）に対応するバイアス調整電流Ｉ_ＬＬＭを生成する。バイアス電流調整回路５４は、誤差増幅器７２、抵抗Ｒ５及びカレントミラー回路ＣＭ２、ＣＭ３を備えることによって、ＳＳ＿ＶＩ信号に対応するバイアス調整電流Ｉ_ＬＬＭを出力する。

ここでバイアス調整電流Ｉ_ＬＬＭが流れるバイアス調整電流ライン７４は、バイアス電流回路７０のバイアス電流Ｉ_Ｂが流れるバイアス電流ライン７６に接続されている。そのためバイアス調整電流Ｉ_ＬＬＭが増加すると、各内部回路ブロック（発振回路４０、過電流保護回路４７及び過熱保護回路４８）に対するバイアス電流Ｉ_Ｂの分流成分が減少し、その結果、バイアス電流Ｉ_{Ｂ＿ＯＳＣ}、バイアス電流Ｉ_{Ｂ＿ＯＣＰ}及びバイアス電流Ｉ_{Ｂ＿ＴＳＤ}がそれぞれ減少する。このようにバイアス電流調整回路５４におけるバイアス調整電流Ｉ_ＬＬＭによって、軽負荷モードで停止対象となる内部回路ブロックに対するバイアス電流を調整可能である。

続いて上記構成を有するスイッチングレギュレータ１２の動作について説明する。図４は図１のスイッチングレギュレータ１２の動作時における各制御信号の時間経過を示すタイミングチャートである。

まず時刻ｔ１においてＥＮ信号がＬｏｗからＨｉｇｈに切り替えられると、電源ＩＣ１０が起動する。このときスイッチＳＷ２は、図２に示すように、誤差増幅器５２に接続されており、ソフトスタート制御回路３３からのＳＳ信号は、ＳＳ＿ＥＡとして誤差増幅器５２に入力される。尚、ＳＳ＿ＥＮＤ１信号はＬｏｗに設定されており、スイッチＳＷ１はオープンである。

ソフトスタート制御回路３３は、ＥＮ信号がＬｏｗからＨｉｇｈに切り替えられたことをトリガ―としてソフトスタート制御を実施する。ソフトスタート制御では、図３に示すソフトスタート制御回路３３において、キャパシタＣＳＳが電流源ＩＣＨＧによって充電されることで、ＳＳ＿ＥＡ信号（ＳＳ信号）は時間の経過に従って次第に増加するように変化する。このときスイッチＳＷ３はオープンであり、キャパシタＣＳＳは放電されない。

続いて時刻ｔ２においてＳＳ＿ＥＡ信号（ＳＳ信号）の電圧値が電圧閾値ＳＳ＿ＶＴＨに到達すると、ソフトスタート制御回路３３では、コンパレータ６０からの出力によってＰＬＳ回路６２から１つのパルス波形が出力され、フリップフロップ６４Ａから出力されるＳＳ＿ＥＮＤ１信号がＬｏｗからＨｉｇｈに切り替わる。その結果、スイッチＳＷ１がオープンからクローズに切り替えられ、ＳＳ＿ＥＡ信号は内部電源電圧Ｖ_ＲＥＧに固定される。

また、このようなＳＳ＿ＥＮＤ１信号の切り替わりに伴い、スイッチＳＷ２の接続先が誤差増幅器５２からバイアス電流調整回路５４に切り替えられる。そしてソフトスタート制御回路３３では、スイッチＳＷ３がオープンからクローズに切り替えられ、キャパシタＣＳＳが放電（ディスチャージ）されることによりリセットされる。

このように電源ＩＣがソフトスタート制御を経て通常モードで動作している際に、時刻ｔ３で負荷ＩＣ１６の負荷が低下すると、軽負荷モード回路４３から出力されるＬＬＭ信号がＬｏｗからＨｉｇｈに切り替わる。ＬＬＭ信号がＨｉｇｈになると、ソフトスタート制御回路３３ではスイッチＳＷ３がオープンに切り替えられることでキャパシタＣＳＳの放電が終了されるとともに、電流源ＩＣＨＧによる充電が再開される。これにより、リセット後のＳＳ＿ＶＩ信号（ＳＳ信号）は時刻ｔ３から再び時間の経過に伴って増加する。

ここでバイアス電流調整回路５４では、ＳＳ＿ＶＩ信号の増加に対応するように、バイアス調整電流Ｉ_ＬＬＭもまた増加する。それに伴い、軽負荷モードで停止対象となる発振回路４０のバイアス電流Ｉ_{Ｂ＿ＯＳＣ}、過電流保護回路４７のバイアス電流Ｉ_{Ｂ＿ＯＣＰ}、及び、過熱保護回路４８のバイアス電流Ｉ_{Ｂ＿ＴＳＤ}もまたそれぞれ減少する。

続いて時刻ｔ４においてＳＳ＿ＶＩ信号（ＳＳ信号）の電圧値が電圧閾値ＳＳ＿ＶＴＨに到達すると、ソフトスタート制御回路３３では、コンパレータ６０からの出力によってＰＬＳ回路６２から１つのパルス波形が出力され、フリップフロップ６４Ｂから出力されるＳＳ＿ＥＮＤ２信号がＬｏｗからＨｉｇｈに切り替わる。その結果、発振回路４０、過電流保護回路４７及び過熱保護回路４８が停止され、これらによる消費電力が抑えられた軽負荷モードが実現される。

このようにＳＳ＿ＥＮＤ２信号による発振回路４０、過電流保護回路４７及び過熱保護回路４８の停止制御時には、各々のバイアス電流は前述のように減少させられているため、内部電源電圧Ｖ_ＲＥＧに生じるオーバーシュートを極めて小さく抑えることができる。これにより、オーバーシュートによって電源ＩＣ１０に誤作動が生じることを防止しながら、軽負荷モードを実現して電源ＩＣ１０の消費電流を低減することができる。

尚、時刻ｔ５では、ＳＳ信号はソフトスタート制御回路３３が有するキャパシタＣＳＳの容量に対応する最大電圧値に到達して一定に保持される。これに対応するように、バイアス調整電流Ｉ_ＬＬＭもまた時刻ｔ５において最大値に到達して一定に保持される。

続いて時刻ｔ６において、軽負荷モードで動作する電源ＩＣ１０において、負荷ＩＣ１６の負荷が増加すると、軽負荷モード回路４３から出力されるＬＬＭ信号がＨｉｇｈからＬｏｗに切り替わる。ＬＬＭ信号がＬｏｗになると、ソフトスタート制御回路３３では、フリップフロップ６４Ｂから出力されるＳＳ＿ＥＮＤ２信号がＨｉｇｈからＬｏｗに切り替わる。その結果、軽負荷モードで停止制御されていた発振回路４０、過電流保護回路４７及び過熱保護回路４８が動作を再開する。

このようにＳＳ＿ＥＮＤ２信号による発振回路４０、過電流保護回路４７及び過熱保護回路４８の動作再開時には、各々のバイアス電流は前述のように減少させられているため、内部電源電圧ＶＲＥＧに生じるアンダーシュートを極めて小さく抑えることができる。これにより、軽負荷モードの解除時においても、アンダーシュートによって電源ＩＣ１０に誤作動が生じることを防止することができる。

またソフトスタート制御回路３３ではスイッチＳＷ３がクローズに切り替えられることでキャパシタＣＳＳの放電が開始され、ＳＳ信号（ＳＳ＿ＶＩ信号）がリセットされることにより減少する。ＳＳ＿ＶＩ信号の減少に対応するように、バイアス調整電流Ｉ_ＬＬＭが減少し、発振回路４０のバイアス電流Ｉ_{Ｂ＿ＯＳＣ}、過電流保護回路４７のバイアス電流Ｉ_{Ｂ＿ＯＣＰ}、及び、過熱保護回路４８のバイアス電流Ｉ_{Ｂ＿ＴＳＤ}が増加する。そして時刻ｔ７においてＳＳ＿ＶＩ信号（ＳＳ信号）の電圧値が初期値まで減少すると、軽負荷モードの解除が完了し、電源ＩＣ１０は通常モードでの動作に戻る。

以上説明したように上記実施形態によれば、軽負荷モード時に、内部レギュレータ回路３２から出力される内部電源電圧Ｖ_ＲＥＧに生じるオーバーシュート及びアンダーシュートを低減可能な電源ＩＣ１０、及び、スイッチングレギュレータ１２を提供できる。

上記各実施形態に記載の内容は、例えば以下のように把握される。

（１）一態様に係る電源ＩＣは、
入力電圧（例えば上記実施形態の入力電圧Ｖ_ＩＮ）を所定の出力電圧（例えば上記実施形態の出力電圧Ｖ_ＯＵＴ）に変換して外部回路（例えば上記実施形態の負荷ＩＣ１６）に供給可能な電源ＩＣ（例えば上記実施形態の電源ＩＣ１０）であって、
各機能に対応する複数の内部回路ブロック（例えば上記実施形態の発振回路４０、過電流保護回路４７及び過熱保護回路４８等）と、
前記複数の内部回路ブロックに内部電源電圧（例えば上記実施形態の内部電源電圧Ｖ_ＲＥＧ）を供給するための内部電源回路（例えば上記実施形態の内部レギュレータ回路３２）と、
前記複数の内部回路ブロックにバイアス電流（例えば上記実施形態の）を供給するためのバイアス電流回路（例えば上記実施形態のバイアス電流回路７０）と、
バイアス電流制御信号（例えば上記実施形態のＳＳ信号）に基づいて、前記バイアス電流を調整するためのバイアス電流調整回路（例えば上記実施形態のバイアス電流調整回路５４）と、
を備え、
前記外部回路の負荷が基準値未満になった場合に、前記バイアス電流制御信号に基づいて前記バイアス電流を減少させた後、前記複数の内部回路ブロックの少なくとも一部を停止する軽負荷モードで動作するように構成される。

上記（１）の態様によれば、内部回路ブロックに供給されるバイアス電流は、バイアス電流制御信号に基づいて制御される。電源ＩＣの外部回路に対する負荷が基準値未満になることで電源ＩＣの動作モードを軽負荷モードに移行する際には、内部回路ブロックの少なくとも一部を停止する前に、バイアス電流制御信号に基づいて、停止対象となる内部回路ブロックに供給されるバイアス電流が減少するように制御される。これにより、内部回路ブロックの停止時における負荷変動を減少させ、内部電源電圧に生じるオーバーシュート及びアンダーシュートを効果的に低減できる。

（２）他の態様では、上記（１）の態様において、
前記軽負荷モードで動作している際に、前記負荷が前記基準値以上になった場合、前記複数の内部回路ブロックの少なくとも一部を起動した後、前記バイアス電流制御信号に基づいて前記バイアス電流を増加するように構成される。

上記（２）の態様によれば、電源ＩＣの外部回路に対する負荷が基準値以上になることで軽負荷モードが解除される際には、前述のようにバイアス電流が減少した状態で内部回路ブロックが起動され、その後、バイアス電流が増加するように制御される。これにより、内部回路ブロックの起動時における負荷変動を減少させ、内部電源電圧に生じるオーバーシュート及びアンダーシュートを効果的に低減できる。

（３）他の態様では、上記（１）又は（２）の態様において、
起動時に、ソフトスタート制御信号（例えば上記実施形態のＳＳ信号）に基づいて、レギュレータの出力電圧を次第に増加させるソフトスタート制御を実施するためのソフトスタート制御回路（例えば上記実施形態のソフトスタート制御回路３３）を更に備え、
前記ソフトスタート制御回路は、起動完了後、前記ソフトスタート制御信号を前記バイアス電流制御信号として、前記バイアス電流調整回路に供給するように構成される。

上記（３）の態様によれば、電源ＩＣは、電源ＩＣの起動時にレギュレータの出力電圧を次第に増加するようにソフトスタート制御を実施するためのソフトスタート制御回路を備える。この場合、ソフトスタート制御回路で用いられるソフトスタート信号は、バイアス電流制御信号としてバイアス電流調整回路に供給される。これにより、ソフトスタート信号をバイアス電流制御信号として兼用させることができるため、バイアス電流制御信号を生成するための専用回路を設ける場合に比べて、全体の回路構成を簡略化することができる。

（４）他の態様では、上記（３）の態様において、
前記ソフトスタート制御回路は、前記ソフトスタート制御信号の供給先を前記バイアス電流調整回路に切り替えた際に前記ソフトスタート制御信号を初期値にリセットし、その後、前記負荷が前記基準値未満になった場合に増加させる。

上記（４）の態様によれば、ソフトスタート制御信号がバイアス電流制御信号としてバイアス電流調整回路に供給される際には、一旦、初期値にリセットされることにより、負荷が基準値未満になることで軽負荷モードへの移行が実施される際、バイアス電流制御信号として利用することができる。

（５）他の態様では、上記（４）の態様において、
前記ソフトスタート制御信号は、前記ソフトスタート制御回路が有するキャパシタ（例えば上記実施形態のキャパシタＣＳＳ）の充電量に対応する電圧値を有し、
前記ソフトスタート制御回路は、前記キャパシタを放電することにより前記ソフトスタート制御信号をリセットする。

上記（５）の態様によれば、キャパシタの充放電によってキャパシタに蓄積される静電エネルギー量を可変にすることで、ソフトスタート制御信号及びバイアス電流制御信号の電圧の増減を容易に行うことができる。

（６）他の態様では、上記（１）から（５）のいずれか一態様において、
前記バイアス電流調整回路は、前記バイアス電流制御信号に対応するバイアス調整電流（例えば上記実施形態のバイアス調整電流ＩＬＬＭ）が、前記バイアス電流が流れるバイアス電流ライン（例えば上記実施形態のバイアス電流ライン７６）に接続されたバイアス調整電流ライン（例えば上記実施形態のバイアス調整電流ライン７４）を流れるように構成される。

上記（６）の態様によれば、バイアス電流調整回路によってバイアス調整電流ラインを流れるバイアス調整電流を制御することで、バイアス電流ラインを流れるバイアス電流を制御することができる。これにより、軽負荷モードへの移行時には、停止対象となる内部回路ブロックのバイアス電流をバイアス調整電流によって減少させることで、内部電源電圧に生じるオーバーシュート及びアンダーシュートを効果的に低減できる。

（７）他の態様では、上記（１）から（６）のいずれか一態様において、
前記複数の内部回路ブロックは、発振回路、過電流保護回路、過熱保護回路の少なくとも１つを含む。

上記（７）の態様によれば、軽負荷モードの実施時には、発振回路、過電流保護回路、過熱保護回路の少なくとも１つを停止することで、電源ＩＣにおける消費電力を減少させ、軽負荷状態における効率改善を行うことができる。

（８）一態様に係るスイッチングレギュレータは、
上記（１）から（７）のいずれか一態様の電源ＩＣを備える。

上記（８）の態様によれば、電源ＩＣの外部回路に対する負荷が基準値以下になった場合には軽負荷モードとして動作することにより、電源ＩＣにおける消費電力及びスイッチングロスを低減し、軽負荷状態においても良好な効率を得ることができる。

１０ 電源ＩＣ
１２ スイッチングレギュレータ
１４ 電源
１６ 負荷ＩＣ
２８ 電圧検出回路
３２ 内部レギュレータ回路
３３ ソフトスタート制御回路
３４ 基準電圧回路
３６ 基準電流回路
３８ 誤差増幅器
４０ 発振回路
４２ コンパレータ
４３ 軽負荷モード回路
４４ ロジック回路
４５ ドライバ回路
４６ ＵＶＬＯ回路
４７ 過電流保護回路
４８ 過熱保護回路
５４ バイアス電流調整回路
５５ 信号出力端
６４Ａ、６４Ｂ フリップフロップ
７０ バイアス電流回路
７４ バイアス調整電流ライン
７６ バイアス電流ライン

Claims (8)

1. 入力電圧を所定の出力電圧に変換して外部回路に供給可能な電源ＩＣであって、
   各機能に対応する複数の内部回路ブロックと、
   前記複数の内部回路ブロックに内部電源電圧を供給するための内部電源回路と、
   前記複数の内部回路ブロックにバイアス電流を供給するためのバイアス電流回路と、
   バイアス電流制御信号に基づいて、前記バイアス電流を調整するためのバイアス電流調整回路と、
   を備え、
   前記外部回路の負荷が基準値未満になった場合に、前記バイアス電流制御信号に基づいて前記バイアス電流を減少させた後、前記複数の内部回路ブロックの少なくとも一部を停止する軽負荷モードで動作するように構成された、電源ＩＣ。
2. 前記軽負荷モードで動作している際に、前記負荷が前記基準値以上になった場合、前記複数の内部回路ブロックの少なくとも一部を起動した後、前記バイアス電流制御信号に基づいて前記バイアス電流を増加するように構成された、請求項１に記載の電源ＩＣ。
3. 起動時に、ソフトスタート制御信号に基づいて、レギュレータの出力電圧を次第に増加させるソフトスタート制御を実施するためのソフトスタート制御回路を更に備え、
   前記ソフトスタート制御回路は、起動完了後、前記ソフトスタート制御信号を前記バイアス電流制御信号として、前記バイアス電流調整回路に供給するように構成された、請求項１又は２に記載の電源ＩＣ。
4. 前記ソフトスタート制御回路は、前記ソフトスタート制御信号の供給先を前記バイアス電流調整回路に切り替えた際に前記ソフトスタート制御信号を初期値にリセットし、その後、前記負荷が前記基準値未満になった場合に増加させる、請求項３に記載の電源ＩＣ。
5. 前記ソフトスタート制御信号は、前記ソフトスタート制御回路が有するキャパシタの充電量に対応する電圧値を有し、
   前記ソフトスタート制御回路は、前記キャパシタを放電することにより前記ソフトスタート制御信号をリセットする、請求項４に記載の電源ＩＣ。
6. 前記バイアス電流調整回路は、前記バイアス電流制御信号に対応するバイアス電流調整電流が、前記バイアス電流が流れるバイアス電流ラインに接続されたバイアス調整電流ラインを流れるように構成される、請求項１から５のいずれか一項に記載のされた電源ＩＣ。
7. 前記複数の内部回路ブロックは、発振回路、過電流保護回路、過熱保護回路の少なくとも１つを含む、請求項１から６のいずれか一項に記載の電源ＩＣ。
8. 請求項１から７のいずれか一項に記載の電源ＩＣを備える、スイッチングレギュレータ。

Images