JP7481885B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP7481885B2 JP7481885B2 JP2020066210A JP2020066210A JP7481885B2 JP 7481885 B2 JP7481885 B2 JP 7481885B2 JP 2020066210 A JP2020066210 A JP 2020066210A JP 2020066210 A JP2020066210 A JP 2020066210A JP 7481885 B2 JP7481885 B2 JP 7481885B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- light
- metal layer
- display device
- peripheral region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本開示は、表示装置に関する。 This disclosure relates to a display device.
特許文献１には、第１透光性基板と、第１透光性基板と対向して配置される第２透光性基板と、第１透光性基板と第２透光性基板との間に封入される高分子分散型液晶を有する液晶層と、第１透光性基板及び第２透光性基板の少なくとも１つの側面に対向して配置される少なくとも１つの発光部とを備える表示装置が記載されている。
特許文献１に記載されている表示装置では、表示パネルの一方の面から、反対側の他方の面側の背景を視認可能である。表示領域の外側の周辺領域が光を透過しないと、背景が見えなくなり、違和感を与える可能性があるため、表示領域の外側の周辺領域も表示パネルの一方の面から、反対側の他方の面側の背景を視認できるようにすることが望ましい。
In the display device described in
本発明の目的は、表示領域の外側の周辺領域において、背景を視認したときの違和感を低減する表示装置を提供することにある。 The object of the present invention is to provide a display device that reduces the sense of incongruity felt when viewing the background in the peripheral area outside the display area.
一態様に係る表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板との間の液晶層と、前記アレイ基板の側面又は前記対向基板の側面に光が入るように配置される光源と、を備え、前記アレイ基板は、表示領域において、第１方向に間隔をおいて並ぶ複数の信号線と、第２方向に間隔をおいて並ぶ複数の走査線と、を有し、前記表示領域の外側の第１周辺領域には、一定の電位が供給される複数の第１配線を有し、前記表示領域に対して、前記第１周辺領域とは反対側にある第２周辺領域には、前記走査線と接続される複数の第２配線を有し、前記複数の第１配線が前記第１周辺領域で占める形状は、前記複数の第２配線が前記第２周辺領域で占める形状の鏡像反転された形状であり、前記複数の第１配線は、前記複数の走査線とは接続されていない。 A display device according to one embodiment includes an array substrate, an opposing substrate, a liquid crystal layer between the array substrate and the opposing substrate, and a light source arranged so that light enters a side surface of the array substrate or a side surface of the opposing substrate. The array substrate has a plurality of signal lines spaced apart in a first direction and a plurality of scanning lines spaced apart in a second direction in a display region. A first peripheral region outside the display region has a plurality of first wirings to which a constant potential is supplied, and a second peripheral region on the opposite side of the display region to the first peripheral region has a plurality of second wirings connected to the scanning lines. The shape of the first wirings in the first peripheral region is a mirror image of the shape of the second wirings in the second peripheral region, and the first wirings are not connected to the scanning lines.
他の態様に係る表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板との間の液晶層と、前記アレイ基板の側面又は前記対向基板の側面に光が入るように配置される光源と、を備え、前記アレイ基板は、表示領域において、第１方向に間隔をおいて並ぶ複数の信号線と、第２方向に間隔をおいて並ぶ複数の走査線と、を有し、前記表示領域の外側の周辺領域には、網目状の金属層があり、前記光源に最も近い第１側面から、前記第１側面の対向面へ向かう入射方向と、前記金属層の網目を構成する第１辺とが非直交であり、前記入射方向と、前記網目を構成し、前記第１辺と異なる方向に延びる第２辺とが非直交である。 A display device according to another aspect includes an array substrate, an opposing substrate, a liquid crystal layer between the array substrate and the opposing substrate, and a light source arranged so that light enters a side of the array substrate or a side of the opposing substrate, wherein the array substrate has a plurality of signal lines spaced apart in a first direction and a plurality of scanning lines spaced apart in a second direction in a display region, and a mesh-like metal layer is provided in a peripheral region outside the display region, and an incident direction from a first side closest to the light source to the opposing surface of the first side is non-orthogonal to a first side that constitutes the mesh of the metal layer, and the incident direction is non-orthogonal to a second side that constitutes the mesh and extends in a direction different from the first side.
本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 The form (embodiment) for carrying out the present disclosure will be described in detail with reference to the drawings. The present disclosure is not limited to the contents described in the following embodiment. The components described below include those that a person skilled in the art can easily imagine and those that are substantially the same. Furthermore, the components described below can be appropriately combined. Note that the disclosure is merely an example, and those that a person skilled in the art can easily imagine appropriate modifications while maintaining the gist of the disclosure are naturally included in the scope of the present disclosure. In addition, in order to make the explanation clearer, the drawings may show the width, thickness, shape, etc. of each part in a schematic manner compared to the actual embodiment, but they are merely an example and do not limit the interpretation of the present disclosure. In addition, in this specification and each figure, elements similar to those described above with respect to the previous figures may be given the same reference numerals, and detailed explanations may be omitted as appropriate.
（実施形態１）
図１は、本実施形態に係る表示装置の一例を表す斜視図である。図２は、図１の表示装置を表すブロック図である。図３は、フィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。
(Embodiment 1)
Fig. 1 is a perspective view showing an example of a display device according to the present embodiment. Fig. 2 is a block diagram showing the display device of Fig. 1. Fig. 3 is a timing chart explaining the timing at which a light source emits light in a field sequential method.
図１に示すように、表示装置１は、表示パネル２と、光源３と、駆動回路４とを有する。ここで、表示パネル２の平面の一方向がＰＸ方向とされ、ＰＸ方向と直交する方向が第２方向ＰＹとされ、ＰＸ－ＰＹ平面に直交する方向が第３方向ＰＺとされている。
As shown in FIG. 1, the
表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０（図５参照）とを備えている。対向基板２０は、アレイ基板１０の表面に垂直な方向（図１に示すＰＺ方向）に対向する。液晶層５０（図５参照）は、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型液晶ＬＣが封止されている。
The
図１に示すように、表示パネル２において、画像を表示可能な表示領域ＡＡと、表示領域ＡＡの外側の周辺領域ＦＲと、がある。表示領域ＡＡには、複数の画素Ｐｉｘがマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列されるｍ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線ＧＬが行毎に配線され、複数の信号線ＳＬが列毎に配線されている。
As shown in FIG. 1, the
光源３は、複数の発光部３１を備えている。図２に示すように、光源制御部３２は、駆動回路４に含まれる。なお、光源制御部３２は、駆動回路４の回路とは別の回路にしてもよい。発光部３１と、光源制御部３２とは、アレイ基板１０内の配線で電気的に接続されている。
The
図１に示すように、駆動回路４は、アレイ基板１０の表面に固定されている。図２に示すように、駆動回路４は、信号処理回路４１、画素制御回路４２、ゲート駆動回路４３、ソース駆動回路４４及び共通電位駆動回路４５を備えている。アレイ基板１０は、対向基板２０よりもＰＸ－ＰＹ平面の面積が大きく、対向基板２０から露出したアレイ基板１０の張り出し部分に、駆動回路４が設けられる。
As shown in FIG. 1, the
信号処理回路４１には、外部の上位制御部９の画像出力部９１から、フレキシブル基板９２を介して、入力信号（ＲＧＢ信号など）ＶＳが入力される。
The
信号処理回路４１は、入力信号解析部４１１と、記憶部４１２と、信号調整部４１３とを備える。入力信号解析部４１１は、外部から入力された第１入力信号ＶＳに基づいて第２入力信号ＶＣＳを生成する。
The
第２入力信号ＶＣＳは、第１入力信号ＶＳに基づいて、表示パネル２の各画素Ｐｉｘにどのような階調値を与えるかを定める信号である。言い換えると、第２入力信号ＶＣＳは、各画素Ｐｉｘの階調値に関する階調情報を含む信号である。
The second input signal VCS is a signal that determines what gradation value is to be given to each pixel Pix of the
信号調整部４１３は、第２入力信号ＶＣＳから第３入力信号ＶＣＳＡを生成する。信号調整部４１３は、第３入力信号ＶＣＳＡを画素制御回路４２へ送出し、光源制御信号ＬＣＳＡを光源制御部３２へ送出する。光源制御信号ＬＣＳＡは、例えば、画素Ｐｉｘへの入力階調値に応じて設定される発光部３１の光量の情報を含む信号である。例えば、暗い画像が表示される場合、発光部３１の光量は小さく設定される。明るい画像が表示される場合、発光部３１の光量は大きく設定される。
The signal adjustment unit 413 generates a third input signal VCSA from the second input signal VCS. The signal adjustment unit 413 sends the third input signal VCSA to the pixel control circuit 42, and sends a light source control signal LCSA to the light
そして、画素制御回路４２は、第３入力信号ＶＣＳＡに基づいて水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとを生成する。本実施形態では、フィールドシーケンシャル方式で駆動されるので、水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとが発光部３１が発光可能な色毎に生成される。
Then, the pixel control circuit 42 generates a horizontal drive signal HDS and a vertical drive signal VDS based on the third input signal VCSA. In this embodiment, since the field sequential method is used, the horizontal drive signal HDS and the vertical drive signal VDS are generated for each color that the
ゲート駆動回路４３は水平駆動信号ＨＤＳに基づいて１垂直走査期間内に表示パネル２の走査線ＧＬを順次選択する。走査線ＧＬの選択の順番は任意である。ゲート駆動回路４３と、走査線ＧＬとは、表示領域ＡＡの外側の周辺領域ＦＲ（図１参照）に配置された第２配線ＧＰＬで電気的に接続されている。
The
ソース駆動回路４４は垂直駆動信号ＶＤＳに基づいて１水平走査期間内に表示パネル２の各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号を供給する。
The source drive circuit 44 supplies a grayscale signal corresponding to the output grayscale value of each pixel Pix to each signal line SL of the
本実施形態において、表示パネル２はアクティブマトリクス型パネルである。このため、平面視で第２方向ＰＹに延在する信号（ソース）線ＳＬ及び第１方向ＰＸに延在する走査（ゲート）線ＧＬがあり、信号線ＳＬと走査線ＧＬとの交差部には、スイッチング素子Ｔｒがある。
In this embodiment, the
スイッチング素子Ｔｒとして薄膜トランジスタが用いられる。薄膜トランジスタの例としては、ボトムゲート型トランジスタ又はトップゲート型トランジスタを用いてもよい。スイッチング素子Ｔｒとして、シングルゲート薄膜トランジスタを例示するが、ダブルゲートトランジスタでもよい。スイッチング素子Ｔｒのソース電極及びドレイン電極のうち一方は信号線ＳＬに接続され、ゲート電極は走査線ＧＬに接続され、ソース電極及びドレイン電極のうち他方は、後述する高分子分散型液晶ＬＣの容量の一端に接続されている。高分子分散型液晶ＬＣの容量は、一端がスイッチング素子Ｔｒに画素電極ＰＥを介して接続され、他端が共通電極ＣＥを介してコモン電位配線ＣＯＭＬに接続されている。また、画素電極ＰＥと、コモン電位配線ＣＯＭＬに電気的に接続されている保持容量電極ＩＯとの間には、保持容量ＨＣが生じる。なお、コモン電位配線ＣＯＭＬは、共通電位駆動回路４５より供給される。
A thin film transistor is used as the switching element Tr. Examples of the thin film transistor include bottom gate transistors and top gate transistors. A single gate thin film transistor is exemplified as the switching element Tr, but a double gate transistor may also be used. One of the source electrode and drain electrode of the switching element Tr is connected to the signal line SL, the gate electrode is connected to the scanning line GL, and the other of the source electrode and drain electrode is connected to one end of the capacitance of the polymer dispersed liquid crystal LC described later. One end of the capacitance of the polymer dispersed liquid crystal LC is connected to the switching element Tr via the pixel electrode PE, and the other end is connected to the common potential wiring COML via the common electrode CE. In addition, a retention capacitance HC is generated between the pixel electrode PE and the retention capacitance electrode IO electrically connected to the common potential wiring COML. The common potential wiring COML is supplied from the common
発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂを備えている。光源制御部３２は、光源制御信号ＬＣＳＡに基づいて、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂのそれぞれを時分割で発光するように制御する。このように、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂは、フィールドシーケンシャル方式で駆動される。
The light-emitting
図３に示すように、第１サブフレーム（第１所定時間）ＲＦにおいて、第１色の発光期間ＲＯＮで第１色の発光体３３Ｒが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第１色の発光期間ＲＯＮにおいて第１色のみ点灯している。
As shown in FIG. 3, in the first subframe (first predetermined time) RF, the first
次に、第２サブフレーム（第２所定時間）ＧＦにおいて、第２色の発光期間ＧＯＮで第２色の発光体３３Ｇが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第２色の発光期間ＧＯＮにおいて第２色のみ点灯している。
Next, in the second subframe (second predetermined time) GF, the second
さらに、第３サブフレーム（第３所定時間）ＢＦにおいて、第３色の発光期間ＢＯＮで第３色の発光体３３Ｂが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第３色の発光期間ＢＯＮにおいて第３色のみ点灯している。
Furthermore, in the third subframe (third predetermined time) BF, the third
人間の眼には、時間的な分解能の制限があり、残像が発生するので、１フレーム（１Ｆ）の期間に３色の合成された画像が認識される。フィールドシーケンシャル方式では、カラーフィルタを不要とすることができ、カラーフィルタでの吸収ロスが低減するので、高い透過率が実現できる。カラーフィルタ方式では、第１色、第２色、第３色毎に画素Ｐｉｘを分割したサブピクセルで一画素を作るのに対し、フィールドシーケンシャル方式では、このようなサブピクセル分割をしなくてもよい。なお、第４サブフレームをさらに有し、第１色、第２色及び第３色とは異なる第４色を発光するようにしてもよい。 The human eye has a limited temporal resolution and an afterimage occurs, so a composite image of three colors is recognized during one frame (1F). The field sequential method does not require a color filter and reduces absorption loss in the color filter, achieving high transmittance. In the color filter method, one pixel is created by dividing the pixel Pix into sub-pixels for the first, second, and third colors, whereas the field sequential method does not require such sub-pixel division. It is also possible to further include a fourth sub-frame and emit a fourth color different from the first, second, and third colors.
図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。図５は、図１の表示装置の断面の一例を示す断面図である。図６は、図１の表示装置の平面を示す平面図である。図５は、図６のＶ－Ｖ’断面である。図７は、図５の液晶層部分を拡大した拡大断面図である。図８は、液晶層において非散乱状態を説明するための断面図である。図９は、液晶層において散乱状態を説明するための断面図である。 Figure 4 is an explanatory diagram showing the relationship between the voltage applied to a pixel electrode and the scattering state of a pixel. Figure 5 is a cross-sectional view showing an example of a cross section of the display device of Figure 1. Figure 6 is a plan view showing the plane of the display device of Figure 1. Figure 5 is a V-V' cross section of Figure 6. Figure 7 is an enlarged cross-sectional view of the liquid crystal layer portion of Figure 5. Figure 8 is a cross-sectional view for explaining the non-scattering state in the liquid crystal layer. Figure 9 is a cross-sectional view for explaining the scattering state in the liquid crystal layer.
１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、階調信号に応じて画素電極ＰＥへの印加電圧が変わる。画素電極ＰＥへの印加電圧が変わると、画素電極ＰＥと、共通電極ＣＥとの間の電圧が変化する。そして、図４に示すように、画素電極ＰＥへの印加電圧に応じて、画素Ｐｉｘ毎の液晶層５０の散乱状態が制御され、画素Ｐｉｘ内の散乱割合が変化する。
If a gradation signal corresponding to the output gradation value of each pixel Pix selected within one vertical scanning period GateScan is supplied to each of the signal lines SL described above, the voltage applied to the pixel electrode PE changes according to the gradation signal. When the voltage applied to the pixel electrode PE changes, the voltage between the pixel electrode PE and the common electrode CE changes. Then, as shown in FIG. 4, the scattering state of the
図４に示すように、画素電極ＰＥへの印加電圧が飽和電圧Ｖｓａｔ以上となると、画素Ｐｉｘ内の散乱割合の変化が小さくなる。そこで、駆動回路４は、飽和電圧Ｖｓａｔよりも低い電圧範囲Ｖｄｒにおいて、垂直駆動信号ＶＤＳに応じた画素電極ＰＥへの印加電圧を変化させる。
As shown in FIG. 4, when the voltage applied to the pixel electrode PE becomes equal to or higher than the saturation voltage Vsat, the change in the scattering ratio in the pixel Pix becomes smaller. Therefore, the
図５及び図６に示すように、アレイ基板１０は、第１主面１０Ａ、第２主面１０Ｂ、第１側面１０Ｃ、第２側面１０Ｄ、第３側面１０Ｅ及び第４側面１０Ｆを備える。第１主面１０Ａと第２主面１０Ｂとは、平行な平面である。また、第１側面１０Ｃと第２側面１０Ｄとは、平行な平面である。第３側面１０Ｅと第４側面１０Ｆとは、平行な平面である。
As shown in Figures 5 and 6, the
図５及び図６に示すように、対向基板２０は、第１主面２０Ａ、第２主面２０Ｂ、第１側面２０Ｃ、第２側面２０Ｄ、第３側面２０Ｅ及び第４側面２０Ｆを備える。第１主面２０Ａと第２主面２０Ｂとは、平行な平面である。第１側面２０Ｃと第２側面２０Ｄとは、平行な平面である。第３側面２０Ｅと第４側面２０Ｆとは、平行な平面である。
As shown in Figures 5 and 6, the opposing
図５及び図６に示すように、光源３は、対向基板２０の第２側面２０Ｄに対向する。光源３は、サイド光源と呼ばれることもある。図５に示すように、光源３は、対向基板２０の第２側面２０Ｄへ光源光Ｌを照射する。光源３と対向する対向基板２０の第２側面２０Ｄは、光入射面となる。
As shown in Figures 5 and 6, the
図５に示すように、光源３から照射された光源光Ｌは、アレイ基板１０の第１主面１０Ａ及び対向基板２０の第１主面２０Ａで反射しながら、第２側面２０Ｄから遠ざかる方向（第２方向ＰＹ）に伝播する。アレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部へ光源光Ｌが向かうと、屈折率の大きな媒質から屈折率の小さな媒質へ進むことになるので、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａへ入射する入射角が臨界角よりも大きければ、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａで全反射する。
As shown in FIG. 5, the light source light L emitted from the
図５に示すように、アレイ基板１０及び対向基板２０の内部を伝播した光源光Ｌは、散乱状態となっている液晶がある画素Ｐｉｘで散乱され、散乱光の入射角が臨界角よりも小さな角度となって、放射光６８、６８Ａがそれぞれ対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａから外部に放射される。対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａからそれぞれ外部に放射された放射光６８、６８Ａは、観察者に観察される。以下、図７から図９を用いて、散乱状態となっている高分子分散型液晶と、非散乱状態の高分子分散型液晶とについて説明する。
As shown in FIG. 5, the light source light L propagating through the inside of the
図７に示すように、アレイ基板１０には、第１配向膜ＡＬ１が設けられている。対向基板２０には、第２配向膜ＡＬ２が設けられている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、垂直配向膜である。
As shown in FIG. 7, the
液晶とモノマーを含む溶液がアレイ基板１０と対向基板２０との間に封入されている。次に、モノマー及び液晶を第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク５１を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたリバースモードの高分子分散型液晶ＬＣを有する液晶層５０が形成される。
A solution containing liquid crystal and monomer is sealed between the
このように、高分子分散型液晶ＬＣは、高分子によって形成されたバルク５１と、バルク５１内に分散された複数の微粒子５２と、を有する。微粒子５２は、液晶によって形成されている。バルク５１及び微粒子５２は、それぞれ光学異方性を有している。
Thus, the polymer-dispersed liquid crystal LC has a
微粒子５２に含まれる液晶の配向は、画素電極ＰＥと共通電極ＣＥとの間の電圧差によって制御される。画素電極ＰＥへの印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、画素Ｐｉｘを通過する光の散乱の度合いが変化する。
The orientation of the liquid crystal contained in the
例えば、図８に示すように、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに等しい。微粒子５２の光軸Ａｘ２は、液晶層５０のＰＺ方向と平行である。バルク５１の光軸Ａｘ１は、電圧の有無に関わらず、液晶層５０のＰＺ方向と平行である。
For example, as shown in FIG. 8, when no voltage is applied between the pixel electrode PE and the common electrode CE, the optical axis Ax1 of the
バルク５１と微粒子５２の常光屈折率は互いに等しい。画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、あらゆる方向においてバルク５１と微粒子５２との間の屈折率差がゼロになる。液晶層５０は、光源光Ｌを散乱しない非散乱状態となる。光源光Ｌは、アレイ基板１０の第１主面１０Ａ及び対向基板２０の第１主面２０Ａで反射しながら、光源３（発光部３１）から遠ざかる方向に伝播する。液晶層５０が光源光Ｌを散乱しない非散乱状態であると、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。
The ordinary light refractive index of the
図９に示すように、電圧が印加された画素電極ＰＥと共通電極ＣＥとの間では、微粒子５２の光軸Ａｘ２は、画素電極ＰＥと共通電極ＣＥとの間に発生する電界によって傾くことになる。バルク５１の光軸Ａｘ１は、電界によって変化しないため、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに異なる。電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて、光源光Ｌが散乱される。上述したように散乱された光源光Ｌの一部がアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部に放射された光は、観察者に観察される。
As shown in FIG. 9, between the pixel electrode PE and the common electrode CE to which a voltage is applied, the optical axis Ax2 of the
電圧が印加されていない画素電極ＰＥがある画素Ｐｉｘでは、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。そして、本実施形態の表示装置１は、画像出力部９１から第１入力信号ＶＳが入力されると、画像が表示される画素Ｐｉｘの画素電極ＰＥに電圧が印加され、第３入力信号ＶＣＳＡに基づく画像が背景とともに視認される。このように、高分子分散型液晶が散乱状態にあるとき、表示領域において画像が表示される。
In a pixel Pix having a pixel electrode PE to which no voltage is applied, the background on the first
電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて光源光Ｌが散乱されて外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置１は、放射光６８又は放射光６８Ａと、背景との組み合わせにより、画像を背景に重ね合わせて表示する。
The image displayed by the light emitted to the outside after scattering the light source light L in the pixel Pix having the pixel electrode PE to which a voltage is applied is superimposed on the background and displayed. In other words, the
図３に示す１垂直走査期間ＧａｔｅＳｃａｎにおいて、書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つに保持されている必要がある。書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つで保持できないと、いわゆるフリッカーなどが生じやすい。言い換えると、走査線の選択時間である１垂直走査期間ＧａｔｅＳｃａｎを短くし、いわゆるフィールドシーケンシャル方式で駆動における視認性を高めるためには、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮのそれぞれで、書き込まれた各画素電極ＰＥ（図７参照）の電位を保持しやすくする要望がある。 In one vertical scanning period GateScan shown in FIG. 3, the potential of each pixel electrode PE (see FIG. 7) written must be held in at least one of the first color light emission period RON, the second color light emission period GON, and the third color light emission period BON after each vertical scanning period GateScan. If the potential of each pixel electrode PE (see FIG. 7) written cannot be held in at least one of the first color light emission period RON, the second color light emission period GON, and the third color light emission period BON after each vertical scanning period GateScan, so-called flicker is likely to occur. In other words, in order to shorten one vertical scanning period GateScan, which is the selection time of the scanning line, and to improve visibility in driving by the so-called field sequential method, there is a demand for making it easier to hold the potential of each pixel electrode PE (see FIG. 7) written in each of the first color light emission period RON, the second color light emission period GON, and the third color light emission period BON.
図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。図１１は、画素において、保持容量層を示す平面図である。図１２は、画素において、補助金属層及び開口領域を示す平面図である。図１３は、画素において、画素電極を示す平面図である。図１４は、画素において、遮光層を示す平面図である。図１５は、図１４のＸＶ－ＸＶ’の断面図である。図１６は、図１４のＸＶI－ＸＶI’の断面図である。図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。図１、図２及び図１０に示すように、アレイ基板１０には、複数の信号線ＳＬと複数の走査線ＧＬとが平面視において格子状に設けられている。言い換えると、アレイ基板１０の一方の面には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線と、第２方向ＰＹに間隔をおいて並ぶ複数の走査線と、を備える。
FIG. 10 is a plan view showing a scanning line, a signal line, and a switching element in a pixel. FIG. 11 is a plan view showing a storage capacitance layer in a pixel. FIG. 12 is a plan view showing an auxiliary metal layer and an opening region in a pixel. FIG. 13 is a plan view showing a pixel electrode in a pixel. FIG. 14 is a plan view showing a light-shielding layer in a pixel. FIG. 15 is a cross-sectional view taken along line XV-XV' in FIG. 14. FIG. 16 is a cross-sectional view taken along line XVI-XVI' in FIG. 14. FIG. 17 is a cross-sectional view taken along line XVII-XVII' in FIG. 14. As shown in FIGS. 1, 2, and 10, the
図１０に示すように、隣り合う走査線ＧＬと隣り合う信号線ＳＬとで囲まれる領域が、画素Ｐｉｘである。画素Ｐｉｘには、画素電極ＰＥとスイッチング素子Ｔｒとが設けられている。本実施形態において、スイッチング素子Ｔｒは、ボトムゲート型の薄膜トランジスタである。スイッチング素子Ｔｒは、走査線ＧＬと電気的に接続されているゲート電極ＧＥと平面視において重畳する半導体層ＳＣを有する。 As shown in FIG. 10, the region surrounded by adjacent scanning lines GL and adjacent signal lines SL is a pixel Pix. The pixel Pix is provided with a pixel electrode PE and a switching element Tr. In this embodiment, the switching element Tr is a bottom-gate type thin film transistor. The switching element Tr has a semiconductor layer SC that overlaps, in a planar view, with a gate electrode GE that is electrically connected to the scanning line GL.
図１０に示すように、走査線ＧＬは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。信号線ＳＬは、アルミニウム等の金属又は合金の配線である。 As shown in FIG. 10, the scanning line GL is wiring made of a metal such as molybdenum (Mo) or aluminum (Al), a laminate of these, or an alloy of these. The signal line SL is wiring made of a metal such as aluminum or an alloy.
図１０に示すように、半導体層ＳＣは、平面視において、ゲート電極ＧＥからはみ出さないように設けられている。これにより、ゲート電極ＧＥ側から半導体層ＳＣに向かう光源光Ｌが反射され、半導体層ＳＣに光リークが生じにくくなる。 As shown in FIG. 10, the semiconductor layer SC is arranged so as not to protrude from the gate electrode GE in a plan view. This allows the light source light L directed from the gate electrode GE side toward the semiconductor layer SC to be reflected, making it difficult for light leakage to occur in the semiconductor layer SC.
図５及び図２０に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。入射方向とは、光源３に最も近い第２側面２０Ｄから、第２側面２０Ｄの対向面である第１側面２０Ｃへ向かう方向である。光源光Ｌの入射方向が第２方向ＰＹである場合、半導体層ＳＣの第１方向の長さが、半導体層ＳＣの第１方向ＰＸの長さよりも小さい。これにより、光源光Ｌの入射方向に交差する方向の長さが小さくなり、光リークの影響が低減する。
As shown in Figures 5 and 20, the light source light L emitted from the
図１０に示すように、ソース電極ＳＥは、信号線ＳＬと同じ２つの導電体が、信号線ＳＬと同層でかつ信号線と交差する方向に信号線ＳＬから延びている。これにより、信号線ＳＬと電気的に接続するソース電極ＳＥは、平面視において、半導体層ＳＣの一端部と重畳している。 As shown in FIG. 10, the source electrode SE is made of the same two conductors as the signal line SL, and extends from the signal line SL in the same layer as the signal line SL and in a direction intersecting the signal line. As a result, the source electrode SE electrically connected to the signal line SL overlaps one end of the semiconductor layer SC in a planar view.
図１０に示すように、平面視において、隣り合うソース電極ＳＥの導電体の間の位置には、ドレイン電極ＤＥが設けられている。ドレイン電極ＤＥは、平面視において、半導体層ＳＣと重畳している。ソース電極ＳＥ及びドレイン電極ＤＥと重畳しない部分は、スイッチング素子Ｔｒのチャネルとして機能する。図１３に示すように、ドレイン電極ＤＥと電気的に接続されるコンタクト電極ＤＥＡは、コンタクトホールＣＨで画素電極ＰＥと電気的に接続されている。 As shown in FIG. 10, in a plan view, a drain electrode DE is provided between the conductors of adjacent source electrodes SE. In a plan view, the drain electrode DE overlaps with the semiconductor layer SC. The portion that does not overlap with the source electrode SE and the drain electrode DE functions as a channel of the switching element Tr. As shown in FIG. 13, the contact electrode DEA electrically connected to the drain electrode DE is electrically connected to the pixel electrode PE through a contact hole CH.
図１５に示すように、アレイ基板１０は、例えばガラスで形成された第１透光性基材１９を有している。第１透光性基材１９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。
As shown in FIG. 15, the
図１５に示すように、第１透光性基材１９上には、走査線ＧＬ（図１０参照）及びゲート電極ＧＥが設けられる。
As shown in FIG. 15, a scanning line GL (see FIG. 10) and a gate electrode GE are provided on the first light-
図１５に示すように、また、走査線ＧＬ及びゲート電極ＧＥを覆って第１絶縁層１１が設けられている。第１絶縁層１１は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている。
As shown in FIG. 15, a first insulating
第１絶縁層１１上には、半導体層ＳＣが積層されている。半導体層ＳＣは、例えば、アモルファスシリコンによって形成されているが、ポリシリコン又は酸化物半導体によって形成されていてもよい。同じ断面でみたときに、半導体層ＳＣの長さＬｓｃは、半導体層ＳＣに重畳するゲート電極ＧＥの長さＬｇｅよりも小さい。これにより、ゲート電極ＧＥが第１透光性基材１９の中を伝搬してくる光Ｌｄ１を遮光できる。その結果、実施形態１のスイッチング素子Ｔｒは、光リークが低減する。
A semiconductor layer SC is laminated on the first insulating
第１絶縁層１１上には、半導体層ＳＣの一部を覆うソース電極ＳＥ及び信号線ＳＬと、半導体層ＳＣの一部を覆うドレイン電極ＤＥとが設けられている。ドレイン電極ＤＥは、信号線ＳＬと同じ材料で形成されている。半導体層ＳＣ、信号線ＳＬ及びドレイン電極ＤＥ上には、第２絶縁層１２が設けられている。第２絶縁層１２は、例えば、第１絶縁層と同様に、窒化シリコンなどの透明な無機絶縁材料によって形成される。
On the first insulating
第２絶縁層１２上には、第２絶縁層１２の一部を覆う第３絶縁層が形成されている。第３絶縁層１３は、例えばアクリル樹脂などの透光性を有する有機絶縁材料により形成されている。第３絶縁層１３は、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。
A third insulating layer is formed on the second insulating
図１５、図１６及び図１７に示すように、第３絶縁層１３がある領域と、第３絶縁層１３がない領域とがある。図１６及び図１７に示すように、第３絶縁層１３がある領域は、走査線ＧＬの上方及び信号線ＳＬの上方である。第３絶縁層１３は、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状になる。また、図１５に示すように、第３絶縁層１３がある領域は、半導体層ＳＣの上方、つまりスイッチング素子Ｔｒの上方である。このため、スイッチング素子Ｔｒ、走査線ＧＬ、信号線ＳＬは保持容量電極ＩＴＯから比較的距離をおいて離れることで、保持容量電極ＩＴＯからのコモン電位の影響を受けにくくなる。さらに、アレイ基板１０において、走査線ＧＬと信号線ＳＬとに囲まれた領域には第３絶縁層１３がない領域ができるので、平面視で信号線ＳＬ及び走査線ＧＬに重なる絶縁層の厚さよりも絶縁層の厚さが小さい領域ができる。走査線ＧＬと信号線ＳＬとに囲まれた領域では、走査線ＧＬの上方及び信号線ＳＬの上方よりも相対的に、光の透過率が向上し、透光性が向上する。
15, 16, and 17, there are regions where the third insulating
図１５に示すように、第３絶縁層１３上には、金属層ＴＭが設けられている。導電性の金属層ＴＭは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。図１２に示すように、金属層ＴＭは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。これにより、金属層ＴＭは、格子状となり、金属層ＴＭで囲まれた開口部ＡＰができる。
As shown in FIG. 15, a metal layer TM is provided on the third insulating
図１５に示すように、第３絶縁層１３上及び金属層ＴＭ上には、保持容量電極ＩＯが設けられている。保持容量電極ＩＯは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透光性導電材料によって形成されている。保持容量電極ＩＯは、第３透光性電極ともいう。図１１に示すように、保持容量電極ＩＯは、走査線ＧＬと信号線ＳＬとに囲まれた領域に透光性導電材料がない領域ＩＯＸを有する。保持容量電極ＩＯは、隣り合う画素Ｐｉｘに跨がって、複数の画素Ｐｉｘに渡って設けられている。保持容量電極ＩＯは、透光性導電材料がある領域が走査線ＧＬ又は信号線ＳＬに重なり、隣の画素Ｐｉｘに延びている。
As shown in FIG. 15, a storage capacitance electrode IO is provided on the third insulating
保持容量電極ＩＯは、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状である。これにより、透光性導電材料がない領域ＩＯＸと、画素電極ＰＥとの間の保持容量ＨＣが減少するので、透光性導電材料がない領域ＩＯＸの大きさにより保持容量ＨＣが調整される。 The storage capacitance electrode IO is in a lattice shape that covers the scanning line GL and the signal line SL along the scanning line GL and the signal line SL. This reduces the storage capacitance HC between the region IOX without the translucent conductive material and the pixel electrode PE, so the storage capacitance HC is adjusted according to the size of the region IOX without the translucent conductive material.
図１２に示すように、走査線ＧＬと信号線ＳＬとに接続されたスイッチング素子Ｔｒが設けられ、少なくともスイッチング素子Ｔｒは、有機絶縁層である第３絶縁層１３で覆われており、第３絶縁層１３の上方にはスイッチング素子Ｔｒよりも大きな面積の金属層ＴＭがある。これにより、スイッチング素子Ｔｒの光リークを抑制することができる。
As shown in FIG. 12, a switching element Tr is provided that is connected to a scanning line GL and a signal line SL. At least the switching element Tr is covered with a third insulating
より具体的には、アレイ基板１０には、少なくともスイッチング素子Ｔｒを覆う有機絶縁層である第３絶縁層１３と、第３絶縁層１３の上方に重畳して設けられ、スイッチング素子Ｔｒよりも大きな面積の金属層ＴＭとがある。走査線ＧＬと信号線ＳＬとに囲まれた領域には、平面視で走査線ＧＬ及び信号線ＳＬに重なる第３絶縁層１３の厚さよりも厚さが小さい領域がある。このため、平面視でスイッチング素子Ｔｒよりも光源３に近い側にある第３絶縁層１３の厚みが変化する斜面ができる。図５に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。上述した斜面は、図１５に示すように、光源光Ｌのうち光Ｌｕが入射する側の第３絶縁層１３の第１斜面１３Ｆと、光Ｌｕが入射する側とは反対側の第３絶縁層１３の第２斜面１３Ｒとを含む。図１５に示すように、光Ｌｕが入射する側の第３絶縁層１３の第１斜面１３Ｆは、金属層ＴＭｔで覆われている。ここで、金属層ＴＭｔは、金属層ＴＭと同じ材料で形成され、金属層ＴＭが延在して形成されたテーパー状の部分である。
More specifically, the
図１５に示すように、入射方向には、光Ｌｕが到達する。光Ｌｕは、スイッチング素子Ｔｒよりも光源３に近い側から到達する光源光Ｌの一部の光である。ここで、金属層ＴＭｔは、光Ｌｕを遮光するので、光リークが低減される。
As shown in FIG. 15, light Lu arrives in the incident direction. Light Lu is a portion of the light source light L that arrives from the side closer to the
第２斜面１３Ｒが金属層ＴＭに覆われ、アレイ基板１０から対向基板２０の背景が視認される場合、観察者が見る光Ｌｄ２が第２斜面１３Ｒを覆う金属層ＴＭに反射し、反射光が観察者に視認されてしまう可能性がある。実施形態１において、第２斜面１３Ｒを覆う金属層ＴＭがない。このため、実施形態１の表示装置では、観察者の視認を妨げる反射光が低減される。
When the
金属層ＴＭは、保持容量電極ＩＯの上にあってもよく、保持容量電極ＩＯと積層されていればよい。金属層ＴＭは、保持容量電極ＩＯよりも電気抵抗が小さい。このため、表示領域ＡＡのうち画素Ｐｉｘがある位置による保持容量電極ＩＯの電位のばらつきが抑制される。 The metal layer TM may be on the storage capacitance electrode IO, and may be laminated with the storage capacitance electrode IO. The metal layer TM has a smaller electrical resistance than the storage capacitance electrode IO. This reduces the variation in the potential of the storage capacitance electrode IO depending on the position of the pixel Pix in the display area AA.
図１２に示すように、平面視で、信号線ＳＬに重なる金属層ＴＭの幅は、信号線ＳＬの幅よりも大きい。これにより、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。ここで、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。また、走査線ＧＬに重なる金属層ＴＭの幅は、走査線ＧＬの幅よりも大きい。ここで、金属層ＴＭの幅及び走査線ＧＬの幅は、走査線ＧＬの延在する方向に交差する方向の長さである。
As shown in FIG. 12, in a plan view, the width of the metal layer TM overlapping the signal line SL is greater than the width of the signal line SL. This prevents light reflected at the edge of the signal line SL from being emitted from the
図１５に示すように、保持容量電極ＩＯ及び金属層ＴＭの上には、第４絶縁層１４が設けられている。第４絶縁層１４は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている無機絶縁層である。
As shown in FIG. 15, a fourth insulating
図１５に示すように、第４絶縁層１４上には、画素電極ＰＥが設けられている。画素電極ＰＥは、ＩＴＯなどの透光性導電材料によって形成されている。画素電極ＰＥは、第４絶縁層１４及び第３絶縁層１３及び第２絶縁層１２に設けられたコンタクトホールＣＨを介してコンタクト電極ＤＥＡと電気的に接続されている。図１３に示すように、画素電極ＰＥは、画素Ｐｉｘ毎に区画されている。画素電極ＰＥの上には、第１配向膜ＡＬ１が設けられている。
As shown in FIG. 15, a pixel electrode PE is provided on the fourth insulating
図１５に示すように、対向基板２０は、例えばガラスで形成された第２透光性基材２９を有している。第２透光性基材２９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第２透光性基材２９には、共通電極ＣＥが設けられている。共通電極ＣＥは、ＩＴＯなどの透光性導電材料によって形成されている。共通電極ＣＥの表面には、第２配向膜ＡＬ２が設けられている。また、対向基板２０は、第２透光性基材２９と共通電極ＣＥとの間に遮光層ＬＳを有する。遮光層ＬＳは黒色の樹脂又は金属材料で形成されている。また、アレイ基板１０と対向基板２０との間にスペーサＰＳが形成され、スペーサＰＳは共通電極ＣＥと第２配向膜ＡＬ２との間にある。
As shown in FIG. 15, the
図１２及び図１６に示すように、実施形態１の表示装置では、走査線ＧＬと同層の遮光層ＧＳが、信号線ＳＬに沿って延在し、かつ信号線ＳＬの一部と重なる位置に設けられている。遮光層ＧＳは、走査線ＧＬと同じ材料で形成されている。遮光層ＧＳは、走査線ＧＬと信号線ＳＬとが平面視において交差する部分には設けられていない。
As shown in Figures 12 and 16, in the display device of
図１２に示すように、遮光層ＧＳと、信号線ＳＬとは、コンタクトホールＣＨＧで電気的に接続されている。これにより、信号線ＳＬのみの配線抵抗に比べて、遮光層ＧＳ及び信号線ＳＬで構成する配線抵抗が下がる。その結果、信号線ＳＬに供給された階調信号の遅延が抑制される。なお、コンタクトホールＣＨＧがなく、遮光層ＧＳと、信号線ＳＬとが接続されていなくてもよい。 As shown in FIG. 12, the light-shielding layer GS and the signal line SL are electrically connected by a contact hole CHG. This reduces the wiring resistance of the light-shielding layer GS and the signal line SL compared to the wiring resistance of the signal line SL alone. As a result, delay of the grayscale signal supplied to the signal line SL is suppressed. Note that the light-shielding layer GS and the signal line SL do not necessarily have to be connected without the contact hole CHG.
図１６に示すように、遮光層ＧＳは、信号線ＳＬに対して金属層ＴＭとは反対側に設けられている。遮光層ＧＳの幅は、信号線ＳＬの幅よりも大きく、金属層ＴＭの幅より小さい。遮光層ＧＳの幅、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。このように、遮光層ＧＳは、信号線ＳＬよりも幅が広くなっているので、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。
As shown in FIG. 16, the light-shielding layer GS is provided on the opposite side of the signal line SL to the metal layer TM. The width of the light-shielding layer GS is greater than the width of the signal line SL and less than the width of the metal layer TM. The width of the light-shielding layer GS, the width of the metal layer TM, and the width of the signal line SL are lengths in a direction intersecting the direction in which the signal line SL extends. In this way, the light-shielding layer GS is wider than the signal line SL, and therefore prevents reflected light reflected at the edge of the signal line SL from being emitted from the
図１４及び図１５に示すように、対向基板２０には、遮光層ＬＳが設けられている。遮光層ＬＳは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。
As shown in Figures 14 and 15, the opposing
図１４、図１５、図１６及び図１７に示すように、遮光層ＬＳは、金属層ＴＭよりも大きい幅を有している。これにより、信号線ＳＬ、走査線ＧＬ及び金属層ＴＭのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。
As shown in Figures 14, 15, 16, and 17, the light-shielding layer LS has a width greater than that of the metal layer TM. This prevents light reflected at the edges of the signal lines SL, scanning lines GL, and metal layer TM from being emitted from the
コンタクトホールＣＨ及びコンタクトホールＣＨＧは、光源光Ｌが当たると乱反射しやすい。このため、遮光層ＬＳは、平面視において、コンタクトホールＣＨ及びコンタクトホールＣＨＧに重なる領域に設けられている。 Contact holes CH and CHG are prone to diffuse reflection when light source light L strikes them. For this reason, the light-shielding layer LS is provided in an area that overlaps contact holes CH and CHG in a plan view.
図１５に示すように、アレイ基板１０と対向基板２０との間には、スペーサＳＰが配置され、アレイ基板１０と対向基板２０との間の距離の均一性を向上する。
As shown in FIG. 15, spacers SP are disposed between the
図１８は、一方の面から、反対側の他方の面側の背景を視認する視認者と、背景の関係を説明する説明図である。図１９は、背景に周辺領域を重ね合わせた一例を説明する説明図である。図１８に示すように、観察者ＩＢが、表示装置１の一方から他方をみる場合、
背景ＢＳ１が表示装置１を透過して視認される。図１９に示すように、表示領域ＡＡの外側の第１周辺領域ＦＲ１が光を透過しないと、背景ＢＳ１が見えなくなり、違和感を与える可能性があるので、第１周辺領域ＦＲ１及び第２周辺領域ＦＲ２も表示装置１の一方の面から、反対側の他方の面側の背景ＢＳ１を視認できる。
Fig. 18 is an explanatory diagram for explaining the relationship between a viewer viewing the background on the other side of the
The background BS1 is visible through the
図２０は、実施形態１の周辺領域を説明するための平面図である。図２１は、図２０のＸＸＩ－ＸＸＩ’の断面を模式的に示す平面図である。図１に示す周辺領域ＦＲは、図２０に示す第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とを有する。第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とは、第１方向ＰＸに、表示領域ＡＡを挟む。第２周辺領域ＦＲ２の第２部分Ｑ２には、第２配線ＧＰＬが配置されている。図２に示すように、第２配線ＧＰＬは、駆動回路４のゲート駆動回路４３と、走査線ＧＬとを電気的に接続する。第２配線ＧＰＬは、走査線ＧＬと同層に形成され、かつ同じ材料で形成されている。
Figure 20 is a plan view for explaining the peripheral region of the first embodiment. Figure 21 is a plan view showing a schematic cross section of XXI-XXI' in Figure 20. The peripheral region FR shown in Figure 1 has a first peripheral region FR1 and a second peripheral region FR2 shown in Figure 20. The first peripheral region FR1 and the second peripheral region FR2 sandwich the display region AA in the first direction PX. The second wiring GPL is arranged in the second portion Q2 of the second peripheral region FR2. As shown in Figure 2, the second wiring GPL electrically connects the
実施形態１において、第１周辺領域ＦＲ１には、ゲート駆動回路４３と、走査線ＧＬとを電気的に接続する配線はない。第２配線ＧＰＬは、第２周辺領域ＦＲ２の透過率を下げる。ここで、第１周辺領域ＦＲ１の透過率と、第２周辺領域ＦＲ２の透過率とが大きく異なると、視認者に違和感を与える可能性がある。そこで、図２０に示すように、実施形態１の表示装置１では、第１周辺領域ＦＲ１の第１部分Ｑ１には、第１配線ＤＰＬが配置されている。図２１に示すように、第１配線ＤＰＬは、走査線ＧＬと同層に形成され、かつ同じ材料で形成されている。このため、第１周辺領域ＦＲ１の透過率と、第２周辺領域ＦＲ２の透過率とが同程度となっている。
In the first embodiment, the first peripheral region FR1 does not have wiring that electrically connects the
第１配線ＤＰＬは、図２に示す共通電位駆動回路４５に接続され、上述したコモン電位配線ＣＯＭＬとほぼ同じ電位になる。これにより、表示領域ＡＡに生じるノイズが低減される。第１配線ＤＰＬは、コモン電位に限られず、一定の電位であればよい。
The first wiring DPL is connected to the common
図２１に示すように、対向基板２０には、信号線ＳＬ及び走査線ＧＬの少なくとも一部を覆う遮光層ＬＳを備える。これに対して、遮光層ＬＳは、第１配線ＤＰＬ及び第２配線ＧＰＬを覆わない。これにより、第１周辺領域ＦＲ１では、遮光層ＬＳが配置されていないので、光を透過しやすい。しかし、視認者は、第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とのコントラストの差にも気づきやすくなる。そこで、図２０に示すように、実施形態１において、第１配線ＤＰＬが第１周辺領域ＦＲ１で占める形状は、第２配線ＧＰＬが第２周辺領域ＦＲ２で占める形状の鏡像反転された形状である。これにより、視認者は、第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とのコントラストの差に気づきにくくなる。このように、第１配線ＤＰＬは、走査線ＧＬとは接続されていないので、第２配線ＧＰＬのダミー配線と言える。
21, the
以上説明したように、表示装置１は、アレイ基板１０と、対向基板２０と、液晶層５０と、光源３を備える。アレイ基板１０は、画素Ｐｉｘ毎に配置された第１透光性電極である複数の画素電極ＰＥを有する。アレイ基板１０には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線ＳＬと、第２方向ＰＹに間隔をおいて並ぶ複数の走査線ＧＬと、が設けられている。対向基板２０は、平面視で、画素電極ＰＥと重畳する位置に第２透光性電極である共通電極ＣＥを有する。液晶層５０は、アレイ基板１０と対向基板２０との間に封入される高分子分散型液晶ＬＣを有する。光源３の発光部３１は、対向基板２０の側面に対し、第２方向ＰＹに光を発光する。アレイ基板１０及び対向基板２０を伝播する光の入射方向は、第２方向である。なお、発光部３１は、アレイ基板１０の側面に向かって、アレイ基板１０及び対向基板２０を伝播する光を発光するようにしてもよい。
As described above, the
アレイ基板１０は、表示領域ＡＡにおいて、第１方向ＰＸに間隔をおいて並ぶ複数の信号線ＳＬと、第２方向ＰＹに間隔をおいて並ぶ複数の走査線ＧＬと、を有する。表示領域ＡＡの外側の第１周辺領域ＦＲ１には、一定の電位が供給される複数の第１配線ＤＰＬを有している。表示領域ＡＡに対して第１周辺領域ＦＲ１とは反対側にある第２周辺領域ＦＲ２には、走査線ＧＬと接続される複数の第２配線ＧＰＬが配置される。これにより、表示領域ＡＡの外側の第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とを比較しても、違和感なく、第１周辺領域ＦＲ１又は第２周辺領域ＦＲ２において背景ＢＳ１が視認される。
In the display area AA, the
（実施形態２）
図２２は、実施形態２の周辺領域を説明するための平面図である。図２３は、実施形態２の周辺領域の第１部分を拡大して説明する平面図である。図２４は、実施形態２の周辺領域の第２部分を拡大して説明する平面図である。図２５は、図２３のＸＸＶ－ＸＸＶ’の断面を模式的に示す平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
(Embodiment 2)
Fig. 22 is a plan view for explaining the peripheral region of the second embodiment. Fig. 23 is a plan view for explaining an enlarged first portion of the peripheral region of the second embodiment. Fig. 24 is a plan view for explaining an enlarged second portion of the peripheral region of the second embodiment. Fig. 25 is a plan view showing a schematic cross section of XXV-XXV' in Fig. 23. The same components as those explained in the above-mentioned present embodiment are given the same reference numerals, and duplicate explanations will be omitted.
図２２に示すように、第１周辺領域ＦＲ１の第１部分Ｑ１１には、第１配線ＤＰＬが配置されている。第２周辺領域ＦＲ２の第２部分Ｑ２１には、走査線ＧＬと接続される複数の第２配線ＧＰＬが配置されている。 As shown in FIG. 22, a first wiring DPL is arranged in a first portion Q11 of the first peripheral region FR1. A plurality of second wirings GPL connected to the scanning lines GL are arranged in a second portion Q21 of the second peripheral region FR2.
図２３に示すように、実施形態２において、第１配線ＤＰＬは、第２方向ＰＹとなす第１角度αを有するように延びている。第１配線ＤＰＬの延びる方向と、第２方向ＰＹとは非直交である。実施形態２において、実施形態１と同様に、光源光Ｌが入射する入射方向が第２方向ＰＹであるので、第１配線ＤＰＬの延びる方向と、光源光Ｌの入射方向とは非直交である。第１配線ＤＰＬが、第２方向ＰＹに対して斜めに延びていると、第１配線ＤＰＬのエッジで光源光Ｌが第２方向ＰＹとは異なる方向に反射され目立ちにくい。 As shown in FIG. 23, in the second embodiment, the first wiring DPL extends to have a first angle α with the second direction PY. The extension direction of the first wiring DPL is non-orthogonal to the second direction PY. In the second embodiment, as in the first embodiment, the incident direction of the light source light L is the second direction PY, so the extension direction of the first wiring DPL is non-orthogonal to the incident direction of the light source light L. If the first wiring DPL extends obliquely with respect to the second direction PY, the light source light L is reflected at the edge of the first wiring DPL in a direction different from the second direction PY, making it less noticeable.
第１周辺領域ＦＲ１には、第１配線ＤＰＬが占める領域よりも外側に、網目状の金属層ＦＣＭ１がある。金属層ＦＣＭ１は、図２に示す共通電位駆動回路４５に接続され、上述したコモン電位配線ＣＯＭＬ一部になる。これにより、表示領域ＡＡに生じるノイズが低減される。第１配線ＤＰＬは、金属層ＦＣＭ１と、第３配線ＣＰＬを介して電気的に接続されている。第３配線ＣＰＬは、第２方向ＰＹに間隔をおいて並ぶ。隣り合う第３配線ＣＰＬは、隣り合う走査線ＧＬの間隔よりも大きな間隔があるとよい。これにより、第３配線ＣＰＬが目立ちにくくなり、不可視化される。
In the first peripheral region FR1, outside the region occupied by the first wiring DPL, there is a mesh-like metal layer FCM1. The metal layer FCM1 is connected to the common
図２４に示すように、実施形態２において、第２配線ＧＰＬは、第２方向ＰＹとなす第２角度βを有するように延びている。第２配線ＧＰＬの延びる方向と、第２方向ＰＹとは非直交である。実施形態２において、実施形態１と同様に、光源光Ｌが入射する入射方向が第２方向ＰＹであるので、第２配線ＧＰＬの延びる方向と、光源光Ｌの入射方向とは非直交である。第２配線ＧＰＬが、第２方向ＰＹに対して斜めに延びていると、第２配線ＧＰＬのエッジで光源光Ｌが第２方向ＰＹとは異なる方向に反射され目立ちにくい。実施形態２では、第１角度αと、第２角度βとが同じである。これにより、視認者は、第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とのコントラストの差に気づきにくくなる。 24, in the second embodiment, the second wiring GPL extends to have a second angle β with the second direction PY. The extension direction of the second wiring GPL is non-orthogonal to the second direction PY. In the second embodiment, as in the first embodiment, the incident direction of the light source light L is the second direction PY, so the extension direction of the second wiring GPL is non-orthogonal to the incident direction of the light source light L. If the second wiring GPL extends obliquely with respect to the second direction PY, the light source light L is reflected at the edge of the second wiring GPL in a direction different from the second direction PY and is less noticeable. In the second embodiment, the first angle α and the second angle β are the same. This makes it difficult for the viewer to notice the difference in contrast between the first peripheral region FR1 and the second peripheral region FR2.
第２周辺領域ＦＲ２には、第２配線ＧＰＬが占める領域よりも外側に、網目状の金属層ＦＣＭ２がある。金属層ＦＣＭ２は、図２に示す共通電位駆動回路４５に接続され、上述したコモン電位配線ＣＯＭＬ一部になる。これにより、表示領域ＡＡに生じるノイズが低減される。金属層ＦＣＭ１及び金属層ＦＣＭ２の少なくとも１つは、導電性の導電柱を介して、対向基板２０の共通電極ＣＥに電気的に接続している。導電注（ピラー）は、またＡｕ粒子などの導電粒子が含有されたシール材であってもよい。
In the second peripheral region FR2, outside the region occupied by the second wiring GPL, there is a mesh-like metal layer FCM2. The metal layer FCM2 is connected to the common
図２５に示すように、金属層ＦＣＭ１は、第１配線ＤＰＬと同層に形成され、第１配線ＤＰＬと同じ材料で形成される。遮光層ＬＳは、金属層ＦＣＭ１を覆わない。これにより、第１周辺領域ＦＲ１では、遮光層ＬＳが配置されていないので、光を透過しやすい。金属層ＦＣＭ１は、網目状であるので、金属のない開口部分に光が透過する。同様に、金属層ＦＣＭ２は、第２配線ＧＰＬと同層に形成され、第２配線ＧＰＬと同じ材料で形成される。遮光層ＬＳは、金属層ＦＣＭ２を覆わない。これにより、第２周辺領域ＦＲ２では、遮光層ＬＳが配置されていないので、光を透過しやすい。 As shown in FIG. 25, the metal layer FCM1 is formed in the same layer as the first wiring DPL and is made of the same material as the first wiring DPL. The light-shielding layer LS does not cover the metal layer FCM1. As a result, the light-shielding layer LS is not arranged in the first peripheral region FR1, so light is easily transmitted through it. Since the metal layer FCM1 is mesh-shaped, light is transmitted through the openings where there is no metal. Similarly, the metal layer FCM2 is formed in the same layer as the second wiring GPL and is made of the same material as the second wiring GPL. The light-shielding layer LS does not cover the metal layer FCM2. As a result, the light-shielding layer LS is not arranged in the second peripheral region FR2, so light is easily transmitted through it.
図２２に示すように、実施形態２において、金属層ＦＣＭ１が第１周辺領域ＦＲ１で占める形状は、金属層ＦＣＭ２が第２周辺領域ＦＲ２で占める形状の鏡像反転された形状である。これにより、視認者は、第１周辺領域ＦＲ１と、第２周辺領域ＦＲ２とのコントラストの差に気づきにくくなる。 As shown in FIG. 22, in the second embodiment, the shape that the metal layer FCM1 occupies in the first peripheral region FR1 is a mirror image of the shape that the metal layer FCM2 occupies in the second peripheral region FR2. This makes it difficult for a viewer to notice the difference in contrast between the first peripheral region FR1 and the second peripheral region FR2.
（実施形態２の変形例１）
図２６は、実施形態２の変形例１の周辺領域の第１部分を拡大して説明する平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
(
26 is an enlarged plan view illustrating a first portion of the peripheral region of
実施形態２の変形例１において、図２３に示すように、網目状の金属層ＦＣＭ１の第１辺が第１方向ＰＸに延びていると、光源光Ｌの入射方向と直交する。そうすると、図２５に示すように、光源光Ｌが網目状の金属層ＦＣＭ１の第１辺にあたり、反射光が生じやすい。反射光は、視認者に回折光として届き、部分的な色づきを認識させる可能性がある。そこで、実施形態２の変形例１では、網目状の金属層ＦＣＭ１を菱形にする。そして、入射方向と、網目を構成する第１辺の金属層ＦＣＭ１とが非直交である。また、入射方向と、網目を構成し、かつ第１辺と異なる方向に延びる第２辺の金属層ＦＣＭ１とが非直交である。その結果、反射光が散乱して、視認者が認識し難くなる。その結果、第１周辺領域ＦＲ１の部分的な色づきが抑制される。 In the first modification of the second embodiment, as shown in FIG. 23, when the first side of the mesh-like metal layer FCM1 extends in the first direction PX, it is perpendicular to the incident direction of the light source light L. Then, as shown in FIG. 25, the light source light L hits the first side of the mesh-like metal layer FCM1, and reflected light is likely to occur. The reflected light reaches the viewer as diffracted light, and there is a possibility that the viewer will recognize partial coloring. Therefore, in the first modification of the second embodiment, the mesh-like metal layer FCM1 is made rhombic. The incident direction is non-orthogonal to the metal layer FCM1 of the first side that constitutes the mesh. In addition, the incident direction is non-orthogonal to the metal layer FCM1 of the second side that constitutes the mesh and extends in a direction different from the first side. As a result, the reflected light is scattered, making it difficult for the viewer to recognize it. As a result, partial coloring of the first peripheral region FR1 is suppressed.
実施形態２の変形例１において、網目状の金属層ＦＣＭ１は、第２方向ＰＹとなす第３角度γを有するように延びている。第３角度γは、第１角度αよりも大きい。これにより、第１配線ＤＰＬと、網目状の金属層ＦＣＭ１との相互作用による回折が生じにくくなる。 In the first modification of the second embodiment, the mesh-like metal layer FCM1 extends to have a third angle γ with the second direction PY. The third angle γ is greater than the first angle α. This makes it less likely that diffraction will occur due to the interaction between the first wiring DPL and the mesh-like metal layer FCM1.
実施形態２の変形例１において、網目状の金属層ＦＣＭ１を例にして説明したが、図２４に示す金属層ＦＣＭ２についても菱形にすると同じ作用効果を得られる。図２４において、入射方向と、網目を構成する第１辺の金属層ＦＣＭ２とが非直交とする。また、入射方向と、網目を構成し、かつ第１辺と異なる方向に延びる第２辺の金属層ＦＣＭ２とが非直交とする。その結果、反射光が散乱して、視認者が認識し難くなる。その結果、第２周辺領域ＦＲ２の部分的な色づきが抑制される。 In the first modification of the second embodiment, the mesh-shaped metal layer FCM1 has been described as an example, but the same effect can be obtained by forming the metal layer FCM2 shown in FIG. 24 in a diamond shape. In FIG. 24, the incident direction is non-orthogonal to the metal layer FCM2 of the first side that constitutes the mesh. Also, the incident direction is non-orthogonal to the metal layer FCM2 of the second side that constitutes the mesh and extends in a different direction from the first side. As a result, the reflected light is scattered, making it difficult for the viewer to recognize it. As a result, partial coloring of the second peripheral region FR2 is suppressed.
（実施形態２の変形例２）
図２７は、実施形態２の変形例２の周辺領域の第１部分を拡大して説明する平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
(
27 is an enlarged plan view illustrating a first portion of the peripheral region of
実施形態２の変形例２において、第３配線ＣＰＬは、第２方向ＰＹとなす第５角度εを有するように延びている。第３配線ＣＰＬの延びる方向と、入射方向とが非直交である。第３配線ＣＰＬが、第２方向ＰＹに対して斜めに延びていると、第３配線ＣＰＬのエッジで光源光Ｌが第２方向ＰＹとは異なる方向に反射され目立ちにくい。 In the second modification of the second embodiment, the third wiring CPL extends to have a fifth angle ε with the second direction PY. The extension direction of the third wiring CPL is non-orthogonal to the incident direction. If the third wiring CPL extends obliquely with respect to the second direction PY, the light source light L is reflected at the edge of the third wiring CPL in a direction different from the second direction PY, making it less noticeable.
第３配線ＣＰＬの延びる方向は、金属層ＦＣＭ１の第１辺又は第２辺と同じ方向に延びていることが望ましい。これにより、第３角度γと第５角度εを一致させ、第３配線ＣＰＬが不可視化されやすくなる。 It is desirable that the extension direction of the third wiring CPL is the same as the first or second side of the metal layer FCM1. This makes it easier to make the third angle γ and the fifth angle ε consistent and make the third wiring CPL invisible.
（実施形態２の変形例３）
図２８は、実施形態２の変形例３の周辺領域の第１部分を拡大して説明する平面図である。図２９は、実施形態２の変形例３の周辺領域の第２部分を拡大して説明する平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
(
Fig. 28 is an enlarged plan view illustrating a first portion of the peripheral region of
実施形態２の変形例３において、網目状の金属層ＦＣＭ１は、第２方向ＰＹとなす第３角度δを有するように延びている。第３角度δは、第１角度αとほぼ同じ角度である。このように、網目状の金属層ＦＣＭ１の第１辺と光源光Ｌの入射方向とがなす角度（第１角度α）と、第１配線ＤＰＬの延びる方向と入射方向とがなす角度（第３角度δ）とが同じである。これにより、第１配線ＤＰＬと、網目状の金属層ＦＣＭ１との境界が目立ちにくくなる。 In the third modification of the second embodiment, the mesh-like metal layer FCM1 extends to have a third angle δ with the second direction PY. The third angle δ is approximately the same as the first angle α. In this way, the angle (first angle α) between the first side of the mesh-like metal layer FCM1 and the incident direction of the light source light L is the same as the angle (third angle δ) between the extension direction of the first wiring DPL and the incident direction. This makes the boundary between the first wiring DPL and the mesh-like metal layer FCM1 less noticeable.
隣接する第１配線ＤＰＬ間の第１方向ＰＸの距離Ｐ１は、金属層ＦＣＭ１と第１配線ＤＰＬとの間の第１方向ＰＸの距離Ｐ２とほぼ同じである。ここで、ほぼ同じ距離とは、例えば、２つの距離の差が、第１配線ＤＰＬの第１方向ＰＸの幅以下の差までの範囲をいう（以下、本開示において同様である）。これにより、第１配線ＤＰＬと、網目状の金属層ＦＣＭ１との境界が目立ちにくくなる。 The distance P1 in the first direction PX between adjacent first wirings DPL is approximately the same as the distance P2 in the first direction PX between the metal layer FCM1 and the first wiring DPL. Here, approximately the same distance means, for example, that the difference between the two distances is within a range of less than or equal to the width of the first wiring DPL in the first direction PX (the same applies hereinafter in this disclosure). This makes the boundary between the first wiring DPL and the mesh-like metal layer FCM1 less noticeable.
なお、網目状の金属層ＦＣＭ１において、２つの屈曲間で第１方向ＰＸの最大の距離Ｐ４を有している。第１配線ＤＰＬに隣接する金属層ＦＣＭ１では、第１方向ＰＸの２つの金属層ＦＣＭ１間の距離Ｐ３が、距離Ｐ４よりも小さい。 In addition, in the mesh-like metal layer FCM1, there is a maximum distance P4 in the first direction PX between two bends. In the metal layer FCM1 adjacent to the first wiring DPL, the distance P3 between the two metal layers FCM1 in the first direction PX is smaller than the distance P4.
図２９において、入射方向（第２方向ＰＹ）と、網目を構成する第１辺の金属層ＦＣＭ２とが非直交とする。また、入射方向と、網目を構成し、かつ第１辺と異なる方向に延びる第２辺の金属層ＦＣＭ２とが非直交とする。その結果、反射光が散乱して、視認者が認識し難くなる。その結果、第２周辺領域ＦＲ２の部分的な色づきが抑制される。網目状の金属層ＦＣＭ２は、第２方向ＰＹとなす第４角度θを有するように延びている。第４角度θは、第２角度βとほぼ同じ角度である。これにより、第２配線ＧＰＬと、網目状の金属層ＦＣＭ２との境界が目立ちにくくなる。 29, the incident direction (second direction PY) is non-orthogonal to the metal layer FCM2 of the first side that constitutes the mesh. Also, the incident direction is non-orthogonal to the metal layer FCM2 of the second side that constitutes the mesh and extends in a direction different from the first side. As a result, the reflected light is scattered and becomes difficult for the viewer to recognize. As a result, partial coloring of the second peripheral region FR2 is suppressed. The mesh-like metal layer FCM2 extends to have a fourth angle θ with the second direction PY. The fourth angle θ is approximately the same angle as the second angle β. This makes the boundary between the second wiring GPL and the mesh-like metal layer FCM2 less noticeable.
第２周辺領域ＦＲ２には、第２配線ＧＰＬが占める領域よりも外側に、網目状の金属層ＦＣＭ２がある。金属層ＦＣＭ２と第２配線ＧＰＬとの間の第１方向ＰＸの距離は、隣接する第２配線ＧＰＬ間の第１方向ＰＸの距離Ｐ１１よりも大きいと、金属層ＦＣＭ２と第２配線ＧＰＬとの間のスペースが目立ち視認されてしまう可能性がある。そこで、図２９に示すように、金属層ＦＣＭ２と第２配線ＧＰＬとの間の領域に、第４配線ＤＧＰＬを配置する。 In the second peripheral region FR2, there is a mesh-like metal layer FCM2 outside the region occupied by the second wiring GPL. If the distance in the first direction PX between the metal layer FCM2 and the second wiring GPL is greater than the distance P11 in the first direction PX between adjacent second wiring GPL, the space between the metal layer FCM2 and the second wiring GPL may be noticeable and visually recognized. Therefore, as shown in FIG. 29, a fourth wiring DGPL is placed in the region between the metal layer FCM2 and the second wiring GPL.
第４配線ＤＧＰＬは、走査線ＧＬと同層に形成され、かつ同じ材料で形成されている。第４配線ＤＧＰＬは、第２配線ＧＰＬのダミー配線であり、ゲート駆動回路４３及び走査線ＧＬには電気的に接続されていない。第４配線ＤＧＰＬは、図２に示す共通電位駆動回路４５に接続され、上述したコモン電位配線ＣＯＭＬとほぼ同じ電位になる。第４配線ＤＧＰＬは、コモン電位に限られず、一定の電位であればよい。第２配線ＧＰＬと金属層ＦＣＭ２との間には、第２配線ＧＰＬの延びる方向と同じ方向に延びるダミー配線が配置されることになるので、金属層ＦＣＭ２と第２配線ＧＰＬとの間のスペースが不可視化される。
The fourth wiring DGPL is formed in the same layer as the scanning line GL and is made of the same material. The fourth wiring DGPL is a dummy wiring of the second wiring GPL and is not electrically connected to the
隣接する第４配線ＤＧＰＬ間の第１方向ＰＸの距離Ｐ１２は、上述した距離Ｐ１１とほぼ同じである。また、第４配線ＤＧＰＬと、第２配線ＧＰＬとの間の第１方向ＰＸの距離も上述した距離Ｐ１１とほぼ同じである。金属層ＦＣＭ２と第２配線ＧＰＬとの間の第１方向ＰＸの距離Ｐ１３は、距離Ｐ１２とほぼ同じである。これにより、第４配線ＤＧＰＬと、網目状の金属層ＦＣＭ２との境界が目立ちにくくなる。 The distance P12 in the first direction PX between adjacent fourth wirings DGPL is approximately the same as the distance P11 described above. In addition, the distance in the first direction PX between the fourth wiring DGPL and the second wiring GPL is also approximately the same as the distance P11 described above. The distance P13 in the first direction PX between the metal layer FCM2 and the second wiring GPL is approximately the same as the distance P12. This makes the boundary between the fourth wiring DGPL and the mesh-like metal layer FCM2 less noticeable.
なお、網目状の金属層ＦＣＭ２において、２つの屈曲間で第１方向ＰＸの最大の距離Ｐ１５を有している。第４配線ＤＧＰＬに隣接する金属層ＦＣＭ２では、第１方向ＰＸの２つの金属層ＦＣＭ１間の距離Ｐ１４が、距離Ｐ１５よりも小さい。 In addition, in the mesh-like metal layer FCM2, there is a maximum distance P15 in the first direction PX between two bends. In the metal layer FCM2 adjacent to the fourth wiring DGPL, the distance P14 between the two metal layers FCM1 in the first direction PX is smaller than the distance P15.
（実施形態２の変形例４）
図３０は、実施形態２の変形例４の周辺領域の第１部分を拡大して説明する平面図である。図３１は、実施形態２の変形例４の周辺領域の第２部分を拡大して説明する平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
(
Fig. 30 is an enlarged plan view illustrating a first portion of the peripheral region of
図３０に示すように、網目状の金属層ＦＣＭ１において、２つの屈曲間で第１方向ＰＸの最大の距離Ｐ４を有している。第１配線ＤＰＬに隣接する金属層ＦＣＭ１では、第１方向ＰＸの２つの金属層ＦＣＭ１間の距離Ｐ３が、距離Ｐ４とほぼ同じである。これにより、第１配線ＤＰＬと、網目状の金属層ＦＣＭ１との境界が目立ちにくくなる。 As shown in FIG. 30, in the mesh-like metal layer FCM1, there is a maximum distance P4 in the first direction PX between two bends. In the metal layer FCM1 adjacent to the first wiring DPL, the distance P3 between the two metal layers FCM1 in the first direction PX is approximately the same as the distance P4. This makes the boundary between the first wiring DPL and the mesh-like metal layer FCM1 less noticeable.
なお、網目状の金属層ＦＣＭ２において、２つの屈曲間で第１方向ＰＸの最大の距離Ｐ１５を有している。第４配線ＤＧＰＬに隣接する金属層ＦＣＭ２では、第１方向ＰＸの２つの金属層ＦＣＭ１間の距離Ｐ１４が、距離Ｐ１５とほぼ同じである。これにより、第４配線ＤＧＰＬと、網目状の金属層ＦＣＭ２との境界が目立ちにくくなる。 In addition, in the mesh-like metal layer FCM2, there is a maximum distance P15 in the first direction PX between two bends. In the metal layer FCM2 adjacent to the fourth wiring DGPL, the distance P14 between the two metal layers FCM1 in the first direction PX is approximately the same as the distance P15. This makes the boundary between the fourth wiring DGPL and the mesh-like metal layer FCM2 less noticeable.
以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。 Although the above describes a preferred embodiment, the present disclosure is not limited to such an embodiment. The contents disclosed in the embodiment are merely examples, and various modifications are possible without departing from the spirit of the present disclosure. Appropriate modifications made without departing from the spirit of the present disclosure naturally fall within the technical scope of the present disclosure.
例えば、本開示について、スイッチング素子Ｔｒがボトムゲート型であるとして説明を行ったが、上述しているようにスイッチング素子Ｔｒは、ボトムゲート構造に限らずトップゲート型であってもよい。スイッチング素子Ｔｒがトップゲート型であれば、図１５の絶縁膜積層構造を参考に説明すると、半導体層ＳＣは第１透光性基材１９と第１絶縁層その間に配置され、ゲート電極ＧＥは第１絶縁層１１と第２絶縁層１２との間に配置され、ソース電極ＳＥ及びコンタクト電極ＤＥＡは第２絶縁層１２と第３絶縁層１３との間に形成される構造となる。
For example, in the present disclosure, the switching element Tr has been described as being of a bottom gate type, but as described above, the switching element Tr is not limited to a bottom gate structure and may be of a top gate type. If the switching element Tr is of a top gate type, referring to the insulating film stack structure of FIG. 15, the semiconductor layer SC is disposed between the first light-transmitting
さらに、コモン電位については、直流電圧が供給される、つまり一定のコモン電位であってもよく、また交流電圧が共有される、つまり上限値と下限値の２つを有するコモン電位であってもよい。コモン電位が直流であっても交流であっても保持容量電極ＩＯ及び共通電極ＣＥには共通の電位が供給される。 Furthermore, the common potential may be a DC voltage, i.e., a constant common potential, or may be an AC voltage shared, i.e., a common potential having two limits, an upper limit and a lower limit. Whether the common potential is DC or AC, a common potential is supplied to the storage capacitance electrode IO and the common electrode CE.
また、格子状の有機絶縁膜である第３絶縁層１３については、格子状の内側の第３絶縁層１３が完全に除去され下層の第２絶縁層１２や保持容量電極ＩＯを露出する構造を開示しているが、これに限られない。例えば、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域の内側については、ハーフトーン露光で第３絶縁層１３の膜厚の一部を薄く残す構造であってもよい。これにより、第３絶縁層１３は、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域よりも、格子状領域の内側の膜厚が薄くなる。
Furthermore, for the third insulating
実施形態２の変形例３及び実施形態２の変形例４において、第４配線ＤＧＰＬがなく、第４配線ＤＧＰＬに変えて、第２配線ＧＰＬが配置されていてもよい。 In the third modification of the second embodiment and the fourth modification of the second embodiment, the fourth wiring DGPL may be omitted, and the second wiring GPL may be arranged in place of the fourth wiring DGPL.
１ 表示装置
２ 表示パネル
３ 光源
４ 駆動回路
９ 上位制御部
１０ アレイ基板
１１ 第１絶縁層
１２ 第２絶縁層
１３ 第３絶縁層
１３Ｆ 第１斜面
１３Ｒ 第２斜面
１４ 第４絶縁層
１８ 封止部
１９ 第１透光性基材
２０ 対向基板
２０Ｃ 第１側面
２０Ｄ 第２側面
２９ 第２透光性基材
ＡＡ 表示領域
ＣＥ 共通電極
ＤＰＬ 第１配線
ＤＧＰＬ 第４配線
ＦＣＭ１ 金属層
ＦＣＭ２ 金属層
ＦＲ 周辺領域
ＦＲ１ 第１周辺領域
ＦＲ２ 第２周辺領域
ＧＬ 走査線
ＧＰＬ 第２配線
Ｌ 光源光
ＬＣ 高分子分散型液晶
ＬＳ 遮光層
ＰＸ 第１方向
ＰＹ 第２方向
ＰＺ 第３方向
Ｐｉｘ 画素
ＳＬ 信号線
α 第１角度
β 第２角度
γ、δ 第３角度
θ 第４角度
ε 第５角度
1
Claims (12)
対向基板と、
前記アレイ基板と前記対向基板との間の液晶層と、
前記アレイ基板の側面又は前記対向基板の側面に光が入るように配置される光源と、を備え、
前記アレイ基板は、
表示領域において、
第１方向に間隔をおいて並ぶ複数の信号線と、
第２方向に間隔をおいて並ぶ複数の走査線と、
を有し、
前記表示領域の外側の第１周辺領域には、一定の電位が供給される複数の第１配線を有し、
前記表示領域に対して、前記第１周辺領域とは反対側にある第２周辺領域には、前記走査線と接続される複数の第２配線を有し、
前記複数の第１配線が前記第１周辺領域で占める形状は、前記複数の第２配線が前記第２周辺領域で占める形状の鏡像反転された形状であり、
前記複数の第１配線は、前記複数の走査線とは接続されていない、前記複数の第２配線のダミー配線である、
表示装置。 An array substrate;
An opposing substrate;
a liquid crystal layer between the array substrate and the counter substrate;
a light source arranged so that light enters a side surface of the array substrate or a side surface of the counter substrate;
The array substrate includes:
In the display area,
A plurality of signal lines arranged at intervals in a first direction;
a plurality of scan lines spaced apart in a second direction;
having
a first peripheral region outside the display region includes a plurality of first wirings to which a constant potential is supplied;
a second peripheral region on the opposite side of the display region from the first peripheral region, the second wirings being connected to the scanning lines;
a shape that the plurality of first wirings occupy in the first peripheral region is a mirror image of a shape that the plurality of second wirings occupy in the second peripheral region;
the first wirings are dummy wirings of the second wirings that are not connected to the scanning lines;
Display device.
前記入射方向と、前記網目を構成し、前記第１辺と異なる方向に延びる第２辺とが非直交である、請求項４から７のいずれか１項に記載の表示装置。 a direction of incidence from a first side surface closest to the light source toward a surface facing the first side surface is non-orthogonal to a first side constituting the mesh of the metal layer;
The display device according to claim 4 , wherein the incident direction is non-orthogonal to a second side that constitutes the mesh and extends in a direction different from that of the first side.
前記遮光層は、前記第１配線を覆わない、請求項１から１０のいずれか１項に記載の表示装置。 the opposing substrate includes a light-shielding layer that covers at least a portion of the signal lines and the scanning lines;
The display device according to claim 1 , wherein the light-shielding layer does not cover the first wiring.
前記アレイ基板から前記対向基板の背景が視認され、前記対向基板から前記アレイ基板の背景が視認される、請求項１から１１のいずれか１項に記載の表示装置。 the liquid crystal layer is a polymer dispersed liquid crystal;
The display device according to claim 1 , wherein a background of the counter substrate is visible from the array substrate, and the background of the array substrate is visible from the counter substrate.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2020/034728 WO2021106320A1 (en) | 2019-11-29 | 2020-09-14 | Display device |
| CN202080082199.0A CN114761868B (en) | 2019-11-29 | 2020-09-14 | Display device |
| US17/824,021 US11747690B2 (en) | 2019-11-29 | 2022-05-25 | Display device |
| US18/223,830 US11960187B2 (en) | 2019-11-29 | 2023-07-19 | Display device |
| JP2024071052A JP7631594B2 (en) | 2019-11-29 | 2024-04-25 | Display device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019217517 | 2019-11-29 | ||
| JP2019217517 | 2019-11-29 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024071052A Division JP7631594B2 (en) | 2019-11-29 | 2024-04-25 | Display device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021092748A JP2021092748A (en) | 2021-06-17 |
| JP2021092748A5 JP2021092748A5 (en) | 2023-04-04 |
| JP7481885B2 true JP7481885B2 (en) | 2024-05-13 |
Family
ID=76312368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020066210A Active JP7481885B2 (en) | 2019-11-29 | 2020-04-01 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7481885B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114355656B (en) * | 2021-12-31 | 2023-11-24 | 厦门天马微电子有限公司 | display device |
| WO2023153125A1 (en) * | 2022-02-08 | 2023-08-17 | 株式会社ジャパンディスプレイ | Display device and liquid crystal display device |
| JP2023167697A (en) | 2022-05-12 | 2023-11-24 | 株式会社ジャパンディスプレイ | display device |
| JP2024036841A (en) | 2022-09-06 | 2024-03-18 | 株式会社ジャパンディスプレイ | display device |
| JP2024036976A (en) | 2022-09-06 | 2024-03-18 | 株式会社ジャパンディスプレイ | display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244120A (en) | 2001-02-15 | 2002-08-28 | Casio Comput Co Ltd | Liquid crystal display |
| US20170309644A1 (en) | 2016-04-21 | 2017-10-26 | Hannstar Display Corporation | Display device |
| JP2018049089A (en) | 2016-09-20 | 2018-03-29 | 株式会社ジャパンディスプレイ | Display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10148840A (en) * | 1996-11-20 | 1998-06-02 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
-
2020
- 2020-04-01 JP JP2020066210A patent/JP7481885B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244120A (en) | 2001-02-15 | 2002-08-28 | Casio Comput Co Ltd | Liquid crystal display |
| US20170309644A1 (en) | 2016-04-21 | 2017-10-26 | Hannstar Display Corporation | Display device |
| JP2018049089A (en) | 2016-09-20 | 2018-03-29 | 株式会社ジャパンディスプレイ | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021092748A (en) | 2021-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7197414B2 (en) | Display device | |
| JP7481885B2 (en) | Display device | |
| JP7181776B2 (en) | Display device | |
| JP7631594B2 (en) | Display device | |
| CN114787702B (en) | Display device | |
| CN113168059B (en) | Display device | |
| JP7240921B2 (en) | Display device | |
| JP7518747B2 (en) | Display device | |
| JP7623524B2 (en) | Display device | |
| JP7432350B2 (en) | display device | |
| US12153317B2 (en) | Display device having gap between pixel electrodes without scan line | |
| US12032255B2 (en) | Display device | |
| JP2024106184A (en) | Display device | |
| JP2023155035A (en) | display device | |
| JP2024002318A (en) | display device | |
| WO2024232180A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230327 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7481885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |