[go: up one dir, main page]

JP7458199B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7458199B2
JP7458199B2 JP2020026311A JP2020026311A JP7458199B2 JP 7458199 B2 JP7458199 B2 JP 7458199B2 JP 2020026311 A JP2020026311 A JP 2020026311A JP 2020026311 A JP2020026311 A JP 2020026311A JP 7458199 B2 JP7458199 B2 JP 7458199B2
Authority
JP
Japan
Prior art keywords
region
electrode
partial
partial region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020026311A
Other languages
English (en)
Other versions
JP2021040121A (ja
Inventor
瑛祐 梶原
浩志 大野
純平 田島
年輝 彦坂
真也 布上
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2021040121A publication Critical patent/JP2021040121A/ja
Application granted granted Critical
Publication of JP7458199B2 publication Critical patent/JP7458199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
特許第６４４７２３１号公報
本発明の実施形態は、特性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体領域、第２半導体領域、第３半導体領域、第４半導体領域及び絶縁部を含む。前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある。前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第２電極への方向は、前記第２方向に沿う。前記第３部分領域から前記第３電極への方向は、前記第２方向に沿う。前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にある。前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にある。前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第６部分領域及び第７部分領域を含む。前記第４部分領域から前記第６部分領域への方向は、前記第２方向に沿う。前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿う。前記第３半導体領域は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む。前記第３半導体領域は、第８部分領域を含む。前記第８部分領域は、前記第５部分領域と前記第７部分領域との間にある。第４半導体領域は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む。前記第４半導体領域は、第１部分を含む。前記第１部分は、前記第５部分領域と前記第８部分領域との間にある。前記第４半導体領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含む。前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域は、前記第１元素を含まない。または、前記第１半導体領域における前記第１元素の濃度、前記第２半導体領域における前記第１元素の濃度、及び、前記第３半導体領域における前記第１元素の濃度のそれぞれは、前記第４半導体領域における前記第１元素の濃度よりも低い。前記絶縁部は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含む。前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において前記第４部分領域の一部と前記第５部分領域の一部との間にある。前記第２絶縁領域は、前記第１方向において、前記第６部分領域と前記第３電極との間にある。前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にある。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３は、半導体装置の特性を例示するグラフ図である。 図４は、半導体装置の特性を例示するグラフ図である。 図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。 図６は、半導体装置の特性を例示するグラフ図である。 図７は、半導体装置の特性を例示するグラフ図である。 図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図９は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図１４は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４及び絶縁部４０を含む。この例では、半導体装置１１０は、基体１７及び半導体領域１８を含む。
第１電極５１から第２電極５２への方向を第１方向とする。
第１方向をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向（Ｘ軸方向）における第３電極５３の位置は、第１方向における第１電極５１の位置と、第１方向における第２電極５２の位置と、の間にある。例えば、第３電極５３の少なくとも一部は、Ｘ軸方向において、第１電極５１と第２電極５２との間にある。
第１半導体領域１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体領域１１は、例えば、ＧａＮを含む。第１半導体領域１１は、第１部分領域ｒ１、第２部分領域ｒ２、第３部分領域ｒ３、第４部分領域ｒ４及び第５部分領域ｒ５を含む。
第１部分領域ｒ１から第１電極５１への方向を第２方向とする。第２方向は、第１方向（Ｘ軸方向）と交差する。第２方向は、例えば、Ｚ軸方向である。
第２部分領域ｒ２から第２電極５２への方向は、第２方向（例えばＺ軸方向）に沿う。第３部分領域ｒ３から第３電極５３への方向は、第２方向に沿う。
第４部分領域ｒ４は、第１方向（Ｘ軸方向）において、第１部分領域ｒ１と第３部分領域ｒ３との間にある。第５部分領域ｒ５は、第１方向において、第３部分領域ｒ３と第２部分領域ｒ２との間にある。
第２半導体領域１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体領域１２は、例えば、ＡｌＧａＮを含む。Ａｌの組成比ｘ２は、例えば、０．１０以上０．３５以下である。
第２半導体領域１２は、第６部分領域ｒ６及び第７部分領域ｒ７を含む。第４部分領域ｒ４から第６部分領域ｒ６への方向は、第２方向（例えばＺ軸方向）に沿う。第５部分領域ｒ５から第７部分領域ｒ７への方向は、第２方向に沿う。
第３半導体領域１３は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む。第３半導体領域１３は、例えば、ＧａＮを含む。
第３半導体領域１３は、第８部分領域ｒ８を含む。第８部分領域ｒ８は、第５部分領域ｒ５と第７部分領域ｒ７との間にある。
第４半導体領域１４は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む。第４半導体領域１４は、例えば、ＧａＮを含む。第４半導体領域１４は、第１部分ｐ１を含む。第１部分ｐ１は、第５部分領域ｒ５と第８部分領域ｒ８との間にある。
この例では、第３半導体領域１３は、第９部分領域ｒ９を含む。第９部分領域ｒ９は、第４部分領域ｒ４と第６部分領域ｒ６との間にある。第４半導体領域１４は、第２部分ｐ２をさらに含む。第２部分ｐ２は、第４部分領域ｒ４と第９部分領域ｒ９との間にある。
後述するように、第３半導体領域１３が、第９部分領域ｒ９を含まず、第４半導体領域１４が第２部分ｐ２を含まなくても良い。以下では、第３半導体領域１３が第９部分領域ｒ９を含み、第４半導体領域１４が第２部分ｐ２を含む例について説明する。
第４半導体領域１４は、第１元素を含む。第１元素は、Ｍｇ及びＺｎよりなる群から選択された少なくとも１つを含む。第１元素は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含んでも良い。第１半導体領域１１、第２半導体領域１２及び第３半導体領域１３は、第１元素を含まない。または、第１半導体領域１１における第１元素の濃度、第２半導体領域１２における第１元素の濃度、及び、第３半導体領域１３における第１元素の濃度のそれぞれは、第４半導体領域１４における第１元素の濃度よりも低い。
例えば、第４半導体領域１４は、Ｍｇを含む。第４半導体領域１４は、例えば、ｐ形のＧａＮ、または、ｐ形のＡｌＧａＮを含む。例えば、第１半導体領域１１及び第３半導体領域１３は、ノンドープのｉ－ＧａＮを含む。例えば、第２半導体領域１２は、ノンドープのｉ－ＡｌＧａＮを含む。
絶縁部４０は、第１絶縁領域ｉ１、第２絶縁領域ｉ２及び第３絶縁領域ｉ３を含む。第１絶縁領域ｉ１は、第２方向（例えばＺ軸方向）において、第３部分領域ｒ３と第３電極５３との間にある。第１絶縁領域ｉ１の少なくとも一部は、第１方向（Ｘ軸方向）において、第４部分領域ｒ４の一部と第５部分領域ｒ５の一部との間にある。第２絶縁領域ｉ２は、第１方向(Ｘ軸方向）において、第６部分領域ｒ６と第３電極５３との間にある。第３絶縁領域ｉ３は、第１方向(Ｘ軸方向）において、第３電極５３と第１部分ｐ１との間、第３電極５３と第８部分領域ｒ８との間、及び、第３電極５３と第７部分領域ｒ７との間にある。例えば、第１部分ｐ１は、第３絶縁領域ｉ３と接する。
この例では、第３半導体領域１３が第９部分領域ｒ９を含み、第４半導体領域１４が第２部分ｐ２を含んでいる。この場合、第２絶縁領域ｉ２の一部は、第１方向（Ｘ軸方向）において、第２部分ｐ２と第３電極５３との間、及び、第９部分領域ｒ９と第３電極５３との間にある。例えば、第２部分ｐ２は、第２絶縁領域ｉ２と接する。
例えば、基体１７の上に半導体領域１８が設けられる。基体１７は、例えば、シリコン基板である。半導体領域１８は、例えば、バッファ層である。半導体領域１８は、例えば、窒化物半導体を含む。半導体領域１８の上に、上記の半導体領域を含む積層膜がエピタキシャル成長などにより形成される。第４半導体領域１４は、エピタキシャル成長により形成されても良く、イオンドーピングにより形成されても良い。
図１に示すように、例えば、第３半導体領域１３の第２半導体領域１２の側に、キャリア領域１０Ｅが生じる。キャリア領域１０Ｅは、例えば、２次元電子ガスである。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第３電極５３に印加される電圧により、第１電極５１と第２電極５２との間の電流経路に流れる電流が制御できる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
例えば、第１半導体領域１１として、ｐ形ＧａＮを用いる第１参考例が考えられる。この場合、第３電極５３の下の第１絶縁領域ｉ１の下に、ｐ形ＧａＮが設けられる。これにより、しきい値電圧を高くできる。しかしながら、Ｍｇなどを含むｐ形ＧａＮの存在により、キャリア移動度が低くなる。
これに対して、半導体装置１１０において、第３電極５３の下の第１絶縁領域ｉ１の下は、例えばｉ－ＧａＮの第３部分領域ｒ３がある。このため、Ｍｇなどの影響を受けず、高いキャリア移動度が維持できる。これにより、低いオン抵抗が得られる。
半導体装置１１０においては、Ｍｇなどの第１元素を含む第１部分ｐ１（ｐ形領域）が設けられる。第１部分ｐ１においては、ホールが生じている。第３電極５３に印加される電圧が上昇すると、ホールをキャンセルする電子が生じる。これにより、第３絶縁領域ｉ３と第１部分ｐ１との間の界面に、電流が流れ始める。これにより、第１電極５１と第２電極５２との間の電流経路がオン状態となる。実施形態においては、第１部分ｐ１を設けることで、第１部分ｐ１を設けない場合に比べて、しきい値電圧を高くできる。
実施形態においては、低いオン抵抗を得つつ、高いしきい値電圧が得られる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
第１絶縁領域ｉ１と第３部分領域ｒ３とが互いに対向する領域が、電流経路の第１経路に対応する。第１経路のＸ軸方向の長さは、例えば、５００ｎｍ以上と長い。第１経路の抵抗が、オン抵抗に実質的に関係する。
一方、第３絶縁領域ｉ３と第１部分ｐ１とが互いに対向する領域が、電流経路の第２経路となる。第２経路の長さは、実質的に第１部分ｐ１の厚さに対応する。第１部分ｐ１の厚さを、第１絶縁領域ｉ１と第３部分領域ｒ３とが互いに対向する領域の長さよりも十分に小さくすることで、第２経路における抵抗が実質的に無視できる。
例えば、第３絶縁領域ｉ３と第１部分ｐ１とが互いに対向する領域は、しきい値電圧を高くする機能を有する。この領域により抵抗の上昇は実質的に無視できる。一方、第１絶縁領域ｉ１と第３部分領域ｒ３とが互いに対向する領域における移動度を高くできる。実施形態においては、低いオン抵抗を得つつ、高いしきい値電圧が得られる。
図１に示すように、例えば、絶縁部４０は、第１膜４１を含んでも良い。第１膜４１は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５、ｘ４＜ｘ５）を含む。第１膜４１は、ＡｌＮまたはＡｌＧａＮを含む。第１膜４１は、例えば、第１膜部分ｆｐ１、第２膜部分ｆｐ２及び第３膜部分ｆｐ３を含む。第１膜部分ｆｐ１は、第２方向（Ｚ軸方向）において、第３部分領域ｒ３と第３電極５３との間にある。第１膜部分ｆｐ１は、第１方向（Ｘ軸方向）において、第４部分領域ｒ４の一部と、第５部分領域ｒ５の一部と、の間にある。第２膜部分ｆｐ２は、第１方向(Ｘ軸方向）において、第６部分領域ｒ６と第３電極５３との間にある。第３膜部分ｆｐ３は、第１方向（Ｘ軸方向）において、第３電極５３と第１部分ｐ１との間、第３電極５３と第８部分領域ｒ８との間、及び、第３電極５３と第７部分領域ｒ７との間にある。第１膜４１を設けることで、例えば、移動度を高くできる。例えば、半導体装置のオン抵抗を低くできる。
絶縁部４０は、第２膜４２を含んでも良い。第２膜４２は、例えば、シリコン、アルミニウム及びハフニウムよりなる群から選択された少なくとも１つと、酸素と、を含む。第２膜４２は、上記の材料に加えて窒素を含んでも良い。第２膜４２は、例えば、酸化シリコンを含む。。第２膜４２は、例えば、酸化アルミニウム、酸化アルミニウムシリコン、酸窒化アルミニウム、及び、酸化ハフニウムシリコンよりなる群から選択された少なくとも１つを含んでも良い。第２膜４２は、第１膜４１と第３電極５３との間にある。このような第２膜４２により、高い信頼性が得られる。安定した特性が得られる。
絶縁部４０は、第３膜４３を含んでも良い。第３膜４３は、例えば、シリコン及びアルミニウムよりなる群から選択された少なくとも１つと、窒素と、を含む。第３膜４３は、上記の材料に加えて酸素を含んでも良い。第３膜４３は、例えば、窒化シリコンを含む。第３膜４３は、例えば、酸窒化シリコン及び酸窒化アルミニウムよりなる群から選択された少なくとも１つを含んでも良い。第３膜４３は、第１膜領域ｆｒ１及び第２膜領域ｆｒ２を含む。第６部分領域ｒ６は、第２方向(Ｚ軸方向）において、第４部分領域ｒ４と第１膜領域ｆｒ１との間にある。第７部分領域ｒ７は、第２方向において、第８部分領域ｒ８と第２膜領域ｆｒ２との間にある。このような第３膜４３により、例えば、第２半導体領域１２との界面におけるトラップ密度を低減できる。例えば、電流コラプスを小さくできる。高い信頼性が得られる。安定した特性が得られる。
図１に示すように、例えば、第３電極５３の一部は、第１方向（Ｘ軸方向）において、第４部分領域ｒ４の一部と第５部分領域ｒ５の前記一部との間にあっても良い。
例えば、第１電極５１は、第６部分領域ｒ６と接する。第２電極５２は、第７部分領域ｒ７と接する。例えば、第１電極５１は、第６部分領域ｒ６と電気的に接続される。例えば、第１電極５１は、第９部分領域ｒ９と電気的に接続されても良い。例えば、第２電極５２は、第７部分領域ｒ７と電気的に接続される。例えば、第２電極５２は、第８部分領域ｒ８と電気的に接続されても良い。第１電極５１は、例えば、キャリア領域１０Ｅと電気的に接続される。例えば、第２電極５２は、キャリア領域１０Ｅと電気的に接続される。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、第１絶縁領域ｉ１の第１方向（Ｘ軸方向）に沿う長さを長さＬ１とする。第１部分ｐ１の第２方向（Ｚ軸方向）に沿う長さを長さｔ１４とする。長さｔ１４は、例えば、第４半導体領域１４の厚さに対応する。例えば、長さＬ１は、長さｔ１４よりも長い。長さｔ１４は、長さＬ１よりも短い。第３絶縁領域ｉ３と第１部分ｐ１とが互いに対向する領域の長さが短くなる。オン抵抗の上昇が抑制しつつ、しきい値電圧を高くできる。
例えば、長さＬ１は、３００ｎｍ以上である。長さＬ１は、５００ｎｍ以上でも良い。長さＬ１は、８００ｎｍ以上でも良い。長さＬ１は、例えば、５μｍ以下である。
例えば、第１部分ｐ１の第２方向に沿う長さｔ１４は、例えば、２００ｎｍ以下である。これにより、オン抵抗の上昇が実質的に抑制できる。長さｔ１４は、例えば、５０ｎｍ以上である。これにより、例えば、しきい値電圧を効果的に高くすることができる。
第８部分領域ｒ８の第２方向（Ｚ軸方向）に沿う長さを長さｔ１３とする。長さｔ１３は、第３半導体領域１３の厚さに対応する。長さｔ１３は、例えば、１００ｎｍ以上４００ｎｍ以下であることが好ましい。これにより、低いオン抵抗が得易くなる。
例えば、第１電極５１と第３電極５３との間の第１方向（Ｘ軸方向）に沿う距離を距離ｄ１とする。第３電極５３と第２電極５２との間の第１方向に沿う距離を距離ｄ２とする。距離ｄ１は、距離ｄ２よりも短い。距離ｄ２を長くすることで、破壊などが抑制され、安定した特性が得易くなる。
第１部分ｐ１は、第３絶縁領域ｉ３と対向する第１対向面ｐｆ１を含む。第１対向面ｐｆ１は、第１半導体領域１１の上面（Ｘ－Ｙ平面）と交差する。１つの例において、第１対向面ｐｆ１は、第１半導体領域１１のｃ面と交差する。例えば、対向面ｐｆ１は、第１半導体領域１１のｍ面またはａ面に沿っても良い。これにより、例えば、より高いしきい値が得られる。
以下、半導体装置の特性の例について説明する。
図３は、半導体装置の特性を例示するグラフ図である。
図３は、以下の第１試料ＳＰ１及び第２試料ＳＰ２のキャリア移動度の測定結果を例示している。第１試料ＳＰ１においては、第３電極５３（ゲート電極）の下の第１絶縁領域ｉ１の下に、ｉ－ＧａＮが設けられる。第２試料ＳＰ２においては、第３電極５３（ゲート電極）の下の第１絶縁領域ｉ１の下に、ｐ形ＧａＮが設けられる。図３の縦軸は、キャリア移動度μｃ（ｃｍ２／Ｖｓ）である。
図３から分かるように、ゲート電極の下にｐ形ＧａＮが設けられる第２試料ＳＰ２においては、ゲート電極の下にｉ－ＧａＮが設けられる第１試料ＳＰ１に比べて、キャリア移動度μｃは、約１／２であり、低い。
実施形態においては、第３電極５３（ゲート電極）の下の第１絶縁領域ｉ１の下には、ｉ－ＧａＮなどの第３部分領域ｒ３が設けられる。第３部分領域ｒ３は、第１元素を含まない。または、第３部分領域ｒ３における第１元素の濃度は、第１部分ｐ１における第１元素の濃度よりも低い。これにより、高い移動度が得られる。
図４は、半導体装置の特性を例示するグラフ図である。
図４は、以下の第３試料ＳＰ３及び第４試料ＳＰ４のしきい値特性を例示している。第３試料ＳＰ３においては、ｐ形の第１部分ｐ１及び第２部分ｐ２が設けられる。第３試料ＳＰ３は、実施形態に係る半導体装置１１０に対応する。第４試料ＳＰ４においては、ｐ形の第１部分ｐ１及び第２部分ｐ２が設けられない。図４の横軸は、ゲート電圧Ｖｇ（Ｖ）である。ゲート電圧Ｖｇは、第３電極５３に印加される電圧に対応する。図４の縦軸は、ドレイン電流Ｉｄ（Ａ）である。ドレイン電流Ｉｄは、第１電極５１と第２電極５２との間に流れる電流である。
図４から分かるように、第４試料ＳＰ４と比べて、第３試料ＳＰ３におけるしきい値電圧は高い。ｐ形の領域を設けることで、高いしきい値電圧が得られる。
以下、第１部分ｐ１の結晶方位が特性に与える影響の例について、説明する。
図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。
この例では、ＡｌＧａＮの第１膜４１が設けられる場合の特性が例示されている。これらの図においては、第１膜４１の第３膜部分ｆｐ３と、第１部分ｐ１と、の界面におけるバンド特性が例示されている。第３膜部分ｆｐ３がＡｌＧａＮに対応する。図５（ａ）においては、第３膜部分ｆｐ３に対応するＡｌＧａＮと、第１部分ｐ１と、が互いに接する面（界面）が、ｍ面である。図５（ｂ）においては、第３膜部分ｆｐ３に対応するＡｌＧａＮと、第１部分ｐ１と、が互いに接する面（界面）が、ｃ面である。これらの図には、価電子帯のエネルギーＥｖ、伝導帯のエネルギーＥｃ、及び、フェルミエネルギーＥｆが示されている。
図５（ｂ）に示すように、界面がｃ面のような極性面である場合には、ＡｌＧａＮとＧａＮとの間の界面で、エネルギーは局所的に低くなる。これは、極性面の界面に生じる、分極電荷によると考えられる。エネルギーが局所的に低くなると、しきい値電圧が低下する。
一方、図５（ａ）に示すように、界面がｍ面のような非極性面である場合には、ＡｌＧａＮとＧａＮとの間の界面で、エネルギーの局所的な低下は生じない。これは、分極電荷が生じないためであると考えられる。エネルギーの局所的な低下がないため、しきい値電圧の低下が抑制できる。
このように、第３膜部分ｆｐ３と第１部分ｐ１との界面が非極性面（または半極性面）とすることで、高いしきい値電圧がより得やすくなる。
実施形態において、第１対向面ｐｆ１は、第１半導体領域１１のｃ面と交差することが好ましい。例えば、対向面ｐｆ１は、第１半導体領域１１のｍ面またはａ面に沿うことが好ましい。これにより、例えば、より高いしきい値電圧が得られる。
図６は、半導体装置の特性を例示するグラフ図である。
図６は、半導体装置１１０の構成において、第３半導体領域１３の厚さ（長さｔ１３）を変えたときの、キャリア領域１０Ｅのシート抵抗を例示している。図６の横軸は、長さｔ１３（ｎｍ）である。縦軸は、シート抵抗Ｒｓ（Ω／□）である。第４半導体領域１４が設けられないときのシート抵抗Ｒｓは、約５３０Ω／□である。
図６に示すように、長さｔ１３（厚さ）を長くすることで、シート抵抗Ｒｓが低くなる。例えば、長さｔ１３が１００ｎｍ未満の場合、過度にシート抵抗Ｒｓが高くなる。長さｔ１３が過度に長いと、第３電極５３のためのトレンチが過度に深くなり、ゲート部のチャネル抵抗が高くなる傾向がある。実施形態においては、長さｔ１３は、例えば、１００ｎｍ以上４００ｎｍ以下であることが好ましい。
図７は、半導体装置の特性を例示するグラフ図である。
図７は、第４半導体領域１４における第１元素の濃度を変えたときの、キャリア領域１０Ｅのシート抵抗Ｒｓを例示している。第１元素は、Ｍｇである。図７の横軸は、第４半導体領域１４におけるＭｇの濃度ＣＭｇ（×１０１７ｃｍ－３）である。縦軸は、シート抵抗Ｒｓ（Ω／□）である。既に説明したように、第４半導体領域１４が設けられないときのシート抵抗Ｒｓは、約５３０Ω／□である。図７において、第４半導体領域１４の厚さ（長さｔ１４）は、２００ｎｍである。
図７から分かるように、Ｍｇの濃度ＣＭｇが低いと、シート抵抗Ｒｓは低い。Ｍｇの濃度ＣＭｇが上昇するとシート抵抗Ｒｓは上昇する傾向がある。Ｍｇの濃度ＣＭｇが５×１０１７ｃｍ－３以上では、シート抵抗Ｒｓの上昇は飽和する。
図７から、第４半導体領域１４におけるＭｇの濃度ＣＭｇが１×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下であることで、過度なシート抵抗の上昇が抑制されることがわかる。実施形態においては、第４半導体領域１４における第１元素の濃度は、１×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下であることが好ましい。
第４半導体領域１４（例えば、第１部分ｐ１）の厚さ（長さｔ１４）は、５０ｎｍ以上２００ｎｍ以下であることが好ましい。これにより、低いオン抵抗と高いしきい値電圧が得やすい。
第１半導体領域１１における第１元素の濃度（第１濃度）、第２半導体領域１２における第１元素の濃度（第２濃度）、及び、第３半導体領域１３における第１元素の濃度（第３濃度）のそれぞれは、第４半導体領域１４（例えば、第１部分ｐ１）における第１元素の濃度（第４濃度）の１／１０以下であることが好ましい。例えば、第１～第３濃度の少なくもいずれかは、第４濃度の１／５０以下でも良い。例えば、第１～第３濃度の少なくもいずれかは、第４濃度の１／１００以下でも良い。例えば、第１濃度は、第１半導体領域１１の第２方向（Ｚ軸方向）の中心における第１元素の濃度である。例えば、第２濃度は、第２半導体領域１２の第２方向（Ｚ軸方向）の中心における第１元素の濃度である。例えば、第３濃度は、第３半導体領域１３の第２方向（Ｚ軸方向）の中心における第１元素の濃度である。例えば、第４濃度は、第４半導体領域１４の第２方向（Ｚ軸方向）の中心における第１元素の濃度である。
図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、半導体装置１１０において、第１絶縁領域ｉ１は、第３部分領域ｒ３に対向する第１面Ｆ１を含む。第３絶縁領域ｉ３は、第８部分領域ｒ８に対向する第２面Ｆ２を含む。第１面Ｆ１と第２面Ｆ２との間の角度を角度θ１とする。半導体装置１１０においては、θ１は、９５度を超え１２０度以下である。第３絶縁領域ｉ３の第２面Ｆ２は、例えば、順テーパ面である。このような順テーパ面を採用することで、端部への局所的な電界集中を緩和できる。高い信頼性が得られやすくなる。
図９及び図１０は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図９及び図１０に示すように、実施形態に係る半導体装置１１１及び１１２も、第１電極５１、第２電極５２、第３電極５３、第１半導体領域１１、第２半導体領域１２、第３半導体領域１３、第４半導体領域１４及び絶縁部４０を含む。半導体装置１１１及び１１２においては、第３絶縁領域ｉ３の第２面Ｆ２の角度θ１は、半導体装置１１０における角度θ１とは異なる。半導体装置１１１及び１１２におけるこれ以外の構成は、半導体装置１１０の構成と同様である。
図９に示す半導体装置１１１において、角度θ１は、８５度を超え９５度以下である。半導体装置１１１においては、第２面Ｆ２は、実質的に垂直面である。半導体装置１１１においては、例えば、より高いしきい値電圧が得られる。
図１０に示す半導体装置１１２において、角度θ１は、６０度を超え９０度未満である。半導体装置１１２においては、第２面Ｆ２は、逆テーパ面である。半導体装置１１２においては、例えば、さらに高いしきい値電圧が得られる。
図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、半導体装置１１３においては、第１部分ｐ１が設けられ、第２部分ｐ２が省略されている。さらに、第１部分ｐ１は、第１半導体領域１１と第３半導体領域１３との間の一部に設けられている。これ以外の半導体装置１１３の構成は、半導体装置１１０の構成と同様である。
しきい値電圧を高くする機能を有する第４半導体領域１４は、電流経路の一部に設けられれば良い。第４半導体領域１４は、第１半導体領域１１と第２半導体領域１２との間の領域の一部に設けられれば良い。これにより、高いしきい値電圧と低いオン抵抗が得られる。
図１２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、半導体装置１１４においては、第２部分ｐ２が設けられ、第１部分ｐ１が省略されている。さらに、第２部分ｐ２は、第１半導体領域１１と第３半導体領域１３との間の一部に設けられている。半導体装置１１４において、第２部分ｐ２を第１部分ｐ１と読み替えても良い。この場合、第１電極５１及び第２電極５２が、相互に入れ替わる。半導体装置１１４においても、高いしきい値電圧と低いオン抵抗が得られる。
図１３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１３に示すように、半導体装置１１５においては、第１部分ｐ１及び第２部分ｐ２が設けられる。第１部分ｐ１は、第１半導体領域１１と第３半導体領域１３との間の一部に設けられている。第２部分ｐ２は、第１半導体領域１１と第３半導体領域１３との間の一部に設けられている。半導体装置１１５において、高いしきい値電圧と低いオン抵抗が得られる。
（第２実施形態）
図１４は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１４に示すように、半導体装置１２０において、複数の第２電極５２が設けられ、複数の第３電極５３が設けられる。第１電極５１は、第１方向（Ｘ軸方向）において、複数の第２電極５２の１つと、複数の第２電極５２の別の１つと、の間にある。複数の第３電極５３の１つは、第１方向（Ｘ軸方向）において、複数の第２電極５２の１つと、第１電極５１と、の間にある。複数の第３電極５３の別の１つは、第１方向（Ｘ軸方向）において、第１電極５１と、複数の第２電極５２の別の１つと、の間にある。
このように、第１～第３電極５１～５３を含む組みが複数設けられても良い。第１～第３電極５１～５３は、例えば、Ｙ軸方向に延びる帯状である。
半導体装置１２０においても、低いオン抵抗を得つつ、高いしきい値電圧が得られる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
第１電極と、
第２電極と、
第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体領域と、
Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向は、前記第２方向に沿い、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域を含み、前記第８部分領域は、前記第５部分領域と前記第７部分領域との間にある、前記第３半導体領域と、
Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４半導体領域であって、前記第４半導体領域は、第１部分を含み、前記第１部分は、前記第５部分領域と前記第８部分領域との間にあり、前記第４半導体領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含み、前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域は、前記第１元素を含まない、または、前記第１半導体領域における前記第１元素の第１濃度、前記第２半導体領域における前記第１元素の第２濃度、及び、前記第３半導体領域における前記第１元素の第３濃度のそれぞれは、前記第４半導体領域における前記第１元素の第４濃度よりも低い、前記第４半導体領域と、
絶縁部であって、前記絶縁部は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含み、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において前記第４部分領域の一部と前記第５部分領域の一部との間にあり、前記第２絶縁領域は、前記第１方向において、前記第６部分領域と前記第３電極との間にあり、前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にある、前記絶縁部と、
を備えた半導体装置。
（構成２）
前記第１部分は、前記第３絶縁領域と接した、構成１記載の半導体装置。
（構成３）
前記第１絶縁領域の前記第１方向に沿う長さは、前記第１部分の前記第２方向に沿う長さよりも長い構成１または２に記載の半導体装置。
（構成４）
前記第３半導体領域は、第９部分領域を含み、前記第９部分領域は、前記第４部分領域と前記第６部分領域との間にあり、
前記第４半導体領域は、第２部分をさらに含み、
前記第２部分は、前記第４部分領域と前記第９部分領域との間にあり、
前記第２絶縁領域の一部は、前記第１方向において、前記第２部分と前記第３電極との間、及び、前記第９部分領域と前記第３電極との間にある、構成１～３のいずれか１つに記載の半導体装置。
（構成５）
前記第１絶縁領域は、前記第３部分領域に対向する第１面を含み、
前記第３絶縁領域は、前記第８部分領域に対向する第２面を含み、
前記第１面と前記第２面との間の角度は、９５度を超え１２０度以下である、構成１～４のいずれか１つに記載の半導体装置。
（構成６）
前記第１絶縁領域は、前記第３部分領域に対向する第１面を含み、
前記第３絶縁領域は、前記第８部分領域に対向する第２面を含み、
前記第１面と前記第２面との間の角度は、８５度を超え９５度以下である、構成１～４のいずれか１つに記載の半導体装置。
（構成７）
前記第１絶縁領域は、前記第３部分領域に対向する第１面を含み、
前記第３絶縁領域は、前記第８部分領域に対向する第２面を含み、
前記第１面と前記第２面との間の角度は、６０度を超え９０度未満である、構成１～４のいずれか１つに記載の半導体装置。
（構成８）
前記第１部分は、前記第３絶縁領域と対向する第１対向面を含み、
前記第１対向面は、前記第１半導体領域のｃ面と交差する、構成１～４のいずれか１つに記載の半導体装置。
（構成９）
前記第１部分は、前記第３絶縁領域と対向する第１対向面を含み、
前記第１対向面は、前記第１半導体領域のｍ面またはａ面に沿う、構成１～４のいずれか１つに記載の半導体装置。
（構成１０）
前記第４半導体領域における前記第１元素の前記濃度は、１×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下である、構成１～９のいずれか１つに記載の半導体装置。
（構成１１）
前記第１部分の前記第２方向に沿う長さは、５０ｎｍ以上２００ｎｍ以下である、構成１～１０のいずれか１つに記載の半導体装置。
（構成１２）
前記第８部分領域の前記第２方向に沿う長さは、１００ｎｍ以上４００ｎｍ以下である、構成１～１１のいずれか１つに記載の半導体装置。
（構成１３）
前記第１半導体領域における前記第１元素の前記濃度、前記第２半導体領域における前記第１元素の前記濃度、及び、前記第３半導体領域における前記第１元素の濃度のそれぞれは、前記第４半導体領域における前記第１元素の前記濃度の１／１０以下である、構成１～１２のいずれか１つに記載の半導体装置。
（構成１４）
前記絶縁部は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５、ｘ４＜ｘ５）を含む第１膜を含み、
前記第１膜は、第１膜部分、第２膜部分及び第３膜部分を含み、
前記第１膜部分は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において、前記第４部分領域の一部と前記第５部分領域の一部との間にあり、
前記第２膜部分は、前記第１方向において、前記第６部分領域と前記第３電極との間にあり、
前記第３膜部分は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にある、構成１～１３のいずれか１つに記載の半導体装置。
（構成１５）
前記絶縁部は、シリコン、アルミニウム及びハフニウムよりなる群から選択された少なくとも１つと、酸素と、を含む第２膜を含み、
前記第２膜は、前記第１膜と前記第３電極との間にある、構成１４記載の半導体装置。
（構成１６）
前記絶縁部は、シリコン及びアルミニウムよりなる群から選択された少なくとも１つと、窒素と、を含む第３膜を含み、
前記第３膜は、第１膜領域及び第２膜領域を含み、
前記第６部分領域は、前記第２方向において前記第４部分領域と前記第１膜領域との間にあり、
前記第７部分領域は、前記第２方向において前記第８部分領域と前記第２膜領域との間にある、構成１４または１５に記載の半導体装置。
（構成１７）
前記第３電極の一部は、前記第１方向において、前記第４部分領域の前記一部と前記第５部分領域の前記一部との間にある、構成１～１６のいずれか１つに記載の半導体装置。
（構成１８）
前記第１電極は、前記第６部分領域と接し、前記第２電極は、前記第７部分領域と接した、構成１～１７のいずれか１つに記載の半導体装置。
（構成１９）
前記第１電極と前記第３電極との間の前記第１方向に沿う距離は、前記第３電極と前記第２電極との間の前記第１方向に沿う距離よりも短い、構成１～１８のいずれか１つに記載の半導体装置。
（構成２０）
複数の前記第２電極が設けられ、
複数の前記第３電極が設けられ、
前記第１電極は、前記第１方向において、前記複数の第２電極の１つと、前記複数の第２電極の別の１つと、の間にあり、
前記複数の第３電極の１つは、前記第１方向において、前記複数の第２電極の前記１つと、前記第１電極と、の間にあり、
前記複数の第３電極の別の１つは、前記第１方向において、前記第１電極と、前記複数の第２電極の前記別の１つと、の間にある、構成１～１９のいずれか１つに記載の半導体装置。
（構成２１）
前記第２膜は、窒素をさらに含む、構成１５記載の半導体装置。
（構成２２）
前記第３膜は、酸素をさらに含む、構成１６記載の半導体装置。
実施形態によれば、特性の向上が可能な半導体装置が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極、及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｅ…キャリア領域、 １１～１４…第１～第４半導体領域、 １７…基体、 １８…半導体領域、 ４０…絶縁部、 ４１～４３…第１～第３膜、 ５１～５３…第１～第３電極、 θ１…角度、 μｃ…キャリア移動度、 １１０～１１５、１２０…半導体装置、 ＣＭｇ…濃度、 Ｅｃ…エネルギー、 Ｅｆ…フェルミエネルギー、 Ｅｖ…エネルギー、 Ｆ１、Ｆ２…第１、第２面、 Ｉｄ…ドレイン電流、 Ｌ１…長さ、 Ｒｓ…シート抵抗、 ＳＰ１～ＳＰ４…第１～第４試料、 Ｖｇ…ゲート電圧、 ｄ１、ｄ２…距離、 ｆｐ１～ｆｐ３…第１～第３膜部分、 ｆｒ１、ｆｒ２…第１、第２膜領域、 ｉ１～ｉ３…第１～第３絶縁領域、 ｐ１、ｐ２…第１、第２部分、 ｐｆ１…対向面、 ｒ１～ｒ９…第１～第９部分領域、 ｔ１３、ｔ１４…長さ

Claims (10)

  1. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向は、前記第２方向に沿い、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
    Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域を含み、前記第８部分領域は、前記第５部分領域と前記第７部分領域との間にある、前記第３半導体領域と、
    Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４半導体領域であって、前記第４半導体領域は、第１部分を含み、前記第１部分は、前記第５部分領域と前記第８部分領域との間にあり、前記第４半導体領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含み、前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域は、前記第１元素を含まない、または、前記第１半導体領域における前記第１元素の濃度、前記第２半導体領域における前記第１元素の濃度、及び、前記第３半導体領域における前記第１元素の濃度のそれぞれは、前記第４半導体領域における前記第１元素の濃度よりも低い、前記第４半導体領域と、
    絶縁部であって、前記絶縁部は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含み、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において前記第４部分領域の一部と前記第５部分領域の一部との間にあり、前記第２絶縁領域は、前記第１方向において、前記第６部分領域と前記第３電極との間にあり、前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にある、前記絶縁部と、
    を備え、
    前記絶縁部は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５、ｘ４＜ｘ５）を含む第１膜を含み、
    前記第１膜は、第１膜部分、第２膜部分及び第３膜部分を含み、
    前記第１膜部分は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において、前記第４部分領域の一部と前記第５部分領域の一部との間にあり、
    前記第２膜部分は、前記第１方向において、前記第６部分領域と前記第３電極との間にあり、
    前記第３膜部分は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にあり、
    前記第１部分の前記第２方向に沿う長さは、５０ｎｍ以上２００ｎｍ以下であり、
    前記第３半導体領域は、第９部分領域を含み、前記第９部分領域は、前記第４部分領域と前記第６部分領域との間にあり、
    前記第４半導体領域は、第２部分をさらに含み、
    前記第２部分は、前記第４部分領域と前記第９部分領域との間にあり、
    前記第２絶縁領域の一部は、前記第１方向において、前記第２部分と前記第３電極との間、及び、前記第９部分領域と前記第３電極との間にあり、
    前記第１部分は、前記第１半導体領域と前記第３半導体領域との間の一部に設けられ、
    前記第２部分は、前記第１半導体領域と前記第３半導体領域との間の一部に設けられている、半導体装置。
  2. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域は、前記第１方向において前記第１部分領域と前記第３部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第３部分領域と前記第２部分領域との間にある、前記第１半導体領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第２半導体領域は、第６部分領域及び第７部分領域を含み、前記第４部分領域から前記第６部分領域への方向は、前記第２方向に沿い、前記第５部分領域から前記第７部分領域への方向は、前記第２方向に沿う、前記第２半導体領域と、
    Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１、ｘ３＜ｘ２）を含む第３半導体領域であって、前記第３半導体領域は、第８部分領域を含み、前記第８部分領域は、前記第５部分領域と前記第７部分領域との間にある、前記第３半導体領域と、
    Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４半導体領域であって、前記第４半導体領域は、第１部分を含み、前記第１部分は、前記第５部分領域と前記第８部分領域との間にあり、前記第４半導体領域は、Ｍｇ、Ｚｎ及びＣよりなる群から選択された少なくとも１つを含む第１元素を含み、前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域は、前記第１元素を含まない、または、前記第１半導体領域における前記第１元素の濃度、前記第２半導体領域における前記第１元素の濃度、及び、前記第３半導体領域における前記第１元素の濃度のそれぞれは、前記第４半導体領域における前記第１元素の濃度よりも低い、前記第４半導体領域と、
    絶縁部であって、前記絶縁部は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含み、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において前記第４部分領域の一部と前記第５部分領域の一部との間にあり、前記第２絶縁領域は、前記第１方向において、前記第６部分領域と前記第３電極との間にあり、前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にある、前記絶縁部と、
    を備え、
    前記絶縁部は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５、ｘ４＜ｘ５）を含む第１膜を含み、
    前記第１膜は、第１膜部分、第２膜部分及び第３膜部分を含み、
    前記第１膜部分は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１方向において、前記第４部分領域の一部と前記第５部分領域の一部との間にあり、
    前記第２膜部分は、前記第１方向において、前記第６部分領域と前記第３電極との間にあり、
    前記第３膜部分は、前記第１方向において、前記第３電極と前記第１部分との間、前記第３電極と前記第８部分領域との間、及び、前記第３電極と前記第７部分領域との間にあり、
    前記第１部分の前記第２方向に沿う長さは、５０ｎｍ以上２００ｎｍ以下であり、
    前記第１部分は、前記第１半導体領域と前記第３半導体領域との間の一部に設けられている、半導体装置。
  3. 前記第１部分は、前記第３絶縁領域と接した、請求項１または２に記載の半導体装置。
  4. 前記第１絶縁領域の前記第１方向に沿う長さは、前記第１部分の前記第２方向に沿う長さよりも長い請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第３半導体領域は、第９部分領域を含み、前記第９部分領域は、前記第４部分領域と前記第６部分領域との間にあり、
    前記第４半導体領域は、第２部分をさらに含み、
    前記第２部分は、前記第４部分領域と前記第９部分領域との間にあり、
    前記第２絶縁領域の一部は、前記第１方向において、前記第２部分と前記第３電極との間、及び、前記第９部分領域と前記第３電極との間にある、請求項２に記載の半導体装置。
  6. 前記第１絶縁領域は、前記第３部分領域に対向する第１面を含み、
    前記第３絶縁領域は、前記第８部分領域に対向する第２面を含み、
    前記第１面と前記第２面との間の角度は、９５度を超え１２０度以下である、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第１絶縁領域は、前記第３部分領域に対向する第１面を含み、
    前記第３絶縁領域は、前記第８部分領域に対向する第２面を含み、
    前記第１面と前記第２面との間の角度は、８５度を超え９５度以下である、請求項１～５のいずれか１つに記載の半導体装置。
  8. 前記第１絶縁領域は、前記第３部分領域に対向する第１面を含み、
    前記第３絶縁領域は、前記第８部分領域に対向する第２面を含み、
    前記第１面と前記第２面との間の角度は、６０度を超え９０度未満である、請求項１～５のいずれか１つに記載の半導体装置。
  9. 前記第１部分は、前記第３絶縁領域と対向する第１対向面を含み、
    前記第１対向面は、前記第１半導体領域のｃ面と交差する、請求項１～５のいずれか１つに記載の半導体装置。
  10. 前記第１部分は、前記第３絶縁領域と対向する第１対向面を含み、
    前記第１対向面は、前記第１半導体領域のｍ面またはａ面に沿う、請求項１～５のいずれか１つに記載の半導体装置。
JP2020026311A 2019-09-02 2020-02-19 半導体装置 Active JP7458199B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019159474 2019-09-02
JP2019159474 2019-09-02

Publications (2)

Publication Number Publication Date
JP2021040121A JP2021040121A (ja) 2021-03-11
JP7458199B2 true JP7458199B2 (ja) 2024-03-29

Family

ID=74681364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020026311A Active JP7458199B2 (ja) 2019-09-02 2020-02-19 半導体装置

Country Status (2)

Country Link
US (1) US11251293B2 (ja)
JP (1) JP7458199B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12218232B2 (en) * 2021-08-25 2025-02-04 Kabushiki Kaisha Toshiba Semiconductor device including compound and nitride members

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210836A (ja) 2007-02-23 2008-09-11 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2010539712A (ja) 2007-09-12 2010-12-16 トランスフォーム インコーポレイテッド Ｉｉｉ族窒化物双方向スイッチ
JP2011124509A (ja) 2009-12-14 2011-06-23 Sharp Corp 半導体装置
JP2011529639A (ja) 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
US20130001646A1 (en) 2011-06-29 2013-01-03 Hrl Laboratories, Llc ALGaN/GaN HYBRID MOS-HFET
JP2013118343A (ja) 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2014011167A (ja) 2012-06-27 2014-01-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
JP2015130436A (ja) 2014-01-08 2015-07-16 富士通株式会社 半導体装置
JP2015176991A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2017162917A (ja) 2016-03-08 2017-09-14 富士通株式会社 化合物半導体装置及びその製造方法
JP2017195400A (ja) 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046824B2 (ja) * 1997-12-24 2008-02-13 ヤマハマリン株式会社 筒内噴射式２サイクルエンジン
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP6084357B2 (ja) 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US8680536B2 (en) * 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US9202906B2 (en) * 2013-03-14 2015-12-01 Northrop Grumman Systems Corporation Superlattice crenelated gate field effect transistor
WO2015004853A1 (ja) 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
JP6447231B2 (ja) 2015-02-24 2019-01-09 株式会社デンソー 半導体装置およびその製造方法
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
FR3050869B1 (fr) * 2016-04-29 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction de type normalement ouvert a tension de seuil elevee
JP7031282B2 (ja) * 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210836A (ja) 2007-02-23 2008-09-11 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2010539712A (ja) 2007-09-12 2010-12-16 トランスフォーム インコーポレイテッド Ｉｉｉ族窒化物双方向スイッチ
JP2011529639A (ja) 2008-07-31 2011-12-08 クリー インコーポレイテッド 常時オフ半導体デバイスおよびその作製方法
JP2011124509A (ja) 2009-12-14 2011-06-23 Sharp Corp 半導体装置
US20130001646A1 (en) 2011-06-29 2013-01-03 Hrl Laboratories, Llc ALGaN/GaN HYBRID MOS-HFET
JP2013118343A (ja) 2011-12-05 2013-06-13 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP2014011167A (ja) 2012-06-27 2014-01-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
JP2015130436A (ja) 2014-01-08 2015-07-16 富士通株式会社 半導体装置
JP2015176991A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2017162917A (ja) 2016-03-08 2017-09-14 富士通株式会社 化合物半導体装置及びその製造方法
JP2017195400A (ja) 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20210066486A1 (en) 2021-03-04
JP2021040121A (ja) 2021-03-11
US11251293B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
US11715778B2 (en) Semiconductor device
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
US11476336B2 (en) Semiconductor device
CN105280725B (zh) 一种氮化镓二极管及其制作方法
US9166040B2 (en) Semiconductor device
JP6126354B2 (ja) 半導体装置及びその製造方法
JP7458199B2 (ja) 半導体装置
CN103003930B (zh) 场效应晶体管
US20250040174A1 (en) Semiconductor device
JP6268007B2 (ja) 半導体装置
JP7203361B2 (ja) 双方向スイッチ素子
US20220384629A1 (en) Semiconductor device
US12087823B2 (en) Semiconductor device
US12119396B2 (en) Semiconductor device
WO2023176373A1 (ja) 半導体装置
JP6406274B2 (ja) 半導体装置
JP7438918B2 (ja) 半導体装置
US10629724B2 (en) Semiconductor device and method for manufacturing the same
US12237409B2 (en) Semiconductor device
JP7397978B2 (ja) 縦型電界効果トランジスタとその形成方法
US11444189B2 (en) Semiconductor device and method for manufacturing the same
US12154966B2 (en) Semiconductor device that includes a conductive member and an electrode and method for manufacturing the same
US20250056826A1 (en) Semiconductor device
US20230006058A1 (en) Semiconductor device
JP2024018881A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R151 Written notification of patent or utility model registration

Ref document number: 7458199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151