[go: up one dir, main page]

JP7450740B2 - Semiconductor device, semiconductor device manufacturing method, and power conversion device - Google Patents

Semiconductor device, semiconductor device manufacturing method, and power conversion device Download PDF

Info

Publication number
JP7450740B2
JP7450740B2 JP2022547478A JP2022547478A JP7450740B2 JP 7450740 B2 JP7450740 B2 JP 7450740B2 JP 2022547478 A JP2022547478 A JP 2022547478A JP 2022547478 A JP2022547478 A JP 2022547478A JP 7450740 B2 JP7450740 B2 JP 7450740B2
Authority
JP
Japan
Prior art keywords
socket
semiconductor device
terminal
metal member
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022547478A
Other languages
Japanese (ja)
Other versions
JPWO2022054560A1 (en
JPWO2022054560A5 (en
Inventor
貴雅 岩井
純司 藤野
知明 橋本
洋一 五藤
裕一郎 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022054560A1 publication Critical patent/JPWO2022054560A1/ja
Publication of JPWO2022054560A5 publication Critical patent/JPWO2022054560A5/ja
Application granted granted Critical
Publication of JP7450740B2 publication Critical patent/JP7450740B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置、半導体装置の製造方法および電力変換装置に関するものである。 The present disclosure relates to a semiconductor device, a method for manufacturing a semiconductor device, and a power conversion device.

電力用の半導体装置であるパワー半導体装置は、産業機器、家電製品および情報端末などの製品に広く用いられている。たとえば、特開２０１８－１２５４２３号公報（特許文献１）には、パワー半導体装置が記載されている。この公報に記載されたパワー半導体装置では、リードフレームおよび外部端子がモールドの側面から外側に突き出している。外部端子にはスルーホールが設けられている。スルーホールに相手方端子が挿入された状態で、外部端子に相手方端子がはんだ付けにより接続される。これにより、外部端子に相手方端子が電気的に接続される。 Power semiconductor devices, which are power semiconductor devices, are widely used in products such as industrial equipment, home appliances, and information terminals. For example, Japanese Unexamined Patent Publication No. 2018-125423 (Patent Document 1) describes a power semiconductor device. In the power semiconductor device described in this publication, the lead frame and external terminals protrude outward from the side surface of the mold. A through hole is provided in the external terminal. With the counterpart terminal inserted into the through hole, the counterpart terminal is connected to the external terminal by soldering. Thereby, the counterpart terminal is electrically connected to the external terminal.

特開２０１８－１２５４２３号公報JP 2018-125423 Publication

上記公報に記載されたパワー半導体装置では、外部端子がモールドの側面から外側に突き出しているため、半導体装置を小型化することが困難である。また、スルーホールに相手方端子が挿入された状態で、外部端子に相手方端子がはんだ付けにより接続されるため、外部端子に相手方端子を簡易に接続することが困難である。 In the power semiconductor device described in the above publication, the external terminals protrude outward from the side surface of the mold, making it difficult to miniaturize the semiconductor device. Further, since the other party terminal is connected to the external terminal by soldering while the other party terminal is inserted into the through hole, it is difficult to easily connect the other party terminal to the external terminal.

本開示は上記課題に鑑みてなされたものであり、その目的は、小型化することができ、かつ、簡易に接続することができる、半導体装置、半導体装置の製造方法および電力変換装置を提供することである。 The present disclosure has been made in view of the above problems, and an object thereof is to provide a semiconductor device, a method for manufacturing the semiconductor device, and a power conversion device that can be miniaturized and easily connected. That's true.

本開示の半導体装置は、半導体素子と、金属部材と、ソケットと、封止樹脂とを備えている。金属部材には、半導体素子が搭載されている。ソケットは、金属部材に電気的に接続されている。封止樹脂は、半導体素子および金属部材を封止する。封止樹脂は、半導体素子と金属部材とが互いに重なる方向において、第１面と、半導体素子に対して第１面と反対側に位置する第２面とを含んでいる。ソケットは、封止樹脂の第２面から露出するように配置されている。半導体素子と金属部材とが互いに重なる方向において、ソケットは、封止樹脂の外縁よりも内側に配置されている。ソケットは、電極端子と、電極端子が取り付けられたケースとを含んでいる。ケースは、天面と、天面から凹むように構成された凹部と、天面に設けられた溝を含んでいる。溝は、天面において凹部を取り囲むように構成されている。 A semiconductor device of the present disclosure includes a semiconductor element, a metal member, a socket, and a sealing resin. A semiconductor element is mounted on the metal member. The socket is electrically connected to the metal member. The sealing resin seals the semiconductor element and the metal member. The sealing resin includes a first surface and a second surface located on the opposite side of the first surface with respect to the semiconductor element in the direction in which the semiconductor element and the metal member overlap with each other. The socket is arranged so as to be exposed from the second surface of the sealing resin. In the direction in which the semiconductor element and the metal member overlap with each other, the socket is arranged inside the outer edge of the sealing resin. The socket includes an electrode terminal and a case to which the electrode terminal is attached. The case includes a top surface, a recess configured to be recessed from the top surface, and a groove provided in the top surface. The groove is configured to surround the recess on the top surface.

本開示の半導体装置によれば、半導体素子と金属部材とが互いに重なる方向において、ソケットは、封止樹脂の外縁よりも内側に配置されている。このため、半導体装置を小型化することができ、かつ簡易に接続することができる。 According to the semiconductor device of the present disclosure, the socket is arranged inside the outer edge of the sealing resin in the direction in which the semiconductor element and the metal member overlap with each other. Therefore, the semiconductor device can be miniaturized and connected easily.

実施の形態１に係る半導体装置の構成を概略的に示す断面図である。1 is a cross-sectional view schematically showing the configuration of a semiconductor device according to Embodiment 1. FIG. 実施の形態１に係る半導体装置の構成を概略的に示す斜視図である。1 is a perspective view schematically showing the configuration of a semiconductor device according to Embodiment 1. FIG. 図１に示されるソケットの構成を示す拡大断面図である。FIG. 2 is an enlarged sectional view showing the structure of the socket shown in FIG. 1. FIG. 図３のＩＶ－ＩＶ線に沿う断面図である。4 is a cross-sectional view taken along line IV-IV in FIG. 3. FIG. 実施の形態１に係る半導体装置の変形例１の構成を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the configuration of a first modification of the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の変形例２の構成を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the configuration of a second modification of the semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の製造方法における樹脂封止前の各部材が搭載されたフレームの構成を概略的に示す上面図である。FIG. 2 is a top view schematically showing the configuration of a frame on which various members are mounted before being resin-sealed in the method for manufacturing a semiconductor device according to the first embodiment. 図７のＶＩＩＩ部の拡大上面図である。8 is an enlarged top view of section VIII in FIG. 7. FIG. 実施の形態１に係る半導体装置の製造方法における上金型および下金型の内部空間に金属部材が配置された工程を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a step in which metal members are placed in the internal spaces of the upper mold and the lower mold in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の製造方法における封止樹脂が封入される工程を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a step of encapsulating a sealing resin in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１に係る半導体装置の変形例３におけるソケットの構成を概略的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing the structure of a socket in Modification 3 of the semiconductor device according to Embodiment 1; 実施の形態１に係る半導体装置の変形例３におけるソケットの構成を概略的に示す斜視図である。FIG. 7 is a perspective view schematically showing the structure of a socket in Modification 3 of the semiconductor device according to Embodiment 1; 実施の形態１に係る半導体装置の変形例４におけるソケットの構成を概略的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing the structure of a socket in Modification 4 of the semiconductor device according to Embodiment 1; 実施の形態１に係る半導体装置を電子部品に実装する方法を概略的に示す断面図である。3 is a cross-sectional view schematically showing a method of mounting the semiconductor device according to the first embodiment on an electronic component. FIG. 図１４に示されるソケットおよび相手型端子を示す拡大断面図である。15 is an enlarged sectional view showing the socket and mating terminal shown in FIG. 14. FIG. 実施の形態１に係る半導体装置の変形例５の構成を概略的に示す断面図である。12 is a cross-sectional view schematically showing the configuration of a fifth modification of the semiconductor device according to the first embodiment. FIG. 比較例の半導体装置の構成を概略的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the configuration of a semiconductor device of a comparative example. 実施の形態２に係る半導体装置の構成を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the configuration of a semiconductor device according to a second embodiment. 実施の形態３に係る半導体装置の構成を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing the configuration of a semiconductor device according to a third embodiment. 実施の形態４に係る半導体装置の製造方法を概略的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing a method for manufacturing a semiconductor device according to a fourth embodiment. 実施の形態５に係る半導体装置の構成を概略的に示す断面図である。12 is a cross-sectional view schematically showing the configuration of a semiconductor device according to a fifth embodiment. FIG. 実施の形態５に係る半導体装置の製造方法を概略的に示す断面図である。7 is a cross-sectional view schematically showing a method for manufacturing a semiconductor device according to a fifth embodiment. FIG. 実施の形態５に係る半導体装置の変形例の構成を概略的に示す断面図である。12 is a cross-sectional view schematically showing the configuration of a modified example of the semiconductor device according to the fifth embodiment. FIG. 実施の形態６に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。FIG. 7 is a block diagram showing the configuration of a power conversion system to which a power conversion device according to a sixth embodiment is applied.

以下、実施の形態について図に基づいて説明する。なお、以下においては、同一または相当する部分に同一の符号を付すものとし、重複する説明は繰り返さない。 Hereinafter, embodiments will be described based on the drawings. In addition, in the following, the same reference numerals are given to the same or corresponding parts, and overlapping explanations will not be repeated.

実施の形態１．
図１および図２を参照して、実施の形態１に係る半導体装置ＳＤの構成について説明する。図１は、実施の形態１に係る半導体装置ＳＤのｘｚ方向の断面図である。図２は、実施の形態１に係る半導体装置ＳＤの斜視図である。半導体装置ＳＤは、電力用の半導体装置である。つまり、半導体装置ＳＤは、パワー半導体装置である。 Embodiment 1.
The configuration of semiconductor device SD according to Embodiment 1 will be described with reference to FIGS. 1 and 2. FIG. 1 is a cross-sectional view in the xz direction of the semiconductor device SD according to the first embodiment. FIG. 2 is a perspective view of the semiconductor device SD according to the first embodiment. The semiconductor device SD is a power semiconductor device. That is, the semiconductor device SD is a power semiconductor device.

半導体装置ＳＤは、金属部材１に搭載された半導体素子５が封止樹脂（モールド樹脂）１１によって封止されることにより構成されている。半導体素子５は、たとえば、電力用の半導体素子であるパワー半導体素子５ａと、ＩＣ（Integrated Circuit）素子５ｂとを含んでいる。パワー半導体素子は、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。 The semiconductor device SD is configured by a semiconductor element 5 mounted on a metal member 1 and sealed with a sealing resin (mold resin) 11. The semiconductor element 5 includes, for example, a power semiconductor element 5a, which is a semiconductor element for power, and an IC (Integrated Circuit) element 5b. The power semiconductor element is, for example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

半導体装置ＳＤは、金属部材１と、ワイヤ４と、半導体素子５と、導電性接着剤６と、封止樹脂１１と、めっき部１７と、ソケットＳＴとを主に備えている。 The semiconductor device SD mainly includes a metal member 1, a wire 4, a semiconductor element 5, a conductive adhesive 6, a sealing resin 11, a plating part 17, and a socket ST.

金属部材１に半導体素子５が搭載されている。金属部材１にソケットＳＴが電気的に接続されている。金属部材１は、リードフレームＬＦである。金属部材１は、主端子（パワーリード端子）１ａと、信号端子（ＩＣリード端子）１ｂとを含んでいる。金属部材１の材料は、たとえば、銅である。パワーリード端子１ａは、ダイパッド２と、屈曲部１９とを含んでいる。 A semiconductor element 5 is mounted on a metal member 1. A socket ST is electrically connected to the metal member 1. The metal member 1 is a lead frame LF. The metal member 1 includes a main terminal (power lead terminal) 1a and a signal terminal (IC lead terminal) 1b. The material of the metal member 1 is, for example, copper. The power lead terminal 1a includes a die pad 2 and a bent portion 19.

導電性接着剤６は、たとえば、はんだ、銀ペーストなどである。導電性接着剤６は、導電性接着剤６ａ～６ｃを含んでいる。導電性接着剤６ａ～６ｃの種類は、同一であっても、異なっていてもよい。 The conductive adhesive 6 is, for example, solder, silver paste, or the like. The conductive adhesive 6 includes conductive adhesives 6a to 6c. The types of conductive adhesives 6a to 6c may be the same or different.

パワー半導体素子５ａは、主端子（パワーリード端子）１ａに搭載されている。パワーリード端子１ａのダイパッド２に導電性接着剤６ａを介してパワー半導体素子５ａが搭載されている。ＩＣ素子５ｂは、信号端子（ＩＣリード端子）１ｂに搭載されている。ＩＣリード端子１ｂに導電性接着剤６ｂを介してＩＣ素子５ｂが搭載されている。ＩＣリード端子１ｂに導電性接着剤６ｃを介してソケットＳＴが搭載されている。 The power semiconductor element 5a is mounted on the main terminal (power lead terminal) 1a. A power semiconductor element 5a is mounted on the die pad 2 of the power lead terminal 1a via a conductive adhesive 6a. The IC element 5b is mounted on the signal terminal (IC lead terminal) 1b. An IC element 5b is mounted on the IC lead terminal 1b via a conductive adhesive 6b. A socket ST is mounted on the IC lead terminal 1b via a conductive adhesive 6c.

封止樹脂１１は、半導体素子５および金属部材１を封止している。封止樹脂１１は、半導体素子５と金属部材１とが互いに重なる方向において、第１面Ｓ１と、第２面Ｓ２とを含んでいる。本実施の形態では、第１面Ｓ１は封止樹脂１１の下面であり、第２面Ｓ２は封止樹脂１１の上面である。半導体素子５と金属部材１とが互いに重なる方向において、第２面Ｓ２は、半導体素子５に対して第１面Ｓ１と反対側に位置している。 The sealing resin 11 seals the semiconductor element 5 and the metal member 1. The sealing resin 11 includes a first surface S1 and a second surface S2 in the direction in which the semiconductor element 5 and the metal member 1 overlap with each other. In this embodiment, the first surface S1 is the lower surface of the sealing resin 11, and the second surface S2 is the upper surface of the sealing resin 11. In the direction in which the semiconductor element 5 and the metal member 1 overlap with each other, the second surface S2 is located on the opposite side of the first surface S1 with respect to the semiconductor element 5.

また、封止樹脂１１は、ワイヤ４、めっき部１７を封止している。各部材はワイヤ４によって接続されている。これにより、電気回路が形成されている。ワイヤ４の材料は、たとえば、金、銀、銅、アルミニウムなどの金属である。ワイヤ４は、ワイヤ４ａ、４ｂを含んでいる。ワイヤ４ａは、パワー半導体素子５ａと、パワーリード端子１ａとを電気的に接続している。ワイヤ４ｂは、パワー半導体素子５ａと、ＩＣ素子５ｂとを電気的に接続している。ワイヤ４ａ、４ｂの材質およびワイヤ径は、同一であってもよく、異なっていてもよい。 Further, the sealing resin 11 seals the wire 4 and the plating portion 17. Each member is connected by a wire 4. This forms an electric circuit. The material of the wire 4 is, for example, a metal such as gold, silver, copper, or aluminum. The wire 4 includes wires 4a and 4b. The wire 4a electrically connects the power semiconductor element 5a and the power lead terminal 1a. The wire 4b electrically connects the power semiconductor element 5a and the IC element 5b. The materials and wire diameters of the wires 4a and 4b may be the same or different.

また、ワイヤ４ａ、４ｂが接続されるパワーリード端子１ａ上およびＩＣリード端子１ｂ上において、めっき部１７が構成されている。めっき部１７によって、ワイヤ４ａ、４ｂと、パワーリード端子１ａおよびＩＣリード端子１ｂとの接合力を向上させることができる。めっき部１７の材料は、たとえば、銀などの金属である。電極端子３が接続されるＩＣリード端子１ｂ上においてめっき部１７が構成されている。めっき部１７によって、導電性接着剤６ｃとＩＣリード端子１ｂとの接合力を向上させることができる。 Further, a plating portion 17 is formed on the power lead terminal 1a and the IC lead terminal 1b to which the wires 4a and 4b are connected. The plating portion 17 can improve the bonding strength between the wires 4a and 4b and the power lead terminal 1a and the IC lead terminal 1b. The material of the plating portion 17 is, for example, a metal such as silver. A plating portion 17 is formed on the IC lead terminal 1b to which the electrode terminal 3 is connected. The plating portion 17 can improve the bonding strength between the conductive adhesive 6c and the IC lead terminal 1b.

ソケットＳＴは、相手方端子に着脱可能に構成されている。ソケットＳＴは、はんだ付けを用いずに相手方端子に固定可能に構成されている。ソケットＳＴの周囲が封止樹脂１１で覆われている。ソケットＳＴは、封止樹脂１１の第２面Ｓ２から露出するように配置されている。ソケットＳＴは、電極端子３と、ケース７とを含んでいる。電極端子３は、ケース７に取り付けられている。電極端子３は、導電性接着剤６ｃを介してＩＣリード端子１ｂに接合されている。ソケットＳＴは、電極端子３が封止樹脂１１の第２面Ｓ２から露出するように構成されている。ＩＣリード端子１ｂのソケットＳＴと反対側の面は封止樹脂１１で覆われている。 The socket ST is configured to be detachable from the mating terminal. The socket ST is configured to be fixable to a mating terminal without soldering. The periphery of the socket ST is covered with a sealing resin 11. The socket ST is arranged so as to be exposed from the second surface S2 of the sealing resin 11. The socket ST includes an electrode terminal 3 and a case 7. The electrode terminal 3 is attached to the case 7. The electrode terminal 3 is bonded to the IC lead terminal 1b via a conductive adhesive 6c. The socket ST is configured such that the electrode terminal 3 is exposed from the second surface S2 of the sealing resin 11. The surface of the IC lead terminal 1b opposite to the socket ST is covered with a sealing resin 11.

半導体素子５と金属部材１とが互いに重なる方向において、ソケットＳＴは、封止樹脂１１の外縁１１ａよりも内側に配置されている。封止樹脂１１の外縁１１ａは、半導体素子５と金属部材１とが互いに重なる方向と交差する方向において、封止樹脂１１の外側の縁に位置する部分である。ソケットＳＴは、封止樹脂１１の側面よりも内側に配置されている。ソケットＳＴは、封止樹脂１１の第２面Ｓ２の面内に配置されている。 In the direction in which the semiconductor element 5 and the metal member 1 overlap with each other, the socket ST is arranged inside the outer edge 11a of the sealing resin 11. The outer edge 11a of the sealing resin 11 is a portion located at the outer edge of the sealing resin 11 in a direction intersecting the direction in which the semiconductor element 5 and the metal member 1 overlap with each other. The socket ST is arranged inside the side surface of the sealing resin 11. The socket ST is arranged within the second surface S2 of the sealing resin 11.

図１および図３を参照して、本実施の形態では、ソケットＳＴは、凹ソケットである。ケース７は凹部ＲＰを含んでいる。電極端子３は、凹部ＲＰの底を貫通するように構成されている。電極端子３の先端ＴＰは、ケース７の凹部ＲＰに配置されている。電極端子３の先端ＴＰは、ケース７から露出している。電極端子３の先端ＴＰは、封止樹脂１１の第２面Ｓ２よりも第１面Ｓ１側に位置している。つまり、半導体装置ＳＤの先端ＴＰは、封止樹脂１１の第２面Ｓ２から突出していない。 Referring to FIGS. 1 and 3, in this embodiment, socket ST is a concave socket. Case 7 includes a recess RP. The electrode terminal 3 is configured to penetrate through the bottom of the recess RP. The tip TP of the electrode terminal 3 is arranged in the recess RP of the case 7. The tip TP of the electrode terminal 3 is exposed from the case 7. The tip TP of the electrode terminal 3 is located closer to the first surface S1 than the second surface S2 of the sealing resin 11. That is, the tip TP of the semiconductor device SD does not protrude from the second surface S2 of the sealing resin 11.

図３および図４を参照して、電極端子３は、ｘｚ平面で見たときに、Ｌ字型に屈曲していることが望ましい。電極端子３がＬ字形状に屈曲することで、ＩＣリード端子１ｂとの接合面積を大きくすることが可能となる。また、電極端子３のｘｖ方向の断面は長方形になっていることが望ましい。電極端子３の断面が円形ではなく長方形であることで、ＩＣリード端子１ｂとの接合部の面積が大きくなる。これにより、導電性接着剤６ｃの濡れ性が良好となるため、接合部の信頼性が増向上する。また、電極端子３のｙ方向の幅は、ＩＣリード端子１ｂの太さに近い寸法であることが望ましい。具体的には、電極端子３のｙ方向の幅は、０．２ｍｍ以上１．０ｍｍ以下程度が望ましい。 Referring to FIGS. 3 and 4, electrode terminal 3 is desirably bent in an L-shape when viewed in the xz plane. By bending the electrode terminal 3 into an L-shape, it is possible to increase the bonding area with the IC lead terminal 1b. Further, it is desirable that the cross section of the electrode terminal 3 in the xv direction is rectangular. Since the cross section of the electrode terminal 3 is not circular but rectangular, the area of the joint with the IC lead terminal 1b is increased. This improves the wettability of the conductive adhesive 6c, thereby improving the reliability of the joint. Further, it is desirable that the width of the electrode terminal 3 in the y direction is close to the thickness of the IC lead terminal 1b. Specifically, the width of the electrode terminal 3 in the y direction is preferably about 0.2 mm or more and 1.0 mm or less.

図５を参照して、実施の形態１に係る半導体装置ＳＤの変形例１について説明する。実施の形態１に係る半導体装置ＳＤの変形例１では、半導体装置ＳＤは、絶縁部材１４ａと、金属部１５ａとを含んでいる。絶縁部材１４ａは、ダイパッド２に接している。絶縁部材１４ａの材料は、たとえば、エポキシ樹脂などである。金属部１５ａは、絶縁部材１４ａに接している。金属部１５ａは、封止樹脂１１の第１面Ｓ１から露出するように構成されている。金属部１５ａの材料は、たとえば、銅などの金属である。 With reference to FIG. 5, a first modification of the semiconductor device SD according to the first embodiment will be described. In a first modification of the semiconductor device SD according to the first embodiment, the semiconductor device SD includes an insulating member 14a and a metal portion 15a. The insulating member 14a is in contact with the die pad 2. The material of the insulating member 14a is, for example, epoxy resin. The metal portion 15a is in contact with the insulating member 14a. The metal portion 15a is configured to be exposed from the first surface S1 of the sealing resin 11. The material of the metal portion 15a is, for example, metal such as copper.

図６を参照して、実施の形態２に係る半導体装置ＳＤの変形例２について説明する。実施の形態１に係る半導体装置ＳＤでは、半導体装置ＳＤは、ダイパッド２の代わりに、絶縁基板１８を含んでいる。絶縁基板１８は、絶縁部材１４ｂと、金属部１５ｂと、金属パターン１６とを含んでいる。絶縁部材１４ｂの封止樹脂１１の第１面Ｓ１側の面に、金属部１５ｂが設けられている。金属部１５ｂは、封止樹脂１１の第１面Ｓ１から露出するように構成されている。絶縁部材１４ｂの封止樹脂１１の第２面Ｓ２側の面に、金属パターン１６が設けられている。金属パターン１６に、パワー半導体素子５ａが導電性接着剤６ａおよびめっき部１７を介して接続されている。また、金属パターン１６にワイヤ４ａが接続されている。 With reference to FIG. 6, a second modification of the semiconductor device SD according to the second embodiment will be described. In the semiconductor device SD according to the first embodiment, the semiconductor device SD includes an insulating substrate 18 instead of the die pad 2. The insulating substrate 18 includes an insulating member 14b, a metal portion 15b, and a metal pattern 16. A metal portion 15b is provided on the surface of the insulating member 14b on the first surface S1 side of the sealing resin 11. The metal portion 15b is configured to be exposed from the first surface S1 of the sealing resin 11. A metal pattern 16 is provided on the surface of the insulating member 14b on the second surface S2 side of the sealing resin 11. A power semiconductor element 5a is connected to the metal pattern 16 via a conductive adhesive 6a and a plating portion 17. Further, a wire 4a is connected to the metal pattern 16.

次に、図７～図１１を参照して、実施の形態１に係る半導体装置ＳＤの製造方法について説明する。 Next, a method for manufacturing the semiconductor device SD according to the first embodiment will be described with reference to FIGS. 7 to 11.

図７を参照して、複数の半導体装置ＳＤのリードフレームＬＦが互いに連結されている。図７は、樹脂封止前の各部材が搭載されたリードフレームＬＦを示している。図７では、見やすくするため、ワイヤ４は図示されていない。図７および図８では、めっき部１７は、見やすくするため、ハッチングにより示されている。 Referring to FIG. 7, lead frames LF of a plurality of semiconductor devices SD are connected to each other. FIG. 7 shows the lead frame LF on which each member is mounted before resin sealing. In FIG. 7, the wire 4 is not shown for clarity. In FIGS. 7 and 8, the plated portion 17 is shown by hatching for easier viewing.

図８を参照して、１つの半導体装置ＳＤのリードフレームＬＦが示されている。図８では、ソケットＳＴの外形が一点鎖線で示されている。金属板のエッチングまたは打ち抜きによって、パワーリード端子１ａと、ＩＣリード端子１ｂとが形成された後、曲げ金型を用いた曲げ加工によって屈曲部１９が形成される。続いて、ＩＣリード端子１ｂ上にＩＣ素子５ｂが導電性接着剤６ｂを介して接着される。ＩＣリード端子１ｂ上にソケットＳＴの電極端子３が導電性接着剤６ｃを介して接合される。 Referring to FIG. 8, a lead frame LF of one semiconductor device SD is shown. In FIG. 8, the outer shape of the socket ST is shown by a chain line. After the power lead terminal 1a and the IC lead terminal 1b are formed by etching or punching a metal plate, the bent portion 19 is formed by bending using a bending die. Subsequently, the IC element 5b is bonded onto the IC lead terminal 1b via the conductive adhesive 6b. The electrode terminal 3 of the socket ST is bonded onto the IC lead terminal 1b via a conductive adhesive 6c.

ソケットＳＴの下に配置されためっき部１７は、ｙ方向に２列に互い違いに配置されている。めっき部１７が１列に配置されるよりも２列に配置されることによって、ソケットＳＴを傾きが少ない状態で導電性接着剤６ｃによりめっき部１７に接合することが可能になる。ＩＣリード端子１ｂのパターンによっては、めっき部１７は３列以上でもよい。また、ソケットＳＴは複数に分割されてもよい。 The plated portions 17 arranged under the socket ST are arranged in two rows in the y direction alternately. By arranging the plated parts 17 in two rows rather than in one row, it becomes possible to join the socket ST to the plated part 17 with the conductive adhesive 6c with less inclination. Depending on the pattern of the IC lead terminals 1b, the plating portions 17 may be arranged in three or more rows. Further, the socket ST may be divided into a plurality of parts.

ダイパッド２上にパワー半導体素子５ａが導電性接着剤６ａを介して接合される。続いて、ワイヤ４ａ、４ｂが接続される。 A power semiconductor element 5a is bonded onto the die pad 2 via a conductive adhesive 6a. Subsequently, wires 4a and 4b are connected.

続いて、トランスファーモールド手法を用いた樹脂封止について説明する。
図９を参照して、下金型８と上金型９との間に設けられた内部空間ＩＳに、半導体素子５およびソケットＳＴが搭載された金属部材１が配置される。プランジャー１０上にタブレット樹脂２０が搭載される。リードフレームＬＦが下金型８および上金型９を用いて型閉めされる。 Next, resin sealing using a transfer molding method will be explained.
Referring to FIG. 9, metal member 1 on which semiconductor element 5 and socket ST are mounted is arranged in internal space IS provided between lower mold 8 and upper mold 9. A tablet resin 20 is mounted on the plunger 10. Lead frame LF is closed using lower mold 8 and upper mold 9.

図１０を参照して、型閉めの後、プランジャー１０が上昇することで、タブレット樹脂２０を溶融させながら封止樹脂１１が注入される。このとき、ソケットＳＴの内側に樹脂が侵入しないように、ソケットＳＴの上面が隙間なく上金型９に接していることが望ましい。しかし、±数μｍの精度で導電性接着剤６ｃの厚さおよびＩＣリード端子１ｂの平行度を管理することは難しい。そこで、下金型８からｚ方向に摺動する可動ピン２１が用いられてもよい。 Referring to FIG. 10, after the mold is closed, plunger 10 is raised to inject sealing resin 11 while melting tablet resin 20. At this time, it is desirable that the upper surface of the socket ST be in contact with the upper mold 9 without any gap so that the resin does not enter the inside of the socket ST. However, it is difficult to control the thickness of the conductive adhesive 6c and the parallelism of the IC lead terminals 1b with an accuracy of ±several μm. Therefore, a movable pin 21 that slides in the z direction from the lower mold 8 may be used.

本実施の形態では、半導体素子５およびソケットＳＴが上金型９に向かい合い、金属部材１が可動ピン２１を挟んで下金型８に向かい合い、かつ可動ピン２１により金属部材１が上金型９に向けて押されることでソケットＳＴが上金型９に押し付けられた状態で、内部空間ＩＳに封止樹脂１１が封入される。 In this embodiment, the semiconductor element 5 and the socket ST face the upper mold 9, the metal member 1 faces the lower mold 8 with the movable pin 21 in between, and the metal member 1 is moved by the movable pin 21 to the upper mold 9. When the socket ST is pressed toward the upper mold 9, the sealing resin 11 is sealed in the internal space IS.

樹脂封止中にソケットＳＴが上金型９に押し付けられることでソケットＳＴの内側への封止樹脂１１の侵入を抑制することが可能になる。可動ピン２１は複数本用いられてもよい。封止樹脂１１が充填されるまで、可動ピン２１は、ソケットＳＴまたはソケットＳＴの下のＩＣリード端子１ｂを押さえる。封止樹脂１１の充填完了後、封止樹脂１１の硬化前に、可動ピン２１が引き抜かれ、下金型８内に収納されることが望ましい。 By pressing the socket ST against the upper mold 9 during resin sealing, it becomes possible to suppress the sealing resin 11 from entering into the inside of the socket ST. A plurality of movable pins 21 may be used. The movable pin 21 presses the socket ST or the IC lead terminal 1b below the socket ST until the sealing resin 11 is filled. After filling of the sealing resin 11 is completed and before the sealing resin 11 hardens, the movable pin 21 is preferably pulled out and housed in the lower mold 8.

樹脂封止後に、パワーリード端子１ａおよびＩＣリード端子１ｂの余剰部分が切断される。また、パワーリード端子１ａに曲げ加工が施される。これにより、半導体装置ＳＤは、図２に示される外観形状となる。 After resin sealing, the excess portions of the power lead terminal 1a and the IC lead terminal 1b are cut off. Further, the power lead terminal 1a is subjected to a bending process. Thereby, the semiconductor device SD has the external shape shown in FIG. 2.

図１１および図１２を参照して、実施の形態１に係る半導体装置ＳＤの変形例３について説明する。実施の形態１に係る半導体装置ＳＤの変形例３では、ケース７は、天面ＴＳと、凹部ＲＰと、溝２２とを含んでいる。天面ＴＳは、封止樹脂１１の第２面Ｓ２に沿うように構成されている。凹部ＲＰは、天面ＴＳから凹むように構成されている。溝２２は、天面ＴＳに設けられている。溝２２は、天面ＴＳにおいて凹部ＲＰを取り囲むように構成されている。 A third modification of the semiconductor device SD according to the first embodiment will be described with reference to FIGS. 11 and 12. In the third modification of the semiconductor device SD according to the first embodiment, the case 7 includes a top surface TS, a recess RP, and a groove 22. The top surface TS is configured along the second surface S2 of the sealing resin 11. The recessed portion RP is configured to be recessed from the top surface TS. The groove 22 is provided on the top surface TS. The groove 22 is configured to surround the recess RP on the top surface TS.

本実施の形態では、ケース７の天面ＴＳは、ケース７の上面である。溝２２は複数列でもよい。ソケットＳＴと上金型９との隙間から侵入する封止樹脂１１が溝２２に溜め込まれることによって、流動抵抗が上昇するため、ソケットＳＴの内側まで封止樹脂１１が侵入することが抑制される。また、ソケットＳＴと上金型９との接触する面積が小さくなることによって、可動ピン２１によりソケットＳＴが上金型９に押し付けられた際に面圧が上昇し、ソケットＳＴと上金型９との隙間をより小さくすることができる。 In this embodiment, the top surface TS of the case 7 is the top surface of the case 7. The grooves 22 may be arranged in multiple rows. The sealing resin 11 that enters from the gap between the socket ST and the upper mold 9 is collected in the groove 22, increasing the flow resistance, so that the sealing resin 11 is prevented from entering the inside of the socket ST. . In addition, since the contact area between the socket ST and the upper mold 9 becomes smaller, the surface pressure increases when the socket ST is pressed against the upper mold 9 by the movable pin 21, and the contact area between the socket ST and the upper mold 9 increases. The gap between the two can be made smaller.

図１３を参照して、実施の形態１に係る半導体装置ＳＤの変形例４について説明する。実施の形態１に係る半導体装置ＳＤの変形例４では、ソケットＳＴのケース７の先端部２３は、熱可塑性樹脂により構成されている。ケース７の先端部２３は、上金型９に接する部分である。熱可塑性樹脂は、樹脂封止中の下金型８および上金型９の温度で軟化する材質が望ましい。この温度は、たとえば、１６０℃以上１８０℃以下である。ソケットＳＴが上金型９に接した際に熱可塑性樹脂が軟化してソケットＳＴと上金型９との隙間が無くなることによって、ソケットＳＴの内側への樹脂の侵入を抑制することができる。 With reference to FIG. 13, a fourth modification of the semiconductor device SD according to the first embodiment will be described. In the fourth modification of the semiconductor device SD according to the first embodiment, the tip portion 23 of the case 7 of the socket ST is made of thermoplastic resin. The distal end portion 23 of the case 7 is a portion that comes into contact with the upper mold 9. The thermoplastic resin is preferably a material that softens at the temperature of the lower mold 8 and upper mold 9 during resin sealing. This temperature is, for example, 160°C or more and 180°C or less. When the socket ST comes into contact with the upper mold 9, the thermoplastic resin softens and the gap between the socket ST and the upper mold 9 disappears, thereby suppressing the resin from entering inside the socket ST.

次に、図１４および図１５を参照して、実施の形態１に係る半導体装置ＳＤを電子回路基板２４に実装する方法について説明する。 Next, a method for mounting the semiconductor device SD according to the first embodiment on the electronic circuit board 24 will be described with reference to FIGS. 14 and 15.

電子回路基板２４には、相手方端子２５が実装されている。相手方端子２５は、ソケットＳＴに対応する形状を有している。本実施の形態では、相手方端子２５は凸ソケットである。凸ソケットは、本体部ＭＰと、凸部ＰＰとを含んでいる。本体部ＭＰは、電子回路基板２４に取り付けられている。凸部ＰＰは、本体部ＭＰから電子回路基板２４とは反対側に突出している。凸部ＰＰは、ソケットＳＴの凹部ＲＰに挿入されるように構成されている。本体部ＭＰは、凸部ＰＰがソケットＳＴの凹部ＲＰに挿入された状態でケース７の上面に当たるように構成されている。ソケットＳＴの凹部ＲＰの深さＤは、凸部ＰＰの高さＨより大きい寸法を有している。 A counterpart terminal 25 is mounted on the electronic circuit board 24 . The counterpart terminal 25 has a shape corresponding to the socket ST. In this embodiment, the counterpart terminal 25 is a convex socket. The convex socket includes a main body part MP and a convex part PP. Main body part MP is attached to electronic circuit board 24. The protrusion PP protrudes from the main body MP to the side opposite to the electronic circuit board 24. The protrusion PP is configured to be inserted into the recess RP of the socket ST. The main body part MP is configured so that the protrusion PP contacts the upper surface of the case 7 in a state where the protrusion PP is inserted into the recess RP of the socket ST. The depth D of the recess RP of the socket ST is larger than the height H of the protrusion PP.

相手方端子２５内部で導電性の部材でコーティングされた端子挿入部２７ａに、ソケットＳＴの電極端子３が挿入される。同時に、電子回路基板２４内で導電性の部材でコーティングされた端子挿入部２７ｂに、パワーリード端子１ａが挿入される。パワーリード端子１ａは、挿入後にはんだ付けされることが望ましい。最後に、放熱部材２６が図示しない放熱性グリース等を介して半導体装置ＳＤに接着またはネジ止めされる。放熱部材２６の材料は、アルミニウム等である。 The electrode terminal 3 of the socket ST is inserted into the terminal insertion portion 27a coated with a conductive member inside the counterpart terminal 25. At the same time, the power lead terminal 1a is inserted into the terminal insertion portion 27b coated with a conductive member within the electronic circuit board 24. It is desirable that the power lead terminal 1a be soldered after insertion. Finally, the heat dissipating member 26 is bonded or screwed to the semiconductor device SD via heat dissipating grease (not shown) or the like. The material of the heat radiating member 26 is aluminum or the like.

図１６を参照して、実施の形態１に係る半導体装置ＳＤの変形例５について説明する。実施の形態１に係る半導体装置ＳＤの変形例５では、パワーリード端子１ａは、電子回路基板２４に表面実装されている。パワーリード端子１ａは、屈曲している。パワーリード端子１ａは、電子回路基板２４の表面に沿うように構成されている。 With reference to FIG. 16, a fifth modification of the semiconductor device SD according to the first embodiment will be described. In the fifth modification of the semiconductor device SD according to the first embodiment, the power lead terminal 1a is surface mounted on the electronic circuit board 24. The power lead terminal 1a is bent. The power lead terminal 1a is configured along the surface of the electronic circuit board 24.

次に、実施の形態１に係る半導体装置ＳＤの作用効果について比較例と対比して説明する。 Next, the effects of the semiconductor device SD according to the first embodiment will be explained in comparison with a comparative example.

図１７を参照して、比較例の半導体装置ＳＤは、ソケットＳＴを備えていない。比較例の半導体装置ＳＤにおいては、パワーリード端子１ａと同時に、電子回路基板２４内で導電性の部材でコーティングされた端子挿入部２７ｂに、ＩＣリード端子１ｂが挿入される。ＩＣリード端子１ｂが端子挿入部２７ｂに挿入された状態でＩＣリード端子１ｂは端子挿入部２７ｂにはんだ付けにより接続される。比較例の半導体装置ＳＤでは、ＩＣリード端子１ｂが封止樹脂１１の側面から外側に突き出している。 Referring to FIG. 17, the semiconductor device SD of the comparative example does not include a socket ST. In the semiconductor device SD of the comparative example, the IC lead terminal 1b is inserted into the terminal insertion portion 27b coated with a conductive member within the electronic circuit board 24 at the same time as the power lead terminal 1a. With the IC lead terminal 1b inserted into the terminal insertion portion 27b, the IC lead terminal 1b is connected to the terminal insertion portion 27b by soldering. In the semiconductor device SD of the comparative example, the IC lead terminal 1b protrudes outward from the side surface of the sealing resin 11.

これに対して、実施の形態１に係る半導体装置ＳＤによれば、半導体素子５と金属部材１とが互いに重なる方向において、ソケットＳＴは、封止樹脂１１の外縁１１ａよりも内側に配置されている。したがって、ソケットＳＴが封止樹脂１１の側面から外側に突き出さないため、半導体装置ＳＤを小型化することができる。また、半導体装置ＳＤは、ソケットＳＴにより接続されるため、はんだ付けにより接続されない。このため、簡易に接続することができる。よって、半導体装置ＳＤを小型化することができ、かつ簡易に接続することができる。 On the other hand, according to the semiconductor device SD according to the first embodiment, the socket ST is arranged inside the outer edge 11a of the sealing resin 11 in the direction in which the semiconductor element 5 and the metal member 1 overlap with each other. There is. Therefore, since the socket ST does not protrude outward from the side surface of the sealing resin 11, the semiconductor device SD can be downsized. Further, since the semiconductor device SD is connected by the socket ST, it is not connected by soldering. Therefore, connection can be made easily. Therefore, the semiconductor device SD can be downsized and easily connected.

また、実施の形態１に係る半導体装置ＳＤによれば、ＩＣリード端子１ｂが実装される面積の分、電子回路基板２４の面積を小さくすることが可能になる。このため、コストを低減することが可能になる。さらに、高密度化が可能になる。また、１つの半導体装置のリードフレームＬＦが複数列連結されて１つのリードフレームＬＦとなるため、ＩＣリード端子１ｂが短くなることによって、１つのリードフレームＬＦあたりの取れ数を増やすことができる。このため、生産性が向上する。 Furthermore, according to the semiconductor device SD according to the first embodiment, it is possible to reduce the area of the electronic circuit board 24 by the area on which the IC lead terminals 1b are mounted. Therefore, it becomes possible to reduce costs. Furthermore, higher density becomes possible. Furthermore, since a plurality of lead frames LF of one semiconductor device are connected in a plurality of rows to form one lead frame LF, the IC lead terminals 1b are shortened, so that the number of leads per one lead frame LF can be increased. Therefore, productivity is improved.

また、実施の形態１に係る半導体装置ＳＤでは、ソケットＳＴの周囲が封止樹脂１１で覆われていることによって、ソケットＳＴがＩＣリード端子１ｂからはがれにくくなる。これにより、信頼性が向上する。したがって、ソケットＳＴと相手方端子２５との挿抜が複数回可能である。 Furthermore, in the semiconductor device SD according to the first embodiment, since the periphery of the socket ST is covered with the sealing resin 11, the socket ST becomes difficult to peel off from the IC lead terminal 1b. This improves reliability. Therefore, the socket ST and the mating terminal 25 can be inserted and removed multiple times.

実施の形態１に係る半導体装置ＳＤによれば、半導体素子５は、パワー半導体素子５ａを含んでいる。このため、パワー半導体装置としての半導体装置ＳＤを小型化することができる。 According to the semiconductor device SD according to the first embodiment, the semiconductor element 5 includes a power semiconductor element 5a. Therefore, the semiconductor device SD as a power semiconductor device can be downsized.

実施の形態１に係る半導体装置ＳＤによれば、金属部材１は、リードフレームＬＦである。このため、リードフレームＬＦに大電流を流すことが可能である。 According to the semiconductor device SD according to the first embodiment, the metal member 1 is the lead frame LF. Therefore, it is possible to cause a large current to flow through the lead frame LF.

実施の形態１に係る半導体装置ＳＤによれば、ケース７の溝２２は、天面ＴＳにおいて凹部ＲＰを取り囲むように構成されている。このため、天面ＴＳと上金型９との隙間からソケットＳＴの内側に向けて侵入する封止樹脂１１が溝２２に溜め込まれる。これにより、樹脂封止時にソケットＳＴの内側に封止樹脂１１が侵入することを抑制することが可能になる。 According to the semiconductor device SD according to the first embodiment, the groove 22 of the case 7 is configured to surround the recess RP in the top surface TS. Therefore, the sealing resin 11 that enters into the socket ST from the gap between the top surface TS and the upper mold 9 is accumulated in the groove 22. This makes it possible to suppress the sealing resin 11 from entering inside the socket ST during resin sealing.

実施の形態１に係る半導体装置ＳＤによれば、ケース７の先端部２３は、熱可塑性樹脂により構成されている。このため、ケース７の先端部２３が上金型９に接した際に、熱可塑性樹脂が軟化することにより先端部２３と上金型９との隙間が埋められる。これにより、樹脂封止時に先端部２３と上金型９との隙間からソケットＳＴの内側に封止樹脂１１が侵入することを抑制することが可能となる。 According to the semiconductor device SD according to the first embodiment, the tip portion 23 of the case 7 is made of thermoplastic resin. Therefore, when the tip 23 of the case 7 comes into contact with the upper mold 9, the gap between the tip 23 and the upper mold 9 is filled by softening the thermoplastic resin. This makes it possible to suppress the sealing resin 11 from entering into the inside of the socket ST through the gap between the tip portion 23 and the upper mold 9 during resin sealing.

実施の形態１に係る半導体装置ＳＤの製造方法によれば、半導体素子５およびソケットＳＴが上金型９に向かい合い、金属部材１が可動ピン２１を挟んで下金型８に向かい合い、かつ可動ピン２１により金属部材１が上金型９に向けて押されることでソケットＳＴが上金型９に押し付けられた状態で、内部空間ＩＳに封止樹脂１１が封入される。このため、樹脂封止時にソケットＳＴと上金型９との隙間からソケットＳＴの内側に封止樹脂１１が侵入することを抑制することが可能になる。 According to the method for manufacturing the semiconductor device SD according to the first embodiment, the semiconductor element 5 and the socket ST face the upper mold 9, the metal member 1 faces the lower mold 8 with the movable pin 21 in between, and the movable pin 21 pushes the metal member 1 toward the upper mold 9, so that the socket ST is pressed against the upper mold 9, and the sealing resin 11 is sealed in the internal space IS. Therefore, it is possible to suppress the sealing resin 11 from entering into the inside of the socket ST through the gap between the socket ST and the upper mold 9 during resin sealing.

実施の形態２．
実施の形態２は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 2.
Embodiment 2 has the same configuration, manufacturing method, and effect as Embodiment 1 described above, unless otherwise specified. Therefore, the same components as those in the first embodiment described above are denoted by the same reference numerals, and the description thereof will not be repeated.

図１８を参照して、実施の形態２に係る半導体装置ＳＤの構成について説明する。図１８は、実施の形態２に係る半導体装置ＳＤのｘｚ方向の断面図である。 The configuration of the semiconductor device SD according to the second embodiment will be described with reference to FIG. 18. FIG. 18 is a cross-sectional view in the xz direction of the semiconductor device SD according to the second embodiment.

実施の形態２に係る半導体装置ＳＤは、ソケットＳＴは、第１ソケットＳＴ１と、第２ソケットＳＴ２とを含んでいる。本実施の形態では、第１ソケットＳＴ１および第２ソケットＳＴ２の各々は、凹ソケットである。第１ソケットＳＴ１は、信号端子（ＩＣリード端子１ｂ）に接続されている。第２ソケットＳＴ２は、主端子（パワーリード端子１ａ）に接続されている。第２ソケットＳＴ２内の電極端子３は、１列よりも複数列の方が望ましい。１本のパワーリード端子１ａに対して複数本の電極端子３を接続することによって、より大電流を流すことが可能になる。 In the semiconductor device SD according to the second embodiment, the socket ST includes a first socket ST1 and a second socket ST2. In this embodiment, each of the first socket ST1 and the second socket ST2 is a concave socket. The first socket ST1 is connected to a signal terminal (IC lead terminal 1b). The second socket ST2 is connected to the main terminal (power lead terminal 1a). It is preferable that the electrode terminals 3 in the second socket ST2 are arranged in multiple rows rather than in one row. By connecting a plurality of electrode terminals 3 to one power lead terminal 1a, it becomes possible to flow a larger current.

次に、実施の形態２に係る半導体装置ＳＤの作用効果について説明する。
実施の形態２に係る半導体装置ＳＤによれば、第１ソケットＳＴ１は、ＩＣリード端子１ｂに接続されている。第２ソケットＳＴ２は、パワーリード端子１ａに接続されている。したがって、第１ソケットＳＴ１および第２ソケットＳＴ２の両方が封止樹脂１１の側面から外側に突き出さないため、半導体装置ＳＤをさらに小型化することができる。また、半導体装置ＳＤは、第１ソケットＳＴ１および第２ソケットＳＴ２により接続されるため、はんだ付けにより接続されない。このため、さらに簡易に接続することができる。 Next, the effects of the semiconductor device SD according to the second embodiment will be explained.
According to the semiconductor device SD according to the second embodiment, the first socket ST1 is connected to the IC lead terminal 1b. The second socket ST2 is connected to the power lead terminal 1a. Therefore, since neither the first socket ST1 nor the second socket ST2 protrudes outward from the side surface of the sealing resin 11, the semiconductor device SD can be further miniaturized. Moreover, since the semiconductor device SD is connected by the first socket ST1 and the second socket ST2, it is not connected by soldering. Therefore, connection can be made even more easily.

また、実施の形態２に係る半導体装置ＳＤによれば、ＩＣリード端子１ｂに加えてパワーリード端子１ａが実装される面積の分、電子回路基板２４の面積を小さくすることが可能になる。このため、コストを低減することが可能になる。また、パワーリード端子１ａが短くなることによって、１つのリードフレームＬＦあたりの取れ数を増やすことができる。このため、生産性が向上する。 Furthermore, according to the semiconductor device SD according to the second embodiment, it is possible to reduce the area of the electronic circuit board 24 by the area in which the power lead terminals 1a are mounted in addition to the IC lead terminals 1b. Therefore, it becomes possible to reduce costs. Further, by shortening the power lead terminal 1a, the number of leads per lead frame LF can be increased. Therefore, productivity is improved.

また、電子回路基板２４に半導体装置ＳＤが実装される際に、はんだを使用する必要がなくなる。このため、凹ソケットと凸ソケットとが接着剤レスで接続される。このため、部材が少なくすることができるとともに、工数を削減して生産性を向上することができる。 Further, when the semiconductor device SD is mounted on the electronic circuit board 24, there is no need to use solder. Therefore, the concave socket and the convex socket are connected without adhesive. Therefore, the number of members can be reduced, the number of man-hours can be reduced, and productivity can be improved.

また、従来、電子回路基板２４に全ての部材が搭載された後に、電子回路基板２４が検査工程で不良となると全て破棄されていた。実施の形態２に係る半導体装置ＳＤは、電子回路基板２４に接着剤レスで接続されているため、半導体装置ＳＤのみ外して別の電子回路基板２４に付け替えることが可能になる。このため、半導体装置ＳＤの廃棄量が低減する。 Furthermore, conventionally, after all the components have been mounted on the electronic circuit board 24, if the electronic circuit board 24 becomes defective in an inspection process, it is all discarded. Since the semiconductor device SD according to the second embodiment is connected to the electronic circuit board 24 without adhesive, it becomes possible to remove only the semiconductor device SD and replace it with another electronic circuit board 24. Therefore, the amount of waste of semiconductor devices SD is reduced.

パワーリード端子１ａが切断されることで外部に露出する端子露出部２８は、液状封止材等で覆れてもよい。パワーリード端子１ａが露出している場合、放熱部材２６が接する封止樹脂１１の第１面Ｓ１とパワーリード端子１ａとの沿面距離２９が短いため、高電圧で短絡が発生する。このため、動作電圧に制約がある。パワーリード端子１ａが露出しないようにし、電極端子３が封止樹脂１１の第２面Ｓ２の方向に突出することによって、沿面距離２９が長くなる。これにより、高電圧で動作させることが可能になる。 The terminal exposed portion 28 exposed to the outside when the power lead terminal 1a is cut may be covered with a liquid sealant or the like. When the power lead terminal 1a is exposed, the creepage distance 29 between the power lead terminal 1a and the first surface S1 of the sealing resin 11 in contact with the heat dissipation member 26 is short, so that a short circuit occurs at high voltage. Therefore, there are restrictions on the operating voltage. By preventing the power lead terminal 1a from being exposed and causing the electrode terminal 3 to protrude in the direction of the second surface S2 of the sealing resin 11, the creepage distance 29 is increased. This allows operation at high voltage.

実施の形態３．
実施の形態３は、特に説明しない限り、上記の実施の形態２と同一の構成、製造方法および効果を有している。したがって、上記の実施の形態２と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 3.
Embodiment 3 has the same configuration, manufacturing method, and effects as Embodiment 2 described above, unless otherwise specified. Therefore, the same components as those in the second embodiment described above are denoted by the same reference numerals, and the description thereof will not be repeated.

図１９を参照して、実施の形態３に係る半導体装置ＳＤの構成について説明する。図１９は、実施の形態３に係る半導体装置ＳＤのｘｚ方向の断面図である。 The configuration of the semiconductor device SD according to the third embodiment will be described with reference to FIG. 19. FIG. 19 is a cross-sectional view in the xz direction of the semiconductor device SD according to the third embodiment.

実施の形態３に係る半導体装置ＳＤは、絶縁基板１８を含んでいる。絶縁基板１８は、絶縁部材１４ｃと、金属部１５ｃと、金属パターン１６とが一体となるように構成されている。本実施の形態では、金属部材は、絶縁部材１４上に接着された金属パターン１６である。ソケットＳＴは、金属パターン１６上の搭載されている。絶縁部材１４ｃの材料は、たとえば、セラミック、エポキシ樹脂等である。金属部１５ｃの材料は、たとえば、銅、アルミニウム等である。金属パターン１６の材料は、たとえば、銅である。 The semiconductor device SD according to the third embodiment includes an insulating substrate 18. The insulating substrate 18 is configured such that the insulating member 14c, the metal portion 15c, and the metal pattern 16 are integrated. In this embodiment, the metal member is a metal pattern 16 adhered onto the insulating member 14. The socket ST is mounted on the metal pattern 16. The material of the insulating member 14c is, for example, ceramic, epoxy resin, or the like. The material of the metal portion 15c is, for example, copper, aluminum, or the like. The material of the metal pattern 16 is, for example, copper.

次に、実施の形態３に係る半導体装置ＳＤの製造方法について説明する。
金属パターン１６上に導電性接着剤６ａを介してパワー半導体素子５ａが接続される。金属パターン１６上に導電性接着剤６ｂを介してＩＣ素子５ｂが接続される。金属パターン１６上に電極端子３が取り付けられた第１ソケットＳＴ１が搭載され、導電性接着剤６ｃを介して、電極端子３と金属パターン１６とが接合される。金属パターン１６上に電極端子３が取り付けられた第２ソケットＳＴ２が搭載され、導電性接着剤６ｄを介して、電極端子３と金属パターン１６とが接合される。 Next, a method for manufacturing the semiconductor device SD according to the third embodiment will be described.
A power semiconductor element 5a is connected onto the metal pattern 16 via a conductive adhesive 6a. IC element 5b is connected onto metal pattern 16 via conductive adhesive 6b. A first socket ST1 with an electrode terminal 3 attached thereto is mounted on the metal pattern 16, and the electrode terminal 3 and the metal pattern 16 are bonded via a conductive adhesive 6c. A second socket ST2 with an electrode terminal 3 attached thereto is mounted on the metal pattern 16, and the electrode terminal 3 and the metal pattern 16 are bonded via a conductive adhesive 6d.

導電性接着剤６ａ～６ｄは同一部材であっても異なる部材であってもよい。導電性接着剤６ａ～６ｄと、金属パターン１６の間には、導電性接着剤６ａから６ｄの密着性を高めるために、めっき部１７が配置されてもよい。金属パターン１６と、パワー半導体素子５ａおよびＩＣ素子５ｂとが、ワイヤ４ａ、４ｂを介して接合され、電気回路が形成される。 The conductive adhesives 6a to 6d may be the same member or different members. A plating portion 17 may be arranged between the conductive adhesives 6a to 6d and the metal pattern 16 in order to improve the adhesion of the conductive adhesives 6a to 6d. The metal pattern 16, the power semiconductor element 5a, and the IC element 5b are joined via wires 4a and 4b to form an electric circuit.

その後、トランスファーモールド手法を用いて、封止樹脂１１で全体が覆われる。上下の金型で型締めする際に金型同士の接触を低減するため、離型フィルム等を使用することが望ましい。 Thereafter, the entire structure is covered with a sealing resin 11 using a transfer molding method. In order to reduce contact between the upper and lower molds when the molds are clamped together, it is desirable to use a release film or the like.

次に、実施の形態３に係る半導体装置ＳＤの作用効果について説明する。
実施の形態３に係る半導体装置ＳＤによれば、金属部材は、絶縁部材１４上に接着された金属パターン１６であり、ソケットＳＴは、金属パターン１６上の搭載されている。したがって、リードフレームを使用することなく、半導体装置ＳＤを作製することが可能になる。このため、部材の削減が可能になる。 Next, the effects of the semiconductor device SD according to the third embodiment will be explained.
According to the semiconductor device SD according to the third embodiment, the metal member is the metal pattern 16 bonded onto the insulating member 14, and the socket ST is mounted on the metal pattern 16. Therefore, it becomes possible to manufacture the semiconductor device SD without using a lead frame. Therefore, it is possible to reduce the number of members.

さらに、パワーリード端子１ａおよびＩＣリード端子１ｂが実装される面積の分、電子回路基板２４の面積を小さくすることが可能になる。このため、コストを低減することが可能になる。 Furthermore, the area of the electronic circuit board 24 can be reduced by the area on which the power lead terminals 1a and the IC lead terminals 1b are mounted. Therefore, it becomes possible to reduce costs.

さらに、図１８に示したような沿面距離２９の制約が無いため、より大電圧を印加することが可能になる。 Furthermore, since there is no restriction on the creepage distance 29 as shown in FIG. 18, it becomes possible to apply a larger voltage.

実施の形態４．
実施の形態４は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 4.
Embodiment 4 has the same configuration, manufacturing method, and effect as Embodiment 1 described above, unless otherwise specified. Therefore, the same components as those in the first embodiment described above are denoted by the same reference numerals, and the description thereof will not be repeated.

図２０を参照して、実施の形態４に係る半導体装置ＳＤの製造方法について説明する。図２０は、実施の形態４に係る半導体装置ＳＤのｘｚ方向の断面図である。 A method for manufacturing the semiconductor device SD according to the fourth embodiment will be described with reference to FIG. 20. FIG. 20 is a cross-sectional view in the xz direction of the semiconductor device SD according to the fourth embodiment.

実施の形態１に係る半導体装置ＳＤでは、ソケットＳＴは樹脂封止の際に一体で埋め込まれる。これに対して、実施の形態４に係る半導体装置ＳＤでは、樹脂封止の際に封止樹脂１１に窪み３０が形成される。窪み３０からＩＣリード端子１ｂの一部が露出する。樹脂封止時にパワーリード端子１ａおよびＩＣリード端子１ｂの表面に染み出したモールド樹脂バリを除去するために、樹脂封止後に水、研磨剤等を用いてバリ取りが実施されてもよい。バリ取りの際に、窪み３０の部分でのＩＣリード端子１ｂの表面に染み出したモールド樹脂バリを同時に除去することが望ましい。窪み３０にソケットＳＴがはめ込まれ、図示しない導電性接着剤を介して、電極端子３とＩＣリード端子１ｂとが接続される。 In the semiconductor device SD according to the first embodiment, the socket ST is embedded integrally during resin sealing. In contrast, in the semiconductor device SD according to the fourth embodiment, a depression 30 is formed in the sealing resin 11 during resin sealing. A portion of the IC lead terminal 1b is exposed from the depression 30. In order to remove mold resin burrs that ooze out onto the surfaces of the power lead terminals 1a and IC lead terminals 1b during resin sealing, deburring may be performed using water, abrasive, etc. after resin sealing. When removing burrs, it is desirable to simultaneously remove mold resin burrs that have oozed out onto the surface of the IC lead terminal 1b at the recess 30 portion. A socket ST is fitted into the recess 30, and the electrode terminal 3 and the IC lead terminal 1b are connected via a conductive adhesive (not shown).

次に、実施の形態４に係る半導体装置ＳＤの作用効果について説明する。
実施の形態４に係る半導体装置ＳＤによれば、ソケットＳＴの内部に封止樹脂１１が侵入しない。このため、ソケットＳＴと電子回路基板側の相手方端子とを容易に接続することが可能となる。 Next, the effects of the semiconductor device SD according to the fourth embodiment will be explained.
According to the semiconductor device SD according to the fourth embodiment, the sealing resin 11 does not enter the inside of the socket ST. Therefore, it becomes possible to easily connect the socket ST to the other terminal on the electronic circuit board side.

実施の形態５．
実施の形態５は、特に説明しない限り、上記の実施の形態１と同一の構成、製造方法および効果を有している。したがって、上記の実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。 Embodiment 5.
Embodiment 5 has the same configuration, manufacturing method, and effect as Embodiment 1 described above, unless otherwise specified. Therefore, the same components as those in the first embodiment described above are denoted by the same reference numerals, and the description thereof will not be repeated.

図２１を参照して、実施の形態５に係る半導体装置ＳＤの構成について説明する。図２１は、実施の形態５に係る半導体装置ＳＤのｘｚ方向の断面図である。 The configuration of the semiconductor device SD according to the fifth embodiment will be described with reference to FIG. 21. FIG. 21 is a cross-sectional view in the xz direction of the semiconductor device SD according to the fifth embodiment.

実施の形態５に係る半導体装置ＳＤは、回路基板３２を備えている。回路基板３２は、ＩＣリード端子１ｂ上に埋め込まれている。金属部材は、回路基板３２上に設けられた金属パターン３１を含んでいる。ソケットＳＴは、金属パターン３１上に搭載されている。具体的には、電極端子３が取り付けられたソケットＳＴが回路基板３２の金属パターン３１上に設置され、電極端子３と金属パターン３１とが導電性接着剤６ｃを介して接合されている。 The semiconductor device SD according to the fifth embodiment includes a circuit board 32. The circuit board 32 is embedded on the IC lead terminal 1b. The metal member includes a metal pattern 31 provided on a circuit board 32. The socket ST is mounted on the metal pattern 31. Specifically, the socket ST to which the electrode terminal 3 is attached is installed on the metal pattern 31 of the circuit board 32, and the electrode terminal 3 and the metal pattern 31 are bonded via a conductive adhesive 6c.

次に、実施の形態５に係る半導体装置ＳＤの製造方法について説明する。
金属板のエッチングまたは打ち抜きによってパワーリード端子１ａと、ＩＣリード端子１ｂとが形成された後、曲げ金型を用いた曲げ加工によって屈曲部１９が形成される。続いて、ＩＣリード端子１ｂ上に金属パターン３１が形成された回路基板３２が固定される。固定には図示しない接着剤等が用いられることが望ましい。パワー半導体素子５ａ、ＩＣ素子５ｂ、金属パターン３１、ワイヤ４ａ、４ｂによって、電気回路が形成される。 Next, a method for manufacturing the semiconductor device SD according to the fifth embodiment will be described.
After the power lead terminal 1a and the IC lead terminal 1b are formed by etching or punching a metal plate, the bent portion 19 is formed by bending using a bending die. Subsequently, the circuit board 32 on which the metal pattern 31 is formed on the IC lead terminal 1b is fixed. It is desirable to use an adhesive or the like (not shown) for fixing. An electric circuit is formed by the power semiconductor element 5a, the IC element 5b, the metal pattern 31, and the wires 4a and 4b.

図２２を参照して、トランスファーモールド手法を用いた樹脂封止について説明する。プランジャー１０上にタブレット樹脂２０が搭載され、パワーリード端子１ａおよび回路基板３２が下金型８および上金型９を用いて型閉めされる。型閉めの後、プランジャー１０が上昇することで、タブレット樹脂２０を溶融させながら封止樹脂１１が注入される。 Referring to FIG. 22, resin sealing using a transfer molding method will be described. The tablet resin 20 is mounted on the plunger 10, and the power lead terminals 1a and the circuit board 32 are closed using the lower mold 8 and the upper mold 9. After the mold is closed, the plunger 10 rises to inject the sealing resin 11 while melting the tablet resin 20.

樹脂封止後に、パワーリード端子１ａの余剰部分が切断されて曲げ加工が施される。その後、露出した回路基板３２上の金属パターン３１上に電極端子３が取り付けられたソケットＳＴが搭載され、導電性接着剤６ｃを介して、電極端子３と金属パターン３１とが接合される。 After resin sealing, the excess portion of the power lead terminal 1a is cut and bent. Thereafter, the socket ST with the electrode terminal 3 attached thereto is mounted on the metal pattern 31 on the exposed circuit board 32, and the electrode terminal 3 and the metal pattern 31 are bonded via the conductive adhesive 6c.

回路基板３２上の金属パターン３１はリードフレームに比べて、パターン間の距離を小さくすることが可能になる。一般的に、エッチングまたはパンチングで、リードフレームが形成されると、打ちぬくパンチの幅およびエッチング時の側面のえぐれを考慮して、パターン間の距離が大きくなる。 The distance between the metal patterns 31 on the circuit board 32 can be made smaller than that of a lead frame. Generally, when a lead frame is formed by etching or punching, the distance between patterns becomes large, taking into consideration the width of the punch and the gouge of the side surface during etching.

回路基板３２の－ｚ方向、特にソケットＳＴの下に位置する部分は、封止樹脂１１で覆われていることが望ましい。 It is desirable that the −z direction of the circuit board 32, particularly the portion located below the socket ST, be covered with the sealing resin 11.

図２３を参照して、実施の形態５に係る半導体装置ＳＤの変形例について説明する。時実施の形態５に係る半導体装置ＳＤの変形例では、図１４に示される電子回路基板２４に相手方端子２５として凹ソケットが搭載され、回路基板３２上にソケットＳＴとして凸ソケットが接続されている。 A modification of the semiconductor device SD according to the fifth embodiment will be described with reference to FIG. 23. In a modification of the semiconductor device SD according to the fifth embodiment, a concave socket is mounted on the electronic circuit board 24 shown in FIG. 14 as the mating terminal 25, and a convex socket is connected as the socket ST on the circuit board 32. .

実施の形態５に係る半導体装置ＳＤによれば、回路基板３２を用いることで、ＩＣリード端子１ｂの部分の回路形成の自由度が向上する。また、ソケットＳＴを小さくすることが可能になる。ソケットＳＴの小型化によって、コストを低減することが可能になる。 According to the semiconductor device SD according to the fifth embodiment, the use of the circuit board 32 improves the degree of freedom in circuit formation in the IC lead terminal 1b portion. Moreover, it becomes possible to make the socket ST smaller. By downsizing the socket ST, it becomes possible to reduce costs.

実施の形態６．
本実施の形態は、上述した実施の形態１～５にかかる半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本開示を適用した場合について説明する。 Embodiment 6.
In this embodiment, the semiconductor device according to the first to fifth embodiments described above is applied to a power conversion device. Although the present disclosure is not limited to a specific power conversion device, a case in which the present disclosure is applied to a three-phase inverter will be described below as a sixth embodiment.

図２４は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。 FIG. 24 is a block diagram showing the configuration of a power conversion system to which the power conversion device according to this embodiment is applied.

図２４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。 The power conversion system shown in FIG. 24 includes a power supply 100, a power conversion device 200, and a load 300. Power supply 100 is a DC power supply and supplies DC power to power conversion device 200. The power source 100 can be composed of various things, for example, it can be composed of a DC system, a solar battery, a storage battery, or it can be composed of a rectifier circuit or an AC/DC converter connected to an AC system. Good too. Moreover, the power supply 100 may be configured with a DC/DC converter that converts DC power output from a DC system into predetermined power.

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２４に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。 Power conversion device 200 is a three-phase inverter connected between power supply 100 and load 300, converts DC power supplied from power supply 100 into AC power, and supplies AC power to load 300. As shown in FIG. 24, the power conversion device 200 includes a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. It is equipped with

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。 The load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200. Note that the load 300 is not limited to a specific application, but is a motor installed in various electrical devices, and is used, for example, as a motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～５のいずれかの半導体装置に相当する半導体装置２０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。 The details of the power conversion device 200 will be explained below. The main conversion circuit 201 includes a switching element and a freewheeling diode (not shown), and when the switching element switches, it converts DC power supplied from the power supply 100 into AC power, and supplies the alternating current power to the load 300. Although there are various specific circuit configurations of the main conversion circuit 201, the main conversion circuit 201 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It can be constructed from six freewheeling diodes arranged in antiparallel. At least one of each switching element and each freewheeling diode of main conversion circuit 201 is a switching element or a freewheeling diode included in semiconductor device 202, which corresponds to the semiconductor device of any one of the first to fifth embodiments described above. The six switching elements are connected in series every two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. The output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201, are connected to the load 300.

また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。 Further, the main conversion circuit 201 includes a drive circuit (not shown) that drives each switching element, but the drive circuit may be built in the semiconductor device 202 or may be provided separately from the semiconductor device 202. It may be a configuration in which it is provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies it to the control electrode of the switching element of the main conversion circuit 201. Specifically, according to a control signal from a control circuit 203, which will be described later, a drive signal that turns the switching element on and a drive signal that turns the switching element off are output to the control electrode of each switching element. When keeping the switching element in the on state, the drive signal is a voltage signal (on signal) that is greater than or equal to the threshold voltage of the switching element, and when the switching element is kept in the off state, the drive signal is a voltage signal that is less than or equal to the threshold voltage of the switching element. signal (off signal).

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。 Control circuit 203 controls switching elements of main conversion circuit 201 so that desired power is supplied to load 300. Specifically, based on the power to be supplied to the load 300, the time (on time) during which each switching element of the main conversion circuit 201 should be in the on state is calculated. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the on-time of the switching element according to the voltage to be output. Then, a control command (control signal) is given to the drive circuit included in the main conversion circuit 201 so that an on signal is output to the switching element that should be in the on state at each time, and an off signal is output to the switching element that should be in the off state. Output. The drive circuit outputs an on signal or an off signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置２０２として実施の形態１～５にかかる半導体装置を適用するため、電力変換装置を小型化することができ、かつ簡易に接続することを実現することができる。 In the power conversion device according to this embodiment, the semiconductor devices according to Embodiments 1 to 5 are applied as the semiconductor device 202 constituting the main conversion circuit 201, so the power conversion device can be downsized and simplified. It can be realized to connect to.

本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。 In the present embodiment, an example in which the present disclosure is applied to a two-level three-phase inverter has been described, but the present disclosure is not limited to this and can be applied to various power conversion devices. In this embodiment, a two-level power converter is used, but a three-level or multi-level power converter may be used, and when supplying power to a single-phase load, the present disclosure may be applied to a single-phase inverter. May be applied. Further, when power is supplied to a DC load or the like, the present disclosure can also be applied to a DC/DC converter or an AC/DC converter.

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。 Furthermore, the power conversion device to which the present disclosure is applied is not limited to cases where the above-mentioned load is an electric motor. It can also be used as a power conditioner for solar power generation systems, power storage systems, etc.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiments disclosed this time should be considered to be illustrative in all respects and not restrictive. The scope of the present disclosure is indicated by the claims rather than the above description, and it is intended that equivalent meanings to the claims and all changes within the range are included.

１ 金属部材、１ａ パワーリード端子、１ｂ リード端子、２ ダイパッド、３ 電極端子、４ ワイヤ、５ 半導体素子、５ａ パワー半導体素子、５ｂ 素子、６ 導電性接着剤、７ ケース、８ 下金型、９ 上金型、１０ プランジャー、１１ 封止樹脂、１４ 絶縁部材、１６，３１ 金属パターン、１７ めっき部、１８ 絶縁基板、２１ 可動ピン、２２ 溝、２３ 先端部、２４ 電子回路基板、２５ 相手方端子、３２ 回路基板、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体装置、２０３ 制御回路、３００ 負荷、ＬＦ リードフレーム、ＲＰ 凹部、Ｓ１ 第１面、Ｓ２ 第２面、ＳＴ ソケット、ＳＴ１ 第１ソケット、ＳＴ２ 第２ソケット、ＴＰ 先端、ＴＳ 天面。 1 metal member, 1a power lead terminal, 1b lead terminal, 2 die pad, 3 electrode terminal, 4 wire, 5 semiconductor element, 5a power semiconductor element, 5b element, 6 conductive adhesive, 7 case, 8 lower mold, 9 Upper mold, 10 plunger, 11 sealing resin, 14 insulating member, 16, 31 metal pattern, 17 plating part, 18 insulating substrate, 21 movable pin, 22 groove, 23 tip, 24 electronic circuit board, 25 mating terminal , 32 circuit board, 100 power supply, 200 power converter, 201 main conversion circuit, 202 semiconductor device, 203 control circuit, 300 load, LF lead frame, RP recess, S1 first surface, S2 second surface, ST socket, ST1 1st socket, ST2 2nd socket, TP tip, TS top.

Claims (10)

半導体素子と、
前記半導体素子が搭載された金属部材と、
前記金属部材に電気的に接続されたソケットと、
前記半導体素子および前記金属部材を封止する封止樹脂とを備え、
前記封止樹脂は、前記半導体素子と前記金属部材とが互いに重なる方向において、第１面と、前記半導体素子に対して前記第１面と反対側に位置する第２面とを含み、
前記ソケットは、前記封止樹脂の前記第２面から露出するように配置されており、
前記半導体素子と前記金属部材とが互いに重なる前記方向において、前記ソケットは、前記封止樹脂の外縁よりも内側に配置されており、
前記ソケットは、電極端子と、前記電極端子が取り付けられたケースとを含み、
前記ケースは、天面と、前記天面から凹むように構成された凹部と、前記天面に設けられた溝を含み、
前記溝は、前記天面において前記凹部を取り囲むように構成されている、半導体装置。 a semiconductor element;
a metal member on which the semiconductor element is mounted;
a socket electrically connected to the metal member;
and a sealing resin that seals the semiconductor element and the metal member,
The sealing resin includes a first surface and a second surface located on the opposite side of the first surface with respect to the semiconductor element in a direction in which the semiconductor element and the metal member overlap each other,
The socket is arranged so as to be exposed from the second surface of the sealing resin,
In the direction in which the semiconductor element and the metal member overlap each other, the socket is disposed inside an outer edge of the sealing resin,
The socket includes an electrode terminal and a case to which the electrode terminal is attached,
The case includes a top surface, a recess configured to be recessed from the top surface, and a groove provided in the top surface,
The semiconductor device , wherein the groove is configured to surround the recess on the top surface . 前記半導体素子は、パワー半導体素子と、ＩＣ素子とを含み、
前記金属部材は、主端子と、信号端子とを含み、
前記パワー半導体素子は、前記主端子に搭載されており、
前記ＩＣ素子は、前記信号端子に搭載されている、請求項１に記載の半導体装置。 The semiconductor element includes a power semiconductor element and an IC element,
The metal member includes a main terminal and a signal terminal,
The power semiconductor element is mounted on the main terminal,
The semiconductor device according to claim 1, wherein the IC element is mounted on the signal terminal. 前記金属部材は、リードフレームである、請求項２に記載の半導体装置。 3. The semiconductor device according to claim 2, wherein the metal member is a lead frame. 前記ソケットは、第１ソケットと、第２ソケットとを含み、
前記第１ソケットは、前記信号端子に電気的に接続されており、
前記第２ソケットは、前記主端子に電気的に接続されている、請求項２または３に記載の半導体装置。 The socket includes a first socket and a second socket,
The first socket is electrically connected to the signal terminal,
4. The semiconductor device according to claim 2, wherein the second socket is electrically connected to the main terminal. 絶縁部材をさらに備え、
前記金属部材は、前記絶縁部材上に接着された金属パターンであり、
前記ソケットは、前記金属パターン上に搭載されている、請求項１に記載の半導体装置。 further comprising an insulating member,
The metal member is a metal pattern adhered on the insulating member,
The semiconductor device according to claim 1, wherein the socket is mounted on the metal pattern. 回路基板をさらに備え、
前記金属部材は、前記回路基板上に設けられた金属パターンを含み、
前記ソケットは、前記金属パターン上に搭載されている、請求項１に記載の半導体装置。 Further comprising a circuit board,
The metal member includes a metal pattern provided on the circuit board,
The semiconductor device according to claim 1, wherein the socket is mounted on the metal pattern. 前記ソケットは、電極端子と、前記電極端子が取り付けられたケースとを含み、
前記ケースの先端部は、熱可塑性樹脂により構成されている、請求項１～６のいずれか１項に記載の半導体装置。 The socket includes an electrode terminal and a case to which the electrode terminal is attached,
7. The semiconductor device according to claim 1, wherein the leading end of the case is made of thermoplastic resin. 前記ソケットは、複数の電極端子と、前記複数の電極端子が取り付けられたケースとを含み、
前記ケースは、凹部を含み、
前記複数の電極端子は、前記凹部の底を貫通するように構成されている、請求項１～６のいずれか１項に記載の半導体装置。 The socket includes a plurality of electrode terminals and a case to which the plurality of electrode terminals are attached,
The case includes a recess,
7. The semiconductor device according to claim 1, wherein the plurality of electrode terminals are configured to penetrate the bottom of the recess. 下金型と上金型との間に設けられた内部空間に、半導体素子およびソケットが搭載された金属部材が配置される工程と、
前記半導体素子および前記ソケットが前記上金型に向かい合い、前記金属部材が可動ピンを挟んで前記下金型に向かい合い、かつ前記可動ピンにより前記金属部材が前記上金型に向けて押されることで前記ソケットが前記上金型に押し付けられた状態で、前記内部空間に封止樹脂が封入される工程とを備え、
前記ソケットは、電極端子と、前記電極端子が取り付けられたケースとを含み、
前記ケースは、天面と、前記天面から凹むように構成された凹部と、前記天面に設けられた溝を含み、
前記溝は、前記天面において前記凹部を取り囲むように構成されている、半導体装置の製造方法。 a step of disposing a metal member on which a semiconductor element and a socket are mounted in an internal space provided between a lower mold and an upper mold;
The semiconductor element and the socket face the upper mold, the metal member faces the lower mold with a movable pin in between, and the metal member is pushed toward the upper mold by the movable pin. a step of sealing a sealing resin into the internal space while the socket is pressed against the upper mold ,
The socket includes an electrode terminal and a case to which the electrode terminal is attached,
The case includes a top surface, a recess configured to be recessed from the top surface, and a groove provided in the top surface,
The method for manufacturing a semiconductor device , wherein the groove is configured to surround the recess on the top surface . 請求項１～８のいずれか１項に記載の半導体装置を有し、入力される電力を変換して、出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備えた電力変換装置。 A main conversion circuit comprising the semiconductor device according to any one of claims 1 to 8 , converting input power and outputting the converted power;
A power conversion device comprising: a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit.
JP2022547478A 2020-09-14 2021-08-24 Semiconductor device, semiconductor device manufacturing method, and power conversion device Active JP7450740B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020153682 2020-09-14
JP2020153682 2020-09-14
PCT/JP2021/030921 WO2022054560A1 (en) 2020-09-14 2021-08-24 Semiconductor device, semiconductor device manufacturing method, and power converter

Publications (3)

Publication Number Publication Date
JPWO2022054560A1 JPWO2022054560A1 (en) 2022-03-17
JPWO2022054560A5 JPWO2022054560A5 (en) 2023-03-22
JP7450740B2 true JP7450740B2 (en) 2024-03-15

Family

ID=80631583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022547478A Active JP7450740B2 (en) 2020-09-14 2021-08-24 Semiconductor device, semiconductor device manufacturing method, and power conversion device

Country Status (3)

Country Link
JP (1) JP7450740B2 (en)
CN (1) CN116171491A (en)
WO (1) WO2022054560A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196532A (en) 2000-01-12 2001-07-19 Mitsubishi Electric Corp Semiconductor device
JP2010129868A (en) 2008-11-28 2010-06-10 Mitsubishi Electric Corp Semiconductor module for power and method of manufacturing the same
JP2011165836A (en) 2010-02-09 2011-08-25 Mitsubishi Electric Corp Power semiconductor device
WO2018235197A1 (en) 2017-06-21 2018-12-27 三菱電機株式会社 Semiconductor device, power conversion device, and semiconductor device production method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0894244A (en) * 1994-09-21 1996-04-12 Sharp Corp Freezing refrigerator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196532A (en) 2000-01-12 2001-07-19 Mitsubishi Electric Corp Semiconductor device
JP2010129868A (en) 2008-11-28 2010-06-10 Mitsubishi Electric Corp Semiconductor module for power and method of manufacturing the same
JP2011165836A (en) 2010-02-09 2011-08-25 Mitsubishi Electric Corp Power semiconductor device
WO2018235197A1 (en) 2017-06-21 2018-12-27 三菱電機株式会社 Semiconductor device, power conversion device, and semiconductor device production method

Also Published As

Publication number Publication date
JPWO2022054560A1 (en) 2022-03-17
CN116171491A (en) 2023-05-26
WO2022054560A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US9136193B2 (en) Semiconductor device and method of manufacturing the same
TWI404177B (en) Electric power semiconductor circuit device and method for making same
CN110753997A (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP6644196B1 (en) Semiconductor device, method of manufacturing the same, and power converter
CN111095537B (en) Semiconductor device and power conversion device provided with same
WO2022123870A1 (en) Electrical circuit body, power conversion device, and electrical circuit body manufacturing method
JP2012182250A (en) Semiconductor device
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
CN111354709B (en) Semiconductor device and method for manufacturing the same
JP7094447B2 (en) Power module and power converter
JP7053897B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
JP7561677B2 (en) Power semiconductor device, method for manufacturing the power semiconductor device, and power conversion device
WO2022137701A1 (en) Electric circuit element and power converting apparatus
JP7450740B2 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
JP7535909B2 (en) Power semiconductor device, its manufacturing method, and power conversion device
WO2022239112A1 (en) Semiconductor device and power converter
JP7278077B2 (en) Semiconductor device and its manufacturing method
JP6811644B2 (en) Power semiconductor devices, their manufacturing methods, and power conversion devices
JP7651289B2 (en) Power semiconductor module, its manufacturing method, and power conversion device
WO2021181678A1 (en) Semiconductor device and power conversion device
WO2022224904A1 (en) Semiconductor device, method for producing same, and power conversion device
JP7487614B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
CN117321763A (en) Power semiconductor device and power conversion device
JP2025044428A (en) Semiconductor device, power conversion device, and method for manufacturing the semiconductor device
JP2024165654A (en) Semiconductor device, power conversion device, and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150