JP7419036B2

JP7419036B2 - Pixel circuit, display device and driving method

Info

Publication number: JP7419036B2
Application number: JP2019212074A
Authority: JP
Inventors: 大輔河江; 淳一山下; 隆成藤森
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2019-11-25
Filing date: 2019-11-25
Publication date: 2024-01-22
Anticipated expiration: 2039-11-25
Also published as: JP2021085894A

Description

本発明は、画素回路、表示装置及び駆動方法に関する。 The present invention relates to a pixel circuit, a display device, and a driving method.

近年、発光素子を含む画素回路をマトリクス状に配置したアクティブマトリクス型の表示装置が広く普及している。このような表示装置における階調表現の一手法として、発光素子の定電流駆動と、パルス幅変調（PWM：Pulse Width Modulation）による発光時間の制御を組み合わせた階調表現手法がある。本駆動は、一般的には、画素回路内にスイッチとなるトランジスタを設け、スイッチのオン／オフを制御することで発光／非発光の２状態を作り出し、２状態の時間的比率で発光時間を制御することで階調表現する。発光素子を駆動する電流は一定、すなわち発光素子の動作点は一定のため、カラーシフトが起きにくい等の利点がある。 In recent years, active matrix display devices in which pixel circuits including light-emitting elements are arranged in a matrix have become widespread. One method of expressing gradation in such a display device is a gradation expression method that combines constant current driving of a light emitting element and control of light emission time by pulse width modulation (PWM). In this drive, a transistor is generally provided as a switch in the pixel circuit, and by controlling the on/off of the switch, two states of emitting light and non-emitting light are created, and the light emitting time is determined by the time ratio of the two states. Expresses gradations through control. Since the current that drives the light emitting element is constant, that is, the operating point of the light emitting element is constant, there are advantages such as less color shift.

ＰＷＭ階調制御についてはさらに、サブフレーム群を用意しそれらの組み合わせで離散的に発光時間を制御する方式と、クランプ式インバータとスロープ信号を用いて連続的に発光時間を制御する方式が存在する。前者に対して後者は、疑似輪郭と呼ばれる知覚現象が原理的に発生しない、という点において有利であり、例えば特許文献１でその具体的な回路構成が開示されている。 Regarding PWM gradation control, there are two methods: one method is to prepare a group of subframes and use a combination of these to control the light emission time discretely, and the other method is to control the light emission time continuously using a clamp-type inverter and a slope signal. . The latter is advantageous over the former in that a perceptual phenomenon called pseudo-contour does not occur in principle, and a specific circuit configuration thereof is disclosed in, for example, Patent Document 1.

特開２０１４－１５０４８２号公報Japanese Patent Application Publication No. 2014-150482

上記のように、関連する技術として、クランプ式インバータとスロープ信号を用いたＰＷＭ階調制御方法が知られている。しかしながら、関連する技術では、クランプ式インバータによってダイナミックレンジが制限されるという問題がある。 As mentioned above, a PWM gradation control method using a clamp type inverter and a slope signal is known as a related technique. However, related techniques have a problem in that the dynamic range is limited by the clamp-on inverter.

本発明に係る画素回路は、発光素子と、映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、前記比較結果に基づいて前記発光素子を駆動する駆動回路と、を備えるものである。 A pixel circuit according to the present invention includes a transistor having a light emitting element, a control terminal for inputting a video signal, a first terminal for inputting a slope signal, and a second terminal for outputting a comparison result between the video signal and the slope signal. and a drive circuit that drives the light emitting element based on the comparison result.

本発明に係る表示装置は、複数の画素回路がマトリクス状に配置された表示マトリクス部と、前記複数の画素回路の駆動を制御する駆動制御部と、を備え、前記複数の画素回路は、発光素子と、映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、前記比較結果に基づいて前記発光素子を駆動する駆動回路と、を備えるものである。 A display device according to the present invention includes a display matrix section in which a plurality of pixel circuits are arranged in a matrix, and a drive control section that controls driving of the plurality of pixel circuits, wherein the plurality of pixel circuits emit light. a transistor having a control terminal for inputting a video signal, a first terminal for inputting a slope signal, and a second terminal for outputting a comparison result between the video signal and the slope signal; The device includes a drive circuit that drives the light emitting element.

本発明に係る発光素子の駆動方法は、階調制御トランジスタの制御端子に映像信号を入力し、前記階調制御トランジスタの第１端子にスロープ信号を入力し、前記階調制御トランジスタの第２端子から、前記映像信号と前記スロープ信号との比較結果を出力し、前記比較結果に基づいて発光素子を駆動するものである。 A method for driving a light emitting element according to the present invention includes inputting a video signal to a control terminal of a gradation control transistor, inputting a slope signal to a first terminal of the gradation control transistor, and inputting a slope signal to a second terminal of the gradation control transistor. The device outputs a comparison result between the video signal and the slope signal, and drives a light emitting element based on the comparison result.

本発明によれば、ダイナミックレンジを拡大することができる。 According to the present invention, the dynamic range can be expanded.

関連する技術における画素回路の構成例を示す回路図である。FIG. 2 is a circuit diagram showing a configuration example of a pixel circuit in related technology. 関連する技術における画素回路の構成例を示す回路図である。FIG. 2 is a circuit diagram showing a configuration example of a pixel circuit in related technology. 実施の形態に係る画素回路の概要を示す回路図である。1 is a circuit diagram showing an outline of a pixel circuit according to an embodiment. FIG. 実施の形態１に係る表示装置の構成例を示す構成図である。1 is a configuration diagram showing a configuration example of a display device according to Embodiment 1. FIG. 実施の形態１に係る画素回路の構成例を示す回路図である。1 is a circuit diagram showing a configuration example of a pixel circuit according to Embodiment 1. FIG. 実施の形態１に係る画素回路の駆動方法を示すフローチャートである。3 is a flowchart showing a method for driving a pixel circuit according to Embodiment 1. FIG. 実施の形態１に係る画素回路の駆動方法における各信号を示すタイミングチャートである。5 is a timing chart showing each signal in the method for driving the pixel circuit according to the first embodiment. 実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 3 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the first embodiment. 実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 3 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the first embodiment. 実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 3 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the first embodiment. 実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 3 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the first embodiment. 実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 3 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the first embodiment. 実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 3 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the first embodiment. 実施の形態２に係る画素回路の構成例を示す回路図である。7 is a circuit diagram showing a configuration example of a pixel circuit according to Embodiment 2. FIG. 実施の形態２に係る画素回路の駆動方法を示すフローチャートである。7 is a flowchart showing a method for driving a pixel circuit according to Embodiment 2. FIG. 実施の形態２に係る画素回路の駆動方法における各信号を示すタイミングチャートである。7 is a timing chart showing each signal in the method for driving a pixel circuit according to Embodiment 2. FIG. 実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 7 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the second embodiment. 実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 7 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the second embodiment. 実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 7 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the second embodiment. 実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 7 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the second embodiment. 実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 7 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the second embodiment. 実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。FIG. 7 is a circuit diagram showing the state of the pixel circuit in steps of the pixel circuit driving method according to the second embodiment. 実施の形態３に係る画素回路の構成例を示す回路図である。FIG. 7 is a circuit diagram showing a configuration example of a pixel circuit according to Embodiment 3. FIG.

以下、図面を参照して実施の形態について説明する。以下の記載及び図面は、説明の明確化のため、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。 Embodiments will be described below with reference to the drawings. The following description and drawings are omitted and simplified as appropriate for clarity of explanation. Further, in each drawing, the same elements are denoted by the same reference numerals, and redundant explanation will be omitted as necessary.

（関連する技術の検討）
図１及び図２は、関連する技術における画素回路の構成例を示している。関連する画素回路９００は、クランプ式インバータとスロープ信号を用いて連続的に発光時間を制御する回路である。図１は、画素回路９００のプログラミング時（データ信号入力時）の状態を示し、図２は、画素回路９００の駆動時の状態を示している。 (Study of related technology)
1 and 2 show configuration examples of pixel circuits in related technology. A related pixel circuit 900 is a circuit that continuously controls the light emission time using a clamp type inverter and a slope signal. FIG. 1 shows the state of the pixel circuit 900 when programming (data signal input), and FIG. 2 shows the state of the pixel circuit 900 when driving.

図１及び図２に示すように、関連する画素回路９００は、発光素子９０１、発光素子９０１に定電流を供給する定電流源９０２、発光素子９０１と定電流源９０２の間に接続された駆動スイッチ９０３、駆動スイッチ９０３のオン／オフを制御するＰＷＭ回路９０４を備える。 As shown in FIGS. 1 and 2, the related pixel circuit 900 includes a light emitting element 901, a constant current source 902 that supplies a constant current to the light emitting element 901, and a driver connected between the light emitting element 901 and the constant current source 902. A switch 903 and a PWM circuit 904 that controls on/off of the drive switch 903 are provided.

ＰＷＭ回路９０４は、容量Ｃ１、インバータＩＮ１及びＩＮ２、スイッチＳ１～Ｓ７を備える。容量Ｃ１の入力端子には、スイッチＳ１を介してスロープ信号が入力されるとともに、スイッチＳ２を介してデータ信号（映像信号）が入力される。図１のプログラミング時には、制御信号ＳＣＬによりスイッチＳ１がオフ、スイッチＳ２がオンとなり、データ信号が容量Ｃ１に入力される。図２の駆動時には、制御信号ＳＣＬによりスイッチＳ１がオン、スイッチＳ２がオフとなり、スロープ信号が容量Ｃ１に入力される。そうすると、インバータＩＮ１（クランプ式インバータ）は、データ信号とスロープ信号の比較に応じた信号を出力し、さらにインバータＩＮ２を介して出力されるＰＷＭ信号により駆動スイッチ９０３が制御される。これにより、データ信号とスロープ信号の比較に応じて発光素子９０１の発光時間が制御される。 The PWM circuit 904 includes a capacitor C1, inverters IN1 and IN2, and switches S1 to S7. A slope signal is input to the input terminal of the capacitor C1 via the switch S1, and a data signal (video signal) is input via the switch S2. During programming in FIG. 1, the control signal SCL turns off the switch S1, turns on the switch S2, and inputs the data signal to the capacitor C1. During driving in FIG. 2, the control signal SCL turns on the switch S1 and turns off the switch S2, and the slope signal is input to the capacitor C1. Then, the inverter IN1 (clamp type inverter) outputs a signal according to the comparison between the data signal and the slope signal, and the drive switch 903 is further controlled by the PWM signal outputted via the inverter IN2. Thereby, the light emission time of the light emitting element 901 is controlled in accordance with the comparison between the data signal and the slope signal.

発明者らは、このような関連する技術について検討し、次のような課題を見出した。すなわち、関連する技術では、容量カップリング（容量Ｃ１）を介して映像信号とスロープ信号を重畳するため、クランプ式インバータを構成する回路素子の耐圧から、映像信号のダイナミックレンジが実質的に制限を受ける。あるいは、ダイナミックレンジ確保のために、高耐圧素子を採用せざるを得なくなり、製造にかかわるコストアップが避けられない。このことについてより具体的に説明する The inventors studied such related techniques and discovered the following problems. In other words, in related technology, the video signal and slope signal are superimposed via capacitive coupling (capacitance C1), so the dynamic range of the video signal is substantially limited due to the withstand voltage of the circuit elements that make up the clamp-type inverter. receive. Alternatively, in order to ensure a dynamic range, it is necessary to use a high-voltage element, which inevitably increases manufacturing costs. Let me explain this in more detail.

クランプ式インバータに供給される電源電位のハイ側をＶｄｄ、ロー側をＶｓｓとする。この時、素子の耐圧の観点から、クランプ式インバータの入力端子に印加可能な電位は、Ｖｓｓ以上Ｖｄｄ以下に制限される（ここでは簡単のため電源電圧＝素子耐圧とした）。該電位が最大値となるときは、映像信号の電位として最小値を入力し、かつスロープ信号の電位が最大値に達するタイミングである。同様に、該電位が最小値となるときは、映像信号の電位として最大値を入力し、かつスロープ信号の電位が最小値に達するタイミングである。ここで、映像信号の電圧振幅をΔＶｓｉｇ、スロープ信号の電圧振幅をΔＶｓｌｏｐｅとすると、以下の式（１）を満たす必要がある
Ｖｄｄ－Ｖｓｓ＞ΔＶｓｉｇ＋ΔＶｓｌｏｐｅ・・・（１） The high side of the power supply potential supplied to the clamp type inverter is assumed to be Vdd, and the low side is assumed to be Vss. At this time, from the viewpoint of the withstand voltage of the element, the potential that can be applied to the input terminal of the clamp type inverter is limited to Vss or more and Vdd or less (here, for simplicity, it is assumed that the power supply voltage = the element withstand voltage). When the potential reaches the maximum value, it is the timing when the minimum value is input as the potential of the video signal and the potential of the slope signal reaches the maximum value. Similarly, when the potential becomes the minimum value, it is the timing when the maximum value is input as the potential of the video signal and the potential of the slope signal reaches the minimum value. Here, if the voltage amplitude of the video signal is ΔVsig and the voltage amplitude of the slope signal is ΔVslope, the following formula (1) must be satisfied: Vdd-Vss>ΔVsig+ΔVslope (1)

式（１）において、左辺は耐圧、右辺はクランプ式インバータの入力端子に現れ得る電位の振幅を表す。信号設定として、理想的にはΔＶｓｉｇ＝ΔＶｓｌｏｐｅであるべきであり、結局、映像信号の電圧振幅は、(Ｖｄｄ－Ｖｓｓ)／２に制限される。なお、より詳細にはクランプ式インバータの論理しきい値も映像信号の電圧振幅を制限する要素となるが、ここでは割愛する。 In equation (1), the left side represents the withstand voltage, and the right side represents the amplitude of the potential that can appear at the input terminal of the clamp type inverter. Ideally, the signal setting should be ΔVsig=ΔVslope, and as a result, the voltage amplitude of the video signal is limited to (Vdd-Vss)/2. In addition, in more detail, the logic threshold of the clamp type inverter is also a factor that limits the voltage amplitude of the video signal, but it is omitted here.

以上の説明は、厳密には、映像信号のダイナミックレンジではなくクランプ式インバータの入力電位について論じたものであるが、カップリング容量を小さくすることで映像信号のダイナミックレンジ拡大を図ることは現実的でなく、また、いずれにせよクランプ式インバータの入力電位に関する制約は変わらない。クランプ式インバータの動作はＰＷＭ制御の精度を決める重要な要素であるため、クランプ式インバータの入力電位で換算したときのダイナミックレンジ拡大が、精度向上には不可欠である。 Strictly speaking, the above explanation discusses the input potential of the clamp type inverter rather than the dynamic range of the video signal, but it is realistic to expand the dynamic range of the video signal by reducing the coupling capacitance. However, in any case, the constraints regarding the input potential of the clamp-type inverter remain the same. Since the operation of the clamp-type inverter is an important element that determines the accuracy of PWM control, expanding the dynamic range when converted to the input potential of the clamp-type inverter is essential for improving accuracy.

そこで、以下の実施の形態では、関連する技術の課題に対し、映像信号とスロープ信号の入力を重畳させないことでダイナミックレンジを拡大する。 Therefore, in the following embodiments, the dynamic range is expanded by not superimposing the input of the video signal and the slope signal to solve the problem of related technology.

（実施の形態の概要）
図３は、実施の形態に係る画素回路の概要を示している。図３に示すように、実施の形態に係る画素回路１００は、発光素子１２０、駆動スイッチ１３０、定電流設定部１４０、ＰＷＭ制御部１１０を備える。定電流設定部１４０は、駆動スイッチ１３０を介して発光素子１２０に流れる定電流を設定する定電流源である。なお、駆動スイッチ１３０は、定電流設定部１４０に含まれてもよい。例えば、定電流設定部１４０及び駆動スイッチ１３０は、ＰＷＭ制御部１１０から出力されるＰＷＭ信号に応じて発光素子１２０を駆動する駆動回路である。 (Summary of embodiment)
FIG. 3 shows an outline of a pixel circuit according to an embodiment. As shown in FIG. 3, the pixel circuit 100 according to the embodiment includes a light emitting element 120, a drive switch 130, a constant current setting section 140, and a PWM control section 110. The constant current setting unit 140 is a constant current source that sets a constant current flowing to the light emitting element 120 via the drive switch 130. Note that the drive switch 130 may be included in the constant current setting section 140. For example, the constant current setting section 140 and the drive switch 130 are drive circuits that drive the light emitting element 120 according to a PWM signal output from the PWM control section 110.

ＰＷＭ制御部１１０は、映像信号とスロープ信号に基づいてＰＷＭ信号を生成し、発光素子１２０の発光時間を制御する。この例では、ＰＷＭ制御部１１０は、映像信号とスロープ信号の比較結果に基づいて駆動スイッチ１３０のオン／オフを制御する。ＰＷＭ制御部１１０は、ＭＯＳ（metal oxide semiconductor）トランジスタ１１１、容量１１２、増幅回路１１３、スイッチ１１４及び１１５を備える。 The PWM control unit 110 generates a PWM signal based on the video signal and the slope signal, and controls the light emission time of the light emitting element 120. In this example, the PWM control unit 110 controls on/off of the drive switch 130 based on the comparison result between the video signal and the slope signal. The PWM control unit 110 includes a MOS (metal oxide semiconductor) transistor 111, a capacitor 112, an amplifier circuit 113, and switches 114 and 115.

ＭＯＳトランジスタ（階調制御トランジスタ）１１１は、トランジスタの一例として、例えばＰ型のＭＯＳトランジスタである。ＭＯＳトランジスタ１１１は、ソース（第１端子）に映像信号／スロープ信号が入力され、ゲート（制御端子）が容量１１２の一端に接続され、ドレイン（第２端子）が増幅回路１１３の入力端子に接続される。容量１１２の他端は、固定電源の一例である電源（Ｖｓｓ）に接続される。スイッチ１１４は、ＭＯＳトランジスタ１１１のゲートとドレインの間に接続され、ＭＯＳトランジスタ１１１をダイオード接続する。
容量１１２は、ＭＯＳトランジスタ１１１がダイオード接続された状態で、ソースに入力された映像信号の電位を保持する。ＭＯＳトランジスタ１１１は、保持されたゲートの映像信号とソースに入力されるスロープ信号とのレベルの大小を比較し、比較結果（ＰＷＭ信号）をドレインから出力する。ＭＯＳトランジスタ１１１は、映像信号とスロープ信号との大小関係の切り替わりに応じて、ＭＯＳトランジスタ１１１のオン／オフを切り替える。
スイッチ１１５は、ＭＯＳトランジスタ１１１のドレインと電源（Ｖｓｓ）の間に接続され、ＭＯＳトランジスタ１１１のドレインを初期化する。増幅回路１１３の出力端子は、駆動スイッチ１３０の制御端子に接続される。定電流設定部１４０及び駆動スイッチ１３０は、増幅回路１１３の出力に応じて発光素子１２０を駆動する。 The MOS transistor (gradation control transistor) 111 is, for example, a P-type MOS transistor as an example of a transistor. In the MOS transistor 111, the video signal/slope signal is input to the source (first terminal), the gate (control terminal) is connected to one end of the capacitor 112, and the drain (second terminal) is connected to the input terminal of the amplifier circuit 113. be done. The other end of the capacitor 112 is connected to a power source (Vss), which is an example of a fixed power source. Switch 114 is connected between the gate and drain of MOS transistor 111, and connects MOS transistor 111 as a diode.
The capacitor 112 holds the potential of the video signal input to the source with the MOS transistor 111 diode-connected. The MOS transistor 111 compares the level of the held video signal at the gate with the slope signal input to the source, and outputs the comparison result (PWM signal) from the drain. The MOS transistor 111 switches on/off in accordance with the change in magnitude between the video signal and the slope signal.
The switch 115 is connected between the drain of the MOS transistor 111 and the power supply (Vss), and initializes the drain of the MOS transistor 111. An output terminal of the amplifier circuit 113 is connected to a control terminal of the drive switch 130. Constant current setting section 140 and drive switch 130 drive light emitting element 120 according to the output of amplifier circuit 113.

実施の形態では、このような構成により、ＭＯＳトランジスタ１１１において、ゲートに入力される映像信号（ソース端子経由で入力されゲートに保持される映像信号）と、ソースに入力されるスロープ信号とを比較し、ドレインから比較結果を出力する。さらに、定電流設定部１４０及び駆動スイッチ１３０において、比較結果に基づいて、発光素子１２０の発光を制御する。これにより、関連する技術のように映像信号とスロープ信号の入力を重畳させることがないため、映像信号のダイナミックレンジを拡大することができる。 In the embodiment, with such a configuration, the MOS transistor 111 compares a video signal input to the gate (a video signal input via the source terminal and held at the gate) with a slope signal input to the source. and outputs the comparison result from the drain. Further, the constant current setting section 140 and the drive switch 130 control the light emission of the light emitting element 120 based on the comparison result. As a result, unlike related technologies, the video signal and slope signal inputs are not superimposed, and the dynamic range of the video signal can be expanded.

（実施の形態１）
以下、図面を参照して実施の形態１について説明する。まず、画素回路を含む表示装置について説明した後、画素回路の構成及び動作について説明する。 (Embodiment 1)
Embodiment 1 will be described below with reference to the drawings. First, a display device including a pixel circuit will be described, and then the configuration and operation of the pixel circuit will be described.

＜表示装置の構成＞
図４は、本実施の形態に係る表示装置の構成例を示す構成図である。本実施の形態に係る表示装置２００は、アクティブマトリクス型の表示装置であり、例えば、発光素子としてマイクロＬＥＤ（Micro Light Emitting Diode）を用いたマイクロＬＥＤディスプレイである。マイクロＬＥＤディスプレイは、液晶ディスプレイよりも高コントラストであり、ＯＬＥＤ（Organic Light Emitting Diode）ディスプレイよりも劣化が少ないという特徴がある。なお、本実施の形態は、マイクロＬＥＤに限らず、ＯＬＥＤやその他の発光素子の表示装置（画素回路）に適用することができる。 <Display device configuration>
FIG. 4 is a configuration diagram showing a configuration example of a display device according to this embodiment. Display device 200 according to the present embodiment is an active matrix display device, and is, for example, a micro LED display using micro LEDs (Micro Light Emitting Diodes) as light emitting elements. Micro LED displays are characterized by higher contrast than liquid crystal displays and less deterioration than OLED (Organic Light Emitting Diode) displays. Note that this embodiment is applicable not only to micro-LEDs but also to display devices (pixel circuits) using OLEDs and other light-emitting elements.

図４に示すように、本実施の形態に係る表示装置２００は、表示マトリクス部２１０、スキャンドライバ２２０、データドライバ２３０、制御回路２４０を備える。表示マトリクス部２１０は、マトリクス状に配置された複数の画素回路１を有する。表示マトリクス部２１０は、行方向に延在する複数のスキャン線（ゲート線）Ｌｓｃと、列方向に延在する複数のデータ線（ソース線）Ｌｄｔを有し、スキャン線Ｌｓｃとデータ線Ｌｄｔの交差する位置に画素回路１が配置されている。 As shown in FIG. 4, the display device 200 according to this embodiment includes a display matrix section 210, a scan driver 220, a data driver 230, and a control circuit 240. The display matrix section 210 includes a plurality of pixel circuits 1 arranged in a matrix. The display matrix section 210 has a plurality of scan lines (gate lines) Lsc extending in the row direction and a plurality of data lines (source lines) Ldt extending in the column direction. A pixel circuit 1 is arranged at the intersection.

スキャンドライバ（ゲートドライバ）２２０は、スキャン時に、順次スキャン線Ｌｓｃを選択し、選択したスキャン線Ｌｓｃを介して該当する行の画素回路１を駆動する。データドライバ（ソースドライバ）２３０は、データ線Ｌｄｔを介してデータ信号（映像信号）を画素回路１に入力し、映像に応じて画素回路１の発光素子を駆動する。また、スロープ信号は、データ線Ｌｄｔを介して画素回路１に入力してもよいし、データ線Ｌｄｔとは別のスロープ信号用の専用線を介して画素回路１に入力してもよい。制御回路２４０は、スキャンドライバ２２０及びデータドライバ２３０の動作を制御し、また、画素回路１の駆動動作に必要な制御を行う。例えば、制御回路２４０は、画素回路１のスイッチのオン／オフ制御や、各端子に入力されるスロープ信号やデータ信号等のタイミングを制御する。 During scanning, the scan driver (gate driver) 220 sequentially selects scan lines Lsc and drives the pixel circuits 1 in the corresponding rows via the selected scan lines Lsc. The data driver (source driver) 230 inputs a data signal (video signal) to the pixel circuit 1 via the data line Ldt, and drives the light emitting element of the pixel circuit 1 according to the video. Furthermore, the slope signal may be input to the pixel circuit 1 via the data line Ldt, or may be input to the pixel circuit 1 via a dedicated line for slope signals that is separate from the data line Ldt. The control circuit 240 controls the operations of the scan driver 220 and the data driver 230, and also performs control necessary for driving the pixel circuit 1. For example, the control circuit 240 controls on/off control of a switch of the pixel circuit 1 and the timing of a slope signal, a data signal, etc. input to each terminal.

＜画素回路の構成＞
図５は、本実施の形態に係る画素回路の構成例を示す構成図である。図５に示すように、本実施の形態に係る画素回路１は、発光素子Ｄ、ＰＷＭ制御部１０、定電流設定部２０を備える。 <Pixel circuit configuration>
FIG. 5 is a configuration diagram showing a configuration example of a pixel circuit according to this embodiment. As shown in FIG. 5, the pixel circuit 1 according to the present embodiment includes a light emitting element D, a PWM control section 10, and a constant current setting section 20.

ＰＷＭ制御部１０は、Ｐ型のＭＯＳトランジスタＭｐｗｍ、Ｎ型のＭＯＳトランジスタＭａｍｐ、スイッチｄｉｏＷ及びｒｅｓＷ、容量Ｃｐｗｍを備える。スイッチｄｉｏＷ及びｒｅｓＷは、制御回路２４０によりオン／オフが制御される。 The PWM control unit 10 includes a P-type MOS transistor Mpwm, an N-type MOS transistor Mamp, switches dioW and resW, and a capacitor Cpwm. The switches dioW and resW are controlled to be turned on or off by the control circuit 240.

ＭＯＳトランジスタＭｐｗｍは、ソースに映像信号Ｖｐｗｍ／スロープ信号Ｖｓｌｏｐｅが入力され、ゲートが容量Ｃｐｗｍの一端に接続され、ドレイン（出力端子）がＭＯＳトランジスタＭａｍｐのゲートに接続される。映像信号Ｖｐｗｍとスロープ信号Ｖｓｌｏｐｅは、それぞれ異なるタイミングでデータ線Ｌｄｔから入力される。ＭＯＳトランジスタＭｐｗｍは、関連する技術におけるクランプ式インバータの役割を担う。すなわち、ＭＯＳトランジスタＭｐｗｍは、ゲート電位（容量Ｃｐｗｍに保持された映像信号）とソース電位（スロープ信号）の比較結果（ＰＷＭ信号）を、ドレインに出力する。 The MOS transistor Mpwm has a source input with the video signal Vpwm/slope signal Vslope, a gate connected to one end of the capacitor Cpwm, and a drain (output terminal) connected to the gate of the MOS transistor Mamp. The video signal Vpwm and the slope signal Vslope are input from the data line Ldt at different timings. MOS transistor Mpwm plays the role of a clamp-type inverter in related technology. That is, the MOS transistor Mpwm outputs the comparison result (PWM signal) between the gate potential (video signal held in the capacitor Cpwm) and the source potential (slope signal) to the drain.

スイッチｄｉｏＷは、ＭＯＳトランジスタＭｐｗｍのゲートと、ＭＯＳトランジスタＭｐｗｍのドレイン及びＭＯＳトランジスタＭａｍｐのゲートの共通ノードとの間に接続される。スイッチｄｉｏＷは、ＭＯＳトランジスタＭｐｗｍの入力と出力を短絡し、ＭＯＳトランジスタＭｐｗｍをダイオード接続する機能を担う。 Switch dioW is connected between the gate of MOS transistor Mpwm and a common node of the drain of MOS transistor Mpwm and the gate of MOS transistor Mamp. The switch dioW has the function of shorting the input and output of the MOS transistor Mpwm and connecting the MOS transistor Mpwm as a diode.

容量Ｃｐｗｍは、一端がＭＯＳトランジスタＭｐｗｍのゲートに接続され、他端が電源Ｖｓｓに接続される。容量Ｃｐｗｍは、ＭＯＳトランジスタＭｐｗｍのゲート電位を保持するための容量であり、この例では、ダイオード接続時に、ＭＯＳトランジスタＭｐｗｍのゲートに供給される映像信号を保持する。なお、図５では容量Ｃｐｗｍの一方の端子を電源Ｖｓｓに接続してあるが、固定電位であればどのような電位でもよく、本実施の形態はこれに限定されるものではない。 One end of the capacitor Cpwm is connected to the gate of the MOS transistor Mpwm, and the other end is connected to the power supply Vss. The capacitor Cpwm is a capacitor for holding the gate potential of the MOS transistor Mpwm, and in this example, holds the video signal supplied to the gate of the MOS transistor Mpwm when the diode is connected. Note that in FIG. 5, one terminal of the capacitor Cpwm is connected to the power supply Vss, but any fixed potential may be used, and the present embodiment is not limited to this.

ＭＯＳトランジスタＭａｍｐは、ゲートがＭＯＳトランジスタＭｐｗｍのドレインに接続され、ドレインがＰＷＭ制御部１０の出力端子Ｎ１（ＭＯＳトランジスタＭｐａｍのゲート）に接続され、ソースが電源Ｖｓｓに接続される。ＭＯＳトランジスタＭａｍｐは、ＭＯＳトランジスタＭｐｗｍのドレインに現れるＰＷＭ信号を増幅する役割を担う。なお、後述するようにＭＯＳトランジスタＭａｍｐのゲート（＝ＭＯＳトランジスタＭｐｗｍのドレイン）は動作中の一部期間においてフローティングになるため、必要に応じて保持容量を該ノードに対して付加してもよい。 The MOS transistor Mamp has a gate connected to the drain of the MOS transistor Mpwm, a drain connected to the output terminal N1 (gate of the MOS transistor Mpam) of the PWM control unit 10, and a source connected to the power supply Vss. MOS transistor Mamp plays the role of amplifying the PWM signal appearing at the drain of MOS transistor Mpwm. Note that, as will be described later, since the gate of the MOS transistor Mamp (=the drain of the MOS transistor Mpwm) is floating for a part of the period during operation, a storage capacitor may be added to this node as necessary.

スイッチｒｅｓＷは、ＭＯＳトランジスタＭｐｗｍのドレイン及びＭＯＳトランジスタＭａｍｐのゲートの共通ノードと電源Ｖｓｓとの間に接続される。スイッチｒｅｓＷは、ＭＯＳトランジスタＭｐｗｍのゲート電位とＭＯＳトランジスタＭｐｗｍのドレイン電位（＝Ｍａｍｐのゲート電位）を初期化する役割を担う。なお、スイッチｄｉｏＷ及びｒｅｓＷについて、例えばＭＯＳトランジスタ単体やその直列接続や並列接続などが考えられるが、等価な機能が実現できればどのような素子構成でも良い。定電流設定部２０の各スイッチも同様である。 The switch resW is connected between a common node of the drain of the MOS transistor Mpwm and the gate of the MOS transistor Mamp and the power supply Vss. The switch resW plays the role of initializing the gate potential of the MOS transistor Mpwm and the drain potential of the MOS transistor Mpwm (=gate potential of Mamp). For the switches dioW and resW, for example, a single MOS transistor, a series connection or a parallel connection of the MOS transistors can be considered, but any element configuration may be used as long as an equivalent function can be realized. The same applies to each switch of the constant current setting section 20.

スイッチｄｉｏＷ及びｒｅｓＷのオン／オフを制御する信号（図示せず）と電源を除けば、ＰＷＭ制御部１０の入力は映像信号Ｖｐｗｍ、スロープ信号Ｖｓｌｏｐｅであり、ＰＷＭ信号はＭＯＳトランジスタＭａｍｐのドレインから出力される。 Except for the signal (not shown) for controlling the on/off of the switches dioW and resW and the power supply, the inputs of the PWM control unit 10 are the video signal Vpwm and the slope signal Vslope, and the PWM signal is output from the drain of the MOS transistor Mamp. be done.

この例では、ＰＷＭ制御部１０の出力端子Ｎ１をＭＯＳトランジスタＭｐａｍのゲートに接続する例を示しており、出力端子Ｎ１はＶｓｓレベルを出力するか、ハイインピーダンスとなるかの２状態をとる構成となっている。ＭＯＳトランジスタＭａｍｐは、ＭＯＳトランジスタＭｐｗｍのドレイン電圧がしきい値より低い場合（第１レベルの場合）、出力端子Ｎ１をハイインピーダンスとし、ＭＯＳトランジスタＭｐｗｍのドレイン電圧がしきい値より低い場合（第２レベルの場合）、出力端子Ｎ１をＶｓｓレベルとする（増幅する）。なお、これは一例であり、本実施の形態は、この構成に限定されない。ＰＷＭ制御部１０と定電流設定部２０の接続形態によっては、例えば出力端子Ｎ１にプルアップする回路要素を付加してＶｄｄ／Ｖｓｓレベルの２状態を出力するような構成にしてもよい。すなわち、ＭＯＳトランジスタＭａｍｐ（増幅回路）は、ＭＯＳトランジスタＭｐｗｍの出力に応じて、出力端子Ｎ１のレベルを切り替えてもよいし、出力端子Ｎ１のインピーダンスを切り替えてもよい。 This example shows an example in which the output terminal N1 of the PWM control unit 10 is connected to the gate of the MOS transistor Mpam, and the output terminal N1 is configured to take two states: outputting the Vss level or becoming high impedance. It has become. The MOS transistor Mamp sets the output terminal N1 to high impedance when the drain voltage of the MOS transistor Mpwm is lower than the threshold (first level), and sets the output terminal N1 to high impedance when the drain voltage of the MOS transistor Mpwm is lower than the threshold (second level). level), the output terminal N1 is set to the Vss level (amplified). Note that this is an example, and the present embodiment is not limited to this configuration. Depending on the connection form of the PWM control section 10 and the constant current setting section 20, a configuration may be adopted in which, for example, a pull-up circuit element is added to the output terminal N1 to output two states of Vdd/Vss level. That is, the MOS transistor Mamp (amplifier circuit) may switch the level of the output terminal N1 or may switch the impedance of the output terminal N1 according to the output of the MOS transistor Mpwm.

定電流設定部２０は、Ｎ型のＭＯＳトランジスタＭｐａｍ、スイッチｒｅｓＡ、ｄｉｏＡ及びｅｍ、容量Ｃｐａｍを備える。スイッチｒｅｓＡ、ｄｉｏＡ及びｅｍは、制御回路２４０によりオン／オフが制御される。なお、定電流設定部２０の構成は一例であり、この構成に限られない。すなわち、定電流設定部２０は、ＰＷＭ制御部１０の出力（ＰＷＭ信号）に応じて、発光素子Ｄに定電流を供給できれば、その他の構成でもよい。 The constant current setting section 20 includes an N-type MOS transistor Mpam, switches resA, dioA and em, and a capacitor Cpam. The switches resA, dioA, and em are controlled to be turned on or off by the control circuit 240. Note that the configuration of the constant current setting section 20 is an example, and the configuration is not limited to this. That is, the constant current setting section 20 may have any other configuration as long as it can supply a constant current to the light emitting element D according to the output (PWM signal) of the PWM control section 10.

ＭＯＳトランジスタＭｐａｍ（定電流生成トランジスタ）は、ドレインがスイッチｅｍを介して発光素子Ｄのカソードに接続され、ゲートがＰＷＭ制御部１０の出力端子Ｎ１及び容量Ｃｐａｍの一端に接続され、ソースに定電流設定信号Ｖｐａｍ／電源Ｖｓｓが入力される。ＭＯＳトランジスタＭｐａｍは、飽和領域で動作させることで定電流源として機能する。 The MOS transistor Mpam (constant current generating transistor) has a drain connected to the cathode of the light emitting element D via the switch em, a gate connected to the output terminal N1 of the PWM control unit 10 and one end of the capacitor Cpam, and a constant current generating transistor to the source. Setting signal Vpam/power supply Vss is input. MOS transistor Mpam functions as a constant current source by operating in a saturation region.

容量Ｃｐａｍは、一端がＭＯＳトランジスタＭｐｗｍのゲートに接続され、他端が電源Ｖｓｓに接続される。容量Ｃｐａｍは、ＭＯＳトランジスタＭｐａｍのゲート電位を保持するための容量である。 One end of the capacitor Cpam is connected to the gate of the MOS transistor Mpwm, and the other end is connected to the power supply Vss. Capacitor Cpam is a capacitor for holding the gate potential of MOS transistor Mpam.

スイッチｒｅｓＡは、電源ＶｄｄとＭＯＳトランジスタＭｐａｍのゲート及び容量Ｃｐａｍの共通ノードとの間に接続される。スイッチｒｅｓＡは、ＭＯＳトランジスタＭｐａｍのゲート電位を初期化するためのスイッチである。 The switch resA is connected between the power supply Vdd and a common node of the gate of the MOS transistor Mpam and the capacitor Cpam. The switch resA is a switch for initializing the gate potential of the MOS transistor Mpam.

スイッチｄｉｏＡは、ＭＯＳトランジスタＭｐａｍのゲート及び容量Ｃｐａｍの共通ノードとＭＯＳトランジスタＭｐａｍのドレインとの間に接続され、ＭＯＳトランジスタＭｐａｍをダイオード接続する。スイッチｅｍは、発光素子ＤのカソードとＭＯＳトランジスタＭｐｗｍのドレインの間に接続される。スイッチｄｉｏＡ及びｅｍは定電流源として働かせるＭＯＳトランジスタＭｐａｍのしきい値変動を補償するための一連の動作に使われるスイッチである。 The switch dioA is connected between the common node of the gate of the MOS transistor Mpam and the capacitor Cpam, and the drain of the MOS transistor Mpam, and diode-connects the MOS transistor Mpam. Switch em is connected between the cathode of light emitting element D and the drain of MOS transistor Mpwm. Switches dioA and em are switches used in a series of operations to compensate for threshold fluctuations of the MOS transistor Mpam, which functions as a constant current source.

＜画素回路の駆動方法＞
図６～図１３を用いて、本実施の形態に係る画素回路の駆動方法について説明する。図６は、本実施の形態に係る画素回路の駆動方法の流れを示すフローチャートであり、図７は、図６の駆動方法における各信号を示すタイミングチャートであり、図８～図１３は、図６の駆動方法における画素回路の状態を示す図である。例えば、映像信号の１フレーム毎に以下の駆動方法で発光素子を駆動する。 <How to drive the pixel circuit>
A method for driving a pixel circuit according to this embodiment will be described using FIGS. 6 to 13. FIG. 6 is a flowchart showing the flow of the driving method for the pixel circuit according to the present embodiment, FIG. 7 is a timing chart showing each signal in the driving method of FIG. 6, and FIGS. 6 is a diagram showing the state of a pixel circuit in driving method No. 6; FIG. For example, the light emitting element is driven by the following driving method for each frame of the video signal.

図６に示すように、まず、ＰＷＭ制御部１０をリセットする（reset PWM：Ｓ１１）。図７及び図８に示すように、スイッチｄｉｏＷ及びｒｅｓＷをオンにする。これにより、ＭＯＳトランジスタＭｐｗｍのゲート電位をＶｓｓに初期化する。なお、このときＭＯＳトランジスタＭｐｗｍのソースは、ハイインピーダンス（ｈｉＺ）とする。また、スイッチｒｅｓＡ、ｄｉｏＡ、及びｅｍはオフである。 As shown in FIG. 6, first, the PWM control unit 10 is reset (reset PWM: S11). As shown in FIGS. 7 and 8, switches dioW and resW are turned on. This initializes the gate potential of MOS transistor Mpwm to Vss. Note that at this time, the source of the MOS transistor Mpwm is set to high impedance (hiZ). Further, switches resA, dioA, and em are off.

次に、映像信号を書き込む（scan PWM：Ｓ１２）。図７及び図９に示すように、スイッチｒｅｓＷをオフにする。これにより、ＭＯＳトランジスタＭｐｗｍのゲートとドレインを電源Ｖｓｓから分離する。 Next, a video signal is written (scan PWM: S12). As shown in FIGS. 7 and 9, switch resW is turned off. This isolates the gate and drain of MOS transistor Mpwm from power supply Vss.

この状態で、ＭＯＳトランジスタＭｐｗｍのソースから映像信号Ｖｐｗｍを入力する。このとき、ＭＯＳトランジスタＭｐｗｍのゲートとドレインは短絡されているため、ＭＯＳトランジスタＭｐｗｍはダイオードとして動作し、ＭＯＳトランジスタＭｐｗｍのソースからゲートへ映像信号Ｖｐｗｍが供給される。そうすると、Ｖｐｗｍに応じて、カソード側電位（ゲート電位）はＶｐｗｍ－｜Ｖｔｈｐ（Ｍｐｗｍの閾値）｜に漸近するとともに、その電位が容量Ｃｐｗｍに保持される。ＭＯＳトランジスタＭｐｗｍのゲート電位はＶｐｗｍ－｜Ｖｔｈｐ｜まで上昇すると、ＭＯＳトランジスタＭｐｗｍはオフになる。このようにして、映像信号Ｖｐｗｍにクランプ式インバータの機能を担うＭＯＳトランジスタＭｐｗｍのしきい値を重畳した電位を生成する。 In this state, the video signal Vpwm is input from the source of the MOS transistor Mpwm. At this time, since the gate and drain of the MOS transistor Mpwm are short-circuited, the MOS transistor Mpwm operates as a diode, and the video signal Vpwm is supplied from the source to the gate of the MOS transistor Mpwm. Then, the cathode side potential (gate potential) approaches Vpwm−|Vthp (threshold value of Mpwm)| according to Vpwm, and the potential is held in the capacitor Cpwm. When the gate potential of MOS transistor Mpwm rises to Vpwm-|Vthp|, MOS transistor Mpwm is turned off. In this way, a potential is generated by superimposing the threshold value of the MOS transistor Mpwm, which functions as a clamp-type inverter, on the video signal Vpwm.

次に、定電流設定部２０をリセットする（reset PAM：Ｓ１３）。図７及び図１０に示すように、スイッチｄｉｏＷをオフにする。これにより、ＭＯＳトランジスタＭｐｗｍのゲートとドレインを分離し、Ｖｐｗｍとしきい値の重畳電位（Ｖｐｗｍ－｜Ｖｔｈｐ｜）を容量Ｃｐｗｍに保持する。 Next, the constant current setting section 20 is reset (reset PAM: S13). As shown in FIGS. 7 and 10, switch dioW is turned off. This separates the gate and drain of MOS transistor Mpwm, and holds the superimposed potential of Vpwm and the threshold value (Vpwm-|Vthp|) in capacitor Cpwm.

また、スイッチｒｅｓＷをオンにする。これにより、ＭＯＳトランジスタＭｐｗｍのドレイン電位とＭＯＳトランジスタＭａｍｐのゲート電位が再び電源Ｖｓｓに初期化されて、ＭＯＳトランジスタＭａｍｐがオフになる。さらに、スイッチｒｅｓＡをオンにする。これにより、ＭＯＳトランジスタＭｐａｍのゲート電位が電源Ｖｄｄに初期化される。ＭＯＳトランジスタＭａｍｐをオフにすることで、確実にＭＯＳトランジスタＭｐａｍのゲート電位を初期化する。なお、このときＭＯＳトランジスタＭｐｗｍのソースは、ハイインピーダンスとする。 Also, turn on the switch resW. As a result, the drain potential of the MOS transistor Mpwm and the gate potential of the MOS transistor Mamp are initialized to the power supply Vss again, and the MOS transistor Mamp is turned off. Furthermore, switch resA is turned on. As a result, the gate potential of the MOS transistor Mpam is initialized to the power supply Vdd. By turning off the MOS transistor Mamp, the gate potential of the MOS transistor Mpam is reliably initialized. Note that at this time, the source of the MOS transistor Mpwm is set to high impedance.

次に、定電流を設定する（set PAM：Ｓ１４）。図７及び図１１に示すように、スイッチｄｉｏＡをオンにし、ＭＯＳトランジスタＭｐａｍをダイオード接続する。 Next, a constant current is set (set PAM: S14). As shown in FIGS. 7 and 11, the switch dioA is turned on and the MOS transistor Mpam is diode-connected.

この状態で、定電流設定信号ＶｐａｍをＭＯＳトランジスタＭｐａｍのソースに印加する。そうすると上記Ｓ１２と同様にＭＯＳトランジスタＭｐａｍのしきい値取得動作が実施される。すなわち、Ｓ１２と同様に、定電流設定信号Ｖｐａｍの印可に応じて、ＭＯＳトランジスタＭｐａｍのゲート電位はＶｄｄからＶｐａｍ＋Ｖｔｈｎ（Ｍｐａｍの閾値）まで低下する。これにより、ＶｐａｍにＭＯＳトランジスタＭｐａｍのしきい値Ｖｔｈｎを重畳した電位が生成される。このようにして、ＭＯＳトランジスタＭｐａｍを飽和領域で動作させるときの電流値がしきい値に依存しないように、ＭＯＳトランジスタＭｐａｍのゲート電位を設定する。これにより、しきい値補償が可能となる。 In this state, constant current setting signal Vpam is applied to the source of MOS transistor Mpam. Then, the threshold value acquisition operation of the MOS transistor Mpam is performed similarly to S12 above. That is, similarly to S12, the gate potential of MOS transistor Mpam decreases from Vdd to Vpam+Vthn (threshold value of Mpam) in response to application of constant current setting signal Vpam. As a result, a potential is generated in which the threshold value Vthn of the MOS transistor Mpam is superimposed on Vpam. In this way, the gate potential of MOS transistor Mpam is set so that the current value when operating MOS transistor Mpam in the saturation region does not depend on the threshold value. This allows threshold compensation.

また、このときスイッチｒｅｓＷをオフにする。なお、スイッチｒｅｓＷをオフにするタイミングは、次のＳ１５を開始するタイミングでもよい。 Also, at this time, switch resW is turned off. Note that the timing for turning off the switch resW may be the timing for starting the next S15.

次に、発光素子を発光（emission on：Ｓ１５）及び消灯（emission off：Ｓ１６）する。発光（Ｓ１５）では、図７及び図１２に示すように、スイッチｄｉｏＡをオフにする。これにより、ＭＯＳトランジスタＭｐａｍのゲートとドレインを分離し、Ｖｐａｍとしきい値の重畳電位を容量Ｃｐａｍに保持する。 Next, the light emitting element emits light (emission on: S15) and turns off (emission off: S16). In light emission (S15), the switch dioA is turned off as shown in FIGS. 7 and 12. As a result, the gate and drain of the MOS transistor Mpam are separated, and the superimposed potential of Vpam and the threshold value is held in the capacitor Cpam.

また、ＭＯＳトランジスタＭｐｗｍのソースに、スロープ信号Ｖｓｌｏｐｅを入力する。ここで、クランプ式インバータの機能を担うＭＯＳトランジスタＭｐｗｍに対し、映像信号Ｖｐｗｍの成分はゲートに、比較参照するスロープ信号はソースに印加される。このため、本実施の形態では、関連する技術のように、映像信号とスロープ信号は重畳されない。 Furthermore, a slope signal Vslope is input to the source of the MOS transistor Mpwm. Here, the component of the video signal Vpwm is applied to the gate of the MOS transistor Mpwm that functions as a clamp-type inverter, and the slope signal for comparison reference is applied to the source. Therefore, in this embodiment, the video signal and the slope signal are not superimposed, unlike related technologies.

さらに、スイッチｅｍをオンにし、発光期間（emission期間）を開始する。ＰＷＭ制御部１０の出力端子Ｎ１がハイインピーダンスの間は、容量Ｃｐａｍが放電されず、ＭＯＳトランジスタＭｐａｍがオンのため、発光素子Ｄを定電流で駆動（発光）する。ＰＷＭ制御部１０の出力は、Ｓ１２においてあらかじめＶｔｈｐをＶｐｗｍに重畳させた電位にしてＭＯＳトランジスタＭｐｗｍのゲートに印加しているため、Ｖｔｈｐに依らず、純粋にＶｐｗｍとＶｓｌｏｐｅの大小比較で決まる。したがって、Ｖｐｗｍ＞Ｖｓｌｏｐｅの間はＰＷＭ制御部１０の出力がハイインピーダンスのため、発光素子Ｄの発光が継続する。 Furthermore, the switch em is turned on to start an emission period. While the output terminal N1 of the PWM control unit 10 is in high impedance, the capacitor Cpam is not discharged and the MOS transistor Mpam is turned on, so that the light emitting element D is driven with a constant current (light emission). Since the output of the PWM control unit 10 is applied to the gate of the MOS transistor Mpwm in advance at S12 by superimposing Vthp on Vpwm, the output is determined purely by comparing the magnitudes of Vpwm and Vslope, without depending on Vthp. Therefore, while Vpwm>Vslope, the output of the PWM control unit 10 is at high impedance, so the light emitting element D continues to emit light.

次に、消灯（Ｓ１６）では、図７及び図１３に示すように、スロープ信号Ｖｓｌｏｐｅが低電位から高電位にスロープ状に変化する。Ｖｐｗｍ＜Ｖｓｌｏｐｅとなると、ＭＯＳトランジスタＭｐｗｍがオンとなり、ＭＯＳトランジスタＭａｍｐのゲートにスロープ信号が供給される。そうすると、ＭＯＳトランジスタＭａｍｐがオンとなるため、ＰＷＭ制御部１０の出力がＶｓｓとなり、容量Ｃｐａｍが放電される。このため、ＭＯＳトランジスタＭｐａｍのゲート電位がＶｓｓとなって、ＭＯＳトランジスタＭｐａｍがオフし、発光素子Ｄが消灯する。このようにして、映像信号Ｖｐｗｍに応じた発光時間を実現する。なお、発光時間０（黒）を表現するには、スイッチｅｍをオンする前にＶｐｗｍ＜Ｖｓｌｏｐｅの状態にする必要があり、そのことに注意してＶｓｌｏｐｅのスロープ開始時電位やスイッチｅｍをオンするタイミングを調整する。 Next, in turning off the light (S16), the slope signal Vslope changes from a low potential to a high potential in a slope shape, as shown in FIGS. 7 and 13. When Vpwm<Vslope, MOS transistor Mpwm is turned on and a slope signal is supplied to the gate of MOS transistor Mamp. Then, since the MOS transistor Mamp is turned on, the output of the PWM control section 10 becomes Vss, and the capacitor Cpam is discharged. Therefore, the gate potential of the MOS transistor Mpam becomes Vss, the MOS transistor Mpam is turned off, and the light emitting element D is turned off. In this way, the light emission time corresponding to the video signal Vpwm is realized. In addition, in order to express the light emission time of 0 (black), it is necessary to set the state of Vpwm<Vslope before turning on the switch em, and with this in mind, set the potential at the start of the slope of Vslope and turn on the switch em. Adjust timing.

なお、Ｓ１２の映像信号の書き込みは、図４のような２次元アクティブマトリクス表示装置においては、スキャン線のスキャンに応じて、スキャン線ごとに順次行う。そのために各画素に選択用スイッチが必要であるが、ここでは説明簡略化のため、図には含めず、説明についても省略する。それ以外の手順（ステップ）については、基本的にアクティブマトリクスを構成する画素全体に対する一括同時操作を想定しているが、特にこれに限定されず、画素をグループ分けした上でシーケンシャルに実行する手順があってもよい。また、例えば定電流設定を先に行ってから映像信号を書き込むなど、そもそも上記説明と異なる順番で実行されてもよい（その場合、ＰＷＭ制御部は同一でよいが、その他の要素の変更は必要になる）。 Note that in a two-dimensional active matrix display device as shown in FIG. 4, writing of the video signal in S12 is performed sequentially for each scan line in accordance with the scan of the scan line. For this purpose, each pixel requires a selection switch, but in order to simplify the explanation, it is not included in the diagram and the explanation will be omitted. Other procedures (steps) are basically assumed to be simultaneous operations on all the pixels that make up the active matrix, but they are not limited to this, and steps are performed sequentially after dividing the pixels into groups. There may be. Furthermore, the execution may be performed in a different order than the above explanation, for example, by setting the constant current first and then writing the video signal (in that case, the PWM control unit may be the same, but other elements may need to be changed). become).

＜実施の形態１の効果＞
上記説明した本実施の形態に係る画素回路の構成及び駆動方法において、映像信号Ｖｐｗｍの入力電圧範囲を制約する条件は以下の通りである。
・Ｖｐｗｍ－｜Ｖｔｈｐ｜＞Ｖｓｓ（手順Ｓ１２のしきい値取得動作成立条件）
・Ｖｐｗｍ＜Ｖｄｄ（素子耐圧） <Effects of Embodiment 1>
In the configuration and driving method of the pixel circuit according to the present embodiment described above, the conditions that restrict the input voltage range of the video signal Vpwm are as follows.
・Vpwm-|Vthp|>Vss (condition for establishing the threshold value acquisition operation in step S12)
・Vpwm<Vdd (device breakdown voltage)

以上から、映像信号Ｖｐｗｍとして入力しうる電圧振幅はＶｄｄ－（Ｖｓｓ＋｜Ｖｔｈｐ｜）となる。上述のように、関連する技術では（Ｖｄｄ－Ｖｓｓ）／２であったことから、本実施の形態では、（Ｖｄｄ－Ｖｓｓ）／２－｜Ｖｔｈｐ｜分ダイナミックレンジが拡大可能である。すなわち、本実施の形態では、関連する技術のように、クランプ式インバータにより映像信号とスロープ信号の入力を重畳させることがないため、ダイナミックレンジを拡大することができる。 From the above, the voltage amplitude that can be input as the video signal Vpwm is Vdd-(Vss+|Vthp|). As described above, in the related technology, the dynamic range is (Vdd-Vss)/2, so in this embodiment, the dynamic range can be expanded by (Vdd-Vss)/2-|Vthp|. That is, in this embodiment, the dynamic range can be expanded because the input of the video signal and the slope signal are not superimposed using the clamp type inverter as in the related technology.

また、本実施の形態では、クランプ式インバータをＭＯＳトランジスタ１個で実装することで素子数を削減し、更には積極的にダイナミック動作を取り入れることで、貫通電流発生の要素を排除し消費電力低減を実現することができる。 In addition, in this embodiment, the number of elements is reduced by implementing the clamp type inverter with a single MOS transistor, and furthermore, by proactively incorporating dynamic operation, elements that generate through current are eliminated and power consumption is reduced. can be realized.

（実施の形態２）
以下、図面を参照して実施の形態２について説明する。本実施の形態では、実施の形態１の画素回路におけるＰＷＭ制御部の増幅回路（Ｍａｍｐ）をインバータで構成する。 (Embodiment 2)
Embodiment 2 will be described below with reference to the drawings. In this embodiment, the amplifier circuit (Mamp) of the PWM control section in the pixel circuit of Embodiment 1 is configured with an inverter.

＜画素回路の構成＞
図１４は、本実施の形態に係る画素回路の構成例を示す構成図である。図１４に示すように、本実施の形態に係る画素回路１は、発光素子Ｄ、ＰＷＭ制御部１０、定電流設定部２０を備える。実施の形態１の画素回路と比べて、ＰＷＭ制御部１０において、定電流設定部への出力部分が異なり、また、定電流設定部２０において、ＰＷＭ制御部１０からの入力部分が異なる。 <Pixel circuit configuration>
FIG. 14 is a configuration diagram showing a configuration example of a pixel circuit according to this embodiment. As shown in FIG. 14, the pixel circuit 1 according to the present embodiment includes a light emitting element D, a PWM control section 10, and a constant current setting section 20. Compared to the pixel circuit of Embodiment 1, in the PWM control section 10, the output portion to the constant current setting section is different, and in the constant current setting section 20, the input section from the PWM control section 10 is different.

具体的には、図１４に示すように、ＰＷＭ制御部１０は、ＭＯＳトランジスタＭａｍｐの代わりに、ＭＯＳトランジスタＭｐｗｍの出力を反転増幅するＰＷＭ出力増幅インバータ１１を備える。ＰＷＭ出力増幅インバータ１１は、電源Ｖｄｄと電源Ｖｓｓの間に直列に接続されたＰ型のＭＯＳトランジスタＭｉｐとＮ型のＭＯＳトランジスタＭｉｎを備える。また、この例では、定電流設定部２０のスイッチｅｍ（駆動スイッチ）をＰ型のＭＯＳトランジスタとする。ＰＷＭ出力増幅インバータ１１の入力端子は、ＭＯＳトランジスタＭａｍｐと同様に、ＭＯＳトランジスタＭｐｗｍのドレインに接続される。一方、ＰＷＭ出力増幅インバータ１１の出力端子Ｎ１は、スイッチｅｍのゲートに接続される。 Specifically, as shown in FIG. 14, the PWM control unit 10 includes a PWM output amplification inverter 11 that inverts and amplifies the output of the MOS transistor Mpwm instead of the MOS transistor Mamp. The PWM output amplification inverter 11 includes a P-type MOS transistor Mip and an N-type MOS transistor Min connected in series between a power supply Vdd and a power supply Vss. Further, in this example, the switch em (drive switch) of the constant current setting section 20 is a P-type MOS transistor. The input terminal of the PWM output amplification inverter 11 is connected to the drain of the MOS transistor Mpwm similarly to the MOS transistor Mamp. On the other hand, the output terminal N1 of the PWM output amplification inverter 11 is connected to the gate of the switch em.

＜画素回路の駆動方法＞
図１５～図２２を用いて、本実施の形態に係る画素回路の駆動方法について説明する。図１５は、本実施の形態に係る画素回路の駆動方法の流れを示すフローチャートであり、図１６は、図１５の駆動方法における各信号を示すタイミングチャートであり、図１７～図２２は、図１５の駆動方法における画素回路の状態を示す図である。 <How to drive the pixel circuit>
A method for driving a pixel circuit according to this embodiment will be described with reference to FIGS. 15 to 22. FIG. 15 is a flowchart showing the flow of the driving method for the pixel circuit according to the present embodiment, FIG. 16 is a timing chart showing each signal in the driving method of FIG. 15, and FIGS. 15 is a diagram showing the state of a pixel circuit in No. 15 driving method. FIG.

本実施の形態の駆動方法は、実施の形態１と比較して、以下の点が相違する。
・ｓｃａｎＰＷＭ（Ｓ２２）のときに発光しないように、ｒｅｓｅｔＰＷＭ（Ｓ２１）の時点で定電流源のＭＯＳトランジスタＭｐａｍのゲート電圧もいったん低電位に初期化する。以後、ＭＯＳトランジスタＭｐａｍがオンしないように、ＭＯＳトランジスタＭｐａｍのソース電位はＶｐａｍ（＞Ｖｓｓ）にしておく。
・Ｖｐｗｍ＞Ｖｓｌｏｐｅのとき非発光し、Ｖｐｗｍ＜Ｖｓｌｏｐｅのとき発光するため、発光／消灯順序が逆になる。 The driving method of this embodiment differs from that of Embodiment 1 in the following points.
- In order to prevent light emission during scan PWM (S22), the gate voltage of the MOS transistor Mpam as a constant current source is also initialized to a low potential at the time of reset PWM (S21). Thereafter, the source potential of the MOS transistor Mpam is set to Vpam (>Vss) so that the MOS transistor Mpam is not turned on.
- When Vpwm>Vslope, no light is emitted, and when Vpwm<Vslope, light is emitted, so the order of light emission/light-out is reversed.

本実施の形態では、図１５に示すように、まず、ＰＷＭ制御部１０をリセットする（reset PWM：Ｓ２１）。図１６及び図１７に示すように、実施の形態１と同様、スイッチｄｉｏＷ及びｒｅｓＷをオンする。これにより、ＭＯＳトランジスタＭｐｗｍのゲート電位が電源Ｖｓｓに初期化され、ＰＷＭ出力増幅インバータ１１の入力端子も電源Ｖｓｓとなる。そうすると、スイッチｅｍのゲート電位が電源Ｖｄｄとなるため、スイッチｅｍはオフとなる。また、スイッチｄｉｏＡの制御信号をハイとして、スイッチｄｉｏＡをオンにする。これにより、ＭＯＳトランジスタＭｐａｍのゲート電位をＶｓｓ＋Ｖｔｈｎまで低下させる。 In this embodiment, as shown in FIG. 15, first, the PWM control unit 10 is reset (reset PWM: S21). As shown in FIGS. 16 and 17, similarly to the first embodiment, the switches dioW and resW are turned on. As a result, the gate potential of the MOS transistor Mpwm is initialized to the power supply Vss, and the input terminal of the PWM output amplification inverter 11 also becomes the power supply Vss. Then, the gate potential of the switch em becomes the power supply Vdd, so the switch em is turned off. Further, the control signal of the switch dioA is set to high to turn on the switch dioA. This lowers the gate potential of MOS transistor Mpam to Vss+Vthn.

次に、映像信号を書き込む（scan PWM：Ｓ２２）。図１６及び図１８に示すように、実施の形態１と同様、スイッチｒｅｓＷをオフにした状態で、ＭＯＳトランジスタＭｐｗｍのソースから映像信号Ｖｐｗｍを入力し、ＭＯＳトランジスタＭｐｗｍのゲート電位をＶｐｗｍ－｜Ｖｔｈｐ｜まで上昇させる。このとき、スイッチｄｉｏＡをオフにし、ＭＯＳトランジスタＭｐａｍのゲート電位Ｖｓｓ＋Ｖｔｈｎを容量Ｃｐａｍに保持する。また、ＭＯＳトランジスタＭｐａｍのソースに定電流設定信号Ｖｐａｍを入力する。これにより、ＭＯＳトランジスタＭｐａｍがオフとなる。ＭＯＳトランジスタＭｐｗｍのゲート電位の上昇に応じて、ＰＷＭ出力増幅インバータ１１の出力が変化するため、スイッチｅｍがゲート電位のレベルによってオンとなる。このため、上記のように、ＭＯＳトランジスタＭｐａｍをオフにすることで、発光素子Ｄを確実に消灯する。 Next, a video signal is written (scan PWM: S22). As shown in FIGS. 16 and 18, as in the first embodiment, with the switch resW turned off, the video signal Vpwm is input from the source of the MOS transistor Mpwm, and the gate potential of the MOS transistor Mpwm is set to Vpwm−|Vthp. ｜Raise to ｜. At this time, the switch dioA is turned off and the gate potential Vss+Vthn of the MOS transistor Mpam is held in the capacitor Cpam. Further, a constant current setting signal Vpam is input to the source of the MOS transistor Mpam. This turns off the MOS transistor Mpam. Since the output of the PWM output amplifying inverter 11 changes in accordance with the rise in the gate potential of the MOS transistor Mpwm, the switch em is turned on depending on the level of the gate potential. Therefore, as described above, by turning off the MOS transistor Mpam, the light emitting element D is reliably turned off.

次に、定電流設定部２０をリセットする（reset PAM：Ｓ２３）。図１６及び図１９に示すように、実施の形態１と同様、スイッチｄｉｏＷをオフにすることで、Ｖｐｗｍ－｜Ｖｔｈｐ｜を容量Ｃｐｗｍに保持し、スイッチｒｅｓＷをオンにすることで、ＭＯＳトランジスタＭｐｗｍのドレイン電位をＶｓｓに初期化する。これにより、スイッチｅｍをオフにする。また、ＭＯＳトランジスタＭｐａｍのゲート電位を電源Ｖｄｄに初期化する。 Next, the constant current setting section 20 is reset (reset PAM: S23). As shown in FIGS. 16 and 19, as in the first embodiment, by turning off the switch dioW, Vpwm−|Vthp| is held at the capacitance Cpwm, and by turning on the switch resW, the MOS transistor Mpwm The drain potential of is initialized to Vss. This turns off switch em. Further, the gate potential of the MOS transistor Mpam is initialized to the power supply Vdd.

次に、定電流を設定する（set PAM：Ｓ２４）。図１６及び図２０に示すように、実施の形態１と同様、スイッチｄｉｏＡをオンとし、ＭＯＳトランジスタＭｐａｍのゲート電位をＶｄｄからＶｐａｍ＋Ｖｔｈｎまで低下させる。また、このときスイッチｒｅｓＷをオフにする。なお、実施の形態１と同様に、ＰＷＭ出力増幅インバータ１１の入力端子（＝ＭＯＳトランジスタＭｐｗｍのドレイン）がフローティングになるため、必要に応じて保持容量を該ノードに対して付加してもよい。また、スイッチｒｅｓＷをオフにするタイミングは、次のＳ２５を開始するタイミングでもよい。 Next, a constant current is set (set PAM: S24). As shown in FIGS. 16 and 20, similarly to the first embodiment, switch dioA is turned on and the gate potential of MOS transistor Mpam is lowered from Vdd to Vpam+Vthn. Also, at this time, switch resW is turned off. Note that, as in the first embodiment, since the input terminal of the PWM output amplifying inverter 11 (=the drain of the MOS transistor Mpwm) is floating, a storage capacitor may be added to this node as necessary. Further, the timing to turn off the switch resW may be the timing to start the next S25.

次に、発光素子を消灯（emission off：Ｓ２５）及び発光（emission on：Ｓ２６）する。消灯（Ｓ２５）では、図１６及び図２１に示すように、スイッチｄｉｏＡをオフとし、ＭＯＳトランジスタＭｐａｍのゲート電位Ｖｐａｍ＋Ｖｔｈｎを容量Ｃｐａｍに保持する。 Next, the light emitting element is turned off (emission off: S25) and emitted (emission on: S26). In turning off the light (S25), as shown in FIGS. 16 and 21, the switch dioA is turned off and the gate potential Vpam+Vthn of the MOS transistor Mpam is held in the capacitor Cpam.

さらに、ＭＯＳトランジスタＭｐｗｍのソースに、スロープ信号Ｖｓｌｏｐｅを入力する。Ｖｐｗｍ＞Ｖｓｌｏｐｅまでは、ＭＯＳトランジスタＭｐｗｍはオフであり、ＭＯＳトランジスタＭｐｗｍのドレイン及びインバータの入力端子はＶｓｓのままである。そうすると、ＰＷＭ出力増幅インバータ１１の出力及びスイッチｅｍのゲートはＶｄｄである。このため、スイッチｅｍはオフであり、発光素子Ｄの消灯が継続する。 Further, a slope signal Vslope is input to the source of the MOS transistor Mpwm. Until Vpwm>Vslope, the MOS transistor Mpwm is off, and the drain of the MOS transistor Mpwm and the input terminal of the inverter remain at Vss. Then, the output of the PWM output amplification inverter 11 and the gate of the switch em are at Vdd. Therefore, the switch em is off, and the light-emitting element D continues to be turned off.

次に、発光（Ｓ２６）では、図１６及び図２２に示すように、スロープ信号がさらに上昇する。Ｖｐｗｍ＜Ｖｓｌｏｐｅとなると、ＭＯＳトランジスタＭｐｗｍがオンとなり、ＰＷＭ出力増幅インバータ１１の入力端子にスロープ信号が供給される。そうすると、インバータの出力及びスイッチｅｍのゲート電位が低下し、スイッチｅｍがオンとなるため、発光素子Ｄが発光する。 Next, in light emission (S26), the slope signal further increases as shown in FIGS. 16 and 22. When Vpwm<Vslope, the MOS transistor Mpwm is turned on and a slope signal is supplied to the input terminal of the PWM output amplification inverter 11. Then, the output of the inverter and the gate potential of the switch em decrease, and the switch em is turned on, so that the light emitting element D emits light.

以上のように本実施の形態では、ＰＷＭ制御部１０の出力部分をインバータで構成し、その出力信号をスイッチｅｍの制御信号として接続し、発光／非発光の切り替えはスイッチｅｍのオン／オフで実現する。実施の形態１では、ＭＯＳトランジスタＭｐａｍのゲートからＭＯＳトランジスタＭａｍｐを介して電源に接続されるリークパスが存在する。これに対し、本実施の形態では、このリークパスを削減できるため、ダイナミック動作中の保持特性改善が期待できる。なお、ＰＷＭ制御部１０の出力は、Ｖｓｓ／ハイインピーダンスでなく、Ｖｓｓ／Ｖｄｄにする必要があるため、回路規模は増加する。 As described above, in this embodiment, the output part of the PWM control unit 10 is configured with an inverter, and its output signal is connected as a control signal for the switch em, and the light emission/non-light emission is switched by turning the switch em on/off. Realize. In the first embodiment, there is a leak path connected from the gate of MOS transistor Mpam to the power supply via MOS transistor Mamp. On the other hand, in this embodiment, since this leak path can be reduced, it is expected that retention characteristics during dynamic operation will be improved. Note that since the output of the PWM control unit 10 needs to be set to Vss/Vdd instead of Vss/high impedance, the circuit scale increases.

（実施の形態３）
図２３に、実施の形態３に係る画素回路の構成例を示す。この例では、図２３に示すように、実施の形態１の画素回路から、さらにスイッチｅｍを削除する。スイッチｅｍで消費する電圧分を除くことで、わずかながらも消費電力低減が期待できる。 (Embodiment 3)
FIG. 23 shows a configuration example of a pixel circuit according to the third embodiment. In this example, as shown in FIG. 23, the switch em is further removed from the pixel circuit of the first embodiment. By removing the voltage consumed by switch em, a slight reduction in power consumption can be expected.

ただし、実施の形態１と違って、少なくともｓｃａｎＰＷＭ（Ｓ１２）からｓｅｔＰＡＭ（Ｓ１４）の間（スロープ信号を入力する前まで）、発光素子のアノード端子をＶｄｄでなくＶｓｓにして、発光素子に電流を流さないようにする必要がある。このため、電源電圧を振幅させる制御が必要となる。 However, unlike Embodiment 1, at least from scan PWM (S12) to set PAM (S14) (before inputting the slope signal), the anode terminal of the light emitting element is set to Vss instead of Vdd, and the light emitting element is It is necessary to prevent current from flowing. Therefore, it is necessary to control the amplitude of the power supply voltage.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、Ｐ型のＭＯＳトランジスタをＮ型のＭＯＳトランジスタとしたり、Ｎ型のＭＯＳトランジスタをＰ型のＭＯＳトランジスタとしたりしてもよい。ＭＯＳトランジスタに限らず、その他のトランジスタを使用してもよい。 Note that the present invention is not limited to the above embodiments, and can be modified as appropriate without departing from the spirit. For example, a P-type MOS transistor may be replaced with an N-type MOS transistor, or an N-type MOS transistor may be replaced with a P-type MOS transistor. Not limited to MOS transistors, other transistors may be used.

１画素回路
１０ＰＷＭ制御部
１１ＰＷＭ出力増幅インバータ
２０定電流設定部
１００画素回路
１１０ＰＷＭ制御部
１１１ＭＯＳトランジスタ
１１２容量
１１３増幅回路
１１４、１１５スイッチ
１２０発光素子
１３０駆動スイッチ
１４０定電流設定部
２００表示装置
２１０表示マトリクス部
２２０スキャンドライバ
２３０データドライバ
２４０制御回路
Ｃｐａｍ容量
Ｃｐｗｍ容量
Ｄ発光素子
ｄｉｏＡスイッチ
ｄｉｏＷスイッチ
ｅｍスイッチ
Ｌｄｔデータ線
Ｌｓｃスキャン線
ＭａｍｐＭＯＳトランジスタ
ＭｉｎＭＯＳトランジスタ
ＭｉｐＭＯＳトランジスタ
ＭｐａｍＭＯＳトランジスタ
ＭｐｗｍＭＯＳトランジスタ
ｒｅｓＡスイッチ
ｒｅｓＷスイッチ
Ｖｐａｍ定電流設定信号
Ｖｐｗｍ映像信号
Ｖｓｌｏｐｅスロープ信号 1 Pixel circuit 10 PWM control section 11 PWM output amplification inverter 20 Constant current setting section 100 Pixel circuit 110 PWM control section 111 MOS transistor 112 Capacitor 113 Amplification circuit 114, 115 Switch 120 Light emitting element 130 Drive switch 140 Constant current setting section 200 Display device 210 Display Matrix portion 220 scales driver 230 Data driver 240 Data driver 240 Control circuit CPAM CPAM capacity D capacity D light emission device DIOA switch DIOA Switch EM switch LDT data line LSC scan wire LSC scan line MOS transistor min P MOS Transistor MPAM MOS Transistor MPWM MOS Transistor RESA Switch RESW Switch Vpam Constant current setting signal Vpwm Video signal Vslope Slope signal

Claims

A light emitting element,
a transistor having a control terminal for inputting a video signal, a first terminal for inputting a slope signal, and a second terminal for outputting a comparison result between the video signal and the slope signal;
a drive circuit that drives the light emitting element based on the comparison result;
a capacitive element connected to the control terminal and holding the potential of the video signal;
a diode connection switch connecting the transistor in a diode manner between the control terminal and the second terminal;
Equipped with
The capacitive element holds the potential of the video signal input to the first terminal while the transistor is diode-connected;
the transistor compares the held video signal and the slope signal;
pixel circuit.

The level of the slope signal changes in a slope shape,
The transistor switches the transistor on/off in response to a change in magnitude between the video signal and the slope signal.
The pixel circuit according to claim 1.

A light emitting element,
a transistor having a control terminal for inputting a video signal, a first terminal for inputting a slope signal, and a second terminal for outputting a comparison result between the video signal and the slope signal;
a drive circuit that drives the light emitting element based on the comparison result;
an initialization switch connected to the second terminal and initializing the potential of the second terminal;
A pixel circuit comprising :

comprising an amplifier circuit that amplifies the output of the transistor,
The drive circuit drives the light emitting element according to the output of the amplifier circuit.
The pixel circuit according to any one of claims 1 to 3 .

The amplifier circuit changes the level or impedance of the output of the amplifier circuit according to the output of the transistor.
The pixel circuit according to claim 4 .

The amplifier circuit sets the output of the amplifier circuit to high impedance when the output of the transistor is at a first level, and amplifies the output of the transistor when the output of the transistor is at a second level.
The pixel circuit according to claim 5 .

The amplifier circuit is an inverter that inverts and amplifies the output of the transistor.
The pixel circuit according to claim 5 .

The drive circuit is a constant current circuit that supplies a constant current to the light emitting element based on the comparison result.
A pixel circuit according to any one of claims 1 to 7 .

The constant current circuit includes a constant current generation transistor that generates the constant current,
A signal corresponding to the comparison result is input to a control terminal of the constant current generation transistor;
The pixel circuit according to claim 8 .

The light emitting element is connected between a power supply terminal and the constant current circuit,
before inputting the slope signal, controlling the potential of the power supply terminal so that the light emitting element does not emit light;
The pixel circuit according to claim 8 or 9 .

comprising a drive switch connected between the light emitting element and the constant current circuit,
A signal corresponding to the comparison result is input to a control terminal of the drive switch.
The pixel circuit according to claim 8 .

a display matrix section in which a plurality of pixel circuits are arranged in a matrix;
a drive control unit that controls driving of the plurality of pixel circuits,
The plurality of pixel circuits are
A light emitting element,
a transistor having a control terminal for inputting a video signal, a first terminal for inputting a slope signal, and a second terminal for outputting a comparison result between the video signal and the slope signal;
a drive circuit that drives the light emitting element based on the comparison result;
a capacitive element connected to the control terminal and holding the potential of the video signal;
a diode connection switch connecting the transistor in a diode manner between the control terminal and the second terminal;
Equipped with
The capacitive element holds the potential of the video signal input to the first terminal while the transistor is diode-connected;
the transistor compares the held video signal and the slope signal;
Display device.

a display matrix section in which a plurality of pixel circuits are arranged in a matrix;
a drive control unit that controls driving of the plurality of pixel circuits,
The plurality of pixel circuits are
A light emitting element,
a transistor having a control terminal for inputting a video signal, a first terminal for inputting a slope signal, and a second terminal for outputting a comparison result between the video signal and the slope signal;
a drive circuit that drives the light emitting element based on the comparison result;
an initialization switch connected to the second terminal and initializing the potential of the second terminal;
A display device comprising:

Inputting a video signal to the control terminal of the gradation control transistor;
inputting a slope signal to a first terminal of the gradation control transistor;
outputting a comparison result between the video signal and the slope signal from a second terminal of the gradation control transistor;
Driving a light emitting element based on the comparison result;
holding the potential of the video signal by a capacitive element connected to the control terminal;
diode-connecting the gradation control transistor by connecting the control terminal and the second terminal;
including;
Further, in a state where the gradation control transistor is diode-connected, the potential of the video signal input to the first terminal is held by the capacitive element;
Comparing the held video signal and the slope signal by the gradation control transistor;
A method of driving a light emitting element , including :

Inputting a video signal to the control terminal of the gradation control transistor;
inputting a slope signal to a first terminal of the gradation control transistor;
outputting a comparison result between the video signal and the slope signal from a second terminal of the gradation control transistor;
Driving a light emitting element based on the comparison result;
Initializing the potential of the second terminal by an initialization switch connected to the second terminal;
A method of driving a light emitting element, including: