JP7416171B1 - Epitaxial wafer manufacturing method - Google Patents
Epitaxial wafer manufacturing method Download PDFInfo
- Publication number
- JP7416171B1 JP7416171B1 JP2022169708A JP2022169708A JP7416171B1 JP 7416171 B1 JP7416171 B1 JP 7416171B1 JP 2022169708 A JP2022169708 A JP 2022169708A JP 2022169708 A JP2022169708 A JP 2022169708A JP 7416171 B1 JP7416171 B1 JP 7416171B1
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- epitaxial film
- film
- silicon epitaxial
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 271
- 239000010703 silicon Substances 0.000 claims abstract description 271
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 269
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910052799 carbon Inorganic materials 0.000 claims description 107
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 104
- 125000004429 atom Chemical group 0.000 claims description 62
- 238000010438 heat treatment Methods 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 27
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 84
- 239000001301 oxygen Substances 0.000 abstract description 84
- 229910052760 oxygen Inorganic materials 0.000 abstract description 84
- 230000007547 defect Effects 0.000 abstract description 77
- 239000011800 void material Substances 0.000 abstract description 77
- 238000005247 gettering Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 abstract description 13
- 230000007246 mechanism Effects 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 135
- 238000003917 TEM image Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001976 improved effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- -1 carbon ions Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】
少ない工程数で作製可能であり、かつ新しいゲッタリング機構を利用することで十分な酸素捕獲量を実現するエピタキシャルウェーハ及びエピタキシャルウェーハの製造方法を提供することを目的とする。
【解決手段】
シリコン基板10と、前記シリコン基板10上に形成されたシリコンエピタキシャル膜12とを有するエピタキシャルウェーハ1であって、前記シリコン基板10と前記シリコンエピタキシャル膜12の界面から前記シリコンエピタキシャル膜12側へ600nm以下の範囲にVoid欠陥領域11が設けられたものであることを特徴とするエピタキシャルウェーハ1。
【選択図】図1
【assignment】
It is an object of the present invention to provide an epitaxial wafer and a method for manufacturing the epitaxial wafer that can be manufactured with a small number of steps and that achieves a sufficient amount of oxygen capture by using a new gettering mechanism.
[Solution]
An epitaxial wafer 1 having a silicon substrate 10 and a silicon epitaxial film 12 formed on the silicon substrate 10, the distance being 600 nm or less from the interface between the silicon substrate 10 and the silicon epitaxial film 12 to the silicon epitaxial film 12 side. An epitaxial wafer 1 characterized in that a void defect region 11 is provided in a range of .
[Selection diagram] Figure 1
Description
本発明は、エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法に関する。 The present invention relates to an epitaxial wafer and a method for manufacturing an epitaxial wafer.
電子デバイスに利用される基板として、結晶完全性や不純物(酸素など)濃度の観点からエピタキシャルウェーハが広く利用されている。エピタキシャルウェーハは、成膜直後は極めて高純度であるが、デバイス製造工程を経るにつれて品質が低下することが知られている。主な原因として、デバイス製造工程でウェーハがさらされる外部環境や、エピタキシャルウェーハのバルク部分であるシリコンウェーハからの不純物拡散が挙げられる。デバイス製造工程での熱処理により、表面に付着した汚染金属やシリコンウェーハ中の酸素がデバイス活性層であるエピタキシャル膜に拡散することで、エピタキシャル膜に欠陥準位が形成された結果、製造歩留まりの低下や電気特性悪化の原因となる。特に固体撮像素子(CCD、CIS)の分野においては、デバイス特性を悪化させる要因の一つとしてデバイス活性層へ拡散した酸素に起因する欠陥が従来問題視されている。そのため、デバイス下部の活性層であるエピタキシャル膜の酸素濃度を極力低減するエピタキシャルウェーハの技術開発が進んでいる。 Epitaxial wafers are widely used as substrates for electronic devices from the viewpoint of crystal perfection and impurity (oxygen, etc.) concentration. It is known that epitaxial wafers have extremely high purity immediately after film formation, but their quality deteriorates as they go through the device manufacturing process. The main causes include the external environment to which the wafer is exposed during the device manufacturing process and impurity diffusion from the silicon wafer, which is the bulk part of the epitaxial wafer. Due to heat treatment during the device manufacturing process, contaminated metals adhering to the surface and oxygen in the silicon wafer diffuse into the epitaxial film, which is the active layer of the device, forming defect levels in the epitaxial film, resulting in a decrease in manufacturing yield. or cause deterioration of electrical characteristics. Particularly in the field of solid-state imaging devices (CCD, CIS), defects caused by oxygen diffused into the device active layer have been regarded as a problem as one of the factors that deteriorate device characteristics. Therefore, the development of epitaxial wafer technology is progressing to reduce the oxygen concentration of the epitaxial film, which is the active layer at the bottom of the device, as much as possible.
デバイス活性層の酸素濃度を低減する代表的な技術として、エピタキシャル膜とシリコン基板の界面近傍に酸素のゲッタリングサイトを配置する手法が挙げられる。 A typical technique for reducing the oxygen concentration in a device active layer is to place an oxygen gettering site near the interface between an epitaxial film and a silicon substrate.
例えば、特許文献1には、エピタキシャル成膜に使用するシリコン基板をRTA装置で前処理することで表面改質層を形成し、その上にエピタキシャル成長を行うことでバルク部分から拡散する酸素を捕獲する技術が開示されている。これは、表面改質層で析出するBMDを利用した技術であるが、BMD析出量や改質層の厚さをコントロールすることが難しく、デバイスに要求される酸素捕獲量に応じて調整することができない。また、酸素捕獲能力を示す温度域にも制限がある。
For example,
そこで、特許文献2には、シリコン基板表面にあらかじめ炭素等のゲッタリング用原子を高濃度に照射することでイオン注入層を形成し、その上にシリコンのエピタキシャル成長を行うことでバルク部分から拡散する酸素を捕獲する技術が開示されている。これは、エピタキシャル膜とシリコン基板の界面近傍において選択的にゲッタリングサイトを配置する目的から、イオン注入による表面改質層を形成する技術であり、改質層が示す酸素のゲッタリングによってバルク部分からシリコンエピタキシャル膜へ拡散する酸素濃度を低減する優れた方法である。また、照射条件を調整することで酸素捕獲量を調整することが可能である。しかし、イオン注入装置を用いることによる工程数の増加や、クロスコンタミネーションといった問題がある。
Therefore, in
ここで、低コストかつ低コンタミネーションであって、ゲッタリング用原子を含有したエピタキシャルウェーハを製造する技術として、CVD炉による化学気相成長で形成した高濃度に炭素を含有するエピタキシャルウェーハがある。特許文献3には、シリコン基板上にゲッタリング用原子である炭素を高濃度に含有するエピタキシャル膜を化学気相成長によって形成し、該炭素を含有するエピタキシャル膜の上にシリコンエピタキシャル膜を形成してエピタキシャルウェーハとする技術が記載されている。この技術を利用すると、エピタキシャル膜とシリコン基板の界面近傍において酸素のゲッタリング用原子である炭素を含有したエピタキシャル膜を配置した構造を低コストかつ低コンタミネーションに利用できる。しかし、特許文献3に記載された高濃度炭素含有層が示すゲッタリング特性は、基板とシリコンエピタキシャル膜との固溶度差や微小欠陥を利用した一般的な機構であり、特許文献3中の図4に示されるような2μm程度の厚さでは、2.0×1014atoms/cm2を上回る高い不純物捕獲能力を実現することが難しい。 Here, as a technology for manufacturing an epitaxial wafer containing gettering atoms at low cost and with low contamination, there is an epitaxial wafer containing a high concentration of carbon formed by chemical vapor deposition using a CVD furnace. Patent Document 3 discloses that an epitaxial film containing a high concentration of carbon, which is a gettering atom, is formed on a silicon substrate by chemical vapor deposition, and a silicon epitaxial film is formed on the epitaxial film containing carbon. A technique for producing an epitaxial wafer using the same method is described. By using this technology, a structure in which an epitaxial film containing carbon, which is an oxygen gettering atom, is arranged near the interface between the epitaxial film and a silicon substrate can be used at low cost and with low contamination. However, the gettering characteristics exhibited by the high-concentration carbon-containing layer described in Patent Document 3 are a general mechanism that utilizes the solid solubility difference and micro defects between the substrate and the silicon epitaxial film. With a thickness of about 2 μm as shown in FIG. 4, it is difficult to achieve a high impurity trapping ability exceeding 2.0×10 14 atoms/cm 2 .
上記のような、基板とシリコンエピタキシャル膜の間に、ゲッタリング用原子である炭素のイオン注入層や、化学気相成長で形成した高濃度炭素を含有するエピタキシャル膜を挟み込んだ構造の基板を利用することで、デバイス活性層の酸素濃度を低減することが可能となる。 As shown above, a substrate with a structure in which an ion-implanted layer of carbon, which is a gettering atom, and an epitaxial film containing high concentration of carbon formed by chemical vapor deposition are sandwiched between the substrate and a silicon epitaxial film is used. By doing so, it becomes possible to reduce the oxygen concentration in the device active layer.
しかしながら、特許文献2に記載のイオン注入で形成できる炭素イオン注入層の厚さは約0.3μmと薄く、更に、エピタキシャル成膜の前段階において複数の操作(イオン注入や回復熱処理等)で捕獲層を形成する必要があり、作製工程数が多くなってしまう。このようなエピタキシャルウェーハでは簡便に十分な量の不純物を捕獲できない。
However, the thickness of the carbon ion-implanted layer that can be formed by the ion implantation described in
また、特許文献3に記載のCVD炉を用いたエピタキシャルウェーハにおける高濃度に炭素を含有するエピタキシャル膜は、主な用途として重金属不純物のゲッタリング効果を念頭に開発された技術であり、先行技術文献において該炭素を含有するエピタキシャル膜の酸素捕獲能力に関する言及はない。また、利用できるゲッタリング機構を考慮すると、十分な量の酸素捕獲量が期待できない。 In addition, the epitaxial film containing a high concentration of carbon in an epitaxial wafer using a CVD furnace described in Patent Document 3 is a technology developed with the gettering effect of heavy metal impurities in mind as the main application, and the prior art document There is no mention of the oxygen capturing ability of the epitaxial film containing carbon. Furthermore, considering the available gettering mechanisms, a sufficient amount of oxygen capture cannot be expected.
この点から、固体撮像素子を始めとするデバイス活性層の酸素濃度に敏感なデバイス分野において、新しいゲッタリング機構を有しており、かつ特性向上に寄与する十分な酸素捕獲能力を有したエピタキシャルウェーハの開発が求められていた。 From this point of view, in the field of devices that are sensitive to the oxygen concentration in the active layer of devices, such as solid-state imaging devices, epitaxial wafers that have a new gettering mechanism and sufficient oxygen capture ability that contributes to improved characteristics. development was required.
本発明は、前記問題点に鑑みてなされたもので、少ない工程数で作製可能であり、かつ新しいゲッタリング機構を利用することで十分な酸素捕獲量を実現するエピタキシャルウェーハ及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides an epitaxial wafer that can be manufactured with a small number of steps and that achieves a sufficient amount of oxygen capture by using a new gettering mechanism, and a method for manufacturing the same. The purpose is to
本発明は、上記目的を達成するためになされたものであり、シリコン基板と、前記シリコン基板上に形成されたシリコンエピタキシャル膜とを有するエピタキシャルウェーハであって、前記シリコン基板と前記シリコンエピタキシャル膜の界面から前記シリコンエピタキシャル膜側へ600nm以下の範囲にVoid欠陥領域が設けられたものであることを特徴とするエピタキシャルウェーハを提供する。 The present invention has been made to achieve the above object, and is an epitaxial wafer having a silicon substrate and a silicon epitaxial film formed on the silicon substrate, the invention being an epitaxial wafer comprising a silicon substrate and a silicon epitaxial film formed on the silicon substrate. There is provided an epitaxial wafer characterized in that a void defect region is provided in a range of 600 nm or less from the interface to the silicon epitaxial film side.
このようなエピタキシャルウェーハによれば、十分な酸素捕獲量を実現できるものとなる。特に、このようなエピタキシャルウェーハであれば、デバイス活性層の下部にあるシリコンエピタキシャル膜とシリコン基板の界面近傍において、選択的にVoid欠陥をゲッタリングサイトとして配置することができ、酸素濃度を大きく低減することができるものとなる。また、少ない工程数で作製可能なものとなる。 According to such an epitaxial wafer, a sufficient amount of oxygen can be captured. In particular, with such an epitaxial wafer, void defects can be selectively placed as gettering sites near the interface between the silicon epitaxial film and the silicon substrate below the device active layer, greatly reducing the oxygen concentration. become something that can be done. Moreover, it can be manufactured with a small number of steps.
このとき、前記シリコンエピタキシャル膜が、次式(1)を満たす炭素濃度と膜厚を有するものとすることができる。
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
At this time, the silicon epitaxial film can have a carbon concentration and film thickness that satisfy the following formula (1).
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
これにより、十分な酸素捕獲量を実現できるものとなる。特に、式(1)を満たすことにより、Void欠陥領域を十分にシリコンエピタキシャル膜とシリコン基板の界面近傍に形成することができるものとなる。 This makes it possible to achieve a sufficient amount of oxygen capture. In particular, by satisfying formula (1), a void defect region can be sufficiently formed near the interface between the silicon epitaxial film and the silicon substrate.
このとき、前記シリコンエピタキシャル膜上に別のシリコンエピタキシャル膜を有し、前記別のシリコンエピタキシャル膜の炭素濃度が2.0×1019atoms/cm3未満のものとすることができる。 At this time, another silicon epitaxial film may be provided on the silicon epitaxial film, and the carbon concentration of the another silicon epitaxial film may be less than 2.0×10 19 atoms/cm 3 .
これにより、固体撮像素子デバイスにとって有用な酸素捕獲能力を有するエピタキシャルウェーハを提供できるものとなる。つまり、シリコンエピタキシャル膜を形成したシリコン基板を土台とし、更に炭素を含有しないシリコンエピタキシャル膜を形成したエピタキシャルウェーハ構造とすることで、固体撮像素子デバイスにとって有用な酸素捕獲能力を有するエピタキシャルウェーハを提供することができる。 Thereby, it is possible to provide an epitaxial wafer having an oxygen capturing ability useful for solid-state image sensing devices. In other words, by forming an epitaxial wafer structure based on a silicon substrate on which a silicon epitaxial film is formed, and further forming a silicon epitaxial film that does not contain carbon, an epitaxial wafer having an oxygen trapping ability useful for solid-state image sensing devices is provided. be able to.
このとき、前記シリコンエピタキシャル膜が絶縁性と高周波特性を有するものとすることができる。 At this time, the silicon epitaxial film can have insulation properties and high frequency characteristics.
これにより、固体撮像素子デバイスにとって一層有用な酸素捕獲能力を有するエピタキシャルウェーハを提供できるものとなる。 This makes it possible to provide an epitaxial wafer having an oxygen capturing ability that is more useful for solid-state image sensing devices.
本発明は、上記目的を達成するためになされたものであり、エピタキシャルウェーハの製造方法であって、炭素のソースガスを含む原料ガスを用いて、次式(1)を満たす炭素濃度と膜厚を有するように、シリコン基板上にシリコンエピタキシャル膜を形成する工程と、その後、熱処理温度が900℃以上、かつ、熱処理時間が1時間以上の条件で熱処理をする工程を有することを特徴とするエピタキシャルウェーハの製造方法を提供する。
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
The present invention has been made to achieve the above object, and is a method for manufacturing an epitaxial wafer, which uses a raw material gas containing a carbon source gas to obtain a carbon concentration and a film thickness that satisfy the following formula (1). An epitaxial method comprising the steps of: forming a silicon epitaxial film on a silicon substrate, and then performing heat treatment at a heat treatment temperature of 900° C. or higher and a heat treatment time of 1 hour or longer. A wafer manufacturing method is provided.
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
このようなエピタキシャルウェーハの製造方法によれば、前記シリコン基板と前記シリコンエピタキシャル膜の界面から前記シリコンエピタキシャル膜側へ600nm以下の範囲にVoid欠陥領域を設けることができる。特に、この範囲の熱処理温度で熱処理することにより、Void欠陥領域を形成できる。また、少ない工程数で作製可能となる。 According to such an epitaxial wafer manufacturing method, a void defect region can be provided in a range of 600 nm or less from the interface between the silicon substrate and the silicon epitaxial film toward the silicon epitaxial film. In particular, a void defect region can be formed by heat treatment at a heat treatment temperature within this range. Further, it can be manufactured with a small number of steps.
このとき、前記熱処理温度が1100℃以下、かつ、前記熱処理時間が36時間以下の条件で熱処理をすることができる。 At this time, the heat treatment can be performed under the conditions that the heat treatment temperature is 1100° C. or less and the heat treatment time is 36 hours or less.
熱処理温度を1100℃以下とすることで、重金属拡散の影響を抑えることができる。また、熱処理時間を36時間以下とすることで、製造効率の観点から優れたエピタキシャルウェーハとすることができる。 By setting the heat treatment temperature to 1100° C. or lower, the influence of heavy metal diffusion can be suppressed. Further, by setting the heat treatment time to 36 hours or less, an epitaxial wafer that is excellent in terms of manufacturing efficiency can be obtained.
このとき、前記シリコンエピタキシャル膜を形成する工程後、熱処理をする工程前、炭素のソースガスを含まない原料ガスを用いて、前記シリコンエピタキシャル膜上に、炭素濃度が2.0×1019atoms/cm3未満の別のシリコンエピタキシャル膜を形成する工程を有することができる。 At this time, after the step of forming the silicon epitaxial film and before the step of heat treatment, a carbon concentration of 2.0×10 19 atoms/ The process may include forming another silicon epitaxial film less than cm 3 .
これにより、固体撮像素子デバイスにとって有用な酸素捕獲能力を有するエピタキシャルウェーハを提供することができる。 Thereby, it is possible to provide an epitaxial wafer having an oxygen trapping ability useful for solid-state image sensing devices.
本発明のエピタキシャルウェーハによれば、十分な酸素捕獲量を実現できるものとなる。特に、デバイス活性層であるシリコンエピタキシャル膜とシリコン基板の界面近傍において、優れたゲッタリング特性を示すVoid欠陥領域を有した構造のエピタキシャルウェーハを得ることができるものとなる。また、少ない工程数で作製可能なものとなる。
本発明のエピタキシャルウェーハの製造方法によれば、前記シリコン基板と前記シリコンエピタキシャル膜の界面から前記シリコンエピタキシャル膜側へ600nm以下の範囲にVoid欠陥領域を設けることが可能となる。また、少ない工程数で作製可能となる。
According to the epitaxial wafer of the present invention, a sufficient amount of oxygen capture can be achieved. In particular, it is possible to obtain an epitaxial wafer having a structure having a void defect region exhibiting excellent gettering characteristics near the interface between the silicon epitaxial film, which is the device active layer, and the silicon substrate. Moreover, it can be manufactured with a small number of steps.
According to the epitaxial wafer manufacturing method of the present invention, it is possible to provide a void defect region in a range of 600 nm or less from the interface between the silicon substrate and the silicon epitaxial film to the silicon epitaxial film side. Moreover, it can be manufactured with a small number of steps.
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be explained in detail, but the present invention is not limited thereto.
上述のように、十分な酸素捕獲量を実現できるエピタキシャルウェーハ及びその製造方法が求められていた。 As described above, there has been a need for an epitaxial wafer and a method for manufacturing the same that can achieve a sufficient amount of oxygen capture.
本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン基板と、前記シリコン基板上に形成されたシリコンエピタキシャル膜とを有するエピタキシャルウェーハであって、前記シリコン基板と前記シリコンエピタキシャル膜の界面から前記シリコンエピタキシャル膜側へ600nm以下の範囲にVoid欠陥領域が設けられたものであることを特徴とするエピタキシャルウェーハにより、十分な酸素捕獲量を実現できるものとなること、及び、
エピタキシャルウェーハの製造方法であって、炭素のソースガスを含む原料ガスを用いて、次式(1)、
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
、を満たす炭素濃度と膜厚を有するように、シリコン基板上にシリコンエピタキシャル膜を形成する工程と、その後、熱処理温度が900℃以上1100℃以下、かつ、熱処理時間が1時間以上36時間以下の条件で熱処理をする工程を有することを特徴とするエピタキシャルウェーハの製造方法により、十分な酸素捕獲量を実現できることを見出し、本発明を完成した。
As a result of extensive studies on the above-mentioned problems, the present inventors have discovered an epitaxial wafer having a silicon substrate and a silicon epitaxial film formed on the silicon substrate, the interface between the silicon substrate and the silicon epitaxial film. An epitaxial wafer characterized in that a Void defect region is provided in a range of 600 nm or less from the silicon epitaxial film side to the silicon epitaxial film side, whereby a sufficient amount of oxygen capture can be realized, and
A method for manufacturing an epitaxial wafer, using a raw material gas containing a carbon source gas, using the following formula (1),
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
A step of forming a silicon epitaxial film on a silicon substrate so as to have a carbon concentration and film thickness that satisfy , and then a heat treatment temperature of 900°C or more and 1100°C or less and a heat treatment time of 1 hour or more and 36 hours or less. The present invention was completed based on the discovery that a sufficient amount of oxygen capture can be achieved by a method for producing an epitaxial wafer characterized by a step of heat treatment under certain conditions.
以下、図面を参照して本発明についてより詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be explained in more detail with reference to the drawings, but the present invention is not limited thereto.
(第1実施形態のエピタキシャルウェーハ)
図1は、本発明の第1実施形態のエピタキシャルウェーハを示す概略図である。
図1に示すように、本発明の第1実施形態のエピタキシャルウェーハ1は、シリコン基板10上に形成されたシリコンエピタキシャル膜12とシリコン基板10との界面からエピタキシャル膜12側へ600nm以下の範囲でVoid欠陥領域11を有した構造を有するものである。
(Epitaxial wafer of the first embodiment)
FIG. 1 is a schematic diagram showing an epitaxial wafer according to a first embodiment of the present invention.
As shown in FIG. 1, the
本発明の第1実施形態のエピタキシャルウェーハ1であれば、シリコン基板10からシリコンエピタキシャル膜12へ拡散する酸素をVoid欠陥領域11で大幅に捕獲することが可能となり、従来の炭素イオンを注入したエピタキシャルウェーハと比べて優れた酸素捕獲量を実現することができる。
With the
このように、シリコンエピタキシャル膜12とシリコン基板10との界面からエピタキシャル膜12側へ600nm以下の範囲でVoid欠陥領域11を有したエピタキシャルウェーハ1の構造を実現することで、従来技術を上回る酸素捕獲量を達成し、例えば固体撮像素子デバイスにとって有用な酸素捕獲能力を有するエピタキシャルウェーハを提供することができる。
In this way, by realizing the structure of the
このとき、Void欠陥領域11の範囲の下限値は特に限定されないが、例えば100nm以上とすることができる。このようなものであれば、Void密度が高く、十分な酸素捕獲能力を有するものとなる。
At this time, the lower limit of the range of the
シリコン基板10は特に限定されず、例えばチョクラルスキー法やフローティングゾーン法などにより製造された単結晶インゴットをスライスして得たものとすることができ、直径は例えば200mm、さらには300mm以上のものとすることができる。基板の抵抗率や酸素濃度は限定されず、用途に合わせて調整することができる。
The
なお、シリコンエピタキシャル膜12に含まれる炭素濃度と膜厚の大きさの関係は、次式(1):
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
を満たす範囲であり、かつ、炭素濃度は2.0×1019atoms/cm3以上、5.0×1021atoms/cm3以下の範囲とすることができる。
The relationship between the carbon concentration contained in the
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
In addition, the carbon concentration can be in a range of 2.0×10 19 atoms/cm 3 or more and 5.0×10 21 atoms/cm 3 or less.
上記式(1)に示すシリコンエピタキシャル膜12に含まれる炭素濃度と膜厚の大きさの関係を満たさないと、Void欠陥領域11が形成されず、酸素捕獲量が十分でない。
なお、本発明において、膜厚及び炭素濃度はSIMSを用いて測定した値である。
If the relationship between the carbon concentration contained in the
In the present invention, the film thickness and carbon concentration are values measured using SIMS.
このような膜厚と炭素濃度のシリコンエピタキシャル膜12であれば、シリコンエピタキシャル膜12とシリコン基板10との界面からシリコンエピタキシャル膜12側へ600nm以下の範囲でVoid欠陥領域11が形成され、これをゲッタリングサイトとして十分な酸素捕獲量を実現すると共に、シリコンエピタキシャル膜12の結晶性がより優れたものとなり、高品質なエピタキシャルウェーハ1となる。
If the
このような本発明の第1実施形態のエピタキシャルウェーハ1は、例えば裏面照射型の固体撮像素子の製造に好適なものであるが、用途は特に限定されない。
The
なお、本発明において、シリコンエピタキシャル膜12の厚さの上限値と下限値は特に限定されないが、生産性やコストを考慮して、例えば0.1μm以上、10μm以下とすることができる。このようなものであれば、より低コストで十分な酸素捕獲能力を有するものとなる。
また、本発明においてシリコンエピタキシャル膜12の炭素濃度の上限値も限定されないが、例えば5.0×1021atoms/cm3以下とすることができる。このようなものであれば、十分な酸素捕獲能力を実現するVoid欠陥領域11を有するものとなる。
熱処理によって形成されたVoid欠陥領域11の厚さの下限は特に限定されないが、例えば100nm以上とすることができる。このようなものであれば、Void密度が高く、十分な酸素捕獲能力を有するものとなる。
In the present invention, the upper and lower limits of the thickness of the
Further, in the present invention, the upper limit value of the carbon concentration of the
Although the lower limit of the thickness of the
(第1実施形態のエピタキシャルウェーハの製造方法)
図2は、本発明の第1実施形態のエピタキシャルウェーハの製造方法を示すフロー図である。つまり、シリコンエピタキシャル膜12とシリコン基板10の界面からエピタキシャル膜12側へ600nm以下にVoid欠陥領域11を有する第1実施形態のエピタキシャルウェーハ1の形成プロセスを示すフロー図である。
(Method for manufacturing epitaxial wafer of first embodiment)
FIG. 2 is a flow diagram showing the method for manufacturing an epitaxial wafer according to the first embodiment of the present invention. That is, it is a flow diagram showing a process for forming an
〈工程1:減圧下でのシリコンエピタキシャル膜の形成〉
まず、前述したシリコン基板10を用意し、減圧CVD装置を用いてシリコンエピタキシャル膜12を減圧下にてエピタキシャル成長により形成する。
<Step 1: Formation of silicon epitaxial film under reduced pressure>
First, the
なお、減圧CVD装置としては従来から使用しているものと同様のものを用いることができる。例えば、含有する炭素濃度を制御したシリコンエピタキシャル膜12を形成するための混合ガス雰囲気のシリコンソースガスとしては、例えばSiH2Cl2を用いることができ、また、ドープする炭素のソースガスとしては、例えばSiH3(CH3)やSiH2(CH3)2のうち少なくとも一つを用いることができる。ただし、シリコンエピタキシャル膜12を形成しつつ炭素をガスドープできる炭素を含む原料ガス、ドープガスであれば特に限定されないが、これらのソースガスであれば通常よく用いられており、入手しやすく好適である。また、チャンバー内の保持温度は例えば550℃~800℃とすることができる。ただし、結晶性の高いシリコンエピタキシャル膜12が形成する温度であれば特に限定されない。
Note that the same low-pressure CVD apparatus as that conventionally used can be used. For example, as a silicon source gas in a mixed gas atmosphere for forming the
前記の減圧CVD装置で形成されたシリコンエピタキシャル膜12の厚さは制御下で導入された炭素濃度に依存して下限が決定される。シリコンエピタキシャル膜12に含まれる炭素濃度と膜厚の大きさの関係が、次式(1):
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
を満たす範囲で成膜することで本発明のエピタキシャルウェーハ1の製造をすることができる。
The lower limit of the thickness of the
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
The
シリコンエピタキシャル膜12について、式(1)を満たす範囲で、より大きな膜厚や炭素濃度の調整は、例えば処理時間の長さやソースガスの導入量の調整により行うことができる。
Regarding the
〈工程2:Void欠陥領域の形成〉
成膜後の熱処理によって、シリコンエピタキシャル膜12とシリコン基板10との界面近傍にVoid欠陥領域11を形成することができる。
<Step 2: Formation of Void defect region>
By heat treatment after film formation, a
この熱処理の方法は特に限定されず、例えば一般的なシリコンウェーハ用の熱処理炉を用いることができる。
熱処理における昇温時間は特に限定されないが、熱処理温度は900℃以上とすることができる。このようにすることで、Void欠陥領域11の形成が促進され、製造効率が良くなる。
熱処理温度の上限は特に限定されないが、例えば1100℃以下とすることができる。このようにすることで、重金属拡散の影響を抑えることができる。
The method of this heat treatment is not particularly limited, and for example, a general heat treatment furnace for silicon wafers can be used.
Although the heating time in the heat treatment is not particularly limited, the heat treatment temperature can be 900° C. or higher. By doing so, the formation of the
The upper limit of the heat treatment temperature is not particularly limited, but may be, for example, 1100° C. or lower. By doing so, the influence of heavy metal diffusion can be suppressed.
また、熱処理時間は1時間以上とすることができる。このようにすることで、十分なVoid欠陥が形成され品質が良くなる。
熱処理時間の上限も特に限定されないが、例えば36時間以下とすることができる。
このようにすることで、製造効率の観点から優れたエピタキシャルウェーハとなる。
Moreover, the heat treatment time can be 1 hour or more. By doing so, sufficient void defects are formed and the quality is improved.
The upper limit of the heat treatment time is also not particularly limited, and may be, for example, 36 hours or less.
By doing so, an epitaxial wafer that is excellent in terms of manufacturing efficiency can be obtained.
以上を踏まえると、1000℃前後まで昇温した熱処理炉に直接エピタキシャルウェーハを投入し、1時間~36時間程度熱処理することで、工程1で形成したシリコンエピタキシャル膜12とシリコン基板10との界面からエピタキシャル膜12側へ600nm以下の範囲でVoid欠陥領域11が形成される。
この際、熱処理時のガス種は用途に合わせて使い分けることが可能であり、例えば酸素ガスや、アルゴンや窒素などの不活性ガスとすることができる。
以上より、本発明の第1実施形態のエピタキシャルウェーハ1を得ることができる。
Based on the above, by placing the epitaxial wafer directly into a heat treatment furnace heated to around 1000°C and heat-treating it for about 1 to 36 hours, the interface between the
At this time, the type of gas during the heat treatment can be selectively used depending on the purpose, and can be, for example, oxygen gas, or an inert gas such as argon or nitrogen.
From the above, the
(第2実施形態のエピタキシャルウェーハ)
図3は、本発明の第2実施形態のエピタキシャルウェーハを示す概略図である。
本発明の第2実施形態のエピタキシャルウェーハ2は、シリコンエピタキシャル膜12上へドープしていないことにより、炭素を含有しない別のシリコンエピタキシャル膜13が形成されている他は第1実施形態のエピタキシャルウェーハ1と同様な構成とされている。
(Epitaxial wafer of second embodiment)
FIG. 3 is a schematic diagram showing an epitaxial wafer according to a second embodiment of the present invention.
The
炭素を含有しない別のシリコンエピタキシャル膜13とは、炭素濃度が2.0×1019atoms/cm3未満のシリコンエピタキシャル膜をいう。
炭素を含有しない別のシリコンエピタキシャル膜13の炭素濃度は低ければ低いほど好ましいが、不可避的不純物レベルの炭素含有量とすることができ、例えばSIMS測定における検出下限である5.0×1015atoms/cm3以下であることがより好ましい。
Another
The lower the carbon concentration of another
本発明においてシリコンエピタキシャル膜12の炭素濃度の上限値も限定されないが、例えば5.0×1021atoms/cm3以下とすることができる。このようなものであれば、十分な酸素捕獲能力を実現するVoid欠陥領域11を有するとともに、シリコンエピタキシャル膜12上に形成された炭素を含有しない別のシリコンエピタキシャル膜13も結晶性の良いものとなる。
In the present invention, the upper limit value of the carbon concentration of the
(第2実施形態のエピタキシャルウェーハの製造方法)
図4は、本発明の第2実施形態のエピタキシャルウェーハの製造方法の一例を示すフロー図である。
工程1を実施した後、工程1’を実施してから、熱処理を行う他は実施形態1と同様なプロセスとされている。
(Method for manufacturing epitaxial wafer of second embodiment)
FIG. 4 is a flow diagram showing an example of the method for manufacturing an epitaxial wafer according to the second embodiment of the present invention.
The process is the same as in
〈工程1’:炭素を含有しないシリコンエピタキシャル膜の形成〉
ウェーハの用途に応じて、シリコンエピタキシャル膜12を土台として炭素を含有しない別のシリコンエピタキシャル膜13を形成することができる。この別のシリコンエピタキシャル膜13の形成方法は特に限定されず、従来と同様の方法で形成することができる。例えば、前述した炭素のソースガスを用いることなく、シリコンのソースガスをチャンバー内に導入するとともに1000℃前後の保持温度の下で形成することができる。処理時間や抵抗率調整用のドープガスの制御により、所望の膜厚や、導電型の抵抗率を有する炭素を含有しないシリコンエピタキシャル膜13を工程1で形成したシリコンエピタキシャル膜12上に形成することができる。
<Step 1': Formation of carbon-free silicon epitaxial film>
Depending on the use of the wafer, another
〈工程2:Void欠陥領域の形成〉
工程1’で形成したシリコンエピタキシャル膜12上への、炭素を含有しないシリコンエピタキシャル膜13の形成後、成膜後の熱処理によって、シリコンエピタキシャル膜12とシリコン基板10との界面近傍にVoid欠陥領域11を形成することができる。
この熱処理の条件は、第1実施形態の工程2と同様である。
以上より、本発明の第2実施形態のエピタキシャルウェーハ2を得ることができる。
<Step 2: Formation of Void defect region>
After forming the carbon-free
The conditions for this heat treatment are the same as in
From the above, the
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, the present invention will be explained in more detail by showing Examples and Comparative Examples of the present invention, but the present invention is not limited thereto.
(実施例1)
減圧CVD装置によりチョクラルスキー法によって製造されたインゴットをスライスして得た直径300mmのシリコン基板上に、炭素のソースガスとしてSiH3(CH3)を用いてシリコンエピタキシャル膜(炭素濃度:2.0×1019atoms/cm3、膜厚:5.5μm)を形成した。
なお、シリコンエピタキシャル膜の炭素濃度が2.0×1019atoms/cm3の場合、式(1)から求められるシリコンエピタキシャル膜の厚さは約2.2μm以上である。
成膜後、熱平衡状態に達するまで酸素雰囲気下における1000℃の熱処理を36時間実施することでVoid欠陥領域を形成し、実施例1のエピタキシャルウェーハを用意した。
(Example 1)
A silicon epitaxial film (carbon concentration: 2.0 mm) was formed on a silicon substrate with a diameter of 300 mm obtained by slicing an ingot manufactured by the Czochralski method using a low-pressure CVD apparatus using SiH 3 (CH 3 ) as a carbon source gas. 0×10 19 atoms/cm 3 , film thickness: 5.5 μm).
Note that when the carbon concentration of the silicon epitaxial film is 2.0×10 19 atoms/cm 3 , the thickness of the silicon epitaxial film determined from equation (1) is about 2.2 μm or more.
After film formation, a Void defect region was formed by performing heat treatment at 1000° C. in an oxygen atmosphere for 36 hours until a thermal equilibrium state was reached, and the epitaxial wafer of Example 1 was prepared.
このエピタキシャルウェーハの構造を調査するため、シリコンエピタキシャル膜の表面と、シリコンエピタキシャル膜とシリコン基板との界面を含むように断面方向からTEM像を、シリコンエピタキシャル膜とシリコン基板との界面を含むよう平面方向からTEM像を、それぞれ取得した。
また、Void欠陥領域の厚さと酸素捕獲量をSIMSにより測定した。
In order to investigate the structure of this epitaxial wafer, TEM images were taken from a cross-sectional direction to include the surface of the silicon epitaxial film and the interface between the silicon epitaxial film and the silicon substrate, and a TEM image was taken from a plane view to include the interface between the silicon epitaxial film and the silicon substrate. TEM images were acquired from each direction.
Further, the thickness of the void defect region and the amount of oxygen captured were measured by SIMS.
その結果、本発明のエピタキシャルウェーハにおけるシリコン基板と、シリコンエピタキシャル膜との界面からエピタキシャル膜側へ約600nmの範囲で、Void欠陥領域が形成されていることが確認された。(図5、6、7、8参照) As a result, it was confirmed that a void defect region was formed in a range of about 600 nm from the interface between the silicon substrate and the silicon epitaxial film toward the epitaxial film in the epitaxial wafer of the present invention. (See Figures 5, 6, 7, 8)
また、酸素捕獲量は約4.3×1014atoms/cm2だった。(図10参照) Further, the amount of oxygen captured was approximately 4.3×10 14 atoms/cm 2 . (See Figure 10)
(実施例2)
シリコンエピタキシャル膜の厚さが3μmであること以外は実施例1と同じ条件でエピタキシャルウェーハを製造した。
更に、このシリコンエピタキシャル膜を土台として炭素を含有しないシリコンエピタキシャル膜を約2μm形成した。
膜厚の調整は減圧CVD炉における処理時間を変えることにより行った。
(Example 2)
An epitaxial wafer was manufactured under the same conditions as in Example 1 except that the thickness of the silicon epitaxial film was 3 μm.
Further, a silicon epitaxial film containing no carbon was formed to a thickness of approximately 2 μm using this silicon epitaxial film as a base.
The film thickness was adjusted by changing the treatment time in the low pressure CVD furnace.
このエピタキシャルウェーハの構造を調査するため、シリコンエピタキシャル膜とシリコン基板との界面を含むよう平面方向からTEM像を取得した。
また、Void欠陥領域の厚さと酸素捕獲量をSIMSにより測定した。
In order to investigate the structure of this epitaxial wafer, a TEM image was obtained from a plane direction so as to include the interface between the silicon epitaxial film and the silicon substrate.
Further, the thickness of the void defect region and the amount of oxygen captured were measured by SIMS.
その結果、本発明のエピタキシャルウェーハにおけるシリコン基板と、シリコンエピタキシャル膜との界面からエピタキシャル膜側へ約580nmの範囲で、Void欠陥領域が形成されていることが確認された。(図7、8参照) As a result, it was confirmed that a void defect region was formed in a range of about 580 nm from the interface between the silicon substrate and the silicon epitaxial film toward the epitaxial film in the epitaxial wafer of the present invention. (See Figures 7 and 8)
また、酸素捕獲量は約2.0×1014atoms/cm2だった。(図10参照) Further, the amount of oxygen captured was approximately 2.0×10 14 atoms/cm 2 . (See Figure 10)
(実施例3)
シリコンエピタキシャル膜の炭素濃度が1.0×1020atoms/cm3、厚さが3μmであること以外は実施例1と同じ条件でエピタキシャルウェーハを製造した。
なお、シリコンエピタキシャル膜の炭素濃度が1.0×1020atoms/cm3の場合、式(1)から求められるシリコンエピタキシャル膜の厚さは約1.2μm以上である。
(Example 3)
An epitaxial wafer was manufactured under the same conditions as in Example 1, except that the silicon epitaxial film had a carbon concentration of 1.0×10 20 atoms/cm 3 and a thickness of 3 μm.
Note that when the carbon concentration of the silicon epitaxial film is 1.0×10 20 atoms/cm 3 , the thickness of the silicon epitaxial film determined from equation (1) is about 1.2 μm or more.
このエピタキシャルウェーハの構造を調査するため、シリコンエピタキシャル膜とシリコン基板との界面を含むよう平面方向からTEM像を取得した。また、Void欠陥領域の厚さと酸素捕獲量をSIMSにより測定した。 In order to investigate the structure of this epitaxial wafer, a TEM image was obtained from a plane direction so as to include the interface between the silicon epitaxial film and the silicon substrate. Further, the thickness of the void defect region and the amount of oxygen captured were measured by SIMS.
その結果、本発明のエピタキシャルウェーハにおけるシリコン基板と、シリコンエピタキシャル膜との界面からエピタキシャル膜側へ約350nm以下の範囲で、Void欠陥領域が形成されていることが確認された。(図7、8参照) As a result, it was confirmed that in the epitaxial wafer of the present invention, a void defect region was formed in a range of about 350 nm or less from the interface between the silicon substrate and the silicon epitaxial film toward the epitaxial film. (See Figures 7 and 8)
また、酸素捕獲量は約1.2×1015atoms/cm2だった。(図10参照) Further, the amount of oxygen captured was approximately 1.2×10 15 atoms/cm 2 . (See Figure 10)
(実施例4)
シリコンエピタキシャル膜の厚さが2μmであること以外は実施例3と同じ条件でエピタキシャルウェーハを製造した。
(Example 4)
An epitaxial wafer was manufactured under the same conditions as in Example 3 except that the thickness of the silicon epitaxial film was 2 μm.
このエピタキシャルウェーハの構造を調査するため、シリコンエピタキシャル膜とシリコン基板との界面を含むよう平面方向からTEM像を取得した。また、Void欠陥領域の厚さと酸素捕獲量をSIMSにより測定した。 In order to investigate the structure of this epitaxial wafer, a TEM image was obtained from a plane direction so as to include the interface between the silicon epitaxial film and the silicon substrate. Further, the thickness of the void defect region and the amount of oxygen captured were measured by SIMS.
その結果、本発明のエピタキシャルウェーハにおけるシリコン基板と、シリコンエピタキシャル膜との界面からエピタキシャル膜側へ約390nmの範囲で、Void欠陥領域が形成されていることが確認された。(図7、8参照) As a result, it was confirmed that a void defect region was formed in a range of about 390 nm from the interface between the silicon substrate and the silicon epitaxial film toward the epitaxial film in the epitaxial wafer of the present invention. (See Figures 7 and 8)
また、酸素捕獲量は約1.2×1015atoms/cm2だった。(図10参照) Further, the amount of oxygen captured was approximately 1.2×10 15 atoms/cm 2 . (See Figure 10)
(実施例5)
シリコンエピタキシャル膜の炭素濃度が3.0×1020atoms/cm3、厚さが1μmであること以外は実施例1と同じ条件でエピタキシャルウェーハを製造した。
なお、シリコンエピタキシャル膜の炭素濃度が3.0×1020atoms/cm3の場合、式(1)から求められるシリコンエピタキシャル膜の厚さは約0.5μm以上である。
(Example 5)
An epitaxial wafer was manufactured under the same conditions as in Example 1, except that the silicon epitaxial film had a carbon concentration of 3.0×10 20 atoms/cm 3 and a thickness of 1 μm.
Note that when the carbon concentration of the silicon epitaxial film is 3.0×10 20 atoms/cm 3 , the thickness of the silicon epitaxial film determined from equation (1) is about 0.5 μm or more.
このエピタキシャルウェーハの構造を調査するため、シリコンエピタキシャル膜とシリコン基板との界面を含むよう平面方向からTEM像を取得した。
また、Void欠陥領域の厚さと酸素捕獲量をSIMSにより測定した。
In order to investigate the structure of this epitaxial wafer, a TEM image was obtained from a plane direction so as to include the interface between the silicon epitaxial film and the silicon substrate.
Further, the thickness of the void defect region and the amount of oxygen captured were measured by SIMS.
その結果、本発明のエピタキシャルウェーハにおけるシリコン基板と、シリコンエピタキシャル膜との界面からエピタキシャル膜側へ約250nm以下の範囲で、Void欠陥領域が形成されていることが確認された。(図7、8参照) As a result, it was confirmed that in the epitaxial wafer of the present invention, a void defect region was formed in a range of about 250 nm or less from the interface between the silicon substrate and the silicon epitaxial film toward the epitaxial film. (See Figures 7 and 8)
また、酸素捕獲量は約2.1×1015atoms/cm2だった。(図10参照) Further, the amount of oxygen captured was approximately 2.1×10 15 atoms/cm 2 . (See Figure 10)
(実施例6)
シリコンエピタキシャル膜の炭素濃度が1.0×1021atoms/cm3、厚さが1μmであること以外は実施例1と同じ条件でエピタキシャルウェーハを製造した。
なお、シリコンエピタキシャル膜の炭素濃度が1.0×1021atoms/cm3の場合、式(1)から求められるシリコンエピタキシャル膜の厚さは下限の0.1μm以上である。
(Example 6)
An epitaxial wafer was manufactured under the same conditions as in Example 1 except that the silicon epitaxial film had a carbon concentration of 1.0×10 21 atoms/cm 3 and a thickness of 1 μm.
Note that when the carbon concentration of the silicon epitaxial film is 1.0×10 21 atoms/cm 3 , the thickness of the silicon epitaxial film determined from equation (1) is the lower limit of 0.1 μm or more.
このエピタキシャルウェーハの構造を調査するため、シリコンエピタキシャル膜とシリコン基板との界面を含むよう平面方向からTEM像を取得した。また、Void欠陥領域の厚さと酸素捕獲量をSIMSにより測定した。 In order to investigate the structure of this epitaxial wafer, a TEM image was obtained from a plane direction so as to include the interface between the silicon epitaxial film and the silicon substrate. Further, the thickness of the void defect region and the amount of oxygen captured were measured by SIMS.
その結果、本発明のエピタキシャルウェーハにおけるシリコン基板と、シリコンエピタキシャル膜との界面からエピタキシャル膜側へ約320nm以下の範囲で、Void欠陥領域が形成されていることが確認された。(図7、8参照) As a result, it was confirmed that in the epitaxial wafer of the present invention, a void defect region was formed in a range of about 320 nm or less from the interface between the silicon substrate and the silicon epitaxial film toward the epitaxial film. (See Figures 7 and 8)
また、酸素捕獲量は約3.6×1015atoms/cm2だった。(図10参照) Further, the amount of oxygen captured was approximately 3.6×10 15 atoms/cm 2 . (See Figure 10)
(比較例1)
実施例1と同様のシリコン基板に対して、イオン注入装置を用いて炭素を加速電圧32 keV、ドーズ量1×1015atoms/cm2にてイオン注入して作製した表面改質層(炭素濃度1.0×1020atoms/cm3)をもつシリコンウェーハを用意した。
(Comparative example 1)
A surface modified layer (carbon concentration A silicon wafer having a density of 1.0×10 20 atoms/cm 3 ) was prepared.
このシリコンウェーハに対して、シリコンエピタキシャル膜を成膜することで、デバイス活性層であるエピタキシャル膜直下に改質層を有したエピタキシャルウェーハを用意した。
なお、シリコンエピタキシャル膜の成膜温度は1000℃、膜厚は9μmであった。
By forming a silicon epitaxial film on this silicon wafer, an epitaxial wafer having a modified layer immediately below the epitaxial film, which is a device active layer, was prepared.
The silicon epitaxial film was formed at a temperature of 1000° C. and a thickness of 9 μm.
このエピタキシャルウェーハの酸素捕獲量の評価を行うため、得られたエピタキシャルウェーハに対して、熱平衡状態に達するまで酸素雰囲気下における1000℃の熱処理を実施した。 In order to evaluate the amount of oxygen captured in this epitaxial wafer, the obtained epitaxial wafer was subjected to heat treatment at 1000° C. in an oxygen atmosphere until a thermal equilibrium state was reached.
また、イオン注入深さ(炭素含有層の位置)はシリコンエピタキシャル膜の表面から9.1μmの位置で、炭素含有層の厚さは0.3μmであった。 Further, the ion implantation depth (position of the carbon-containing layer) was 9.1 μm from the surface of the silicon epitaxial film, and the thickness of the carbon-containing layer was 0.3 μm.
このエピタキシャルウェーハの酸素捕獲量をSIMSにより測定したところ、酸素捕獲量は約5.7×1013atoms/cm2となった。 When the amount of oxygen captured in this epitaxial wafer was measured by SIMS, the amount of oxygen captured was approximately 5.7×10 13 atoms/cm 2 .
(比較例2)
シリコンエピタキシャル膜の厚さが1μmであること以外は実施例1と同じ条件でエピタキシャルウェーハを製造した。
これは式(1)を満たしておらず、熱処理によるVoid欠陥領域は形成されない。
(Comparative example 2)
An epitaxial wafer was manufactured under the same conditions as in Example 1 except that the thickness of the silicon epitaxial film was 1 μm.
This does not satisfy formula (1), and no void defect region is formed by heat treatment.
このエピタキシャルウェーハの酸素捕獲量をSIMSで調査したところ、酸素捕獲量は約8.1×1013atoms/cm2だった。 When the amount of oxygen captured in this epitaxial wafer was investigated by SIMS, the amount of oxygen captured was approximately 8.1×10 13 atoms/cm 2 .
図11は、比較例1の炭素イオンを注入したエピタキシャルウェーハにおける酸素捕獲量と、比較例2のエピタキシャルウェーハにおける酸素捕獲量と、実施例5のエピタキシャルウェーハの酸素捕獲量を比較したグラフである。
Void欠陥層をシリコンエピタキシャル膜直下に形成した構造を有した実施例5のエピタキシャルウェーハ(本提案基板)は、従来の改質層を利用したエピタキシャルウェーハと比べて格別に優れた捕獲量を有することがわかった。
FIG. 11 is a graph comparing the amount of oxygen captured in the epitaxial wafer implanted with carbon ions of Comparative Example 1, the amount of oxygen captured in the epitaxial wafer of Comparative Example 2, and the amount of oxygen captured in the epitaxial wafer of Example 5.
The epitaxial wafer of Example 5 (this proposed substrate), which has a structure in which a Void defect layer is formed directly under the silicon epitaxial film, has an exceptionally superior capture amount compared to epitaxial wafers using conventional modified layers. I understand.
以上のことから、本発明のエピタキシャルウェーハにおいて、シリコンエピタキシャル膜に含まれる炭素濃度と膜厚の大きさの関係が、式(1):
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
を満たす範囲で成膜することで、Void欠陥層をシリコンエピタキシャル膜直下に形成した構造を有したエピタキシャルウェーハを製造することが可能であり、従来の改質層よりも、シリコンエピタキシャル膜側(活性層)への酸素拡散量を低減する効果を格段に高めたエピタキシャルウェーハの提供が可能となることが示された。
From the above, in the epitaxial wafer of the present invention, the relationship between the carbon concentration contained in the silicon epitaxial film and the film thickness is expressed by formula (1):
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
By forming a film within a range that satisfies the above, it is possible to manufacture an epitaxial wafer with a structure in which a void defect layer is formed directly under the silicon epitaxial film, and the void defect layer is formed on the silicon epitaxial film side (active It has been shown that it is possible to provide an epitaxial wafer with a significantly improved effect of reducing the amount of oxygen diffusion into the layer).
更に、以上の実施例、比較例を踏まえ、図5~11を参照しながら、本発明に至った経緯を、以下の実験例で説明する。 Furthermore, based on the above examples and comparative examples, and with reference to FIGS. 5 to 11, the circumstances leading to the present invention will be explained in the following experimental examples.
(実験例)
撮像素子を始めとした酸素起因の欠陥準位に敏感なデバイス分野から十分な酸素捕獲能力を有するエピタキシャルウェーハの実現が求められていた。
(Experiment example)
There has been a demand for epitaxial wafers with sufficient oxygen trapping ability in the field of devices that are sensitive to defect levels caused by oxygen, such as image pickup devices.
以上の背景を鑑みて、発明者らは、CVD装置で形成されたシリコンエピタキシャル膜に含まれる炭素が熱処理によって格子間炭素と空孔へ変化する現象を応用し、空孔の凝集物であるVoidをゲッタリングサイトとして利用する手法に思い至った。
発明者らは、シリコン基板上に減圧CVD装置を利用してシリコンエピタキシャル膜(炭素濃度:2.0×1019atoms/cm3、膜厚:5.5μm)を形成した。なお、シリコンエピタキシャル膜の炭素濃度と厚さの調整は、減圧CVD炉における原料ガスの供給量や処理時間を変えることにより行った。
In view of the above background, the inventors applied the phenomenon in which carbon contained in a silicon epitaxial film formed by a CVD apparatus changes into interstitial carbon and vacancies through heat treatment, and created voids, which are aggregates of vacancies. I came up with a method to use it as a gettering site.
The inventors formed a silicon epitaxial film (carbon concentration: 2.0×10 19 atoms/cm 3 , film thickness: 5.5 μm) on a silicon substrate using a low pressure CVD apparatus. Note that the carbon concentration and thickness of the silicon epitaxial film were adjusted by changing the amount of raw material gas supplied and the processing time in the low-pressure CVD furnace.
予備実験として、得られたエピタキシャルウェーハに対して酸素雰囲気下における1000℃の熱処理を12時間~36時間実施した。熱処理後のエピタキシャルウェーハに対して、酸素濃度をSIMSにより測定したところ、シリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側へ600nm以下の範囲でSIMSプロファイルに急峻な酸素ピークが生じていることがわかった。また、12時間~36時間の熱処理時間の範囲において、シリコンエピタキシャル膜とシリコン基板との界面近傍において酸素原子濃度が緩やかに変化し続けることがわかった。
以上の結果から、当該エピタキシャルウェーハのシリコンエピタキシャル膜とシリコン基板の界面からシリコンエピタキシャル膜側へ約600nmの範囲で特異的な欠陥領域が形成している可能性が示唆された。また、当該エピタキシャルウェーハが示す酸素捕獲量をSIMSの結果から計算したところ、2.0×1014atoms/cm2を上回る優れた値であった。
As a preliminary experiment, the obtained epitaxial wafer was subjected to heat treatment at 1000° C. in an oxygen atmosphere for 12 to 36 hours. When the oxygen concentration of the epitaxial wafer after heat treatment was measured by SIMS, it was found that a steep oxygen peak occurred in the SIMS profile in a range of 600 nm or less from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side. Ta. It was also found that the oxygen atom concentration continued to change slowly near the interface between the silicon epitaxial film and the silicon substrate within the heat treatment time range of 12 hours to 36 hours.
The above results suggested that a specific defect region may be formed in a range of about 600 nm from the interface between the silicon epitaxial film and the silicon substrate of the epitaxial wafer toward the silicon epitaxial film. Further, when the amount of oxygen captured by the epitaxial wafer was calculated from the SIMS results, it was an excellent value exceeding 2.0×10 14 atoms/cm 2 .
発明者らは、SIMS測定で確認された急峻な酸素ピークの原因を明らかにすることで製造効率の観点でも優れたエピタキシャルウェーハが実現する可能性が高いと考えた。
そこで、1000℃の熱処理を36時間実施したシリコンエピタキシャル膜(炭素濃度:2.0×1019atoms/cm3、膜厚:5.5μm)を断面方向からTEM観察を実施した。
The inventors believed that by clarifying the cause of the steep oxygen peak observed in SIMS measurements, it is likely that epitaxial wafers that are superior in terms of manufacturing efficiency will be realized.
Therefore, a silicon epitaxial film (carbon concentration: 2.0×10 19 atoms/cm 3 , film thickness: 5.5 μm) that had been heat-treated at 1000° C. for 36 hours was subjected to TEM observation from the cross-sectional direction.
図5は、実験例(実施例1)のエピタキシャルウェーハの断面TEM像である。
シリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側へ600nm以下の範囲でVoid欠陥領域を確認できた。
右拡大図内で破線円形部はVoidであり、複数のVoidを含む矩形領域はVoid欠陥領域である。
これは、先述したSIMSプロファイルにおける酸素ピーク位置と対応しており、Void欠陥領域において酸素が大きく捕獲されていることを示している。
FIG. 5 is a cross-sectional TEM image of the epitaxial wafer of the experimental example (Example 1).
A void defect region was confirmed in a range of 600 nm or less from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side.
In the right enlarged view, the dashed circular part is a void, and the rectangular area containing a plurality of voids is a void defect area.
This corresponds to the oxygen peak position in the SIMS profile described above, and indicates that a large amount of oxygen is captured in the Void defect region.
Void欠陥の構造をより詳細に調査するため、高倍率TEM像を平面方向と断面方向からそれぞれ取得した。
図6は、実験例(実施例1)における、Void欠陥の高倍率TEM像(平面、断面)及び構造図である。
シリコン基板に対して垂直な方向と断面方向からの2方向のTEM像を取得することで、Voidの形状が正八面体であることや、内壁にシリコン酸化物が有した構造であることが判明した。
つまり、図6のTEM像と模式図が示すように、シリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側への600nm以下の範囲で形成されたVoid欠陥は、正八面体構造をしており、内壁に約10nm程度のシリコン酸化物を有していることを突き止めた。正八面体形状はVoid欠陥母相シリコンの{111}面に囲われていることを示唆しており、内壁のシリコン酸化物は、熱処理でシリコン基板から拡散した酸素を捕獲することで成長したと考えられる。
In order to investigate the structure of the void defect in more detail, high-magnification TEM images were obtained from both the planar direction and the cross-sectional direction.
FIG. 6 is a high-magnification TEM image (plane, cross-section) and structural diagram of a Void defect in an experimental example (Example 1).
By acquiring TEM images in two directions, one perpendicular to the silicon substrate and the other in cross section, it was revealed that the shape of the void was a regular octahedron and that it had a structure with silicon oxide on the inner wall. .
In other words, as shown in the TEM image and schematic diagram of FIG. 6, Void defects formed in a range of 600 nm or less from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side have a regular octahedral structure, and the inner wall It was found that the material had a silicon oxide layer of about 10 nm. The regular octahedral shape suggests that the void defect is surrounded by {111} planes of matrix silicon, and the silicon oxide on the inner wall is thought to have grown by capturing oxygen diffused from the silicon substrate during heat treatment. It will be done.
以上の結果から、シリコンエピタキシャル膜に含まれる炭素濃度が2.0×1019 atoms/cm3の場合、成膜後に熱処理を加えることで、シリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側への600nm以下の範囲でVoid欠陥領域を形成することが可能となり、これにより2.0×1014atoms/cm2を上回るほどの優れた酸素捕獲能力を実現できることがわかった。 From the above results, when the carbon concentration in the silicon epitaxial film is 2.0×10 19 atoms/cm 3 , by applying heat treatment after film formation, it is possible to increase the amount of carbon from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side. It has become possible to form a void defect region in a range of 600 nm or less, and it has been found that this makes it possible to realize an excellent oxygen trapping ability exceeding 2.0×10 14 atoms/cm 2 .
しかし、製造効率の観点ではより薄い膜厚で優れた酸素捕獲能力を実現することが望ましい。そこで、2.0×1019atoms/cm3以上の炭素を含有し、かつ厚さを振ったシリコンエピタキシャル膜(炭素濃度:2.0×1019atoms/cm3の試料では膜厚:1μmと1.5μmと2μmと3μmと5.5μm、炭素濃度:1.0×1020atoms/cm3の試料では、膜厚:1μmと2μmと3μm、炭素濃度:3.0×1020atoms/cm3と1.0×1021の試料では、膜厚:1μm)をシリコン基板上に形成した。なお、シリコンエピタキシャル膜の炭素濃度と厚さの調整は、ソースガスの導入量と処理時間を変えることにより行った。 However, from the viewpoint of manufacturing efficiency, it is desirable to achieve excellent oxygen trapping ability with a thinner film thickness. Therefore, a silicon epitaxial film containing 2.0×10 19 atoms/cm 3 or more of carbon and having a varying thickness (film thickness: 1 μm for a sample with a carbon concentration of 2.0×10 19 atoms/cm 3 ) was used. For samples of 1.5 μm, 2 μm, 3 μm, and 5.5 μm, carbon concentration: 1.0×10 20 atoms/cm 3 , film thickness: 1 μm, 2 μm, and 3 μm, carbon concentration: 3.0×10 20 atoms/cm For samples of 3 and 1.0×10 21 , a film thickness of 1 μm) was formed on a silicon substrate. Note that the carbon concentration and thickness of the silicon epitaxial film were adjusted by changing the amount of source gas introduced and the processing time.
これらのエピタキシャルウェーハのVoid欠陥領域の有無を評価するため、得られたエピタキシャルウェーハに対して、酸素雰囲気下における1000℃の熱処理を36時間実施した。熱処理後、各エピタキシャルウェーハのシリコンエピタキシャル膜とシリコン基板の界面を含む薄片試料(厚さ約500nm)を用いて平面TEM観察を実施した。 In order to evaluate the presence or absence of Void defect regions in these epitaxial wafers, the obtained epitaxial wafers were subjected to heat treatment at 1000° C. in an oxygen atmosphere for 36 hours. After the heat treatment, planar TEM observation was performed using a thin sample (about 500 nm thick) containing the interface between the silicon epitaxial film and the silicon substrate of each epitaxial wafer.
図7は、実施例1~6のエピタキシャルウェーハから、シリコンエピタキシャル膜と基板界面を含むような深さ位置で切り出した薄片試料(厚さ約500nm)の平面TEM像である。
炭素濃度が2.0×1019atoms/cm3の試料では膜厚が3μm以上で、炭素濃度が1.0×1020atoms/cm3の試料では膜厚が2μm以上で、炭素濃度が3.0×1020atoms/cm3以上の試料では膜厚が1μmで、シリコンエピタキシャル膜とシリコン基板の界面近傍にVoid欠陥量領域が形成されていることが判明した。
FIG. 7 is a planar TEM image of a thin sample (thickness: about 500 nm) cut out from the epitaxial wafers of Examples 1 to 6 at a depth that includes the interface between the silicon epitaxial film and the substrate.
A sample with a carbon concentration of 2.0×10 19 atoms/cm 3 has a film thickness of 3 μm or more, and a sample with a carbon concentration of 1.0×10 20 atoms/cm 3 has a film thickness of 2 μm or more and a carbon concentration of 3 μm. It was found that in the sample with .0×10 20 atoms/cm 3 or more, the film thickness was 1 μm, and a void defect amount region was formed near the interface between the silicon epitaxial film and the silicon substrate.
これらの試料をSIMS測定することで、シリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側へ600nm以下の範囲で急峻な酸素ピークが発現することもあわせて確認している(図8)。
図8は、実施例1~6のエピタキシャルウェーハのSIMS測定結果である。シリコン基板上に形成したシリコンエピタキシャル膜の炭素濃度が2.0×1019atoms/cm3かつ膜厚3μm場合のVoid欠陥領域の厚さは約580nmであり、炭素濃度が2.0×1019atoms/cm3かつ膜厚5.5μm場合のVoid欠陥領域の厚さは約600nm、炭素濃度が1.0×1020atoms/cm3かつ膜厚2μm場合のVoid欠陥領域の厚さは約 390nm、炭素濃度が1.0×1020atoms/cm3かつ膜厚3μm場合のVoid欠陥領域の厚さは約 350nm、炭素濃度が3.0×1020atoms/cm3かつ膜厚1μm場合のVoid欠陥領域の厚さは約 250nm、炭素濃度が1.0×1021atoms/cm3かつ膜厚1μm場合のVoid欠陥領域の厚さは約 320nmでシリコンエピタキシャル膜とシリコン基板の界面からシリコンエピタキシャル膜側の範囲にVoid欠陥領域が形成されることがわかる。
By performing SIMS measurements on these samples, we have also confirmed that a steep oxygen peak appears in a range of 600 nm or less from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side (FIG. 8).
FIG. 8 shows the SIMS measurement results of the epitaxial wafers of Examples 1 to 6. When the carbon concentration of the silicon epitaxial film formed on the silicon substrate is 2.0×10 19 atoms/cm 3 and the film thickness is 3 μm, the thickness of the Void defect region is about 580 nm, and the carbon concentration is 2.0×10 19 When the carbon concentration is 1.0×10 20 atoms/cm 3 and the film thickness is 2 μm, the thickness of the void defect region is approximately 600 nm. When the carbon concentration is 1.0×10 20 atoms/cm 3 and the film thickness is 2 μm, the thickness of the void defect region is approximately 390 nm. , when the carbon concentration is 1.0×10 20 atoms/cm 3 and the film thickness is 3 μm, the thickness of the void defect region is about 350 nm, and when the carbon concentration is 3.0×10 20 atoms/cm 3 and the film thickness is 1 μm, the void defect region is about 350 nm The thickness of the void defect region is approximately 250 nm, the thickness of the void defect region is approximately 320 nm when the carbon concentration is 1.0×10 21 atoms/cm 3 and the film thickness is 1 μm, and the thickness of the void defect region is approximately 320 nm. It can be seen that a Void defect region is formed in the side range.
以上の結果より、発明者らは、熱処理によってシリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側へ600nm以下の範囲でVoid欠陥が形成される条件は、シリコンエピタキシャル膜に含有される炭素濃度とシリコンエピタキシャル膜の厚さの両方に依存して変化していると結論付けた。 Based on the above results, the inventors determined that the conditions under which Void defects are formed in a range of 600 nm or less from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side by heat treatment are the carbon concentration contained in the silicon epitaxial film and the silicon It is concluded that both depend on the thickness of the epitaxial film.
そこで、一連の実験で示されたVoid欠陥領域の有無を、シリコンエピタキシャル膜に含まれる炭素濃度とシリコンエピタキシャル膜の膜厚で整理した結果を図9に示す。
図9は、本発明のエピタキシャルウェーハにおいてシリコンエピタキシャル膜とシリコン基板の界面近傍にVoid欠陥領域が形成されるシリコンエピタキシャル膜の炭素濃度と膜厚の条件を示したグラフである。
このとき、熱処理後にシリコンエピタキシャル膜とシリコン基板との界面にVoid欠陥領域が形成される有効領域を図内破線と網掛け部分で示している。これは、シリコンエピタキシャル膜に含まれる炭素濃度と膜厚の大きさの関係において、6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]を満たす範囲とすることができる。
Therefore, FIG. 9 shows the results of sorting out the presence or absence of a void defect region shown in a series of experiments based on the carbon concentration contained in the silicon epitaxial film and the film thickness of the silicon epitaxial film.
FIG. 9 is a graph showing the conditions of the carbon concentration and film thickness of the silicon epitaxial film in which a Void defect region is formed near the interface between the silicon epitaxial film and the silicon substrate in the epitaxial wafer of the present invention.
At this time, the effective region where a Void defect region is formed at the interface between the silicon epitaxial film and the silicon substrate after the heat treatment is shown by the broken line and the shaded area in the figure. This is 6.6×10 20 ×exp(-1.6×[thickness of silicon epitaxial film (μm)])<[silicon Carbon concentration of epitaxial film (atoms/cm 3 )].
シリコンエピタキシャル膜と基板の界面からエピタキシャル膜側へ600nm以下の範囲で、Void欠陥領域が形成される有効範囲がシリコンエピタキシャル膜に含まれる炭素濃度とシリコンエピタキシャル膜の厚さに影響される原因としては、シリコンエピタキシャル膜の格子定数がシリコン基板と異なることに起因して発生する応力の緩和機構にVoidが関わっている可能性を考えている。 The reason why the effective range in which a Void defect region is formed, within a range of 600 nm or less from the interface between the silicon epitaxial film and the substrate to the epitaxial film side, is influenced by the carbon concentration contained in the silicon epitaxial film and the thickness of the silicon epitaxial film is as follows. We are considering the possibility that Void is involved in the stress relaxation mechanism that occurs due to the fact that the lattice constant of the silicon epitaxial film is different from that of the silicon substrate.
また、実験例から、本発明におけるシリコンエピタキシャル膜とシリコン基板の界面からエピタキシャル膜側へ600nm以下の範囲でVoid欠陥領域を有した構造を有するエピタキシャルウェーハにおいて、シリコンエピタキシャル膜の厚さとシリコンエピタキシャル膜に含まれる炭素濃度は、本発明の範囲内で必要に応じてさまざまに調整可能であることが分かった。 In addition, from experimental examples, in an epitaxial wafer having a structure having a void defect region in a range of 600 nm or less from the interface between the silicon epitaxial film and the silicon substrate to the epitaxial film side in the present invention, it was found that the thickness of the silicon epitaxial film and the silicon epitaxial film It has been found that the carbon concentration included can be varied as required within the scope of the present invention.
本明細書は、以下の態様を包含する。
[1]:シリコン基板と、前記シリコン基板上に形成されたシリコンエピタキシャル膜とを有するエピタキシャルウェーハであって、
前記シリコン基板と前記シリコンエピタキシャル膜の界面から前記シリコンエピタキシャル膜側へ600nm以下の範囲にVoid欠陥領域が設けられたものであることを特徴とするエピタキシャルウェーハ。
[2]:前記シリコンエピタキシャル膜が、次式(1)を満たす炭素濃度と膜厚を有するものであることを特徴とする上記[1]のエピタキシャルウェーハ。
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
[3]:前記シリコンエピタキシャル膜上に別のシリコンエピタキシャル膜を有し、前記別のシリコンエピタキシャル膜の炭素濃度が2.0×1019atoms/cm3未満のものであることを特徴とする上記[1]又は上記[2]のエピタキシャルウェーハ。
[4]:前記シリコンエピタキシャル膜が絶縁性と高周波特性を有するものであることを特徴とする上記[1]~上記[3]のいずれかのエピタキシャルウェーハ。
[5]:エピタキシャルウェーハの製造方法であって、炭素のソースガスを含む原料ガスを用いて、次式(1)を満たす炭素濃度と膜厚を有するように、シリコン基板上にシリコンエピタキシャル膜を形成する工程と、その後、熱処理温度が900℃以上、かつ、熱処理時間が1時間以上の条件で熱処理をする工程を有することを特徴とするエピタキシャルウェーハの製造方法。
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1)
[6]:前記熱処理温度が1100℃以下、かつ、前記熱処理時間が36時間以下の条件で熱処理をすることを特徴とする上記[5]のエピタキシャルウェーハの製造方法。
[7]: 前記シリコンエピタキシャル膜を形成する工程後、熱処理をする工程前、炭素のソースガスを含まない原料ガスを用いて、前記シリコンエピタキシャル膜上に、炭素濃度が2.0×1019atoms/cm3未満の別のシリコンエピタキシャル膜を形成する工程を有することを特徴とする上記[5]又は上記[6]のエピタキシャルウェーハの製造方法。
The specification includes the following aspects.
[1]: An epitaxial wafer having a silicon substrate and a silicon epitaxial film formed on the silicon substrate,
An epitaxial wafer characterized in that a void defect region is provided in a range of 600 nm or less from an interface between the silicon substrate and the silicon epitaxial film toward the silicon epitaxial film.
[2]: The epitaxial wafer of [1] above, wherein the silicon epitaxial film has a carbon concentration and film thickness that satisfy the following formula (1).
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
[3]: The above silicon epitaxial film has another silicon epitaxial film on the silicon epitaxial film, and the carbon concentration of the another silicon epitaxial film is less than 2.0×10 19 atoms/cm 3 . [1] or the epitaxial wafer of [2] above.
[4]: The epitaxial wafer according to any one of [1] to [3] above, wherein the silicon epitaxial film has insulating properties and high frequency characteristics.
[5]: A method for manufacturing an epitaxial wafer, in which a silicon epitaxial film is formed on a silicon substrate using a raw material gas containing a carbon source gas so as to have a carbon concentration and film thickness that satisfy the following formula (1). A method for producing an epitaxial wafer, comprising a step of forming the epitaxial wafer, and a step of performing heat treatment at a heat treatment temperature of 900° C. or higher and a heat treatment time of 1 hour or longer.
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
[6]: The method for manufacturing an epitaxial wafer according to the above [5], characterized in that the heat treatment is performed under conditions that the heat treatment temperature is 1100° C. or less and the heat treatment time is 36 hours or less.
[7]: After the step of forming the silicon epitaxial film and before the step of heat treatment, a carbon concentration of 2.0×10 19 atoms is formed on the silicon epitaxial film using a raw material gas that does not contain a carbon source gas. The method for manufacturing an epitaxial wafer according to [5] or [6] above, which comprises a step of forming another silicon epitaxial film with a thickness of less than /cm 3 .
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Note that the present invention is not limited to the above embodiments. The above-mentioned embodiments are illustrative, and any embodiment that has substantially the same configuration as the technical idea stated in the claims of the present invention and has similar effects is the present invention. covered within the technical scope of
1、2…エピタキシャルウェーハ、10…シリコン基板、 11…Void欠陥領域、 12…シリコンエピタキシャル膜、 13…別のシリコンエピタキシャル膜。
DESCRIPTION OF
Claims (3)
炭素のソースガスを含み、酸素原子を含有するガスを含まない原料ガスを用いて、次式(1)を満たす炭素濃度と膜厚を有するように、シリコン基板上にシリコンエピタキシャル膜を形成する工程と、
その後、熱処理温度が1000℃以上、かつ、熱処理時間が1時間以上の条件で熱処理をする工程を有することを特徴とするエピタキシャルウェーハの製造方法。
6.6×1020×exp(-1.6×[シリコンエピタキシャル膜の厚さ(μm)])<[シリコンエピタキシャル膜の炭素濃度(atoms/cm3)]…(1) A method for manufacturing an epitaxial wafer, the method comprising:
A process of forming a silicon epitaxial film on a silicon substrate using a source gas containing a carbon source gas and not containing a gas containing oxygen atoms so as to have a carbon concentration and film thickness that satisfy the following formula (1). and,
A method for manufacturing an epitaxial wafer, comprising the step of thereafter performing heat treatment at a heat treatment temperature of 1000 ° C. or more and a heat treatment time of 1 hour or more.
6.6×10 20 ×exp(−1.6×[thickness of silicon epitaxial film (μm)])<[carbon concentration of silicon epitaxial film (atoms/cm 3 )]…(1)
炭素のソースガスを含まない原料ガスを用いて、前記シリコンエピタキシャル膜上に、炭素濃度が2.0×1019atoms/cm3未満の別のシリコンエピタキシャル膜を形成する工程を有することを特徴とする請求項1又は2に記載のエピタキシャルウェーハの製造方法。
After the step of forming the silicon epitaxial film and before the step of heat treatment,
It is characterized by comprising the step of forming another silicon epitaxial film having a carbon concentration of less than 2.0×10 19 atoms/cm 3 on the silicon epitaxial film using a source gas that does not contain a carbon source gas. The method for manufacturing an epitaxial wafer according to claim 1 or 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022169708A JP7416171B1 (en) | 2022-10-24 | 2022-10-24 | Epitaxial wafer manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022169708A JP7416171B1 (en) | 2022-10-24 | 2022-10-24 | Epitaxial wafer manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7416171B1 true JP7416171B1 (en) | 2024-01-17 |
JP2024061997A JP2024061997A (en) | 2024-05-09 |
Family
ID=89534263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022169708A Active JP7416171B1 (en) | 2022-10-24 | 2022-10-24 | Epitaxial wafer manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7416171B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024195321A1 (en) * | 2023-03-22 | 2024-09-26 | 信越半導体株式会社 | Epitaxial wafer, soi wafer, and method for manufacturing same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2025030418A (en) * | 2023-08-23 | 2025-03-07 | 信越半導体株式会社 | SOI WAFER AND ITS MANUFACTURING METHOD |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216934A (en) | 2005-02-07 | 2006-08-17 | Samsung Electronics Co Ltd | Epitaxial semiconductor substrate manufacturing method and semiconductor device manufacturing method |
JP2009164590A (en) | 2007-12-13 | 2009-07-23 | Sumco Corp | Epitaxial wafer and method for manufacturing the same |
JP2009200231A (en) | 2008-02-21 | 2009-09-03 | Sumco Corp | Epitaxial wafer and method of manufacturing the same |
JP2012138576A (en) | 2010-12-09 | 2012-07-19 | Sumco Corp | Epitaxial substrate for back side illumination solid-state imaging element and manufacturing method of the same |
CN112397374A (en) | 2020-11-17 | 2021-02-23 | 湖南汇思光电科技有限公司 | Low threading dislocation density silicon-based gallium arsenide layer growth method based on nano-cavities |
-
2022
- 2022-10-24 JP JP2022169708A patent/JP7416171B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216934A (en) | 2005-02-07 | 2006-08-17 | Samsung Electronics Co Ltd | Epitaxial semiconductor substrate manufacturing method and semiconductor device manufacturing method |
JP2009164590A (en) | 2007-12-13 | 2009-07-23 | Sumco Corp | Epitaxial wafer and method for manufacturing the same |
JP2009200231A (en) | 2008-02-21 | 2009-09-03 | Sumco Corp | Epitaxial wafer and method of manufacturing the same |
JP2012138576A (en) | 2010-12-09 | 2012-07-19 | Sumco Corp | Epitaxial substrate for back side illumination solid-state imaging element and manufacturing method of the same |
CN112397374A (en) | 2020-11-17 | 2021-02-23 | 湖南汇思光电科技有限公司 | Low threading dislocation density silicon-based gallium arsenide layer growth method based on nano-cavities |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024195321A1 (en) * | 2023-03-22 | 2024-09-26 | 信越半導体株式会社 | Epitaxial wafer, soi wafer, and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP2024061997A (en) | 2024-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI487007B (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device | |
JP7416171B1 (en) | Epitaxial wafer manufacturing method | |
TWI278040B (en) | Silicon epitaxial wafer and manufacturing method for same | |
TW200903646A (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
US20090226736A1 (en) | Method of manufacturing silicon substrate | |
TW201729255A (en) | Method for manufacturing semiconductor epitaxial wafer and method for manufacturing solid-state imaging device | |
CN106062937A (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
WO2023054334A1 (en) | Epitaxial wafer and production method therefor | |
US8101508B2 (en) | Silicon substrate and manufacturing method thereof | |
JP5439801B2 (en) | Epitaxial wafer and method for manufacturing the same | |
JPWO2009075257A1 (en) | Silicon substrate and manufacturing method thereof | |
US11761118B2 (en) | Carbon-doped silicon single crystal wafer and method for manufacturing the same | |
KR100625822B1 (en) | Silicon wafer and process for producing it | |
JPWO2009075288A1 (en) | Silicon substrate and manufacturing method thereof | |
CN115135817A (en) | Method for manufacturing semiconductor silicon wafer | |
TWI690628B (en) | Semiconductor epitaxial wafer and its manufacturing method and manufacturing method of solid photographic element | |
JP6176593B2 (en) | Silicon wafer manufacturing method | |
KR102808350B1 (en) | Carbon dope silicon single crystal wafer and manucturing method of the same | |
WO2014057741A1 (en) | Method for producing silicon epitaxial wafer and solid-state image-pickup element using same | |
WO2023199647A1 (en) | Epitaxial wafer and method for manufacturing epitaxial wafer | |
JP2009212351A (en) | Silicon substrate and manufacturing method thereof | |
JP2009283726A (en) | Solid-state imaging device and manufacturing method thereof | |
JP2023070066A (en) | silicon wafer and epitaxial silicon wafer | |
JP2011096979A (en) | Silicon wafer and method for producing the same | |
JP2005089246A (en) | Arsenic doped silicon wafer manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20230214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7416171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |