[go: up one dir, main page]

JP7409526B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7409526B2
JP7409526B2 JP2022581222A JP2022581222A JP7409526B2 JP 7409526 B2 JP7409526 B2 JP 7409526B2 JP 2022581222 A JP2022581222 A JP 2022581222A JP 2022581222 A JP2022581222 A JP 2022581222A JP 7409526 B2 JP7409526 B2 JP 7409526B2
Authority
JP
Japan
Prior art keywords
arm
wiring
output element
inductor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022581222A
Other languages
English (en)
Other versions
JPWO2022172606A1 (ja
JPWO2022172606A5 (ja
Inventor
将剛 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022172606A1 publication Critical patent/JPWO2022172606A1/ja
Publication of JPWO2022172606A5 publication Critical patent/JPWO2022172606A5/ja
Application granted granted Critical
Publication of JP7409526B2 publication Critical patent/JP7409526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1203—Circuits independent of the type of conversion
    • H02H7/1206—Circuits independent of the type of conversion specially adapted to conversion cells composed of a plurality of parallel or serial connected elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体モジュールに関する。
従来から、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＳｉＣＭＯＳＦＥＴ等の出力素子を搭載した半導体モジュールが知られている（例えば、特許文献１、２参照）。
特許文献１ 特開平７－９９２７５号公報
特許文献２ 特開平１０－１７３１２６号公報
 解決しようとする課題
半導体モジュールにおいて、出力素子の破壊を抑制することが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、半導体モジュールを提供する。半導体モジュールは、出力素子を備えてよい。出力素子は、上アームおよび下アームを構成してよい。出力素子は、複数設けられてよい。半導体モジュールは、樹脂ケースを備えてよい。樹脂ケースは、出力素子を収容する収容空間を囲んで設けられてよい。半導体モジュールは、アーム間配線を備えてよい。アーム間配線は、上アームおよび下アームを接続してよい。半導体モジュールは、出力端子を備えてよい。出力端子は、アーム間配線と接続してよい。出力端子は、出力素子からの出力電流をモジュール外部の負荷に出力してよい。半導体モジュールは、センス端子を備えてよい。センス端子は、アーム間配線と接続してよい。センス端子は、出力素子に流れる電流を検知してよい。半導体モジュールは、インダクタを備えてよい。インダクタは、アーム間配線と出力端子の接続点と、出力端子の間に設けられてよい。インダクタのインダクタンスは、１μＨ以上であってよい。
インダクタのインダクタンスは、負荷のインダクタンスの１／１０以下であってよい。
インダクタは、アーム間配線とセンス端子の接続点と、センス端子の間に設けられなくてよい。
出力素子は、外部の制御部によって制御されてよい。制御部は、負荷が短絡した場合に、短絡を検知し、出力素子が飽和電流に達するまでに、出力素子を遮断する遮断信号を出力してよい。
負荷が短絡した場合の出力電流の変化の傾きｄｉ／ｄｔは、出力素子の定格電流をＡとした場合、ｄｉ／ｄｔ＜２Ａ×１０５Ａ／ｓであってよい。
インダクタの配線は、上面視において収容空間を囲んで設けられてよい。
インダクタの配線は、樹脂ケースの内部に設けられてよい。
半導体モジュールは、接続部を備えてよい。接続部は、樹脂ケースおよび収容空間に設けられてよい。接続部は、出力端子と電気的に接続してよい。インダクタの配線は、接続部より樹脂ケースの外側に設けられてよい。
インダクタの配線の巻き数は、少なくとも１以上であってよい。
半導体モジュールは、封止樹脂を備えてよい。封止樹脂は、出力素子を封止してよい。封止樹脂には、シリコンゲルと、シリコンゲルより透磁率の高い材料とが含まれてよい。
封止樹脂は、シリコンゲルを含むシリコンゲル層と、シリコンゲル層の上方に設けられ、シリコンゲルより透磁率の高い材料を含む高透磁率層とを有してよい。
樹脂ケースの内部には、シリコンゲルより透磁率の高い材料が設けられていてよい。
出力素子は、ＳｉＣＭＯＳＦＥＴであってよい。
アーム間配線の少なくとも一部は、出力素子が配置される配線パターンである回路パターンであってよい。アーム間配線と出力端子の接続点は、回路パターン上に設けられてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体モジュール１００の一例を示す図である。 半導体モジュール１００の出力素子４０の回路構成の一例を示す図である。 半導体モジュール１００の出力素子４０の外部との接続の一例を示す図である。 半導体モジュール１００におけるインダクタ８４の配置の一例を示す図である。 半導体モジュール１００の接続部７２の模式図の一例を示す図である。 半導体モジュール１００の接続部７４の模式図の一例を示す図である。 半導体モジュール２００におけるインダクタ８４の配置の一例を示す図である。 半導体モジュール２００の接続部７２の模式図の一例を示す図である。 半導体モジュール２００の接続部７４の模式図の一例を示す図である。 半導体モジュール３００の接続部７２の模式図の一例を示す図である。 半導体モジュール４００におけるインダクタ８４および材料９０の配置の一例を示す図である。 半導体モジュール４００の接続部７２の模式図の一例を示す図である。 半導体モジュール４００の接続部７４の模式図の一例を示す図である。 比較例に係る半導体モジュール５００の一例を示す図である。 負荷１６０の短絡時における半導体モジュール１００・半導体モジュール５００の出力素子４０の電流変化および電圧変化を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、１つの図面において、同一の機能、構成を有する要素については、代表して符合を付し、その他については符合を省略する場合がある。
本明細書においては出力素子の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体モジュールの実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。本明細書では、出力素子の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、出力素子の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、出力素子の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
図１は、本発明の一つの実施形態に係る半導体モジュール１００の一例を示す図である。半導体モジュール１００は、インバータまたはコンバータ等の電力変換装置として機能してよい。半導体モジュール１００は、出力素子４０等の電子回路を内部に収容する。本例の半導体モジュール１００は、樹脂ケース１０、ベース板１５および絶縁基板２１を備える。
樹脂ケース１０は、出力素子４０等の電子回路を内部に収容する。本例において、樹脂ケース１０は、複数の出力素子４０を収容する収容空間１９４を囲んで設けられている。一例として樹脂ケース１０は、絶縁基板２１が配置されるベース板１５と接続する。なお、図１では省略しているが、樹脂ケース１０の角部には、外部に半導体モジュール１００を固定するためのねじ穴等の貫通孔が設けられてもよい。樹脂ケース１０には、収容空間１９４を囲むように側壁が設けられてよい。
樹脂ケース１０には、複数の主端子７０が設けられる。本例において、樹脂ケース１０には、主端子７０－１、主端子７０－２、主端子７０－３および主端子７０－４が設けられる。複数の主端子７０は、絶縁基板２１に配置された電子回路と電気的に接続される。主端子７０は、導電材料で形成される。例えばそれぞれの主端子７０は、ＳｉＣＭＯＳＦＥＴ等のパワーデバイスに流れる大電流の電流経路となる。本例の主端子７０は、板形状を有する。
主端子７０－２および主端子７０－３は、出力端子の一例である。主端子７０－２および主端子７０－３は、モジュール外部の負荷に接続され、出力素子４０からの出力電流をモジュール外部の負荷に出力する。
樹脂ケース１０には、ゲート端子５０およびセンス端子６０が設けられる。本例において、樹脂ケース１０には、ゲート端子５０－１、ゲート端子５０－２、センス端子６０－１、センス端子６０－２およびセンス端子６０－３が設けられる。ゲート端子５０およびセンス端子６０は、上面視において、主端子７０より面積が小さくてよい。ゲート端子５０およびセンス端子６０は、絶縁基板２１に配置された電子回路に電気的に接続される。ゲート端子５０にゲート電圧が印加されることにより、各出力素子４０のゲートパッドにゲート電圧が印加される。そのため、ゲート電圧を制御することにより、各出力素子４０を制御することができる。また、センス端子６０により、センス電流を測定することができる。つまり、センス端子６０は、出力素子に流れる電流を検知する。ゲート端子５０およびセンス端子６０は、ワイヤ２７を介して、回路パターン２６と接続している。
本例において、樹脂ケース１０およびベース板１５は、射出成形により形成可能な熱硬化型樹脂、または、ＵＶ成形により形成可能な紫外線硬化型樹脂、等の樹脂により成形される。当該樹脂は、例えばポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂およびアクリル樹脂等から選択される１又は複数の高分子材料を含んでよい。
ベース板１５上には、１以上の絶縁基板２１が配置される。本例において、ベース板１５上には、絶縁基板２１－１および絶縁基板２１－２がＸ軸方向に並んで配置される。絶縁基板２１において、少なくとも１つの出力素子４０が配置される。本例において、３つの出力素子４０－１および３つの出力素子４０－２が絶縁基板２１－１に配置され、３つの出力素子４０－３および３つの出力素子４０－４が絶縁基板２１－２に配置される。本例において、出力素子４０－１および出力素子４０－２は、絶縁基板２１－１上の回路パターン２６－１の上面に配置される。また、出力素子４０－３および出力素子４０－４は、絶縁基板２１－２上の回路パターン２６－２の上面に配置される。
本例において、出力素子４０－１および出力素子４０－３はＳｉＣＭＯＳＦＥＴであり、出力素子４０－２および出力素子４０－４はＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）である。出力素子４０－１および出力素子４０－３は、ＩＧＢＴであってもよい。絶縁基板２１には、ＩＧＢＴ、ＦＷＤ等を組み合わせたＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴが配置されてもよい。出力素子４０－１および出力素子４０－３のおもて面には、主電極およびゲートパッドが設けられる。主電極は、一例として、ソース電極である。また、出力素子４０－１および出力素子４０－３の裏面には、裏面電極が設けられる。裏面電極は、一例として、ドレイン電極である。出力素子４０－１および出力素子４０－３がＩＧＢＴの場合、ソース電極をエミッタ電極に、ドレイン電極をコレクタ電極にそれぞれ読み替えてもよい。出力素子４０－２および出力素子４０－４のおもて面には、アノード電極が設けられる。出力素子４０－２および出力素子４０－４の裏面には、カソード電極が設けられる。出力素子４０－１および出力素子４０－２は、半導体モジュール１００の上アームを構成してよい。出力素子４０－３および出力素子４０－４は、半導体モジュール１００の下アームを構成してよい。
絶縁基板２１の上面には、回路パターン２６が配置される。回路パターン２６は、絶縁基板２１に設けられた配線パターンである。回路パターン２６は、銅板またはアルミ板、あるいはこれらの材料にめっきを施した板を、酸化アルミニウムセラミックス、窒化ケイ素セラミックスや窒化アルミニウムセラミックス等の絶縁基板２１に直接接合あるいはろう材層を介して接合することで、構成されてよい。絶縁基板２１は、セラミックスに、酸化ジルコニウムや酸化イットリウム等が添加されていてもよい。また、回路パターン２６は、銅あるいはアルミニウムの少なくともいずれか一方を含む合金であってもよい。なお、絶縁基板２１と回路パターン２６は、銅板やアルミ板等の導電部材に、絶縁シートを貼り合わせたものであってもよい。すなわち、絶縁基板２１と回路パターン２６は、導電部材と絶縁部材とが一体となった板状部材であってよい。各出力素子４０および各回路パターン２６は、ワイヤ２７を介して接続している。
本例において、図５や図６にあるように、封止樹脂１２は、樹脂ケース１０の内部に設けられる。封止樹脂１２は、出力素子４０、回路パターン２６およびワイヤ２７を封止する。つまり、封止樹脂１２は、出力素子４０、回路パターン２６およびワイヤ２７が露出しないように、出力素子４０、回路パターン２６およびワイヤ２７の全体を覆っている。封止樹脂１２により、出力素子４０、回路パターン２６およびワイヤ２７を保護できる。封止樹脂１２は、一例として、シリコンゲルである。
樹脂ケース１０には、接続部７２および接続部７４が設けられる。接続部７２および接続部７４は、樹脂ケース１０および収容空間１９４に設けられる。本例では、接続部７２および接続部７４は、少なくとも一部が樹脂ケース１０に設けられている。また、接続部７２および接続部７４は、少なくとも一部が収容空間１９４に設けられている。本例では、接続部７２および接続部７４の間には間隙７６が設けられ、接続部７２および接続部７４は、直接接続していない。接続部７２は、ワイヤ２７を介して、回路パターン２６と接続している。接続部７２および接続部７４は、主端子７０－２および主端子７０－３と電気的に接続している。接続部７４は、主端子７０－２および主端子７０－３と直接接続している。接続部７２と接続部７４は、インダクタ８４（図２参照）を介して、接続している。したがって、接続部７２は、インダクタ８４または接続部７４を介して、主端子７０－２および主端子７０－３と接続している。
図２は、半導体モジュール１００の出力素子４０の回路構成の一例を示す図である。本例においては、各１つの出力素子４０－１、出力素子４０－２、出力素子４０－３および出力素子４０－４のみ示しているが、各３つの出力素子４０が並列に接続されてよい。出力素子４０－１のドレイン電極および出力素子４０－２のカソード電極は、主端子７０－１と接続する。出力素子４０－３のソース電極および出力素子４０－４のアノード電極は、主端子７０－４と接続する。出力素子４０－１のゲートパッドは、ゲート端子５０－１と接続する。出力素子４０－３のゲートパッドは、ゲート端子５０－２と接続する。
出力素子４０－１および出力素子４０－２により構成される上アームと、出力素子４０－３および出力素子４０－４により構成される下アームは、アーム間配線６２により接続される。図２において、アーム間配線６２は、太線で記載されている。より詳細には、出力素子４０－１のソース電極および出力素子４０－２のアノード電極と、出力素子４０－３のドレイン電極および出力素子４０－４のカソード電極は、アーム間配線６２により接続される。また、アーム間配線６２は、主端子７０－２および主端子７０－３と接続点Ｃ１を介して接続する。アーム間配線６２は、センス端子６０－２と接続点Ｃ２を介して接続する。つまり、接続点Ｃ１および接続点Ｃ２は、アーム間配線６２上に設けられる。
インダクタ８４は、アーム間配線６２と主端子７０（本例では、主端子７０－２および主端子７０－３）の接続点Ｃ１と、主端子７０の間に設けられる。つまり、インダクタ８４は、出力素子４０－１のソース電極および出力素子４０－２のアノード電極と、主端子７０の間に設けられる。インダクタ８４は、出力素子４０－３のドレイン電極および出力素子４０－４のカソード電極と、主端子７０の間に設けられる。また、出力素子４０－１のソース電極および出力素子４０－２のアノード電極と、主端子７０の間には、インダクタ８４とは別に、ワイヤ２７および絶縁基板２１上の回路パターン２６による配線インダクタンスが設けられてよい。出力素子４０－３のドレイン電極および出力素子４０－４のカソード電極と、主端子７０の間には、インダクタ８４とは別に、ワイヤ２７および絶縁基板２１上の回路パターン２６による配線インダクタンスが設けられてよい。さらに、アーム間配線６２と主端子７０の接続点Ｃ１と、主端子７０の間には、配線インダクタンスが設けられてよい。まとめると、アーム間配線６２と主端子７０の接続点Ｃ１と、主端子７０の間には、配線インダクタンスおよびインダクタ８４によるインダクタンスが設けられる。
インダクタ８４は、アーム間配線６２とセンス端子６０－２の接続点Ｃ２と、センス端子６０－２の間に設けられない。つまり、インダクタ８４は、出力素子４０－１のソース電極および出力素子４０－２のアノード電極と、センス端子６０－２の間に設けられない。インダクタ８４は、出力素子４０－３のドレイン電極および出力素子４０－４のカソード電極と、センス端子６０－２の間に設けられない。また、出力素子４０－１のソース電極および出力素子４０－２のアノード電極と、センス端子６０－２の間には、ワイヤ２７および絶縁基板２１上の回路パターン２６による配線インダクタンスが設けられてよい。出力素子４０－３のドレイン電極および出力素子４０－４のカソード電極と、センス端子６０－２の間には、ワイヤ２７および絶縁基板２１上の回路パターン２６による配線インダクタンスが設けられてよい。さらに、アーム間配線６２とセンス端子６０－２の接続点Ｃ２と、センス端子６０－２の間には、配線インダクタンスが設けられてよい。まとめると、アーム間配線６２とセンス端子６０－２の接続点Ｃ２と、センス端子６０－２の間には、配線インダクタンスが設けられるが、インダクタ８４によるインダクタンスは設けられない。
なお、ワイヤ２７および回路パターン２６による配線インダクタンスは、インダクタ８４によるインダクタンスより、極めて小さい。好ましくは、ワイヤ２７および回路パターン２６による配線インダクタンスは、インダクタ８４によるインダクタンスの１／１０以下である。さらに好ましくは、ワイヤ２７および回路パターン２６による配線インダクタンスは、インダクタ８４によるインダクタンスの１／２０以下である。このような構成とすることで、内部配線による損失を減らすとともに、出力素子４０の破壊を抑制することができる。
図２では、接続点Ｃ１と接続点Ｃ２は別々に記載しているが、接続点Ｃ１と接続点Ｃ２は同一の点であってもよい。接続点Ｃ１と接続点Ｃ２が非常に低いインピーダンスで互いに導通している場合、接続点Ｃ１と接続点Ｃ２は同一の点とすることができる。
図３は、半導体モジュール１００の出力素子４０の外部との接続の一例を示す図である。本例において、半導体モジュール１００は、外部の電源１４０、外部の負荷１６０および外部の制御部１８０と接続している。
電源１４０は、半導体モジュール１００に電力を供給する。電源１４０は、主端子７０－１および主端子７０－４と接続している。
負荷１６０は、主端子７０－２および主端子７０－３と接続している。負荷１６０には、主端子７０－２および主端子７０－３（出力端子）を介して、出力素子４０からの出力電流が出力される。
制御部１８０は、出力素子４０を制御する。本例において、制御部１８０は、ゲート端子５０－１、ゲート端子５０－２、センス端子６０－１、センス端子６０－２およびセンス端子６０－３と接続する。制御部１８０は、ゲート端子５０－１およびゲート端子５０－２に印加するゲート電圧を制御することによって、出力素子４０を制御してよい。制御部１８０は、センス端子６０からのセンス電流を測定することにより、出力素子４０を制御してよい。例えば、制御部１８０は、センス電流の測定値が異常値であった場合、ゲート電圧の印加を遮断する。つまり、制御部１８０は、センス電流の測定値が異常値であった場合、出力素子４０を遮断する遮断信号を出力する。制御部１８０は、センス端子６０－１、センス端子６０－２およびセンス端子６０－３のいずれか１つからセンス電流を測定してよく、センス端子６０－１、センス端子６０－２およびセンス端子６０－３の全てからセンス電流を測定してよい。
図３に示すように、主端子７０－２および主端子７０－３（出力端子）と接続する負荷１６０に短絡が生じた場合、出力素子４０に流れる電流が急激に上昇する。出力素子４０に流れる電流が出力素子４０の定格電流の３倍以上に上昇すると、出力素子４０に流れる電流は飽和する。この場合、出力素子４０に印加される電圧が上昇し、出力素子４０には短絡エネルギーが発生する。したがって、負荷１６０に短絡が生じた場合、出力素子４０に流れる電流を遮断しないと短絡エネルギーによって、出力素子４０は破壊されてしまう。特に出力素子４０がＳｉＣＭＯＳＦＥＴである場合、短絡耐量が小さいため、出力素子４０が破壊されやすい。
出力素子４０に流れる電流は飽和するまでの時間は、出力端子と接続する出力配線のインダクタンスが寄与する。出力端子と接続する出力配線のインダクタンスが数１０ｎＨ以下の場合、負荷１６０の短絡を検知してから、ゲート電圧の印加を遮断するまでの十分な時間を得ることができない。
本例において、インダクタンスが１μＨ以上であるインダクタ８４が、接続点Ｃ１と、出力端子（主端子７０－２および主端子７０－３）の間に設けられている。このように、出力端子と接続する出力配線に１μＨ以上のインダクタンスを設けることにより、急激な電流上昇を抑えることができ、電流が飽和するまでの時間を増やすことができる。したがって、制御部１８０が出力素子４０を遮断する遮断信号を出力する時間を十分得ることができ、出力素子４０の破壊を抑制することが可能となる。
制御部１８０は、負荷１６０が短絡した場合に、短絡を検知し、出力素子４０が飽和電流に達するまでに、出力素子４０を遮断する遮断信号を出力する。制御部１８０が短絡を検知するとは、例えば、センス端子６０からのセンス電流の測定値が異常値であることを検知することであってよい。センス電流の測定値が異常値であることを検知するとは、センス電流が出力素子４０の定格電流であることを検知することであってよい。また、出力素子４０を遮断する遮断信号を出力するとは、出力素子４０に印加するゲート電圧を遮断することであってよい。
インダクタ８４のインダクタンスは、負荷１６０のインダクタンスの１／１０以下であってよい。インダクタ８４のインダクタンスを負荷１６０のインダクタンスの１／１０以下とすることにより、短絡が発生していない場合におけるインダクタ８４の影響を最小限にすることができる。インダクタ８４のインダクタンスは、負荷１６０のインダクタンスの１／１００以下であってもよい。インダクタ８４のインダクタンスは、負荷１６０のインダクタンスの１／１０００以下であってもよい。負荷１６０のインダクタンスは、一例として、１０μＨ以上である。
図４は、半導体モジュール１００におけるインダクタ８４の配置の一例を示す図である。図４において、インダクタ８４を点線で示している。また、矢印は、接続部７２から出力端子までの電流の流れる方向を示している。本例において、インダクタ８４は、接続部７２と接続している。また、インダクタ８４は、出力端子または接続部７４の少なくとも一方と接続している。インダクタ８４は、上面視において、出力素子４０を含む回路の周囲を周回するように配置される。インダクタ８４が、出力素子４０を含む回路の周囲を周回する回数を、インダクタ８４の配線の巻き数と称する。上面視において樹脂ケース１０は、出力素子４０を含む回路を囲む４つの辺を有する。インダクタ８４が、いずれかの辺における始点から、他の３辺を経由して、当該辺における終点まで引き回された状態を、１回の周回と数えてよい。当該始点と終点とは、当該辺において離れていてもよい。インダクタ８４の配線の巻き数は、少なくとも１以上であってよい。図４において、インダクタ８４の配線の巻き数は、１である。インダクタ８４のインダクタンスを大きくするために、インダクタ８４の配線の巻き数が少なくとも１以上であることが好ましい。
図４において、回路パターン２６－１の内、出力素子４０－１および出力素子４０－２の主電極とワイヤ２７で接続する回路パターン２６を回路パターン２６－３とする。また、回路パターン２６－２の内、出力素子４０－３および出力素子４０－４の裏面電極と接続する回路パターン２６を回路パターン２６－４とする。図４において、回路パターン２６－３、回路パターン２６－４および接続部７２は、図２のアーム間配線６２の一例である。また、アーム間配線６２の少なくとも一部は、回路パターン２６であってよい。アーム間配線６２の少なくとも一部は、接続部７２であってよい。接続点Ｃ１は、出力素子４０－１および出力素子４０－２の主電極と同電位の箇所であってよい。また、接続点Ｃ１は、出力素子４０－３および出力素子４０－４の裏面電極と同電位の箇所であってよい。図４では、接続点Ｃ１は、回路パターン２６－４上に設けられ、接続部７２と接続するワイヤ２７の接続点である。
接続点Ｃ２は、出力素子４０－１および出力素子４０－２の主電極と同電位の箇所であってよい。また、接続点Ｃ２は、出力素子４０－３および出力素子４０－４の裏面電極と同電位の箇所であってよい。図４では、接続点Ｃ２は、回路パターン２６－３上に設けられ、センス端子６０－２と電気的に接続するワイヤ２７の接続点である。
インダクタ８４の配線は、帯状の導体であってよい。インダクタ８４の配線は、一例として、銅、アルミニウム、銅合金またはアルミニウム合金で形成される。インダクタ８４の配線のＺ軸方向における幅は、１．０ｍｍ以上、１０．０ｍｍ以下であってよい。インダクタ８４の樹脂ケース１０の側壁の厚さ方向（インダクタ８４の延伸方向と垂直な方向）における厚さは、０．１ｍｍ以上、１．０ｍｍ以下であってよい。このような構成にすることで、出力電流の電気抵抗を下げつつ、インダクタ８４のインダクタンスを大きくすることができる。また、インダクタ８４の長さは、１００ｍｍ以上、１５００ｍｍ以下であってよい。このような長さにすることで、出力電流の電気抵抗を下げつつ、所定のインダクタンスを設けることができる。
図４において、インダクタ８４の配線は、上面視において収容空間１９４を囲んで設けられる。収容空間１９４を囲んで設けるために、インダクタ８４の配線は、樹脂ケース１０の側壁に沿って設けられる。本例では、インダクタ８４の配線は、樹脂ケース１０の内部に設けられる。つまり、インダクタ８４の配線は、樹脂ケース１０の樹脂部分に埋め込まれている。インダクタ８４の配線の一部は、樹脂ケース１０から露出していてもよい。インダクタ８４の配線が樹脂ケース１０内に設けられることにより、半導体モジュール１００の大型化を防ぐことができる。
図５は、半導体モジュール１００の接続部７２の模式図の一例を示す図である。図５において、半導体モジュール１００のＸＺ断面を示している。当該断面において、半導体モジュール１００は、樹脂ケース１０、封止樹脂１２、ベース板１５、絶縁基板２１、回路パターン２６、ワイヤ２７、出力素子４０、主端子７０－２、接続部７２およびインダクタ８４を備える。当該断面において、主端子７０－２とインダクタ８４は直接接続している。
当該断面において、インダクタ８４の配線は、樹脂ケースの内部であって接続部７２より樹脂ケース１０の外側に設けられる。このような構成を有することにより、インダクタ８４の配線を樹脂ケース１０の内部に設けることが可能となり、半導体モジュール１００の大型化を防ぐことができる。
図６は、半導体モジュール１００の接続部７４の模式図の一例を示す図である。図６において、半導体モジュール１００のＸＺ断面を示している。当該断面において、半導体モジュール１００は、樹脂ケース１０、封止樹脂１２、ベース板１５、絶縁基板２１、回路パターン２６、出力素子４０、主端子７０－３、接続部７４およびインダクタ８４を備える。当該断面において、主端子７０－３、接続部７４およびインダクタ８４は直接接続している。
図５と同様に当該断面においても、インダクタ８４の配線は、接続部７４より樹脂ケース１０の外側に設けられる。このような構成を有することにより、インダクタ８４の配線を樹脂ケース１０の内部に設けることが可能となり、半導体モジュール１００の大型化を防ぐことができる。
図７は、半導体モジュール２００におけるインダクタ８４の配置の一例を示す図である。図７の半導体モジュール２００は、インダクタ８４の構成が図４の半導体モジュール１００と異なる。半導体モジュール２００のそれ以外の構成は、半導体モジュール１００と同一であってよい。
図７において、インダクタ８４の配線の巻き数は、２である。インダクタ８４の配線の巻き数を増やすことにより、インダクタ８４のインダクタンスを増やすことができ、出力素子４０の破壊を抑制することができる。インダクタ８４の配線の巻き数は、３以上であってもよい。インダクタ８４の配線の巻き数は、樹脂ケース１０の内部に設けることができる数にすることが好ましい。インダクタ８４は、上面視において同心状に配置されてよい。
図８は、半導体モジュール２００の接続部７２の模式図の一例を示す図である。図８において、半導体モジュール２００のＸＺ断面を示している。当該断面において、半導体モジュール２００は、樹脂ケース１０、封止樹脂１２、ベース板１５、絶縁基板２１、回路パターン２６、ワイヤ２７、出力素子４０、主端子７０－２、接続部７２およびインダクタ８４を備える。インダクタ８４は、当該断面において、第１部分８６および第２部分８８を有している。第１部分８６は、インダクタ８４のうち、第２部分８８よりも内側に配置されている部分である。当該断面において、主端子７０－２と第２部分８８は直接接続している。
当該断面において、インダクタ８４の配線は、接続部７２より樹脂ケース１０の外側に設けられる。本例において、第１部分８６および第２部分８８の両方が、接続部７２より樹脂ケース１０の外側に設けられる。このような構成を有することにより、インダクタ８４の配線を樹脂ケース１０の内部に設けることが可能となり、半導体モジュール２００の大型化を防ぐことができる。また、半導体モジュール２００の大型化を防ぐため、第１部分８６、第２部分８８および接続部７２は、少なくとも一部分がＺ軸方向において同じ範囲に設けられることが好ましい。
図９は、半導体モジュール２００の接続部７４の模式図の一例を示す図である。図９において、半導体モジュール２００のＸＺ断面を示している。当該断面において、半導体モジュール２００は、樹脂ケース１０、封止樹脂１２、ベース板１５、絶縁基板２１、回路パターン２６、出力素子４０、主端子７０－３、接続部７４およびインダクタ８４を備える。インダクタ８４は、当該断面において、第１部分８６および第２部分８８を有している。当該断面において、主端子７０－３、接続部７４および第２部分８８は直接接続している。
図８と同様に当該断面においても、インダクタ８４の配線は、接続部７４より樹脂ケース１０の外側に設けられる。本例において、第１部分８６および第２部分８８の両方が、接続部７４より樹脂ケース１０の外側に設けられる。このような構成を有することにより、インダクタ８４の配線を樹脂ケース１０の内部に設けることが可能となり、半導体モジュール２００の大型化を防ぐことができる。また、半導体モジュール２００の大型化を防ぐため、第１部分８６、第２部分８８および接続部７４は、少なくとも一部分がＺ軸方向において同じ範囲に設けられることが好ましい。
図１０は、半導体モジュール３００の接続部７２の模式図の一例を示す図である。図１０の半導体モジュール３００は、封止樹脂１２の構成が図５の半導体モジュール１００と異なる。半導体モジュール３００のそれ以外の構成は、半導体モジュール１００と同一であってよい。
封止樹脂１２には、シリコンゲルと、シリコンゲルより透磁率の高い材料とが含まれてよい。本例において、封止樹脂１２は、シリコンゲル層１４と高透磁率層１６を有する。シリコンゲル層１４は、シリコンゲルを含んでよい。高透磁率層１６は、シリコンゲル層１４の上方に設けられてよい。高透磁率層１６は、シリコンゲル層１４より透磁率の高い材料を含んでよい。高透磁率層１６は、軟磁性材料、例えば、鉄などの金属材料やフェライトなどの酸化物材料を含む。高透磁率層１６は、シリコンゲルを含んでよい。シリコンゲル層１４は、軟磁性材料を含まなくてよい。封止樹脂１２が高透磁率層１６を有することにより、インダクタ８４のインダクタンスを更に高めることができる。
また、高透磁率層１６は、回路パターン２６、ワイヤ２７または出力素子４０等と直接接触しないことが好ましい。高透磁率層１６が金属材料等を含む場合、回路パターン２６、ワイヤ２７または出力素子４０等に影響を与える恐れがあるためである。
本例では、シリコンゲル層１４と高透磁率層１６が設けられる封止樹脂１２の例を示したが、封止樹脂１２は２つの層が設けられる例に限定されない。封止樹脂１２は、１つの層のみを有し、シリコンゲルと、シリコンゲルより透磁率の高い材料とが含まれてよい。つまり、当該１つの層にシリコンゲルと、シリコンゲルより透磁率の高い材料とが含まれてよい。封止樹脂１２には、３つ以上の層が設けられてもよい。
図１１は、半導体モジュール４００におけるインダクタ８４および材料９０の配置の一例を示す図である。図１１の半導体モジュール４００は、材料９０を有する点で、図５の半導体モジュール１００と異なる。半導体モジュール４００のそれ以外の構成は、半導体モジュール１００と同一であってよい。図１１において、材料９０を一点鎖線で示している。
本例において、半導体モジュール４００は材料９０を有する。材料９０は、封止樹脂１２より透磁率が高くてよい。材料９０は、例えば、シリコンゲルより透磁率が高い。材料９０は、一例として、鉄などの金属材料である。材料９０は、樹脂ケース１０の内部に設けられる。また、材料９０は、インダクタ８４よりも半導体モジュール４００の内側に設けられることが好ましい。シリコンゲルより透磁率が高い材料９０がインダクタ８４よりも半導体モジュール４００の内側に設けられることにより、インダクタ８４のインダクタンスを更に高めることができる。材料９０は、上面視において、環状に設けられてよい。
図１２は、半導体モジュール４００の接続部７２の模式図の一例を示す図である。図１２において、半導体モジュール４００のＸＺ断面を示している。当該断面において、半導体モジュール４００は、樹脂ケース１０、封止樹脂１２、ベース板１５、絶縁基板２１、回路パターン２６、ワイヤ２７、出力素子４０、主端子７０－２、接続部７２、インダクタ８４および材料９０を備える。当該断面において、主端子７０－２とインダクタ８４は直接接続している。
当該断面において、インダクタ８４の配線および材料９０は、接続部７２より樹脂ケース１０の外側に設けられる。このような構成を有することにより、インダクタ８４の配線および材料９０を樹脂ケース１０の内部に設けることが可能となり、半導体モジュール４００の大型化を防ぐことができる。また、インダクタ８４の配線および材料９０は、インダクタ８４のインダクタンスを高めるため、Ｚ軸方向において同じ範囲に設けられることが好ましい。インダクタ８４のインダクタンスを更に高めるため、図１０のように封止樹脂１２は、高透磁率層１６を有してもよい。
図１３は、半導体モジュール４００の接続部７４の模式図の一例を示す図である。図１３において、半導体モジュール４００のＸＺ断面を示している。当該断面において、半導体モジュール４００は、樹脂ケース１０、封止樹脂１２、ベース板１５、絶縁基板２１、回路パターン２６、出力素子４０、主端子７０－３、接続部７４、インダクタ８４および材料９０を備える。当該断面において、主端子７０－３、接続部７４およびインダクタ８４は直接接続している。
図１２と同様に、当該断面においても、インダクタ８４の配線および材料９０は、接続部７４より樹脂ケース１０の外側に設けられる。このような構成を有することにより、インダクタ８４の配線および材料９０を樹脂ケース１０の内部に設けることが可能となり、半導体モジュール４００の大型化を防ぐことができる。また、インダクタ８４の配線および材料９０は、インダクタ８４のインダクタンスを高めるため、Ｚ軸方向において同じ範囲に設けられることが好ましい。
図１４は、比較例に係る半導体モジュール５００の一例を示す図である。図１４の半導体モジュール５００は、インダクタ８４を備えない点で、図１の半導体モジュール１００と異なる。半導体モジュール５００のそれ以外の構成は、半導体モジュール１００と同一であってよい。
本例において、半導体モジュール５００は、接続部７２および接続部７４の代わりに、接続部７８を備える。接続部７８は、ワイヤ２７を介して、回路パターン２６と接続している。接続部７８は、主端子７０－２および主端子７０－３と接続している。
図１５は、負荷１６０の短絡時における半導体モジュール１００・半導体モジュール５００の出力素子４０の電流変化および電圧変化を示す図である。図１５において、太線は、半導体モジュール１００の出力素子４０の電流変化を示している。図１５において、太い点線は、半導体モジュール１００の出力素子４０の電圧変化を示している。図１５において、細線は、半導体モジュール５００の出力素子４０の電流変化を示している。図１５において、細い点線は、半導体モジュール５００の出力素子４０の電圧変化を示している。なお、それぞれの半導体モジュールの出力素子４０における電流・電圧変化は、センス端子６０－１、センス端子６０－２およびセンス端子６０－３で測定してよく、いずれか１つのセンス端子６０で測定してもよい。
比較例の半導体モジュール５００において、負荷１６０側で短絡が発生した場合、瞬間的に出力素子４０にかかる電圧がほぼ０となる。それに伴い、出力素子４０に流れる電流が急激に上昇する。比較例の半導体モジュール５００ではインダクタ８４が設けられていないため、瞬間的に電流が飽和領域になる。電流が飽和領域になると、電源１４０とグランド間の電圧が印加され、急激に電圧が増加する。この結果、電圧および電流ともに高い状態が続くことにより、エネルギー量が非常に高くなり、電流上昇を検知してから、出力素子４０に印加するゲート電圧を遮断する前に出力素子４０が破壊する恐れがある。
半導体モジュール１００においても、負荷１６０側で短絡が発生した場合、瞬間的に出力素子４０にかかる電圧がほぼ０となる。それに伴い、出力素子４０に流れる電流が上昇するが、半導体モジュール１００ではインダクタ８４が設けられているため、電流が飽和領域になるまでに時間を要する。電流が飽和領域になるまでは、電圧もわずかにしか上昇しない。電流が飽和領域になるまでに電流上昇を検知し、出力素子４０に印加するゲート電圧を遮断する。したがって、エネルギー量が少なく、出力素子４０における破壊の問題が起こらない。
本例において、出力素子４０の定格電流Ａを検知開始の電流値である検知電流とし、電流が定格電流の３倍である３Ａを飽和電流としている。半導体モジュール１００の検知電流から飽和電流に到達するまでの時間をＴ１とする。半導体モジュール５００の検知電流から飽和電流に到達するまでの時間をＴ２とする。半導体モジュール１００はインダクタンスが１μＨ以上であるインダクタ８４を備えるため、急激な電流上昇を抑えることができ、時間Ｔ１を時間Ｔ２より大きくすることができる。
また、時間Ｔ１は、１０μｓ以上とすることが好ましい。時間Ｔ１を１０μｓ以上とすることで検知から遮断までの十分な時間を得ることができる。つまり、出力電流の変化の傾きは、ｄｉ／ｄｔ＜（３ＡーＡ）／１０μｓ＝２Ａ×１０５Ａ／ｓであってよい。定格電流Ａが、３０Ａの場合、出力電流の変化の傾きは、ｄｉ／ｄｔ＜６×１０６Ａ／ｓとすることで、時間Ｔ１を１０μｓ以上とすることができる。時間Ｔ１は値が大きいほど、好ましい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・樹脂ケース、１２・・封止樹脂、１４・・シリコンゲル層、１５・・ベース板、１６・・高透磁率層、２１・・絶縁基板、２６・・回路パターン、２７・・ワイヤ、４０・・出力素子、５０・・ゲート端子、６０・・センス端子、６２・・アーム間配線、７０・・主端子、７２・・接続部、７４・・接続部、７６・・間隙、７８・・接続部、８４・・インダクタ、８６・・第１部分、８８・・第２部分、９０・・材料、１００・・半導体モジュール、１４０・・電源、１６０・・負荷、１８０・・制御部、１９４・・収容空間、２００・・半導体モジュール、３００・・半導体モジュール、４００・・半導体モジュール、５００・・半導体モジュール

Claims (14)

  1. 上アームおよび下アームを構成し、複数設けられた出力素子と、
    前記出力素子を収容する収容空間を囲んで設けられた樹脂ケースと、
    前記上アームおよび前記下アームを接続するアーム間配線と
    前記アーム間配線と接続し、前記出力素子からの出力電流をモジュール外部の負荷に出力する出力端子と、
    前記アーム間配線と接続し、前記出力素子に流れる電流を検知するセンス端子と、
    前記アーム間配線の接続点と、前記出力端子の間に設けられるインダクタと
    を備え、
    前記インダクタのインダクタンスは、１μＨ以上であり、
    前記インダクタの配線は、上面視において前記収容空間を囲んで設けられる
    半導体モジュール。
  2. 上アームおよび下アームを構成し、複数設けられた出力素子と、
    前記出力素子を収容する収容空間を囲んで設けられた樹脂ケースと、
    前記上アームおよび前記下アームを接続するアーム間配線と
    前記アーム間配線と接続し、前記出力素子からの出力電流をモジュール外部の負荷に出力する出力端子と、
    前記アーム間配線と接続し、前記出力素子に流れる電流を検知するセンス端子と、
    前記アーム間配線の接続点と、前記出力端子の間に設けられるインダクタと
    を備え、
    前記インダクタのインダクタンスは、１μＨ以上であり、
    前記樹脂ケースは、前記出力素子を含む回路を囲む４つの側壁を有し、
    前記インダクタの配線は、前記４つの側壁のうちの第１の側壁における始点から、他の３つの前記側壁を経由して、前記第１の側壁における終点まで引き回されている
    半導体モジュール。
  3. 上アームおよび下アームを構成し、複数設けられた出力素子と、
    前記出力素子を収容する収容空間を囲んで設けられた樹脂ケースと、
    前記上アームおよび前記下アームを接続するアーム間配線と
    前記アーム間配線と接続し、前記出力素子からの出力電流をモジュール外部の負荷に出力する出力端子と、
    前記アーム間配線と接続し、前記出力素子に流れる電流を検知するセンス端子と、
    前記アーム間配線の接続点と、前記出力端子の間に設けられるインダクタと
    を備え、
    前記インダクタのインダクタンスは、１μＨ以上であり、
    前記インダクタの配線は、前記樹脂ケースの樹脂部分に埋め込まれており、
    前記樹脂ケースおよび前記収容空間に設けられ、前記出力端子と電気的に接続する接続部を更に備え、
    前記インダクタの配線は、前記接続部より前記樹脂ケースの外側に設けられる
    半導体モジュール。
  4. 上アームおよび下アームを構成し、複数設けられた出力素子と、
    前記出力素子を収容する収容空間を囲んで設けられた樹脂ケースと、
    前記上アームおよび前記下アームを接続するアーム間配線と
    前記アーム間配線と接続し、前記出力素子からの出力電流をモジュール外部の負荷に出力する出力端子と、
    前記アーム間配線と接続し、前記出力素子に流れる電流を検知するセンス端子と、
    前記アーム間配線の接続点と、前記出力端子の間に設けられるインダクタと
    を備え、
    前記インダクタのインダクタンスは、１μＨ以上であり、
    前記インダクタの配線は、前記樹脂ケースの樹脂部分に埋め込まれており、
    前記インダクタの配線の巻き数は、少なくとも１以上である
    半導体モジュール。
  5. 上アームおよび下アームを構成し、複数設けられた出力素子と、
    前記出力素子を収容する収容空間を囲んで設けられた樹脂ケースと、
    前記上アームおよび前記下アームを接続するアーム間配線と
    前記アーム間配線と接続し、前記出力素子からの出力電流をモジュール外部の負荷に出力する出力端子と、
    前記アーム間配線と接続し、前記出力素子に流れる電流を検知するセンス端子と、
    前記アーム間配線の接続点と、前記出力端子の間に設けられるインダクタと
    を備え、
    前記インダクタのインダクタンスは、１μＨ以上であり、
    前記出力素子を封止する封止樹脂を更に備え、
    前記封止樹脂は、
    シリコンゲルを含むシリコンゲル層と、
    前記シリコンゲル層の上方に設けられ、前記シリコンゲルより透磁率の高い材料を含む高透磁率層と
    を有する
    半導体モジュール。
  6. 上アームおよび下アームを構成し、複数設けられた出力素子と、
    前記出力素子を収容する収容空間を囲んで設けられた樹脂ケースと、
    前記上アームおよび前記下アームを接続するアーム間配線と
    前記アーム間配線と接続し、前記出力素子からの出力電流をモジュール外部の負荷に出力する出力端子と、
    前記アーム間配線と接続し、前記出力素子に流れる電流を検知するセンス端子と、
    前記アーム間配線の接続点と、前記出力端子の間に設けられるインダクタと
    を備え、
    前記インダクタのインダクタンスは、１μＨ以上であり、
    前記樹脂ケースの樹脂部分には、シリコンゲルより透磁率の高い材料が設けられている
    半導体モジュール。
  7. 前記材料は、上面視において前記収容空間を囲んで設けられる
    請求項６に記載の半導体モジュール。
  8. 前記インダクタのインダクタンスは、前記負荷のインダクタンスの１／１０以下である
    請求項１から７のいずれか一項に記載の半導体モジュール。
  9. 前記インダクタは、前記アーム間配線の接続点と、前記センス端子の間に設けられない
    請求項１から８のいずれか一項に記載の半導体モジュール。
  10. 前記出力素子は、外部の制御部によって制御され、
    前記制御部は、前記負荷が短絡した場合に、前記短絡を検知し、前記出力素子が飽和電流に達するまでに、前記出力素子を遮断する遮断信号を出力する
    請求項１から９のいずれか一項に記載の半導体モジュール。
  11. 前記負荷が短絡した場合の出力電流の変化の傾きｄｉ／ｄｔは、前記出力素子の定格電流をＡとした場合、ｄｉ／ｄｔ＜２Ａ×１０５Ａ／ｓである
    請求項１から１０のいずれか一項に記載の半導体モジュール。
  12. 前記樹脂ケースの内部には、シリコンゲルより透磁率の高い材料が設けられている
    請求項１から５のいずれか一項に記載の半導体モジュール。
  13. 前記出力素子は、ＳｉＣＭＯＳＦＥＴである
    請求項１から１２のいずれか一項に記載の半導体モジュール。
  14. 前記アーム間配線の少なくとも一部は、前記出力素子が配置される配線パターンである回路パターンであり、
    前記アーム間配線と前記出力端子の接続点は、前記回路パターン上に設けられる
    請求項１から１３のいずれか一項に記載の半導体モジュール。
JP2022581222A 2021-02-12 2021-12-21 半導体モジュール Active JP7409526B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021020737 2021-02-12
JP2021020737 2021-02-12
PCT/JP2021/047320 WO2022172606A1 (ja) 2021-02-12 2021-12-21 半導体モジュール

Publications (3)

Publication Number Publication Date
JPWO2022172606A1 JPWO2022172606A1 (ja) 2022-08-18
JPWO2022172606A5 JPWO2022172606A5 (ja) 2023-04-20
JP7409526B2 true JP7409526B2 (ja) 2024-01-09

Family

ID=82838672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022581222A Active JP7409526B2 (ja) 2021-02-12 2021-12-21 半導体モジュール

Country Status (5)

Country Link
US (1) US12199022B2 (ja)
JP (1) JP7409526B2 (ja)
CN (1) CN116057691A (ja)
DE (1) DE112021003076T5 (ja)
WO (1) WO2022172606A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008017620A (ja) 2006-07-06 2008-01-24 Renesas Technology Corp 半導体装置
JP2015023086A (ja) 2013-07-17 2015-02-02 住友電気工業株式会社 半導体モジュール
WO2015121931A1 (ja) 2014-02-12 2015-08-20 三菱電機株式会社 電力変換装置
WO2017090267A1 (ja) 2015-11-27 2017-06-01 三菱電機株式会社 電力用半導体装置
WO2017158867A1 (ja) 2016-03-16 2017-09-21 三菱電機株式会社 電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973799B2 (ja) 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
JP3480771B2 (ja) * 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JP3013794B2 (ja) 1996-12-10 2000-02-28 富士電機株式会社 半導体装置
CN102624225A (zh) * 2011-01-28 2012-08-01 精材科技股份有限公司 电源模组及其封装方法
US9088215B2 (en) * 2011-06-08 2015-07-21 Futurewei Technologies, Inc. Power converter package structure and method
JP5683525B2 (ja) 2012-04-24 2015-03-11 三菱電機株式会社 パワー半導体モジュールの設計方法
TWI457740B (zh) * 2012-05-07 2014-10-21 Anpec Electronics Corp 電流感測裝置與電壓轉換裝置
US9437570B2 (en) * 2013-12-05 2016-09-06 Infineon Technologies Americas Corp Power converter package with an integrated output inductor
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
JP7300263B2 (ja) * 2018-11-22 2023-06-29 ローム株式会社 スイッチング電源用回路
US10504848B1 (en) * 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator
US11183934B2 (en) * 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008017620A (ja) 2006-07-06 2008-01-24 Renesas Technology Corp 半導体装置
JP2015023086A (ja) 2013-07-17 2015-02-02 住友電気工業株式会社 半導体モジュール
WO2015121931A1 (ja) 2014-02-12 2015-08-20 三菱電機株式会社 電力変換装置
WO2017090267A1 (ja) 2015-11-27 2017-06-01 三菱電機株式会社 電力用半導体装置
WO2017158867A1 (ja) 2016-03-16 2017-09-21 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US20230163056A1 (en) 2023-05-25
CN116057691A9 (zh) 2023-07-21
DE112021003076T5 (de) 2023-03-16
JPWO2022172606A1 (ja) 2022-08-18
CN116057691A (zh) 2023-05-02
US12199022B2 (en) 2025-01-14
WO2022172606A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
CN105765716B (zh) 功率半导体模块和复合模块
KR101443972B1 (ko) 일체형 전력 반도체 모듈
CN107924913B (zh) 半导体装置及半导体装置的制造方法
CN107851637B (zh) 功率半导体模块
US10699978B2 (en) SMD package with top side cooling
US12094793B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
CN109473410B (zh) 具有顶侧冷却部的smd封装
US6566750B1 (en) Semiconductor module
KR20130069108A (ko) 반도체 패키지
CN107492531B (zh) 半导体装置
US20230084150A1 (en) Semiconductor module
CN112420683A (zh) 功率半导体模块以及用于制造功率半导体模块的方法
US9271397B2 (en) Circuit device
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
JP7409526B2 (ja) 半導体モジュール
US11329000B2 (en) Package for a multi-chip power semiconductor device
US20230146272A1 (en) Semiconductor apparatus
JP2003046058A (ja) 半導体装置
CN202564280U (zh) 引线框架及半导体模块
KR20220113142A (ko) 패키지형 전력 반도체 장치
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
US20230044711A1 (en) Semiconductor module
EP4310907A1 (en) Semiconductor package and method for fabricating a semiconductor package for upright mounting
JPWO2022172606A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7409526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150