[go: up one dir, main page]

JP7409115B2 - 電気光学装置、および電子機器 - Google Patents

電気光学装置、および電子機器 Download PDF

Info

Publication number
JP7409115B2
JP7409115B2 JP2020013342A JP2020013342A JP7409115B2 JP 7409115 B2 JP7409115 B2 JP 7409115B2 JP 2020013342 A JP2020013342 A JP 2020013342A JP 2020013342 A JP2020013342 A JP 2020013342A JP 7409115 B2 JP7409115 B2 JP 7409115B2
Authority
JP
Japan
Prior art keywords
electro
semiconductor layer
layer
optical device
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020013342A
Other languages
English (en)
Other versions
JP2021119371A (ja
Inventor
広之 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020013342A priority Critical patent/JP7409115B2/ja
Priority to US17/162,428 priority patent/US11662640B2/en
Publication of JP2021119371A publication Critical patent/JP2021119371A/ja
Application granted granted Critical
Publication of JP7409115B2 publication Critical patent/JP7409115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/005—Projectors using an electronic spatial light modulator but not peculiar thereto
    • G03B21/006—Projectors using an electronic spatial light modulator but not peculiar thereto using LCD's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、トランジスターの半導体層が走査線に沿って延在する電気光学装置、および電子機器に関するものである。
投射型表示装置のライトバルブ等として用いられる電気光学装置（液晶装置）は、基板本体と画素電極との間に半導体層が設けられており、半導体層を利用してトランジスターが構成される。かかる電気光学装置において、光源からの光が、半導体層において画素電極側と電気的に接続された画素電極側ソースドレイン領域とチャネル領域とに挟まれたＬＤＤ領域に入射すると、トランジスターに光リーク電流が発生する原因となる。そこで、走査線に沿って延在する半導体層を走査線と重なるように設けるとともに、半導体層に対して走査線と反対側にゲート電極を設け、半導体層の両側に設けた開口を介してゲート電極と走査線とを電気的に接続する構造が提案されている（特許文献１参照）。かかる構造によれば、開口内部のゲート電極によってＬＤＤ領域への光の入射を抑制することができる。
国際公開第２０１７／０８６１１６号の図２Ｂ等
しかしながら、半導体層が走査線に沿って延在する構造の場合、半導体層においてデータ線と電気的に接続されるデータ線側ソースドレイン領域の側では、データ線とソースドレイン領域とを電気的に接続するコンタクトホールを設ける必要があり、かかるコンタクトホールの周辺には、容量素子等を設けることができない。このため、半導体層が走査線に沿って延在する構造の場合、データ線側ソースドレイン領域の側から入射する光については、容量素子や開口内部のゲート電極によって遮ることができない。それ故、半導体層が走査線に沿って延在する構造の場合、データ線側ソースドレイン領域の側から入射した光が画素電極側ソースドレイン領域の側に入射することを防止することができないという課題がある。
上記課題を解決するために、本発明に係る電気光学装置の一態様は、第１方向に沿って延在するデータ線と、前記第１方向と交差する第２方向に沿って延在し、遮光性を有する走査線と、前記第２方向に沿って前記走査線と重なるように延在する半導体層と、遮光性を有するゲート電極と、を有するトランジスターと、前記データ線と前記トランジスターとの間に設けられ、前記データ線と前記トランジスターの半導体層とを電気的に接続するための第１コンタクトホールを有する第１層間絶縁層と、前記走査線と前記トランジスターとの間に設けられ、前記走査線と前記トランジスターのゲート電極とを電気的に接続するための第２コンタクトホールを有する第２層間絶縁層と、を備え、前記第２コンタクトホールは、前記半導体層の両側で前記第２方向に沿って延在する第１ホール部と、当該第１ホール部の前記半導体層のチャネル領域に沿う領域の一部から当該チャネル領域に向けて前記第１方向に沿って突出する第２ホール部と、を有し、前記ゲート電極の一部は、前記第１ホール部及び前記第２ホール部の内部に設けられていることを特徴とする。
本発明を適用した電気光学装置は各種電子機器に用いられる。本発明において、電子機器が投射型表示装置である場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。
本発明の実施形態１に係る電気光学装置の平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図３に示す画素の１つを拡大して示す平面図。 図４のＡ－Ａ′断面図。 図４のＢ－Ｂ′断面図。 図５および図６に示す走査線、半導体層、ゲート電極等の平面図。 図５および図６に示す第１容量電極および第２容量電極等の平面図。 図５および図６に示すデータ線および容量線等の平面図。 図７に示す第２コンタクトホール周辺を拡大して示す平面図。 図１０のＣ－Ｃ′断面図。 図１に示す電気光学装置の製造方法を示す説明図。 本発明の実施形態２に係る電気光学装置の説明図。 本発明の実施形態３に係る電気光学装置の第２コンタクトホール等の平面図。 図１４のＤ－Ｄ′断面図。 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板１０に形成した各層を説明する際、上層側あるいは表面側とは基板本体１９が位置する側とは反対側（第２基板２０が位置する側）を意味し、下層側とは基板本体１９が位置する側を意味する。また、第１基板１０の面内方向で交差する２方向のうち、データ線６ａが延在する方向を第１方向Ｙとし、走査線３ａが延在する方向を第２方向Ｘとする。また、第１方向Ｙに沿う方向の一方側を第１方向Ｙの一方側Ｙ１とし、第１方向Ｙに沿う方向の他方側を第１方向Ｙの他方側Ｙ２とし、第２方向Ｘに沿う方向の一方側を第２方向Ｘの一方側Ｘ１とし、第２方向Ｘに沿う方向の他方側を第２方向Ｘの他方側Ｘ２とする。
［実施形態１］
１．電気光学装置１００の構成
図１は、本発明の実施形態１に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、第１基板１０と、第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１０と第２基板２０とが対向している。シール材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第２基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。
第１基板１０は、石英基板やガラス基板等の透光性基板からなる基板本体１９を備えている。基板本体１９の第２基板２０側の一方面１９ｓ側において、表示領域１０ａの外側には、第１基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が設けられ、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が設けられている。図示を省略するが、端子１０２には、フレキシブル配線基板が接続され、第１基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
基板本体１９の一方面１９ｓの側において、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａがマトリクス状に形成されている。画素電極９ａに対して第２基板２０側には第１配向膜１６が形成されており、画素電極９ａは、第１配向膜１６によって覆われている。
第２基板２０は、石英基板やガラス基板等の透光性基板からなる基板本体２９を備えている。基板本体２９において第１基板１０と対向する一方面２９ｓの側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して第１基板１０側には第２配向膜２６が形成されている。共通電極２１は、第２基板２０の略全面に形成されており、第２配向膜２６によって覆われている。第２基板２０には、基板本体２９と共通電極２１との間に樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２８が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域にブラックマトリクスを構成する遮光層２７ｂとしても形成されている。第１基板１０の周辺領域１０ｂのうち、見切り２７ａと平面視で重なる領域には、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。なお、第２基板２０において画素電極９ａと対向する位置にレンズが設けられることがあり、この場合、遮光層２７ｂが形成されないことが多い。
第１配向膜１６および第２配向膜２６は、例えば、ＳｉＯｘ（ｘ＜２）、ＳｉＯ２、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、第１基板１０および第２基板２０に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。
第１基板１０には、シール材１０７より外側において第２基板２０の角部分と重なる領域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加される。
電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜等の透光性導電膜により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、第１基板１０および第２基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本実施形態では、矢印Ｌで示すように、第２基板２０から入射した光が第１基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。
２．画素の概略構成
図３は、図１に示す電気光学装置１００において隣り合う複数の画素の平面図である。図４は、図３に示す画素の１つを拡大して示す平面図であり、図４には、トランジスター３０付近を拡大して示してある。図５は、図４のＡ－Ａ′断面図である。図６は、図４のＢ－Ｂ′断面図である。なお、図３、図４、および後述する図７～図９では、各層を以下の線で表してある。また、図３、図４、および後述する図７～図９では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。また、第２コンタクトホール４１ｇをグレーの領域で示してある。
走査線３ａ＝太い実線
半導体層１ａ＝細くて短い破線
ゲート電極８ａ＝細い実線
第１容量電極４ａ＝細くて長い破線
第２容量電極５ａ＝細い一点鎖線
データ線６ａおよび中継電極６ｂ、６ｃ＝太くて長い破線
容量線７ａおよび中継電極７ｂ＝太い二点鎖線
画素電極９ａ＝太くて短い破線
図３および図４に示すように、第１基板１０において第２基板２０と対向する面には、複数の画素の各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。データ線６ａは、画素間領域において第１方向Ｙに延在し、走査線３ａは、画素間領域において第２方向Ｘに延在している。容量線７ａは、画素間領域において第１方向Ｙおよび第２方向Ｘに沿って延在している。また、データ線６ａと走査線３ａとの交差に対応してトランジスター３０が形成されている。ここで、走査線３ａ、データ線６ａ、および容量線７ａは、遮光性を有している。従って、走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の電極が形成された領域は、光が通過しない遮光領域１２であり、遮光領域１２で囲まれた領域は、光が透過する開口領域１１である。
図５および図６に示すように、第１基板１０において、基板本体１９と画素電極９ａとの間には、第２層間絶縁層４１、第１層間絶縁層４６、および層間絶縁層４４、４５が基板本体１９の側から順に積層されている。第２層間絶縁層４１、第１層間絶縁層４６、および層間絶縁層４４、４５は各々、酸化シリコン等の透光性の絶縁膜からなる。第１層間絶縁層４６は、層間絶縁層４２と、層間絶縁層４２に対して画素電極９ａの側に積層された層間絶縁層４３とからなる。本形態において、第１層間絶縁層４６および層間絶縁層４５の画素電極９ａ側の面は、化学的機械研磨等によって連続した平面になっている。本形態では、層間絶縁層と基板本体１９との層間、および層間絶縁層の層間を利用して、各種配線やトランジスター３０が設けられている。
３．各層の詳細説明
図５および図６を参照するとともに、以下の図７～図９を適宜、参照して、第１基板１０の詳細構成を説明する。図７は、図５および図６に示す走査線３ａ、半導体層１ａ、ゲート電極８ａ等の平面図である。図８は、図５および図６に示す第１容量電極４ａおよび第２容量電極５ａ等の平面図である。図９は、図５および図６に示すデータ線６ａおよび容量線７ａ等の平面図である。なお、図７～図９には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体層１ａおよび画素電極９ａを示してある。
まず、図５および図６に示すように、第１基板１０において、基板本体１９と第２層間絶縁層４１との間には、第２方向Ｘに沿って延在する走査線３ａが形成されている。走査線３ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、走査線３ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等からなる。第２層間絶縁層４１と第１層間絶縁層４６の層間絶縁層４２との間には、画素スイッチング用のトランジスター３０が構成されている。トランジスター３０は、層間絶縁層４２の基板本体１９とは反対側の面に形成された半導体層１ａと、半導体層１ａの画素電極９ａ側に積層されたゲート絶縁層２と、ゲート絶縁層２の画素電極９ａ側で半導体層１ａと平面視で重なるゲート電極８ａとを備えている。半導体層１ａは、ポリシリコン層等によって構成されている。ゲート絶縁層２は、半導体層１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層２ａと、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁層２ｂとの２層構造からなる。ゲート電極８ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜、あるいは金属化合物膜等の導電膜からなる。
第２層間絶縁層４１には、走査線３ａとトランジスター３０のゲート電極８ａとを電気的に接続するための第２コンタクトホール４１ｇが設けられている。かかる第２コンタクトホール４１ｇの詳細な構成は、図１０～図１２を参照して後述する。
図７に示すように、走査線３ａは、第２方向Ｘに沿って直線的に延在する配線部分３ａ０と、配線部分３ａ０から第１方向Ｙの両側にデータ線６ａと重なるように突出した突出部分３ａ１、３ａ２とを有している。
半導体層１ａは、走査線３ａとデータ線６ａとの交差部分から第２方向Ｘの他方側Ｘ２に延在しており、ゲート電極８ａと平面視で重なる部分がチャネル領域１ｃになっている。本形態において、トランジスター３０はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。従って、半導体層１ａにおいて、チャネル領域１ｃに対してデータ線６ａが位置する第２方向Ｘの一方側Ｘ１の第１領域１ｓは、チャネル領域１ｃから離間するデータ線側ソースドレイン領域１ｔと、データ線側ソースドレイン領域１ｔとチャネル領域１ｃとに挟まれたデータ線側ＬＤＤ領域１ｕとを有しており、データ線側ＬＤＤ領域１ｕは、データ線側ソースドレイン領域１ｔより不純物濃度が低い。また、半導体層１ａにおいて、チャネル領域１ｃに対してデータ線６ａと反対側の第２方向Ｘの他方側Ｘ２の第２領域１ｄは、チャネル領域１ｃから離間する画素電極側ソースドレイン領域１ｅと、画素電極側ソースドレイン領域１ｅとチャネル領域１ｃとに挟まれた画素電極側ＬＤＤ領域１ｆとを有しており、画素電極側ＬＤＤ領域１ｆは、画素電極側ソースドレイン領域１ｅより不純物濃度が低い。
ゲート電極８ａは、ゲート絶縁層２を介して半導体層１ａと平面視で重なるように第１方向Ｙに延在する第１電極部８ａ０と、半導体層１ａの第１方向Ｙの両側で第１電極部８ａ０の第１方向Ｙの両側の端部から半導体層１ａに沿って第２方向Ｘに延在する第２電極部８ａ１、８ａ２とを有しており、第２電極部８ａ１、８ａ２は、半導体層１ａと平面視で重なっていない。
再び図５および図６において、トランジスター３０の上層側に層間絶縁層４２、４３からなる第１層間絶縁層４６が形成されている。層間絶縁層４２と層間絶縁層４３との間には、第１容量電極４ａ、誘電体層４０および第２容量電極５ａを有する容量素子５５が設けられている。容量素子５５は、第１基板１０の画素電極９ａと第２基板２０の共通電極２１との間に構成された液晶容量で保持される画像信号の変動を防ぐ保持容量である。第１容量電極４ａ、および第２容量電極５ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
図８に示すように、第１容量電極４ａは、走査線３ａおよび半導体層１ａと平面視で重なるように第２方向Ｘに延在する本体部分４ａ１と、本体部分４ａ１からデータ線６ａと平面視で重なるように突出した突出部４ａ２とを有しており、本体部分４ａ１の端部は、層間絶縁層４２に形成されたコンタクトホール４２ａを介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。第１容量電極４ａは、半導体層１ａのうち、データ線６ａと重なる端部と平面視で重ならないように切り欠き４ａ３が形成されている。
第２容量電極５ａは、第１容量電極４ａの本体部分５ａ１と平面視で重なる本体部分５ａ１と、第１容量電極４ａの突出部４ａ２と平面視で重なる突出部５ａ２とを有している。従って、容量素子５５は、半導体層１ａと重なるように第２方向Ｘに延在する第１素子部５５１と、データ線６ａと重なるように第１方向Ｙに延在する第２素子部５５２とを有する。また、第２容量電極５ａは、第１容量電極４ａと同様、半導体層１ａのうち、データ線６ａと重なる端部と平面視で重ならないように切り欠き４ａ３が形成されている。また、第２容量電極５ａの本体部分５ａ１の第２方向Ｘの他方側Ｘ２の端部には、第１容量電極４ａの本体部分４ａ１の端部と重ならないように切り欠き５ａ４が形成されている。
再び図５および図６において、層間絶縁層４３の上層側には層間絶縁層４４、４５が形成されている。層間絶縁層４３と層間絶縁層４４の層間にはデータ線６ａ、および中継電極６ｂ、６ｃが設けられている。データ線６ａ、および中継電極６ｂ、６ｃは同一の導電膜からなる。データ線６ａ、および中継電極６ｂ、６ｃはいずれも、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、データ線６ａ、および中継電極６ｂ、６ｃは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。
層間絶縁層４２、４３からなる第１層間絶縁層４６には第１コンタクトホール４３ａが設けられており、第１コンタクトホール４３ａは、第１層間絶縁層４６およびゲート絶縁層２を貫通している。データ線６ａは、第１コンタクトホール４３ａを介してデータ線側ソースドレイン領域１ｔに電気的に接続されている。第１コンタクトホール４３ａは、図８を参照して説明した第１容量電極４ａの切り欠き４ａ３、および第２容量電極５ａの切り欠き５ａ３に相当する部分に形成される。従って、第１コンタクトホール４３ａと容量素子５５とを離間させることができる。層間絶縁層４３にはコンタクトホール４３ｂが設けられており、コンタクトホール４３ｂは、層間絶縁層４３を貫通している。中継電極６ｂは、コンタクトホール４３ｂを介して第１容量電極４ａに電気的に接続されている。コンタクトホール４３ｂは、図８を参照して説明した第２容量電極５ａの切り欠き５ａ４に相当する部分に形成される。層間絶縁層４３にはコンタクトホール４３ｃが設けられており、中継電極６ｃは、コンタクトホール４３ｃを介して第２容量電極５ａに電気的に接続されている。
層間絶縁層４４と層間絶縁層４５の層間には容量線７ａ、および中継電極７ｂが設けられている。容量線７ａ、および中継電極７ｂは同一の導電膜からなる。容量線７ａ、および中継電極７ｂはいずれも、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、容量線７ａ、および中継電極７ｂは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。
層間絶縁層４４にはコンタクトホール４４ｃが設けられており、容量線７ａは、コンタクトホール４４ｃを介して中継電極６ｃに電気的に接続されている。従って、容量線７ａは、中継電極６ｃを介して第２容量電極５ａに電気的に接続されており、第２容量電極５ａには、容量線７ａから共通電位が印加される。層間絶縁層４４にはコンタクトホール４４ｂが設けられており、中継電極７ｂは、コンタクトホール４４ｂを介して中継電極６ｂに電気的に接続されている。
層間絶縁層４５には、コンタクトホール４５ａが設けられており、画素電極９ａは、コンタクトホール４５ａを介して中継電極７ｂに電気的に接続されている。従って、画素電極９ａは、中継電極７ｂ、６ｂを介して第１容量電極４ａに電気的に接続されている。ここで、第１容量電極４ａは、コンタクトホール４２ａを介して画素電極側ソースドレイン領域１ｅに電気的に接続していることから、画素電極９ａは、第１容量電極４ａを介して画素電極側ソースドレイン領域１ｅに電気的に接続されている。
４．第２コンタクトホール４１ｇ周辺の構成
図１０は、図７に示す第２コンタクトホール４１ｇ周辺を拡大して示す平面図である。図１１は、図１０のＣ－Ｃ′断面図である。ゲート電極８ａは、ポリシリコン層８１ａと遮光層８２ａとを積層して構成されている。なお、図１０では、ポリシリコン層８１ａに右下がりの斜線を付し、遮光層８２ａに右上がりの斜線を付してある。従って、右下がりの斜線、および右上がりの斜線が付された領域は、ポリシリコン層８１ａと遮光層８２ａとが積層されていることを示す。
図１０および図１１に示すように、第２コンタクトホール４１ｇは、半導体層１ａの両側で第２方向Ｘに沿って延在する第１ホール部４１ａ１、４１ｂ１と、第１方向Ｙに沿って延在する第２ホール部４１ａ２、４１ｂ２とを有している。第１ホール部４１ａ１、４１ｂ１、および第２ホール部４１ａ２、４１ｂ２はいずれも、ゲート電極８ａおよび走査線３ａの双方と平面視で重なる位置に設けられている。従って、ゲート電極８ａの一部は、第１ホール部４１ａ１、４１ｂ１、および第２ホール部４１ａ２、４１ｂ２の内部に配置され、走査線３ａの半導体層１ａ側の面３ａ５に接している。従って、ゲート電極８ａは。走査線３ａに電気的に接続されているので、走査線３ａから走査信号が印加される。
ここで、第１ホール部４１ａ１、４１ｂ１は、少なくとも、画素電極側ＬＤＤ領域１ｆに沿って設けられている。本形態において、第１ホール部４１ａ１、４１ｂ１は、少なくとも、データ線側ＬＤＤ領域１ｕの両側からチャネル領域１ｃの両側を通って、画素電極側ＬＤＤ領域１ｆの両側まで延在している。
第２ホール部４１ａ２、４１ｂ２は各々、第１ホール部４１ａ１、４１ｂ１から半導体層１ａに向けて半導体層１ａの近傍まで突出した部分である。第２ホール部４１ａ２、４１ｂ２は、第１ホール部４１ａ１、４１ｂ１から半導体層１ａのチャネル領域１ｃに向けて突出している。
本形態において、ゲート電極８ａは、半導体層１ａと交差するように第１方向Ｙに延在した導電性のポリシリコン層８１ａと、ポリシリコン層８１ａを覆う遮光層８２ａとを積層することによって構成されている。遮光層８２ａは、ポリシリコン層８１ａより遮光性が高い材料からなる。例えば、遮光層８２ａは、タングステンシリサイド等の遮光膜からなる。
遮光層８２ａは、ポリシリコン層８１ａより広い範囲にわたって形成されており、ポリシリコン層８１ａの全体を覆っている。従って、ゲート電極８ａにおいてポリシリコン層８１ａが形成されている領域では、ポリシリコン層８１ａと遮光層８２ａの２層構造になっており、ゲート電極８ａにおいてポリシリコン層８１ａが形成されていない領域では、遮光層８２ａの単層構造になっている。例えば、ゲート電極８ａにおいて、第２コンタクトホール４１ｇの内部にはポリシリコン層８１ａが形成されておらず、遮光層８２ａの単層構造になっている。従って、遮光層８２ａは、第２コンタクトホール４１ｇの側面全体に沿って設けられている。これに対して、ゲート電極８ａにおいて第１方向Ｙに延在する第１電極部８ａ０のうち、第２コンタクトホール４１ｇの外側の部分では、ポリシリコン層８１ａと遮光層８２ａとの２層構造になっている。なお、第１ホール部４１ａ１、４１ｂ１の延在方向の両側の部分は、遮光層８２ａの単層構造になっている。
５．電気光学装置１００の製造方法
図１２は、図１に示す電気光学装置１００の製造方法を示す説明図であり、ゲート電極８ａを形成する工程の説明図である。図１０および図１１に示すゲート電極８ａを製造するにあたっては、走査線３ａ、第２層間絶縁層４１、半導体層１ａ、およびゲート絶縁層２を形成した後、図１２に示す工程ＳＴ１において、導電性のポリシリコン膜を形成した後、ポリシリコン膜をパターニングし、半導体層１ａに対して交差する第１方向Ｙに延在するポリシリコン層８１ａを形成する。
次に、図１２に示す工程ＳＴ２において、エッチングマスクを形成した状態で、ポリシリコン層８１ａおよび第２層間絶縁層４１をエッチングし、第２コンタクトホール４１ｇを形成する。従って、第２コンタクトホール４１ｇの内部には、ポリシリコン層８１ａが存在しない。次に、遮光膜を形成した後、図１０に示すように、遮光膜をパターニングし、遮光層８２ａを形成する。
６．本形態の主な効果
以上説明したように、本実施形態の電気光学装置１００においては、第２基板２０の側から入射した光は、半導体層１ａに対して第２基板２０の側に設けられたデータ線６ａや容量線７ａ等の配線や、容量素子５５によって遮られるため、半導体層１ａへの入射が抑制される。また、第１基板１０の側から出射した光が再び、第１基板１０の側から入射した場合でも、半導体層１ａに対して基板本体１９の側に設けられた走査線３ａによって遮られるため、半導体層１ａへの入射が抑制される。また、半導体層１ａに交差する第１方向Ｙに進行する光は、ゲート電極８ａと走査線３ａとを電気的に接続する第２コンタクトホール４１ｇのうち、半導体層１ａの両側で半導体層１ａに沿って延在する第１ホール部４１ａ１、４１ｂ１の内部のゲート電極８ａによって遮られるため、半導体層１ａへの入射が抑制される。
ここで、半導体層１ａは走査線３ａに沿って第２方向Ｘに延在しており、半導体層１ａの第２方向Ｘの一方側Ｘ１の端部には、データ線側ソースドレイン領域１ｔとデータ線６ａとを電気的に接続する第１コンタクトホール４３ａが設けられている。このため、半導体層１ａの第２方向Ｘの一方側Ｘ１の端部付近には、容量素子５５を設けることができず、容量素子５５による遮光を十分に行えない。それでも、本形態では、第２コンタクトホール４１ｇが半導体層１ａと交差する第１方向Ｙに延在する第２ホール部４１ａ２、４１ｂ２を有するため、第２方向Ｘの一方側Ｘ１から他方側Ｘ２に進行する光を、第２ホール部４１ａ２、４１ｂ２の内部のゲート電極８ａによって遮ることができる。従って、半導体層１ａのうち、チャネル領域１ｃより画素電極側ソースドレイン領域１ｅの側への光の入射を抑制することができる。それ故、光電流に起因するトランジスター３０の特性低下等の発生を抑制することができる。
特に本形態では、チャネル領域１ｃと画素電極側ソースドレイン領域１ｅとの間に画素電極側ＬＤＤ領域１ｆを設けることによって、トランジスター３０のオフリーク電流を低減するとともに、第２方向Ｘの一方側Ｘ１から他方側Ｘ２に進行する光が画素電極側ＬＤＤ領域１ｆに入射することを第２ホール部４１ａ２、４１ｂ２によって抑制している。また、第１ホール部４１ａ１、４１ｂ１は、少なくとも画素電極側ＬＤＤ領域１ｆに沿って設けられているため、半導体層１ａに交差する第１方向Ｙから画素電極側ＬＤＤ領域１ｆに向けて進行する光を第１ホール部４１ａ１、４１ｂ１によって遮ることができる。従って、画素電極側ＬＤＤ領域１ｆへの光の入射を効率よく抑制している。それ故、トランジスター３０は、ＬＤＤ構造による特性を十分に発揮することができる。
また、容量素子５５は、半導体層１ａと重なるように第２方向Ｘに延在する第１素子部５５１と、データ線６ａと重なるように第１方向Ｙに延在する第２素子部５５２とを有するため、広い範囲にわたって半導体層１ａへの光に入射を抑制しているとともに、静電容量が大きい。
また、ゲート電極８ａは、導電性のポリシリコン層８１ａと遮光層８２ａとを含み、遮光層８２ａが第２コンタクトホール４１ｇの側面に沿って設けられている。このため、ゲート電極８ａの遮光性が高い。
［実施形態２］
図１３は、本発明の実施形態２に係る電気光学装置の説明図である。図１３には、第２コンタクトホール４１ｇ周辺の平面構成を拡大して示してある。なお、本形態の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図１３に示すように、本形態の電気光学装置においても、実施形態１と同様、図５および図６に示す第２層間絶縁層４１には、ゲート電極８ａと走査線３ａとを電気的に接続する第２コンタクトホール４１ｇが設けられている。第２コンタクトホール４１ｇは、実施形態１と同様、半導体層１ａの両側で第２方向Ｘに沿って延在する第１ホール部４１ａ１、４１ｂ１と、第１方向Ｙに沿って延在する第２ホール部４１ａ２、４１ｂ２とを有しており、第１ホール部４１ａ１、４１ｂ１、および第２ホール部４１ａ２、４１ｂ２はいずれも、ゲート電極８ａおよび走査線３ａの双方と平面視で重なる位置に設けられている。第２ホール部４１ａ２、４１ｂ２は、第１ホール部４１ａ１、４１ｂ１から半導体層１ａに向けて突出した部分であり、第２ホール部４１ａ２、４１ｂ２は、第１ホール部４１ａ１、４１ｂ１から半導体層１ａのチャネル領域１ｃに向けて突出している。
ここで、第２ホール部４１ａ２、４１ｂ２は、第１ホール部４１ａ１、４１ｂ１の第２方向Ｘの一方側Ｘ１の端部から半導体層１ａのチャネル領域１ｃに向けて突出しており、第１ホール部４１ａ１、４１ｂ１は、第２ホール部４１ａ２、４１ｂ２から第２方向Ｘの一方側Ｘ１へは突出していない。
このような構成でも、実施形態１と同様、第２方向Ｘの一方側Ｘ１から他方側Ｘ２に進行する光を、第２ホール部４１ａ２、４１ｂ２の内部のゲート電極８ａによって遮ることができるので、画素電極側ＬＤＤ領域１ｆへの光の入射を抑制することができる等、実施形態１と同様な効果を奏する。
［実施形態３］
図１４は、本発明の実施形態３における電気光学装置の第２コンタクトホール４１ｇ等の平面図である。図１５は、図１４のＤ－Ｄ′断面図である。なお、本形態の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図１４および図１５に示すように、本形態の電気光学装置においても、実施形態１と同様、図５および図６に示す第２層間絶縁層４１には、ゲート電極８ａと走査線３ａとを電気的に接続する第２コンタクトホール４１ｇが設けられている。第２コンタクトホール４１ｇは、実施形態１と同様、半導体層１ａの両側で第２方向Ｘに沿って延在する第１ホール部４１ａ１、４１ｂ１と、第１方向Ｙに沿って延在する第２ホール部４１ａ２、４１ｂ２とを有しており、第１ホール部４１ａ１、４１ｂ１、および第２ホール部４１ａ２、４１ｂ２はいずれも、ゲート電極８ａおよび走査線３ａの双方と平面視で重なる位置に設けられている。第２ホール部４１ａ２、４１ｂ２は、第１ホール部４１ａ１、４１ｂ１から半導体層１ａに向けて突出した部分であり、第２ホール部４１ａ２、４１ｂ２は、第１ホール部４１ａ１、４１ｂ１から半導体層１ａのチャネル領域１ｃに向けて突出している。
本形態では、第２コンタクトホール４１ｇの一部は、走査線３ａと重ならない領域において走査線３ａの半導体層１ａ側の面３ａ５より半導体層１ａとは反対側まで設けられている。従って、ゲート電極８ａは、走査線３ａの半導体層１ａ側の面３ａ５、および側面３ａ６に接している。
より具体的には、第２コンタクトホール４１ｇは、平面視で第１ホール部４１ａ１、４１ｂ１から半導体層１ａと反対側に向けて突出した第３ホール部４１ａ３、４１ｂ３を有しており、第３ホール部４１ａ３、４１ｂ３の一部は、走査線３ａと重ならない領域において走査線３ａの半導体層１ａ側の面３ａ５より半導体層１ａとは反対側まで設けられている。本形態において、第３ホール部４１ａ３、４１ｂ３の一部は、基板本体１９内まで到達しており、ゲート電極８ａの一部は基板本体１９と接している。
このような構成でも、実施形態１と同様、第２方向Ｘの一方側Ｘ１から他方側Ｘ２に進行する光を、第２ホール部４１ａ２、４１ｂ２の内部のゲート電極８ａによって遮ることができるので、画素電極側ＬＤＤ領域１ｆへの光の入射を抑制することができる等、実施形態１と同様な効果を奏する。また、走査線３ａをエッチングストッパーとして利用しながら、第２コンタクトホール４１ｇを深い位置まで形成するので、第２コンタクトホール４１ｇの底部で走査線３ａを確実に露出させることができる。従って、第２コンタクトホール４１ｇを介してゲート電極８ａを確実に走査線３ａと電気的に接続することができる。
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図１６は、本発明を適用した電気光学装置１００を用いた投射型表示装置の概略構成図である。図１６には、偏光板等の光学素子の図示を省略してある。図１６に示す投射型表示装置２１００は、電気光学装置１００を用いた電子機器の一例である。投射型表示装置２１００において、電気光学装置１００がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット等からなる光源部２１０２が設けられている。光源部２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射光学系２１１４によってカラー画像が投射される。
［他の投射型表示装置］
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
［他の電子機器］
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のヘッドアップディスプレイ、直視型のヘッドマウントディスプレイ、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
１ａ…半導体層、１ｃ…チャネル領域、１ｄ…第２領域、１ｅ…画素電極側ソースドレイン領域、１ｆ…画素電極側ＬＤＤ領域、１ｓ…第１領域、１ｔ…データ線側ソースドレイン領域、１ｕ…データ線側ＬＤＤ領域、２…ゲート絶縁層、３ａ…走査線、４ａ…第１容量電極、５ａ…第２容量電極、６ａ…データ線、６ｂ、６ｃ、７ｂ…中継電極、７ａ…容量線、８ａ…ゲート電極、８ａ０…第１電極部、８ａ１、８ａ２…第２電極部、９ａ…画素電極、１０…第１基板、１０ａ…表示領域、１１…開口領域、１２…遮光領域、１６…第１配向膜、１９、２９…基板本体、２０…第２基板、２１…共通電極、２６…第２配向膜、３０…トランジスター、４０…誘電体層、４１…第２層間絶縁層、４１ａ１、４１ｂ１…第１ホール部、４１ａ２、４１ｂ２…第２ホール部、４１ａ３、４１ｂ３…第３ホール部、４１ｇ…第２コンタクトホール、４３ａ…第１コンタクトホール、４６…第１層間絶縁層、５５…容量素子、８０…電気光学層、８１ａ…ポリシリコン層、８２ａ…遮光層、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、５５１…第１素子部、５５２…第２素子部、２１００…投射型表示装置、２１０２…光源部、２１１４…投射光学系、Ｘ…第２方向、Ｙ…第１方向

Claims (7)

  1. 第１方向に沿って延在するデータ線と、
    前記第１方向と交差する第２方向に沿って延在し、遮光性を有する走査線と、
    前記第２方向に沿って前記走査線と重なるように延在する半導体層と、遮光性を有するゲート電極と、を有するトランジスターと、
    前記データ線と前記トランジスターとの間に設けられ、前記データ線と前記トランジスターの半導体層とを電気的に接続するための第１コンタクトホールを有する第１層間絶縁層と、
    前記走査線と前記トランジスターとの間に設けられ、前記走査線と前記トランジスターのゲート電極とを電気的に接続するための第２コンタクトホールを有する第２層間絶縁層と、
    を備え、
    前記第２コンタクトホールは、前記半導体層の両側で前記第２方向に沿って延在する第１ホール部と、当該第１ホール部の前記半導体層のチャネル領域に沿う領域の一部から当該チャネル領域に向けて前記第１方向に沿って突出する第２ホール部と、を有し、
    前記ゲート電極の一部は、前記第１ホール部及び前記第２ホール部の内部に設けられていることを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記データ線と前記トランジスターとの間の層に、平面視で前記第１コンタクトホールと離間した容量素子を備え、
    前記容量素子は、前記半導体層と重なるように前記第２方向に延在する第１素子部と、前記データ線と重なるように前記第１方向に延在する第２素子部と、を有することを特徴とする電気光学装置。
  3. 請求項１または２に記載の電気光学装置において、
    前記トランジスターに対応して設けられた画素電極を備え、
    前記半導体層は、前記ゲート電極と重なるチャネル領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域と前記画素電極側ソースドレイン領域とに挟まれた画素電極側ＬＤＤ領域と、を有し、
    前記第１ホール部は、少なくとも、前記画素電極側ＬＤＤ領域に沿って設けられていることを特徴とする電気光学装置。
  4. 請求項１から３までの何れか一項に記載の電気光学装置において、
    前記第２コンタクトホールの一部は、前記走査線と重ならない領域において前記走査線の前記半導体層側の面より前記半導体層とは反対側まで設けられていることを特徴とする電気光学装置。
  5. 請求項４に記載の電気光学装置において、
    前記第２コンタクトホールは、平面視で前記第１ホール部から前記半導体層と反対側に向けて突出した第３ホール部を有し、
    前記第３ホール部の一部は、前記走査線と重ならない領域において前記走査線の前記半導体層側の面より前記半導体層とは反対側まで設けられていることを特徴とする電気光学装置。
  6. 請求項１から５までの何れか一項に記載の電気光学装置において、
    前記ゲート電極は、導電性のポリシリコン層と、遮光層とを含み、
    前記遮光層が第２コンタクトホールの側面に沿って設けられていることを特徴とする電気光学装置。
  7. 請求項１から６までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2020013342A 2020-01-30 2020-01-30 電気光学装置、および電子機器 Active JP7409115B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020013342A JP7409115B2 (ja) 2020-01-30 2020-01-30 電気光学装置、および電子機器
US17/162,428 US11662640B2 (en) 2020-01-30 2021-01-29 Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020013342A JP7409115B2 (ja) 2020-01-30 2020-01-30 電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2021119371A JP2021119371A (ja) 2021-08-12
JP7409115B2 true JP7409115B2 (ja) 2024-01-09

Family

ID=77061851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020013342A Active JP7409115B2 (ja) 2020-01-30 2020-01-30 電気光学装置、および電子機器

Country Status (2)

Country Link
US (1) US11662640B2 (ja)
JP (1) JP7409115B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11860491B2 (en) * 2021-02-26 2024-01-02 Boe Technology Group Co., Ltd. Display panel, preparation method thereof, and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151900A (ja) 2006-12-15 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2010078840A (ja) 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2013246358A (ja) 2012-05-28 2013-12-09 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2014137526A (ja) 2013-01-18 2014-07-28 Seiko Epson Corp 電気光学装置用基板、電気光学装置、および電子機器
US20160370621A1 (en) 2015-06-18 2016-12-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof and liquid crystal display

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
JP2008216621A (ja) 2007-03-05 2008-09-18 Seiko Epson Corp 電気光学装置及び電子機器
JP2009047967A (ja) 2007-08-21 2009-03-05 Seiko Epson Corp 電気光学装置及び電子機器
JP5428141B2 (ja) 2007-09-11 2014-02-26 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP2009139417A (ja) 2007-12-03 2009-06-25 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2010096966A (ja) 2008-10-16 2010-04-30 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2012103385A (ja) 2010-11-09 2012-05-31 Seiko Epson Corp 電気光学装置、電子機器
JP2013182144A (ja) 2012-03-02 2013-09-12 Seiko Epson Corp 電気光学装置、及び電子機器
JP5919890B2 (ja) 2012-03-02 2016-05-18 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN108292606B (zh) 2015-11-18 2021-08-10 索尼公司 半导体装置和投影型显示装置
WO2018074060A1 (ja) 2016-10-18 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および投射型表示装置
JP2018101067A (ja) * 2016-12-21 2018-06-28 セイコーエプソン株式会社 電気光学装置、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151900A (ja) 2006-12-15 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2010078840A (ja) 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2013246358A (ja) 2012-05-28 2013-12-09 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2014137526A (ja) 2013-01-18 2014-07-28 Seiko Epson Corp 電気光学装置用基板、電気光学装置、および電子機器
US20160370621A1 (en) 2015-06-18 2016-12-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof and liquid crystal display

Also Published As

Publication number Publication date
US20210240024A1 (en) 2021-08-05
JP2021119371A (ja) 2021-08-12
US11662640B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
JP6531801B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6631646B2 (ja) 電気光学装置および電子機器
JP2019078825A (ja) 電気光学装置および電子機器
JP7409115B2 (ja) 電気光学装置、および電子機器
JP7505352B2 (ja) 電気光学装置、および電子機器
JP7497641B2 (ja) 電気光学装置、および電子機器
JP7327184B2 (ja) 電気光学装置、および電子機器
JP6642614B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
CN115079474B (zh) 电光装置和电子设备
JP2019139252A (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP7322727B2 (ja) 電気光学装置、および電子機器
JP7447724B2 (ja) 電気光学装置、および電子機器
JP7434996B2 (ja) 電気光学装置、および電子機器
JP7484632B2 (ja) 電気光学装置、および電子機器
JP7396223B2 (ja) 電気光学装置、および電子機器
JP7491144B2 (ja) 電気光学装置、および電子機器
JP2020086343A (ja) 電気光学装置および電子機器
JP2020160113A (ja) 電気光学装置および電子機器
JP7521370B2 (ja) 液晶装置、液晶装置の製造方法、および電子機器
JP2020095077A (ja) 電気光学装置および電子機器
JP2022044972A (ja) 電気光学装置、および電子機器
JP2022139424A (ja) 電気光学装置および電子機器
JP2021184007A (ja) 電気光学装置、および電子機器
JP2020170025A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2020052156A (ja) 電気光学装置、および電子機器

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200821

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7409115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150