JP7396806B2 - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP7396806B2 JP7396806B2 JP2019065915A JP2019065915A JP7396806B2 JP 7396806 B2 JP7396806 B2 JP 7396806B2 JP 2019065915 A JP2019065915 A JP 2019065915A JP 2019065915 A JP2019065915 A JP 2019065915A JP 7396806 B2 JP7396806 B2 JP 7396806B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor region
- type
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.
フォトダイオード及びトレンチ型キャパシタを含む半導体装置に関する技術として、以下の技術が知られている。例えば、特許文献１には、光学感知素子と、光学感知素子に対し電気的に接続されたトランジスタと、トランジスタおよび光学感知素子に対し電気的に接続されるトレンチ型キャパシタと、から構成されるイメージセンサが記載されている。 The following techniques are known as techniques related to semiconductor devices including photodiodes and trench capacitors. For example, Patent Document 1 describes an image composed of an optical sensing element, a transistor electrically connected to the optical sensing element, and a trench capacitor electrically connected to the transistor and the optical sensing element. Sensors are listed.
半導体基板に形成されたフォトダイオード及びトレンチ型キャパシタを含む半導体装置においては、電圧を印加した際にトレンチ型キャパシタとフォトダイオードとの間でパンチスルーによる電流リークが生じるという問題があった。 A semiconductor device including a photodiode and a trench capacitor formed on a semiconductor substrate has a problem in that current leakage occurs between the trench capacitor and the photodiode due to punch-through when a voltage is applied.
本発明は、トレンチ型キャパシタとフォトダイオードとの間での電流リークを抑制することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing a semiconductor device that can suppress current leakage between a trench capacitor and a photodiode.
本発明に係る半導体装置は、Ｐ型の導電型を有する半導体基板と、前記半導体基板に設けられたフォトダイオードを構成するＮ型の導電型を有する第１の半導体領域と、前記半導体基板に形成されたトレンチの内壁面を覆う絶縁膜と、前記トレンチを埋め込むように前記絶縁膜上に積層され、正の電圧が印加される導電性を有する電極部とを有するトレンチ型キャパシタと、前記絶縁膜と接しつつ前記トレンチ型キャパシタの周囲を囲み、前記半導体基板の不純物濃度よりも高い不純物濃度を有し、Ｐ型の導電型を有する第２の半導体領域と、前記第２の半導体領域の表層部に設けられ、前記トレンチ型キャパシタの周囲を囲むリング状の形状を有し、Ｎ型の導電型を有する第３の半導体領域と、を含む。
A semiconductor device according to the present invention includes a semiconductor substrate having a P-type conductivity type, a first semiconductor region having an N-type conductivity type forming a photodiode provided on the semiconductor substrate, and a first semiconductor region formed in the semiconductor substrate. a trench-type capacitor comprising: an insulating film that covers the inner wall surface of the trench; and a conductive electrode portion that is laminated on the insulating film so as to fill the trench and to which a positive voltage is applied ; and the insulating film. a second semiconductor region surrounding the trench-type capacitor in contact with the semiconductor substrate, having an impurity concentration higher than the impurity concentration of the semiconductor substrate, and having a P-type conductivity type; and a surface layer portion of the second semiconductor region. a third semiconductor region provided in the trench type capacitor, having a ring-shaped shape surrounding the trench-type capacitor, and having an N-type conductivity type.
本発明に係る半導体装置の製造方法は、Ｐ型の導電型を有する半導体基板にフォトダイオードを構成するＮ型の導電型を有する第１の半導体領域を形成する工程と、前記半導体基板にトレンチ型キャパシタを形成する工程と、前記半導体基板に、前記トレンチ型キャパシタの周囲を囲み、前記半導体基板の不純物濃度よりも高い不純物濃度を有し、Ｐ型の導電型を有する第２の半導体領域を形成する工程と、前記第２の半導体領域の表層部に、前記トレンチ型キャパシタの周囲を囲むリング状の形状を有し、Ｎ型の導電型を有する第３の半導体領域を形成する工程と、を含み、前記トレンチ型キャパシタを形成する工程は、前記半導体基板にトレンチを形成する工程と、前記トレンチの内壁面を覆う絶縁膜を形成する工程と、前記トレンチを埋め込むように前記絶縁膜上に積層された導電性を有する電極部を形成する工程と、を含み、前記電極部には正の電圧が印加され、前記第２の半導体領域は、前記絶縁膜と接している。 A method for manufacturing a semiconductor device according to the present invention includes the steps of: forming a first semiconductor region having an N-type conductivity type constituting a photodiode in a semiconductor substrate having a P-type conductivity type; forming a capacitor, and forming a second semiconductor region in the semiconductor substrate surrounding the trench capacitor, having an impurity concentration higher than the impurity concentration of the semiconductor substrate, and having a P-type conductivity type. and forming a third semiconductor region in a surface layer of the second semiconductor region, the third semiconductor region having a ring shape surrounding the trench capacitor and having N-type conductivity. The step of forming the trench capacitor includes forming a trench in the semiconductor substrate, forming an insulating film covering the inner wall surface of the trench, and laminating the insulating film on the insulating film so as to fill the trench. a step of forming an electrode portion having a conductivity of 100% or less, a positive voltage is applied to the electrode portion, and the second semiconductor region is in contact with the insulating film.
本発明によれば、トレンチ型キャパシタとフォトダイオードとの間での電流リークを抑制することが可能となる。 According to the present invention, it is possible to suppress current leakage between a trench capacitor and a photodiode.
以下、本発明の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing, substantially the same or equivalent components or parts are given the same reference numerals.
図１は、本発明の実施形態に係る半導体装置１の構成の一例を示す断面図である。半導体装置１は、イメージセンサを構成するものである。 FIG. 1 is a cross-sectional view showing an example of the configuration of a semiconductor device 1 according to an embodiment of the present invention. The semiconductor device 1 constitutes an image sensor.
半導体装置１は、単結晶シリコンに不純物としてボロンを含むＰ型の半導体基板１０を有する。半導体基板１０における不純物濃度は、例えば２×１０１１ｃｍ－３程度である。 A semiconductor device 1 includes a P-type semiconductor substrate 10 containing boron as an impurity in single crystal silicon. The impurity concentration in the semiconductor substrate 10 is, for example, about 2×10 11 cm −3 .
半導体装置１は、半導体基板１０の表層部に形成された、フォトダイオードを構成するＮ型の半導体領域１１を有する。Ｎ型の半導体領域１１とＰ型の半導体基板１０との間でＰＮ接合が形成されることによりフォトダイオードが構成される。フォトダイオードは、照射された光の強度に応じた量の電荷を生成する。なお、Ｎ型の半導体領域１１は、本発明における第１の半導体領域の一例である。 The semiconductor device 1 has an N-type semiconductor region 11 forming a photodiode, which is formed in the surface layer of a semiconductor substrate 10. A photodiode is configured by forming a PN junction between the N-type semiconductor region 11 and the P-type semiconductor substrate 10. The photodiode generates an amount of charge that depends on the intensity of the light that is applied to it. Note that the N-type semiconductor region 11 is an example of a first semiconductor region in the present invention.
また、半導体基板１０の表層部には、Ｎ型の半導体領域１１に隣接してＰ型の半導体領域１４が設けられている。Ｐ型の半導体領域１４の底部の深さ位置は、Ｎ型の半導体領域１１の底部の深さ位置よりも深い位置に配置されている。 Further, in the surface layer portion of the semiconductor substrate 10, a P-type semiconductor region 14 is provided adjacent to the N-type semiconductor region 11. The depth of the bottom of the P-type semiconductor region 14 is deeper than the depth of the bottom of the N-type semiconductor region 11 .
半導体装置１は、半導体基板１０の表層部から深層部にまで達するトレンチ型キャパシタ２０を有する。トレンチ型キャパシタ２０はフォトダイオードによって生成された電荷を蓄積するために用いられる。 The semiconductor device 1 includes a trench capacitor 20 that extends from the surface layer to the deep layer of the semiconductor substrate 10 . Trench capacitor 20 is used to store the charge generated by the photodiode.
トレンチ型キャパシタ２０は、半導体基板１０に形成されたトレンチ（溝）の内壁面を覆うように形成された絶縁膜２２と、トレンチ（溝）を埋め込むように絶縁膜２２上に積層された導電性を有する電極部２１とを有する。本実施形態において、絶縁膜２２はＳｉＯ２により構成され、電極部２１は、不純物がドープされたポリシリコンにより構成されている。電極部２１を構成するポリシリコンの導電型はＰ型及びＮ型のいずれであってもよい。電極部２１の、半導体基板１０の主面方向における長さＬ１は、例えば３μｍ程度である。電極部２１の平面視による形状は、特に限定されないが、円形または正方形であってもよい。 The trench type capacitor 20 includes an insulating film 22 formed to cover the inner wall surface of a trench (groove) formed in a semiconductor substrate 10, and a conductive film laminated on the insulating film 22 to fill the trench (groove). It has an electrode part 21 having the following. In this embodiment, the insulating film 22 is made of SiO 2 and the electrode part 21 is made of polysilicon doped with impurities. The conductivity type of the polysilicon constituting the electrode portion 21 may be either P type or N type. The length L1 of the electrode portion 21 in the main surface direction of the semiconductor substrate 10 is, for example, about 3 μm. The shape of the electrode section 21 in plan view is not particularly limited, but may be circular or square.
トレンチ型キャパシタ２０は、フォトダイオードを構成するＮ型の半導体領域１１の近傍に設けられており、トレンチ型キャパシタ２０の底部の深さ位置は、Ｎ型の半導体領域１１及びＰ型の半導体領域１４の底部の深さ位置よりも深い位置に配置されている。 The trench capacitor 20 is provided near the N-type semiconductor region 11 constituting the photodiode, and the depth position of the bottom of the trench capacitor 20 is between the N-type semiconductor region 11 and the P-type semiconductor region 14. is located at a deeper position than the bottom depth position of the
半導体装置１は、半導体基板１０に、トレンチ型キャパシタ２０の周囲を囲むように設けられたＰ型の半導体領域３０を有する。すなわち、トレンチ型キャパシタ２０は、Ｐ型の半導体領域３０の内側に設けられており、トレンチ型キャパシタ２０の側部および底部は、Ｐ型の半導体領域３０に接している。Ｐ型の半導体領域３０は、所謂ディープウェル構造を有しており、その底部の深さ位置は、トレンチ型キャパシタ２０の底部の深さ位置よりも深い。Ｐ型の半導体領域３０の不純物濃度は、半導体基板１０の不純物濃度よりも高いものとされている。また、半導体基板１０の主面方向における、トレンチ型キャパシタ２０の端部とＰ型の半導体領域３０の端部との間の距離Ｌ２は、例えば０．２６μｍ以上５．０μｍ以下であることが好ましい。Ｐ型の半導体領域３０は、半導体基板１０の表層部に設けられたＰ型の半導体領域１４に接している。 The semiconductor device 1 includes a P-type semiconductor region 30 provided in a semiconductor substrate 10 so as to surround a trench capacitor 20 . That is, the trench capacitor 20 is provided inside the P-type semiconductor region 30, and the sides and bottom of the trench capacitor 20 are in contact with the P-type semiconductor region 30. The P-type semiconductor region 30 has a so-called deep well structure, and the depth of the bottom thereof is deeper than the depth of the bottom of the trench type capacitor 20. The impurity concentration of the P-type semiconductor region 30 is higher than the impurity concentration of the semiconductor substrate 10. Further, it is preferable that the distance L2 between the end of the trench capacitor 20 and the end of the P-type semiconductor region 30 in the main surface direction of the semiconductor substrate 10 is, for example, 0.26 μm or more and 5.0 μm or less. . The P-type semiconductor region 30 is in contact with the P-type semiconductor region 14 provided in the surface layer of the semiconductor substrate 10 .
Ｐ型の半導体領域３０は、イオン注入法により不純物としてのボロンを半導体基板１０に注入することにより形成される。Ｐ型の半導体領域３０を形成する際のボロンのドーズ量は、５×１０１１ｃｍ－２以上２×１０１２ｃｍ－２以下であることが好ましい。なお、Ｐ型の半導体領域３０は、本発明における第２の半導体領域の一例である。 The P-type semiconductor region 30 is formed by implanting boron as an impurity into the semiconductor substrate 10 using an ion implantation method. The boron dose when forming the P-type semiconductor region 30 is preferably 5×10 11 cm −2 or more and 2×10 12 cm −2 or less. Note that the P-type semiconductor region 30 is an example of a second semiconductor region in the present invention.
Ｐ型の半導体領域３０の表層部には、トレンチ型キャパシタ２０に隣接してＮ型の半導体領域１３が設けられている。Ｎ型の半導体領域１３は、トレンチ型キャパシタ２０の周囲を囲むリング状とされている。Ｎ型の半導体領域１３とＰ型の半導体領域１４との間には、ＳｉＯ２等の絶縁体によって構成される絶縁領域１５が設けられている。絶縁領域１５は、所謂ＳＴＩ（Shallow Trench isolation）構造を有しており、絶縁領域１５の底部の深さ位置は、Ｐ型の半導体領域１４の底部の深さ位置よりも浅い位置に配置されている。 An N-type semiconductor region 13 is provided in the surface layer of the P-type semiconductor region 30 adjacent to the trench-type capacitor 20 . The N-type semiconductor region 13 has a ring shape surrounding the trench capacitor 20 . An insulating region 15 made of an insulator such as SiO 2 is provided between the N-type semiconductor region 13 and the P-type semiconductor region 14 . The insulating region 15 has a so-called STI (Shallow Trench Isolation) structure, and the depth of the bottom of the insulating region 15 is shallower than the depth of the bottom of the P-type semiconductor region 14. There is.
半導体基板１０の表層部にはＰ型の半導体領域１２が設けられている。トレンチ型キャパシタ２０は、Ｐ型の半導体領域１２と、フォトダイオードを構成するＮ型の半導体領域１１との間に配置されている。Ｐ型の半導体領域１２の不純物濃度は、半導体基板１０の不純物濃度よりも高いものとされている。 A P-type semiconductor region 12 is provided in the surface layer of the semiconductor substrate 10 . Trench capacitor 20 is arranged between P-type semiconductor region 12 and N-type semiconductor region 11 forming a photodiode. The impurity concentration of the P-type semiconductor region 12 is higher than the impurity concentration of the semiconductor substrate 10.
Ｐ型の半導体領域１２と、Ｎ型の半導体領域１３との間には、ＳｉＯ２等の絶縁体によって構成される絶縁領域１６が設けられている。絶縁領域１６は、所謂ＳＴＩ（Shallow Trench isolation）構造を有している。 An insulating region 16 made of an insulator such as SiO 2 is provided between the P-type semiconductor region 12 and the N-type semiconductor region 13. The insulating region 16 has a so-called STI (Shallow Trench Isolation) structure.
以下に、半導体装置１の製造方法について説明する。図２Ａ～図２Ｆは、半導体装置１の製造方法の一例を示す断面図である。 A method for manufacturing the semiconductor device 1 will be described below. 2A to 2F are cross-sectional views showing an example of a method for manufacturing the semiconductor device 1. FIG.
はじめに、Ｐ型の半導体基板１０を用意する。次に、公知のＳＴＩプロセスを用いて、半導体基板１０の表層部にＳｉＯ２等の絶縁体により構成される絶縁領域１５及び１６を形成する（図２Ａ）。 First, a P-type semiconductor substrate 10 is prepared. Next, insulating regions 15 and 16 made of an insulator such as SiO 2 are formed on the surface layer of the semiconductor substrate 10 using a known STI process (FIG. 2A).
次に、ドライエッチング技術またはウェットエッチング技術を用いて、半導体基板１０の絶縁領域１５と絶縁領域１６との間の領域に、トレンチ（溝）２３を形成する。トレンチ２３は、半導体基板１０の表層部から深層部にまで達している（図２Ｂ）。 Next, a trench 23 is formed in a region between the insulating region 15 and the insulating region 16 of the semiconductor substrate 10 using a dry etching technique or a wet etching technique. The trench 23 reaches from the surface layer to the deep layer of the semiconductor substrate 10 (FIG. 2B).
次に、ＣＶＤ（Chemical Vapor Deposition）法により、トレンチ２３の内壁を覆うように、ＳｉＯ２等の絶縁体からなる絶縁膜２２を形成する（図２Ｃ）。 Next, an insulating film 22 made of an insulator such as SiO 2 is formed by a CVD (Chemical Vapor Deposition) method so as to cover the inner wall of the trench 23 (FIG. 2C).
次に、ＣＶＤ法により、トレンチ２３を埋め込むように、不純物がドープされたポリシリコンを絶縁膜２２上に積層することにより電極部２１を形成する。これにより、絶縁膜２２及び電極部２１を含むトレンチ型キャパシタ２０が形成される（図２Ｄ）。 Next, the electrode portion 21 is formed by stacking impurity-doped polysilicon on the insulating film 22 so as to fill the trench 23 using the CVD method. As a result, a trench capacitor 20 including an insulating film 22 and an electrode portion 21 is formed (FIG. 2D).
次に、トレンチ型キャパシタ２０の周囲を囲むように、半導体基板１０の不純物濃度よりも高い不純物濃度を有する、ディープウェル構造のＰ型の半導体領域３０を形成する（図２Ｅ）。Ｐ型の半導体領域３０は、イオン注入法により不純物としてのボロンを半導体基板１０に注入することにより形成される。半導体基板１０に注入されるボロンのドーズ量は、５×１０１１ｃｍ－２以上２×１０１２ｃｍ－２以下であることが好ましい。なお、半導体基板１０上のトレンチ型キャパシタ２０の形成領域にマスクを配置してイオン注入を行ってもよい。 Next, a P-type semiconductor region 30 having a deep well structure and having an impurity concentration higher than that of the semiconductor substrate 10 is formed so as to surround the trench capacitor 20 (FIG. 2E). The P-type semiconductor region 30 is formed by implanting boron as an impurity into the semiconductor substrate 10 using an ion implantation method. The dose of boron implanted into the semiconductor substrate 10 is preferably 5×10 11 cm −2 or more and 2×10 12 cm −2 or less. Note that ion implantation may be performed with a mask placed in the formation region of the trench capacitor 20 on the semiconductor substrate 10.
次に、イオン注入法を用いて、半導体基板１０の表層部にＮ型の半導体領域１１、１３及びＰ型の半導体領域１２及び１４を順次形成する（図２Ｆ）。 Next, N-type semiconductor regions 11 and 13 and P-type semiconductor regions 12 and 14 are sequentially formed in the surface layer portion of the semiconductor substrate 10 using an ion implantation method (FIG. 2F).
本実施形態においては、トレンチ型キャパシタ２０を形成した後に、トレンチ型キャパシタ２０の周囲を囲むようにＰ型の半導体領域３０を形成する場合を例示したが、この態様に限定されるものではない。すなわち、半導体基板１０に、ディープウェル構造のＰ型の半導体領域３０を形成した後に、Ｐ型の半導体領域３０内にトレンチ型キャパシタを形成してもよい。 In this embodiment, a case is illustrated in which the P-type semiconductor region 30 is formed to surround the trench capacitor 20 after the trench capacitor 20 is formed, but the present invention is not limited to this embodiment. That is, after forming the P-type semiconductor region 30 with a deep well structure in the semiconductor substrate 10, the trench-type capacitor may be formed in the P-type semiconductor region 30.
ここで、図３は、比較例に係る半導体装置１Ｘの構成を示す断面図である。比較例に係る半導体装置１Ｘは、本発明の実施形態に係る半導体装置１が有するＰ型の半導体領域３０を有していない。すなわち、トレンチ型キャパシタ２０を構成する絶縁膜２２は、半導体基板１０と直接接している。 Here, FIG. 3 is a cross-sectional view showing the configuration of a semiconductor device 1X according to a comparative example. The semiconductor device 1X according to the comparative example does not have the P-type semiconductor region 30 that the semiconductor device 1 according to the embodiment of the present invention has. That is, the insulating film 22 constituting the trench capacitor 20 is in direct contact with the semiconductor substrate 10.
比較例に係る半導体装置１Ｘの使用時においては、各半導体領域及びトレンチ型キャパシタ２０に、以下のように電圧が印加される。すなわち、Ｐ型の半導体領域１２及びＮ型の半導体領域１３には、それぞれ、０Ｖの電圧が印加される。また、トレンチ型キャパシタ２０を構成する電極部２１及びフォトダイオードを構成するＮ型の半導体領域１１には、それぞれ、０．５Ｖ以上３．０Ｖ以下の電圧が印加される。このとき、半導体基板１０の、トレンチ型キャパシタ２０との界面の近傍に反転層４０が形成され、トレンチ型キャパシタ２０とフォトダイオードを構成するＮ型の半導体領域１１との間でパンチスルーによる電流リークが過大となる。 When the semiconductor device 1X according to the comparative example is used, voltages are applied to each semiconductor region and the trench capacitor 20 as follows. That is, a voltage of 0V is applied to each of the P-type semiconductor region 12 and the N-type semiconductor region 13. Further, a voltage of 0.5 V or more and 3.0 V or less is applied to the electrode portion 21 that constitutes the trench capacitor 20 and the N-type semiconductor region 11 that constitutes the photodiode, respectively. At this time, an inversion layer 40 is formed near the interface of the semiconductor substrate 10 with the trench capacitor 20, and current leakage due to punch-through occurs between the trench capacitor 20 and the N-type semiconductor region 11 constituting the photodiode. becomes excessive.
一方、本発明の実施形態に係る半導体装置１によれば、トレンチ型キャパシタ２０の周囲を囲むように、半導体基板１０の不純物濃度よりも高い不純物濃度を有するＰ型の半導体領域３０が設けられているので、トレンチ型キャパシタ２０とフォトダイオード（Ｎ型の半導体領域１１）との間での電流リークを抑制することができる。 On the other hand, according to the semiconductor device 1 according to the embodiment of the present invention, the P-type semiconductor region 30 having an impurity concentration higher than that of the semiconductor substrate 10 is provided so as to surround the trench-type capacitor 20. Therefore, current leakage between the trench capacitor 20 and the photodiode (N-type semiconductor region 11) can be suppressed.
ここで、図４は、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量を異ならせた場合の、電極部２１に印加される電圧Ｖｍｔｒと、トレンチ型キャパシタ２０の静電容量Ｃとの関係の一例を示すグラフである。図４に示すように、Ｐ型の半導体領域３０の不純物濃度が高い場合には、トレンチ型キャパシタ２０の静電容量の立ち上がり性能が低下する。トレンチ型キャパシタ２０の静電容量の立ち上がり性能が低下すると、電極部２１に印加される電圧Ｖｍｔｒを、例えば、０．５Ｖから２．０Ｖの間で変化させた場合のトレンチ型キャパシタ２０の静電容量Ｃの変化率が大きくなる。 Here, FIG. 4 shows the voltage Vmtr applied to the electrode section 21 and the trench type capacitor when the dose of impurity (boron) is varied when forming the P-type semiconductor region 30 by ion implantation. 20 is a graph showing an example of the relationship with capacitance C of No. 20. As shown in FIG. 4, when the impurity concentration of the P-type semiconductor region 30 is high, the capacitance rise performance of the trench capacitor 20 deteriorates. When the rise performance of the capacitance of the trench capacitor 20 deteriorates, the static capacitance of the trench capacitor 20 decreases when the voltage Vmtr applied to the electrode part 21 is changed from 0.5 V to 2.0 V, for example. The rate of change in capacitance C increases.
図５は、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量と、電極部２１に印加される電圧Ｖｍｔｒを０．５Ｖから２Ｖの間で変化させた場合のトレンチ型キャパシタ２０の静電容量Ｃの変化率の一例を示すグラフである。図５に示すように、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量を２×１０１２ｃｍ－２以下とすることで、トレンチ型キャパシタ２０の静電容量Ｃの変化率を１０％以下に抑えることが可能となる。一方、Ｐ型の半導体領域３０のドーズ量が過度に少なくなると、トレンチ型キャパシタ２０とフォトダイオードとの間での電流リークの抑制効果が低下する。 FIG. 5 shows the case where the dose of impurity (boron) when forming the P-type semiconductor region 30 by ion implantation and the voltage Vmtr applied to the electrode section 21 are varied between 0.5V and 2V. 3 is a graph showing an example of the rate of change in capacitance C of the trench type capacitor 20 of FIG. As shown in FIG. 5, by setting the impurity (boron) dose to 2×10 12 cm −2 or less when forming the P-type semiconductor region 30 by ion implantation, the electrostatic charge of the trench capacitor 20 can be reduced. It becomes possible to suppress the rate of change in capacitance C to 10% or less. On the other hand, if the dose amount of the P-type semiconductor region 30 is excessively reduced, the effect of suppressing current leakage between the trench capacitor 20 and the photodiode is reduced.
図６は、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量と、Ｎ型の半導体領域１１に印加される電圧Ｖｐｄｎを３Ｖとした場合における、トレンチ型キャパシタ２０とフォトダイオード（Ｎ型の半導体領域１１）との間に流れる電流（具体的には、電極部２１から流出するリーク電流Ｉｍｔｒ）の大きさの一例を示すグラフである。図６に示すように、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量が少なくなると、Ｐ型の半導体領域３０の不純物濃度が低下して、トレンチ型キャパシタ２０とフォトダイオード（Ｎ型の半導体領域１１）との間に流れる電流（リーク電流Ｉｍｔｒ）が大きくなる。 FIG. 6 shows the dose of impurity (boron) when forming the P-type semiconductor region 30 by ion implantation and the trench-type capacitor when the voltage Vpdn applied to the N-type semiconductor region 11 is 3V. 20 is a graph showing an example of the magnitude of the current flowing between the photodiode 20 and the photodiode (N-type semiconductor region 11) (specifically, the leakage current Imtr flowing out from the electrode section 21). As shown in FIG. 6, when the dose of impurity (boron) when forming the P-type semiconductor region 30 by the ion implantation method decreases, the impurity concentration of the P-type semiconductor region 30 decreases, resulting in a trench-type capacitor. The current (leakage current Imtr) flowing between the photodiode 20 and the photodiode (N-type semiconductor region 11) increases.
図７は、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量を５×１０１１ｃｍ－２とした場合における、Ｎ型の半導体領域１１に印加される電圧Ｖｐｄｎとリーク電流との関係の一例を示すグラフである。図７には、電極部２１から流出するリーク電流Ｉｍｔｒ、Ｐ型の半導体領域１２から流出するリーク電流Ｉｓｕｂ、Ｎ型の半導体領域１１から流出するリーク電流Ｉｐｄｎが示されている。図７に示すように、リーク電流Ｉｓｕｂが負の値をとることは、Ｐ型の半導体領域１２に電流が流入していることを意味する。また、リーク電流Ｉｓｕｂの絶対値とリーク電流Ｉｐｄｎの絶対値が略同じ大きさであることは、Ｎ型の半導体領域１１から流出した電流の殆どが、半導体基板１０を経由してＰ型の半導体領域１２に流入していることを意味する。リーク電流Ｉｓｕｂ及びリーク電流Ｉｐｄｎは、半導体装置１の動作時において、半導体基板１０に流れる基板電流である。 FIG. 7 shows the voltage applied to the N-type semiconductor region 11 when the dose of impurity (boron) is 5×10 11 cm −2 when forming the P-type semiconductor region 30 by ion implantation. It is a graph showing an example of the relationship between Vpdn and leakage current. FIG. 7 shows a leakage current Imtr flowing out from the electrode section 21, a leakage current Isub flowing out from the P-type semiconductor region 12, and a leakage current Ipdn flowing out from the N-type semiconductor region 11. As shown in FIG. 7, when the leakage current Isub takes a negative value, it means that a current is flowing into the P-type semiconductor region 12. Furthermore, the fact that the absolute value of the leakage current Isub and the absolute value of the leakage current Ipdn are approximately the same magnitude means that most of the current flowing out from the N-type semiconductor region 11 passes through the semiconductor substrate 10 to the P-type semiconductor region 11. This means that it is flowing into region 12. The leakage current Isub and the leakage current Ipdn are substrate currents flowing through the semiconductor substrate 10 when the semiconductor device 1 is in operation.
Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量を５×１０１１ｃｍ－２とした場合、電極部２１から流出するリーク電流Ｉｍｔｒ（トレンチ型キャパシタ２０とフォトダイオードとの間のリーク電流）は、基板電流（リーク電流Ｉｓｕｂ及びＩｐｄｎ）と比較して無視できる程小さい。 When the dose of impurity (boron) when forming the P-type semiconductor region 30 by ion implantation is 5×10 11 cm −2 , leakage current Imtr flowing out from the electrode portion 21 (trench type capacitor 20 and photo The leakage current from the diode) is negligibly small compared to the substrate current (leakage currents Isub and Ipdn).
以上より、Ｐ型の半導体領域３０をイオン注入法によって形成する際の不純物（ボロン）のドーズ量を５×１０１１ｃｍ－２以上２×１０１２ｃｍ－２以下とすることが好ましい。 From the above, it is preferable that the dose of impurity (boron) when forming the P-type semiconductor region 30 by ion implantation is 5×10 11 cm −2 or more and 2×10 12 cm −2 or less.
１ 半導体装置
１０ 半導体基板
１１、１２、１３半導体領域
１５、１６ 絶縁領域
２０ トレンチ型キャパシタ
２１ 電極部
２２ 絶縁膜
２３ トレンチ
３０ 半導体領域
1 Semiconductor device 10 Semiconductor substrates 11, 12, 13 Semiconductor regions 15, 16 Insulating region 20 Trench type capacitor 21 Electrode section 22 Insulating film 23 Trench 30 Semiconductor region
Claims (5)
前記半導体基板に設けられたフォトダイオードを構成するＮ型の導電型を有する第１の半導体領域と、
前記半導体基板に形成されたトレンチの内壁面を覆う絶縁膜と、前記トレンチを埋め込むように前記絶縁膜上に積層され、正の電圧が印加される導電性を有する電極部とを有するトレンチ型キャパシタと、
前記絶縁膜と接しつつ前記トレンチ型キャパシタの周囲を囲み、前記半導体基板の不純物濃度よりも高い不純物濃度を有し、Ｐ型の導電型を有する第２の半導体領域と、
前記第２の半導体領域の表層部に設けられ、前記トレンチ型キャパシタの周囲を囲むリング状の形状を有し、Ｎ型の導電型を有する第３の半導体領域と、
を含む半導体装置。 a semiconductor substrate having a P-type conductivity type;
a first semiconductor region having an N-type conductivity type and forming a photodiode provided on the semiconductor substrate;
a trench-type capacitor comprising: an insulating film that covers an inner wall surface of a trench formed in the semiconductor substrate; and a conductive electrode portion that is laminated on the insulating film so as to fill the trench and to which a positive voltage is applied. and,
a second semiconductor region surrounding the trench capacitor while being in contact with the insulating film, having an impurity concentration higher than the impurity concentration of the semiconductor substrate, and having a P-type conductivity type;
a third semiconductor region provided in a surface layer part of the second semiconductor region, having a ring-shaped shape surrounding the trench-type capacitor, and having an N-type conductivity type;
semiconductor devices including
請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the impurity contained in the second semiconductor region is boron.
前記半導体基板にトレンチ型キャパシタを形成する工程と、
前記半導体基板に、前記トレンチ型キャパシタの周囲を囲み、前記半導体基板の不純物濃度よりも高い不純物濃度を有し、Ｐ型の導電型を有する第２の半導体領域を形成する工程と、
前記第２の半導体領域の表層部に、前記トレンチ型キャパシタの周囲を囲むリング状の形状を有し、Ｎ型の導電型を有する第３の半導体領域を形成する工程と、
を含み、
前記トレンチ型キャパシタを形成する工程は、
前記半導体基板にトレンチを形成する工程と、
前記トレンチの内壁面を覆う絶縁膜を形成する工程と、
前記トレンチを埋め込むように前記絶縁膜上に積層された導電性を有する電極部を形成
する工程と、
を含み、
前記電極部には正の電圧が印加され、
前記第２の半導体領域は、前記絶縁膜と接している
半導体装置の製造方法。 forming a first semiconductor region having an N-type conductivity and forming a photodiode on a semiconductor substrate having a P-type conductivity;
forming a trench capacitor in the semiconductor substrate;
forming a second semiconductor region in the semiconductor substrate surrounding the trench-type capacitor, having an impurity concentration higher than the impurity concentration of the semiconductor substrate, and having a P-type conductivity type;
forming a third semiconductor region in a surface layer of the second semiconductor region that has a ring shape surrounding the trench capacitor and has N-type conductivity;
including;
The step of forming the trench type capacitor includes:
forming a trench in the semiconductor substrate;
forming an insulating film covering the inner wall surface of the trench;
forming a conductive electrode portion stacked on the insulating film so as to fill the trench;
including;
A positive voltage is applied to the electrode part,
The second semiconductor region is in contact with the insulating film. The method for manufacturing a semiconductor device.
請求項３に記載の製造方法。 4. The manufacturing method according to claim 3, wherein the dose of impurities contained in the second semiconductor region is 5×10 11 cm −2 or more and 2×10 12 cm −2 or less.
請求項４に記載の製造方法。
The manufacturing method according to claim 4, wherein the impurity is boron.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019065915A JP7396806B2 (en) | 2019-03-29 | 2019-03-29 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019065915A JP7396806B2 (en) | 2019-03-29 | 2019-03-29 | Semiconductor device and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020167263A JP2020167263A (en) | 2020-10-08 |
| JP7396806B2 true JP7396806B2 (en) | 2023-12-12 |
Family
ID=72716373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019065915A Active JP7396806B2 (en) | 2019-03-29 | 2019-03-29 | Semiconductor device and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7396806B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196884A (en) | 2004-12-16 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Solid-state imaging device |
| JP2006217410A (en) | 2005-02-04 | 2006-08-17 | Tohoku Univ | Optical sensor and solid-state imaging device |
| JP2006261597A (en) | 2005-03-18 | 2006-09-28 | Canon Inc | Solid-state imaging device, manufacturing method thereof, and camera |
| WO2007139255A1 (en) | 2006-05-25 | 2007-12-06 | Pixelplus Co., Ltd. | Image sensor active pixel and method for sensing signal thereof |
| JP2008021875A (en) | 2006-07-13 | 2008-01-31 | Toshiba Corp | Solid-state imaging device |
| JP2009253150A (en) | 2008-04-09 | 2009-10-29 | Canon Inc | Solid-state imaging apparatus |
| JP2013161945A (en) | 2012-02-06 | 2013-08-19 | Sony Corp | Solid-state imaging device, method of producing solid-state imaging device and electronic apparatus |
| JP2018147975A (en) | 2017-03-03 | 2018-09-20 | ソニー株式会社 | Image sensor |
-
2019
- 2019-03-29 JP JP2019065915A patent/JP7396806B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196884A (en) | 2004-12-16 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Solid-state imaging device |
| JP2006217410A (en) | 2005-02-04 | 2006-08-17 | Tohoku Univ | Optical sensor and solid-state imaging device |
| JP2006261597A (en) | 2005-03-18 | 2006-09-28 | Canon Inc | Solid-state imaging device, manufacturing method thereof, and camera |
| WO2007139255A1 (en) | 2006-05-25 | 2007-12-06 | Pixelplus Co., Ltd. | Image sensor active pixel and method for sensing signal thereof |
| JP2008021875A (en) | 2006-07-13 | 2008-01-31 | Toshiba Corp | Solid-state imaging device |
| JP2009253150A (en) | 2008-04-09 | 2009-10-29 | Canon Inc | Solid-state imaging apparatus |
| JP2013161945A (en) | 2012-02-06 | 2013-08-19 | Sony Corp | Solid-state imaging device, method of producing solid-state imaging device and electronic apparatus |
| JP2018147975A (en) | 2017-03-03 | 2018-09-20 | ソニー株式会社 | Image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020167263A (en) | 2020-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9825080B2 (en) | Photodiode insulation structure | |
| TWI445161B (en) | Semiconductor device and preparation method thereof | |
| US8803251B2 (en) | Termination of high voltage (HV) devices with new configurations and methods | |
| KR100780967B1 (en) | Schottky Diode Structures for High Voltage | |
| US7939867B2 (en) | Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof | |
| US20150243700A1 (en) | Semiconductor device | |
| US11764294B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| TWI672821B (en) | Semiconductor device and method of making the same | |
| US9543340B2 (en) | Photoelectric conversion device and method of manufacturing photoelectric conversion device | |
| US11133340B2 (en) | Device comprising photodiode and method of making the same | |
| US10658418B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US20160233257A1 (en) | Implant Isolated Devices and Method for Forming the Same | |
| US9704912B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP6445799B2 (en) | Photoelectric conversion device | |
| JP7396806B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2003318379A (en) | Photoelectric converting device and manufacturing method therefor | |
| CN103715129B (en) | Inject isolating device and forming method thereof | |
| JP2009135493A (en) | Electrostatic discharge protection element and manufacturing method thereof | |
| CN111276476A (en) | Semiconductor device manufacturing method | |
| US12094905B2 (en) | Image sensor and manufacturing method thereof | |
| US11973146B2 (en) | Semiconductor integrated circuit | |
| KR100298200B1 (en) | Manufacturing Method of Image Sensor with Pinned Photodiode | |
| JP2017152439A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR20070096555A (en) | Device isolation region formation method and image device formation method using the same | |
| JP2009194245A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7396806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |