[go: up one dir, main page]

JP7370476B2 - 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置 - Google Patents

炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7370476B2
JP7370476B2 JP2022553311A JP2022553311A JP7370476B2 JP 7370476 B2 JP7370476 B2 JP 7370476B2 JP 2022553311 A JP2022553311 A JP 2022553311A JP 2022553311 A JP2022553311 A JP 2022553311A JP 7370476 B2 JP7370476 B2 JP 7370476B2
Authority
JP
Japan
Prior art keywords
trench
silicon carbide
carbide semiconductor
semiconductor device
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022553311A
Other languages
English (en)
Other versions
JPWO2022070317A5 (ja
JPWO2022070317A1 (ja
Inventor
基 吉田
梨菜 田中
裕 福井
英之 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022070317A1 publication Critical patent/JPWO2022070317A1/ja
Publication of JPWO2022070317A5 publication Critical patent/JPWO2022070317A5/ja
Application granted granted Critical
Publication of JP7370476B2 publication Critical patent/JP7370476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本開示は、トレンチゲートを有する炭化珪素半導体装置の製造方法および炭化珪素半導体装置を用いた電力変換装置に関するものである。
ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）等のユニポーラ型のスイッチング素子と、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等のユニポーラ型の還流ダイオードとを内蔵する電力用の半導体装置が知られている。そのような半導体装置は、同一のチップにＭＯＳＦＥＴセルとＳＢＤセルとを並列に配置することで実現でき、一般的には、チップ内の特定の領域にショットキー電極を設け、その領域をＳＢＤとして動作させることで実現できる。
スイッチング素子のチップに還流ダイオードを内蔵させることで、スイッチング素子に還流ダイオードを外付けする場合に比べてコストを低減できる。特に、炭化珪素（ＳｉＣ）を母材として用いたＭＯＳＦＥＴでは、ＳＢＤを内蔵させることにより寄生ｐｎダイオードによるバイポーラ動作を抑制できることもメリットの一つとなる。炭化珪素半導体装置では寄生ｐｎダイオード動作によるキャリアの再結合エネルギーに起因する結晶欠陥の拡張により、素子の信頼性が損なわれることがあるからである。
また、半導体層に形成されたトレンチ内にゲート電極が埋め込まれた構造を有するトレンチゲート型ＭＯＳＦＥＴでは、半導体層の表面上にゲート電極が形成された構造を有するプレーナー型ＭＯＳＦＥＴに比べ、トレンチの側壁にチャネルを形成できる分、チャネル幅密度を向上でき、オン抵抗を低減できる。
このような、ＳＢＤ内蔵のトレンチ型ＭＯＳＦＥＴを製造するときに、ショットキー電極を埋め込むショットキートレンチとゲート電極を埋め込むゲートトレンチとをエッチング法で形成した後で、ゲートトレンチ内にゲート絶縁膜とゲート電極を形成し、その上に層間絶縁膜を形成したあと、層間絶縁膜にコンタクトホールを形成し、同時にショットキートレンチの側壁に層間絶縁膜の一部を残した状態で、Ｎｉ膜を堆積、熱処理してシリサイド層を形成していた（例えば特許文献１）。
特開２０１８－１８２２３５号公報（図６など）
このようにショットキートレンチを形成してからショットキートレンチの中を層間絶縁膜で充填している状態で、ゲートトレンチ内にゲート電極となる多結晶シリコンを形成したり、ソース領域上に金属シリサイド等のシリサイドを形成したりする場合、ショットキートレンチ内に充填された層間絶縁膜にできた巣（空洞、クラック）の部分に多結晶シリコンやＮｉが残存し、本来あるべきでは無い箇所に多結晶シリコンや金属およびそのシリサイドが残って、層間絶縁膜除去時に異物として放出され、汚染の原因となる場合があった。
また、ゲートトレンチ内に酸化珪素のゲート絶縁膜と多結晶シリコンのゲート電極とを形成する場合、多結晶シリコンをドライエッチング法により加工することが多いが、ショットキートレンチ内にもゲートトレンチと同様に酸化珪素と多結晶シリコンを一旦形成し、ショットキートレンチ内の多結晶シリコ-ンをドライエッチングで除去した場合に、ショットキートレンチ底部のゲート絶縁膜上に多結晶シリコンの一部が残存する場合があり、この状態で金属層の堆積と加熱によるシリサイド化を行なうと、ショットキートレンチ底部にもシリサイドが形成されることがあり、そのシリサイドが後の工程で放出され、汚染の原因となる場合があった。
本開示は、上記のような課題を解決するためになされたものであり、予定外の箇所に多結晶シリコン材料または金属シリサイド材料が残存することを防止でき、欠陥が少ない、または、信頼性の高い炭化珪素半導体装置の製造方法を提供することを目的とする。
本開示の炭化珪素半導体装置の製造方法は、炭化珪素半導体基板上にドリフト層を形成する工程と、ドリフト層上にウェル領域を形成する工程と、ウェル領域の上層部にソース領域を形成する工程と、ソース領域とウェル領域とを貫通してドリフト層に達するゲートトレンチを形成する工程と、ゲートトレンチと離間した位置にドリフト層に達するショットキートレンチを形成する工程と、ゲートトレンチとショットキートレンチとの内壁に酸化珪素膜を形成する工程と、ゲートトレンチとショットキートレンチの内の酸化珪素膜の内側に多結晶シリコン膜を形成する工程と、多結晶シリコン膜をエッチバックすることによりゲートトレンチとショットキートレンチとの外の多結晶シリコン膜を除去し、ゲートトレンチ内にゲート電極を形成する工程と、ゲートトレンチ内のゲート電極上に層間絶縁膜を形成する工程と、層間絶縁膜に孔を開口した後にショットキートレンチ内の多結晶シリコン膜をウェットエッチング法により除去する工程と、ショットキートレンチ内の多結晶シリコン膜を除去する工程の後に、ソース領域上にオーミック電極を形成する工程と、オーミック電極を形成する工程の後に、ショットキートレンチ内の酸化珪素膜およびオーミック電極のゲート電極側の酸化珪素膜を除去する工程と、ショットキートレンチ内の酸化珪素膜およびオーミック電極のゲート電極側の酸化珪素膜を除去する工程の後に、前記ショットキートレンチ内にドリフト層とショットキー接続するソース電極を形成する工程とを備えたものである。
本開示にかかる炭化珪素半導体装置の製造方法によれば、欠陥が少ない、または、信頼性の高い炭化珪素半導体装置を製造できる。
実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の平面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を採用しない場合の製造方法を説明する断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法で製造した炭化珪素半導体装置の平面図である。 実施の形態１に係る炭化珪素半導体装置の断面図である。 実施の形態２に係る炭化珪素半導体装置の断面図である。 実施の形態２に係る炭化珪素半導体装置の断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の製造方法を説明する断面図である。 実施の形態２に係る炭化珪素半導体装置の断面図である。 実施の形態３に係る電力変換装置の製造方法で製造される電力変換装置の構成を示す模式図である。
以下、添付の図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
実施の形態１．
まず、本開示の実施の形態１にかかる製造方法で製造される炭化珪素半導体装置の構造を説明する。
図１は、実施の形態１にかかる製造方法で製造される炭化珪素半導体装置であるショットキーバリアダイオード内蔵トレンチ型炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴ）の活性領域の一部分の断面図である。また、図２は、図１に示すＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの平面図であり、トレンチが形成されている、ある深さにおける平面図である。
図１において、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の表層部にはｐ型の炭化珪素で構成されるウェル領域３０が設けられている。ウェル領域３０の上層部には、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。また、ソース領域４０の隣のウェル領域３０の表層部には、低抵抗ｐ型の炭化珪素で構成されるコンタクト領域３５が形成されている。ここで、イオン注入の有無によらず、炭化珪素で構成される領域（ドリフト層２０として形成された領域）を炭化珪素層と呼ぶ。
ウェル領域３０のソース領域４０が形成されている箇所には、ソース領域４０とウェル領域３０を貫通してドリフト層２０に達するゲートトレンチが形成されている。また、ウェル領域３０のソース領域４０が形成されていないゲートトレンチと離間した位置には、ウェル領域３０を貫通してドリフト層２０に達するショットキートレンチが形成されている。
ゲートトレンチの内部には、ゲート絶縁膜５０を介して低抵抗の多結晶シリコンからなるゲート電極６０が形成されている。ゲートトレンチの底のドリフト層２０にはｐ型の第１保護領域３１が形成されている。ショットキートレンチの底のドリフト層２０にはｐ型の第２保護領域３２が形成されている。
ゲートトレンチのゲート電極６０とゲート絶縁膜５０との上、および、ショットキートレンチの開口部の近傍には、層間絶縁膜５５が形成されている。また、ソース領域４０とコンタクト領域３５との上には金属シリサイドからなるオーミック電極７０が形成されている。ショットキートレンチの内部、オーミック電極７０上、および、層間絶縁膜５５上には、ソース電極８０が形成されており、ショットキートレンチ内部のソース電極８０とドリフト層２０とはショットキー接合している。半導体基板１０のドリフト層２０が形成されていないドリフト層２０と反対側の面には、裏面オーミック電極７１とその外側にドレイン電極８５が形成されている。
ソース電極８０がショットキートレンチでドリフト層２０と接する位置では、ソース電極８０は、Ｔｉ、Ｍｏ、Ｗ、Ｎｉのいずれかの材料で構成されている。
図２の平面図を示すように、ゲート電極６０が内部に形成されたゲートトレンチと、ソース電極８０が内部に形成されたショットキートレンチとは、ある方向に直線状に形成され、交互に配置されている。ゲートトレンチとショットキートレンチとの間隔は一定である。ここで、ゲートトレンチには、ゲートトレンチの延伸方向と直交する方向にゲートトレンチからドリフト層２０に向けてｐ型の第１接続領域３３が形成されており、ショットキートレンチには、ショットキートレンチの延伸方向と直交する方向にショットキートレンチからドリフト層２０に向けてｐ型の第２接続領域３４が形成されている。
図３は、第１接続領域３３と第２接続領域３４とが形成された位置における本実施の形態１にかかる製造方法で製造されるＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの断面図である。図３に示すように、第１接続領域３３は、第１保護領域３１とウェル領域３０とを接続している。また、第２接続領域３４は、第２保護領域３２とウェル領域３０とを接続している。第１接続領域３３と第２接続領域３４とは、ゲートトレンチおよびショットキートレンチの延伸方向に沿って所定の間隔を空けて複数形成されている。
ここから、本開示の実施の形態１にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法について、図１に示した断面に対応する図４～図１６の断面図を用いて説明する。
まず、第１主面の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上に、化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、１×１０１５ｃｍ－３以上、１×１０１７ｃｍ－３以下の不純物濃度でｎ型、５μｍ以上、５０μｍ以下の厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。
つづいて、ドリフト層２０の表面にｐ型の不純物であるＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５μｍ以上、３μｍ以下程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１７ｃｍ－３以上、１×１０１９ｃｍ－３以下の範囲でありドリフト層２０の不純物濃度より高くする。本工程によりＡｌイオン注入された領域がウェル領域３０となり、図４にその断面図を示す構造が得られる。
次に、ドリフト層２０の表面のウェル領域３０の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さはウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０１８ｃｍ－３以上、１×１０２１ｃｍ－３以下の範囲であり、ウェル領域３０のｐ型の不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。その後、注入マスクを除去する。
また、同様の方法により、ソース領域４０に隣接したウェル領域３０の所定の領域にウェル領域３０の不純物濃度より高い１×１０１９ｃｍ－３以上、１×１０２１ｃｍ－３以下の範囲の不純物濃度になるようにＡｌをイオン注入することにより、コンタクト領域３５を形成する。この工程までにより、図５に示す断面図の構造が得られる。
次に、ソース領域４０が形成された領域の一部を開口するレジストマスクを形成し、ソース領域４０、ウェル領域３０を貫通してドリフト層２０まで達するゲートトレンチをドライエッチング法により形成する。同様に、ソース領域４０が形成されていない領域の一部を開口するレジストマスクを形成し、ウェル領域３０を貫通してドリフト層２０まで達するショットキートレンチをドライエッチング法により形成する。
ゲートトレンチとショットキートレンチの形成は、同じドライエッチ工程で同じ深さで形成してもよい。この工程までにより、図６に示す断面図の構造が得られる。
つづいて、図７にその断面模式図を示すように、ゲートトレンチとショットキートレンチとの底部のドリフト層２０に、ｐ型不純物をイオン注入し、それぞれ第１保護領域３１、第２保護領域３２を形成する。イオン注入後にレジストマスクを除去する。また、第１接続領域３３と第２接続領域３４とを形成する箇所を開口したレジストマスクを形成し、ｐ型不純物を斜めイオン注入することにより第１接続領域３３と第２接続領域３４とを形成する。イオン注入後にレジストマスクを除去する。
次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００から１９００℃の温度で、３０秒から１時間のアニールを行なう。このアニールにより、イオン注入されたＮ及びＡｌを電気的に活性化させる。
つづいて、ゲートトレンチとショットキートレンチとの内部を含む炭化珪素層表面を熱酸化して厚さが１０ｎｍ以上、３００ｎｍ以下の酸化珪素膜５１を形成する。酸化珪素膜５１は、ゲートトレンチとショットキートレンチとの内壁に接して形成される。酸化珪素膜５１はＣＶＤ法で形成してもよい。この工程までにより、図８に示す断面図の構造が得られる。
次に、酸化珪素膜５１の上に、厚さが３００ｎｍ以上、２０００ｎｍ以下の導電性を有する多結晶シリコン膜６１を減圧ＣＶＤ法により形成することによって、図９に示す断面図のものが形成される。つづいて、これをエッチバックすることにより、ゲートトレンチとショットキートレンチとの内部だけに多結晶シリコン膜６１を残し、図１０に示す断面図の構造になる。ゲートトレンチ内の多結晶シリコン膜６１は、ゲート電極６０になる。
つづいて、図１１にその断面模式図を示すように、厚さが５００ｎｍ以上、３０００ｎｍ以下の酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。
次に、ソース領域４０とコンタクト領域３５が形成されている領域上およびショットキートレンチ上を開口させるように層間絶縁膜５５および酸化珪素膜５１をパターニングして、図１２に示す断面構造を形成する。
つづいて、図１３にその断面図を示すように、ショットキートレンチ内の多結晶シリコン膜６１をアルカリ現像液などのアルカリ性のエッチング液によりウェットエッチング法により除去する。
次に、Ｎｉなどの金属を堆積しアニールする等の工程により、図１４にその断面図を示すように、ソース領域４０とコンタクト領域３５上にシリサイドからなるオーミック電極７０を形成する。
つづいて、図１５に断面図を示すように、フッ酸等を用いたウェットエッチング法により、ショットキートレンチ内の酸化珪素膜５１、および、層間絶縁膜５５の一部（表面）を除去する。このとき同時に、オーミック電極７０の表面の自然酸化膜も除去できる。ゲートトレンチ内に残った酸化珪素膜５１がゲート絶縁膜５０になる。
つづいて、次に、ショットキートレンチの内部とゲートトレンチのオーミック電極７０上とにドリフト層２０とショットキー接合するソース電極８０を形成し、裏面側に裏面オーミック電極７１およびドレイン電極８５を形成することによって、図２にその断面図を示すＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造することができる。
従来の方法の一つのように、ショットキートレンチ内を層間絶縁膜５５で充填した状態でオーミック電極７０につながるコンタクトホールを層間絶縁膜５５に形成するときには、ショットキートレンチ上をレジストマスクで覆ったままコンタクトホールを形成し、その後に別のレジストマスクを形成してショットキートレンチ内の層間絶縁膜５５を除去する必要があった。しかしながら、本実施の形態の製造方法でＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造することにより、レジストマスクの形成回数を減らしてＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造することができ、製造コストを削減できる。
本実施の形態の製造方法でＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造すると、ショットキートレンチの内部の酸化珪素膜５１をウェットエッチするときに、酸化珪素膜５１、および、層間絶縁膜５５の一部（表面）をウェットエッチするので、図１６にその断面図を示すように、オーミック電極７０の周囲のゲートトレンチ側にソース電極８０とソース領域４０またはコンタクト領域３５とが直接接触している箇所ができる。
本実施の形態の炭化珪素半導体装置の製造方法によれば、ショットキートレンチ内にシリサイドやゲート絶縁膜が残存することを防止でき、また、工程途中に汚染原因となる異物の発生を防止できるため、欠陥が少ない炭化珪素半導体装置を製造できる。
実施の形態２．
まず、本開示の実施の形態２にかかる製造方法で製造される炭化珪素半導体装置の構成を説明する。
図１７は、実施の形態２にかかる製造方法で製造される炭化珪素半導体装置であるショットキーバリアダイオード内蔵炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴ）の活性領域の単位セルの断面模式図である。また、図１８は、同ＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴ）の第１接続領域３３と第２接続領域３４とが形成された位置における断面図である。トレンチが形成されている深さの平面図は、実施の形態１の図２と同じである。
実施の形態１では、ゲートトレンチのＭＯＳＦＥＴのオーミック電極７０は、ショットキートレンチの上部の層間絶縁膜５５の孔と断面図上で離れた位置に形成された孔の中に形成されていたが、本実施の形態の炭化珪素半導体装置の製造方法では、ゲートトレンチのＭＯＳＦＥＴのオーミック電極７０とショットキートレンチ内部のソース電極８０が層間絶縁膜５５の同じ孔の中に形成される、すなわち、隣接するオーミック電極７０とショットキートレンチとの間に層間絶縁膜５５は設けない。その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図１７において、半導体基板１０の表面上に、ドリフト層２０が形成されている。ドリフト層２０の表層部にはウェル領域３０が設けられ、ウェル領域３０の上層部には、ソース領域４０とコンタクト領域３５とが形成されている。ウェル領域３０のソース領域４０が形成されている箇所には、ソース領域４０とウェル領域３０を貫通してドリフト層２０に達するゲートトレンチが形成されている。また、ウェル領域３０のソース領域４０が形成されていない箇所には、ウェル領域３０を貫通してドリフト層２０に達するショットキートレンチが形成されている。
ゲートトレンチの内部には、ゲート絶縁膜５０が形成されており、その内側にはゲート電極６０が形成されている。ゲートトレンチの底のドリフト層２０にはｐ型の第１保護領域３１が形成されている。ショットキートレンチの底のドリフト層２０にはｐ型の第２保護領域３２が形成されている。
ゲートトレンチのゲート電極６０とゲート絶縁膜５０との上には、層間絶縁膜５５が形成されている。また、ソース領域４０、コンタクト領域３５とショットキートレンチ近傍のウェル領域３０上にはオーミック電極７０が形成されている。隣接するオーミック電極７０とショットキートレンチとの間に層間絶縁膜５５は形成されない。ショットキートレンチの内部、オーミック電極７０上、および、層間絶縁膜５５上には、ソース電極８０が形成されており、ショットキートレンチ内部のソース電極８０とドリフト層２０とはショットキー接合している。半導体基板１０のドリフト層２０が形成されていないドリフト層２０と反対側の面には、裏面オーミック電極７１とその外側にドレイン電極８５が形成されている。
また、第１保護領域３１と第２保護領域が形成された位置の断面図である図１８では、図１７の構成に加え、ゲートトレンチ側壁部のドリフト層２０に第１保護領域３１が、ショットキートレンチ側壁部のドリフト層２０に第２保護領域３２が、それぞれ形成されている。
ここから、本開示の実施の形態２にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法について、図１７に示した断面に対応する図１９～図２３の断面図を用いて説明する。
本実施の形態の炭化珪素半導体装置の製造方法において、実施の形態１の図４から図１１までの工程は、実施の形態１と同じである。図１１の構造を形成した後、図１９にその断面図を示すように、ゲートトレンチのゲート電極６０と酸化珪素膜５１との上を除いて層間絶縁膜５５と酸化珪素膜５１とをエッチングする。エッチングはプラズマエッチングで行なってもよいし、プラズマエッチングとウェットエッチングを組み合わせて行なってもよい。このとき、ショットキートレンチ内の多結晶シリコン膜６１は、基本的にはエッチングされず、ショットキートレンチ内のゲート絶縁膜５０と同じ材料の酸化珪素膜の上側の一部はエッチングされる。ショットキートレンチ内の下部では、酸化珪素膜５１が残存している。
つづいて、図２０にその断面図を示すように、ショットキートレンチ内の多結晶シリコン膜６１をウェットエッチング法により選択的にエッチングする。
次に、オーミック電極７０を構成する金属を堆積しアニールする等の工程により、図２１にその断面図を示すように、ソース領域４０上、コンタクト領域３５上、ショットキートレンチ近傍のウェル領域３０上、および、ショットキートレンチの上端部近傍のウェル領域３０側面にシリサイドからなるオーミック電極７０を形成する。
つづいて、図２２にその断面図を示すように、ショットキートレンチ内の酸化珪素膜５１をフッ酸などによりウェットエッチングする。
つづいて、層間絶縁膜５５上とショットキートレンチの内部とゲートトレンチのオーミック電極７０上とにドリフト層２０とショットキー接合するソース電極８０を形成し、裏面側に裏面オーミック電極７１およびドレイン電極８５を形成することによって、図１７にその断面図を示すＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造することができる。
ここで、ショットキートレンチの開口部の外から内部の一部にまでオーミック電極７０が形成されることがあり、図２３にその断面図を示すように、ショットキートレンチの内部の上部にもオーミック電極７０が形成されていることがある。
また、ショットキートレンチの内部の酸化珪素膜５１をウェットエッチするときに、酸化珪素膜５１、および、層間絶縁膜５５の一部（表面）をウェットエッチするので、図２２にその断面図を示すように、オーミック電極７０の周囲のゲートトレンチ側にソース電極８０とソース領域４０またはコンタクト領域３５とが直接接触している箇所ができる。
本実施の形態にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法によっても、ショットキートレンチ内にシリサイドやゲート絶縁膜が残存することを防止でき、また、工程途中に汚染原因となる異物の発生を防止できるため、欠陥が少ない炭化珪素半導体装置を製造できる。
また、本実施の形態の炭化珪素半導体装置によれば、ショットキートレンチ近傍に層間絶縁膜５５を形成する必要が無いので、層間絶縁膜５５を形成するためのスペースを取る必要が無く、トレンチ間の間隔をより小さくでき、より高電流密度の炭化珪素半導体装置を製造することができる。
なお、実施の形態１と２では、ウェル領域３０とソース領域４０とをイオン注入法で形成する方法について説明したが、ウェル領域３０とソース領域４０とは他の方法で形成してもよく、例えばエピタキシャル法で形成してもよい。また、ウェル領域３０を全面に形成した例を説明したが、ウェル領域３０は、ドリフト層２０の上層部の一部に形成されてもよい。そのとき、ショットキートレンチは、ウェル領域３０を貫通して設けるのではなく、ドリフト層２０に表面からそのまま設けてもよい。
また、実施の形態１と２では、トレンチの下部に第１保護領域３１と第２保護領域３２とを設けた例を説明したが、第１保護領域３１と第２保護領域３２とは場合によっては無くてもよい。このとき、第１接続領域３３と第２接続領域３４とも設けなくてもよい。
さらに、実施の形態１～２においては、ｐ型不純物としてアルミニウム（Ａｌ）を用いたが、ｐ型不純物がホウ素（Ｂ）またはガリウム（Ｇａ）であってもよい。ｎ型不純物は、窒素（Ｎ）で無く燐（Ｐ）であってもよい。実施の形態１～２で説明したＭＯＳＦＥＴにおいては、ゲート絶縁膜は、必ずしもＳｉＯ２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。
また、上記実施形態では、ドレイン電極８５が半導体基板１０の裏面に形成される、いわゆる縦型ＭＯＳＦＥＴの炭化珪素半導体装置にＳＢＤを内蔵させたものについて説明したが、ドレイン電極８５がドリフト層２０の表面に形成されるＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）型ＭＯＳＦＥＴ等のいわゆる横型ＭＯＳＦＥＴにＳＢＤを内蔵させたものにも用いることができる。さらに、炭化珪素半導体装置は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｉｔｏｒ）にＳＢＤを内蔵させたものであってもよい。また、スーパージャンクション構造を有するＭＯＳＦＥＴ、ＩＧＢＴにＳＢＤを内蔵させたものにも適用することができる。
実施の形態３．
本実施の形態は、上述した実施の形態１～２にかかる炭化珪素半導体装置の製造方法を電力変換装置の製造に適用したものである。本開示は特定の電力変換装置の製造方法に限定されるものではないが、以下、実施の形態３として、三相のインバータの製造方法に本開示を適用した場合について説明する。
図２４は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図２４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
駆動回路２０２は、ノーマリオフ型の各スイッチング素子を、ゲート電極の電圧とソース電極の電圧とを同電位にすることによってオフ制御している。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～３のいずれかにかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～２にかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
１０ 半導体基板、２０ ドリフト層、３０ ウェル領域、３１ 第１保護領域、３２ 第２保護領域、３３ 第１接続領域、３４ 第２接続領域、３５ コンタクト領域、４０ ソース領域、５０ ゲート絶縁膜、５１ 酸化珪素膜、５５ 層間絶縁膜、６０ ゲート電極、６１ 多結晶シリコン膜、７０ オーミック電極、７１ 裏面オーミック電極、８０ ソース電極、８５ ドレイン電極、９０ レジストマスク、１００ 電源、２００、電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷。

Claims (10)

  1. 炭化珪素半導体基板上に第１導電型のドリフト層を形成する工程と、
    前記ドリフト層上に第２導電型のウェル領域を形成する工程と、
    前記ウェル領域の上層部に第１導電型のソース領域を形成する工程と、
    前記ソース領域と前記ウェル領域とを貫通して前記ドリフト層に達するゲートトレンチを形成する工程と、
    前記ゲートトレンチと離間した位置に前記ドリフト層に達するショットキートレンチを形成する工程と、
    前記ゲートトレンチと前記ショットキートレンチとの内壁に接して酸化珪素膜を形成する工程と、
    前記ゲートトレンチと前記ショットキートレンチの内の前記酸化珪素膜の内側に多結晶シリコン膜を形成する工程と、
    前記多結晶シリコン膜をエッチバックすることにより前記ゲートトレンチと前記ショットキートレンチとの外の前記多結晶シリコン膜を除去し、前記ゲートトレンチ内にゲート電極を形成する工程と、
    前記ゲートトレンチ内の前記ゲート電極上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に孔を開口した後に前記ショットキートレンチ内の前記多結晶シリコン膜をウェットエッチング法により除去する工程と、
    前記ショットキートレンチ内の前記多結晶シリコン膜を除去する工程の後に、前記ソース領域上にオーミック電極を形成する工程と、
    前記オーミック電極を形成する工程の後に、前記ショットキートレンチ内の前記酸化珪素膜および前記オーミック電極の前記ゲート電極側の前記酸化珪素膜を除去する工程と、
    前記ショットキートレンチ内の前記酸化珪素膜および前記オーミック電極の前記ゲート電極側の前記酸化珪素膜を除去する工程の後に、前記ショットキートレンチ内に前記ドリフト層とショットキー接続するソース電極を形成する工程と
    を備えたことを特徴とする炭化珪素半導体装置の製造方法。
  2. 隣接する前記オーミック電極と前記ショットキートレンチとの間に前記層間絶縁膜を設けないことを特徴とする
    請求項１に記載の炭化珪素半導体装置の製造方法。
  3. さらに、前記ゲートトレンチと前記ショットキートレンチとの底の前記ドリフト層に第２導電型の保護領域を形成することを特徴とする
    請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記オーミック電極がシリサイドからなることを特徴とする
    請求項１から３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記層間絶縁膜に孔を開口した後に前記ショットキートレンチ内の前記多結晶シリコン膜をウェットエッチング法により除去する工程は、前記ゲート電極上に前記層間絶縁膜を形成した状態で行なうことを特徴とする
    請求項１から４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記ショットキートレンチ内の前記酸化珪素膜を除去する工程は、フッ酸を含むエッチング液によりウェットエッチングすることによって行なうことを特徴とする
    請求項１から５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記ショットキートレンチ内の前記多結晶シリコン膜をウェットエッチング法により除去する工程は、アルカリ性のエッチング液を用いてウェットエッチングすることによって行なうことを特徴とする
    請求項１から６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記オーミック電極は、前記層間絶縁膜に開口した孔の中に自己整合的に形成されることを特徴とする
    請求項１から７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  9. 炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された第１導電型のドリフト層と、
    前記ドリフト層上に形成された第２導電型のウェル領域と、
    前記第２導電型のウェル領域の上層部に形成された第１導電型のソース領域と、
    前記ソース領域と前記ウェル領域とを貫通して前記ドリフト層に達するように形成されたゲートトレンチと、
    前記ドリフト層に達するように形成されたショットキートレンチと、
    前記ゲートトレンチ内にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の上と前記ショットキートレンチの開口部近傍とに形成された層間絶縁膜と、
    前記ソース領域上の形成されたオーミック電極と、
    前記層間絶縁膜上、前記オーミック電極上、および、前記ショットキートレンチ内に形成され、前記オーミック電極の前記ゲートトレンチ側で前記ソース領域と直接接し、前記ドリフト層とショットキー接続するソース電極と
    を備えたことを特徴とする炭化珪素半導体装置。
  10. 請求項９に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記炭化珪素半導体装置のゲート電極の電圧をソース電極の電圧と同じにすることによってオフ動作させ、前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
JP2022553311A 2020-09-30 2020-09-30 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置 Active JP7370476B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037178 WO2022070317A1 (ja) 2020-09-30 2020-09-30 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022070317A1 JPWO2022070317A1 (ja) 2022-04-07
JPWO2022070317A5 JPWO2022070317A5 (ja) 2022-11-10
JP7370476B2 true JP7370476B2 (ja) 2023-10-27

Family

ID=80949913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022553311A Active JP7370476B2 (ja) 2020-09-30 2020-09-30 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US20230290874A1 (ja)
JP (1) JP7370476B2 (ja)
CN (1) CN116195070B (ja)
DE (1) DE112020007652T5 (ja)
WO (1) WO2022070317A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019007048T5 (de) * 2019-03-18 2021-12-30 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184327A (ja) 2006-01-04 2007-07-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2015079894A (ja) 2013-10-17 2015-04-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2018182235A (ja) 2017-04-20 2018-11-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
WO2020145109A1 (ja) 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707341B2 (en) * 2016-08-25 2020-07-07 Mitsubishi Electric Corporation Semiconductor device
CN106876485B (zh) * 2017-03-06 2020-11-10 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP7310144B2 (ja) * 2019-01-10 2023-07-19 富士電機株式会社 炭化珪素半導体装置
WO2021014570A1 (ja) * 2019-07-23 2021-01-28 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184327A (ja) 2006-01-04 2007-07-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2015079894A (ja) 2013-10-17 2015-04-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2018182235A (ja) 2017-04-20 2018-11-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
WO2020145109A1 (ja) 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置

Also Published As

Publication number Publication date
CN116195070B (zh) 2024-11-26
CN116195070A (zh) 2023-05-30
US20230290874A1 (en) 2023-09-14
WO2022070317A1 (ja) 2022-04-07
DE112020007652T5 (de) 2023-07-13
JPWO2022070317A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
US11158704B2 (en) Semiconductor device and power conversion device
US11984492B2 (en) Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device
JP2019195081A (ja) 半導体装置および電力変換装置
JP6735950B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN113646895B (zh) 半导体装置以及电力变换装置
JP6991370B2 (ja) 半導体装置及び電力変換装置
US20210273083A1 (en) Wide band gap semiconductor device and power conversion apparatus
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
CN111466032A (zh) 碳化硅半导体装置以及电力变换装置
JP6873273B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7275407B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
JP7529139B2 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
JP7573747B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
US20240250165A1 (en) Silicon carbide semiconductor device and power converter using silicon carbide semiconductor device
CN116325176B (zh) 碳化硅半导体装置以及电力变换装置
US20240274655A1 (en) Semiconductor device, electric power conversion device, and method for manufacturing semiconductor device
CN118825069A (zh) 半导体装置、电力转换装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231017

R150 Certificate of patent or registration of utility model

Ref document number: 7370476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150