JP7368693B2 - Inductor built-in board - Google Patents
Inductor built-in board Download PDFInfo
- Publication number
- JP7368693B2 JP7368693B2 JP2019081007A JP2019081007A JP7368693B2 JP 7368693 B2 JP7368693 B2 JP 7368693B2 JP 2019081007 A JP2019081007 A JP 2019081007A JP 2019081007 A JP2019081007 A JP 2019081007A JP 7368693 B2 JP7368693 B2 JP 7368693B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- conductor
- resin
- plated film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 125
- 229920005989 resin Polymers 0.000 claims description 104
- 239000011347 resin Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 38
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 36
- 239000000945 filler Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 description 25
- 239000011162 core material Substances 0.000 description 24
- 238000007772 electroless plating Methods 0.000 description 21
- 238000009713 electroplating Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001000 micrograph Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000696 magnetic material Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000005553 drilling Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000006249 magnetic particle Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- LIKBJVNGSGBSGK-UHFFFAOYSA-N iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Fe+3].[Fe+3] LIKBJVNGSGBSGK-UHFFFAOYSA-N 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、インダクタを内蔵するインダクタ内蔵基板に関する。 The present invention relates to an inductor-embedded substrate containing an inductor.
特許文献1は、配線基板に内蔵されるインダクタ部品の製造方法を開示している。特許文献1では、樹脂層内に磁性体を収容し、樹脂層内にスルーホール導体を設け、スルーホール導体と磁性体とが接触しないようにしている。 Patent Document 1 discloses a method for manufacturing an inductor component built into a wiring board. In Patent Document 1, a magnetic material is housed in a resin layer, a through-hole conductor is provided in the resin layer, and the through-hole conductor and the magnetic material are prevented from coming into contact with each other.
特許文献1では、樹脂層にスルーホール導体を配置するため、インダクタ部品の大きさに対して磁性体の割合が低くなり、インダクタンスを大きくすることが難しいと考えられる。一方、スルーホール導体と磁性体とを接触させた場合、スルーホール導体の信頼性が低下すると考えられる。 In Patent Document 1, since the through-hole conductor is arranged in the resin layer, the ratio of the magnetic material to the size of the inductor component is low, making it difficult to increase the inductance. On the other hand, when a through-hole conductor and a magnetic material are brought into contact, it is thought that the reliability of the through-hole conductor decreases.
本発明の目的は、スルーホール導体の信頼性の高いインダクタ内蔵基板を提供することである。 An object of the present invention is to provide an inductor-embedded substrate with highly reliable through-hole conductors.
本発明に係るインダクタ内蔵基板は、開口が形成されたコア基板と、前記開口内に充填され、第1貫通孔を有する磁性体樹脂と、前記第1貫通孔に形成された金属膜から成る第1スルーホール導体と、を有する。前記磁性体樹脂は60重量%以上の酸化鉄フィラーを含有し、前記第1貫通孔の表面に平均厚みが0.01μm以上、1μm以下の樹脂残渣層が形成され、さらに、前記コア基板に形成された第2貫通孔と、前記第2貫通孔に形成された金属膜から成る第2スルーホール導体を有し、前記第2貫通孔の表面に樹脂残渣層が形成され、前記第1貫通孔の前記樹脂残渣層の厚みは、前記第2貫通孔の前記樹脂残渣層の厚みよりも厚い。
The inductor-embedded substrate according to the present invention includes a core substrate in which an opening is formed, a magnetic resin filled in the opening and having a first through hole, and a first through hole made of a metal film formed in the first through hole. 1 through-hole conductor. The magnetic resin contains 60% by weight or more of iron oxide filler, and a resin residue layer having an average thickness of 0.01 μm or more and 1 μm or less is formed on the surface of the first through hole , and is further formed on the core substrate. a second through-hole conductor made of a metal film formed in the second through-hole, a resin residue layer is formed on the surface of the second through-hole, and a resin residue layer is formed on the surface of the second through-hole; The thickness of the resin residue layer is thicker than the thickness of the resin residue layer of the second through hole.
本発明のインダクタ内蔵基板は、磁性体樹脂の第1貫通孔に直接金属膜からなる第1スルーホール導体を形成するため、インダクタ部品の磁性体樹脂の体積を大きくし、インダクタンスを大きくすることができる。磁性体樹脂は60重量%以上の酸化鉄フィラーを含有するため、伝熱性が高く、インダクタ内蔵基板の放熱性が高まる。第1貫通孔の表面の樹脂残渣層は、平均厚みが0.01μm以上、1μm以下であるため、第1貫通孔の表面から露出する酸化鉄フィラーが第1スルーホール導体を形成する金属膜と接し、第1スルーホール導体の信頼性が高くなる。 In the inductor-embedded substrate of the present invention, since the first through-hole conductor made of a metal film is directly formed in the first through-hole of the magnetic resin, it is possible to increase the volume of the magnetic resin of the inductor component and increase the inductance. can. Since the magnetic resin contains 60% by weight or more of iron oxide filler, it has high heat conductivity and improves the heat dissipation of the inductor-embedded substrate. Since the resin residue layer on the surface of the first through hole has an average thickness of 0.01 μm or more and 1 μm or less, the iron oxide filler exposed from the surface of the first through hole is connected to the metal film forming the first through hole conductor. This increases the reliability of the first through-hole conductor.
図1(A)は、実施形態のインダクタを内蔵するインダクタ内蔵基板10の断面図を示す。インダクタ内蔵基板10は、第1面Fと第1面Fと反対側の第2面Sを有する絶縁性基材20と、絶縁性基材20の第1面F上の第1導体層(導体回路)58Fと、絶縁性基材20の第2面S上の第2導体層58Sと、第1導体層58Fと第2導体層58Sを接続しているスルーホール導体36とで形成されているコア基板30を有する。コア基板30は第1面Fと第1面Fと反対側の第2面Sを有する。コア基板30の第1面Fと絶縁性基材20の第1面Fは同じ面であり、コア基板30の第2面Sと絶縁性基材20の第2面Sは同じ面である。絶縁性基材20は、エポキシなどの樹脂と補強用のガラスクロス等の芯材14で形成されている。絶縁性基材20は、さらに、シリカ等の無機粒子を有しても良い。
FIG. 1A shows a cross-sectional view of an inductor-embedded
インダクタ内蔵基板10は、さらに、コア基板30の第1面F上に上側のビルドアップ層450Fを有する。上側のビルドアップ層450Fはコア基板30の第1面F上に形成されている絶縁層450Aと絶縁層450A上の導体層458Aと絶縁層450Aを貫通し第1導体層58Fと導体層458Aを接続しているビア導体460Aとを有する。上側のビルドアップ層450Fはさらに絶縁層450Aと導体層458A上の絶縁層450Cと絶縁層450C上の導体層458Cと絶縁層450Cを貫通し導体層458Aやビア導体460Aと導体層458Cとを接続するビア導体460Cを有する。
The inductor-embedded
インダクタ内蔵基板10は、さらに、コア基板30の第2面S上に下側のビルドアップ層450Sを有する。下側のビルドアップ層450Sはコア基板30の第2面S上に形成されている絶縁層450Bと絶縁層450B上の導体層458Bと絶縁層450Bを貫通し第2導体層58Sと導体層458Bを接続しているビア導体460Bとを有する。下側のビルドアップ層450Sはさらに絶縁層450Bと導体層458B上の絶縁層450Dと絶縁層450D上の導体層458Dと絶縁層450Dを貫通し導体層458Bやビア導体460Bと導体層458Dとを接続するビア導体460Dを有する。
The inductor-embedded
実施形態のインダクタ内蔵基板は、さらに、上側のビルドアップ層450F上に開口471Fを有するソルダーレジスト層470Fと下側のビルドアップ層450S上に開口471Sを有するソルダーレジスト層470Sを有する。
The inductor built-in substrate of the embodiment further includes a
ソルダーレジスト層470F、470Sの開口471F、471Sにより露出している導体層458C、458Dやビア導体460C、460Dの上面はパッドとして機能する。パッド上に、Ni/AuやNi/Pd/Au、Pd/Au、OSPから成る保護膜472が形成されている。その保護膜上に半田バンプ476F、476Sが形成されている。上側のビルドアップ層450F上に形成されている半田バンプ476Fを介して図示しないICチップがインダクタ内蔵基板10に搭載される。下側のビルドアップ層450S上に形成されている半田バンプ476Sを介してインダクタ内蔵基板10はマザーボードに搭載される。
The upper surfaces of
図1(C)は図1(A)中のコア基板30の一部を拡大して示す。コア基板30では、第1導体層58Fと第2導体層58Sとを接続するスルーホール導体36は、コア基板30を貫通する第2貫通孔20aに形成された第2スルーホール導体36Aと、コア基板30の開口20b内に充填された磁性体樹脂18の第1貫通孔18bに形成された第1スルーホール導体36Bとから成る。第2貫通孔20aの直径daと第1貫通孔18bの直径dbとはほぼ等しい。第2スルーホール導体36A、第1スルーホール導体36B内には樹脂充填剤16が充填され、スルーホールランド58FRは蓋めっきから成る。スルーホールランド58FRは、第2スルーホール導体36Aに形成された第2スルーホールランド58FRAと第1スルーホール導体36Bに形成された第1スルーホールランド58FRBとから成る。
FIG. 1(C) shows an enlarged portion of the
図1(B)は、第2スルーホール導体36Aに形成された第2スルーホールランド58FRAと第1スルーホール導体36Bに形成された第1スルーホールランド58FRBとの平面図である。第2スルーホールランド58FRAは、第2スルーホール導体36Aと同心円状に形成され、第1スルーホールランド58FRBは、第1スルーホール導体36Bと同心円状に形成されている。第2スルーホールランド58FRAの直径Daと第1スルーホールランド58FRBの直径Dbとはほぼ等しい。第2スルーホールランド58FRAと第1スルーホールランド58FRBとは第1導体層(回路パターン)58Fにより接続されている。第1スルーホールランド58FRBの直径Dbは、磁性体樹脂18の充填された開口20bの直径DBよりも小径に形成されている。即ち、第1スルーホールランド58FRBは、磁性体樹脂18上から絶縁性基材20まで広がることが無い。
FIG. 1(B) is a plan view of a second through-hole land 58FRA formed on the second through-
磁性体樹脂18は、酸化鉄フィラー(磁性粒子)とエポキシ等の樹脂を含む。磁性粒子として、酸化鉄(III)等の酸化鉄フィラーが挙げられる。磁性体樹脂中の酸化鉄フィラーの含有量は60重量%~90重量%であることが好ましい。酸化鉄フィラーの粒子径は均一で無い方が、重量%を高め、透磁率及び伝熱性を高くできるため望ましい。
The
図1(C)に示されるように、コア基板30を貫通する第2貫通孔20aに形成された第2スルーホール導体36Aは、第2貫通孔20aに接触する。第2スルーホール導体36Aは、第2貫通孔20a上の第2無電解めっき膜32と、該第2無電解めっき膜32上の第2電解めっき膜34とから成る。磁性体樹脂18を貫通する第1貫通孔18bに形成された第1スルーホール導体36Bは、第1貫通孔18bに接触する。第1スルーホール導体36Bは、第1貫通孔18b上の第2無電解めっき膜32と、該第2無電解めっき膜32上の第2電解めっき膜34とから成る。第2スルーホール導体36Aを構成する第2無電解めっき膜32と第2電解めっき膜34との厚みtaは、第1スルーホール導体36Bを構成する第2無電解めっき膜32と第2電解めっき膜34との厚みtbよりも厚い。伝熱性の低い絶縁性基材20の第2貫通孔20aに形成された第2スルーホール導体36Aの厚みtaは、熱伝導性の高い磁性体樹脂18の第1貫通孔18bに形成された第1スルーホール導体36Bの厚みtbよりも厚くされることで、第2スルーホール導体36Aと第1スルーホール導体36Bとの放熱バランスが調整されている。
As shown in FIG. 1C, the second through-
図5は、実施形態の第1スルーホール導体36Bの断面顕微鏡写真である。
中央のI字状の部分が第1スルーホール導体36B(第2無電解めっき膜32、第2電解めっき膜34)である。I字状の第1スルーホール導体36Bの左側が、磁性体樹脂18である。磁性体樹脂18に設けられた第1貫通孔18b上に第1スルーホール導体36Bが形成されている。I字状の第1スルーホール導体36Bの右側が樹脂充填剤16である。磁性体樹脂18中の丸い粒子は酸化鉄フィラー17である。樹脂充填剤16中の丸い粒子は無機フィラー21である。磁性体樹脂18の左側が絶縁性基材20で、磁性体樹脂18と絶縁性基材20との境が開口20bである。
FIG. 5 is a cross-sectional micrograph of the first through-
The central I-shaped portion is the first through-
図6は、図5中の矢印Aで指示した第1スルーホール導体36Bの中央部分の倍率を上げた断面顕微鏡写真である。第1スルーホール導体36Bと磁性体樹脂18との界面に存在する黒い部分が樹脂残渣層19である。樹脂残渣層19は、磁性体樹脂18に第1貫通孔18bをドリルで形成する際に、磁性体樹脂から分離した樹脂成分が、再度、磁性体樹脂側に付着した樹脂残渣である。一旦、分離して再付着しているため、磁性体樹脂から剥がれ易い。実施形態の第1スルーホール導体36Bでは、第1貫通孔18bの表面の樹脂残渣層19は、平均厚みが0.01μm以上、1μm以下である。樹脂残渣層19は、平均厚みが1μm以下であるため、樹脂残渣層19の切れ目が存在する。樹脂残渣層19の切れ目において第1貫通孔18bの表面から露出する酸化鉄フィラー17が第1スルーホール導体36Bを形成する金属膜と接し、第1スルーホール導体の信頼性が高くなる。なお、樹脂リッチ層の平均厚みが1μmを超えると、樹脂リッチ層がほぼ切れ目無く第1貫通孔の全面を覆うことになる。第1スルーホール導体の信頼性が低くなる。
FIG. 6 is a cross-sectional micrograph with increased magnification of the central portion of the first through-
図7は、参考例の第1スルーホール導体36Bの断面顕微鏡写真である。
中央のI字状の部分が第1スルーホール導体36Bである。I字状の第1スルーホール導体36Bの右側が、磁性体樹脂18である。磁性体樹脂18に設けられた第1貫通孔18b上に第1スルーホール導体36Bが形成されている。I字状の第1スルーホール導体36Bの左側が樹脂充填剤16である。磁性体樹脂18中の丸い粒子は酸化鉄フィラー17である。樹脂充填剤16中の丸い粒子は無機フィラー21である。磁性体樹脂18の右側が絶縁性基材20で、磁性体樹脂18と絶縁性基材20との境が開口20bである。
FIG. 7 is a cross-sectional micrograph of the first through-
The central I-shaped portion is the first through-
図8は、図7中の矢印Bで指示した第1スルーホール導体36Bの中央部分の倍率を上げた断面顕微鏡写真である。第1スルーホール導体36Bと磁性体樹脂18との界面に存在する黒い部分が樹脂残渣層19である。参考例の第1スルーホール導体36Bでは、第1貫通孔18bの表面の樹脂残渣層19は、平均厚みが1μm以上である。樹脂残渣層19は、平均厚みが1μm以上であるため、第1貫通孔18bの表面から露出する酸化鉄フィラー17と第1スルーホール導体36Bを形成する金属膜との間に切れ目無く樹脂残渣層19が介在する。参考例では、第1貫通孔18bから露出する酸化鉄フィラー17から樹脂残渣層19と共に第1スルーホール導体36Bを形成する金属膜が剥がれ易く、第1スルーホール導体の信頼性が低い。
FIG. 8 is a cross-sectional micrograph with increased magnification of the central portion of the first through-
図1(C)に示されるように、第2スルーホールランド58FRA及び絶縁性基材20上の第1導体層58Fは、最下層の銅箔22と、該銅箔22上の第1無電解めっき膜24mと、第1無電解めっき膜24m上の第1電解めっき膜24dと、第1電解めっき膜24d上の第2無電解めっき膜32と、第2無電解めっき膜32上の第2電解めっき膜34と、該第2電解めっき膜34上の第3無電解めっき膜35と、該第3無電解めっき膜35上の第3電解めっき膜37とから成る。第1スルーホールランド58FRB及び磁性体樹脂18上の第1導体層58Fは、最下層の第1無電解めっき膜24mと、第1無電解めっき膜24m上の第1電解めっき膜24dと、第1電解めっき膜24d上の第2無電解めっき膜32と、第2無電解めっき膜32上の第2電解めっき膜34と、該第2電解めっき膜34上の第3無電解めっき膜35と、該第3無電解めっき膜35上の第3電解めっき膜37とから成る。第1無電解めっき膜24mと第1電解めっき膜24dとはシールド層24を構成する。第2スルーホールランド58FRA及び絶縁性基材20上の第1導体層58Fの厚みtAは、第1スルーホールランド58FRB及び磁性体樹脂18上の第1導体層58Fの厚みtBよりも、銅箔22の厚み分厚い。伝熱性の低い絶縁性基材20上に形成された第2スルーホールランド58FRAの厚みtAは、熱伝導性の高い磁性体樹脂18上に形成された第1スルーホールランド58FRBの厚みtBよりも熱伝導率の高い銅箔22分厚くされることで、第2スルーホール導体36Aと第1スルーホール導体36Bとの放熱バランスが調整されている。
As shown in FIG. 1(C), the second through-hole land 58FRA and the
実施形態のコア基板30は、図1(A)中に示される磁性体樹脂18に形成された第1スルーホール導体36Bを介して接続される第1導体層58F(接続パターン58FL)、第2導体層58S(接続パターン58SL)とは、ヘリカル状(コア基板の表裏面に対して平行方向の軸線上に沿って螺旋状)に配置され、第1スルーホール導体36Bと共にインダクタ59を形成する。
The
実施形態のインダクタ内蔵基板10は、コア基板30の表面に第1導体層58Fと第2導体層58Sとが形成され、第1導体層58Fと第2導体層58Sとを接続する第1スルーホール導体36Bは、磁性体樹脂18を貫通する第1貫通孔18bに直接形成されている。このため、インダクタ内蔵基板10中の磁性体の割合が大きくなり、インダクタンスを大きくすることができる。
In the inductor-embedded
[実施形態のインダクタ内蔵基板の製造方法]
図2~図4に実施形態のインダクタ内蔵基板の製造方法が示される。
絶縁性基材20の両面に銅箔22の積層された銅張り積層板から成る基板20zが準備される(図2(A))。絶縁性基材20に磁性体樹脂充填用の開口20bが形成される(図2(B))。開口20b内に60重量%~90重量%の酸化鉄フィラー(磁性粒子)とエポキシ樹脂からなる樹脂ペーストが真空印刷される。樹脂ペーストが、樹脂ペーストの粘度が常温の2倍以下となる温度で仮硬化(半硬化)され仮硬化磁性体樹脂18βが形成される(図2(C))。
[Method for manufacturing the inductor built-in board of the embodiment]
2 to 4 show a method of manufacturing an inductor-embedded substrate according to an embodiment.
A
絶縁性基材20の表面、開口20bから露出する仮硬化磁性体樹脂18βの表面に無電解めっき処理で第1無電解めっき膜24mと、電解めっき処理で第1電解めっき膜24dが形成される(図2(D))。第1無電解めっき膜24mと第1電解めっき膜24dとはシールド層24を構成する。
A first electroless plated
絶縁性基材20にドリル加工で第2貫通孔20aが形成される(図2(E))。この後、薬液により第2貫通孔20aがデスミア処理され、第2貫通孔20aの側壁に付着した樹脂残渣から成る樹脂リッチ層が除去される。樹脂リッチ層の平均厚みが0.5μm以下にされる。デスミア処理の際に、第1無電解めっき膜24mと第1電解めっき膜24dとから成るシールド層24で覆われた仮硬化磁性体樹脂18βは、薬液の影響を受けない。仮硬化磁性体樹脂18βの表面の酸化鉄フィラーは、デスミア処理の影響を受けない。
A second through
仮硬化磁性体樹脂18βにドリル加工で第1貫通孔18bが形成される。ドリル加工には、絶縁性基材20に第2貫通孔20aを形成した同じドリルが用いられる。ドリル回転数を下げることで、第1貫通孔18bの表面に付着する樹脂リッチ層(樹脂残渣)の平均厚みが薄くされる。この実施形態では、60重量%~90重量%の酸化鉄フィラーを含むため、本硬化後の孔開けは容易ではないが、本硬化前に形成するため、貫通孔を容易に形成することができる。仮硬化状態の仮硬化磁性基材の磁性材層を加熱して含まれる樹脂を架橋させ、本硬化状態にして磁性体樹脂18が形成される(図3(A))。ここでは、150゜C~190゜Cで1時間加熱する。高圧水洗により、孔開け時の加工スミアが取り除かれる(図3(B))。通常、デスミアはアルカリ性薬剤で行われるが、アルカリ性薬剤は樹脂を膨潤・剥離する過程で磁性体樹脂18に含まれる酸化鉄フィラーを脱落させる恐れがあるため、ここでは高圧水洗が行われる。更に、O2プラズマを用いるドライデスミアで、図6に示されたように第1貫通孔18bの表面の樹脂残渣層19は、平均厚み1μm以下にされる。ここで、ドライデスミアを用いても、樹脂残渣層19の平均厚みを0.01μm未満にすることはできない。第1貫通孔18bの表面の樹脂残渣層19の平均厚みは、薬液処理で樹脂リッチ層が除去される第2貫通孔20aの表面の樹脂リッチ層の平均厚みよりも厚い。絶縁性基材20、磁性体樹脂18の表面の第1電解めっき膜24d上、第2貫通孔20a、第1貫通孔18bの表面に、無電解めっき処理で第2無電解めっき膜32と、電解めっき処理で第2電解めっき膜34が形成される。第2無電解めっき膜32と第2電解めっき膜34とで、第2貫通孔20aに第2スルーホール導体36Aが、第1貫通孔18bに第1スルーホール導体36Bが形成される(図3(C))。
A first through
第2貫通孔20aに形成された第2スルーホール導体36A内、第1貫通孔18bに形成された第1スルーホール導体36B内に樹脂充填剤16が充填され、絶縁性基材20の表面が研磨される(図3(D))。第2電解めっき膜34上、及び、樹脂充填剤16の露出面に無電解めっきにより第3無電解めっき膜35が形成され、第3無電解めっき膜35上に第3電解めっき膜37が形成される(図4(A))。第3電解めっき膜37上に所定パターンのエッチングレジスト54が形成される(図4(B))。
The
エッチングレジスト54から露出する第3電解めっき膜37、第3無電解めっき膜35、第2電解めっき膜34、第2無電解めっき膜32、第1電解めっき膜24d、第1無電解めっき膜24m、銅箔22が除去された後、エッチングレジストが除去され、第1導体層58F、第2導体層58Sが形成され、コア基板30が完成する(図4(C))。絶縁性基材20上の第1導体層58F、第2導体層58S、第2スルーホール導体36Aの第1面F側の第2スルーホールランド58FRA及び第2面S側の第2スルーホールランド58SRAは、最下層の銅箔22と、該銅箔22上の第1無電解めっき膜24mと、第1無電解めっき膜24m上の第1電解めっき膜24dと、第1電解めっき膜24d上の第2無電解めっき膜32と、第2無電解めっき膜32上の第2電解めっき膜34と、該第2電解めっき膜34上の第3無電解めっき膜35と、該第3無電解めっき膜35上の第3電解めっき膜37とから成る。磁性体樹脂18上の第1導体層58F、第2導体層58S、第1スルーホール導体36Bの第1面F側の第1スルーホールランド58FRB及び第2面S側の第1スルーホールランド58SRBは、第1無電解めっき膜24mと、第1無電解めっき膜24m上の第1電解めっき膜24dと、第1電解めっき膜24d上の第2無電解めっき膜32と、第2無電解めっき膜32上の第2電解めっき膜34と、該第2電解めっき膜34上の第3無電解めっき膜35と、該第3無電解めっき膜35上の第3電解めっき膜37とから成る。
The third electrolytic plated
コア基板30上に公知の製造方法により、上側のビルドアップ層450F、下側のビルドアップ層450S、ソルダーレジスト層470F、470S、半田バンプ476F、476Sが形成される(図1(A))。
An
実施形態のインダクタ内蔵基板の製造方法では、磁性体樹脂18の第1貫通孔18bに第2無電解めっき膜32、第2電解めっき膜34からなる第1スルーホール導体36Bを形成するため、インダクタ内蔵基板10の磁性体樹脂18の体積を大きくし、インダクタンスを大きくすることができる。磁性体樹脂18上に第1スルーホール導体36Bが直接設けられるが、樹脂リッチ層の平均厚みが1μm以下であるため、第1スルーホール導体の信頼性が低下しない。
In the method for manufacturing an inductor-embedded substrate according to the embodiment, in order to form the first through-
10 インダクタ内蔵基板
18 磁性体樹脂
18b 第1貫通孔
19 樹脂残渣層
20 コア基板
20a 第1貫通孔
20a 開口
22 銅箔
30 コア基板
36A 第2スルーホール導体
36B 第1スルーホール導体
10 Inductor built-in
Claims (2)
前記開口内に充填され、第1貫通孔を有する磁性体樹脂と、
前記第1貫通孔に形成された金属膜から成る第1スルーホール導体と、を有するインダクタ内蔵基板であって、
前記磁性体樹脂は60重量%以上の酸化鉄フィラーを含有し、
前記第1貫通孔の表面に平均厚みが0.01μm以上、1μm以下の樹脂残渣層が形成され、
さらに、前記コア基板に形成された第2貫通孔と、前記第2貫通孔に形成された金属膜から成る第2スルーホール導体を有し、
前記第2貫通孔の表面に樹脂残渣層が形成され、
前記第1貫通孔の前記樹脂残渣層の厚みは、前記第2貫通孔の前記樹脂残渣層の厚みよりも厚い。 a core substrate with an opening formed therein;
a magnetic resin filled in the opening and having a first through hole;
An inductor-embedded substrate having a first through-hole conductor made of a metal film formed in the first through-hole,
The magnetic resin contains 60% by weight or more of iron oxide filler,
A resin residue layer having an average thickness of 0.01 μm or more and 1 μm or less is formed on the surface of the first through hole,
further comprising a second through hole formed in the core substrate and a second through hole conductor made of a metal film formed in the second through hole;
A resin residue layer is formed on the surface of the second through hole,
The thickness of the resin residue layer in the first through hole is thicker than the thickness of the resin residue layer in the second through hole.
前記第1貫通孔の表面の前記樹脂残渣層の切れ目から露出する酸化鉄フィラーは、前記第1貫通孔に形成される金属膜と接している。 The inductor built-in substrate according to claim 1 ,
The iron oxide filler exposed through the cut in the resin residue layer on the surface of the first through hole is in contact with the metal film formed in the first through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019081007A JP7368693B2 (en) | 2019-04-22 | 2019-04-22 | Inductor built-in board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019081007A JP7368693B2 (en) | 2019-04-22 | 2019-04-22 | Inductor built-in board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020178096A JP2020178096A (en) | 2020-10-29 |
JP7368693B2 true JP7368693B2 (en) | 2023-10-25 |
Family
ID=72936218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019081007A Active JP7368693B2 (en) | 2019-04-22 | 2019-04-22 | Inductor built-in board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7368693B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129526A1 (en) | 2006-05-08 | 2007-11-15 | Ibiden Co., Ltd. | Inductor and electric power source using same |
WO2018194099A1 (en) | 2017-04-19 | 2018-10-25 | 味の素株式会社 | Resin composition |
-
2019
- 2019-04-22 JP JP2019081007A patent/JP7368693B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129526A1 (en) | 2006-05-08 | 2007-11-15 | Ibiden Co., Ltd. | Inductor and electric power source using same |
WO2018194099A1 (en) | 2017-04-19 | 2018-10-25 | 味の素株式会社 | Resin composition |
Also Published As
Publication number | Publication date |
---|---|
JP2020178096A (en) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019220504A (en) | Inductor built-in substrate and manufacturing method of the same | |
JP2021086856A (en) | Inductor built-in board and manufacturing method thereof | |
CN111834093B (en) | Inductor built-in substrate | |
JP2021097129A (en) | Inductor built-in substrate | |
JP5505433B2 (en) | Printed wiring board | |
US11856699B2 (en) | Inductor built-in substrate | |
US11521786B2 (en) | Inductor built-in substrate | |
JP2019129278A (en) | Manufacturing method of inductor component, the inductor component, and wiring board with built-in component | |
US11291118B2 (en) | Inductor built-in substrate | |
JP2020178097A (en) | Manufacturing method of inductor built-in substrate | |
JP4315580B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP7368693B2 (en) | Inductor built-in board | |
JP2005123547A (en) | Interposer and multilayer printed wiring board | |
US11322301B2 (en) | Method for manufacturing inductor built-in substrate | |
US11749444B2 (en) | Inductor built-in substrate | |
JP2021150435A (en) | Inductor built-in substrate | |
JP2020178095A (en) | Inductor built-in substrate and manufacturing method thereof | |
JP2021097130A (en) | Inductor built-in substrate and manufacturing method thereof | |
JPH10173296A (en) | Manufacturing method of printed wiring board | |
JP4437361B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP2022108350A (en) | Manufacturing method of inductor built-in substrate | |
JP2021097128A (en) | Inductor built-in substrate | |
JP2020150094A (en) | Printed wiring board and manufacturing method thereof | |
KR101156854B1 (en) | Substrate for a semiconductor package and manufacturing method thereof | |
JP2021150436A (en) | Inductor built-in substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230713 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7368693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |