JP7368148B2 - 電源回路及び無線通信装置 - Google Patents

Description

本発明の実施形態は、電源回路及び無線通信装置に関する。

低ノイズ高周波増幅器（LNA：Low Noise Amplifier）に流れる電流を設定するバイアス回路は、RF信号が入力されるトランジスタとゲートが共有接続されるトランジスタを設け、基準電流源との間でカレントミラーを構成している。しかしながら、LNAで使用するトランジスタは、良好な高周波特性を得るためにゲート長の短いトランジスタを使用する場合が多い。このため、カレントミラーを構成した場合、ペア性が悪く、電流のばらつきが大きくなると言う問題がある。

特開２００７－０１９６３１号公報

一実施形態は、電流のばらつきの小さい出力を可能とする、電源回路及びこの電源回路を備える無線通信装置に関する。

一実施形態によれば、電源回路は、第１回路と、第２回路と、第３回路と、第４回路と、第５回路と、を備える。第１回路は、駆動信号に基づいて、第１電流を出力する。第２回路は、前記第１電流に応じた第２電流を生成する。第３回路は、前記第１電流に応じた第１電圧に基づいて、フィードバック電圧を生成する。第４回路は、前記フィードバック電圧に基づいて、前記駆動信号を生成する。第５回路は、前記第１電流及び前記第２電流に基づいて、第２電圧を出力する。

一実施形態に係る電源回路の概略図。 一実施形態に係る電源回路の一例に係る回路図。 一実施形態に係る電源回路の接続例を示す回路図。 一実施形態に係る電源回路の実装例を示す図。 一実施形態に係る電源回路の一例に係る回路図。 一実施形態に係る電源回路の一例に係る回路図。

以下、図面を参照して実施形態について説明する。

図１は、本実施形態に係る電源回路１の概略図である。電源回路１は、第１回路１０と、第２回路１２と、第３回路１４と、第４回路１６と、第５回路１８と、を備える。この電源回路１は、例えば、LNAに対する、電源電圧Vlna（第１電圧）と、入力RF（Radio Frequency）信号に対するバイアス電圧Vbias（第２電圧）と、を出力する。電源回路１は、例えば、リニアレギュレータ、より具体的には、LDO（Low Dropout）電源である。

第１回路１０は、スイッチング素子を備え、駆動信号が入力されると、電源回路１の電源電圧Vddから第１電流I1を生成して出力する。電源回路１は、この第１電流I1と、後述する第３回路１４の抵抗値により電圧（例えば、接地面からの電位差）を形成し、この電圧をLNAの電源電圧Vlna（第１電圧）として出力する。

第２回路１２は、スイッチング素子を備え、駆動信号が入力されると、電源電圧Vddから第１電流I1と比例する第２電流I2を生成して出力する。

第３回路１４は、第１回路１０が出力する第１電流I1により電源電圧Vlnaを生成することが可能なインピーダンスを備える。この第３回路１４は、第１回路１０が出力した電流に対して、外部において負荷が接続され、負荷電流が流れた場合に、駆動信号を制御するために、第１電流I1と負荷電流Iloadとの差に基づいた電圧をフィードバックするフィードバック電圧Vfbを生成する。

第４回路１６は、フィードバック電圧Vfbと、基準電圧Vrefとに基づいて、第１回路１０及び第２回路１２の駆動信号を制御する。

基準電圧Vrefは、例えば、定常状態、すなわち、電源回路１が所定の電圧をVlnaとして出力している状態において、第１回路１０が所定の電流を出力するように設定される。この所定の電流は、第２回路１２に流れる電流が基準電流Irefとなるように定義される。例えば、第１回路１０の出力電流と、第２回路１２の出力電流との比が８０：１である場合には、第１回路１０から80×Irefの電流が流れるように設定される。

第５回路１８は、第１電流I1から負荷電流Iloadを引いた値により第３回路により生成される電圧と、第２電流I2から基準電流Irefを引いた値により生成される電圧と、に基づいて、バイアス電圧Vbias（第２電圧）を出力する。

図２は、一実施形態に係る電源回路１の実装の一例を示す図である。電源回路１は、第１回路として第１トランジスタP1を、第２回路として第２トランジスタP2を、第３回路として抵抗Rf、Rsを、第４回路として第１差動増幅器Amp1を、第５回路として第２増幅器Amp2を備える。

電源回路１は、入力端子inと、出力端子out1、out2を備える。入力端子inは、正側の電源電圧Vddが入力される端子である。図２においては、接地面が記載されているが、この入力端子inと対になる負側の電源電圧として、接地端子が備えられていてもよい。また、接地ではなく、Vddに対応する負の電圧が印加される入力端子を備えていてもよい。

出力端子out1は、外部へと出力する電源電圧Vlnaを出力する。外部の負荷としては、例えば、LNAが接続される。出力端子out2は、このLNAのRF信号の入力のバイアス電圧Vbiosを出力する。

第１トランジスタP1は、例えば、p型のMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）であり、ソースが入力端子inと接続され、ゲートが第１差動増幅器Amp1と接続され、ドレインが出力端子out1と接続される。この第１トランジスタP1は、ソースに電源電圧Vddが印加され、ゲートに駆動電圧Vgateが印加される。ゲートに印加される駆動電圧Vgateにより、ドレインから出力される第１電流I1が制御される。

第２トランジスタP2は、例えば、p型のMOSFETであり、ソースが入力端子inと接続され、ゲートが第１差動増幅器Amp1の出力と接続され、ドレインには定電流が流される。この第２トランジスタP2は、ソースに電源電圧Vddが印加され、ゲートに駆動電圧Vgateが印加される。ゲートに印加される駆動電圧Vgateにより、ドレインから出力される第２電流I2が制御される。

第２トランジスタP2は、例えば、第１トランジスタP1とゲートを共有接続し、カレントミラーを形成してもよい。この場合、第１トランジスタP1と第２トランジスタP2のドレイン電流の比は、任意に設定することが可能であり、使用用途、外部負荷等、種々の状況により設計することが可能である。

また、第２トランジスタP2のドレインは、基準電流源と接続され、基準電流Irefがドレインから流れる。このように、基準電流Irefがドレインと接続されることにより、第２トランジスタは、ゲートに印加された駆動電圧Vgateを増幅して出力する増幅器として動作する。

このように、第２トランジスタP2は、第１トランジスタP1に比例する電流を出力するカレントミラーとして、かつ、ゲートに印加された駆動電圧Vgateにゲインを掛けて出力する増幅器として動作する。すなわち、第２トランジスタP2は、第１トランジスタP1のドレイン側の電圧にゲインを掛けて出力する増幅器として動作する。

抵抗Rfは、一方の端子が第１トランジスタP1のドレインと接続され、他方の端子が抵抗Rsを介して接地される。抵抗Rf、Rsの合成抵抗に定常状態における第１トランジスタP1のドレインからの電流が流れることにより、外部負荷に出力する電源電圧Vlnaが生成される。これらの抵抗により、フィードバック電圧Vfbが、Vlan×Rs/(Rs+Rf)として出力される。

第１差動増幅器Amp1は、非反転入力が抵抗Rf、Rsの間のノード（上記の抵抗Rfの他方の端子）と接続あれ、反転入力に基準電圧Vrefが印加され、出力が第１トランジスタP1のゲート及び第２トランジスタP2のゲートと接続される。この第１差動増幅器Amp1は、フィードバック電圧Vfbを基準電圧Vrefと比較して、これらの電圧の差を増幅して駆動電圧Vgateとして出力する。

第２差動増幅器Amp2は、非反転入力が第２トランジスタP2のドレインと接続され、反転入力が第１トランジスタP1のドレインと接続され、出力が出力端子out2と接続される。この第２差動増幅器Amp2は、第２トランジスタP2のドレインと、第２トランジスタP1のドレインとの電位差を増幅して、出力端子out2を介してバイアス電圧Vbiasを出力する。

全体的な動作について、説明する。

負荷が接続されていない状態において、電源電圧Vddが入力端子inに接続されると、ゲートに－Vrefに比例する電圧が印加され、第１トランジスタP1と第２トランジスタP2がオンとなり、第１電流I1と第２電流I2がドレインから出力される。ここで、Vrefは、各トランジスタのしきい値電圧の絶対値よりも大きいとする。

第１トランジスタP1のドレイン電流である第１電流I1により、抵抗Rf、Rsに基づいて、第１トランジスタP1のドレインの電位が定義される。抵抗Rf、Rsにより、このドレインの電圧のRs/(Rs+Rf)倍の電圧がフィードバック電圧Vfbとして、第１差動増幅器Amp1の非反転入力に入力される。

第１差動増幅器Amp1は、フィードバック電圧Vfbと、基準電圧Vrefとの差を増幅した駆動電圧Vgateを、第１トランジスタP1及び第２トランジスタP2のゲートへと印加する。Vgateの値は、フィードバック電圧Vfbにより大きくなるため、第１トランジスタP1及び第２トランジスタP2のドレイン電流が減少する。

この動作は、第１トランジスタP1の電圧が、設定された外部への電源電圧Vlnaに収束するまで継続し、最終的に、第１トランジスタP1の出力する電圧が電源電圧Vlnaとなり、定常状態となる。また、定常状態においては、第１トランジスタP1のドレイン電位と、第２トランジスタP2のドレイン電位との差が増幅されて、第２差動増幅器Amp2の出力端子の電圧が、バイアス電圧Vbiasとなる。

定常状態において、所望の電源電圧Vlnaと、所望のバイアス電圧Vbiasが得られるように各回路素子を設定する。さらに、この定常状態において、第２トランジスタP2のドレイン電流が基準電流Irefとなるように、基準電圧Vref、基準電圧Irefを設定する。また、先に基準電圧Vref、基準電流Irefを設定しておき、定常状態において電源電圧Vddを入力すると、出力端子out1には電源電圧Vlnaが、出力端子out2には、バイアス電圧Vbiasが印加されている状態になるように各素子の値を決めてもよい。

次に、負荷、例えば、LNAが出力端子out1、out2に接続されている状態を考える。

図３は、電源回路１にLNA２を接続した例を示す図である。LNA２は、一例として単純なものを示したものであり、さらに複雑な構成であってもよい。例えば、nMOSFETを複数段カスケード接続にしたもの等であってもよく、いずれにせよ、本実施形態を限定するものではない。

電源回路１の出力端子out1は、LNA２の電源入力端子LNA_inと接続され、電源回路１の出力端子out2は、RF信号が電源回路１に伝達されないように抵抗を介してLNA２のバイアス入力としてバイアス端子LNA_biasと接続される。また、LNA２のRF信号入力端子RF_inには、入力信号であるVrfが入力される。入力信号Vrfは、Vbiasによりバイアスが加えられてトランジスタN1のゲートに印加される。トランジスタN1により入力信号Vrfにゲインが掛けられて出力端子RF_outから出力される。

電源回路１にRF信号が入力されていないLNA２が接続されると、出力端子out1から負荷電流Iloadが流れる。この負荷電流Iloadは、抵抗Rf、Rsにより生成される電圧を低下させる。このため、電源回路１の出力端子out1から出力される電圧の低下が発生する。

フィードバック電圧Vrefの低下により、第１差動増幅器Amp1の出力する電圧がより低くなり、第１トランジスタP1のドレイン電流が高くなる。同様に、第２トランジスタP2のゲートに印加される駆動電圧Vgateが下がるので、第２トランジスタP2のドレイン電流が増大する。

この結果、一時的に第１トランジスタP1のドレイン電圧が低くなると、第２トランジスタP2のドレイン電圧が高くなるので、第１トランジスタP1のドレイン電圧が定常状態へと復帰するまでの間、第２差動増幅器Amp2からは、定常状態よりも高い電圧が出力される。そして、前述した動作と同様に、時定数的に十分な時間が経過すると、定常状態へと至る。

このように、負荷電流Iloadが増大すると、バイアス電圧Vbiasが高くなり、トランジスタN1のドレイン電流を大きくする。

逆に、定常状態から負荷電流Iloadが少なくなると、第１トランジスタP1のドレイン電圧が高くなる。第１トランジスタP1のドレイン電圧が高くなると、フィードバック電圧Vrefもそれに伴い高くなり、第１トランジスタP1のゲート及び第２トランジスタP2のゲートに印加される駆動電圧Vgateが高くなる。駆動電圧Vgateが高くなるので、第１トランジスタP1のドレイン電流I1及び第２トランジスタP2のドレイン電流I2が少なくなる。

この結果、一時的に第１トランジスタP1のドレイン電圧が高くなると、第２トランジスタP2のドレイン電圧が低くなるので、第１トランジスタP1のドレイン電圧が定常状態へと復帰するまでの間、第２差動増幅器Amp2からは、定常状態よりも低い電圧が出力される。そして、前述した動作と同様に、時定数的に十分な時間が経過すると、定常状態へと至る。

このように、負荷電流Iloadが減少すると、バイアス電圧Vbiasが低くなり、トランジスタN1のドレイン電流を小さくする。なお、バイアス電圧Vbiasが低くなった場合においても、入力RF信号の最小値の絶対値を上回るようにバイアス電圧Vbiasが出力されるようにしておくことにより、RF信号の劣化を回避することが可能である。

上記に示すように、負荷電流Iloadが増大／減少すると、バイアス電圧Vbiasが高く／低く制御され、RF信号が入力されるLNA２内のトランジスタN1のドレイン電流を増大／減少させる。換言すると、電源回路１、特に、第１トランジスタP1がLNA２に流れる負荷電流Iloadをモニタし、それに応じた電流がトランジスタN1に流れるようにバイアス電圧Vbiasを制御する。

以上のように、本実施形態によれば、LNAに印加するバイアス電圧を、LNA自体に流れる負荷電流に基づいて制御することが可能となる。LNA自体に流れる負荷電流のモニタは、電源回路１の電源電圧を出力する第１トランジスタP1において実行される。しかしながら、第１トランジスタP1とLNAの増幅トランジスタN1は、ゲートを共有接続する訳ではないので、第１トランジスタP1のゲートを高周波に適した設計にする必要がなく、ゲート長を高周波信号の受信に用いるトランジスタに比べて長くすることが可能である。

このように、電源回路１に用いる出力に関するトランジスタは、例えば、ゲート長を短くする等、高周波信号向けに設計されている必要はないので、LNAのRF信号が入力されるトランジスタとの良好なペア性能を確保することができ、バイアス電圧を出力するトランジスタも安定して動作させることができる。このため、LNAの電流のばらつきが小さいバイアス電圧を出力することが可能となる。

また、本実施形態に係る電源装置１によれば、所定の電流を流す定電流源を確保することにより適切なバイアス電圧を出力することができる。このことより、バイアス電圧を出力する回路に対してトリミング、電流調整等の回路の設置面積を削減することが可能となり、より柔軟の回路設計を行うこともできる。

なお、図２、図３においては、基準電流源、基準電圧源は、電源回路１の外部に備えられているが、これらは電源装置１の内部に備えられていてもよい。また、図示を省略しているが、電源電圧Vddは、電源電圧が必要となる適切な箇所、例えば、第１差動増幅器Amp1に接続されてもよい。これらの図は、本実施形態の要点となる箇所を描いたものであり、この他に適切な回路素子、例えば、抵抗、キャパシタ、ダイオード等が別途備えられることを除外するものではない。

図４は、本実施形態に係る電源回路１の実装例を示す図である。電源回路１及びLNA２は、無線通信装置３に実装される。

無線通信装置３は、アンテナ３００、・・・、３０Ｎと、共振器３１０、・・・、３１Ｎ、と、入力側スイッチ３２０、・・・、３２Ｎと、電源回路３３０ａ、・・・、３３０ｘ、３３Ｎａ、・・・、３３Ｎｘと、LNA３４０ａ、・・・、３４０ｘ、３４Ｎａ、・・・、３４Ｎｘと、出力側スイッチ３５０と、を備える。図４は、無線通信装置３の受信側の機能を示したものであり、これ以外の機能を除外するものではない。

無線通信装置３は、複数のアンテナ３００、・・・、３０Ｎにより、複数の周波数帯の信号を受信する。信号は、例えば、RF信号である。

複数のアンテナ３００、・・・、３０Ｎは、例えば、それぞれのアンテナに対応する周波数帯の信号を受信する。これら複数のアンテナ３００、・・・、３０Ｎは、異なる周波数帯に含まれる同じ周波数の受信を除外するものではない。例えば、周波数帯がBand7（2620-2690MHz）とBand41（2496-2690MHz）の電波を受信するアンテナがそれぞれ備えられていてもよい。

共振器３１０、・・・３１Ｎは、対応するアンテナが受信した信号のノイズを除去する。また、信号を増幅させてもよい。共振器３１０は、信号の品質により、必須のものではなく、省略してもよい。

入力側スイッチ３２０は、各周波数帯に含まれる電波をさらに細かく分類し、適切なLNAを選択し、選択したLNAに受信した信号が出力されるように接続する。また、電源回路についても、選択したLNAに対応する電源回路が起動するように、イネーブル信号を併せて送信してもよい。

電源回路３３０ａ、・・・、３３０ｘは、前述した実施形態における電源回路１をそれぞれ備える。LNA３４０ａ、・・・、３４０ｘは、前述した実施形態におけるLNA２をそれぞれ備える。

LNAは、入力側スイッチにおいて選択されたものがアクティブとなり、適切な周波数の信号が入力される。電源回路は、対応するLNAに適した設計となっており、適切な電源電圧及び適切なバイアス電圧をLNAへと出力する。入力側スイッチにより接続された適切なLNAにより、受信したRF信号を増幅して出力する。

出力側スイッチ３５０は、選択されたLNAと、無線通信装置３の処理回路とを選択して接続し、LNAからの出力を適切な処理回路へと出力する。

以上のように、本実施形態に係る電源回路１は、無線通信装置３において、種々の周波数帯から選択され、また、当該周波数帯に含まれる周波数（例えば、10MHz程度の帯域を持つ）の信号を適切に処理するLNAに対して、それぞれ備えられる。

図５は、電源回路１の別の形態に係る回路図を示す。第５回路１８は、前述の実施形態とは異なり、第３増幅回路Amp3と、第３トランジスタP3と、カレントミラー１８０と、を備える。図５において、参照電流源が電源回路１に備えられているが、これには限られず、参照電流源は電源回路１の外部に備えられてもよく、この場合、参照電流源を入力するための端子が電源回路１に備えられていてもよい。

第３増幅器Amp3は、前述の第２増幅器Amp2の代わりに備えられるものであり、非反転端子が第１トランジスタP1のドレインと接続され、反転端子が第２トランジスタP2のドレインと接続される。第３増幅器Amp3は、第１トランジスタP1のドレインの電圧、すなわち、出力電圧と、第２トランジスタP2のドレインの電圧との差を増幅して出力する。

第３トランジスタP3は、例えば、p型のMOSFETであり、ゲートが第３増幅器Amp3の出力と接続され、ソースが第２トランジスタP2のドレインと接続され、ドレインがカレントミラー１８０を介して接地する。第３増幅器Amp3の出力する電圧がしきい値電圧を下回ると、第３トランジスタP3はオンとなり、ソースからドレインへと電流が流れる。

カレントミラー１８０は、第３トランジスタP3のドレインと接地点の間と、参照電流源及び出力端子out2と接地点の間と、に備えられる。カレントミラー１８０は、第３トランジスタP3のドレインから出力される電流を、参照電流側に所定の比率をもってミラーリングする。すなわち、第３トランジスタP3のドレイン電流が多くなるほど、参照電流Irefから接地点へと流す電流が多くなり、出力端子out2から出力されるバイアス電圧Vbiasを低くする。

このような第５回路１８を備えることにより、負荷電流が多くなった場合には、第３増幅器Amp3の出力電圧が低くなる。第３増幅器Amp3の出力電圧が低くなると、第３トランジスタP3のドレイン電流が増加する。第３トランジスタP3のドレイン電流が増加すると、出力端子out2側からカレントミラー１８０を介して接地点へと流れる電流が増加し、出力端子out2の電位、すなわち、バイアス電圧Vbiasが低くなる。

一方で、負荷電流が少なくなった場合には、第３増幅器Amp3の出力電圧が高くなる。第３増幅器Amp3の出力電圧が高くなると、第３トランジスタｐ３のドレイン電流が減少する。第３トランジスタP3のドレイン電流が減少すると、出力端子out2側からカレントミラー１８０を介して接地点へと流れる電流が減少し、出力端子out2の電位、すなわち、バイアス電圧Vbiasが高くなる。

このように、外部の負荷により電源電圧Vlnaの増減にしたがい、バイアス電圧Vbiasも増減する。この結果、図５に係る電源回路１においても、前述の実施形態と同様の効果をそうすることが可能となる。

図６は、電源回路１のさらなる別の例を示す回路図である。電源回路１において、参照電圧Vrefを電源電圧Vlnaと同じ電圧とすることも可能である。この場合、図６に示すように、第３回路１４を省略することも可能である。第３回路１４の代わりに、第１トランジスタP1のドレインと、第１増幅器Amp1の非反転端子とを接続する配線が備えられる。このように接続することにより、第１トランジスタP1のドレインの電位をそのまま第１増幅器Amp1にフィードバックすることができる。

このように、参照電圧Vrefを電源電圧Vlnaと同じ電圧とすることにより、第３回路１４を省略してもよい。この場合、第５回路１８を、さらに、図５に示す第５回路としてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、前述の全ての実施形態において、n型MOSFETは、状況に応じ、p型のMOSFETとしてもよく、p型のMOSFETは、状況に応じ、n型のMOSFETとしてもよい。さらに、MOSFETは、同様の機能を有する他のトランジスタ、例えば、バイポーラトランジスタ等、電圧、電流又はその他の外部からのスイッチング信号により、スイッチング素子として機能するものを用いてもよい。例えば、バイポーラトランジスタを用いる場合には、本明細書中の説明又は請求項中における、ゲート、ソース、ドレインは、それぞれ、ベース、コレクタ（エミッタ）、エミッタ（コレクタ）と適切な組み合わせに読み替えてもよい。いずれに読み替える場合においても、ゲートに印加する電圧、又は、ベースに加える電流の大きさ等、スイッチングに用いる物理量は、各素子の特性により、適切に上述した機能を有するものと同等の動作を行うように、適宜読み替えることができるものである。

１：電源回路、
１０：第１回路、
１２：第２回路、
１４：第３回路、
１６：第４回路、
１８：第５回路、
１８０：カレントミラー
P1、P2、P3：トランジスタ、
Rf、Rs：抵抗、
Amp1、Amp2、Amp3：差動増幅器、
２：LNA、
N1：トランジスタ、
３：無線通信装置、
３００、・・・、３０Ｎ：アンテナ、
３１０、・・・、３１Ｎ：共振器、
３２０、・・・、３２Ｎ：入力側スイッチ
３３０ａ、・・・、３３０ｘ、３３Ｎａ、３３Ｎｘ：電源回路
３４０ａ、・・・、３４０ｘ、３４Ｎａ、３４Ｎｘ：LNA
３５０：出力側スイッチ

Claims (8)

1. 駆動信号に基づいて、第１電流を出力する、第１回路と、
   前記第１電流に応じた第２電流を生成する、第２回路と、
   前記第１電流に応じた第１電圧に基づいて、フィードバック電圧を生成する、第３回路と、
   前記フィードバック電圧に基づいて、前記駆動信号を生成する、第４回路と、
   前記第２電流及び基準電流に基づいた電圧と、前記第１電圧と、を比較して、第２電圧を出力する、第５回路と、
   を備える電源回路。
2. 前記第１回路は、第１トランジスタを備え、
   前記第２回路は、前記第１トランジスタとカレントミラーを形成する第２トランジスタを備える、
   請求項１に記載の電源回路。
3. 前記第３回路は、
   前記第１電圧が印加される端子と、基準電位との間に接続される抵抗を備え、前記抵抗を所定の割合で分割した端子から前記フィードバック電圧を出力する、
   請求項１又は請求項２に記載の電源回路。
4. 前記第４回路は、前記フィードバック電圧と、基準電圧との差を増幅する、第１差動増幅器を備える、
   請求項１から請求項３のいずれかに記載の電源回路。
5. 第１電流を出力する、第１トランジスタと、
   前記第１トランジスタの駆動端子と接続し、前記第１トランジスタの出力する電圧及び基準電圧との差に基づいて、駆動電圧を出力する、前記第１トランジスタを駆動する電圧を印加する、第１差動増幅器と、
   前記第１トランジスタの出力と、前記第１差動増幅器と、接続し、前記第１電流に基づく第１電圧を前記第１差動増幅器へとフィードバックする、フィードバック回路と、
   駆動端子が前記第１トランジスタの駆動端子と接続し、前記第１電流に比例した第２電流を出力する、第２トランジスタと、
   前記第１トランジスタの出力と、前記第２トランジスタとの出力と、接続し、前記第２電流及び基準電流に基づいた電圧と、前記第１電圧と、を比較して、第２電圧を出力する、第２差動増幅器と、
   を備える電源回路。
6. 請求項１から請求項５のいずれかに記載の電源回路と、
   前記第１電圧を電源電圧とし、かつ、前記第２電圧を入力信号に対するバイアス電圧として、前記入力信号を増幅して出力する、増幅回路と、
   を備える無線通信装置。
7. 複数の周波数帯の信号を、前記周波数帯ごとに受信する、複数のアンテナと、
   前記アンテナのそれぞれが受信した前記信号の周波数に基づいて、複数の前記増幅回路のうち処理を行う前記増幅回路を選択する、前記アンテナのそれぞれに対応するスイッチと、
   をさらに備え、
   前記電源回路は、前記増幅回路のそれぞれについて備えられ、対応する前記増幅回路が増幅する前記信号の周波数に基づいて、前記第１電圧及び前記第２電圧が設定される、
   請求項６に記載の無線通信装置。
8. 前記入力信号は、高周波信号であり、
   前記増幅回路は、高周波増幅回路である、
   請求項６又は請求項７に記載の無線通信装置。

Images