JP7360007B2 - Manufacturing method of light emitting device - Google Patents
Manufacturing method of light emitting device Download PDFInfo
- Publication number
- JP7360007B2 JP7360007B2 JP2019036614A JP2019036614A JP7360007B2 JP 7360007 B2 JP7360007 B2 JP 7360007B2 JP 2019036614 A JP2019036614 A JP 2019036614A JP 2019036614 A JP2019036614 A JP 2019036614A JP 7360007 B2 JP7360007 B2 JP 7360007B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- light emitting
- substrate
- oxide film
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、発光装置の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting device.
近年、白色LED等の発光ダイオードは高輝度化が進み、一般照明や車載用途等の光源として広く用いられている。そして、用途が拡大されるにつれさらなる高輝度化が求められている。特許文献1には、単位面積当たりの発光効率を高めるために複数の発光ダイオードチップを縦に重ねた発光装置が開示されている。
In recent years, light emitting diodes such as white LEDs have become increasingly bright and are widely used as light sources for general lighting, vehicle-mounted applications, and the like. As the applications expand, even higher brightness is required.
しかしながら、特許文献1に開示された発光装置は、発光ダイオードチップごとに正又は負の一方の電極を設けているために、発光ダイオードチップごとに一方の電極を形成する領域を確保する必要があり、単位面積当たりにおける活性層の形成範囲が小さくなるという課題がある。
However, in the light emitting device disclosed in
また、複数の発光ダイオードを重ねる発光装置において、発光ダイオード間の接合部分における光吸収を抑制し、発光装置の光取り出し効率を向上させる必要がある。 Furthermore, in a light emitting device in which a plurality of light emitting diodes are stacked, it is necessary to suppress light absorption at the junction between the light emitting diodes and improve the light extraction efficiency of the light emitting device.
そこで、本発明は、複数の発光部が重ねられた発光装置において、単位面積当たりにおける活性層の形成範囲を大きくしつつ、光取り出し効率が向上された発光装置の製造方法を提供することを課題とする。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for manufacturing a light emitting device in which a plurality of light emitting parts are stacked, in which the formation range of the active layer per unit area is increased and the light extraction efficiency is improved. shall be.
以上の課題を解決するために、本発明に係る一実施形態の発光装置の製造方法は、第1基板と、前記第1基板上に、第1導電型の第1半導体層と、第1活性層と、前記第1導電型とは異なる第2導電型の第2半導体層と、を前記第1基板側から順に含む第1ウエハを準備する第1ウエハ準備工程と、第2基板と、前記第2基板上に、前記第2導電型の第4半導体層と、第2活性層と、前記第1導電型の第3半導体層と、を前記第2基板側から順に含む第2ウエハを準備する第2ウエハ準備工程と、前記第1ウエハの表面に露出した前記第2半導体層上に、前記第2半導体層と電気的に接続された透光性を有する第1導電性酸化膜と、前記第1導電性酸化膜上に設けられた第1導電性部材と、を形成する第1形成工程と、前記第2ウエハの前記第3半導体層上に、前記第3半導体層と電気的に接続された透光性を有する第2導電性酸化膜と、前記第2導電性酸化膜上に設けられた第2導電性部材と、を形成する第2形成工程と、前記第1ウエハ及び前記第2ウエハを、前記第1導電性部材と前記第2導電性部材とを熱圧着させることにより接合する接合工程と、前記接合工程の後、前記第2ウエハの前記第2基板を除去し、前記第4半導体層を露出させる露出工程と、を備え、前記接合工程後の前記第1導電性部材及び前記第2導電性部材の前記第1活性層からの光の波長に対する透過率は、前記第1形成工程及び前記第2形成工程における前記第1導電性部材及び前記第2導電性部材の前記第1活性層からの光の波長に対する透過率よりも高い。 In order to solve the above problems, a method for manufacturing a light emitting device according to an embodiment of the present invention includes a first substrate, a first semiconductor layer of a first conductivity type, and a first active layer on the first substrate. and a second semiconductor layer of a second conductivity type different from the first conductivity type, in order from the first substrate side; a second substrate; A second wafer is prepared on a second substrate, including the fourth semiconductor layer of the second conductivity type, the second active layer, and the third semiconductor layer of the first conductivity type in this order from the second substrate side. a second wafer preparation step, and a first conductive oxide film having a light-transmitting property and electrically connected to the second semiconductor layer on the second semiconductor layer exposed on the surface of the first wafer; a first forming step of forming a first conductive member provided on the first conductive oxide film; and a first forming step of forming a first conductive member provided on the third semiconductor layer of the second wafer; a second forming step of forming a connected second conductive oxide film having light-transmitting properties and a second conductive member provided on the second conductive oxide film; a joining step of joining a second wafer by thermocompression bonding the first conductive member and the second conductive member; and after the joining step, removing the second substrate of the second wafer; an exposing step of exposing the fourth semiconductor layer, and the transmittance of the first conductive member and the second conductive member after the bonding step with respect to the wavelength of light from the first active layer is as follows: The transmittance of the first conductive member and the second conductive member in the first forming step and the second forming step is higher than that of the first conductive member with respect to the wavelength of light from the first active layer.
以上のように構成された本発明の一実施形態に係る発光装置の製造方法によれば、複数の発光部が重ねられた発光装置において、単位面積当たりにおける活性層の形成範囲を大きくしつつ、光取り出し効率が向上された発光装置を容易に製造することができる。 According to the method for manufacturing a light emitting device according to an embodiment of the present invention configured as described above, in a light emitting device in which a plurality of light emitting parts are stacked, the formation range of the active layer per unit area is increased, A light emitting device with improved light extraction efficiency can be easily manufactured.
以下、図面を参照しながら実施形態の発光装置とその製造方法について説明する。 Hereinafter, a light emitting device according to an embodiment and a method for manufacturing the same will be described with reference to the drawings.
図1は、本発明の一実施形態の発光装置の構成を示す断面図である。
本実施形態の発光装置は、図1に示すように、基板7上に、第1発光部1と、第1発光部1の上方に設けられた第2発光部2とが形成されている。第1発光部1は、第1導電型の第1半導体層11と、第1活性層12と、第1導電型とは異なる第2導電型の第2半導体層13と、を基板7側から順に含んでいる。第2発光部2は、第1導電型の第3半導体層21と、第2活性層22と、第2導電型の第4半導体層23と、を第1発光部1側から順に含んでいる。第1発光部1と第2発光部2との間には、第1導電性酸化膜4a、第2導電性酸化膜4b、及び導電性部材5が設けられている。第1発光部1からの光は、第1導電性酸化膜4a、第2導電性酸化膜4b、及び導電性部材5を介して第2発光部2の第4半導体層23側から出射される。
FIG. 1 is a sectional view showing the configuration of a light emitting device according to an embodiment of the present invention.
In the light emitting device of this embodiment, as shown in FIG. 1, a first
実施形態の発光装置において、第1発光部1は基板7上に金属層6により接合されており、第1発光部1と金属層6の間には、第1発光部1の第1半導体層11に接続された第2電極32が設けられている。これにより、例えば、基板7として導電性を有する基板7を用いることによって、本実施形態の発光装置は基板7を介して第1発光部1に給電することが可能になる。本実施形態の発光装置において、図1に示すように、第2発光部2の第4半導体層23の上面には、第1電極31が設けられている。また、上述したように、第1発光部1と第2発光部2の間に第1導電性酸化膜4a、第2導電性酸化膜4b、及び導電性部材5が設けられ、第1発光部1と第2発光部2が電気的に接続されている。以上のように、第1電極31と第2電極32間に直列に第1発光部1と第2発光部2が接続され、第1電極31と第2電極32間に電圧を印加することにより第1発光部1及び第2発光部2を発光させることができる。
In the light emitting device of the embodiment, the first
以下、実施形態の発光装置の製造方法について説明する。 Hereinafter, a method for manufacturing a light emitting device according to an embodiment will be described.
<第1ウエハ準備工程>
第1ウエハ準備工程では、例えば、Siからなる第3基板73を準備する。そして、図2に示すように、第3基板73上に、第2導電型の第2半導体層13と、第1活性層12と、第1導電型の第1半導体層11と、を第3基板73側から順に形成する。なお、第3基板73上にバッファ層を介して第2半導体層13を形成するようにしてもよい。半導体層は、例えば、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等の公知の技術により形成することができる。第3基板73としては、第1発光部1を構成するそれぞれの半導体層を積層させることができる基板を用いることができ、例えば、Si基板、サファイア基板、ガリウムヒ素基板、GaN基板等を用いることができる。本実施形態においては、第3基板73にSi基板を用いることが特に好ましく、これにより、後記する工程において、第3基板73を除去しやすくなる。Si基板は、比較的加工が容易でウェットエッチング等により除去することが可能であるため、レーザリフトオフにより第3基板73を除去する場合に比較して、半導体層からなる半導体積層体へのダメージを軽減できる。
<First wafer preparation process>
In the first wafer preparation step, for example, a
次に、図3に示すように、第1半導体層11上に、所定のパターンの第2電極32を形成する。第2電極32は、例えばフォトレジストを用いたリフトオフ法により形成する。例えば、第1半導体層11上の第2電極32を形成しない部分にフォトレジストを形成し、そのフォトレジストをマスクにして第1半導体層11上及びそのフォトレジスト上に金属膜を形成する。そして、フォトレジスト上に形成された金属膜とともにフォトレジストを除去することにより第2電極32を形成することができる。
Next, as shown in FIG. 3, a
次に、図3に示すように、第2電極32を形成しない部分に絶縁膜35を形成する。絶縁膜35は、例えば、第1半導体層11上及び第2電極32上にフォトレジストを形成し、そのフォトレジストをマスクにして絶縁膜を形成する。そして、フォトレジストを第2電極32上に形成された絶縁膜とともに除去する。これにより、第2電極32が形成されていない部分に絶縁膜35を形成することができる。絶縁膜35は、例えば、後記する図13に示すように、切断位置CL上に設けられる。このように絶縁膜35を配置することで、絶縁膜35により第2電極32が発光装置の側面から露出しない構成とすることができる。その結果、発光装置の側面における短絡の発生が抑制され、信頼性を向上させることができる。
Next, as shown in FIG. 3, an
次に、図4に示すように、第1半導体層11上に形成された第2電極32及び絶縁膜35上に、金属層6を形成する。別途、一方の面に金属層6が形成された第1基板71を準備する。そして、図5及び図6に示すように、その金属層6同士を接合することで、第1半導体層11上に第2電極32と絶縁膜35とを介して第1基板71を接合する。ここで、第1基板71は、図1における基板7に相当する。第3基板73上に、第2導電型の第2半導体層13と、第1活性層12と、第1導電型の第1半導体層11とが設けられた構造体に第1基板71を金属層6により接合した後、図7に示すように、第3基板73を除去する。第3基板73の除去は、例えば、第3基板73と第2半導体層13との界面付近にレーザ光を照射し、第3基板73と第2半導体層13とを分離するレーザリフトオフにより行う。または、第3基板73をエッチングできる溶液を用いてウェットエッチングを行うことにより第3基板73の除去を行う。
Next, as shown in FIG. 4, a
以上のようにして、第3基板73上に形成した半導体積層構造を、第1基板71上に金属層6と第2電極32及び絶縁膜35とを介して転写する。これらの工程により、図7に示す、第1基板71上に、第1半導体層11と、第1活性層12と、第2半導体層13と、が第1基板71側から順に形成された第1発光部1を備えた第1ウエハ100を準備する。すなわち、第1ウエハ100において、第1基板71上には、金属層6と第2電極32及び絶縁膜35とを介して第1半導体層11、第1活性層12、第2半導体層13とが順に積層されている。第1ウエハ100において、第2半導体層13は第1ウエハ100の表面に露出している。第2電極32は、第1基板71と第1半導体層11との間に位置し、第1基板71と第1半導体層11とを電気的に接続する。ここで、第1基板71は、シリコン基板であることが好ましく、第1基板71をシリコン基板とすることで、後記する切断工程において、第1基板71を容易に分割することができる。
The semiconductor stacked structure formed on the
<第2ウエハ準備工程>
第2ウエハ準備工程では、例えば、Siからなる第2基板72を準備する。そして、図8に示すように、第2基板72上に、第2導電型の第4半導体層23と、第2活性層22と、第1導電型の第3半導体層21と、を第2基板72側から順に形成する。なお、第2基板72上にバッファ層を介して第4半導体層23を形成するようにしてもよい。このようにして、第2基板72上に、第4半導体層23と、第2活性層22と、第3半導体層21と、が第2基板72側から順に形成された第2発光部2を備えた第2ウエハ200を準備する。
<Second wafer preparation process>
In the second wafer preparation step, a
<第1形成工程>
第1形成工程では、第1ウエハ100の表面に露出した第2半導体層13上に、第2半導体層13と電気的に接続された第1導電性酸化膜4aを形成する。さらに、第1導電性酸化膜4a上に第1導電性部材5aを形成する。図9に示すように、第2半導体層13上には、第1導電性酸化膜4aと第1導電性部材5aとが積層される。第1導電性酸化膜4a及び第1導電性部材5aは、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
<First formation step>
In the first formation step, a first
第1形成工程において、第1導電性酸化膜4aを形成する前に、第2半導体層13の表面に凹凸構造を形成する粗面化工程を行うことが好ましい。これにより、作製後の発光装置の光取り出し効率を向上させることができる。特に、この凹凸構造があることにより第1発光部1から第2発光部に向かう光を散乱し、第2発光部2の第4半導体層23側から取り出しやすくすることができる。第2半導体層13の表面の粗面化は、例えば、ウェットエッチングにより行う。この粗面化工程により第2半導体層13の表面に凹凸構造を形成した後、その第2半導体層13の表面に第1導電性酸化膜4aを形成した場合、第1導電性酸化膜4aの表面にも第2半導体層13の表面の凹凸構造に沿った凹凸構造が形成される。凹凸構造が形成された第1導電性酸化膜4a上に第1導電性部材5aを形成する場合、第1導電性部材5aの膜厚を、第1導電性酸化膜4aの凹凸構造が覆われる程度、つまり第1導電性酸化膜4aの凸部よりも厚く形成することが好ましい。これにより、後記する接合工程において、第1導電性部材5aによる接合が第1導電性酸化膜4aの凹凸構造により阻害されるおそれを低減することできる。凹凸構造は、例えば、1μm以上2μm以下の高さを有する複数の凸部を有する。
In the first formation step, it is preferable to perform a surface roughening step of forming an uneven structure on the surface of the
第1導電性部材5aとしては、インジウム、亜鉛、錫、インジウム錫等の金属を用いることができる。第1導電性部材5aは、複数の金属層が積層された多層構造とすることもできる。例えば、第1導電性酸化膜4a側から順に、インジウム層と錫層とを積層した多層構造とすることができる。これにより、後記する接合工程において、第1ウエハ100と第2ウエハ200との接合を安定して行うことができる。第1導電性部材5aを上記した多層構造とする場合、それぞれの層の膜厚を0.1nm以上5nm以下とすることができる。例えば、第1導電性部材5aを第1導電性酸化膜4a側から順に、インジウム層と錫層とを積層した多層構造とする場合には、インジウム層の膜厚を0.8nm程度、錫層の膜厚を0.4nm程度にすることができる。
As the first
第1導電性部材5aの膜厚は、例えば、1nm以上10nm以下で形成することが好ましい。第1導電性部材5aの膜厚を1nm以上とすることで、後記する接合工程において、第1導電性部材5aを十分に酸化させ透過率を向上させやすい。第1導電性部材5aの膜厚を10nm以下とすることで、後記する接合工程後における第1導電性部材5aによる光吸収を抑制し、光取り出し効率を向上させることができる。
The thickness of the first
<第2形成工程>
第2形成工程では、第2ウエハ200の第3半導体層21上に、第3半導体層21と電気的に接続された第2導電性酸化膜4bを形成する。さらに、第2導電性酸化膜4b上に第2導電性部材5bを形成する。図10に示すように、第3半導体層21上には、第2導電性酸化膜4bと第2導電性部材5bとが積層される。第2導電性酸化膜4b及び第2導電性部材5bは、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
<Second formation step>
In the second formation step, a second
第2形成工程において、第2導電性酸化膜4bを形成する前に、第3半導体層21の表面に凹凸構造を形成する第2粗面化工程を行うことが好ましい。これにより、作製後の発光装置の光取り出し効率を向上させることができる。特に、凹凸構造があることにより第1発光部1から第2発光部2に向かう光を散乱し、第2発光部2の第4半導体層23側から取り出しやすくすることができる。第3半導体層21の表面の粗面化は、例えば、ウェットエッチングにより行う。第2粗面化工程により第3半導体層21の表面に凹凸構造を形成した後、その第3半導体層21の表面に第2導電性酸化膜4bを形成した場合、第2導電性酸化膜4bの表面にも第3半導体層21の表面の凹凸構造に沿った凹凸構造が形成される。凹凸構造が形成された第2導電性酸化膜4b上に第2導電性部材5bを形成する場合、第2導電性部材5bの膜厚を、第2導電性酸化膜4bの凹凸構造が覆われる程度、つまり第2導電性酸化膜4bの凸部よりも厚くすることが好ましい。これにより、後記する接合工程において、第2導電性部材5bによる接合が第2導電性酸化膜4bの凹凸構造により阻害されるおそれを低減することできる。凹凸構造は、例えば、1μm以上2μm以下の高さを有する複数の凸部を有する。
In the second formation step, it is preferable to perform a second roughening step of forming an uneven structure on the surface of the
第2導電性部材5bとしては、前記した第1導電性部材5aと同様の金属を用いることができる。また第1導電性部材5aと同様に、第2導電性部材5bは、複数の金属層が積層された多層構造とすることもできる。例えば、第2導電性酸化膜4b側から順に、インジウム層と錫層とを積層した多層構造とすることができる。これにより、後記する接合工程において、第1ウエハ100と第2ウエハ200との接合を安定して行うことができる。第2導電性部材5bを上記した多層構造とする場合、それぞれの層の膜厚を0.1nm以上5nm以下とすることができる。例えば、第2導電性部材5bを第1導電性酸化膜4a側から順に、インジウム層と錫層とを積層した多層構造とする場合には、インジウム層の膜厚を0.8nm程度、錫層の膜厚を0.4nm程度にすることができる。
As the second
第2導電性部材5bの膜厚は、例えば、1nm以上10nm以下で形成することが好ましい。第2導電性部材5bの膜厚を1nm以上とすることで、後記する接合工程において第2導電性部材5bを十分に酸化させ透過率を向上させやすい。第2導電性部材5bの膜厚を10nm以下とすることで、第2導電性部材5bによる光吸収を抑制し、光取り出し効率を向上させることができる。
The thickness of the second
<接合工程>
図11に示すように、接合工程では、第1導電性酸化膜4a上に設けた第1導電性部材5aと第2導電性酸化膜4b上に設けた第2導電性部材5bとを熱圧着により接合する。これにより、第1ウエハ100と第2ウエハ200とを接合する。図12に示すように、第1基板71上に、第1発光部1と第2発光部2とが設けられる。接合工程における熱圧着は、例えば、温度を250℃以上550℃以下とした真空中で、60分以上90分以下の間、圧力をかけることにより行う。
<Joining process>
As shown in FIG. 11, in the bonding step, the first
接合工程後の第1導電性部材5a及び第2導電性部材5bの第1活性層12からの光の波長に対する透過率は、上記した第1形成工程及び第2形成工程における第1導電性部材5a及び第2導電性部材5bの第1活性層12からの光の波長に対する透過率よりも高くなっている。つまり、第1導電性部材5a及び第2導電性部材5bは、接合工程を行うことで第1活性層12からの光の波長に対する透過率が接合工程前に比べて高くなる。これは、第1導電性部材5a及び第2導電性部材5bを構成する金属膜の一部が熱圧着を行うことにより酸化し、金属酸化膜に変化していることによるものであると推測される。例えば、第1導電性部材5a及び第2導電性部材5bをインジウム層と錫層とを積層した多層構造で形成した後、接合工程を行うことにより、接合工程後の第1導電性部材5a及び第2導電性部材5bの一部は酸化インジウム錫(ITO)を含む部材に変化する。
The transmittance for the wavelength of light from the first
また、本実施形態において、第1導電性部材5a及び第2導電性部材5bは、第1導電性酸化膜4a及び第2導電性酸化膜4bにそれぞれ接した状態で接合工程が行われる。そのため、第1導電性酸化膜4a及び第2導電性酸化膜4bに含まれる酸素を第1導電性部材5a及び第2導電性部材5bに供給し、第1導電性部材5a及び第2導電性部材5bを構成する金属膜の酸化をより促進させることができる。したがって、本実施形態によれば、接合工程後の第1導電性部材5a及び第2導電性部材5bの酸化を促進させ、第1活性層12からの光の波長に対する透過率を効率良く高くすることができる。
Further, in this embodiment, the bonding process is performed with the first
第1導電性部材5a及び第2導電性部材5bを、上記したインジウム層と錫層とを積層した多層構造として接合工程を行う場合、第1導電性部材5a及び第2導電性部材5bそれぞれの錫層が接触した状態で熱圧着が行われる。このため、接合工程において、第1導電性部材5a及び第2導電性部材5bそれぞれの錫層同士による接合が安定して行われる。その結果、第1ウエハ100と第2ウエハ200を安定して接合しつつ、第1導電性部材5a及び第2導電性部材5bの第1活性層12からの光の波長に対する透過率を接合工程の前よりも高くすることができる。
When the first
<露出工程>
接合工程の後、図11に示す、第2ウエハ200の第2基板72を除去し、図12に示すように、第4半導体層23を露出させる。第2基板72の除去は、上記した第3基板73の除去方法と同様にレーザリフトオフ、あるいはウェットエッチングにより行うことができる。第2基板72にシリコン基板を用いることにより、第2基板72の除去を上記した第3基板73の除去と同様に行いやすくなる。
<Exposure process>
After the bonding process, the
<第1電極形成工程>
図13に示すように、第1電極31形成工程では、第2発光部2の第4半導体層23上に、所定のパターンの第1電極31を形成する。例えば、第1電極31を、第4半導体層23の上面の後記する切断位置CLを避けた位置に形成する。第1電極31は、例えばフォトレジストを用いたリフトオフ法により形成する。例えば、第4半導体層23上の第1電極31を形成しない部分にフォトレジストを形成し、そのフォトレジストをマスクにして第4半導体層23上及びそのフォトレジスト上に金属膜を形成する。そして、フォトレジスト上に形成された金属膜とともにフォトレジストを除去することにより第1電極31を形成することができる。
<First electrode formation process>
As shown in FIG. 13, in the
<分割工程>
最後に、第1電極31が形成されたウエハを、所望の大きさの個々の発光装置に分割する。この分割は、ダイシングにより行われ、例えば図13に示す切断位置CLに沿って行う。
<Dividing process>
Finally, the wafer on which the
以上の実施形態の発光装置の製造方法によれば、第1導電性部材5a及び第2導電性部材5bを用いた接合工程により、接合部における活性層からの光の波長に対する透過率を向上させつつ、第1ウエハ100と第2ウエハ200とを接合することができる。したがって、第1発光部1と第2発光部2とを有し、光取り出し効率が向上された発光装置を容易に製造することができる。また、第1発光部1と第2発光部2を含む構造体の上下に第1電極31及び第2電極32を形成することが可能になる。その結果、発光装置の上面視における単位面積当たりの第1活性層12及び第2活性層22の形成範囲を大きくでき、発光面積を大きくとれる発光装置を容易に製造することができる。
According to the method for manufacturing a light emitting device of the above embodiment, the transmittance of the wavelength of light from the active layer at the bonding portion is improved by the bonding process using the first
次に、実施形態の発光装置の各構成部材について説明する。 Next, each component of the light emitting device of the embodiment will be explained.
<基板7>
基板7としては、Si、CuW、Mo等からなる基板を用いることができる。基板7にシリコンからなる基板を用いる場合には、電気抵抗が小さいことが好ましい。例えば、Siからなる基板にホウ素等をドープすることで低抵抗化してもよい。また、基板7にシリコンからなる基板を用いることで、後述する切断工程において、ウエハを容易に割断することが可能となり生産性を向上させることができる。
<
As the
<第1発光部1、第2発光部2>
第1発光部1は、基板7側から順に、第1導電型の第1半導体層11と、第1活性層12と、第1導電型とは異なる第2導電型の第2半導体層13と、を含む。第2発光部2は、第1発光部1と同様に、第1発光部側から順に、第1導電型の第3半導体層21と、第2活性層22と、第2導電型の第4半導体層23と、を含む。ここで、第1導電型とは、n型及びp型の一方の導電型のことをいい、第2導電型とは、他方の導電型のことをいう。本実施形態においては、第1導電型をp型とし、第2導電型をn型としている。
<First
The first
第1発光部1及び第2発光部2を構成する半導体材料としては、III-V族窒化物半導体(InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1))の積層半導体等を用いることができる。
Semiconductor materials constituting the first light emitting
第1半導体層11、第2半導体層13、第3半導体層21、及び第4半導体層23は、それぞれ単一の層で構成されていてもよいし、複数の層を含んだ積層構造で構成されていてもよい。また、第1半導体層11及び第3半導体層21は、第1導電型ではない層、例えば、アンドープの半導体層を一部に含んでいてもよく、第2半導体層13及び第4半導体層23は、第2導電型ではない層、アンドープの半導体層を一部に含んでいてもよい。ここで、アンドープの半導体層とは、成長させるときに第1又は第2導電型の不純物を添加することなく成長させた層のことをいい、例えば、隣接する層から拡散等により混入する不可避的な不純物を含んでいてもよい。
The
また、第1活性層12及び第2活性層22は、単一又は多重量子井戸構造であってもよい。また、第1活性層12及び第2活性層22は略同じ発光ピーク波長を有する。第1活性層12及び第2活性層22の発光ピーク波長はそれぞれ、例えば、430nm以上480nm以下である。
Further, the first
第1発光部1の第2半導体層13の上面には、凹凸構造が形成されていることが好ましい。後述するように、この第2半導体層13の上面とは第1透光性導電膜4aとの界面である。この凹凸構造により、第1発光部1から第2発光部2に向かう光を取り出しやすくすることができる。第2発光部2の第3半導体層21の下面には、凹凸構造が形成されていることが好ましい。この凹凸構造により、第1発光部1から第2発光部2に向かう光を取り出しやすくすることができる。
It is preferable that an uneven structure is formed on the upper surface of the
<第1導電性酸化膜4a、第2導電性酸化膜4b>
第1導電性酸化膜4aは、第1発光部1の第2半導体層13の上面に設けられている。第2導電性酸化膜4bは、第2発光部2の第3半導体層21の下面に設けられている。第1導電性酸化膜4aは、第1発光部1の第2半導体層13とオーミック接触するための電極として機能する。第2導電性酸化膜4bは、第2発光部2の第3半導体層21とオーミック接触するための電極として機能する。
<First
The first
凹凸構造が形成された第2半導体層13の表面に第1導電性酸化膜4aを形成する場合には、第1導電性酸化膜4aの表面に第2半導体層13の凹凸構造に沿った凹凸構造が形成されていることが好ましい。同様に、凹凸構造が形成された第3半導体層21の表面に第2導電性酸化膜4bを形成する場合には、第2導電性酸化膜4bの表面に第3半導体層21の凹凸構造に沿った凹凸構造が形成されていることが好ましい。第1導電性酸化膜4a及び第2導電性酸化膜4bの表面に凹凸構造が形成されていることで、第1発光部1から第2発光部2に向かう光が、第1導電性酸化膜4aと導電性部材5との界面、または第2導電性酸化膜4bと導電性部材5との界面で散乱される。そのため、第1発光部1から第2発光部2に向かう光のうち第2発光部1側に反射される光を低減し発光装置の光取り出し効率を向上させることができる。凹凸構造は、例えば、1μm以上2μm以下の高さを有する複数の凸部を有する。
When forming the first
第1導電性酸化膜4a及び第2導電性酸化膜4bを構成する材料としては、第1活性層12及び第2活性層22からの光に対して、高い透光性及び導電性を備えるものを用いることが好ましい。第1導電性酸化膜4a及び第2導電性酸化膜4bには、例えば、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)などの金属酸化物を用いることができる。これにより、第1導電性酸化膜4a及び第2導電性酸化膜4bにより第1発光部1及び第2発光部2からの光が吸収されることを抑制し、発光装置の光取り出し効率を向上させることができる。
The materials constituting the first
第1導電性酸化膜4aの膜厚は、例えば10nm以上1000nm以下とすることができる。及び第2導電性酸化膜4bの膜厚は、例えば10nm以上1000nm以下とすることができる。第1導電性酸化膜4a及び第2導電性酸化膜4bの膜厚を10nm以上とすることで、半導体層とのオーミック接触を確保しやすくできる。第1導電性酸化膜4a及び第2導電性酸化膜4bの膜厚を1000nm以下とすることで、第1導電性酸化膜4a及び第2導電性酸化膜4bによる光吸収を低減させることができる。
The thickness of the first
<導電性部材5>
導電性部材5は、第1導電性酸化膜4aと第2導電性酸化膜4bとの間に設けられ、第1発光部1と第2発光部2とを電気的に接続する。導電性部材5は、第1導電性部材5aと第2導電性部材5bとが接合されることで形成される。導電性部材5を構成する材料としては、インジウム、錫、及び亜鉛、またはこれらの金属を主成分とする合金や酸化物があげられる。
<
The
<金属層6>
金属層6としては、AuSn、NiSn、AgSn等を主成分とするはんだ材料、またはAu及びAuを主成分とする合金等を用いることができる。金属層6は、金属層6を形成する部材との密着力を向上させるための金属層が含まれていることが好ましい。例えば、Pt、Tiからなる金属層を密着層として含んでいることが好ましい。本実施形態において、金属層6の膜厚は、接合性や導電性を考慮して適宜変更することができる。
<
As the
<第1電極31>
第1電極31は、第2発光部2の第4半導体層23の上面に設けられている。第1電極31としては、Auを主成分とする金属層を用いることができる。また、密着性を向上させるため、あるいは金属層同士の拡散を防止するために、Ti、Pt、Ni、W、Rh等の金属層を積層した多層構造としてもよい。第1電極31は、例えば、第4半導体層23の表面から、Ti層、Pt層、Au層、Ti層がこの順に積層された多層構造とすることができる。第1電極31は、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
<
The
<第2電極32>
第2電極32は、第1発光部1の第1半導体層11の下面に設けられている。第2電極32としては、第1発光部1からの光の波長を反射することができる金属を含む金属層を用いることが好ましく、例えば、Ag、Al等の金属、またはこれらの金属を主成分とする合金を含んでいることが好ましい。これにより、第1発光部1及び第2発光部2からの光を第2発光部2の第4半導体層23側に反射できるため、発光装置の光取り出し効率を向上させることができる。また、密着性等を向上させるために、Ni、Ti、Pt等からなる金属層を備える多層構造としてもよい。例えば、第1半導体層11の表面から、Ag層、Ni層、Ti層、Pt層がこの順に積層された多層構造とすることができる。第2電極32は、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
<
The
1 第1発光部
2 第2発光部
4 導電性酸化膜
4a 第1導電性酸化膜
4b 第2導電性酸化膜
5 導電性部材
5a 第1導電性部材
5b 第2導電性部材
6 金属層
7 基板
71 第1基板
72 第2基板
73 第3基板
11 第1半導体層
12 第1活性層
13 第2半導体層
21 第3半導体層
22 第2活性層
23 第4半導体層
31 第1電極
32 第2電極
35 絶縁膜
100 第1ウエハ
200 第2ウエハ
1 First
Claims (5)
第2基板と、前記第2基板上に、前記第2導電型の第4半導体層と、第2活性層と、前記第1導電型の第3半導体層と、を前記第2基板側から順に含む第2ウエハを準備する第2ウエハ準備工程と、
前記第1ウエハの表面に露出した前記第2半導体層上に、前記第2半導体層と電気的に接続された透光性を有する第1導電性酸化膜と、前記第1導電性酸化膜上に設けられ、前記第1導電性酸化膜側から順に、インジウム層と錫層とを積層した多層構造である第1導電性部材と、を形成する第1形成工程と、
前記第2ウエハの前記第3半導体層上に、前記第3半導体層と電気的に接続された透光性を有する第2導電性酸化膜と、前記第2導電性酸化膜上に設けられ、前記第2導電性酸化膜側から順に、インジウム層と錫層とを積層した多層構造である第2導電性部材と、を形成する第2形成工程と、
前記第1ウエハ及び前記第2ウエハを、前記第1導電性部材と前記第2導電性部材とを熱圧着させることにより接合する接合工程と、
前記接合工程の後、前記第2ウエハの前記第2基板を除去し、前記第4半導体層を露出させる露出工程と、を備え、
前記接合工程後の前記第1導電性部材及び前記第2導電性部材の前記第1活性層からの光の波長に対する透過率は、前記第1形成工程及び前記第2形成工程における前記第1導電性部材及び前記第2導電性部材の前記第1活性層からの光の波長に対する透過率よりも高い発光装置の製造方法。 a first substrate, a first semiconductor layer of a first conductivity type, a first active layer, and a second semiconductor layer of a second conductivity type different from the first conductivity type on the first substrate; a first wafer preparation step of preparing first wafers including the first substrate in order from the first substrate side;
a second substrate, and on the second substrate, a fourth semiconductor layer of the second conductivity type, a second active layer, and a third semiconductor layer of the first conductivity type, in order from the second substrate side. a second wafer preparation step of preparing a second wafer containing the
a first conductive oxide film having a light-transmitting property and electrically connected to the second semiconductor layer on the second semiconductor layer exposed on the surface of the first wafer; a first conductive member having a multilayer structure in which an indium layer and a tin layer are laminated in order from the first conductive oxide film side;
a second conductive oxide film having a light-transmitting property and electrically connected to the third semiconductor layer on the third semiconductor layer of the second wafer; and a second conductive oxide film provided on the second conductive oxide film, a second forming step of forming a second conductive member having a multilayer structure in which an indium layer and a tin layer are laminated in order from the second conductive oxide film side;
a joining step of joining the first wafer and the second wafer by thermocompression bonding the first conductive member and the second conductive member;
After the bonding step, an exposing step of removing the second substrate of the second wafer and exposing the fourth semiconductor layer,
The transmittance for the wavelength of light from the first active layer of the first conductive member and the second conductive member after the bonding step is the same as that of the first conductive member in the first forming step and the second forming step. A method for manufacturing a light emitting device, wherein the transmittance of the conductive member and the second conductive member to the wavelength of light from the first active layer is higher than that of the first active layer.
前記第1ウエハ準備工程において、前記第1基板と前記第1半導体層との間に、前記第1基板と前記第1半導体層とを電気的に接続する第2電極を形成する請求項1~3のいずれか1つに記載の発光装置の製造方法。 further comprising a first electrode forming step of forming a first electrode on the surface of the fourth semiconductor layer exposed in the exposing step,
2. A second electrode is formed between the first substrate and the first semiconductor layer in the first wafer preparation step, the second electrode electrically connecting the first substrate and the first semiconductor layer. 3. The method for manufacturing a light emitting device according to any one of 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019036614A JP7360007B2 (en) | 2019-02-28 | 2019-02-28 | Manufacturing method of light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019036614A JP7360007B2 (en) | 2019-02-28 | 2019-02-28 | Manufacturing method of light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141071A JP2020141071A (en) | 2020-09-03 |
JP7360007B2 true JP7360007B2 (en) | 2023-10-12 |
Family
ID=72265293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019036614A Active JP7360007B2 (en) | 2019-02-28 | 2019-02-28 | Manufacturing method of light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7360007B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259970A (en) | 2004-03-11 | 2005-09-22 | Nichia Chem Ind Ltd | Semiconductor light emitting element |
JP2005274560A (en) | 2004-02-27 | 2005-10-06 | Fuji Electric Holdings Co Ltd | Method for mounting filter for radiation detector |
US20090272989A1 (en) | 2008-05-01 | 2009-11-05 | Frank Shum | Light emitting device having stacked multiple leds |
US20120094414A1 (en) | 2010-10-13 | 2012-04-19 | NuPGA Corporation | Novel semiconductor and optoelectronic devices |
JP2013206990A (en) | 2012-03-27 | 2013-10-07 | Nichia Chem Ind Ltd | Vertical nitride semiconductor element and manufacturing method of the same |
JP2015012244A (en) | 2013-07-01 | 2015-01-19 | 株式会社東芝 | Semiconductor light emitting device |
JP2018528599A (en) | 2015-07-08 | 2018-09-27 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Method for joining at least two parts |
-
2019
- 2019-02-28 JP JP2019036614A patent/JP7360007B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005274560A (en) | 2004-02-27 | 2005-10-06 | Fuji Electric Holdings Co Ltd | Method for mounting filter for radiation detector |
JP2005259970A (en) | 2004-03-11 | 2005-09-22 | Nichia Chem Ind Ltd | Semiconductor light emitting element |
US20090272989A1 (en) | 2008-05-01 | 2009-11-05 | Frank Shum | Light emitting device having stacked multiple leds |
US20120094414A1 (en) | 2010-10-13 | 2012-04-19 | NuPGA Corporation | Novel semiconductor and optoelectronic devices |
JP2013206990A (en) | 2012-03-27 | 2013-10-07 | Nichia Chem Ind Ltd | Vertical nitride semiconductor element and manufacturing method of the same |
JP2015012244A (en) | 2013-07-01 | 2015-01-19 | 株式会社東芝 | Semiconductor light emitting device |
JP2018528599A (en) | 2015-07-08 | 2018-09-27 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | Method for joining at least two parts |
Also Published As
Publication number | Publication date |
---|---|
JP2020141071A (en) | 2020-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101140977B (en) | Nitride semiconductor light-emitting element and manufacturing method thereof | |
TWI680588B (en) | Method of separating light emitting devices formed on a substrate wafer | |
CN100388518C (en) | Nitride-based compound semiconductor light-emitting device | |
US20060186552A1 (en) | High reflectivity p-contacts for group lll-nitride light emitting diodes | |
JP2012074665A (en) | Light-emitting diode | |
JP5829453B2 (en) | Semiconductor light emitting device | |
CN101305478A (en) | Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element | |
CN101375419A (en) | Nitride semiconductor light emitting element | |
JP2013026451A (en) | Semiconductor light-emitting device | |
JP5427585B2 (en) | Flip chip type light emitting diode and method for manufacturing the same | |
CN106463596B (en) | The manufacturing process of luminescent device | |
JP2007103689A (en) | Semiconductor light emitting device | |
JP2011165799A (en) | Flip-chip light emitting diode and method for manufacturing the same, and light emitting diode lamp | |
TWI489651B (en) | Light-emitting diode manufacturing method and cutting method | |
US10672945B2 (en) | Method for manufacturing light emitting device | |
JP7360007B2 (en) | Manufacturing method of light emitting device | |
KR20090115902A (en) | Vertical group III-nitride semiconductor light emitting diode device and manufacturing method | |
JP7227476B2 (en) | Light emitting device and manufacturing method thereof | |
JP2012054423A (en) | Light-emitting diode | |
JP5940315B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP6690139B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
TWI464797B (en) | Light-emitting diode manufacturing method, cutting method, and light-emitting diode | |
JP2010186808A (en) | Light-emitting diode and light-emitting diode lamp | |
TW201517311A (en) | Semiconductor light-emitting element | |
JP2016195168A (en) | Semiconductor light emitting element and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230911 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7360007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |