JP7310897B2

JP7310897B2 - 面発光レーザの作製方法

Info

Publication number: JP7310897B2
Application number: JP2021541806A
Authority: JP
Inventors: 義孝大礒; 具就佐藤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2019-08-26
Filing date: 2019-08-26
Publication date: 2023-07-19
Anticipated expiration: 2039-08-26
Also published as: JPWO2021038680A1; US20220329047A1; WO2021038680A1

Description

本発明は、面発光レーザの作製方法に関する。

面発光レーザ（ＶＣＳＥＬ）は、顔認証のシステムに導入されたことにより、世間的な認知が飛躍的に上昇したが、従来、短距離データ伝送用、レーザマウス用など幅広い用途で使用されている。しかしながら、これらの領域に適用されている面発光レーザは、ＧａＡｓ基板上にエピタキシャル成長されたいわゆるＧａＡｓ系の化合物半導体から構成され、発振波長が６５０－９８０ｎｍである。この面発光レーザは、発光領域を絞り込む電流狭窄構造とされている。発光層（活性層）の直上に、ＡｌＡｓなどの酸化されやすい層（非特許文献１）を挿入しておき、結晶成長後に、メサを形成し、水蒸気を用いて横方向からＡｌＡｓ層の選択酸化を行い、これにより電流パスを絞って発光径を決定している。

一方、長波長帯の面発光レーザは、活性層のバンドギャップの観点から、ＩｎＰ系の化合物半導体から構成され、基板がＩｎＰに限られることが多い。この場合、ＩｎＰに格子整合する適当な選択酸化層の材料がなく、多くの場合、トンネル接合を部分的に残し、これ以外の部分を電流ブロックするという構造を採用している場合が多い（非特許文献２）。この技術では，トンネル接合を構成する電流パス領域の一部分を残してエッチングし、再成長して埋め込むことでｐｎ接合の逆耐圧を実現し、発光領域の直上の部分のみ電流が流れるようにしている。

Y. Feng, et al., "High-Speed Oxidation-confined 850nm VCSELs", IEEE International Conference on Optoelectronics and Microelectronics, 15774293, pp. 16-18, 2015. M.-R. Park et al., "All-Epitaxial InAlGaAs-InP VCSELs in the 1.3-1.6-μm Wavelength Range for CWDM Band Applications", IEEE Photonics Technology Letters, vol. 18, no. 16, pp. 1717-1719, 2006. Y. Ohiso et al., "1.55-μm Buried-Heterostructure VCSELs With InGaAsP/InP-GaAs/AlAs DBRs on a GaAs Substrate", IEEE Journal of Quantum Electronics, vol. 37, no. 9, pp. 1194-1020, 2001.

前述したように、面発光レーザの発光部分の決定には、電流狭窄構造をとる例が一般的となっている。しかしながら、面発光レーザの応用例が多岐に及ぶにつれ、デバイスに対する要求事項が異なるようになっている。例えば、発振波長が１．３μｍ以上の通信用途に限ると、長距離伝送用となるため、単一横モード、高光出力動作が最重要となる。一方、センシング用途になると、同一の基板上に複数の素子を２次元配列することになり、素子間の特性のばらつきが小さいことが重要となる。

上記の課題の解決には、半導体レーザの導波路型構造で一般的となっている、活性層の周囲を埋込層で埋め込む構造（埋め込み構造）が有効と考えられる。この構造では、活性層の横方向（側方）に屈折率差を設ける屈折率導波型となり、安定な横モード動作が可能となるからである。また、この構造では、格子整合した半導体同士のため、活性層と埋込層の屈折率差が小さく、横モードの単一モード条件の発光径が大きくとれるという利点がある（非特許文献３）。これにより単一モード動作条件の発光領域が従来に比べて大きくなるため、埋め込み構造では、光出力の増大が期待される。

しかしながら、埋め込み構造を実現するには、エッチングにより、活性層の部分を含む所定の領域を柱状に形成した後、柱状部の周囲に埋込層を再成長することになる。この再成長の際、エッチングの最深部は、分布ブラッグ反射（distributed Bragg reflector：ＤＢＲ）構造の下部反射層に達するため、柱状部以外の再成長表面は、活性層下の下部反射層の途中の層となることが多い。例えば、低反射率とする反射層を構成する半導体材料は、ＩｎＰ、ＩｎＡｌＡｓ、ＡｌＧａＳｂである。また、高屈折率とする反射層を構成する半導体材料は、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＳｂなどである。

例えば、非特許文献２の構造に埋め込み構造を適用する場合では、柱状部を形成するときのエッチング処理の直後の表面は、交互に積層されているＩｎＡｌＧａＡｓ層またはＩｎＰ層の途中の層となる。ここで、前述したように、同一の基板上に複数の素子を形成するが、上述したエッチングにおけるエッチング量（エッチング深さ）には、エッチング装置の性能により、基板の面内で分布が生じ、２割弱程度のばらつきがあることが一般的である。

例えば、厚さ３μｍ以上のエッチング処理では、層厚が１．３－２．０μｍのＤＢＲ構造の反射層の場合、同一の基板面内で、交互に積層されている各々屈折率が異なる化合物半導体の層の１組分（厚さ約０．２μｍ）以上の差が生じることになる。

この結果、例えば、互いにエッチング量が異なる領域の境界では、１組以上の層厚に相当する段差が生じ、埋込層を成長するときに、この段差の箇所より大きなファセット成長が生じ、このファセット成長による影響がある部分が、歩留りを大きく低下させることになる。

また、上述したようにばらつきがあるため、埋込層を成長させる面の基板からの高さが、同一基板に形成される複数の素子間で異なることになる。例えば、埋め込み構造をｐｎ埋め込み構造にすると、電流ブロック層のｎ層の位置が、基板面内によって異なり、柱状部の活性層近傍のリークパスの厚さが、素子間でばらついてリーク電流に差異が生じ、素子特性が大きく異なるようになる。また、埋込層と柱状部の上部との段差が、同一基板上の素子間（面内）で異なることになり、埋込層を形成した後のプロセス、もしくは上部ミラー層を形成するときの結晶成長において、ファセットが生じやすいという不具合が生じていた。

本発明は、以上のような問題点を解消するためになされたものであり、素子間のばらつきなどを抑制して同一基板上に複数の面発光レーザの素子を作製することを目的とする。

本発明に係る面発光レーザの作製方法は、基板の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層を形成する第１工程と、第１反射層の上に、化合物半導体からなる活性層を形成する第２工程と、活性層および第１反射層の一部をエッチングして柱状部を形成する第３工程と、柱状部の周囲の第１反射層の上に埋込層を形成して柱状部を埋め込む第４工程と、柱状部および埋込層の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層を形成する第５工程とを備え、第１反射層は、１／（４ｎλ）の奇数倍の厚さとされた半導体層を有し、第３工程は、第１反射層を半導体層の位置までエッチングして柱状部を形成する。

面発光レーザは、基板の上に形成された、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層と、第１反射層の上部に形成された柱状部と、柱状部の第１反射層の上に形成された、化合物半導体からなる活性層と、柱状部の周囲の第１反射層の上に形成され、活性層および柱状部の第１反射層を埋め込む埋込層と、柱状部および埋込層の上に形成され、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層とを備え、柱状部の最下部近傍の第１反射層は、１／（４ｎλ）の奇数倍の厚さとされた半導体層を有する。

以上説明したように、本発明によれば、第１反射層に、１／（４ｎλ）の奇数倍の厚さとされた半導体層を設け、第１反射層を半導体層の位置までエッチングして柱状部を形成するので、素子間のばらつきなどを抑制して同一基板上に複数の面発光レーザの素子が作製できる。

図１Ａは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。図Ｂは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。図１Ｃは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。図１Ｄは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。図１Ｅは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。図１Ｆは、本発明の実施の形態に係る面発光レーザの作製方法を説明する途中工程における各層の状態を示す断面図である。図２は、実際に作製した面発光レーザの特性を示す特性図である。

以下、本発明の実施の形態に係る面発光レーザの作製方法について図１Ａ～図１Ｆを参照して説明する。

まず、図１Ａに示すように、基板１０１の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層１０２を形成する（第１工程）。第１反射層１０２は、１／（４ｎλ）の奇数倍の厚さとされた半導体層１２１ａを有する。なお、λは、対象とする光の波長（発振波長）である。基板１０１は、例えば、ｎ型のＩｎＰから構成されている。また、第１反射層１０２は、例えば、ｎ型のＩｎＰからなるｎ－ＩｎＰ層１２１と、ｎ型のＩｎＡｌＧａＡｓからなるｎ－ＩｎＡｌＧａＡｓ層１２２とが、各々交互に５４組積層された超格子構造とされている。この例では、ｎ－ＩｎＰ層１２１の１つが、半導体層１２１ａとされている。なお、上述した構成の第１反射層１０２は、半反射層となる。

次に、図１Ｂに示すように、第１反射層１０２の上に、化合物半導体からなる活性層１０４を形成する（第２工程）。例えば、第１反射層１０２の上に、ｎ型のＩｎＰからなるスペーサ層１０３を介し、活性層１０４を形成する。また、活性層１０４の上には、ｐ型のＩｎＰからなるスペーサ層１０５を形成する。また、本実施の形態では、スペーサ層１０５の上に、トンネル接合層１０６を形成する（第６工程）。トンネル接合層１０６は、より高濃度にｐ型不純物が導入されたＩｎＰからなるｐ⁺⁺－ＩｎＰ層１６１と、より高濃度にｎ型不純物が導入されたＩｎＰからなるｎ⁺⁺－ＩｎＰ層１６２とのｐｎ接合により構成されている。

また、本実施の形態では、トンネル接合層１０６の上に、ｎ型のＩｎＰからなるｎ－ＩｎＰ層１７１と、ｎ型のＩｎＡｌＧａＡｓからなるｎ－ＩｎＡｌＧａＡｓ層１７２とを５組積層した積層構造１０７を備える。積層構造１０７は、超格子構造の分布ブラッグ反射層である。

なお、上述した各半導体層は、よく知られた有機金属気相成長法、分子線エピタキシー法などにより結晶成長（エピタキシャル成長）することで形成する。

次に、活性層１０４および第１反射層１０２の一部をエッチングして、図１Ｃに示すように、柱状部１０８を形成する（第３工程）。本実施例では、ＳｉＯ₂からなるＳｉＯ₂パターン（不図示）をマスクとしたエッチング処理によるパターニングで、柱状部１０８を作製する。まず、積層構造１０７の上に、例えば、公知の化学的気相成長（ＣＶＤ）法によりＳｉＯ₂を堆積してＳｉＯ₂層を形成する。次に、公知のリソグラフィーおよびＲＩＥ装置を用いたエッチング処理によりＳｉＯ₂層をパターニングすることで、ＳｉＯ₂パターンが形成できる。

次に、形成したＳｉＯ₂パターンをマスクとし、ヨウ化水素（ＨＩ）とアルゴン（Ａｒ）との混合ガスを用いたＩＣＰドライエッチングで、積層構造１０７、トンネル接合層１０６、スペーサ層１０５、活性層１０４、スペーサ層１０３、および一部の第１反射層１０２をエッチングすることで、柱状部１０８を作製する。図には１つの柱状部１０８を示しているが、図示していない他の領域の基板１０１の上に、各々が、基板１０１の平面方向に分離した状態で、柱状部１０８を複数形成する。

このエッチング処理においては、第１反射層１０２を半導体層１２１ａの位置までエッチングして柱状部１０８を形成する。本実施の形態では、例えば、厚さ３μｍ程度、エッチングする。例えば、上述したエッチングを実施する一般的なエッチング処理装置では、基板１０１の面内のエッチングのばらつきは、基板１０１の中央が最もエッチング量が小さく、外周にかけてエッチング量が増加する傾向があり、例えば、エッチング深さのばらつきは、約７％以内となる。

この場合、第１反射層１０２の、上端から５組目のｎ－ＩｎＰ層１２１を、半導体層１２１ａとし、この厚さを３／（４ｎλ）にすることができる。この例において、３／（４ｎλ）は、約０．３μｍに相当する。１／（４ｎλ）の奇数倍の厚さとする半導体層１２１ａの厚さは、柱状部１０８の形成のためのエッチング処理を実施する環境（装置）の特性（エッチング量のばらつき）に応じ、適宜に設定する。なお、半導体層１２１ａの厚さは、１／（４ｎλ）の奇数倍としているので、第１反射層１０２の特性（反射特性）に影響は与えない。

上述したようなばらつきを有するエッチング装置によるエッチング処理で、基板１０１の中央部において、半導体層１２１ａの最上部が現れる（露出する）ところでエッチングを停止すると、基板１０１の外周部では、半導体層１２１ａが除去され、この下に接していたｎ－ＩｎＡｌＧａＡｓ層１２２が露出した状態となる。

このように、基板１０１の上において、異なる層が露出している状態を解消するために、まず、ＩｎＡｌＧａＡｓに対してＩｎＰが選択的にエッチングされる条件のエッチング処理を実施し、柱状部１０８以外の埋込層を形成する領域に露出している半導体層１２１ａを除去する。例えば、ＨＣｌ、Ｈ₃ＰＯ₄、およびＣＨ₃ＣＯＯＨを混合した水溶液をエッチング液とするエッチング処理で、ＩｎＰからなる半導体層１２１ａが選択的に除去できる。このエッチング処理では、半導体層１２１ａの下のｎ－ＩｎＡｌＧａＡｓ層１２２で、自動的にエッチングが停止し、基板１０１の全域において、半導体層１２１ａの下のｎ－ＩｎＡｌＧａＡｓ層１２２が露出する状態となる。このように、複数形成した柱状部１０８の各々において、周囲の第１反射層１０２の表面に同一の半導体からなる層が露出する状態とする。

本実施の形態では、埋込層を再成長させる面をＩｎＰとするため、上述した処理に続き、ＩｎＰに対してＩｎＡｌＧａＡｓが選択的にエッチングされる条件のエッチング処理を実施し、柱状部１０８以外の埋込層を形成する領域に露出しているｎ－ＩｎＡｌＧａＡｓ層１２２を選択的に除去する。例えば、Ｈ₂ＳＯ₄とＨ₂Ｏ₂とを混合した水溶液をエッチング液とするエッチング処理で、ｎ－ＩｎＡｌＧａＡｓ層１２２が選択的に除去できる。このエッチング処理では、ｎ－ＩｎＰ層１２１で自動的にエッチングが停止し、基板１０１の全域において、ｎ－ＩｎＰ層１２１が露出する状態となる。なお、ｎ－ＩｎＰ層１２１が露出している状態では、色の変化などにより目視で確認可能である。

次に、図１Ｅに示すように、柱状部１０８の周囲の第１反射層１０２の上に埋込層１０９を形成して柱状部１０８を埋め込む（第４工程）。例えば、前述したＳｉＯ₂パターンを選択成長マスクとし、柱状部１０８の周囲の第１反射層１０２の、上述したことにより露出しているｎ－ＩｎＰ層１２１より、ＩｎＰを再成長させることで、埋込層１０９を形成することができる。なお、埋込層１０９は、ｐｎ埋め込み構造とすることができる。また、埋込層１０９を形成して電流パスを形成する。

次に、図１Ｆに示すように、柱状部１０８および埋込層１０９の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層１１０を形成する（第５工程）。前述したＳｉＯ₂パターンを除去した後、例えば、ＧａＡｓからなるＧａＡｓ層１１１と、ＡｌＧａＡｓからなるＡｌＧａＡｓ層１１２とを、メタモルフィック成長により交互に成長させ、第２反射層１１０とする。なお、上述した構成の第２反射層１１０は、全反射層となる。従って、本実施の形態では、第１反射層１０２と第２反射層１１０とにより共振器が構成され、レーザは、第１反射層１０２の側より出射されるものとなる。

また、第２反射層１１０を形成した後、上部電極（不図示）、下部電極（不図示）を形成し、素子間分離を実施する。素子間分離は、例えば、臭化水素（ＨＢｒ）をエッチング液として用いたエッチング処理により実施する。また，基板１０１の裏面に、反射防止層２０１を形成する。

上述したことにより、基板１０１の上に形成された、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層１０２と、第１反射層１０２の上部に形成された柱状部１０８と、柱状部１０８の第１反射層１０２の上に形成された、化合物半導体からなる活性層１０４と、柱状部１０８の周囲の第１反射層１０２の上に形成され、活性層１０４および柱状部１０８の第１反射層１０２を埋め込む埋込層１０９と、柱状部１０８および埋込層１０９の上に形成され、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層１１０とを備え、柱状部１０８の最下部近傍の第１反射層１０２は、１／（４ｎλ）の奇数倍の厚さとされた半導体層１２１ａを有する面発光レーザが得られる。

なお、この面発光レーザでは、活性層１０４の上に形成されたｐｎ接合によるトンネル接合層１０６をさらに備え、埋込層１０９は、トンネル接合層１０６、活性層１０４、および柱状部１０８の第１反射層１０２を埋め込み、第２反射層１１０は、トンネル接合層１０６の上に形成されている。また、柱状部１０８は、複数形成されている。

次に、実際に作製した本実施の形態に係る面発光レーザの特性の評価結果について説明する。特性の評価では、作製した面発光レーザの第２反射層１１０の側を下にして実装し、第２反射層１１０の側から冷却し、基板１０１の側より反射防止層２０１を介して出射されるレーザ光を測定した。また、実際に作製した面発光レーザは、同一基板の上に１０個の柱状部（素子）を備えるものとした。図２に、当該面発光レーザの電流と電圧との関係、電流と光特性との関係を示す。図２に示されているように、本実施の形態によれば、各素子間で、発振閾値ばらつきが小さく、また最大光出力もほぼ同じ特性で、１２μｍ角という大きな発光径で単一横モードのレーザ発振が観測された。

以上に説明したように、本発明によれば、第１反射層に、１／（４ｎλ）の奇数倍の厚さとされた半導体層を設け、第１反射層を半導体層の位置までエッチングして柱状部を形成するので、素子間のばらつきなどを抑制して同一基板上に複数の面発光レーザの素子が作製できる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ＩｎＰ基板を用いて作製される面発光レーザを例に説明したが、これに限るものではなく、ＧａＡｓ基板を用い作製される、例えば発振波長０．９８μｍ帯のＧａＡｓ／ＡｌＧａＡｓによるＤＢＲ反射層を有する面発光レーザも同様である。

１０１…基板、１０２…第１反射層、１０３…スペーサ層、１０４…活性層、１０５…スペーサ層、１０６…トンネル接合層、１０７…積層構造、１０８…柱状部、１０９…埋込層、１１０…第２反射層、１１１…ＧａＡｓ層、１１２…ＡｌＧａＡｓ層、１２１…ｎ－ＩｎＰ層、１２１ａ…半導体層、１２２…ｎ－ＩｎＡｌＧａＡｓ層、１６１…ｐ⁺⁺－ＩｎＰ層、１６２…ｎ⁺⁺－ＩｎＰ層、１７１…ｎ－ＩｎＰ層、１７２…ｎ－ＩｎＡｌＧａＡｓ層、２０１…反射防止層。

Claims

基板の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第１反射層を形成する第１工程と、
前記第１反射層の上に、化合物半導体からなる活性層を形成する第２工程と、
前記活性層および前記第１反射層の一部をエッチングして柱状部を形成する第３工程と、
前記柱状部の周囲の前記第１反射層の上に埋込層を形成して前記柱状部を埋め込む第４工程と、
前記柱状部および前記埋込層の上に、各々屈折率が異なる化合物半導体の層を交互に積層した分布ブラッグ反射構造の第２反射層を形成する第５工程と
を備え、
前記第１反射層は、１／（４ｎλ）の奇数倍の厚さとされて交互に積層されている一方の化合物半導体から構成された半導体層を有し、
前記第３工程は、ドライエッチングにより前記第１反射層を前記半導体層の位置までエッチングし、次いで交互に積層されている他方の化合物半導体に対して一方の化合物半導体が選択的にエッチングされる条件のエッチング処理で前記半導体層を除去することで前記柱状部を形成する
ことを特徴とする面発光レーザの作製方法。
請求項１記載の面発光レーザの作製方法において、
前記活性層の上にｐｎ接合によるトンネル接合層を形成する第６工程をさらに備え、
前記第３工程は、前記トンネル接合層、前記活性層、および前記第１反射層の一部をエッチングして前記柱状部を形成する
ことを特徴とする面発光レーザの作製方法。
請求項１または２記載の面発光レーザの作製方法において、
前記第３工程は、前記柱状部を複数形成し、前記柱状部の周囲の前記第１反射層の表面に、同一の半導体からなる層が露出する状態とする
ことを特徴とする面発光レーザの作製方法。
請求項１記載の面発光レーザの作製方法において、
前記第１反射層の交互に積層されている一方の化合物半導体は、ＩｎＰまたはＧａＡｓであり、他方の化合物半導体は、ＩｎＡｌＧａＡｓまたはＡｌＧａＡｓであることを特徴とする面発光レーザの作製方法。