JP7306316B2 - スイッチング電源装置および電力供給システム - Google Patents

Description

本発明は、スイッチング素子を用いて電圧変換を行うスイッチング電源装置、および、そのようなスイッチング電源装置を備えた電力供給システムに関する。

スイッチング電源装置の一例として種々のＤＣ－ＤＣコンバータが提案され、実用に供されている（例えば、特許文献１参照）。この種のＤＣ－ＤＣコンバータは一般に、スイッチング素子を含むインバータ回路と、電力変換トランス（変圧器）と、整流平滑回路とを備えている。

特開２０１６－１８９６３６号公報

ところで、このようなＤＣ－ＤＣコンバータ等のスイッチング電源装置では一般に、電力損失を低減することが求められている。電力損失を低減することが可能なスイッチング電源装置、および、そのようなスイッチング電源装置を備えた電力供給システムを提供することが望ましい。

本発明のスイッチング電源装置は、入力電圧が入力される入力端子対と、出力電圧が出力される出力端子対と、１次側巻線および２次側巻線を有するトランスと、上記入力端子対と上記１次側巻線との間に配置されており、第１ないし第４のスイッチング素子と、第１のコンデンサと、共振インダクタと、共振コンデンサと、を含んで構成されたインバータ回路と、上記出力端子対と上記２次側巻線との間に配置されており、複数の整流素子を有する整流回路と、第２のコンデンサを有する平滑回路と、を含んで構成された整流平滑回路と、上記インバータ回路における上記第１ないし第４のスイッチング素子の動作をそれぞれ制御するスイッチング駆動を行う駆動部と、を備えたものである。上記第１ないし第４のスイッチング素子は、上記入力端子対間において、この順序で互いに直列接続されている。上記第１のコンデンサは、上記第１および第２のスイッチング素子同士の接続点である第１の接続点と、上記第３および第４のスイッチング素子同士の接続点である第２の接続点と、の間に配置されている。上記共振インダクタ、上記共振コンデンサおよび上記１次側巻線は、上記第２および第３のスイッチング素子同士の接続点である第３の接続点と、上記入力端子対のうちのいずれか一方の入力端子との間において、互いに順不同で直列接続されている。また、上記スイッチング駆動の際のスイッチング周期内に、上記第１および第２のスイッチング素子が同時にオン状態となる期間である、第１のオン期間と、上記第３および第４のスイッチング素子が同時にオン状態となる期間である、第２のオン期間と、上記第１および第４のスイッチング素子が同時にオフ状態となる期間である、第１のデッドタイムと、上記第２および第３のスイッチング素子が同時にオフ状態となる期間である、第２のデッドタイムとが、それぞれ含まれている。上記駆動部は、上記第１のオン期間と上記第２のオン期間とが、上記スイッチング周期内において互いに重ならないようにすると共に、上記スイッチング周期内における、上記第１のオン期間の時間比率と上記第２のオン期間の時間比率とを、それぞれ調整することにより、上記出力電圧の値を制御する。

本発明の電力供給システムは、上記本発明のスイッチング電源装置と、上記入力端子対に対して上記入力電圧を供給する電源と、を備えたものである。

本発明のスイッチング電源装置および本発明の電力供給システムによれば、電力損失を低減することが可能となる。

本発明の一実施の形態に係るスイッチング電源装置の概略構成例を表す回路図である。 図１に示したスイッチング電源装置の動作例を表すタイミング波形図である。 図２中に示したＳｔａｔｅ Ａにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｂにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｃにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｄにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｅにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｆにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｇにおける動作例を表す回路図である。 図２中に示したＳｔａｔｅ Ｈにおける動作例を表す回路図である。 比較例に係るスイッチング電源装置の概略構成例を表す回路図である。 変形例１に係るスイッチング電源装置の概略構成例を表す回路図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（センタタップ型の整流回路を用いた場合の例）
２．変形例
変形例１（ブリッジ型の整流回路を用いた場合の例）
変形例２，３（実施の形態，変形例１において同期整流回路とした場合の例）
３．その他の変形例

＜１．実施の形態＞
［構成］
図１は、本発明の一実施の形態に係るスイッチング電源装置（スイッチング電源装置１）の概略構成例を、回路図で表したものである。このスイッチング電源装置１は、直流入力電源１０（例えば第１のバッテリ）から供給される直流入力電圧Ｖinを直流出力電圧Ｖoutに電圧変換し、負荷９に電力を供給するＤＣ－ＤＣコンバータとして機能するものである。なお、この負荷９としては、例えば電子機器やバッテリ等が挙げられる。また、このスイッチング電源装置１は、以下説明するように、いわゆる「（絶縁型ハーフブリッジ）ＬＬＣ共振型」のＤＣ－ＤＣコンバータとなっている。なお、スイッチング電源装置１における電圧変換の態様としては、アップコンバート（昇圧）およびダウンコンバート（降圧）のいずれであってもよい。

ここで、直流入力電圧Ｖinは、本発明における「入力電圧」の一具体例に対応し、直流出力電圧Ｖoutは、本発明における「出力電圧」の一具体例に対応している。また、直流入力電源１０は、本発明における「電源」の一具体例に対応し、この直流入力電源１０とスイッチング電源装置１とを備えたシステムが、本発明における「電力供給システム」の一具体例に対応している。

スイッチング電源装置１は、２つの入力端子Ｔ１，Ｔ２と、２つの出力端子Ｔ３，Ｔ４と、入力平滑コンデンサＣinと、インバータ回路２と、トランス３と、整流平滑回路４と、駆動回路５とを備えている。入力端子Ｔ１，Ｔ２間には直流入力電圧Ｖinが入力され、出力端子Ｔ３，Ｔ４の間からは直流出力電圧Ｖoutが出力されるようになっている。

なお、入力端子Ｔ１，Ｔ２は、本発明における「入力端子対」の一具体例に対応し、出力端子Ｔ３，Ｔ４は、本発明における「出力端子対」の一具体例に対応している。

入力平滑コンデンサＣinは、入力端子Ｔ１に接続された１次側高圧ラインＬ１Ｈと、入力端子Ｔ２に接続された１次側低圧ラインＬ１Ｌとの間に配置されている。具体的には、後述するインバータ回路２と入力端子Ｔ１，Ｔ２との間の位置において、入力平滑コンデンサＣinの第１端（一端）が１次側高圧ラインＬ１Ｈに接続されると共に、入力平滑コンデンサＣinの第２端（他端）が１次側低圧ラインＬ１Ｌに接続されている。この入力平滑コンデンサＣinは、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのコンデンサである。

（インバータ回路２）
インバータ回路２は、入力端子Ｔ１，Ｔ２と、後述するトランス３における１次側巻線３１との間に、配置されている。このインバータ回路２は、４つのスイッチング素子Ｓ１～Ｓ４と、コンデンサＣｆ（フライングキャパシタ）と、共振インダクタＬｒと、共振コンデンサＣｒとを有しており、いわゆる「ハーフブリッジ型」のインバータ回路となっている。なお、共振インダクタＬｒは、後述するトランス３における漏れインダクタンスにより構成されていてもよいし、あるいは、そのような漏れインダクタンスとは別個に設けられているようにしてもよい。

ここで、スイッチング素子Ｓ１は、本発明における「第１のスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ２は、本発明における「第２のスイッチング素子」の一具体例に対応している。同様に、スイッチング素子Ｓ３は、本発明における「第３のスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ４は、本発明における「第４のスイッチング素子」の一具体例に対応している。また、コンデンサＣｆは、本発明における「第１のコンデンサ」の一具体例に対応している。

なお、スイッチング素子Ｓ１～Ｓ４としては、例えば電界効果型トランジスタ（ＭＯＳ－ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの、スイッチ素子が用いられる。図１に示した例では、スイッチング素子Ｓ１～Ｓ４がそれぞれ、ＭＯＳ―ＦＥＴにより構成されている。このようにして、スイッチング素子Ｓ１～Ｓ４としてＭＯＳ―ＦＥＴを用いた場合には、各スイッチング素子Ｓ１～Ｓ４に並列接続されるコンデンサおよびダイオード（図１中に図示せず）をそれぞれ、このＭＯＳ―ＦＥＴの寄生容量または寄生ダイオードから構成することが可能である。

このインバータ回路２では、入力端子Ｔ１，Ｔ２の間（１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間）において、４つのスイッチング素子Ｓ１～Ｓ４が、この順序で互いに直列接続されている。具体的には、１次側高圧ラインＬ１Ｈと接続点Ｐ１との間に、スイッチング素子Ｓ１が配置され、接続点Ｐ１と接続点Ｐ３との間にスイッチング素子Ｓ２が配置され、接続点Ｐ３と接続点Ｐ２との間にスイッチング素子Ｓ３が配置され、接続点Ｐ２と１次側低圧ラインＬ１Ｌとの間に、スイッチング素子Ｓ４が配置されている。

このインバータ回路２ではまた、スイッチング素子Ｓ１，Ｓ２同士の接続点（接続点Ｐ１）と、スイッチング素子Ｓ３，Ｓ４同士の接続点（接続点Ｐ２）との間に、コンデンサＣｆが配置されている。具体的には、コンデンサＣｆの第１端が接続点Ｐ１に接続され、コンデンサＣｆの第２端が接続点Ｐ２に接続されている。

更に、共振インダクタＬｒと、共振コンデンサＣｒと、後述するトランス３における１次側巻線３１とが、スイッチング素子Ｓ２，Ｓ３同士の接続点（接続点Ｐ３）と、入力端子Ｔ１，Ｔ２のうちのいずれか一方の入力端子（図１の例では入力端子Ｔ２）との間において、互いに直列接続されている。具体的には、図１の例では、共振インダクタＬｒの第１端が接続点Ｐ３に接続され、共振インダクタＬｒの第２端が、共振コンデンサＣｒの第１端（一端）に接続され、共振コンデンサＣｒの第２端（他端）が、上記した１次側巻線３１の一端に接続され、この１次側巻線３１の他端が、入力端子Ｔ２に接続されている。

なお、上記した接続点Ｐ１は、本発明における「第１の接続点」の一具体例に対応している。同様に、上記した接続点Ｐ２は、本発明における「第２の接続点」の一具体例に対応し、上記した接続点Ｐ３は、本発明における「第３の接続点」の一具体例に対応している。

このような構成によりインバータ回路２では、後述する駆動回路５から供給される駆動信号ＳＧ１～ＳＧ４に従って、各スイッチング素子Ｓ１～Ｓ４がスイッチング動作（オン・オフ動作）を行うことで、以下のようになる。すなわち、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを交流電圧（電圧Ｖｐ）に変換して、トランス３（１次側巻線３１）へと出力するようになっている。

（トランス３）
トランス３は、１つの１次側巻線３１と、２つの２次側巻線３２１，３２２とを有している。

１次側巻線３１では、第１端（一端）が、前述した共振コンデンサＣｒにおける第２端（他端）に接続され、第２端（他端）が、１次側低圧ラインＬ１Ｌを介して入力端子Ｔ２に接続されている。

２次側巻線３２１では、第１端が、後述する接続ラインＬ２１を介して、後述する整流ダイオード４１のカソードに接続され、第２端が、後述する整流平滑回路４内のセンタタップＰ６に接続されている。２次側巻線３２２では、第１端が、後述する接続ラインＬ２２を介して、後述する整流ダイオード４２のカソードに接続され、第２端が、上記したセンタタップＰ６に接続されている。つまり、２次側巻線３２１，３２２における第２端同士は、このセンタタップＰ６に対して互いに共通接続されている。

このトランス３は、インバータ回路２によって生成された電圧（トランス３の１次側巻線３１に入力される、マルチレベル化した電圧Ｖｐ：図１参照）を電圧変換し、２次側巻線３２１，３２２の各端部から交流電圧（電圧Ｖｓ）を出力するようになっている。具体的には、２次側巻線３２１からは電圧Ｖｓ１が出力され、２次側巻線３２２からは電圧Ｖｓ２が出力されるようになっている（図１参照）。なお、この場合における、入力電圧に対する出力電圧の電圧変換の度合いは、１次側巻線３１と２次側巻線３２１，３２２との巻数比、および、後述するスイッチング周期Ｔｓｗに対するオン期間Ｔｏｎの時比率（図２参照）によって、定まる。

（整流平滑回路４）
整流平滑回路４は、２個の整流ダイオード４１，４２と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４は、整流ダイオード４１，４２を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。

なお、このような２個の整流ダイオード４１，４２は、本発明における「複数の整流素子」の一具体例に対応している。また、出力平滑コンデンサＣoutは、本発明における「第２のコンデンサ」の一具体例に対応している。

上記した整流回路は、いわゆる「センタタップ型」の整流回路となっている。すなわち、整流ダイオード４１，４２のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４１のカソードが、接続ラインＬ２１を介して、２次側巻線３２１における前述した第１端に接続され、整流ダイオード４２のカソードが、接続ラインＬ２２を介して、２次側巻線３２２における前述した第１端に接続されている。また、前述したように、２次側巻線３２１，３２２における第２端同士は、センタタップＰ６に対して互いに共通接続されており、このセンタタップＰ６は、出力ラインＬＯを介して、前述した出力端子Ｔ３に接続されている。なお、上記した接地ラインＬＧは、前述した出力端子Ｔ４に接続されている。

上記した平滑回路では、上記した出力ラインＬＯと接地ラインＬＧとの間（出力端子Ｔ３，Ｔ４の間）に、出力平滑コンデンサＣoutが接続されている。すなわち、この出力平滑コンデンサＣoutの第１端は、出力ラインＬＯに接続され、出力平滑コンデンサＣoutの第２端は、接地ラインＬＧに接続されている。

このような構成の整流平滑回路４では、整流ダイオード４１，４２を含んで構成される整流回路において、トランス３から出力される交流電圧（電圧Ｖｓ）を整流して出力するようになっている。また、出力平滑コンデンサＣoutを含んで構成される平滑回路において、上記整流回路によって整流された電圧を平滑化することで、直流出力電圧Ｖoutを生成するようになっている。なお、このようにして生成された直流出力電圧Ｖoutにより、出力端子Ｔ３，Ｔ４から前述した負荷９に対して、電力が供給されるようになっている。

（駆動回路５）
駆動回路５は、インバータ回路２におけるスイッチング素子Ｓ１～Ｓ４の動作をそれぞれ制御する、スイッチング駆動を行う回路である。具体的には、駆動回路５は、スイッチング素子Ｓ１～Ｓ４に対してそれぞれ、駆動信号ＳＧ１～ＳＧ４を個別に供給することで、各スイッチング素子Ｓ１～Ｓ４におけるスイッチング動作（オン・オフ動作）を制御するようになっている。

ここで、この駆動回路５は、詳細は後述するが、各スイッチング素子Ｓ１～Ｓ４のスイッチング動作を制御する（スイッチング駆動を行う）際に、パルス幅制御を行うようになっている。すなわち、駆動信号ＳＧ１～ＳＧ４において、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御を行うようになっている。

また、駆動回路５は、詳細は後述するが、スイッチング素子Ｓ１～Ｓ４における各スイッチング周波数ｆｓｗが、互いに同一（略同一）かつ一定（略一定）となるようにして、上記したスイッチング駆動を行うようになっている。

なお、このような駆動回路５は、本発明における「駆動部」の一具体例に対応している。

［動作および作用・効果］
（Ａ．基本動作）
このスイッチング電源装置１では、インバータ回路２において、直流入力電源１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinがスイッチングされることで、マルチレベル化した電圧（電圧Ｖｐ）が生成される。このマルチレベル化した電圧は、トランス３における１次側巻線３１へと供給され、このトランス３において変圧されることで、２次側巻線３２１，３２２から、変圧された交流電圧（電圧Ｖｓ）が出力される。

整流平滑回路４では、トランス３から出力された交流電圧（上記した変圧された交流電圧）が、整流回路内の整流ダイオード４１，４２によって整流された後、平滑回路内の出力平滑コンデンサＣoutによって、平滑化される。これにより、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutが出力される。そして、この直流出力電圧Ｖoutにより、負荷９に電力が供給される。

（Ｂ．詳細動作）
続いて、図１に加えて図２～図１０を参照して、スイッチング電源装置１の詳細動作（前述したパルス幅制御の詳細）について、説明する。

ここで、図２は、スイッチング電源装置１の動作例を、タイミング波形図で表したものである。具体的には、この図２において、（Ａ）～（Ｄ）はそれぞれ、前述した駆動信号ＳＧ１～ＳＧ４における電圧波形を示し、（Ｅ），（Ｆ）はそれぞれ、前述した電圧Ｖｐ，Ｖｓにおける電圧波形を示している。なお、この図２における横軸は、時間ｔを示している。

ちなみに、各駆動信号ＳＧ１～ＳＧ４において「Ｈ（ハイ）」状態となる期間が、対応する各スイッチング素子Ｓ１～Ｓ４がオン状態となる期間に相当する。一方、各駆動信号ＳＧ１～ＳＧ４において「Ｌ（ロー）」状態となる期間が、対応する各スイッチング素子Ｓ１～Ｓ４がオフ状態となる期間に相当する。

また、この図２の例では、詳細は後述するが、位相シフト方式によるパルス幅制御の際における位相差φ（駆動信号ＳＧ１，ＳＧ２の間での位相差φ、および、駆動信号ＳＧ３，ＳＧ４の間での位相差φ）を、示している。更に、この図２の例では、駆動信号ＳＧ１，ＳＧ４が同時に「Ｌ」状態となる期間（スイッチング素子Ｓ１，Ｓ４が同時にオフ状態となる期間：第１のデッドタイム）を、デッドタイムＴｄ１４として示している。同様に、この図２の例では、駆動信号ＳＧ２，ＳＧ３が同時に「Ｌ」状態となる期間（スイッチング素子Ｓ２，Ｓ３が同時にオフ状態となる期間：第２のデッドタイム）を、デッドタイムＴｄ２３として示している。加えて、この図２の例では、駆動信号ＳＧ１，ＳＧ２が同時に「Ｈ」状態となる期間（スイッチング素子Ｓ１，Ｓ２が同時にオン状態となる期間：第１のオン期間）を、オン期間Ｔｏｎとして示している。同様に、この図２の例では、駆動信号ＳＧ３，ＳＧ４が同時に「Ｈ」状態となる期間（スイッチング素子Ｓ３，Ｓ４が同時にオン状態となる期間：第２のオン期間）も、オン期間Ｔｏｎとして示している。

また、この図２においては、時間ｔに沿って、８個の状態（図２中に示した「Ｓｔａｔｅ Ａ」～「Ｓｔａｔｅ Ｈ」の各状態）が設定されている。そして、これら８個の状態が順番に（「Ｓｔａｔｅ Ａ」～「Ｓｔａｔｅ Ｈ」の順に）繰り返されることで、スイッチング周期Ｔｓｗ（＝１／ｆｓｗ）およびスイッチング周波数ｆｓｗがそれぞれ、規定されるようになっている（図２参照）。具体的には、例えば図２中に示したタイミングｔ１～ｔ２の期間が、そのようなスイッチング周期Ｔｓｗに対応している。また、このスイッチング周期Ｔｓｗ内には、上記したオン期間Ｔｏｎ（第１のオン期間および第２のオン期間）と、上記したデッドタイムＴｄ１４，Ｔｄ２３（第１のデッドタイムおよび第２のデッドタイム）とが、それぞれ含まれるようになっている（図２参照）。

ここで、図３～図１０はそれぞれ、図２中に示した上記８個の状態（上記した「Ｓｔａｔｅ Ａ」～「Ｓｔａｔｅ Ｈ」の各状態）における動作例を、回路図で表したものである。以下では、これらの各状態における動作例を、図２を参照しつつ、詳細に説明する。なお、これらの図３～図１０においては、前述したようにしてＭＯＳ－ＦＥＴにより構成されたスイッチング素子Ｓ１～Ｓ４について、それらの寄生ダイオードＤ１～Ｄ４と、スイッチング素子Ｓ２，Ｓ３の寄生容量Ｃ２，Ｃ３とをそれぞれ、適宜図示している。

（Ｓｔａｔｅ Ａ）
まず、図３に示した「Ｓｔａｔｅ Ａ」では、スイッチング素子Ｓ１，Ｓ２がそれぞれオン状態に設定されると共に、スイッチング素子Ｓ３，Ｓ４がそれぞれオフ状態に設定されている（図２（Ａ）～図２（Ｄ）参照）。すると、トランス３の１次側には、直流入力電源１０から一次側高圧ラインＬ１Ｈ、スイッチング素子Ｓ１、スイッチング素子Ｓ２、共振インダクタＬｒ、共振コンデンサＣｒ、１次側巻線３１および１次側低圧ラインＬ１Ｌをそれぞれ、この順序で経由して直流入力電源１０へと戻る、１次回路電流（電流Ｉｐ）が流れる。また、この際の電圧Ｖｐの値は、Ｖｐ＝Ｖinとなる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２２から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４２をそれぞれ、この順序で経由して２次側巻線３２２へと戻る、２次回路電流（電流Ｉｓ）が流れる。

（Ｓｔａｔｅ Ｂ）
次いで、図４に示した「Ｓｔａｔｅ Ｂ」では、スイッチング素子Ｓ２がオフ状態となる（図２（Ｂ）参照）。すると、トランス３の１次側には、直流入力電源１０から一次側高圧ラインＬ１Ｈ、スイッチング素子Ｓ１、コンデンサＣｆ、スイッチング素子Ｓ３の寄生容量Ｃ３（後に寄生ダイオードＤ３）、共振インダクタＬｒ、共振コンデンサＣｒ、１次側巻線３１および１次側低圧ラインＬ１Ｌをそれぞれ、この順序で経由して直流入力電源１０へと戻る、１次回路電流（電流Ｉｐ）が流れる。なお、この際に、スイッチング素子Ｓ３の寄生容量Ｃ３からは、電荷が放電されると共に、上記した寄生ダイオードＤ３では、電圧がクランプされた状態となる。また、この際の電圧Ｖｐの値は、Ｖｐ＝（Ｖin／２）となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２２から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４２をそれぞれ、この順序で経由して２次側巻線３２２へと戻る、２次回路電流（電流Ｉｓ）が流れる。

（Ｓｔａｔｅ Ｃ）
続いて、図５に示した「Ｓｔａｔｅ Ｃ」では、スイッチング素子Ｓ３がオン状態となり（図２（Ｃ）参照）、ＺＶＳ（Zero Volt Switching）がなされる。すると、トランス３の１次側には、直流入力電源１０から一次側高圧ラインＬ１Ｈ、スイッチング素子Ｓ１、コンデンサＣｆ、スイッチング素子Ｓ３、共振インダクタＬｒ、共振コンデンサＣｒ、１次側巻線３１および１次側低圧ラインＬ１Ｌをそれぞれ、この順序で経由して直流入力電源１０へと戻る、１次回路電流（電流Ｉｐ）が流れる。また、この際の電圧Ｖｐの値は、Ｖｐ＝（Ｖin／２）となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２２から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４２をそれぞれ、この順序で経由して２次側巻線３２２へと戻る、２次回路電流（電流Ｉｓ）が流れる。

（Ｓｔａｔｅ Ｄ）
そして、図６に示した「Ｓｔａｔｅ Ｄ」では、スイッチング素子Ｓ１がオフ状態となる（図２（Ａ）参照）。すると、トランス３の１次側には、直流入力電源１０から一次側低圧ラインＬ１Ｌ、１次側巻線３１、共振コンデンサＣｒ、共振インダクタＬｒ、スイッチング素子Ｓ３、コンデンサＣｆ、スイッチング素子Ｓ１の寄生ダイオードＤ１および１次側高圧ラインＬ１Ｈをそれぞれ、この順序で経由して直流入力電源１０へと戻る、１次回路電流（電流Ｉｐ）が流れる。つまり、これまでの「Ｓｔａｔｅ Ａ」～「Ｓｔａｔｅ Ｃ」の期間とは、電流Ｉｐの流れる向きが反転することになる。なお、この際に、上記した寄生ダイオードＤ１では、電圧がクランプされた状態となる。また、この際の電圧Ｖｐの値は、Ｖｐ＝（Ｖin／２）となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２１から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４１をそれぞれ、この順序で経由して２次側巻線３２１へと戻る、２次回路電流（電流Ｉｓ）が流れる。つまり、これまでの「Ｓｔａｔｅ Ａ」～「Ｓｔａｔｅ Ｃ」の期間とは、電流Ｉｓの流れる経路が異なるものとなる。

（Ｓｔａｔｅ Ｅ）
次に、図７に示した「Ｓｔａｔｅ Ｅ」では、スイッチング素子Ｓ４がオン状態となる（図２（Ｄ）参照）。すると、トランス３の１次側には、共振インダクタＬｒからスイッチング素子Ｓ３、スイッチング素子Ｓ４、１次側低圧ラインＬ１Ｌ、１次側巻線３１および共振コンデンサＣｒをそれぞれ、この順序で経由して共振インダクタＬｒへと戻る、１次回路電流（電流Ｉｐ）が流れる。また、この際の電圧Ｖｐの値は、Ｖｐ＝０となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２１から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４１をそれぞれ、この順序で経由して２次側巻線３２１へと戻る、２次回路電流（電流Ｉｓ）が流れる。

（Ｓｔａｔｅ Ｆ）
次いで、図８に示した「Ｓｔａｔｅ Ｆ」では、スイッチング素子Ｓ３がオフ状態となる（図２（Ｃ）参照）。すると、トランス３の１次側には、共振インダクタＬｒからスイッチング素子Ｓ２の寄生容量Ｃ２（後に寄生ダイオードＤ２）、コンデンサＣｆ、スイッチング素子Ｓ４、１次側低圧ラインＬ１Ｌ、１次側巻線３１および共振コンデンサＣｒをそれぞれ、この順序で経由して共振インダクタＬｒへと戻る、１次回路電流（電流Ｉｐ）が流れる。なお、この際に、スイッチング素子Ｓ２の寄生容量Ｃ２からは、電荷が放電されると共に、上記した寄生ダイオードＤ２では、電圧がクランプされた状態となる。また、この際の電圧Ｖｐの値は、Ｖｐ＝（Ｖin／２）となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２１から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４１をそれぞれ、この順序で経由して２次側巻線３２１へと戻る、２次回路電流（電流Ｉｓ）が流れる。

（Ｓｔａｔｅ Ｇ）
続いて、図９に示した「Ｓｔａｔｅ Ｇ」では、スイッチング素子Ｓ２がオン状態となり（図２（Ｂ）参照）、ＺＶＳがなされる。すると、トランス３の１次側には、共振インダクタＬｒからスイッチング素子Ｓ２、コンデンサＣｆ、スイッチング素子Ｓ４、１次側低圧ラインＬ１Ｌ、１次側巻線３１および共振コンデンサＣｒをそれぞれ、この順序で経由して共振インダクタＬｒへと戻る、１次回路電流（電流Ｉｐ）が流れる。また、この際の電圧Ｖｐの値は、Ｖｐ＝（Ｖin／２）となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２１から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４１をそれぞれ、この順序で経由して２次側巻線３２１へと戻る、２次回路電流（電流Ｉｓ）が流れる。

（Ｓｔａｔｅ Ｈ）
そして、図１０に示した「Ｓｔａｔｅ Ｈ」では、スイッチング素子Ｓ４がオフ状態となる（図２（Ｄ）参照）。すると、トランス３の１次側には、共振インダクタＬｒから共振コンデンサＣｒ、１次側巻線３１、１次側低圧ラインＬ１Ｌ、スイッチング素子Ｓ４の寄生ダイオードＤ４、コンデンサＣｆおよびスイッチング素子Ｓ２をそれぞれ、この順序で経由して共振インダクタＬｒへと戻る、１次回路電流（電流Ｉｐ）が流れる。つまり、これまでの「Ｓｔａｔｅ Ｅ」～「Ｓｔａｔｅ Ｇ」の期間とは、電流Ｉｐの流れる向きが反転することになる。なお、この際に、上記した寄生ダイオードＤ４では、電圧がクランプされた状態となる。また、この際の電圧Ｖｐの値は、Ｖｐ＝（Ｖin／２）となる（図２（Ｅ）参照）。そして、トランス３の２次側には、２次側巻線３２２から出力ラインＬＯ、出力平滑コンデンサＣout、接地ラインＬＧおよび整流ダイオード４２をそれぞれ、この順序で経由して２次側巻線３２２へと戻る、２次回路電流（電流Ｉｓ）が流れる。つまり、これまでの「Ｓｔａｔｅ Ｅ」～「Ｓｔａｔｅ Ｇ」の期間とは、電流Ｉｓの流れる経路が異なるものとなる。

ここで、例えば図２（Ａ）～図２（Ｄ）中に矢印で示したように、駆動回路５は、スイッチング素子Ｓ１～Ｓ４におけるオン状態の期間（「Ｈ」状態の期間）の開始タイミングまたは停止タイミングをそれぞれ、調整するようにしてもよい。具体的には、駆動回路５は、スイッチング素子Ｓ１，Ｓ４におけるオン状態の期間の開始タイミング（駆動信号ＳＧ１，ＳＧ４の立ち上がりのタイミング）をそれぞれ、調整するようにしてもよい。また、駆動回路５は、スイッチング素子Ｓ２，Ｓ３におけるオン状態の期間の停止タイミング（駆動信号ＳＧ２，ＳＧ３の立ち下がりのタイミング）をそれぞれ、調整するようにしてもよい。ただし、駆動信号ＳＧ１，ＳＧ４の立ち上がりのタイミングを調整した場合、前述したスイッチング周期Ｔｓｗは、駆動信号ＳＧ２，ＳＧ３の立ち上りのタイミングから、次のサイクルにおける駆動信号ＳＧ２，ＳＧ３の立ち上りのタイミングまでの期間により、規定されることになる。そして、駆動回路５は、このようなオン状態の期間の開始タイミングまたは停止タイミングをそれぞれ調整することで、例えば図２（Ｆ）中に矢印で示したように、直流出力電圧Ｖoutの値を制御するようにしてもよい。なお、この図２中に示した直流出力電圧Ｖoutは、整流ダイオード４１，４２における電圧降下を無視した場合となっている。

また、例えば図２に示したように、駆動回路５は、スイッチング素子Ｓ１，Ｓ２が同時にオン状態となるオン期間Ｔｏｎ（第１のオン期間）と、スイッチング素子Ｓ３，Ｓ４が同時にオン状態となるオン期間Ｔｏｎ（第２のオン期間）とが、スイッチング周期Ｔｓｗ内で互いに重ならないように調整してもよい。そして、駆動回路５は、スイッチング周期Ｔｓｗ内における、これらのオン期間Ｔｏｎ（第１および第２のオン期間）同士の時間比率をそれぞれ調整することで、例えば図２（Ｆ）中に矢印で示したように、直流出力電圧Ｖoutの値を制御するようにしてもよい。つまり、図２（Ｅ）の例では、Ｖｐ＝Ｖinとなるオン期間Ｔｏｎの時間比率と、Ｖｐ＝０となるオン期間Ｔｏｎの時間比率とが、それぞれ調整されることで、直流出力電圧Ｖoutの値が制御されることになる。

以上で、図２および図３～図１０に示した、一連の動作（スイッチング周期Ｔｓｗ内でのパルス幅制御）についての説明が、終了となる。

（Ｃ．作用・効果）
続いて、本実施の形態のスイッチング電源装置１における作用および効果について、比較例と比較しつつ詳細に説明する。

（Ｃ－１．比較例）
図１１は、比較例に係るスイッチング電源装置（スイッチング電源装置１０１）の概略構成例を、回路図で表したものである。この比較例のスイッチング電源装置１０１は、従来の一般的な「ＬＬＣ共振型」のＤＣ－ＤＣコンバータとなっている。具体的には、この比較例のスイッチング電源装置１０１は、図１に示した本実施の形態のスイッチング電源装置１において、インバータ回路２、トランス３および駆動回路５の代わりに、インバータ回路１０２、トランス１０３および駆動回路１０５をそれぞれ設けたものに対応している。

このインバータ回路１０２は、本実施の形態のインバータ回路２において、コンデンサＣｆを設けないようにすると共に、互いに直列接続された４つのスイッチング素子Ｓ１～Ｓ４の代わりに、互いに直列接続された２つのスイッチング素子Ｓ１，Ｓ２を設けるようにしたものとなっている。具体的には、１次側高圧ラインＬ１Ｈと接続点Ｐ３との間に、スイッチング素子Ｓ１が配置され、接続点Ｐ３と１次側低圧ラインＬ１Ｌとの間に、スイッチング素子Ｓ２が配置されている。なお、共振インダクタＬｒおよび共振コンデンサＣｒはそれぞれ、インバータ回路２の場合と同様に、上記した接続点Ｐ３とトランス１０３における１次側巻線３１の一端との間において、互いに直列接続されている。

駆動回路１０５は、インバータ回路１０２におけるスイッチング素子Ｓ１，Ｓ２の動作をそれぞれ制御する、スイッチング駆動を行う回路である。具体的には、駆動回路１０５は、スイッチング素子Ｓ１，Ｓ２に対してそれぞれ、駆動信号ＳＧ１，ＳＧ２を個別に供給することで、各スイッチング素子Ｓ１，Ｓ２におけるスイッチング動作（オン・オフ動作）を制御するようになっている。

このような構成の比較例のスイッチング電源装置１０１（一般的な「ＬＬＣ共振型」のＤＣ－ＤＣコンバータ）では、直流出力電圧Ｖoutを安定化させるために、スイッチング周波数ｆｓｗを制御する必要がある。このため、各スイッチング素子Ｓ１，Ｓ２において、ソフトスイッチングが可能な動作範囲が狭くなってしまう。したがって、直流入力電圧Ｖinや直流出力電圧Ｖoutの変動が大きいと、スイッチング周波数ｆｓｗの変動範囲が広くなる。このようにして、例えば、この比較例のように、直流入力電圧Ｖinと直流出力電圧Ｖoutとの比率（入出力電圧比）が大きくなり、動作電圧範囲が広いような場合には、以下のような問題点が生じるおそれがある。

すなわち、まず、この比較例のスイッチング電源装置１０１では、トランス１０３における変成比（巻数比）が大きい（例えば、１６：１程度）ことから、このトランス１０３における１次側巻線３１の巻線数が多くなり、この１次側巻線３１における損失が増大してしまうおそれがある。このようにして、この比較例のスイッチング電源装置１０１では、トランス１０３における１次側巻線３１での損失が増大して、電力損失が増大するおそれがある。

ちなみに、この比較例のスイッチング電源装置１０１では、スイッチング周波数ｆｓｗの変動範囲が広い（例えば、約８００ｋＨｚ～約２ＭＨｚ程度）ことから、各スイッチング素子Ｓ１，Ｓ２において、ソフトスイッチングが困難となり、スイッチング損失が増大する結果、放熱部品等の部材が大型化してしまうおそれもある。つまり、この比較例のスイッチング電源装置１０１では、放熱部品等の部材が大型化して、スイッチング電源装置全体も大型化してしまうおそれもある。加えて、この比較例のスイッチング電源装置１０１では、例えば、負荷９についての軽負荷時や無負荷時に、バースト制御が必要となる。

（Ｃ－２．本実施の形態）
これに対して、本実施の形態のスイッチング電源装置１では、例えば上記比較例のスイッチング電源装置１０１と比較して、例えば以下のような作用および効果が得られる。

すなわち、まず、本実施の形態では、インバータ回路２における回路構成が、コンデンサＣｆを含む前述した構成となっていることで、共振インダクタＬｒおよび共振コンデンサＣｒを含む共振回路に対して印加される電圧（電圧Ｖｐ）が、マルチレベル化される（図２（Ｅ）中のＶｐ＝Ｖin，（Ｖin／２）参照）。これにより、トランス３の変成比を小さく設定することができる（例えば、上記比較例の場合には１６：１であったのが、本実施の形態では８：１と、半分の変成比にすることができる）。その結果、本実施の形態のトランス３では、上記比較例のトランス１０３の場合と比べ、１次側巻線３１における巻線数を少なくすることができ（例えば１／２となり）、１次側巻線３１での損失を低減することができる。

以上のことから、本実施の形態では上記比較例等と比べ、スイッチング電源装置１における電力損失を低減することが可能となる。

また、本実施の形態では、前述したようにして、スイッチング素子Ｓ１～Ｓ４における各スイッチング周波数ｆｓｗが互いに同一かつ一定となるようにして、各スイッチング素子Ｓ１～Ｓ４に対するスイッチング駆動が行われることから、以下のようになる。すなわち、上記した比較例の場合と比べ、各スイッチング素子Ｓ１～Ｓ４でのソフトスイッチングが容易となることから、上記比較例の場合と比べてスイッチング損失が低減され、その結果、放熱部品等の部材の小型化を図ることができる。よって、本実施の形態では上記比較例等と比べ、スイッチング電源装置１の小型化を図ることも可能となる。

また、本実施の形態では、前述したパルス幅制御を行うようにしたので（図２参照）、前述したようにして、直流出力電圧Ｖoutの値を制御することができる。更に、整流ダイオード４１，４２を不連続モードで動作することができ、低ノイズ化を図ることができる。加えて、スイッチング電源装置１の信頼性を向上させることが可能となる。

また、本実施の形態では、各スイッチング素子Ｓ１～Ｓ４の時比率（デューティ比）を固定しつつ、スイッチング素子Ｓ１～Ｓ４同士（駆動信号ＳＧ１～ＳＧ４同士）の位相をシフトさせることで、直流出力電圧Ｖoutの値を制御するようにしたので、直流出力電圧Ｖoutの値を、容易に制御することが可能となる。更に、スイッチング素子Ｓ１～Ｓ４に対する制御（スイッチング駆動）が簡素化し、スイッチング電源装置１の信頼性を向上させることが可能となる。

更に、本実施の形態では、インバータ回路２における共振インダクタＬｒが、トランス３における漏れインダクタンスによって構成されるようにした場合には、共振インダクタＬｒを別個に設ける必要がなくなることから、部品点数を低減することができる。その結果、スイッチング電源装置１における更なる小型化や、低コスト化を図ることが可能となる。

加えて、本実施の形態では、インバータ回路２におけるスイッチング素子Ｓ１～Ｓ４がそれぞれ、ＭＯＳ－ＦＥＴによって構成されるようにしたので、スイッチング周波数ｆｓｗを高くすることができ、部品の小型化を図ることが可能となる。

また、本実施の形態では、整流平滑回路４における整流回路を、センタタップ型の整流回路としたので、例えば後述する変形例１の場合と比べ、整流素子の個数が２つ（整流ダイオード４１，４２）となって、少なくなる。その結果、整流回路の小型化や低損失化、低コスト化を図ることが可能となる。

＜２．変形例＞
続いて、上記実施の形態の変形例（変形例１～３）について説明する。なお、以下では、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

［変形例１］
（構成）
図１２は、変形例１に係るスイッチング電源装置（スイッチング電源装置１Ａ）の概略構成例を、回路図で表したものである。

なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ａとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

この変形例１のスイッチング電源装置１Ａは、実施の形態のスイッチング電源装置１において、トランス３および整流平滑回路４の代わりに、トランス３Ａおよび整流平滑回路４Ａをそれぞれ設けたものに対応しており、他の構成は同様となっている。

トランス３Ａは、１つの１次側巻線３１と、１つの２次側巻線３２とを有している。すなわち、トランス３では、２つの２次側巻線３２１，３２２が設けられていたのに対し、トランス３Ａでは、１つの２次側巻線３２のみが設けられている。この２次側巻線３２では、第１端が、後述する整流平滑回路４Ａ内の接続点Ｐ４に接続され、第２端が、この整流平滑回路４Ａ内の接続点Ｐ５に接続されている。

このトランス３Ａもトランス３と同様に、インバータ回路２によって生成された電圧（マルチレベル化した電圧Ｖｐ）を電圧変換し、２次側巻線３２の端部から交流電圧（電圧Ｖｓ）を出力するようになっている。なお、この場合における、入力電圧に対する出力電圧の電圧変換の度合いは、１次側巻線３１と２次側巻線３２との巻数比、および、前述したスイッチング周期Ｔｓｗに対するオン期間Ｔｏｎの時比率によって、定まる。

整流平滑回路４Ａは、４個の整流ダイオード４１～４４と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４Ａは、整流ダイオード４１～４４を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。すなわち、この整流平滑回路４Ａは、整流平滑回路４において、整流回路の構成を変更したものとなっている。

なお、このような４個の整流ダイオード４１～４４は、本発明における「複数の整流素子」の一具体例に対応している。

この変形例１の整流回路は、実施の形態の整流回路（いわゆる「センタタップ型」の整流回路）とは異なり、いわゆる「ブリッジ型」の整流回路となっている。すなわち、整流ダイオード４１，４３のカソードがそれぞれ、出力ラインＬＯに接続され、整流ダイオード４１のアノードが、接続点Ｐ４において、整流ダイオード４２のカソードおよび２次側巻線３２における前述した第１端に接続されている。また、整流ダイオード４２，４４のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４４のカソードが、接続点Ｐ５において、整流ダイオード４３のアノードおよび２次側巻線３２における前述した第２端に接続されている。

このような構成の整流平滑回路４Ａでは、整流平滑回路４と同様に、整流ダイオード４１～４４を含んで構成される整流回路において、トランス３Ａから出力される交流電圧（電圧Ｖｓ）を整流して出力するようになっている。

（作用・効果）
このような構成からなる変形例１のスイッチング電源装置１Ａにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。

また、特にこの変形例１では、整流平滑回路４Ａにおける整流回路を、ブリッジ型の整流回路としたので、例えば上記実施の形態の場合と比べ、トランス３Ａにおける巻線数（２次側巻線）の個数が１つ（２次側巻線３２）となって、少なくなる。その結果、トランス３Ａの小型化や低損失化を図ることが可能となる。

［変形例２，３］
変形例２，３に係るスイッチング電源装置（スイッチング電源装置１Ｂ，１Ｃ）はそれぞれ、上記した実施の形態および変形例１において、整流平滑回路４，４Ａ内の整流回路をそれぞれ、以下説明するように、いわゆる同期整流回路としたものとなっている。

なお、実施の形態および変形例１と同様に、直流入力電源１０と、これらのスイッチング電源装置１Ｂまたはスイッチング電源装置１Ｃとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

このような変形例２，３における同期整流回路では、整流ダイオード４１，４２（変形例２の場合）や整流ダイオード４１～４４（変形例３の場合）がそれぞれ、ＭＯＳ－ＦＥＴにより構成されている。そして、これらの同期整流回路では、このＭＯＳ－ＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳ－ＦＥＴ自身もオン状態となる（同期整流を行う）ように、制御されるようになっている。

このような構成からなる変形例２，３のスイッチング電源装置１Ｂ，１Ｃにおいても、基本的には、実施の形態や変形例１のスイッチング電源装置１，１Ａと同様の作用により、同様の効果を得ることが可能である。

また、特にこれらの変形例２，３では、整流回路における複数の整流素子（整流ダイオード）がそれぞれ、ＭＯＳ－ＦＥＴによって構成されており、この整流回路が同期整流回路になっているようにしたので、以下のようになる。すなわち、このような同期整流回路によって、整流時の導通損失が低減されることから、整流回路の小型化や低損失化を図ることが可能となる。

＜３．その他の変形例＞
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。

例えば、上記実施の形態等では、インバータ回路の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、インバータ回路として他の構成のものを用いるようにしてもよい。具体的には、例えば、互いに直列接続されている、共振インダクタＬｒと共振コンデンサＣｒと１次側巻線３１との配置関係については、実施の形態等で説明した配置関係には限られず、互いに順不同となっていてもよい。

また、上記実施の形態等では、トランス（１次側巻線および２次側巻線）の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、トランス（１次側巻線および２次側巻線）として他の構成のものを用いるようにしてもよい。

更に、上記実施の形態等では、整流平滑回路（整流回路および平滑回路）の構成を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、整流平滑回路（整流回路および平滑回路）として他の構成のものを用いるようにしてもよい。

加えて、上記実施の形態等では、駆動回路による各スイッチング素子の動作制御（スイッチング駆動）の手法を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、スイッチング駆動の手法として、他の手法を用いるようにしてもよい。具体的には、例えば、前述したパルス幅制御の手法や、電圧Ｖｐのマルチレベル化の手法等については、上記実施の形態等の手法には限られず、他の手法を用いるようにしてもよい。

また、上記実施の形態等では、本発明に係るスイッチング電源装置の一例として、ＤＣ－ＤＣコンバータを挙げて説明したが、本発明は、例えばＡＣ－ＤＣコンバータなどの、他の種類のスイッチング電源装置にも適用することが可能である。

更に、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。

１，１Ａ…スイッチング電源装置、１０…直流入力電源、２…インバータ回路、３，３Ａ…トランス、３１…１次側巻線、３２，３２１，３２２…２次側巻線、４，４Ａ…整流平滑回路、４１，４２，４３，４４…整流ダイオード、５…駆動回路、９…負荷、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌ１Ｈ…１次側高圧ライン、Ｌ１Ｌ…１次側低圧ライン、Ｌ２１，Ｌ２２…接続ライン、ＬＯ…出力ライン、ＬＧ…接地ライン、Ｖin…直流入力電圧、Ｖout…直流出力電圧、Ｖｐ，Ｖｓ（Ｖｓ１，Ｖｓ２）…電圧、Ｉｐ，Ｉｓ…電流、Ｃin…入力平滑コンデンサ、Ｃout…出力平滑コンデンサ、Ｓ１～Ｓ４…スイッチング素子、ＳＧ１～ＳＧ４…駆動信号、Ｃｆ…コンデンサ、Ｃ２，Ｃ３…寄生容量、Ｄ１～Ｄ４…寄生ダイオード、Ｌｒ…共振インダクタ（漏れインダクタンス）、Ｃｒ…共振コンデンサ、Ｐ１～Ｐ５…接続点、Ｐ６…センタタップ、ｔ…時間、ｔ１，ｔ２…タイミング、Ｔｓｗ…スイッチング周期、ｆｓｗ…スイッチング周波数、φ…位相差、Ｔｄ１４，Ｔｄ２３…デッドタイム、Ｔｏｎ…オン期間。

Claims (9)

1. 入力電圧が入力される入力端子対と、
   出力電圧が出力される出力端子対と、
   １次側巻線および２次側巻線を有するトランスと、
   前記入力端子対と前記１次側巻線との間に配置されており、第１ないし第４のスイッチング素子と、第１のコンデンサと、共振インダクタと、共振コンデンサと、を含んで構成されたインバータ回路と、
   前記出力端子対と前記２次側巻線との間に配置されており、複数の整流素子を有する整流回路と、第２のコンデンサを有する平滑回路と、を含んで構成された整流平滑回路と、
   前記インバータ回路における前記第１ないし第４のスイッチング素子の動作をそれぞれ制御するスイッチング駆動を行う駆動部と
   を備え、
   前記第１ないし第４のスイッチング素子は、前記入力端子対間において、この順序で互いに直列接続されており、
   前記第１のコンデンサは、前記第１および第２のスイッチング素子同士の接続点である第１の接続点と、前記第３および第４のスイッチング素子同士の接続点である第２の接続点と、の間に配置されており、
   前記共振インダクタ、前記共振コンデンサおよび前記１次側巻線は、前記第２および第３のスイッチング素子同士の接続点である第３の接続点と、前記入力端子対のうちのいずれか一方の入力端子との間において、互いに順不同で直列接続されており、
   前記スイッチング駆動の際のスイッチング周期内に、
   前記第１および第２のスイッチング素子が同時にオン状態となる期間である、第１のオン期間と、
   前記第３および第４のスイッチング素子が同時にオン状態となる期間である、第２のオン期間と、
   前記第１および第４のスイッチング素子が同時にオフ状態となる期間である、第１のデッドタイムと、
   前記第２および第３のスイッチング素子が同時にオフ状態となる期間である、第２のデッドタイムとが、
   それぞれ含まれており、
   前記駆動部は、
   前記第１のオン期間と前記第２のオン期間とが、前記スイッチング周期内において互いに重ならないようにすると共に、
   前記スイッチング周期内における、前記第１のオン期間の時間比率と前記第２のオン期間の時間比率とを、それぞれ調整することにより、
   前記出力電圧の値を制御する
   スイッチング電源装置。
2. 前記駆動部は、前記第１ないし第４のスイッチング素子における各スイッチング周波数が、互いに同一かつ一定となるように、前記スイッチング駆動を行う
   請求項１に記載のスイッチング電源装置。
3. 前記共振インダクタが、前記トランスにおける漏れインダクタンスにより構成されている
   請求項１または請求項２に記載のスイッチング電源装置。
4. 前記第１ないし第４のスイッチング素子がそれぞれ、ＭＯＳ－ＦＥＴにより構成されている
   請求項１ないし請求項３のいずれか１項に記載のスイッチング電源装置。
5. 前記整流回路が、センタタップ型の整流回路である
   請求項１ないし請求項４のいずれか１項に記載のスイッチング電源装置。
6. 前記整流回路が、ブリッジ型の整流回路である
   請求項１ないし請求項４のいずれか１項に記載のスイッチング電源装置。
7. 前記複数の整流素子がそれぞれ、ＭＯＳ－ＦＥＴにより構成されており、前記整流回路が、同期整流回路となっている
   請求項１ないし請求項６のいずれか１項に記載のスイッチング電源装置。
8. 前記駆動部は、前記第１ないし第４のスイッチング素子におけるオン状態の期間の開始タイミングまたは停止タイミングをそれぞれ調整することにより、前記出力電圧の値を制御する
   請求項１ないし請求項７のいずれか１項に記載のスイッチング電源装置。
9. 請求項１ないし請求項８のいずれか１項に記載のスイッチング電源装置と、
   前記入力端子対に対して前記入力電圧を供給する電源と
   を備えた電力供給システム。

Images