[go: up one dir, main page]

JP7292529B1 - ドハティ増幅器 - Google Patents

ドハティ増幅器 Download PDF

Info

Publication number
JP7292529B1
JP7292529B1 JP2022552515A JP2022552515A JP7292529B1 JP 7292529 B1 JP7292529 B1 JP 7292529B1 JP 2022552515 A JP2022552515 A JP 2022552515A JP 2022552515 A JP2022552515 A JP 2022552515A JP 7292529 B1 JP7292529 B1 JP 7292529B1
Authority
JP
Japan
Prior art keywords
amplifier
circuit
output
input signal
doherty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022552515A
Other languages
English (en)
Other versions
JPWO2023203738A5 (ja
JPWO2023203738A1 (ja
Inventor
優治 小松崎
拓真 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7292529B1 publication Critical patent/JP7292529B1/ja
Publication of JPWO2023203738A1 publication Critical patent/JPWO2023203738A1/ja
Publication of JPWO2023203738A5 publication Critical patent/JPWO2023203738A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

ドハティ増幅器（１０００）は、入力信号の電力に応じて増幅動作に寄与する増幅器の数が変化するドハティ増幅器であって、少なくとも４以上の複数の増幅器（１，２，３，４）を備え、複数の増幅器は、入力信号の周波数に応じて、増幅動作に寄与する順番が異なるように構成されている。

Description

本開示技術は、ドハティ増幅器に関する。
近年、通信量の劇的な増大を受け、例えば第５世代の移動通信基地局用増幅器には６ｄＢ以上のＰＡＰＲ（ｐｅａｋ ｔｏ ａｖｅｒａｇｅ ｐｏｗｅｒ ｒａｔｉｏ）を持つ信号を高効率に増幅できること、加えて基地局の小型化・低コスト化などの観点から複数バンドに対応し広帯域に動作することが求められている。通信用信号を高効率に増幅する増幅器として、ドハティ増幅器が提案されている。ドハティ増幅器は、キャリア増幅器とピーク増幅器の２台の増幅器を並列に接続し、キャリア増幅器の出力側に９０度線路を装荷することで負荷変調を行い、出力電力が飽和出力より低いバックオフ動作点での高効率動作を実現する。
しかしながら、一般的なドハティ増幅器は、動作原理上６ｄＢ程度のＰＡＰＲを持つ信号にしか対応できず、例えば１０ｄＢのＰＡＰＲを持つ信号など、６ｄＢを大きく上回るＰＡＰＲを持つ信号に対しては、効率の低い動作になる。
これに対し、特許文献１には、キャリア増幅器とピーク増幅器に加えて、第２のピーク増幅器を備えた、ドハティ増幅器が開示されている。
具体的には、特許文献１のドハティ増幅器は、ある中心周波数で、３つのうち１つの増幅器がキャリア増幅器、残り２つのうち１つが第１のピーク増幅器、残る１つが第２のピーク増幅器として動作し、ピーク増幅器を電力に対して２段構えにすることで、キャリア増幅器の負荷変調の範囲を６ｄＢ以上に拡大し、６ｄＢ以上のＰＡＰＲ信号に対して効率を改善する。
特表２０１１－５０７４４５号公報
しかしながら、特許文献１のドハティ増幅器は、中心周波数でしか負荷変調が成立せず、その結果、各増幅器の役割が固定され、中心周波数近傍でしかバックオフ時の高効率動作が成立しない。このため、広帯域化を図ることができないという課題があった。
本開示は、上記課題を解決するもので、６ｄＢを上回るバックオフ時においても、広帯域に高効率動作するドハティ増幅器を提供することを目的とする。
本開示のドハティ増幅器は、
入力信号の電力に応じて増幅動作に寄与する増幅器の数が変化するドハティ増幅器であって、
少なくとも４以上の複数の増幅器と、
前記複数の増幅器の出力を合成する合成回路と、
を備え、
前記複数の増幅器は、並列であり、
第１の増幅器と、第２の増幅器と、第３の増幅器と、第４の増幅器とを含み構成され、
前記入力信号の周波数に応じて、増幅動作に寄与する順番が異なり、
前記合成回路は、
前記第１の増幅器の出力端子に接続される中心周波数における電気長が９０度の第１の出力回路と、
前記第２の増幅器の出力端子に接続される中心周波数における電気長が１８０度の第２の出力回路と、
前記第３の増幅器の出力端子に接続される中心周波数における電気長が９０度の第３の出力回路と、
前記第４の増幅器の出力端子に接続される中心周波数における電気長が１８０度の第４の出力回路と、を備え、
中心周波数においては、前記入力信号が小電力である場合に前記第３の増幅器が動作し、前記入力信号が中電力である場合に前記第１の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第２の増幅器および前記第４の増幅器が動作に加わり、
第１の周波数群においては、前記入力信号が小電力である場合に前記第１の増幅器が動作し、前記入力信号が中電力である場合に前記第３の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第２の増幅器および前記第４の増幅器が動作に加わり、
第２の周波数群においては、前記入力信号が小電力である場合に前記第２の増幅器が動作し、前記入力信号が中電力である場合に前記第４の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第１の増幅器および前記第３の増幅器が動作に加わり、
第３の周波数群においては、前記入力信号が小電力である場合に前記第４の増幅器が動作し、前記入力信号が中電力である場合に前記第２の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第１の増幅器および前記第３の増幅器が動作に加わり、
増幅動作するように制御される、
、ように構成した。
本開示によれば、６ｄＢを上回るバックオフ時においても、広帯域に高効率動作するドハティ増幅器を提供することができる、という効果を奏する。
図１は、本開示に係る実施の形態１におけるドハティ増幅器の構成を示した図である。 図２は、本開示に係る実施の形態１におけるドハティ増幅器の第１の増幅器と第１の出力回路および第３の増幅器と第３の出力回路の構成を示した図である。 図３は、本開示に係る実施の形態１におけるドハティ増幅器の第２の増幅器と第２の出力回路および第４の増幅器と第４の出力回路の構成を示した図である。 図４は、本開示に係るドハティ増幅器の構成の概念を示した図である。 図５は、本開示に係る実施の形態１における増幅器の小電力領域の負荷の変成を示した図である。 図６は、本開示に係る実施の形態１における増幅器の中電力領域の負荷の変成を示した図である。 図７は、本開示に係る実施の形態１における増幅器の大電力領域の負荷の変成を示した図である。 図８は、本開示に係るドハティ増幅器における、周波数と動作電力領域に対して増幅動作する増幅器の関係を示した表である。 図９は、本開示に係る実施の形態２におけるドハティ増幅器の構成を示した図である。 図１０は、本開示に係る実施の形態３におけるドハティ増幅器の各増幅器の構成を示した図である。 図１１は、本開示に係る実施の形態４におけるドハティ増幅器の各増幅器の構成を示した図である。 図１２は、本開示に係る実施の形態６におけるドハティ増幅器の各増幅器の構成を示した図である。 図１３は、本開示に係る実施の形態７におけるドハティ増幅器の各増幅器の構成を示した図である。
以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
本開示に係るドハティ増幅器の一構成例を説明する。
図１は、本開示に係る実施の形態１におけるドハティ増幅器１０００Ａの構成を示した図である。
図２は、本開示に係る実施の形態１におけるドハティ増幅器１０００Ａの第１の増幅器と第１の出力回路および第３の増幅器と第３の出力回路の構成を示した図である。
図３は、本開示に係る実施の形態１におけるドハティ増幅器１０００Ａの第２の増幅器と第２の出力回路および第４の増幅器と第４の出力回路の構成を示した図である。
図４は、本開示に係るドハティ増幅器１０００の構成の概念を示した図である。
本開示に係るドハティ増幅器１０００Ａは、入力信号の電力に応じて増幅動作に寄与する増幅器の数が変化するドハティ増幅器である。
ドハティ増幅器１０００Ａは、少なくとも４以上の複数の増幅器を備える。
なお、図においては、ドハティ増幅器１０００Ａにおいて、４個の増幅器を備えた構成を示しているが、増幅器の数は、図示した数に限定されない。
ドハティ増幅器１０００Ａにおいて、複数の増幅器は、入力信号の周波数に応じて、増幅動作に寄与する順番が異なる、ように構成されている。
ドハティ増幅器１０００Ａは、さらに、合成回路２７を備える。
合成回路２７は、複数の増幅器の出力を合成する。
合成回路２７は、複数の増幅器の出力を段階的に合成するトーナメント型の合成回路である。また、合成回路２７は、各合成点から見て非対称な構成の回路である。
具体的には、図１に示す合成回路２７は、例えば、４個の増幅器の出力を２個ずつ段階的に合成するトーナメント型の合成回路である。また、合成回路２７は、２個の出力を合成する各合成点から見て非対称な構成の回路である。
このような合成回路２７により、本開示に係るドハティ増幅器においては、複数の増幅器のうちの起動する増幅器の数に応じた負荷変調を生じさせることができる。
後述する詳細な回路の説明においては、４個の増幅器を備えたドハティ増幅器を代表して説明する。４個より多い増幅器の場合は、４個の増幅器の場合の考え方と同様の考え方を適用し、複数の増幅器の出力を段階的に合成するトーナメント型の合成回路であって、各合成点から見て非対称な構成の合成回路を備えるように構成することで、本開示に係るドハティ増幅器を実現できる。
ドハティ増幅器１０００Ａにおける複数の増幅器を４個の増幅器で構成する場合、複数の増幅器は、図に示すように、第１の増幅器１と、第２の増幅器２と、第３の増幅器３と、第４の増幅器４とから構成されている。
ドハティ増幅器１０００Ａは、入力信号の電力レベルに応じて、動作する増幅器の数が変化するような回路構成を有する。
ドハティ増幅器１０００Ａにおいては、入力信号の電力が小電力、中電力、および、大電力といった少なくとも３つの段階の電力レベルに応じて、動作する増幅器の数が変化する。
図に示すドハティ増幅器１０００Ａにおいては、入力信号が小電力である場合、複数の増幅器のうちの１個の増幅器が動作する。
図に示すドハティ増幅器１０００Ａにおいては、入力信号が中電力である場合、複数の増幅器のうちの２個の増幅器が動作する。
図に示すドハティ増幅器１０００Ａにおいては、入力信号が大電力である場合、複数の増幅器の全てである４個の増幅器が動作する。
実施の形態１に係るドハティ増幅器１０００Ａについて、詳細に説明する。
図１に示すドハティ増幅器１０００Ａは、第１の信号源１４、第１の入力整合回路（ＩＭＮ）２２、第１の増幅器１、第２の信号源１５、第２の入力整合回路（ＩＭＮ）２３、第２の増幅器２、第３の信号源１６、第３の入力整合回路（ＩＭＮ）２４、第３の増幅器３、第４の信号源１７、第４の入力整合回路（ＩＭＮ）２５、第４の増幅器４、第１の小分岐合成回路１９、第２の小分岐合成回路２０、大分岐合成回路２１、出力整合回路２６、および、出力端子１８を備える。
図１に示すドハティ増幅器１０００Ａにおける合成回路２７は、第１の小分岐合成回路１９、第２の小分岐合成回路２０、大分岐合成回路２１、および、出力整合回路２６から構成されている。
第１の小分岐合成回路１９は、第１の増幅器の出力と第２の増幅器の出力とを束ねて出力する。
第２の小分岐合成回路２０は、第３の増幅器の出力と第４の増幅器の出力とを束ねて出力する。
大分岐合成回路２１は、第１の小分岐合成回路の出力と第２の小分岐合成回路の出力とを束ねて出力する。
第１の小分岐合成回路１９は、第１の出力回路５と第２の出力回路６で構成され、第１の出力回路５と第２の出力回路６は、第１の小分岐合成回路の合成点９で接続される。第２の小分岐合成回路２０は、第３の出力回路７と第４の出力回路８で構成され、第３の出力回路７と第４の出力回路８は、第２の小分岐合成回路の合成点１０で接続される。大分岐合成回路２１は、第５の出力回路１１と第６の出力回路１２で構成され、第５の出力回路１１と第６の出力回路１２は、大分岐合成回路の合成点１３で接続される。
第１の信号源１４は、第１の入力整合回路２２を介して第１の増幅器１の入力信号を生成する信号源である。第２の信号源１５は、第２の入力整合回路２３を介して第２の増幅器２の入力信号を生成する信号源である。第３の信号源１６は、第３の入力整合回路２４を介して第３の増幅器３の入力信号を生成する信号源である。第４の信号源１７は、第４の入力整合回路２５を介して第４の増幅器４の入力信号を生成する信号源である。第１の信号源１４及び第２の信号源１５、第３の信号源１６、第４の信号源１７には、例えば、直行変調器、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｏｒ）、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅ）などが用いられる。
すなわち、第１の信号源１４、第２の信号源１５、第３の信号源１６、および、第４の信号源１７といった複数の信号源は、それぞれ異なる増幅器ごとに接続されている。
第１の信号源１４、第２の信号源１５、第３の信号源１６、および、第４の信号源１７は同期され、増幅器全体の出力電力に対する入力信号の振幅の関係性、動作モードが制御できる。
第１の入力整合回路２２は、第１の増幅器１の入力整合を行う整合回路である。第１の入力整合回路２２は、第１の信号源１４と第１の増幅器１とに接続される。第１の入力整合回路２２には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第１の増幅器１は、第１の入力整合回路２２が出力した入力信号を増幅する増幅器である。第１の増幅器１の入力端子は第１の入力整合回路２２に接続され、第１の増幅器１の出力端子は第１の出力回路５に接続される。第１の増幅器１のトランジスタには、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏ－Ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などが用いられる。より具体的には、第１の増幅器１は、図２に示す増幅器３０に相当し、入力容量３１と電流源３２、出力容量３３で構成されるものが例としてあげられるが、これらの構成に限定されるものではない。
第１の出力回路５は、第１の増幅器１の電流源３２に対する出力負荷を変調する回路である。第１の出力回路５の入力は、第１の増幅器１の出力端子に接続され、第１の出力回路５の出力は第１の小分岐合成回路の合成点９に接続される。より具体的には、第１の出力回路５は、図２に示す出力回路３４に相当し、第１の増幅器１の出力容量３３と出力線路３５、容量３６で構成されるものとするが、これらの構成に限定されるものではない。
第２の入力整合回路２３は、第２の増幅器２の入力整合を行う整合回路である。第２の入力整合回路２３は、第２の信号源１５と第２の増幅器２とに接続される。第２の入力整合回路２３には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第２の増幅器２は、第２の入力整合回路２３が出力した入力信号を増幅する増幅器である。第２の増幅器２の入力端子は第２の入力整合回路２３に接続され、第２の増幅器２の出力端子は第２の出力回路６に接続される。第２の増幅器２のトランジスタには、例えば、ＦＥＴ、ＨＢＴ、ＨＥＭＴなどが用いられる。より具体的には、第２の増幅器２は、図３に示す増幅器４０に相当し、入力容量４１と電流源４２、出力容量４３で構成されるものが例としてあげられるが、これらの構成に限定されるものではない。
第２の出力回路６は、第２の増幅器２の電流源４２に対する出力負荷を変調する回路である。第２の出力回路６の入力は、第２の増幅器２の出力端子に接続され、第２の出力回路６の出力は第１の小分岐合成回路の合成点９に接続される。より具体的には、第２の出力回路６は、図３に示す出力回路４４に相当し、第２の増幅器２の出力容量４３、出力線路４５、容量４６、および、出力線路４７で構成されるものとするが、これらの構成に限定されるものではない。
第３の入力整合回路２４は、第３の増幅器３の入力整合を行う整合回路である。第３の入力整合回路２４は、第３の信号源１６と第３の増幅器３とに接続される。第３の入力整合回路２４には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第３の増幅器３は、第３の入力整合回路２４が出力した入力信号を増幅する増幅器である。第３の増幅器３の入力端子は第３の入力整合回路２４に接続され、第３の増幅器３の出力端子は第３の出力回路７に接続される。第３の増幅器３のトランジスタには、例えば、ＦＥＴ、ＨＢＴ、ＨＥＭＴなどが用いられる。より具体的には、第３の増幅器３は、図２に示す増幅器３０に相当し、入力容量３１と電流源３２、出力容量３３で構成されるものが例としてあげられるが、これらの構成に限定されるものではない。
第３の出力回路７は、第３の増幅器３の電流源３２に対する出力負荷を変調する回路である。第３の出力回路７の入力は、第３の増幅器３の出力端子に接続され、第３の出力回路７の出力は第２の小分岐合成回路の合成点１０に接続される。より具体的には、第３の出力回路７は、図２に示す出力回路３４に相当し、第３の増幅器３の出力容量３３と出力線路３５、容量３６で構成されるものとするが、これらの構成に限定されるものではない。
第４の入力整合回路２５は、第４の増幅器４の入力整合を行う整合回路である。第４の入力整合回路２５は、第４の信号源１７と第４の増幅器４とに接続される。第４の入力整合回路２５には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第４の増幅器４は、第４の入力整合回路２５が出力した入力信号を増幅する増幅器である。第４の増幅器４の入力端子は第４の入力整合回路２５に接続され、第４の増幅器４の出力端子は第４の出力回路８に接続される。第４の増幅器４のトランジスタには、例えば、ＦＥＴ、ＨＢＴ、ＨＥＭＴなどが用いられる。より具体的には、第４の増幅器４は、図３に示す増幅器４０に相当し、入力容量４１と電流源４２、出力容量４３で構成されるものが例としてあげられるが、これらの構成に限定されるものではない。
第４の出力回路８は、第４の増幅器４の電流源４２に対する出力負荷を変調する回路である。第４の出力回路８の入力は、第４の増幅器４の出力端子に接続され、第４の出力回路８の出力は第２の小分岐合成回路の合成点１０に接続される。より具体的には、第４の出力回路８は、図３に示す出力回路４４に相当し、第２の増幅器２の出力容量４３と出力線路４５、容量４６、出力線路４７で構成されるものとするが、これらの構成に限定されるものではない。
第１の小分岐合成回路１９は、第１の出力回路５を経由した第１の増幅器１の出力と、第２の出力回路６を経由した第２の増幅器２の出力とを、合成して出力する回路である。説明のため、第１の出力回路５と第２の出力回路６の電力が合成される点を、第１の小分岐合成回路の合成点９としている。
第２の小分岐合成回路２０は、第３の出力回路７を経由した第３の増幅器３の出力と、第４の出力回路８を経由した第４の増幅器４の出力とを、合成して出力する回路である。説明のため、第３の出力回路７と第４の出力回路８の電力が合成される点を、第２の小分岐合成回路の合成点１０としている。
大分岐合成回路２１は、第１の小分岐合成回路の合成点９に対する出力負荷を変調する第５の出力回路１１と、第２の小分岐合成回路の合成点１０に対する出力負荷を変調する第６の出力回路１２とで構成され、第５の出力回路１１を経由した第１の小分岐合成回路の合成点９の出力と、第６の出力回路１２を経由した第２の小分岐合成回路の合成点１０の出力とを、合成して出力する回路である。説明のため、第５の出力回路１１と第６の出力回路１２の電力が合成される点を、大分岐合成回路の合成点１３としている。
出力整合回路２６は、大分岐合成回路の合成点１３のインピーダンスを出力端子１８の負荷に整合する回路である。出力整合回路２６には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第１の出力回路５および第２の出力回路６は電気長が互いに異なる回路を備える。中心周波数で、第１の出力回路５の電気長は９０度、第２の出力回路６の電気長は１８０度となる。
加えて、第１の出力回路５および第２の出力回路６の等価的なインピーダンスは、第１の増幅器１の飽和出力時の出力抵抗（負荷）に一致する。この場合、出力線路３５と出力線路４５は、電気長が９０度より短く、特性インピーダンスが増幅器の出力抵抗より高い。出力線路４７は、電気長が９０度で、特性インピーダンスが出力抵抗と一致する。容量３６は第１の増幅器１の出力容量３３に一致し、容量４６は第２の増幅器２の出力容量４３に一致する。
第３の出力回路７および第４の出力回路８は電気長が互いに異なる回路を備える。中心周波数で、第３の出力回路７の電気長は９０度、第４の出力回路８の電気長は１８０度となる。
加えて、第３の出力回路７および第４の出力回路８の等価的なインピーダンスは、第３の増幅器３の飽和出力時の出力抵抗（負荷）に一致する。この場合、出力線路３５と出力線路４５は、電気長が９０度より短く、特性インピーダンスが増幅器の出力抵抗より高い。出力線路４７は、電気長が９０度で、特性インピーダンスが出力抵抗と一致する。容量３６は第１の増幅器１の出力容量３３に一致し、容量４６は第２の増幅器２の出力容量４３に一致する。
第５の出力回路１１および第６の出力回路１２は電気長が互いに異なる回路を備える。中心周波数で、第５の出力回路１１の電気長は９０度、第６の出力回路１２の電気長は１８０度の整数倍となる。
加えて、第５の出力回路１１および第６の出力回路１２の等価的なインピーダンスは、第１の増幅器１の飽和出力時の出力抵抗（負荷）の半分に一致する。
第１の増幅器１の出力と、第２の増幅器２の出力と、第３の増幅器３の出力と、第４の増幅器４の出力とは、第１の小分岐合成回路１９と、第２の小分岐合成回路２０と、大分岐合成回路２１とを経由して、いずれの経路でもアイソレーションはされない。
ドハティ増幅器１０００Ａは、図１に示すように、バイアス設定回路９５Ａを備えていてもよい。
図１に示すバイアス設定回路９５Ａが備えられている場合、バイアス設定回路９５Ａは、いわゆる電源装置である。４個の増幅器を含むドハティ増幅器１０００Ａである場合において、具体的には、電源装置は例えば４ｃｈのＤＣ安定電源またはＤＣ－ＤＣコンバータである。この電源装置としての電源９０Ａは、４ｃｈ電源でも、独立した４つの電源でも構わない。電源装置の構成は、少なくとも各増幅器のバイアス電圧を変更するように制御できる構成であればよく、これを実現できる範囲内の構成を含む。
実施の形態１におけるバイアス設定回路９５Ａでは、例えば外部からの信号に基づいて各増幅器のバイアスが予め設定されている。すなわち、図１に示すバイアス設定回路９５Ａにより、第１の増幅器、第２の増幅器、第３の増幅器、および、第４の増幅器に対するバイアスが予め設定される。
さらに具体的には、実施の形態１においては、バイアス設定回路９５Ａにより、第１の増幅器１と、第２の増幅器２と、第３の増幅器３と、第４の増幅器４のゲートバイアスは、閾値（閾値電圧Ｖｔｈ）近傍にバイアスされている。すなわち、複数の増幅器それぞれにおけるバイアスは、当該増幅器の閾値電圧Ｖｔｈに固定されている。この場合、入力信号の有無で増幅器のＯｎ／Ｏｆｆが切り替えられることになる。
第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４の電気的な特性（出力抵抗および振幅）は同じとする。
まず始めに、接続構成について説明する。
第１の信号源１４の出力は、第１の入力整合回路２２に接続される。第１の入力整合回路２２の出力は、第１の増幅器１の入力に接続される。第１の増幅器１の出力は、第１の出力回路５の入力に接続される。第１の出力回路５の出力は、第１の小分岐合成回路の合成点９に接続される。
第２の信号源１５の出力は、第２の入力整合回路２３に接続される。第２の入力整合回路２３の出力は、第２の増幅器２の入力に接続される。第２の増幅器２の出力は、第２の出力回路６の入力に接続される。第２の出力回路６の出力は、第１の小分岐合成回路の合成点９に接続される。
第１の小分岐合成回路の合成点９は、第５の出力回路１１の入力に接続される。第５の出力回路１１の出力は、大分岐合成回路の合成点１３に接続される。
第３の信号源１６の出力は、第３の入力整合回路２４に接続される。第３の入力整合回路２４の出力は、第３の増幅器３の入力に接続される。第３の増幅器３の出力は、第３の出力回路７の入力に接続される。第３の出力回路７の出力は、第２の小分岐合成回路の合成点１０に接続される。
第４の信号源１７の出力は、第４の入力整合回路２５に接続される。第４の入力整合回路２５の出力は、第４の増幅器４の入力に接続される。第４の増幅器４の出力は、第４の出力回路８の入力に接続される。第４の出力回路８の出力は、第２の小分岐合成回路の合成点１０に接続される。
第２の小分岐合成回路の合成点１０は、第６の出力回路１２の入力に接続される。第６の出力回路１２の出力は、大分岐合成回路の合成点１３に接続される。
大分岐合成回路の合成点１３は、出力整合回路２６に接続される。出力整合回路２６の出力は、出力端子１８に接続される。
ここで、４個以上の増幅器を備えたドハティ増幅器１０００の構成の概念を説明する。
図４に示すドハティ増幅器１０００は、増幅器２００Ａ、増幅器２００Ｂ、大分岐合成回路２２１、出力整合回路２２６、および、出力端子１８を備えている。
増幅器２００Ａまたは増幅器２００Ｂはそれぞれ、例えば上述した第１の増幅器１、第２の増幅器２、第３の増幅器３、第４の増幅器４、第１の出力回路５、第２の出力回路６、第３の出力回路７、第４の出力回路８、第１の小分岐合成回路の合成点９、第２の小分岐合成回路の合成点１０、第５の出力回路１１、第６の出力回路１２、大分岐合成回路の合成点１３、第１の信号源１４、第２の信号源１５、第３の信号源１６、第４の信号源１７、出力端子１８、第１の小分岐合成回路１９、第２の小分岐合成回路２０、大分岐合成回路２１、第１の入力整合回路２２、第２の入力整合回路２３、第３の入力整合回路２４、および、第４の入力整合回路２５、からなる構成を、増幅器とみなしたものである。なお、増幅器２００Ａまたは増幅器２００Ｂは、それぞれが備える増幅器の数が互いに異なる構成であってもよい。
図４に示す大分岐合成回路２２１は、上述した大分岐合成回路２１と同様の機能を実現する回路であり、増幅器２００Ａの出力および増幅器２００Ｂの出力とそれぞれ接続し、増幅器２００Ａの出力と増幅器２００Ｂの出力とを合成して出力する回路である。
図４に示す出力整合回路２２６は、上述した出力整合回路２６と同様の機能を実現する回路であり、大分岐合成回路２２１の合成点と接続し、出力整合回路２２６の出力は、出力端子１８に接続される。
このような考え方により、複数の増幅器の出力を段階的に合成するトーナメント型の合成回路であり、各合成点から見て非対称な構成の合成回路を備えるように構成することで本開示に係るドハティ増幅器を実現できる。
なお、図４の説明においては、バイアス設定回路（または、後述するバイアス制御回路）に相当する構成についての説明を省略している。
次に、図１に示したドハティ増幅器１０００Ａの動作について説明する。
本増幅器は、出力電力に対して、その増幅動作が、飽和出力から６ｄＢバックオフ近傍までの大電力領域と、６ｄＢバックオフ近傍から１２ｄＢバックオフ近傍までの中電力領域と、１２ｄＢバックオフ近傍以下の小電力領域に分けられる。さらに、周波数に応じて、小電力領域は４つの増幅器のうちいずれか１つの増幅器が動作し、中電力領域は前記小電力領域で動作している増幅器に加えて残る３つの増幅器のうちいずれか１つの増幅器が動作し、大電力領域ではすべての増幅器が動作する。周波数に応じて、各電力領域で動作する増幅器の関係性を変更することで、広い周波数にわたる動作を実現する。
まず、中心周波数ｆ０におけるドハティ動作モードについて説明する。
中心周波数ｆ０におけるドハティ動作モードでは、小電力領域では第３の増幅器３のみが最大で各増幅器の飽和出力の１／４程度まで動作し、中電力領域では第１の増幅器１と第３の増幅器３が最大で各増幅器の飽和出力の１／２程度まで動作し、大電力領域では第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４が各増幅器の最大で各増幅器の飽和出力まで動作する。中心周波数ｆ０のドハティ動作モードでは、第３の増幅器３がキャリア増幅器として、第１の増幅器１が第１のピーク増幅器として、第２の増幅器２と第４の増幅器４が第２のピーク増幅器として動作していることになる。
各信号源は、オフから各増幅器を飽和出力まで励振する出力があるとする。この場合、前記動作は、小電力領域では第３の信号源１６がオフから１／４程度の出力まで動作し、中電力領域では第３の信号源１６が１／４程度から１／２程度の出力まで動作し、加えて第１の信号源１４がオフから１／２程度の出力まで動作し、大電力領域では第３の信号源１６と第１の信号源１４が１／２から最大出力まで動作し、加えて第２の信号源１５と第４の信号源１７がオフから最大出力まで動作することで達成される。
中心周波数ｆ０におけるドハティ動作モードの負荷変調動作を模式的に説明する。なお、各増幅器の飽和出力時の出力抵抗をＲｏｐｔ、大分岐合成回路の合成点１３から出力端子１８を見たインピーダンスを０．２５×Ｒｏｐｔとする。
図５は、本開示に係る実施の形態１における増幅器の小電力領域の負荷の変成を示した図である。なお、図５においては、バイアス設定回路９５Ａを省略している。
まず、図５に示す小電力領域の負荷変調動作は以下のとおりである。小電力領域から中電力領域に入る直前の各信号源は、前記のとおり、第３の信号源１６は第３の増幅器３に第３の増幅器３を最大出力の１／４の出力電力で駆動する振幅を持つ入力信号を出力し、第１の増幅器１と第２の増幅器２と第４の増幅器４には入力信号はない。よって、第１の増幅器１と第２の増幅器２と第４の増幅器４は入力信号がないため停止しており、第１の増幅器１と第２の増幅器２と第４の増幅器４の出力は開放（図５における“Open”。以下同様。）の状態となる。この場合、第３の増幅器３の負荷は、以下のとおり決定される。まず、第１の小分岐合成回路の合成点９から第１の増幅器１側を見たインピーダンスは、第１の出力回路５の電気長が９０度であるため、第１の増幅器１出力の開放がインピーダンス変換され、短絡となる。一方、第１の小分岐合成回路の合成点９から第２の増幅器２側を見たインピーダンスは、第２の出力回路６の電気長が１８０度であるため、第２の増幅器２出力のとおり開放となる。よって、第１の小分岐合成回路の合成点９から増幅器側を見たインピーダンスは、短絡となる。次に、大分岐合成回路の合成点１３から増幅器を見たインピーダンスは、第５の出力回路１１の電気長が９０度であるため、第１の小分岐合成回路の合成点９の短絡がインピーダンス変換され、開放となる。次に、第２の小分岐合成回路の合成点１０から出力側を見たインピーダンスは、第５の出力回路１１の出力インピーダンスが開放であり、大分岐合成回路の合成点１３のインピーダンスが０．２５×Ｒｏｐｔであり、第６の出力回路１２の電気長が１８０度の整数倍であるため、０．２５×Ｒｏｐｔとなる。さらに、第２の小分岐合成回路の合成点１０から第４の増幅器４を見たインピーダンスは開放である。結果として、第３の出力回路７の出力側のインピーダンスは０．２５×Ｒｏｐｔとなり、第３の出力回路７の特性インピーダンスがＲｏｐｔのため、第３の出力回路７のインピーダンスの変調の効果により、第３の増幅器３から見た負荷は４×Ｒｏｐｔとなる。これにより、第３の増幅器３は小電力領域で出力に高抵抗負荷が接続された状態となり、高効率な動作が行われる。
図６は、本開示に係る実施の形態１における増幅器の中電力領域の負荷の変成を示した図である。なお、図６においては、バイアス設定回路９５Ａを省略している。
次に、図６に示す中電力領域の負荷変調動作は以下のとおりである。中電力領域から大電力領域に入る直前の各信号源は、前記のとおり、第１の信号源１４は第１の増幅器１に第１の増幅器１を最大出力の１／２の出力電力で駆動する振幅を持つ入力信号を出力し、第３の信号源１６は第３の増幅器３に第３の増幅器３を最大出力の１／２の出力電力で駆動する振幅を持つ入力信号を出力し、第２の増幅器２と第４の増幅器４には入力信号はない。よって、第２の増幅器２と第４の増幅器４は入力信号がないため停止しており、第２の増幅器２と第４の増幅器４の出力は開放（図６における“Open”。以下同様。）の状態となる。この場合、第１の増幅器１と第３の増幅器３の負荷は、以下のとおり決定される。まず、第１の小分岐合成回路１９側では、第１の増幅器１を最大出力の１／２の出力電力で動作し、第２の小分岐合成回路２０側では、第３の増幅器３を最大出力の１／２の出力電力で動作し、第１の増幅器１と第３の増幅器３の出力電力の大きさが同じであれば、第１の小分岐合成回路の合成点９と第２の小分岐合成回路の合成点１０の出力電力は同等である。この場合、大分岐合成回路の合成点１３から、第１の小分岐合成回路１９側に配分される負荷は等分であるため、第５の出力回路１１から出力側を見たインピーダンスと、第６の出力回路１２から出力側を見たインピーダンスは０．５×Ｒｏｐｔとなる。第５の出力回路１１と第６の出力回路１２の特性インピーダンスは０．５×Ｒｏｐｔであるため、出力から入力にかけてのインピーダンス変換は起きず、第１の小分岐合成回路の合成点９と、第２の小分岐合成回路の合成点１０から出力側を見たインピーダンスは０．５×Ｒｏｐｔとなる。さらに、第１の小分岐合成回路の合成点９から第２の増幅器２を見たインピーダンス開放であり、第２の小分岐合成回路の合成点１０から第４の増幅器４を見たインピーダンスは開放である。結果として、第１の出力回路５の出力側のインピーダンスは０．５×Ｒｏｐｔとなり、第１の出力回路５の特性インピーダンスがＲｏｐｔのため、第１の出力回路５のインピーダンスの変調の効果で、第１の増幅器１から見た負荷は２×Ｒｏｐｔとなり、第１の増幅器１は中電力領域で出力に中抵抗負荷が接続された状態となる。加えて、第３の出力回路７の出力側のインピーダンスは０．５×Ｒｏｐｔとなり、第３の出力回路７の特性インピーダンスがＲｏｐｔのため、第３の出力回路７のインピーダンスの変調の効果で、第３の増幅器３から見た負荷は２×Ｒｏｐｔとなる。これにより、第３の増幅器３は中電力領域で出力に中抵抗負荷が接続された状態となり、高効率な動作が行われる。
図７は、本開示に係る実施の形態１における増幅器の大電力領域の負荷の変成を示した図である。なお、図７においては、バイアス設定回路９５Ａを省略している。
最後に、図７に示す大電力時の負荷変調動作は以下のとおりである。大電力領域での飽和出力時の各信号源は、前記のとおり、すべての信号源で、各増幅器を最大出力となる飽和出力電力で駆動する振幅を持つ入力信号を出力する。この場合、第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４の負荷は、以下のとおり決定される。まず、第１の小分岐合成回路１９側では、第１の増幅器１と第２の増幅器２が飽和出力電力で動作し、第２の小分岐合成回路２０側では、第３の増幅器３と第４の増幅器４が飽和出力電力で動作し、各増幅器の出力の大きさが同じであれば、第１の小分岐合成回路の合成点９と第２の小分岐合成回路の合成点１０の出力電力は同等である。この場合、大分岐合成回路の合成点１３から、第１の小分岐合成回路１９側と第２の小分岐合成回路２０側に配分される負荷は等分であるため、第５の出力回路１１から出力側を見たインピーダンスと、第６の出力回路１２から出力側を見たインピーダンスは０．５×Ｒｏｐｔとなる。第５の出力回路１１と第６の出力回路１２の特性インピーダンスは０．５×Ｒｏｐｔであるため、出力から入力にかけてのインピーダンス変換は起きず、第１の小分岐合成回路の合成点９と、第２の小分岐合成回路の合成点１０から出力側を見たインピーダンスは０．５×Ｒｏｐｔとなる。次に、第１の小分岐合成回路１９側では、第１の増幅器１と第２の増幅器２が飽和出力電力で動作しているので、各増幅器の出力の大きさが同じであれば、第１の出力回路５の出力と第２の出力回路６の出力での出力電力は同等である。この場合、第１の小分岐合成回路の合成点９から、第１の出力回路５側と第２の出力回路６側に配分される負荷は等分であるため、第１の出力回路５から出力側を見たインピーダンスと第２の出力回路６から出力側を見たインピーダンスはＲｏｐｔとなる。第１の出力回路５と第２の出力回路６の特性インピーダンスはＲｏｐｔであるため、出力から入力にかけてのインピーダンス変換は起きず、第１の増幅器１と、第２の増幅器２から出力側を見たインピーダンスはＲｏｐｔとなる。さらに、第２の小分岐合成回路２０側では、第３の増幅器３と第４の増幅器４が飽和出力電力で動作しているので、各増幅器の出力の大きさが同じであれば、第３の出力回路７の出力と第４の出力回路８の出力での出力電力は同等である。この場合、第２の小分岐合成回路の合成点１０から、第３の出力回路７側と第４の出力回路８側に配分される負荷は等分であるため、第３の出力回路７から出力側を見たインピーダンスと第４の出力回路８から出力側を見たインピーダンスはＲｏｐｔとなる。第３の出力回路７と第４の出力回路８の特性インピーダンスはＲｏｐｔであるため、出力から入力にかけてのインピーダンス変換は起きず、第３の増幅器３と、第４の増幅器４から出力側を見たインピーダンスはＲｏｐｔとなる。結果として、第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４は、大電力領域で飽和出力に応じた抵抗負荷が接続された状態となり、飽和出力が得られる。
なお、いずれの動作領域においても、第１の小分岐合成回路の合成点９、第２の小分岐合成回路の合成点１０、および、大分岐合成回路の合成点１３それぞれにおいて、各経路からの信号の位相は同相合成になるように各信号源の位相は制御される。
なお、中心周波数ｆ０においては、増幅器全体が最小電力状態から飽和出力まで連続的に電力を大きくする場合、第３の増幅器３は最小電力状態から飽和出力にかけて連続的に出力電力が大きくなり、第１の増幅器１は小電力領域から中電力領域に入った直後に起動し飽和出力にかけて連続的に出力電力が大きくなり、第２の増幅器２と第４の増幅器４は中電力領域から大電力領域に入った直後に起動し飽和出力にかけて連続的に出力電力が大きくなる。
図８は、本開示に係るドハティ増幅器１０００Ａにおける、周波数と動作電力領域に対して増幅動作する増幅器の関係を示した表である。
さらに、本ドハティ増幅器１０００Ａは、シミュレーションで調査した結果より、図８に示す周波数においても、周波数ごとに各電力領域で起動する増幅器を変更することで、中心周波数ｆ０と同様の考え方で、増幅器の負荷を各電力領域において高くする負荷変調が成立し、高効率動作が成立する。なお、各回路は周波数に応じて、例えば理想的な伝送線路であれば周波数に比例して、電気長が変化する。
例えば、中心周波数より低域の０．４６×ｆ０におけるドハティ動作モードでは、小電力領域では第４の増幅器４のみが最大で各増幅器の飽和出力の１／４程度まで動作し、中電力領域では第２の増幅器２と第４の増幅器４が最大で各増幅器の飽和出力の１／２程度まで動作し、大電力領域では第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４が各増幅器の最大で各増幅器の飽和出力まで動作する。周波数０．４６×ｆ０のドハティ動作モードでは、第４の増幅器４がキャリア増幅器として、第２の増幅器２が第１のピーク増幅器として、第１の増幅器１と第３の増幅器３が第２のピーク増幅器として動作していることになる。
ドハティ増幅器１０００Ａにおいて、図８に示すような周波数と動作電力領域との関係によって増幅動作する増幅器の起動順序は、具体的には、以下のとおりである。
ドハティ増幅器１０００Ａは、中心周波数ｆ０において、入力信号が小電力である場合に第３の増幅器が動作し、入力信号が中電力である場合に第１の増幅器が動作に加わり、入力信号が大電力である場合に第２の増幅器および第４の増幅器が動作に加わる。
ドハティ増幅器１０００Ａは、第１の周波数群（中心周波数ｆ０を１とした場合における規格化周波数０．７６、および、規格化周波数１．２４）においては、入力信号が小電力である場合に第１の増幅器が動作し、入力信号が中電力である場合に第３の増幅器が動作に加わり、入力信号が大電力である場合に第２の増幅器および第４の増幅器が動作に加わる。
ドハティ増幅器１０００Ａは、第２の周波数群（中心周波数ｆ０を１とした場合における規格化周波数０．４２、規格化周波数０．６６、規格化周波数１．３４、および、規格化周波数１．５８）においては、入力信号が小電力である場合に第２の増幅器が動作し、入力信号が中電力である場合に第４の増幅器が動作に加わり、入力信号が大電力である場合に第１の増幅器および第３の増幅器が動作に加わる。
ドハティ増幅器１０００Ａは、第３の周波数群（中心周波数ｆ０を１とした場合における規格化周波数０．４６、および、規格化周波数１．５４）においては、入力信号が小電力である場合に第４の増幅器が動作し、入力信号が中電力である場合に第２の増幅器が動作に加わり、入力信号が大電力である場合に第１の増幅器および第３の増幅器が動作に加わる。
以上のように、各分岐から見ていずれも非対称のトーナメント型の合成回路２７を備え、周波数に対して、出力電力に応じた４つの増幅器の起動順序を変更することで、負荷変調が変更され、増幅器の動作モードが切り替わるように構成したので、６ｄＢ以上のＰＡＰＲを持つ信号の平均電力に相当するバックオフ時から飽和出力にかけて、各増幅器の負荷を変調し高くすることで、バックオフ時にも高効率な動作を実現するものである。
本開示の実施の形態１に係るドハティ増幅器に関し、整理して以下に記載する。
（１ａ）本開示に係るドハティ増幅器は、入力信号の電力に応じて増幅動作に寄与する増幅器の数が変化するドハティ増幅器であって、少なくとも４以上の複数の増幅器を備え、前記複数の増幅器は、前記入力信号の周波数に応じて、増幅動作に寄与する順番が異なる、ように構成した。
これにより、本開示は、６ｄＢを上回るバックオフ時においても広帯域に高効率動作するドハティ増幅器を提供することができる、という効果を奏する。
（１ｂ） 本開示に係るドハティ増幅器において、
前記複数の増幅器の出力を２つずつ段階的に合成するトーナメント型の合成回路であり、合成点から見て非対称な構成の回路である前記合成回路を備える、ように構成した。
これにより、本開示において、さらに、６ｄＢを上回るバックオフ時においても広帯域に高効率動作するドハティ増幅器を、好適な構成により提供することができる、という効果を奏する。
（１ｃ） 本開示に係るドハティ増幅器において、
前記複数の増幅器は、第１の増幅器と、第２の増幅器と、第３の増幅器と、第４の増幅器とから構成され、前記入力信号が小電力である場合、前記複数の増幅器のうちの１個の増幅器が動作し、前記入力信号が中電力である場合、前記複数の増幅器のうちの２個の増幅器が動作し、前記入力信号が大電力である場合、前記複数の増幅器である４個の増幅器が動作する、ように構成した。
これにより、本開示において、さらに、６ｄＢを上回るバックオフ時においても広帯域に高効率動作するドハティ増幅器を、４つの増幅器を用いて好適な構成により提供することができる、という効果を奏する。
（１ｄ） 本開示に係るドハティ増幅器において、
中心周波数においては、前記入力信号が小電力である場合に前記第３の増幅器が動作し、前記入力信号が中電力である場合に前記第１の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第２の増幅器および前記第４の増幅器が動作に加わり、
第１の周波数群においては、前記入力信号が小電力である場合に前記第１の増幅器が動作し、前記入力信号が中電力である場合に前記第３の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第２の増幅器および前記第４の増幅器が動作に加わり、
第２の周波数群においては、前記入力信号が小電力である場合に前記第２の増幅器が動作し、前記入力信号が中電力である場合に前記第４の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第１の増幅器および前記第３の増幅器が動作に加わり、
第３の周波数群においては、前記入力信号が小電力である場合に前記第４の増幅器が動作し、前記入力信号が中電力である場合に前記第２の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第１の増幅器および前記第３の増幅器が動作に加わり、
増幅動作する、ように構成した。
これにより、本開示において、さらに、６ｄＢを上回るバックオフ時においても広帯域に高効率動作するドハティ増幅器を、４つの増幅器を用いてさらに好適な構成により提供することができる、という効果を奏する。
（１ｅ） 本開示に係るドハティ増幅器において、前記複数の増幅器ごとに接続された信号源を備え、前記複数の増幅器それぞれにおけるバイアスは、当該増幅器の閾値電圧に固定されている、ように構成した。
これにより、本開示において、さらに、入力信号により複数の増幅器の起動順序が制御されるドハティ増幅器を提供することができる、という効果を奏する。
実施の形態２．
実施の形態１の動作モードでは、４つの増幅器のバイアスは閾値近傍に固定され、４つの信号源を制御することで、周波数に対して、出力電力に応じた４つの増幅器の起動順序を変更していた。これに対し、１つの信号源から信号を分配し、４つの増幅器のバイアスを変更することで、周波数に対して、出力電力に応じた４つの増幅器の起動順序を変更することもできる。
本開示に係る実施の形態２におけるドハティ増幅器の一構成例を説明する。
図９は、本開示に係る実施の形態２におけるドハティ増幅器１０００Ｂの構成を示した図である。
実施の形態２の説明においては、実施の形態１において説明した構成についての説明を適宜省略し、実施の形態１との違いを主に説明する。
ドハティ増幅器１０００Ｂは、１つの信号源と、分配回路５８とを備える。
具体的には、ドハティ増幅器１０００Ｂと実施の形態１のドハティ増幅器１０００Ａとの違いは、増幅器ごとの４つの信号源ではなく１つの信号源であり、第１の小分岐の位相調整線路５０、第１の小分岐の分配回路（以下、「第１の小分岐分配回路」とも記載する。）５２、第２の小分岐の位相調整線路５１、第２の小分岐の分配回路（以下、「第２の小分岐分配回路」とも記載する。）５３、大分岐の位相調整線路５４、大分岐の分配回路（以下、「大分岐分配回路」とも記載する。）５５、第５の入力整合回路５６、および、入力端子５７を備える。
第１の小分岐の位相調整線路５０、第１の小分岐の分配回路５２、第２の小分岐の位相調整線路５１、第２の小分岐の分配回路５３、大分岐の位相調整線路５４、大分岐の分配回路５５、第５の入力整合回路５６、および、入力端子５７は、ドハティ増幅器１０００Ｂにおける分配回路５８を構成する。
第５の入力整合回路５６は、入力端子５７のインピーダンスを大分岐の分配回路５５の入力インピーダンスに整合する回路である。第５の入力整合回路５６には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
大分岐の分配回路５５は、第５の入力整合回路５６を経由して入力端子５７から入力された信号を、第１の小分岐と第２の小分岐に分配する回路である。大分岐の分配回路５５は、第５の入力整合回路５６の出力と、大分岐の位相調整線路５４の入力と、第２の小分岐の分配回路５３の入力に接続される。大分岐の分配回路５５は、例えば、ウィルキンソン分配器、ハイブリッド回路などで、その構成要素としては、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
大分岐の位相調整線路５４は、大分岐の位相調整線路５４の入力から第５の出力回路１１の出力までの電気長と、第２の小分岐の分配回路５３の入力から第６の出力回路１２の出力までの電気長とを等しくする回路である。大分岐の位相調整線路５４には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第１の小分岐の分配回路５２は、大分岐の位相調整線路５４を経由して大分岐の分配回路５５から入力された信号を、第１の増幅器１と第２の増幅器２に分配する回路である。第１の小分岐の分配回路５２は、大分岐の位相調整線路５４の出力と、第１の小分岐の位相調整線路５０と、第２の入力整合回路２３の入力に接続される。第１の小分岐の分配回路５２は、例えば、ウィルキンソン分配器、ハイブリッド回路などで、その構成要素としては、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第１の小分岐の位相調整線路５０は、第１の小分岐の位相調整線路５０の入力から第１の出力回路５の出力までの電気長と、第２の入力整合回路２３の入力から第２の出力回路６の出力までの電気長とを等しくする回路である。第１の小分岐の位相調整線路５０には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第２の小分岐の分配回路５３は、大分岐の分配回路５５から入力された信号を、第３の増幅器３と第３の増幅器３に分配する回路である。第２の小分岐の分配回路５３は、大分岐の分配回路５５の出力と、第２の小分岐の位相調整線路５１と、第４の入力整合回路２５の入力に接続される。第２の小分岐の分配回路５３は、例えば、ウィルキンソン分配器、ハイブリッド回路などで、その構成要素としては、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
第２の小分岐の位相調整線路５１は、第２の小分岐の位相調整線路５１の入力から第３の出力回路７の出力までの電気長と、第４の入力整合回路２５の入力から第４の出力回路８の出力までの電気長とを等しくする回路である。第２の小分岐の位相調整線路５１には、例えば、集中定数素子を用いた回路、分布定数線路を用いた回路、集中定数と分布定数を組み合わせた回路、Ｌ－Ｃ型整合回路、λ／４線路などが用いられる。
ドハティ増幅器１０００Ｂは、図９に示すバイアス設定回路９５Ｂを備えていてもよい。
図９に示すバイアス設定回路９５Ｂが備えられている場合、バイアス設定回路９５Ｂは、いわゆる電源装置である。４個の増幅器を含むドハティ増幅器１０００Ｂである場合において、具体的には、電源装置は例えば４ｃｈのＤＣ安定電源またはＤＣ－ＤＣコンバータである。この電源装置としての電源９０Ｂは、４ｃｈ電源でも、独立した４つの電源でも構わない。電源装置の構成は、少なくとも各増幅器のバイアス電圧を変更するように制御できる構成であればよく、これを実現できる範囲内の構成を含む。
実施の形態２におけるバイアス設定回路９５Ｂは、例えば外部からの信号に基づいて各増幅器のバイアスを予め設定する。すなわち、図９に示すバイアス設定回路９５Ｂにより、第１の増幅器、第２の増幅器、第３の増幅器、および、第４の増幅器に対するバイアスが予め設定される。
具体的には、バイアス設定回路９５Ｂにより、第１の増幅器１のゲートバイアスと、第２の増幅器２のゲートバイアスと、第３の増幅器３のゲートバイアスと、第４の増幅器４のゲートバイアスとは、周波数に応じて、それぞれ、閾値（閾値電圧Ｖｔｈ）近傍より浅くバイアス（電圧ＶＡＢ）される増幅器（ＡＢ級）、閾値（閾値電圧Ｖｔｈ）近傍より深くバイアス（電圧ＶＣ）される増幅器（Ｃ級）、閾値（閾値電圧Ｖｔｈ）近傍より大きく深くバイアス（電圧ＶｄｅｅｐＣ）される増幅器（深いＣ級）といったバイアス級に設定される。すなわち、バイアス設定回路９５Ｂは、周波数と、ＡＢ級のバイアス電圧ＶＡＢ＞中心周波数の閾値電圧Ｖｔｈ＞Ｃ級のバイアス電圧ＶＣ＞深いＣ級のバイアス電圧ＶｄｅｅｐＣとの関係に基づいてバイアス級を設定する。
まず始めに、接続構成について説明する。
入力端子５７の出力は、第５の入力整合回路５６の入力に接続される。第５の入力整合回路５６の出力は、大分岐の分配回路５５の入力に接続される。大分岐の分配回路５５の出力は、大分岐の位相調整線路５４の入力と、第２の小分岐の分配回路５３の入力に接続される。
大分岐の位相調整線路５４の出力は、第１の小分岐の分配回路５２の入力に接続される。第１の小分岐の分配回路５２の出力は、第１の小分岐の位相調整線路５０の入力と、第２の入力整合回路２３の入力に接続される。第１の小分岐の位相調整線路５０の出力は、第１の入力整合回路２２の入力に接続される。
大分岐の分配回路５５の出力の１つは、第２の小分岐の分配回路５３の入力に接続される。第２の小分岐の分配回路５３の出力は、第２の小分岐の位相調整線路５１の入力と、第４の入力整合回路２５の入力に接続される。第２の小分岐の位相調整線路５１の出力は、第３の入力整合回路２４の入力に接続される。
次に、図９に示したドハティ増幅器１０００Ｂの動作について説明する。
増幅器は、出力電力に対して、その増幅動作が、飽和出力から６ｄＢバックオフ近傍までの大電力領域と、６ｄＢバックオフ近傍から１２ｄＢバックオフ近傍までの中電力領域と、１２ｄＢバックオフ近傍以下の小電力領域に分けられる。さらに、周波数に応じて、小電力領域は４つの増幅器のうちいずれか１つの増幅器が動作し、中電力領域は前記小電力領域で動作している増幅器に加えて残る３つの増幅器のうちいずれか１つの増幅器が動作し、大電力領域ではすべての増幅器が動作する。周波数に応じて、各電力領域で動作する増幅器の関係性を変更することで、広い周波数にわたる動作を実現する。
まず、中心周波数ｆ０におけるドハティ動作モードについて説明する。
中心周波数ｆ０におけるドハティ動作モードでは、小電力領域では第３の増幅器３のみが最大で各増幅器の飽和出力の１／４程度まで動作し、中電力領域では第１の増幅器１と第３の増幅器３が最大で各増幅器の飽和出力の１／２程度まで動作し、大電力領域では第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４が各増幅器の最大で各増幅器の飽和出力まで動作する。中心周波数ｆ０のドハティ動作モードでは、第３の増幅器３がキャリア増幅器として、第１の増幅器１が第１のピーク増幅器として、第２の増幅器２と第４の増幅器４が第２のピーク増幅器として動作していることになる。
各信号源は、オフから各増幅器を飽和出力まで励振する出力があるとする。この場合、前記動作は、入力端子５７から分配され各増幅器に入力される信号は同振幅であるため、バイアスを適切に設定することで、小電力領域では第３の増幅器３がオフから１／４程度の出力まで動作し、中電力領域では第３の増幅器３が１／４程度から１／２程度の出力まで動作し、加えて第１の増幅器１がオフから１／２程度の出力まで動作し、大電力領域では第３の増幅器３と第１の増幅器１が１／２から最大出力まで動作し、加えて第２の増幅器２と第４の増幅器４がオフから最大出力まで動作することで達成される。この場合、第３の増幅器３は閾値近傍より浅くバイアスされる増幅器（ＡＢ級）、第１の増幅器１は閾値近傍より深くバイアスされる増幅器（Ｃ級）、第２の増幅器２と第４の増幅器４は閾値近傍より大きく深くバイアスされる増幅器（深いＣ級）にバイアスされることになる。
負荷変調の動作は、実施の形態１と同じである。
なお、いずれの動作領域においても、第１の小分岐合成回路の合成点９、第２の小分岐合成回路の合成点１０、および、大分岐合成回路の合成点１３それぞれにおいて、各経路からの信号の位相は同相合成になるように入力側の各位相調整線路で調整されている。
なお、中心周波数ｆ０においては、増幅器全体が最小電力状態から飽和出力まで連続的に電力を大きくする場合、第３の増幅器３は最小電力状態から飽和出力にかけて連続的に出力電力が大きくなり、第１の増幅器１は小電力領域から中電力領域に入った直後に起動し飽和出力にかけて連続的に出力電力が大きくなり、第２の増幅器２と第４の増幅器４は中電力領域から大電力領域に入った直後に起動し飽和出力にかけて連続的に出力電力が大きくなる。
さらに、本ドハティ増幅器１０００Ｂは、図８に示す周波数においても、周波数ごとに各電力領域で起動する増幅器を変更することで、中心周波数ｆ０と同様の考え方で、増幅器の負荷を各電力領域において高くする負荷変調が成立し、高効率動作が成立する。なお、各回路は周波数に応じて、例えば理想的な伝送線路であれば周波数に比例して、電気長が変化する。
例えば、中心周波数より低域の０．４６×ｆ０におけるドハティ動作モードでは、小電力領域では第４の増幅器４のみが最大で各増幅器の飽和出力の１／４程度まで動作し、中電力領域では第２の増幅器２と第４の増幅器４が最大で各増幅器の飽和出力の１／２程度まで動作し、大電力領域では第１の増幅器１と第２の増幅器２と第３の増幅器３と第４の増幅器４が各増幅器の最大で各増幅器の飽和出力まで動作する。周波数０．４６×ｆ０のドハティ動作モードでは、第４の増幅器４がキャリア増幅器として、第２の増幅器２が第１のピーク増幅器として、第１の増幅器１と第３の増幅器３が第２のピーク増幅器として動作していることになる。この場合、第４の増幅器４は閾値近傍より浅くバイアスされる増幅器（ＡＢ級）、第２の増幅器２は閾値近傍より深くバイアスされる増幅器（Ｃ級）、第１の増幅器１と第３の増幅器３は閾値近傍より大きく深くバイアスされる増幅器（深いＣ級）といったバイアス級に設定されることになる。
ドハティ増幅器１０００Ｂにおいて、図８に示すような周波数と動作電力領域との関係によって増幅動作する増幅器の起動順序は、具体的には、以下のとおりである。
ドハティ増幅器１０００Ｂは、中心周波数ｆ０において、入力信号が小電力である場合に第３の増幅器が動作し、入力信号が中電力である場合に第１の増幅器が動作に加わり、入力信号が大電力である場合に第２の増幅器および第４の増幅器が動作に加わる。
ドハティ増幅器１０００Ｂは、第１の周波数群（中心周波数ｆ０を１とした場合における規格化周波数０．７６、および、規格化周波数１．２４）においては、入力信号が小電力である場合に第１の増幅器が動作し、入力信号が中電力である場合に第３の増幅器が動作に加わり、入力信号が大電力である場合に第２の増幅器および第４の増幅器が動作に加わる。
ドハティ増幅器１０００Ｂは、第２の周波数群（中心周波数ｆ０を１とした場合における規格化周波数０．４２、規格化周波数０．６６、規格化周波数１．３４、および、規格化周波数１．５８）においては、入力信号が小電力である場合に第２の増幅器が動作し、入力信号が中電力である場合に第４の増幅器が動作に加わり、入力信号が大電力である場合に第１の増幅器および第３の増幅器が動作に加わる。
ドハティ増幅器１０００Ｂは、第３の周波数群（中心周波数ｆ０を１とした場合における規格化周波数０．４６、および、規格化周波数１．５４）においては、入力信号が小電力である場合に第４の増幅器が動作し、入力信号が中電力である場合に第２の増幅器が動作に加わり、入力信号が大電力である場合に第１の増幅器および第３の増幅器が動作に加わる。
以上のように、各分岐から見ていずれも非対称のトーナメント型の合成回路２７を備え、周波数に対して、出力電力に応じた４つの増幅器の起動順序を変更することで、負荷変調が変更され、増幅器の動作モードが切り替わるように構成した。これにより、６ｄＢ以上のＰＡＰＲを持つ信号の平均電力に相当するバックオフ時から飽和出力にかけて、各増幅器の負荷を変調し高くすることで、バックオフ時にも高効率な動作を実現できる。
本開示の実施の形態２に関し、整理して以下に記載する。
（２ａ）本開示に係るドハティ増幅器において、
１つの信号源と、
前記信号源からの信号を、前記第１の増幅器、前記第２の増幅器、前記第３の増幅器、および、前記第４の増幅器へ分配する分配回路と、を備えるように構成した。
これにより、本開示において、さらに、複数の増幅器にそれぞれ設定したバイアス級により複数の増幅器の起動順序が制御されるドハティ増幅器を提供することができる、という効果を奏する。
本開示に係るドハティ増幅器は、さらに、上記（１ａ）、上記（１ｂ）、上記（１ｃ）、および、上記（１ｄ）と同様の構成を有し、これによる同様の効果を奏する。
実施の形態３．
上記実施の形態１と実施の形態２では、出力回路がトランジスタの出力容量と出力線路、容量で構成されるドハティ増幅器について示したが、出力回路が出力容量とワイヤ、出力線路で構成されても良い。
実施の形態３の説明においては、実施の形態１において説明した構成および実施の形態２において説明した構成についての説明を適宜省略し、実施の形態１および実施の形態２との違いを主に説明する。
図１０は、本開示に係る実施の形態３におけるドハティ増幅器の各増幅器の構成を示した図である。
本開示に係る実施の形態３におけるドハティ増幅器に装荷する出力回路の構成を説明する。
具体的には、第１の出力回路５および第３の出力回路７はそれぞれ、第１の増幅器１または第３の増幅器３の出力容量３３、ワイヤ６２、出力線路６３、で構成されている。第２の出力回路６および第４の出力回路８はそれぞれ、第２の増幅器２および第４の増幅器４の出力容量４３、ワイヤ６４、出力線路６５、出力線路６６で構成されている。
第１の出力回路５および第３の出力回路７に相当する出力回路６０と、第２の出力回路６および第４の出力回路８に相当する出力回路６１とは、使用周波数内で異なる電気長を持ち、出力回路６０よりも出力回路６１の電気長が長い。
本開示の実施の形態３に関し、整理して以下に記載する。
（３ａ）本開示に係るドハティ増幅器において、さらに、上記のように構成することにより、前述した実施の形態の構成とは異なる構成で、上記効果と同様の効果を奏するドハティ増幅器を提供することができる、という効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ａ）、上記（１ｂ）、上記（１ｃ）、および、上記（１ｄ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ｅ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（２ａ）と同様の構成を有する場合、これによる同様の効果を奏する。
実施の形態４．
上記実施の形態１と実施の形態２では、出力回路がトランジスタの出力容量と出力線路、容量で構成されるドハティ増幅器について示したが、出力回路が出力容量と、多数の容量と出力線路の組合せで構成されても良い。本開示に係る実施の形態４におけるドハティ増幅器に装荷する出力回路の構成を説明する。
実施の形態４の説明においては、実施の形態１において説明した構成および実施の形態２において説明した構成についての説明を適宜省略し、実施の形態１および実施の形態２との違いを主に説明する。
図１１は、本開示に係る実施の形態４におけるドハティ増幅器の各増幅器の構成を示した図である。
本開示に係る実施の形態４におけるドハティ増幅器に装荷する出力回路の構成を説明する。
具体的には、第１の出力回路５および第３の出力回路７はそれぞれ、第１の増幅器１または第３の増幅器３の第３出力容量３３、出力線路７２、容量７３、出力線路７４、容量７５、で構成されている。
第２の出力回路６および第４の出力回路８はそれぞれ、第２の増幅器２および第４の増幅器４の出力容量４３、出力線路７６、容量７７、出力線路７８、容量７９、出力線路８０で構成されている。
第１の出力回路５および第３の出力回路７に相当する出力回路７０と第２の出力回路６および第４の出力回路８に相当する出力回路７１とは、使用周波数内で互いに異なる電気長を持ち、出力回路７０よりも出力回路７１の電気長が長い。
本開示の実施の形態４に関し、整理して以下に記載する。
（４ａ）本開示に係るドハティ増幅器において、さらに、上記のように構成することにより、前述した実施の形態の構成とは異なる構成で、上記効果と同様の効果を奏するドハティ増幅器を提供することができる、という効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ａ）、上記（１ｂ）、上記（１ｃ）、および、上記（１ｄ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ｅ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（２ａ）と同様の構成を有する場合、これによる同様の効果を奏する。
実施の形態５．
上記実施の形態１と実施の形態２では、第１の出力回路５および第２の出力回路６、第３の出力回路７、第４の出力回路８、第５の出力回路１１、第６の出力回路１２と、出力整合回路２６は分離されていたが、第１の出力回路５、第２の出力回路６、第３の出力回路７、第４の出力回路８、第５の出力回路１１、および、第６の出力回路１２に出力整合の機能を備え、出力整合回路２６を省いても良い。
実施の形態５におけるドハティ増幅器の構成は、図１に示すドハティ増幅器または図９に示すドハティ増幅器から出力整合回路２６を省いた構成であるため、図示を省略する。
第１の出力回路５、第２の出力回路６、第３の出力回路７、第４の出力回路８、第５の出力回路１１、および、第６の出力回路１２は、それぞれ出力整合の機能を備えている。
本開示の実施の形態５に関し、整理して以下に記載する。
（５ａ）本開示に係るドハティ増幅器において、さらに、上記のように構成することにより、前述した実施の形態の構成とは異なる構成で、上記効果と同様の効果を奏するドハティ増幅器を提供することができる、という効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ａ）、上記（１ｂ）、上記（１ｃ）、および、上記（１ｄ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ｅ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（２ａ）と同様の構成を有する場合、これによる同様の効果を奏する。
実施の形態６．
上記実施の形態１と実施の形態２では、第１の増幅器１のゲートバイアスと第２の増幅器２のゲートバイアスと第３の増幅器３のゲートバイアスと第４の増幅器４のゲートバイアスとを、所望の動作に応じて予め設定されているものを説明した。実施の形態６では、入力信号の電力レベルに応じてゲートバイアスを制御するように構成した形態を説明する。
実施の形態６の説明においては、実施の形態１において説明した構成、実施の形態２において説明した構成、実施の形態３において説明した構成、実施の形態４において説明した構成、および、実施の形態５において説明した構成についての説明を適宜省略し、これらの実施の形態との違いを主に説明する。
本開示に係る実施の形態６におけるドハティ増幅器の一構成例を説明する。
図１２は、本開示に係る実施の形態６におけるドハティ増幅器１０００Ｆの各増幅器の構成を示した図である。
図１２に示すドハティ増幅器１０００Ｆは、バイアス制御回路９５Ｆを備える。
バイアス制御回路９５Ｆは、可変電源９０Ｆ、第１の増幅器１へのゲートバイアス回路９１、第２の増幅器２へのゲートバイアス回路９２、第３の増幅器３へのゲートバイアス回路９３、および、第４の増幅器４へのゲートバイアス回路９４を含む。
バイアス制御回路９５Ｆは、入力信号を取得し、入力信号の電力レベルに応じて第１の増幅器１へのゲートバイアス、第２の増幅器２へのゲートバイアス、第３の増幅器３へのゲートバイアス、および、第４の増幅器４へのゲートバイアスを制御する。
具体的には、バイアス制御回路９５Ｆは、いわゆるエンベロープトラッキング方式のような方式で各増幅器へのゲートバイアスを制御する。バイアス制御回路９５Ｆは、例えば入力信号から検波器で読み取るようにして入力信号の電力レベルを取得したり、ＲＦ信号源からエンベロープの情報をデジタル情報で受け取るようにして入力信号の電力レベルを取得したりする。バイアス制御回路９５Ｆは、取得した電力レベルの情報から、例えばエンベロープの速度に追従するＤＣ－ＤＣコンバータを利用して、ゲート電圧を生成する。
ゲートバイアスの制御自体は、既知の技術を用いることで実現可能であるため、ここでのより詳細な説明を省略する。
この場合、例えば入力信号の電力レベルによって変化する増幅器の利得を、各増幅器のゲートバイアスを制御することで電力レベルの変化に対して平滑化することで、低歪み化が見込める。
本開示の実施の形態６に関し、整理して以下に記載する。
（６ａ） 本開示に係るドハティ増幅器において、さらに、前記入力信号の電力に応じて、前記第１の増幅器のゲートバイアス、前記第２の増幅器のゲートバイアス、前記第３の増幅器のゲートバイアス、および、前記第４の増幅器のゲートバイアスを制御するバイアス制御回路、をさらに備えるように構成した。
これにより、本開示において、さらに、例えば入力信号の電力レベルによって変化する増幅器の利得を、ゲートバイアスを制御することで電力レベルの変化に対して平滑化することが可能になり、低歪み化を実現することができる、という効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ａ）、上記（１ｂ）、上記（１ｃ）、および、上記（１ｄ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ｅ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（２ａ）と同様の構成を有する場合、これによる同様の効果を奏する。
実施の形態７．
上記実施の形態６では、第１の増幅器１のゲートバイアスと第２の増幅器２のゲートバイアスと第３の増幅器３のゲートバイアスと第４の増幅器４のゲートバイアスとを、入力信号の電力レベルに応じてゲートバイアスを制御していたが、入力信号の電力レベルに応じてドレインバイアスを制御しても良い。
本開示に係る実施の形態７におけるドハティ増幅器の一構成例を説明する。
図１３は、本開示に係る実施の形態７におけるドハティ増幅器１０００Ｇの各増幅器の構成を示した図である。
図１３に示すドハティ増幅器１０００Ｇは、バイアス制御回路１０５を備える。
バイアス制御回路１０５は、可変電源１００、第１の増幅器１へのゲートバイアス回路９１、第２の増幅器２へのゲートバイアス回路９２、第３の増幅器３へのゲートバイアス回路９３、第４の増幅器４へのゲートバイアス回路９４、第１の増幅器１へのドレインバイアス回路１０１、第２の増幅器２へのドレインバイアス回路１０２、第３の増幅器３へのドレインバイアス回路１０３、および、第４の増幅器４へのドレインバイアス回路１０４を含む。
バイアス制御回路１０５は、入力信号を取得し、入力信号の電力レベルに応じて第１の増幅器１へのドレインバイアス、第２の増幅器２へのドレインバイアス、第３の増幅器３へのドレインバイアス、および、第４の増幅器４へのドレインバイアスを制御する。
具体的には、バイアス制御回路１０５は、いわゆるエンベロープトラッキング方式のような方式で各増幅器へのゲートバイアスを制御する。バイアス制御回路１０５は、例えば入力信号から検波器で読み取るようにして入力信号の電力レベルを取得したり、ＲＦ信号源からエンベロープの情報をデジタル情報で受け取るようにして入力信号の電力レベルを取得したりする。バイアス制御回路１０５は、取得した電力レベルの情報から、例えばエンベロープの速度に追従するＤＣ－ＤＣコンバータを利用して、ドレイン電圧を生成する。
ドレインバイアスの制御自体は、既知の技術を用いることで実現可能であるため、ここでのより詳細な説明を省略する。
この場合、例えば入力信号の電力レベルによって増幅器のドレインバイアス点を制御することで、電力レベルに応じて負荷を最適し、高効率化が見込める。
本開示の実施の形態７に関し、整理して以下に記載する。
（７ａ） 本開示に係るドハティ増幅器において、さらに、前記入力信号の電力に応じて、前記第１の増幅器のドレインバイアス、前記第２の増幅器のドレインバイアス、前記第３の増幅器のドレインバイアス、および、前記第４の増幅器のドレインバイアスを制御するバイアス制御回路、をさらに備えるように構成した。
これにより、本開示において、さらに、例えば入力信号の電力レベルによって増幅器のドレインバイアス点を制御することで、電力レベルに応じて負荷を最適することが可能になり、高効率化を実現することができる、という効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ａ）、上記（１ｂ）、上記（１ｃ）、および、上記（１ｄ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（１ｅ）と同様の構成を有する場合、これによる同様の効果を奏する。
また、本開示に係るドハティ増幅器は、さらに、上記（２ａ）と同様の構成を有する場合、これによる同様の効果を奏する。
なお、本開示は、この開示の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本開示に係るドハティ増幅器は、複数の周波数帯域に対応し広帯域に動作させることができるので、例えば、移動通信基地局用の増幅器等に用いるのに適している。
１ 第１の増幅器、２ 第２の増幅器、３ 第３の増幅器、４ 第４の増幅器、５ 第１の出力回路、６ 第２の出力回路、７ 第３の出力回路、８ 第４の出力回路、９ 第１の小分岐合成回路の合成点、１０ 第２の小分岐合成回路の合成点、１１ 第５の出力回路、１２ 第６の出力回路、１３ 大分岐合成回路の合成点、１４ 第１の信号源、１５ 第２の信号源、１６ 第３の信号源、１７ 第４の信号源、１８ 出力端子、１９ 第１の小分岐合成回路、２０ 第２の小分岐合成回路、２１ 大分岐合成回路、２２ 第１の入力整合回路、２３ 第２の入力整合回路、２４ 第３の入力整合回路、２５ 第４の入力整合回路、２６ 出力整合回路、２７ 合成回路、３０ 増幅器、３１ 入力容量、３２ 電流源、３３ 出力容量、３４ 出力回路、３５ 出力線路、３６ 容量、４０ 増幅器、４１ 入力容量、４２ 電流源、４３ 出力容量、４４ 出力回路、４５ 出力線路、４６ 容量、４７ 出力線路、５０ 第１の小分岐の位相調整線路、５１ 第２の小分岐の位相調整線路、５２ 第１の小分岐の分配回路（第１の小分岐分配回路）、５３ 第２の小分岐の分配回路（第２の小分岐分配回路）、５４ 大分岐の位相調整線路、５５ 大分岐の分配回路（大分岐分配回路）、５６ 第５の入力整合回路、５７ 入力端子、５８ 分配回路、６０ 出力回路、６１ 出力回路、６２ ワイヤ、６３ 出力線路、６４ ワイヤ、６５ 出力線路、６６ 出力線路、７０ 出力回路、７１ 出力回路、７２ 出力線路、７３ 容量、７４ 出力線路、７５ 容量、７６ 出力線路、７７ 容量、７８ 出力線路、７９ 容量、８０ 出力線路、９０Ａ 電源、９０Ｂ 電源、９０Ｆ 可変電源、９１ 第１の増幅器へのゲートバイアス回路、９２ 第２の増幅器へのゲートバイアス回路、９３ 第３の増幅器へのゲートバイアス回路、９４ 第４の増幅器へのゲートバイアス回路、９５Ａ バイアス設定回路、９５Ｂ バイアス設定回路、９５Ｆ バイアス制御回路、１００ 可変電源、１０１ 第１の増幅器へのドレインバイアス回路、１０２ 第２の増幅器へのドレインバイアス回路、１０３ 第３の増幅器へのドレインバイアス回路、１０４ 第４の増幅器へのドレインバイアス回路、１０５ バイアス制御回路、１０００Ａ，１０００Ｂ，１０００Ｆ，１０００Ｇ ドハティ増幅器。

Claims (12)

  1. 入力信号の電力に応じて増幅動作に寄与する増幅器の数が変化するドハティ増幅器であって、
    少なくとも４以上の複数の増幅器と、
    前記複数の増幅器の出力を合成する合成回路と、
    を備え、
    前記複数の増幅器は、並列であり、
    第１の増幅器と、第２の増幅器と、第３の増幅器と、第４の増幅器とを含み構成され、
    前記入力信号の周波数に応じて、増幅動作に寄与する順番が異なり、
    前記合成回路は、
    前記第１の増幅器の出力端子に接続される中心周波数における電気長が９０度の第１の出力回路と、
    前記第２の増幅器の出力端子に接続される中心周波数における電気長が１８０度の第２の出力回路と、
    前記第３の増幅器の出力端子に接続される中心周波数における電気長が９０度の第３の出力回路と、
    前記第４の増幅器の出力端子に接続される中心周波数における電気長が１８０度の第４の出力回路と、を備え、
    中心周波数においては、前記入力信号が小電力である場合に前記第３の増幅器が動作し、前記入力信号が中電力である場合に前記第１の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第２の増幅器および前記第４の増幅器が動作に加わり、
    第１の周波数群においては、前記入力信号が小電力である場合に前記第１の増幅器が動作し、前記入力信号が中電力である場合に前記第３の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第２の増幅器および前記第４の増幅器が動作に加わり、
    第２の周波数群においては、前記入力信号が小電力である場合に前記第２の増幅器が動作し、前記入力信号が中電力である場合に前記第４の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第１の増幅器および前記第３の増幅器が動作に加わり、
    第３の周波数群においては、前記入力信号が小電力である場合に前記第４の増幅器が動作し、前記入力信号が中電力である場合に前記第２の増幅器が動作に加わり、前記入力信号が大電力である場合に前記第１の増幅器および前記第３の増幅器が動作に加わり、
    増幅動作するように制御される、
    ことを特徴とするドハティ増幅器。
  2. 前記複数の増幅器の出力を段階的に合成するトーナメント型の合成回路であり、各合成点から見て非対称な構成の回路である前記合成回路を備える、
    請求項１に記載のドハティ増幅器。
  3. 前記複数の増幅器ごとに接続された複数の信号源を備え、
    前記複数の増幅器それぞれにおけるバイアスは、当該増幅器の閾値電圧に固定されている、
    ことを特徴とする請求項２に記載のドハティ増幅器。
  4. １つの信号源と、
    前記信号源からの信号を、前記第１の増幅器、前記第２の増幅器、前記第３の増幅器、および、前記第４の増幅器へ分配する分配回路と、
    前記入力信号の電力および周波数に応じて、前記第１の増幅器、前記第２の増幅器、前記第３の増幅器、および、前記第４の増幅器に対するバイアスを設定するバイアス設定回路と、
    を備えた、
    ことを特徴とする請求項２に記載のドハティ増幅器。
  5. 前記合成回路は、
    前記第１の増幅器の出力と前記第２の増幅器の出力とを束ねて出力する第１の小分岐合成回路と、
    前記第３の増幅器の出力と前記第４の増幅器の出力とを束ねて出力する第２の小分岐合成回路と、
    前記第１の小分岐合成回路の出力と前記第２の小分岐合成回路の出力とを束ねて出力する大分岐合成回路と、
    を備えた請求項３に記載のドハティ増幅器。
  6. 前記第１の小分岐合成回路は、
    前記第１の増幅器に接続し、中心周波数において９０度の電気長である前記第１の出力回路と、
    前記第２の増幅器に接続し、中心周波数において１８０度の電気長である前記第２の出力回路と、を備え、
    前記第２の小分岐合成回路は、
    前記第３の増幅器に接続し、中心周波数において９０度の電気長である前記第３の出力回路と、
    前記第４の増幅器に接続し、中心周波数において１８０度の電気長である前記第４の出力回路と、を備える、
    ことを特徴とする請求項５に記載のドハティ増幅器。
  7. 前記第１の出力回路は、特性インピーダンスが前記第１の増幅器の飽和出力時の負荷に等しい回路であり、
    前記第２の出力回路は、特性インピーダンスが前記第２の増幅器の飽和出力時の負荷に等しい回路であり、
    前記第３の出力回路は、特性インピーダンスが前記第３の増幅器の飽和出力時の負荷に等しい回路であり、
    前記第４の出力回路は、特性インピーダンスが前記第４の増幅器の飽和出力時の負荷に等しい回路であり、
    前記大分岐合成回路は、前記第１の小分岐合成回路の出力側に接続され、特性インピーダンスが前記第１の増幅器の飽和出力時の負荷の半分に等しい第５の出力回路と、前記第２の小分岐合成回路の出力側に接続され、特性インピーダンスが前記第３の増幅器の飽和出力時の負荷の半分に等しい第６の出力回路と、を備えた、
    ことを特徴とする請求項６に記載のドハティ増幅器。
  8. 前記合成回路は、
    前記第１の増幅器の出力と前記第２の増幅器の出力とを束ねて出力する第１の小分岐合成回路と、
    前記第３の増幅器の出力と前記第４の増幅器の出力とを束ねて出力する第２の小分岐合成回路と、
    前記第１の小分岐合成回路の出力と前記第２の小分岐合成回路の出力とを束ねて出力する大分岐合成回路と、
    を備えた、
    ことを特徴とする請求項４に記載のドハティ増幅器。
  9. 前記第１の小分岐合成回路は、
    前記第１の増幅器に接続し、中心周波数において９０度の電気長である前記第１の出力回路と、
    前記第２の増幅器に接続し、中心周波数において１８０度の電気長である前記第２の出力回路と、を備え、
    前記第２の小分岐合成回路は、
    前記第３の増幅器に接続し、中心周波数において９０度の電気長である前記第３の出力回路と、
    前記第４の増幅器に接続し、中心周波数において１８０度の電気長である前記第４の出力回路と、を備える、
    ことを特徴とする請求項８に記載のドハティ増幅器。
  10. 前記第１の出力回路は、特性インピーダンスが前記第１の増幅器の飽和出力時の負荷に等しい回路であり、
    前記第２の出力回路は、特性インピーダンスが前記第２の増幅器の飽和出力時の負荷に等しい回路であり、
    前記第３の出力回路は、特性インピーダンスが前記第３の増幅器の飽和出力時の負荷に等しい回路であり、
    前記第４の出力回路は、特性インピーダンスが前記第４の増幅器の飽和出力時の負荷に等しい回路であり、
    前記大分岐合成回路は、前記第１の小分岐合成回路の出力側に接続され、特性インピーダンスが前記第１の増幅器の飽和出力時の負荷の半分に等しい第５の出力回路と、前記第２の小分岐合成回路の出力側に接続され、特性インピーダンスが前記第３の増幅器の飽和出力時の負荷の半分に等しい第６の出力回路と、を備えた、
    ことを特徴とする請求項９に記載のドハティ増幅器。
  11. 前記入力信号の電力に応じて、前記第１の増幅器のゲートバイアス、前記第２の増幅器のゲートバイアス、前記第３の増幅器のゲートバイアス、および、前記第４の増幅器のゲートバイアスを制御するバイアス制御回路、
    をさらに備えた請求項１に記載のドハティ増幅器。
  12. 前記入力信号の電力に応じて、前記第１の増幅器のドレインバイアス、前記第２の増幅器のドレインバイアス、前記第３の増幅器のドレインバイアス、および、前記第４の増幅器のドレインバイアスを制御するバイアス制御回路、
    をさらに備えた請求項１に記載のドハティ増幅器。
JP2022552515A 2022-04-22 2022-04-22 ドハティ増幅器 Active JP7292529B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/018499 WO2023203738A1 (ja) 2022-04-22 2022-04-22 ドハティ増幅器

Publications (3)

Publication Number Publication Date
JP7292529B1 true JP7292529B1 (ja) 2023-06-16
JPWO2023203738A1 JPWO2023203738A1 (ja) 2023-10-26
JPWO2023203738A5 JPWO2023203738A5 (ja) 2024-03-29

Family

ID=86729206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022552515A Active JP7292529B1 (ja) 2022-04-22 2022-04-22 ドハティ増幅器

Country Status (5)

Country Link
US (1) US20250023521A1 (ja)
EP (1) EP4496217A4 (ja)
JP (1) JP7292529B1 (ja)
CN (1) CN119013891A (ja)
WO (1) WO2023203738A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074819A1 (ja) * 2023-10-02 2025-04-10 株式会社村田製作所 電力増幅回路、ならびに、それを搭載した送信回路および通信装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260658A (ja) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp 電力増幅器
JP2012034134A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Device Innovations Inc 増幅器
JP2013519307A (ja) * 2010-02-03 2013-05-23 マサチューセッツ インスティテュート オブ テクノロジー 無線周波数（ｒｆ）増幅器回路および関係する技法
WO2014094824A1 (en) * 2012-12-18 2014-06-26 Telefonaktiebolaget L M Ericsson (Publ) Amplifier circuit and method
JP2015019275A (ja) * 2013-07-11 2015-01-29 株式会社東芝 増幅装置、送信装置
US20160241201A1 (en) * 2013-10-18 2016-08-18 Telefonaktiebolaget Lm Ericsson (Publ) Power amplifier for amplification of an input signal into an output signal
JP2020526948A (ja) * 2017-07-21 2020-08-31 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 多段ドハティ電力増幅器および送信機
WO2020217422A1 (ja) * 2019-04-25 2020-10-29 三菱電機株式会社 ドハティ増幅器及び通信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634615B1 (en) * 2016-03-08 2017-04-25 Nxp Usa, Inc. Multi-band Doherty amplifier device and method therefor
JP6729986B2 (ja) * 2017-11-15 2020-07-29 三菱電機株式会社 ドハティ増幅器及びドハティ増幅回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260658A (ja) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp 電力増幅器
JP2013519307A (ja) * 2010-02-03 2013-05-23 マサチューセッツ インスティテュート オブ テクノロジー 無線周波数（ｒｆ）増幅器回路および関係する技法
JP2012034134A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Device Innovations Inc 増幅器
WO2014094824A1 (en) * 2012-12-18 2014-06-26 Telefonaktiebolaget L M Ericsson (Publ) Amplifier circuit and method
JP2015019275A (ja) * 2013-07-11 2015-01-29 株式会社東芝 増幅装置、送信装置
US20160241201A1 (en) * 2013-10-18 2016-08-18 Telefonaktiebolaget Lm Ericsson (Publ) Power amplifier for amplification of an input signal into an output signal
JP2020526948A (ja) * 2017-07-21 2020-08-31 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 多段ドハティ電力増幅器および送信機
WO2020217422A1 (ja) * 2019-04-25 2020-10-29 三菱電機株式会社 ドハティ増幅器及び通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074819A1 (ja) * 2023-10-02 2025-04-10 株式会社村田製作所 電力増幅回路、ならびに、それを搭載した送信回路および通信装置

Also Published As

Publication number Publication date
WO2023203738A1 (ja) 2023-10-26
EP4496217A1 (en) 2025-01-22
EP4496217A4 (en) 2025-05-14
US20250023521A1 (en) 2025-01-16
CN119013891A (zh) 2024-11-22
JPWO2023203738A1 (ja) 2023-10-26

Similar Documents

Publication Publication Date Title
US6085074A (en) Apparatus and method for amplifying an amplitude-varying signal
US7336125B2 (en) Power amplifier and transmitter
US10218315B2 (en) Doherty amplifier
JP4027988B2 (ja) 多段高効率線形電力増幅器およびその方法
KR100887116B1 (ko) 고효율 신호 송신기용 ｅ 등급 도허티 증폭기 토포로지
JP3954114B2 (ja) 高線形性動作モードと高効率性動作モードを有する増幅回路
US7279971B2 (en) Composite power amplifier
US7071775B2 (en) Method and apparatus for an enhanced efficiency power amplifier
JP4950083B2 (ja) 高効率電力増幅器
JP4248367B2 (ja) 電力合成形高効率増幅器
JP6612910B2 (ja) スイッチト増幅器
Watkins et al. How not to rely on Moore's Law alone: low-complexity envelope-tracking amplifiers
JP6779391B1 (ja) ドハティ増幅器及び通信装置
US20250023521A1 (en) Doherty amplifier
US11368176B2 (en) Transmission unit
JP7281933B2 (ja) 増幅装置
JP4183941B2 (ja) 高効率増幅器
JP6949281B2 (ja) アウトフェージング増幅器及び通信装置
KR101500570B1 (ko) 비대칭 도허티 전력 증폭기
JP3827130B2 (ja) フィードフォワード増幅器
JP2005086447A (ja) 電力合成形増幅器
JP2011182312A (ja) 増幅器
KR102558697B1 (ko) 이중 모드 도허티 전력증폭기 및 방법
JP7607849B1 (ja) 増幅装置
JP2004289492A (ja) ドハーティ増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220901

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230606

R150 Certificate of patent or registration of utility model

Ref document number: 7292529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150