JP7287349B2

JP7287349B2 - Radar circuit unit, radar equipment

Info

Publication number: JP7287349B2
Application number: JP2020093512A
Authority: JP
Inventors: 延正長谷川; 修也岸本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2020-05-28
Filing date: 2020-05-28
Publication date: 2023-06-06
Anticipated expiration: 2040-05-28
Also published as: JP2021189005A

Description

本開示は、レーダ回路ユニット及びレーダ装置に、関する。 The present disclosure relates to a radar circuit unit and a radar device.

特許文献１に開示されるように、レーダ波に対する反射波を利用して物体を検知するためのレーダ装置は、広く知られている。こうしたレーダ装置では、送信アンテナによりレーダ波へと変換出力される送信信号が、周波数制御された変調信号に基づき生成される。 2. Description of the Related Art As disclosed in Patent Literature 1, a radar device for detecting an object using reflected waves of radar waves is widely known. In such a radar device, a transmission signal that is converted and output to a radar wave by a transmission antenna is generated based on a frequency-controlled modulated signal.

特開２０１９－１８４３３９号公報JP 2019-184339 A

さて、特許文献１に開示のレーダ装置では、変調信号を増幅器により増幅して送信信号を生成するレーダ回路ユニットが、採用されている。しかし、一般に増幅器を構成するトランジスタには、耐圧限界が存在するため、変調信号の振幅は当該耐圧限界を超えるおそれがある。 The radar device disclosed in Patent Document 1 employs a radar circuit unit that amplifies a modulated signal with an amplifier and generates a transmission signal. However, since transistors forming an amplifier generally have a withstand voltage limit, the amplitude of the modulation signal may exceed the withstand voltage limit.

そこで、変調信号を電力分配させ、複数の分岐信号とし、振幅を耐圧限界未満に抑え、耐圧限界のないバランのような受動素子で合成する手法が、考えられる。しかし、この手法では、レーダ波に合わせた高周波の変調信号が、各分岐信号へ電力分配される段階で、電力ロスが大きくなる。これは、レーダ回路ユニットの電力分配には長いメタル配線が必要になるが、表皮効果のために高周波ほどメタル配線の電力ロスが高いからである。その結果、特に電力分配前の増幅段階で、増幅率をあらかじめ高めざるを得ず、消費電力の増大を招くという問題があった。 Therefore, a method of dividing the power of the modulated signal into a plurality of branch signals, suppressing the amplitude below the withstand voltage limit, and synthesizing them with a passive element such as a balun having no withstand voltage limit is conceivable. However, in this method, the power loss increases at the stage where the power of the high-frequency modulated signal matched with the radar wave is distributed to each branch signal. This is because a long metal wiring is required for power distribution of the radar circuit unit, and the power loss of the metal wiring increases as the frequency increases due to the skin effect. As a result, especially in the amplification stage before power distribution, the amplification factor must be increased in advance, resulting in an increase in power consumption.

本開示の課題は、消費電力を低減するレーダ回路ユニット及びレーダ装置を、提供することにある。 An object of the present disclosure is to provide a radar circuit unit and a radar device that reduce power consumption.

以下、課題を解決するための本開示の技術的手段について、説明する。尚、特許請求の範囲及び本欄に記載された括弧内の符号は、後に詳述する実施形態に記載された具体的手段との対応関係を示すものであり、本開示の技術的範囲を限定するものではない。 Technical means of the present disclosure for solving the problems will be described below. It should be noted that the symbols in parentheses described in the claims and this column indicate the correspondence with specific means described in the embodiments described in detail later, and limit the technical scope of the present disclosure. not something to do.

本開示の第一態様は、
送信アンテナ（２）によりレーダ波へ変換出力される送信信号（Ｓｓ）を、周波数制御された変調信号（Ｓｌ）に基づき生成するレーダ回路ユニット（４）であって、
レーダ波よりも低周波の変調信号を、複数の分岐信号に電力分配するパワーディバイダ（２２）と、
パワーディバイダにより電力分配された各分岐信号を、レーダ波に合わせて個別に周波数逓倍する複数の逓倍器（２３）と、
各逓倍器により周波数逓倍された分岐信号を、個別に増幅する複数のパワーアンプ（２４）と、
各パワーアンプにより増幅された分岐信号を、送信信号へ合成するパワーコンバイナ（２５）と、
を備える。 A first aspect of the present disclosure is
A radar circuit unit (4) for generating a transmission signal (Ss) converted and output to a radar wave by a transmission antenna (2) based on a frequency-controlled modulated signal (Sl),
a power divider (22) for power-dividing a modulated signal with a frequency lower than that of a radar wave into a plurality of branch signals;
a plurality of multipliers (23) for individually frequency-multiplying each of the branched signals, the power of which is divided by the power divider, in accordance with the radar wave;
a plurality of power amplifiers (24) for individually amplifying the branched signals frequency-multiplied by each multiplier;
a power combiner (25) that combines the branched signals amplified by each power amplifier into a transmission signal;
Prepare.

本開示の第二態様は、
第一態様のレーダ回路ユニットと、
レーダ回路ユニットにより生成された送信信号を、レーダ波へ変換して出力する送信アンテナと、
を含んで構成されるレーダ装置である。 A second aspect of the present disclosure is
a radar circuit unit of the first aspect;
a transmission antenna that converts a transmission signal generated by the radar circuit unit into a radar wave and outputs the signal;
A radar device comprising

これら第一及び第二態様では、レーダ波よりも低周波の段階で電力分配された分岐信号が、レーダ波に合うよう個別に周波数逓倍されてから、送信信号への合成前に個別に増幅される。これによれば、低周波の変調信号が各分岐信号へと電力分配される段階において、電力ロスが小さくなる。表皮効果による電力ロスは、低周波の方が高周波よりも小さいためである。したがって、低周波において電力分配しておけば、周波数逓倍後の増幅段階において、各分岐信号に対する増幅率を抑えて消費電力を低減することが、可能となる。 In these first and second aspects, the branch signals, which are power-divided at a stage lower than the radar wave, are individually frequency-multiplied to match the radar wave, and then individually amplified before being combined into the transmission signal. be. According to this, the power loss is reduced at the stage where the power of the low-frequency modulated signal is distributed to each branch signal. This is because the power loss due to the skin effect is smaller at low frequencies than at high frequencies. Therefore, by distributing power at low frequencies, it is possible to reduce power consumption by suppressing the amplification factor for each branched signal in the amplification stage after frequency multiplication.

第一及び第二実施形態によるレーダ装置の基本構成を示すブロック図である。1 is a block diagram showing the basic configuration of a radar device according to first and second embodiments; FIG. 第一及び第二実施形態によるレーダ装置のうちレーダ回路ユニットの基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the radar circuit unit among the radar apparatuses by 1st and 2nd embodiment. 図２に示すレーダ回路ユニットの具体例を示すブロック図である。3 is a block diagram showing a specific example of the radar circuit unit shown in FIG. 2; FIG. 第一実施形態によるレーダ装置のうちレーダ回路ユニットの詳細構成を示すブロック図である。3 is a block diagram showing the detailed configuration of a radar circuit unit in the radar device according to the first embodiment; FIG. 比較例のレーダ回路ユニットを示すブロック図である。It is a block diagram which shows the radar circuit unit of a comparative example. 第一実施形態によるレーダ装置及びレーダ回路ユニットの効果を、比較例と対比して説明するためのグラフである。7 is a graph for explaining the effects of the radar device and the radar circuit unit according to the first embodiment in comparison with a comparative example; 第二実施形態によるレーダ装置のうちレーダ回路ユニットの詳細構成を示すブロック図である。It is a block diagram which shows the detailed structure of the radar circuit unit among the radar apparatuses by 2nd embodiment.

以下、複数の実施形態を図面に基づき説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことで、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合わせることができる。
（基本構成）
まず、後に詳述する第一及び第二実施形態の基本構成を、説明する。 A plurality of embodiments will be described below with reference to the drawings. Note that redundant description may be omitted by assigning the same reference numerals to corresponding components in each embodiment. When only a part of the configuration is described in each embodiment, the configurations of other embodiments previously described can be applied to other portions of the configuration. Moreover, not only the combinations of the configurations explicitly specified in the description of each embodiment, but also the configurations of a plurality of embodiments can be partially combined even if they are not specified unless there is a particular problem with the combination.
(basic configuration)
First, the basic configuration of the first and second embodiments, which will be detailed later, will be described.

図１に基本構成を示すレーダ装置１は、レーダ波に対する反射波を利用して物体を検知する。レーダ装置１は、例えば車両等の移動体に、搭載される。レーダ装置１は、例えばＭＭＩＣ（Monolithic Microwave Integrated Circuit）等の半導体集積回路装置を主体として、構成されている。レーダ装置１は、送信アンテナ２、受信アンテナ３及びレーダ回路ユニット４を、含んで構成されている。 A radar device 1 whose basic configuration is shown in FIG. 1 detects an object by utilizing reflected waves of radar waves. The radar device 1 is mounted, for example, on a moving object such as a vehicle. The radar device 1 is mainly composed of a semiconductor integrated circuit device such as MMIC (Monolithic Microwave Integrated Circuit). The radar device 1 includes a transmitting antenna 2 , a receiving antenna 3 and a radar circuit unit 4 .

送信アンテナ２は、レーダ回路ユニット４により生成された送信信号Ｓｓを、レーダ波へ変換して出力する。このときレーダ波は、例えば７６ＧＨｚ等、ミリ波帯域の周波数ｆにて出力される。受信アンテナ３は、物体により反射されたレーダ波の反射波を、受信信号Ｓｒへ変換してレーダ回路ユニット４に入力する。レーダ回路ユニット４は、送信アンテナ２及び受信アンテナ３と電気接続されている。レーダ回路ユニット４は、制御部１０、送信部２０（図２，３も参照）、及び受信部３０を備えている。 The transmission antenna 2 converts the transmission signal Ss generated by the radar circuit unit 4 into a radar wave and outputs the radar wave. At this time, the radar wave is output at a frequency f in the millimeter wave band such as 76 GHz. The receiving antenna 3 converts a reflected radar wave reflected by an object into a received signal Sr and inputs the received signal Sr to the radar circuit unit 4 . The radar circuit unit 4 is electrically connected with the transmitting antenna 2 and the receiving antenna 3 . The radar circuit unit 4 includes a control section 10 , a transmission section 20 (see also FIGS. 2 and 3), and a reception section 30 .

制御部１０は、ＰＬＬ（Phase Locked Loop）１２を有している。制御部１０は、例えばＦＣＭ（Fast-Chirp Modulation）変調等の周波数制御をＰＬＬ１２により実行することで、レーダ波よりも低周波のローカル信号Ｓｌを変調信号として生成する。このときローカル信号Ｓｌの周波数は、Ｎを２以上の自然数として、レーダ波の周波数ｆに対して１／Ｎの値（即ち、ｆ／Ｎ）に、変調される。制御部１０は、こうしてＰＬＬ１２により周波数制御されたローカル信号Ｓｌを、送信部２０及び受信部３０へ入力する。 The control unit 10 has a PLL (Phase Locked Loop) 12 . The control unit 10 performs frequency control such as FCM (Fast-Chirp Modulation) modulation using the PLL 12 to generate a local signal Sl having a frequency lower than that of the radar wave as a modulated signal. At this time, the frequency of the local signal Sl is modulated to a value that is 1/N (that is, f/N) of the frequency f of the radar wave, where N is a natural number of 2 or more. The control unit 10 inputs the local signal Sl frequency-controlled by the PLL 12 to the transmission unit 20 and the reception unit 30 .

図２，３に示すように送信部２０には、ＰＬＬ１２からのローカル信号Ｓｌが、入力される。送信部２０は、プリアンプ２１、パワーディバイダ２２、逓倍器２３、パワーアンプ２４及びパワーコンバイナ２５を有している。送信部２０は、プリアンプ２１に通して増幅させたローカル信号Ｓｌを、パワーディバイダ２２より電力分配することで、複数に分岐させた分岐信号Ｓｂを生成する。ここで分岐信号Ｓｂの分岐数は、ｉを自然数として、２のｉ乗（即ち、２^ｉ）により表される。 As shown in FIGS. 2 and 3, the transmission unit 20 receives the local signal Sl from the PLL 12 . The transmission section 20 has a preamplifier 21 , a power divider 22 , a multiplier 23 , a power amplifier 24 and a power combiner 25 . The transmission unit 20 distributes the power of the local signal Sl that has been passed through the preamplifier 21 and amplified by the power divider 22, thereby generating a plurality of branched signals Sb. Here, the number of branches of the branch signal Sb is represented by 2 raised to the i-th power (that is, 2 ⁱ ), where i is a natural number.

送信部２０は、パワーディバイダ２２より電力分配された各分岐信号Ｓｂを、それぞれ対応した複数の逓倍器２３により、個別に周波数逓倍する。ここで逓倍器２３の個数は、分岐信号Ｓｂの分岐数と同数であり、２のｉ乗（即ち、２^ｉ）により定義される。また、ローカル信号Ｓｌの周波数ｆ／Ｎに対して、レーダ波の周波数ｆの逓倍比は、Ｎにより定義される。さらに２^ｉとＮとは、一致又は相違する値に設定される。これらの定義及び設定の下で２^ｉ個の逓倍器２３は、それぞれ分岐信号Ｓｂを、Ｎ逓倍した周波数ｆの信号に変換する。尚、特に図２は、後に詳述する第一及び第二実施形態と対応しており、２^ｉ及びＮの双方の値が２の場合となるレーダ回路ユニット４について具体例を示している。 The transmission unit 20 individually frequency-multiplies each of the branched signals Sb to which power is distributed by the power divider 22 using a plurality of corresponding multipliers 23 . Here, the number of multipliers 23 is the same as the number of branches of the branch signal Sb, and is defined by 2 raised to the i power (that is, 2 ⁱ ). Also, the multiplication ratio of the frequency f of the radar wave is defined by N with respect to the frequency f/N of the local signal Sl. In addition, 2 ⁱ and N are set to values that match or differ. Under these definitions and settings, the 2 ⁱ multipliers 23 each convert the branch signal Sb into a signal of frequency f multiplied by N. In particular, FIG. 2 corresponds to the first and second embodiments described in detail later, and shows a specific example of the radar circuit unit 4 in which both the values of ²ⁱ and N are two.

図２，３に示すように送信部２０は、各逓倍器２３により周波数逓倍された各分岐信号Ｓｂを、それぞれ対応した複数のパワーアンプ２４により、個別に増幅する。各パワーアンプ２４は、少なくとも１つのトランジスタを主体に、構成されている。ここでパワーアンプ２４の個数は、分岐信号Ｓｂの分岐数及び逓倍器２３の個数と同数であり、２のｉ乗（即ち、２^ｉ）により定義される。この定義の下で２^ｉ個のパワーアンプ２４は、それぞれＮ逓倍された周波数ｆの分岐信号Ｓｂを、所定の増幅率にて増幅する。そこで各パワーアンプ２４では、それぞれを構成するトランジスタの耐圧限界を、分岐信号Ｓｂの振幅が下回るように、増幅率が予設定されている。 As shown in FIGS. 2 and 3, the transmission unit 20 individually amplifies each branch signal Sb frequency-multiplied by each multiplier 23 with a plurality of corresponding power amplifiers 24 . Each power amplifier 24 is mainly composed of at least one transistor. Here, the number of power amplifiers 24 is the same as the number of branches of the branched signal Sb and the number of multipliers 23, and is defined by the i power of 2 (that is, 2 ⁱ ). Under this definition, the 2 ⁱ power amplifiers 24 each amplify the N-multiplied branch signal Sb of the frequency f with a predetermined amplification factor. Therefore, in each power amplifier 24, the amplification factor is preset so that the amplitude of the branch signal Sb is less than the withstand voltage limit of the transistor constituting each power amplifier.

送信部２０は、各パワーアンプ２４により増幅された各分岐信号Ｓｂを、共通のパワーコンバイナ２５により送信信号Ｓｓへと合成する。この合成により生成された送信信号Ｓｓは、パワーコンバイナ２５から送信アンテナ２へ出力されることで、送信信号Ｓｓと実質同一周波数ｆのレーダ波へと変換される。 The transmitting section 20 combines each branch signal Sb amplified by each power amplifier 24 into a transmission signal Ss by a common power combiner 25 . The transmission signal Ss generated by this synthesis is output from the power combiner 25 to the transmission antenna 2 and converted into a radar wave having substantially the same frequency f as the transmission signal Ss.

このような送信部２０に対して受信部３０には、図１に示すように、受信アンテナ３からの受信信号Ｓｒと、ＰＬＬ１２からのローカル信号Ｓｌとが、入力される。受信部３０は、混合器３２及び受信増幅器３４を有している。受信部３０は、混合器３２により受信信号Ｓｒとローカル信号Ｓｌとを混合させてから、受信増幅器３４により増幅する。そこで制御部１０は、受信部３０での増幅信号に基づき、物体までの距離を算出する。 As shown in FIG. 1 , a reception signal Sr from the reception antenna 3 and a local signal Sl from the PLL 12 are input to the reception section 30 for the transmission section 20 . The receiving section 30 has a mixer 32 and a receiving amplifier 34 . The receiver 30 mixes the reception signal Sr and the local signal Sl with the mixer 32 and then amplifies the mixed signal with the reception amplifier 34 . Therefore, the controller 10 calculates the distance to the object based on the amplified signal from the receiver 30 .

（第一実施形態）
次に、第一実施形態の詳細構成を説明する。図４に示すように、第一実施形態のパワーディバイダ２２は、共通の差動分配器２２０に対して差動増幅器２２２とトランス２２４とが複数ずつ組み合わされた、カスコード分岐回路である。ここで第一実施形態では、ｉ＝１として分岐信号Ｓｂの分岐数２^ｉが、逓倍比Ｎと同じ２（図２，３参照）に、設定されている。この設定に応じて差動増幅器２２２及びトランス２２４は、一対ずつ設けられている。 (First embodiment)
Next, the detailed configuration of the first embodiment will be described. As shown in FIG. 4, the power divider 22 of the first embodiment is a cascode branch circuit in which a plurality of differential amplifiers 222 and transformers 224 are combined with a common differential divider 220 . Here, in the first embodiment, i=1 and the branch number ²ⁱ of the branch signal Sb is set to 2, which is the same as the multiplication ratio N (see FIGS. 2 and 3). A pair of differential amplifiers 222 and transformers 224 are provided according to this setting.

差動分配器２２０には、正負の入力端子ＩＮＰ，ＩＮＮが設けられている。これらの入力端子ＩＮＰ，ＩＮＮには、前段のプリアンプ２１（図３参照）により増幅された変調信号としてのローカル信号Ｓｌが、入力される。ここでローカル信号Ｓｌの周波数は、レーダ波の周波数ｆに対する逓倍比Ｎを２として、ｆ／２により表される値（即ち、ｆの半値）、例えば３８ＧＨｚ等に制御されている。 The differential divider 220 is provided with positive and negative input terminals INP and INN. A local signal Sl as a modulated signal amplified by the preamplifier 21 (see FIG. 3) is input to these input terminals INP and INN. Here, the frequency of the local signal Sl is controlled to a value represented by f/2 (that is, a half value of f), for example, 38 GHz, where the multiplication ratio N for the frequency f of the radar wave is 2.

差動分配器２２０には、例えばＭＯＳＦＥＴ（metal-oxide-semiconductor Field Effect Transistor）等の電界効果トランジスタであるパワートランジスタ２２０ａ，２２０ｂが、一対設けられている。パワートランジスタ２２０ａ，２２０ｂのゲートは、それぞれ対応する入力端子ＩＮＰ，ＩＮＮに対して、個別に接続されている。パワートランジスタ２２０ａ，２２０ｂのソースは、接地されている。パワートランジスタ２２０ａ，２２０ｂのドレインは、後段となる双方の差動増幅器２２２に分岐して接続されている。 The differential divider 220 is provided with a pair of power transistors 220a and 220b, which are field effect transistors such as MOSFETs (metal-oxide-semiconductor field effect transistors). Gates of the power transistors 220a and 220b are individually connected to corresponding input terminals INP and INN, respectively. The sources of power transistors 220a and 220b are grounded. The drains of the power transistors 220a and 220b are branched and connected to both differential amplifiers 222 in the latter stage.

こうした構成から差動分配器２２０は、差動入力されるローカル信号Ｓｌを増幅して各差動増幅器２２２へと分岐させることで、それら各差動増幅器２２２への分岐信号Ｓｂに電力分配する。これにより各差動増幅器２２２に対して、周波数はｆ／２に実質保持且つ電流は実質半減（即ち、約１／２）された分岐信号Ｓｂが、それぞれ入力される。 With such a configuration, the differential distributor 220 amplifies the differentially input local signal Sl and branches it to each differential amplifier 222, thereby distributing power to the branched signals Sb to each of these differential amplifiers 222. FIG. As a result, a branch signal Sb whose frequency is substantially held at f/2 and whose current is substantially halved (that is, about 1/2) is input to each differential amplifier 222 .

各差動増幅器２２２には、例えばＭＯＳＦＥＴ等の電界効果トランジスタであるパワートランジスタ２２２ａ，２２２ｂが、一対ずつ設けられている。パワートランジスタ２２２ａ，２２２ｂのゲートには、電源電圧ＶＤＤが印加されている。パワートランジスタ２２２ａ，２２２ｂのソースは、前段の差動分配器２２０のうち、それぞれ対応するパワートランジスタ２２０ａ，２２０ｂのドレインに対して、個別にカスコード接続されている。パワートランジスタ２２２ａ，２２２ｂのドレインは、それぞれ対応する後段のトランス２２４に対して、個別に接続されている。 Each differential amplifier 222 is provided with a pair of power transistors 222a and 222b, which are field effect transistors such as MOSFETs. A power supply voltage VDD is applied to gates of the power transistors 222a and 222b. The sources of the power transistors 222a and 222b are individually cascode-connected to the corresponding drains of the power transistors 220a and 220b in the differential divider 220 in the preceding stage. The drains of the power transistors 222a and 222b are individually connected to the corresponding subsequent transformers 224, respectively.

各トランス２２４は、それぞれ一対ずつの１次コイル２２４ａ同士の結合中点に電源電圧ＶＤＤが印加される、センタータップ型である。差動型の各トランス２２４において一対の１次コイル２２４ａの入力端は、それぞれ対応するパワートランジスタ２２２ａ，２２２ｂのドレインに対して、個別に接続されている。各トランス２２４においてそれぞれ一対ずつの２次コイル２２４ｂの各出力端は、それぞれ対応する後段の逓倍器２３に対して、個別に接続されている。 Each transformer 224 is of a center-tap type in which power supply voltage VDD is applied to the coupling midpoint between each pair of primary coils 224a. The input ends of a pair of primary coils 224a in each differential transformer 224 are individually connected to the drains of the corresponding power transistors 222a and 222b. Each output end of each pair of secondary coils 224b in each transformer 224 is individually connected to the corresponding post-stage multiplier 23 .

これらの構成から各差動増幅器２２２には、対応するトランス２２４からの安定電力の供給下、差動分配器２２０により電力分配された分岐信号Ｓｂが、差動入力される。各差動増幅器２２２は、対応するトランス２２４のインダクタ機能によりパワートランジスタ２２２ａ，２２２ｂでの寄生容量の低減下、入力された分岐信号Ｓｂを周波数ｆ／２のまま増幅する。各差動増幅器２２２により増幅された分岐信号Ｓｂは、対応するトランス２２４の２次コイル２２４ｂを通して、対応する逓倍器２３へと入力される。 Due to these configurations, each differential amplifier 222 receives a branch signal Sb whose power is distributed by the differential distributor 220 under stable power supply from the corresponding transformer 224 . Each differential amplifier 222 amplifies the input branch signal Sb at the frequency f/2 while the parasitic capacitance of the power transistors 222 a and 222 b is reduced by the inductor function of the corresponding transformer 224 . The branch signal Sb amplified by each differential amplifier 222 is input to the corresponding multiplier 23 through the secondary coil 224b of the corresponding transformer 224. FIG.

各逓倍器２３は、前段のパワーディバイダ２２のうち、それぞれ一対ずつ対応の２次コイル２２４ｂから入力を受ける、差動型周波数逓倍回路である。各逓倍器２３において一対の出力端は、それぞれ対応する後段のパワーアンプ２４に対して、個別に接続されている。こうした構成の各逓倍器２３には、パワーディバイダ２２において電力分配された分岐信号Ｓｂが、増幅状態で差動入力される。逓倍比Ｎが２であるダブラーとしての各逓倍器２３は、増幅入力された分岐信号Ｓｂの周波数ｆ／２を、２逓倍する。これにより各逓倍器２３は、レーダ波に合わせて高めた周波数ｆの分岐信号Ｓｂを、対応するパワーアンプ２４へと入力する。 Each multiplier 23 is a differential frequency multiplier circuit that receives an input from a corresponding pair of secondary coils 224b of the power divider 22 in the preceding stage. A pair of output terminals of each multiplier 23 is individually connected to a corresponding power amplifier 24 in the subsequent stage. The branched signal Sb power-divided by the power divider 22 is differentially input to each multiplier 23 having such a configuration in an amplified state. Each multiplier 23 as a doubler having a multiplication ratio N of 2 doubles the frequency f/2 of the amplified input branch signal Sb. As a result, each multiplier 23 inputs to the corresponding power amplifier 24 the branch signal Sb with the frequency f increased in accordance with the radar wave.

各パワーアンプ２４は、それぞれ対応する前段の逓倍器２３から入力を受ける、差動増幅回路である。各パワーアンプ２４には、例えばＭＯＳＦＥＴ等の電界効果トランジスタであるパワートランジスタ２４０ａ，２４０ｂが、一対ずつ設けられている。パワートランジスタ２４０ａ，２４０ｂのゲートは、それぞれ対応する逓倍器２３の出力端に対して、個別に接続されている。パワートランジスタ２４０ａ，２４０ｂのソースは、接地されている。パワートランジスタ２４０ａ，２４０ｂのドレインは、後段となるパワーコンバイナ２５に対して、共通に接続されている。パワートランジスタ２４０ａのゲートとパワートランジスタ２４０ｂのドレインとの間、並びにパワートランジスタ２４０ｂのゲートとパワートランジスタ２４０ａのドレインとの間には、それぞれ発振抑制用のキャパシタ２４０ｃが、介装されている。尚、キャパシタ２４０ｃは、省かれていてもよい。 Each power amplifier 24 is a differential amplifier circuit that receives an input from the corresponding pre-stage multiplier 23 . Each power amplifier 24 is provided with a pair of power transistors 240a and 240b, which are field effect transistors such as MOSFETs. Gates of the power transistors 240a and 240b are individually connected to output terminals of the corresponding multipliers 23, respectively. The sources of power transistors 240a and 240b are grounded. The drains of the power transistors 240a and 240b are commonly connected to the power combiner 25 in the subsequent stage. A capacitor 240c for suppressing oscillation is interposed between the gate of the power transistor 240a and the drain of the power transistor 240b and between the gate of the power transistor 240b and the drain of the power transistor 240a. Note that the capacitor 240c may be omitted.

こうした構成の各パワーアンプ２４には、後に詳述するパワーコンバイナ２５からの安定電力の供給下、対応する逓倍器２３において周波数逓倍された分岐信号Ｓｂが、差動入力される。各パワーアンプ２４は、入力された分岐信号Ｓｂを周波数ｆのまま増幅して、共通のパワーコンバイナ２５へと入力する。 A branch signal Sb frequency-multiplied by a corresponding multiplier 23 is differentially input to each power amplifier 24 having such a configuration while stable power is supplied from a power combiner 25, which will be described in detail later. Each power amplifier 24 amplifies the input branch signal Sb with the frequency f as it is, and inputs it to the common power combiner 25 .

パワーコンバイナ２５は、前段の各パワーアンプ２４から入力を受ける、受動型バラン合成回路である。パワーコンバイナ２５は、トランス２５０，２５１の組み合わせにより、構成されている。各トランス２５０，２５１は、それぞれ一対ずつの１次コイル２５０ａ，２５１ａ同士の結合中点に電源電圧ＶＤＤが印加される、センタータップ型である。 The power combiner 25 is a passive balun combining circuit that receives inputs from the power amplifiers 24 in the previous stage. Power combiner 25 is configured by a combination of transformers 250 and 251 . Each of the transformers 250 and 251 is of a center-tap type in which a power supply voltage VDD is applied to the coupling midpoint between each pair of primary coils 250a and 251a.

第一トランス２５０において各１次コイル２５０ａの入力端は、それぞれ対応する前段のパワーアンプ２４におけるパワートランジスタ２４０ａのドレインに対して、個別に接続されている。第二トランス２５１において各１次コイル２５１ａの入力端は、それぞれ対応する前段のパワーアンプ２４におけるパワートランジスタ２４０ｂのドレインに対して、個別に接続されている。 The input terminal of each primary coil 250a in the first transformer 250 is individually connected to the drain of the power transistor 240a in the corresponding power amplifier 24 in the previous stage. The input terminal of each primary coil 251a in the second transformer 251 is individually connected to the drain of the power transistor 240b in the corresponding power amplifier 24 in the previous stage.

第一トランス２５０において一対ずつの２次コイル２５１ｂの各結合端と、第二トランス２５１において一対ずつの２次コイル２５１ｂの各結合端とは、互いに対応するもの同士で結合されている。第二トランス２５１において一方の２次コイル２５１ｂの出力端は、接地されている。第二トランス２５１において他方の２次コイル２５１ｂの出力端は、パワーコンバイナ２５に設けられた出力端子ＯＵＴに対して、接続されている。 Each pair of coupling ends of the secondary coils 251b in the first transformer 250 and each pair of coupling ends of the secondary coils 251b in the second transformer 251 are coupled to correspond to each other. The output end of one secondary coil 251b in the second transformer 251 is grounded. The output end of the other secondary coil 251 b in the second transformer 251 is connected to the output terminal OUT provided in the power combiner 25 .

こうした構成のパワーコンバイナ２５は、各パワーアンプ２４への安定電力の供給下、それら各パワーアンプ２４において増幅された周波数ｆの分岐信号Ｓｂが、差動入力される。パワーコンバイナ２５は、入力された各分岐信号Ｓｂの振幅を、位相の正逆を揃えて合成することで、周波数ｆの送信信号Ｓｓを生成する。 The power combiner 25 having such a configuration receives the branch signal Sb of frequency f amplified by each power amplifier 24 under stable power supply to each power amplifier 24 . The power combiner 25 generates a transmission signal Ss having a frequency f by synthesizing the amplitudes of the input branch signals Sb while aligning the positive and negative phases.

（作用効果）
以上説明した第一実施形態の作用効果を、以下に説明する。 (Effect)
The effects of the first embodiment described above will be described below.

第一実施形態では、レーダ波よりも低周波の変調信号としてのローカル信号Ｓｌから電力分配された分岐信号Ｓｂが、レーダ波に合わせて個別に周波数逓倍されてから、送信信号Ｓｓへの合成前に個別に増幅される。これによれば、低周波のローカル信号Ｓｌが各分岐信号Ｓｂへと電力分配される段階において、電力ロスが小さくなる。その結果、特に電力分配から周波数逓倍後の増幅段階において、また他の増幅段階においても、各分岐信号Ｓｂ等に対する増幅率を抑えて消費電力を低減することが、可能となる。

レーダ波よりも低周波の段階で電力分配された分岐信号Ｓｂが、レーダ波に合うよう個別に周波数逓倍されてから、送信信号Ｓｓへの合成前に個別に増幅される。これによれば、低周波の変調信号であるローカル信号Ｓｌが各分岐信号Ｓｂへと電力分配される段階において、電力ロスが小さくなる。表皮効果による電力ロスは、低周波の方が高周波よりも小さいためである。したがって、低周波において電力分配しておけば、周波数逓倍後の増幅段階において、また他の増幅段階においても、各分岐信号Ｓｂ等に対する増幅率を抑えて消費電力を低減することが、可能となる。 In the first embodiment, the branch signal Sb, which is power-divided from the local signal Sl as a modulated signal with a frequency lower than that of the radar wave, is individually frequency-multiplied in accordance with the radar wave, and then is combined into the transmission signal Ss. are amplified separately. According to this, the power loss is reduced at the stage where the power of the low-frequency local signal Sl is distributed to each branch signal Sb. As a result, it is possible to reduce power consumption by suppressing the amplification factor for each branch signal Sb and the like, particularly in the amplification stage after power distribution and frequency multiplication, and also in other amplification stages.

The branch signals Sb, which are power-divided at a stage lower than the radar wave, are individually frequency-multiplied to match the radar wave, and then individually amplified before being combined into the transmission signal Ss. According to this, power loss is reduced at the stage where the power of the local signal Sl, which is a low-frequency modulated signal, is distributed to each branch signal Sb. This is because the power loss due to the skin effect is smaller at low frequencies than at high frequencies. Therefore, if power is distributed at low frequencies, power consumption can be reduced by suppressing the amplification factor for each branch signal Sb and the like in the amplification stage after frequency multiplication and in other amplification stages. .

ここで、図２に示す第一実施形態に対して、図５に示す比較例を説明する。比較例は、プリアンプ５１に通した周波数ｆ／２のローカル信号Ｓｌを逓倍器５２により２逓倍してから、パワーディバイダ５３により電力分配した周波数ｆの分岐信号Ｓｂをパワーアンプ５４により増幅して、パワーコンバイナ５５により送信信号Ｓｓへと合成している。このような比較例は、先述した課題を内在している。これに対して第一実施形態は、図６から明らかなように、消費電力の低減効果を発揮可能となる。 Here, a comparative example shown in FIG. 5 will be described with respect to the first embodiment shown in FIG. In the comparative example, after the local signal Sl of frequency f/2 passed through the preamplifier 51 is doubled by the multiplier 52, the power divided by the power divider 53 and the branch signal Sb of the frequency f is amplified by the power amplifier 54, A power combiner 55 combines them into a transmission signal Ss. Such a comparative example has the above-mentioned problem inherently. On the other hand, the first embodiment can exhibit the effect of reducing power consumption, as is clear from FIG.

また第一実施形態によると、変調信号としてのローカル信号Ｓｌを複数の分岐信号Ｓｂへと電力分配するパワーディバイダ２２は、差動分配器２２０と複数の差動増幅器２２２との組み合わされた、カスコード分岐回路である。このようなカスコード分岐回路によれば、差動分配器２２０と各差動増幅器２２２との間での電力分配に伴う電力ロスが、最小限に抑えられ得る。故に、消費電力の高い低減効果を担保することが、可能となる。 Further, according to the first embodiment, the power divider 22 that distributes the power of the local signal Sl as a modulated signal into a plurality of branched signals Sb is a cascode power divider 220 that is a combination of a differential divider 220 and a plurality of differential amplifiers 222. It is a branch circuit. Such a cascode branch circuit can minimize power loss associated with power distribution between the differential divider 220 and each differential amplifier 222 . Therefore, it is possible to secure a high reduction effect of power consumption.

また第一実施形態によると、ｉを自然数として分岐信号Ｓｂの分岐数は２^ｉにより、具体的にはｉ＝１とした場合の２により、表される。これによれば、差動増幅器２２２と逓倍器２３とパワーアンプ２４との組数が分岐数と対応することで、電力分配後の逓倍及びそれを挟んだ二段階増幅を、合成前に均等化して各分岐信号Ｓｂに施すことができる。故に、各差動増幅器２２２及び各パワーアンプ２４のパワートランジスタ２２２ａ，２２２ｂ，２４０ａ，２４０ｂ等での増幅段階において、耐圧限界超えの回避と消費電力の低減とを両立して達成することが、可能となる。 Further, according to the first embodiment, the number of branches of the branch signal Sb is represented by ²ⁱ , where i is a natural number, specifically by 2 when i=1. According to this, the number of sets of the differential amplifier 222, the multiplier 23, and the power amplifier 24 corresponds to the number of branches, so that the multiplication after the power distribution and the two-stage amplification sandwiching it are equalized before combining. can be applied to each branch signal Sb. Therefore, in the amplification stage of the power transistors 222a, 222b, 240a, 240b, etc. of each differential amplifier 222 and each power amplifier 24, it is possible to achieve both avoidance of exceeding the withstand voltage limit and reduction of power consumption. becomes.

（第二実施形態）
図７に示すように第二実施形態は、第一実施形態の変形例である。 (Second embodiment)
As shown in FIG. 7, the second embodiment is a modification of the first embodiment.

第二実施形態のパワーディバイダ２２は、共通のトランス分配器２２２０に対して差動増幅器２２２２とトランス２２４とが複数ずつ組み合わされた、トランス分岐回路である。ここで第二実施形態においても、分岐信号Ｓｂの分岐数２ｉが逓倍比Ｎと同じ２（図２，３参照）に設定されている。この設定に応じて差動増幅器２２２２及びトランス２２４は、一対ずつ設けられている。 The power divider 22 of the second embodiment is a transformer branch circuit in which a plurality of differential amplifiers 2222 and transformers 224 are combined with a common transformer distributor 2220 . Also in the second embodiment, the branch number 2i of the branch signal Sb is set to 2, which is the same as the multiplication ratio N (see FIGS. 2 and 3). A pair of differential amplifiers 2222 and transformers 224 are provided according to this setting.

トランス分配器２２２０には、正負の入力端子ＩＮＰ，ＩＮＮが設けられている。これらの入力端子ＩＮＰ，ＩＮＮには、前段のプリアンプ２１（図３参照）により増幅された変調信号としてのローカル信号Ｓｌが、入力される。ここで第二実施形態においてもローカル信号Ｓｌの周波数は、レーダ波の周波数ｆに対する逓倍比Ｎを２として、ｆ／２により表される値（即ち、ｆの半値）、例えば３８ＧＨｚ等に制御されている。 The transformer distributor 2220 is provided with positive and negative input terminals INP and INN. A local signal Sl as a modulated signal amplified by the preamplifier 21 (see FIG. 3) is input to these input terminals INP and INN. Here, also in the second embodiment, the frequency of the local signal Sl is controlled to a value represented by f/2 (that is, a half value of f), for example, 38 GHz, where the multiplication ratio N to the frequency f of the radar wave is 2. ing.

トランス分配器２２２０は、トランス２２２５，２２２６の組み合わせにより、構成されている。各トランス２２２５，２２２６は、それぞれ一対ずつの２次コイル２２２５ｂ，２２２６ｂ同士の結合中点に所定のゲート電圧Ｖｇが印加される、センタータップ型である。 Transformer distributor 2220 is configured by a combination of transformers 2225 and 2226 . Each of the transformers 2225 and 2226 is of a center tap type in which a predetermined gate voltage Vg is applied to the coupling midpoint between each pair of secondary coils 2225b and 2226b.

第一トランス２２２５において一対ずつの１次コイル２２２５ａの各結合端と、第二トランス２２２６において一対ずつの１次コイル２２２６ａの各結合端とは、互いに対応するもの同士で結合されている。第一トランス２２２５において各１次コイル２２２５ａの入力端は、それぞれ対応する入力端子ＩＮＰ，ＩＮＮに対して、個別に接続されている。第一トランス２２２５において各２次コイル２２２５ｂの出力端は、それぞれ対応する後段の差動増幅器２２２２に対して、個別に接続されている。第二トランス２２２６において各２次コイル２２２６ｂの出力端は、それぞれ対応する後段の差動増幅器２２２２に対して、個別に接続されている。 Each coupling end of each pair of primary coils 2225a in the first transformer 2225 and each coupling end of each pair of primary coils 2226a in the second transformer 2226 are coupled to each other. In the first transformer 2225, the input terminals of the primary coils 2225a are individually connected to the corresponding input terminals INP and INN. The output end of each secondary coil 2225b in the first transformer 2225 is individually connected to the corresponding differential amplifier 2222 in the subsequent stage. The output end of each secondary coil 2226b in the second transformer 2226 is individually connected to the corresponding differential amplifier 2222 in the subsequent stage.

こうした構成からトランス分配器２２２０は、差動入力されるローカル信号Ｓｌを各差動増幅器２２２２へと分岐させることで、それら差動増幅器２２２２への分岐信号Ｓｂに電力分配する。これにより各差動増幅器２２２２に対して、周波数はｆ／２に実質保持且つ電流は実質半減（即ち、約１／２）された分岐信号Ｓｂが、それぞれ入力される。 With such a configuration, the transformer distributor 2220 branches the differentially input local signal Sl to the respective differential amplifiers 2222, thereby distributing power to the branched signals Sb to the differential amplifiers 2222. FIG. As a result, a branch signal Sb whose frequency is substantially held at f/2 and whose current is substantially halved (that is, about 1/2) is input to each differential amplifier 2222 .

各差動増幅器２２２２には、例えばＭＯＳＦＥＴ等の電界効果トランジスタであるパワートランジスタ２２２２ａ，２２２２ｂが、一対ずつ設けられている。パワートランジスタ２２２２ａ，２２２２ｂのゲートは、前段のトランス分配器２２２０のうち、それぞれ対応する２次コイル２２２５ｂ，２２２６ｂの出力端に対して、個別接続されている。パワートランジスタ２２２２ａ，２２２２ｂのソースは、接地されている。パワートランジスタ２２２２ａ，２２２２ｂのドレインは、それぞれ対応する後段のトランス２２４に対して、個別に接続されている。パワートランジスタ２２２２ａのゲートとパワートランジスタ２２２２ｂのドレインとの間、並びにパワートランジスタ２２２２ｂのゲートとパワートランジスタ２２２２ａのドレインとの間には、それぞれ発振抑制用のキャパシタ２２２２ｃが、介装されている。尚、キャパシタ２２２２ｃは、省かれていてもよい。 Each differential amplifier 2222 is provided with a pair of power transistors 2222a and 2222b, which are field effect transistors such as MOSFETs. The gates of the power transistors 2222a and 2222b are individually connected to the output terminals of the corresponding secondary coils 2225b and 2226b of the transformer distributor 2220 in the preceding stage. The sources of power transistors 2222a and 2222b are grounded. The drains of the power transistors 2222a and 2222b are individually connected to the corresponding subsequent transformers 224, respectively. A capacitor 2222c for suppressing oscillation is interposed between the gate of the power transistor 2222a and the drain of the power transistor 2222b and between the gate of the power transistor 2222b and the drain of the power transistor 2222a. Note that the capacitor 2222c may be omitted.

各トランス２２４は、一対ずつの１次コイル２２４ａの入力端がそれぞれ対応するパワートランジスタ２２２２ａ，２２２２ｂのドレインと個別に接続される点を除き、第一実施形態と実質同一である。また、逓倍器２３とパワーアンプ２４とパワーコンバイナ２５の各構成については、いずれも第一実施形態と実質同一である。 Each transformer 224 is substantially the same as that of the first embodiment except that the input terminals of each pair of primary coils 224a are individually connected to the drains of the corresponding power transistors 2222a and 2222b. Further, each configuration of the multiplier 23, the power amplifier 24, and the power combiner 25 is substantially the same as that of the first embodiment.

これらの構成から各差動増幅器２２２２には、対応するトランス２２２４からの安定電力の供給下、トランス分配器２２２０により電力分配された分岐信号Ｓｂが、差動入力される。各差動増幅器２２２２は、対応するトランス２２４のインダクタ機能によりパワートランジスタ２２２２ａ，２２２２ｂでの寄生容量の低減下、入力された分岐信号Ｓｂを周波数ｆ／２のまま増幅する。各差動増幅器２２２２により増幅された分岐信号Ｓｂは、対応するトランス２２４の２次コイル２２４ｂを通して、対応する逓倍器２３へと入力される。 From these configurations, each differential amplifier 2222 is supplied with a branch signal Sb power-divided by the transformer distributor 2220 under stable power supply from the corresponding transformer 2224 . Each differential amplifier 2222 amplifies the input branch signal Sb at the frequency f/2 while the parasitic capacitance of the power transistors 2222 a and 2222 b is reduced by the inductor function of the corresponding transformer 224 . The branch signal Sb amplified by each differential amplifier 2222 is input to the corresponding multiplier 23 through the secondary coil 224b of the corresponding transformer 224 .

（作用効果）
以上説明した第二実施形態の第一実施形態とは異なる作用効果を、以下に説明する。 (Effect)
The effects of the second embodiment described above, which are different from those of the first embodiment, will be described below.

第二実施形態によると、変調信号としてのローカル信号Ｓｌを複数の分岐信号Ｓｂへと電力分配するパワーディバイダ２２は、トランス分配器２２２０と複数の差動増幅器２２２２との組み合わされた、トランス分岐回路である。このようなトランス分岐回路によれば、トランス分配器２２２０と各差動増幅器２２２２との間での電力分配に伴う電力ロスが、可及的に小さく抑えられ得る。故に、消費電力の低減効果を高めることが、可能となる。 According to the second embodiment, the power divider 22 that power-divides the local signal Sl as the modulating signal into a plurality of branch signals Sb is a transformer branch circuit that is a combination of a transformer divider 2220 and a plurality of differential amplifiers 2222. is. With such a transformer branch circuit, the power loss associated with power distribution between the transformer distributor 2220 and each differential amplifier 2222 can be minimized. Therefore, it is possible to enhance the effect of reducing power consumption.

また第二実施形態によっても、ｉを自然数として分岐信号Ｓｂの分岐数は２^ｉにより、具体的にはｉ＝１とした場合の２により、表される。これによれば、差動増幅器２２２２と逓倍器２３とパワーアンプ２４との組数が分岐数と対応することで、電力分配後の逓倍及びそれを挟んだ二段階増幅を、合成前に均等化して各分岐信号Ｓｂに施すことができる。故に、各差動増幅器２２２２及び各パワーアンプ２４のパワートランジスタ２２２２ａ，２２２２ｂ，２４０ａ，２４０ｂ等での増幅段階において、耐圧限界超えの回避と消費電力の低減とを両立して達成することが、可能となる。 Also according to the second embodiment, the number of branches of the branch signal Sb is represented by ²ⁱ , where i is a natural number, specifically by 2 when i=1. According to this, the number of groups of the differential amplifier 2222, the multiplier 23, and the power amplifier 24 corresponds to the number of branches, so that the multiplication after the power distribution and the two-stage amplification sandwiching it are equalized before combining. can be applied to each branch signal Sb. Therefore, in the amplification stage of the power transistors 2222a, 2222b, 240a, 240b, etc. of each differential amplifier 2222 and each power amplifier 24, it is possible to achieve both avoidance of exceeding the withstand voltage limit and reduction of power consumption. becomes.

（他の実施形態） (Other embodiments)

以上、複数の実施形態について説明したが、本開示は、それらの実施形態に限定して解釈されるものではなく、本開示の要旨を逸脱しない範囲内において種々の実施形態及び組み合わせに適用することができる。 Although a plurality of embodiments have been described above, the present disclosure is not to be construed as being limited to those embodiments, and can be applied to various embodiments and combinations within the scope of the present disclosure. can be done.

変形例のパワーディバイダ２２は、例えばウィルキンソン分岐回路又はマーチャントバラン分岐回路等であってもよい。変形例の増幅器２２２，２２２２とパワーアンプ２４とのうち少なくとも一方は、例えばシングルエンド型増幅回路等であってもよい。変形例のトランス２２４は、例えばシングルエンド型等であってもよい。変形例のパワーコンバイナ２５は、例えばトランス合成回路又はマーチャントバラン合成回路等であってもよい。変形例のパワートランジスタ２２０ａ，２２０ｂ，２２２ａ，２２２ｂ，２４０ａ，２４０ｂ，２２２２ａ，２２２２ｂは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等のバイポーラトランジスタに代替されてもよい。変形例のレーダ装置１及びレーダ回路ユニット４は、受信部３０と制御部１０とのうち少なくとも一方における、一部又は全ての機能を、備えていなくてもよい。 Alternate power dividers 22 may be, for example, Wilkinson branch circuits or merchant balun branch circuits. At least one of the modified amplifiers 222 and 2222 and the power amplifier 24 may be, for example, a single-ended amplifier circuit. The modified transformer 224 may be, for example, single-ended. The modified power combiner 25 may be, for example, a transformer combining circuit or a merchant balun combining circuit. The power transistors 220a, 220b, 222a, 222b, 240a, 240b, 2222a, 2222b of the modified examples may be replaced with bipolar transistors such as IGBTs (Insulated Gate Bipolar Transistors). The radar device 1 and the radar circuit unit 4 of the modification may not have some or all of the functions of at least one of the receiver 30 and the controller 10 .

２送信アンテナ、４レーダ回路ユニット、２２パワーディバイダ、２３逓倍器、２４パワーアンプ、２５パワーコンバイナ、２２０差動分配器、２２２，２２２２差動増幅器、２２２０トランス分配器、Ｓｌローカル信号、Ｓｓ送信信号 2 transmission antenna, 4 radar circuit unit, 22 power divider, 23 multiplier, 24 power amplifier, 25 power combiner, 220 differential divider, 222, 2222 differential amplifier, 2220 transformer divider, Sl local signal, Ss transmission signal

Claims

A radar circuit unit (4) for generating a transmission signal (Ss) converted and output to a radar wave by a transmission antenna (2) based on a frequency-controlled modulated signal (Sl),
a power divider (22) for power-dividing the modulated signal having a frequency lower than that of the radar wave into a plurality of branch signals;
a plurality of multipliers (23) for individually frequency-multiplying each of the branch signals, the power of which is divided by the power divider, in accordance with the radar wave;
a plurality of power amplifiers (24) for individually amplifying the branched signals frequency-multiplied by each of the multipliers;
a power combiner (25) that combines the branched signals amplified by each of the power amplifiers into the transmission signal;
radar circuit unit.

The power divider is
a differential splitter (220) for splitting the modulated signal into each of the split signals;
a plurality of differential amplifiers (222) for amplifying and inputting each of the branched signals branched by the differential divider to the corresponding multiplier;
2. A radar circuit unit according to claim 1, which is a combined cascode branch circuit of .

The power divider is
a transformer splitter (2220) for splitting the modulated signal into each of the split signals;
a plurality of differential amplifiers (2222) for amplifying and inputting each of the branched signals branched by the transformer distributor to the corresponding multipliers;
2. A radar circuit unit according to claim 1, which is a combined transformer branch circuit of:

4. The radar circuit unit according to claim 2, wherein the number of branches of said branch signal is represented by ²ⁱ , where i is a natural number.

A radar circuit unit according to any one of claims 1 to 4;
the transmitting antenna that converts the transmission signal generated by the radar circuit unit into the radar wave and outputs the radar wave;
A radar device comprising: