[go: up one dir, main page]

JP7282029B2 - 半導体層の製造方法及び発振素子の製造方法 - Google Patents

半導体層の製造方法及び発振素子の製造方法 Download PDF

Info

Publication number
JP7282029B2
JP7282029B2 JP2019523991A JP2019523991A JP7282029B2 JP 7282029 B2 JP7282029 B2 JP 7282029B2 JP 2019523991 A JP2019523991 A JP 2019523991A JP 2019523991 A JP2019523991 A JP 2019523991A JP 7282029 B2 JP7282029 B2 JP 7282029B2
Authority
JP
Japan
Prior art keywords
oxide film
aluminum oxide
semiconductor layer
probe
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019523991A
Other languages
English (en)
Other versions
JPWO2018225855A1 (ja
Inventor
公一 芦澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UACJ Corp
Original Assignee
UACJ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UACJ Corp filed Critical UACJ Corp
Publication of JPWO2018225855A1 publication Critical patent/JPWO2018225855A1/ja
Application granted granted Critical
Publication of JP7282029B2 publication Critical patent/JP7282029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/871—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group I-VI materials, e.g. Cu2O; being Group I-VII materials, e.g. CuI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/70—Tunnel-effect diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体層、発振素子及び半導体層の製造方法に関する。
半導体分野においては、高パワー化、高耐電圧化、高温動作及び高周波化が求められている。特に、高耐電圧化が重要であり、このため、従来のＳｉ系半導体よりもバンドギャップが大きいワイドバンドギャップ半導体が要望されている。Ｓｉのバンドギャップが１．１２ｅＶであるのに対し、ワイドバンドギャップ半導体として注目されているＳｉＣのバンドギャップが２．２０～３．０２ｅＶ、ＧａＮのバンドギャップが３．３９ｅＶであり、バンドギャップがより大きいワイドバンドギャップ半導体の開発が進められている。
また、本発明者は、特許文献１において、酸化アルミニウムを基材とした半導体層を用いた発振素子及び発振素子の製造方法に関する詳細な検討を行っている。
国際公開第２０１６／１７５２５１号
例えば、ワイドバンドギャップ半導体材料としてバンドギャップが５．４７ｅＶであるダイアモンドが注目されているが、ダイアモンドは半導体ではないため、イオン注入してドナー準位やアクセプタ準位を形成する必要がある。しかし、ダイアモンドのイオン注入には高温高圧が必要であり、簡単に行うことができない。
また、酸化アルミニウムのバンドギャップは８．８ｅＶであり、ワイドバンドギャップ半導体の材料とすることができれば魅力的ではあるが、これまでバンドギャップ内にドナー準位やアクセプタ準位を形成することは難しかった。特に、アクセプタ準位の形成は困難であった。このようなことから、酸化アルミニウムは極めて優秀な絶縁体として高い信頼性を得ているものの、酸化アルミニウムを用いた、ｐ型半導体及びｐｎ接合を形成することは困難であった。
このため、バンドギャップが大きい酸化アルミニウムを基材とした半導体及びそれを用いた半導体素子や発振素子を得るために、酸化アルミニウムのバンド内にキャリアを充填してドナー準位やアクセプタ準位を得る技術を見出すことが課題である。また、酸化アルミニウムを半導体化した先行技術文献や、酸化アルミニウム半導体のｐｎ接合に関する先行技術文献は無い。よって、酸化アルミニウムを基材とした半導体機能の原点であるｐｎ接合形成することが課題である。
ところで、本発明者は、特許文献１に記載のとおり、酸化アルミニウムを基材としてショットキー接合を有する半導体層の作製に成功した。また、本発明者は、この半導体層において、空乏層厚さを極めて薄くして、トンネル電流を流し、逆バイアス方向に電圧を印加することにより電流に発振が見られることを見出し、更に、この電流発振は所定の高電流密度以下において発現することを確認した。
本発明者が発明した発振素子を使用して、例えば電池などの直流を交流にするインバータを設計する場合、順バイアス電圧側から逆バイアス電圧側にわたる、ゼロバイアス電圧を含む広いバイアス電圧の印加により、電流発振することが望まれる。
しかし、この電流発振は、逆バイアス電圧を印加した場合のみに生じ、順バイアス電圧又はゼロバイアス電圧の印加によっては生じなかった。このため、この発振素子を用いたインバータ回路は複雑な回路構成を備えることになる。それゆえ、ゼロバイアス電圧を含め、順バイアス電圧側から逆バイアス電圧側にわたる、広いバイアス電圧の印加により、電流発振する発振素子、及びその製造方法を見出すことが課題である。
本発明の一態様は、本発明者による更なる研究に基づいて新たに想到されたものであり、従来よりも性能に優れた半導体層、発振素子及び半導体層の製造方法を実現することを目的とする。
上記の課題を解決するために、本発明の一態様に係る半導体層は、酸化アルミニウム膜にアルミニウムを過剰に含有させることによりドナー準位を形成したｎ型半導体と、酸化アルミニウム膜に酸素を過剰に含有させることによりアクセプタ準位を形成したｐ型半導体とを接合したｐｎ接合を含む。
本発明の他の一態様に係る半導体層は、酸化アルミニウム膜に酸素を過剰に含有させることによりアクセプタ準位を形成したｐ型半導体を含む。
本発明の他の一態様に係る半導体層の製造方法は、酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、酸素含有ガス中又は酸素ガス中で、アノードとしての前記金属アルミニウムとカソードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｎ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｐ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合する。
本発明の他の一態様に係る半導体層の製造方法は、酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、ガス中又は真空中で、カソードとしての前記金属アルミニウムとアノードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｐ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｎ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合する。
前記酸化アルミニウム膜に溶融塩電解反応を生じさせる際、前記溶融塩電解反応を起こす通電電気量を調整することにより、前記ｎ型半導体のドナー濃度又は前記ｐ型半導体のアクセプタ濃度を制御可能にさせることが好ましい。
前記酸化アルミニウム膜に溶融塩電解反応を生じさせる際、前記プローブを前記酸化アルミニウム膜に接触させながら移動させることが好ましい。
前記プローブを前記酸化アルミニウム膜に接触させながら移動させる際、前記印加電圧を、（１）連続的に変化させる、（２）不連続に変化させる、（３）極性を一方向又は両方向に変化させる、又は、前記（１）～（３）を組み合わせて変化させることが好ましい。
本発明の他の一態様に係る発振素子は、酸化アルミニウム膜にアルミニウムを過剰に含有させることによりドナー準位を形成したｎ型半導体と、酸化アルミニウム膜に酸素を過剰に含有させることによりアクセプタ準位を形成したp型半導体とを接合したｐｎ接合を含む。
本発明の他の一態様に係る発振素子の製造方法は、酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、酸素含有ガス中又は酸素ガス中で、アノードとしての前記金属アルミニウムとカソードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｎ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｐ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合し、前記接合により形成される空乏層の厚さは、１ｎｍ以下である。
本発明の他の一態様に係る発振素子の製造方法は、酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、ガス中又は真空中で、カソードとしての前記金属アルミニウムとアノードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｐ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｎ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合し、前記接合により形成される空乏層の厚さは、１ｎｍ以下である。
前記酸化アルミニウム膜に溶融塩電解反応を生じさせる際、前記プローブを前記酸化アルミニウム膜に接触させながら移動させることが好ましい。
本発明の一態様によれば、従来よりも性能に優れた半導体層、発振素子及び半導体層の製造方法を実現するという効果を奏する。
プローブの形状及びプローブと試料との位置関係を説明する模式図である。 測定装置の概略構成を示す模式図である。 酸化アルミニウム膜をスパークした場合における電圧及び電流特性を示すグラフ図である。 I-V特性測定結果を示すグラフ図である。 I-V特性測定結果を示すグラフ図である。 半導体層断面のTEM観察結果である。 半導体層のEDS分析結果である。 半導体層の概略構成を示す模式図である。 金属アルミニウムをアノード、プローブをカソードとして、スパークにより高温溶融した場合における半導体層内の反応を示す模式図である。 図９の半導体層が融点よりやや低くまで温度降下した場合における半導体層内の反応を示す模式図である。 図１０の半導体層が室温まで温度降下した場合における半導体層の構成を示す模式図である。 金属アルミニウムをアノード、プローブをカソードとして、スパークにより形成したｐｎ接合ダイオードの構成を示す模式図である。 図８の半導体層に含まれるｐｎ接合の構成を示す模式図である。 金属アルミニウムをカソード、プローブをアノードとして、スパークにより高温溶融した場合における半導体層内の反応を示す模式図である。 図１４の半導体層が融点よりやや低くまで温度降下した場合における半導体層内の反応を示す模式図である。 図１５の半導体層が室温まで温度降下した場合における半導体層の構成を示す模式図である。 金属アルミニウムをカソード、プローブをアノードとして、スパークにより形成したｐｎ接合ダイオードの構成を示す模式図である。 プローブ先端をスキャニングしながら酸化アルミニウム膜を生成する方法を説明する図である。 プローブ先端をスキャニングしながら酸化アルミニウム層を分解する方法を説明する図である。 プローブ先端のスキャニングパターンの一例を示す図である。 発振素子の構成を示す模式図である。 ｐｎ接合における空乏層の構成を示す模式図である。 空乏層の厚さが極めて薄い場合における、図２２の空乏層の構成を示す模式図である。 （ａ）（ｂ）は、発振時のI-V特性測定結果を示すグラフ図である。 発振時の電流波形を示すグラフ図である。 低キャリア濃度における空乏層内の電界の状況を示す模式図である。 高キャリア濃度における空乏層内の電界の状況を示す模式図である。 高キャリア濃度において最内イオン間にかかる力を説明する模式図である。 高キャリア濃度において最内イオン間にかかる力を説明する模式図である。
〔材料〕
半導体層をスパーク法により形成するための膜は、共有結合性よりもイオン結合性の大きい金属化合物であり、かつ絶縁体又は導電性の極めて小さい物質であればいずれも用いることができる。例えば、酸化アルミニウムや酸化チタン等の金属酸化物、水酸化アルミニウム等の金属水酸化物、窒化アルミニウム等の金属窒化物等が使用可能である。更に、ベーマイトのように酸化アルミニウムに水分子を含むような化合物を使用することができる。
また、半導体層をスパーク法により形成するための膜における金属イオン種は、その基板の金属と同じでなくてもよい。例えば、金属アルミニウム上に酸化ジルコニウムをスパッタで成膜したもの、又は金属アルミニウム表面に化成処理により形成した膜でも可能である。
基板が金属アルミニウムの場合、金属アルミニウムとしてアルミニウム合金を使用することができる。すなわち、４N以上の高純度アルミニウムや純アルミニウム（１０００系）以外に、Ａｌ－Ｍｎ系合金（３０００系）、Ａｌ－Ｓｉ系合金（４０００系）、Ａｌ－Ｍｇ系合金（５０００系）、Ａｌ－Ｃｕ－Ｍｇ系合金（２０００系）、Ａｌ－Ｍｇ－Ｓｉ系合金（６０００系）、Ａｌ－Ｚｎ－Ｍｇ系合金（７０００系）のいずれも用いることができる。
膜の材料が金属酸化物の場合、その多くは透明酸化物である。スパーク法により半導体化してもバンドギャップが大きければ可視光域にエネルギーの吸収がないため、透明酸化物半導体になる。
また、上述の膜材料に接触させてスパークさせるためのプローブ材料として、白金、ステンレス、銅、カーボン等導電性の良好な物質を使用することができる。スパークにより高温になるため耐熱性が高い材料が好ましい。白金は優れた材料であるがコストガ高い。Siの芯材に最表面を白金メッキした材料等を用いることが可能である。
〔実施形態１〕
本発明の実施形態１について、図１～図１７に基づいて説明すれば、以下の通りである。なお、各実施形態では、同一の部分には同一の符号を付し、図面で同一の符号を付したものは、再度の説明を適宜省略する。また、各実施形態に記載されている構成の寸法、材質、形状、相対配置、加工法等はあくまで一例に過ぎず、これらの記載によって本発明の技術的範囲が限定解釈されるべきではない。更に、図面は模式的なものであり、寸法の比率、形状は実際のものとは異なる場合もある。
＜半導体層＞
本実施形態１に係る半導体層について説明する。本実施形態１に係る半導体層は、酸化アルミニウム膜をスパークさせる方法で形成する。その一例を次に示す。
（試料及び装置）
図１に示すように、金属アルミニウム１０３の表面に酸化アルミニウム膜１０２を被覆した試料を用意する。自然酸化皮膜には直径１００ｎｍ程度の電流通過点が分散して存在する。このため、自然酸化皮膜にプローブ１０１を接触させた試料に高電圧を印加すると、電流通過点を通して短絡電流が流れてしまい、高印加電圧をかけてもスパークが生じず、その結果、半導体層を形成することができない。そこで、金属アルミニウム１０３の表面に予め酸化アルミニウム膜１０２を被覆しておく。酸化アルミニウム膜１０２の被覆方法は、スパッタ法、アノード酸化法、大気加熱法、ベーマイト処理法などがある。なお、被覆した酸化アルミニウム膜１０２中は、水を含み、純粋な酸化アルミニウムではない場合もある。例えば、ベーマイトの分子式は、Ａｌ２Ｏ３・Ｈ２Ｏであり、水１分子を含む。酸化アルミニウム膜１０２の膜厚は、５～１００ｎｍとする。
次に、マニュアルプローバ２０を用意し、図１に示す構成のプローブ１０１を取り付けた。プローブ１０１では、直径０．２ｍｍの白金線（Ｈ材）のプローブ先端１０１ａを削り、プローブ先端１０１ａの、試料との接触面の直径を、０．０２ｍｍにした。プローブの根本はコイル状に巻かれており、これにより、バネ作用によりプローブの先端を低圧力で試料に接触させることができる。
図２に示す装置１０を用意し、試料への電圧印加と試料のI-V特性を測定した。プローブ先端を酸化アルミニウム膜に接触させ、金属アルミニウムとプローブとの間に電圧を印加し、スパークによる絶縁破壊を生じさせた。直流安定化電源１１から出力される印加電圧は可変である。図２では、金属アルミニウム側がアノード（プラス）になるようにしている。金属アルミニウム側がカソード（マイナス）にする場合には直流安定化電源の極性を逆にすれば良い。図２に示すように、スイッチボックス１３（リードリレー内蔵）のプラス側を、電流制限抵抗１５を介して、マニュアルプローバ２０に取り付けた金属アルミニウム側に接続し、スイッチボックス１３のマイナス側を、電流測定用のシャント抵抗１４を介して、プローブに接続した。スイッチ２２を切り替えることにより、金属アルミニウム側及プローブをI-V測定器２３に接続し、試料のI-V特性を測定する。試料に印加される電圧及び試料に流れる電流を、高耐圧・フローティング入力オシロスコープ１２を用いて測定した。
金属アルミニウムとして１０８５材（１２ｍｍ×３０ｍｍ、厚さ２０μｍ）を用い、試料表面をベーマイト処理した。ベーマイト処理は、試料を９５℃の純水に３０ｓ浸せきし、水洗、乾燥することにより行った。ベーマイト皮膜は絶縁性であるので試料の一部をやすり掛けしてベーマイト皮膜を除去し通電できるようにした。図１に示すプローブを用い、図２に示すマニュアルプローバ２０に試料をセットして、マニュピレータ２１でプローバ先端位置を調整して先端がベーマイト処理皮膜に接触するようにした。プローブ先端に約０．０１Ｎの力がベーマイト皮膜に加わった。
（通電）
図２の電流制限抵抗１５を１００Ω、シャント抵抗１４を１００Ω、電流直流安定化電源の出力を３６Ｖとし、スイッチボックス１３のスイッチを閉じた。プローブ先端と金属アルミニウム間でスパークした。プローブ先端を接触させた部分には厚さ３０ｎｍ程度の半導体層が形成された。この時の試料に印加される電圧と試料に流れる電流をオシロスコープ１２で測定した。その結果を図３に示す。
スイッチを閉じたタイミングは－０．２８μｓであるが、実際に電流値が０．０５Ａを超えたところでトリガーをかけたので、トリガーをかけた時点を０μｓとした。汎用の直流電源を用いたので、－０．２８～０μｓの間は電源のスタンバイ状態となり、そのため、この間では、出力として設定した３６Ｖに出力が達することなく、約２０Ｖの電圧が出力された。２０Vの電圧ではスパークは生ぜず電流はほとんど流れなかった。
０μｓで試料に一瞬３６Ｖが印加されたが、スパークの電流が流れてすぐに電圧は約１０Ｖ程度に低下した。電流値は約０．１Ａであった。この状態は０．３μｓ継続した。この間スパークが継続し、皮膜は高温になり溶融状態になり皮膜は厚くなったと考えられる。また、この間電圧に大きな振動があるが、これはスイッチを閉じた際に、装置側のインタクダンスなどリアクタンスに起因する過渡現象が現れたのか、材料固有特性によるものかは不明である。０．３μｓを経過すると電圧は約０Ｖに低下し、電流は０．１７Ａに増加した。図３では、１μｓ経過までしか示していない。この後もこの状態を維持したが、６０ｓまで電流と電圧に変化はなかった。０．３μｓ以降は半導体層にトンネル電流が流れたか、皮膜の電子状態が金属化して電流が流れたと考えられる。その理由については後述する。通電終了後、プローブはそのままの状態を維持し、図２におけるスイッチ２２の結線を右側、すなわちI-V測定に切り換えた。
（I-V測定結果）
このようにして得られた半導体層のI-V測定を行った。その結果を図４に示す。－０．６～１．０Ｖの電圧範囲を０．１Ｖ／ｓの速度で走査した。－０．５５～＋０．２Ｖの間でほぼ直線関係が得られた。この電圧範囲においては金属アルミニウムとプローブとの間にトンネル電流又は皮膜の電子状態が金属化したことによる電流が流れたと考えられる。－０．５５Ｖ以下と＋０．２Ｖ～＋０．５５Ｖで直線関係から外れて大電流が流れた。また、＋０．５５～＋１．０Ｖの間、電流はほとんど流れなかった。このように広い電圧範囲で直線関係から外れる理由は現時点では分からないが、半導体層のキャリア挙動が不安定な状況にあると考えられる。なお、仮に金属アルミニウムとプローブとが短絡していたとするならばI-V特性の全電圧領域で直線関係になるはずである。全電圧領域で直線関係にならない以上、－０．５５Ｖ～＋０．２Ｖにおける直線関係は形成した半導体層固有の特性であるといえる。
次に、図２に示す電流制限抵抗１５を１００Ωから１ｋΩにし、プローブ先端を移動し、同じ試料の別の場所でベーマイト処理膜にプローブ先端を接触させ、上記と同じ方法でスパークして半導体層を形成した。この際の試料の電圧、電流は図３とほぼ同じ挙動であったが、溶融塩の電解時間は３０ｎｓ程度に、電流は０．０３Ａ程度に減少した。溶融塩電解の反応に要する電気量は上記の例の１／１００程度であった。ここで生成した半導体層のI-V特性を図５に示す。電圧が－０．６Ｖ以下で負の電流が流れたがそれ以上の電圧では電流は流れず、いわゆる整流特性が示された。半導体層の中にｐｎ接合が形成され、半導体層の金属アルミニウム側がｎ型半導体、プローブ側はｐ型半導体となった。
なお、ここでは「溶融塩」を次のような広い意味で用いた。すなわち、アルミニウムイオン及び酸素イオンの電解による移動（電気泳動）は、完全な溶融塩ではなくても固体状態が混ざり合った固液混合体であっても可能である。そこで固液混合状態であっても、表現としては「溶融塩」とした。
上記２例の結果からわかることは、スパークによる溶融塩電解に通電する電気量が大きいと半導体層のキャリア濃度が大きくなりｐｎ接合部にできる空乏層の厚さが小さくなりトンネル電流又は皮膜の電子状態が金属化したことによる電流が流れること、スパークによる溶融塩電解に通電する電気量が小さいと半導体層のキャリア濃度は小さくなり、ｐｎ接合部にできる空乏層の厚さが厚くなるということである。
以上の説明は、金属アルミニウム側をアノード（プラス側）、プローブ側をカソード（マイナス側）にして酸化アルミニウム膜をスパークさせることにより半導体層を形成する方法について示し、その結果、酸化アルミニウム膜の金属アルミニウム側がｎ型半導体となり、酸化アルミニウム膜のプローブ側がｐ型半導体層になることを示した。
これに対して、金属アルミニウム側をカソード（マイナス側）、プローブ側をアノード（プラス側）にして酸化アルミニウム膜をスパークさせることによっても半導体層を形成することができる。この場合には、酸化アルミニウム膜の金属アルミニウム側がｐ型半導体となり、酸化アルミニウム膜のプローブ側がｎ型半導体層になる。
（本方法による半導体構成の推定）
（半導体層の構成元素）
上述のように、本発明の一実施形態に係る半導体層は、スパークにより酸化アルミニウム膜を絶縁破壊させたことにより形成する。スパークにより形成した半導体層の構成を確認するため、半導体層の断面ＴＥＭ（透過型電子顕微鏡）撮影とＥＤＳ分析（元素分析）を行った。ＴＥＭ撮影では半導体層の断面をＦＩＢ（集束イオンビーム）で薄膜にして試料とした。
撮影した試料を図６に示す。図６に示すように、ＡＡが金属アルミニウムの自然酸化皮膜のラインで、ラインの下側が金属アルミニウムの組織、ラインの上側はＴＥＭ観察試料を作製するために行った充填剤である。点線で囲った部分の中央部分が半導体層である。金属アルミニウムには大きな窪みがあり、窪みに沿ったその上側の層が半導体層である。その厚さは５～１００ｎｍであるが、最大の厚さ部分の上側がプローブ先端の位置である。
図６の点線で囲った部分の半導体層の最も厚い部分とその周辺についてＥＤＳ分析した結果を図７に示す。ＢＦ（明視野像）の中央にあるのが半導体層で、その上部の富士山型部分の頂点がプローブ先端位置である。半導体層の下側は金属アルミニウム、上側は試料作製時に使用した充填剤である。その他の５枚がＡｌ、Ｏ、Ｐｔ、Ｃ、ＧａのＥＤＳ分析結果である。また、最も右側の図は、各ＥＤＳ分析結果の四角枠の部分を拡大し、半導体層の物質構成を示した模式図である。
半導体層内のＡｌとＯの分布をよく見るとＡｌは下側の金属アルミニウム側が高濃度で、Ｏは上側の充填剤側（分析試料にする前は大気側）が高濃度になっている。ＢＦ像と比較してＡｌの分布を観察すると、Ａｌが濃い部分が凡そ１５ｎｍの厚さでＡｌ金属表面に沿って帯状に存在しているように見える。この部分は非化学量論的にＡｌ２Ｏ３のＯ２－が欠乏してＡｌ３＋が過剰に存在する部分だと考えられる（Ｎ＋＋）。また、Ｏの分布を観察すると、Ｏが濃い部分が凡そ１５ｎｍの厚さで半導体層皮膜の表面に沿って帯状に存在しているように見える。この部分は非化学量論的にＡｌ２Ｏ３のＡｌ３＋が欠乏してＯ２－が過剰に存在する部分（Ｐ＋＋）だと考えられる。
図８の左側は図７の半導体層の構成模式図にプローブ先端（Ｐｔ）を追加したものである。図８の右側３図は半導体層を通過する電流パスの違いから３種類の半導体層構成があることを示している。半導体層の厚い部分（７０ｎｍ程度）を含むａａの断面にはＮ＋＋（Ａｌ３＋過剰部分）とＰ＋＋（Ｏ２－過剰部分）との間に化学量論的又は化学量論的に近い組成のＡｌ２Ｏ３が存在すると考えられる。このＡｌ２Ｏ３は新たなエネルギー準位がないので導電性はない。また、ａｂの断面はＮ＋＋とＰ＋＋とが近接している部分で、後述のようにこの部分で空乏層が形成され、ｐｎ接合が形成されていると考えられる。更に、ａｃの断面はＮ＋＋とＰ＋＋とがクロスして混在していると考えられる。Ａｌ３＋過剰部分とＯ２－過剰部分とがイオン結合を起こし、化学量論的又は化学量論的に近い組成のＡｌ２Ｏ３が存在すると考えられる。よって、この断面もａａ断面と同様に導電性はない。
以上の元素分析の結果、スパーク法により形成した半導体層は酸化アルミニウム膜であるが、Ａｌが金属アルミニウム側に、Ｏが半導体層表面側に偏析した非常に特殊な構造であり、更にｐｎ接合は非常に限られた部分に存在することが分かった。
なお、本発明のスパーク法で半導体層を形成する場合、上記ａｂの断面面積は小さいがＰ＋＋とＮ＋＋がクロスした部分に必ず存在するので、非常に再現性のある製造法である。
本発明の一実施形態により得られた半導体層の構造は、アモルファスであると考えられる。酸化アルミニウム層がスパークにより溶融してから冷却して固体になるまでの時間が極めて短いため結晶化しにくいと考えられるからである。Ｓｉ半導体のように共有結合性の半導体は結合の大きさに方向性があるため結晶性がなければキャリア伝導路を得ることができないが、酸化アルミニウムのようにイオン結合性の強い半導体は結合の大きさに方向性がないためアモルファスでもキャリア伝導路を確保することができる。これによりアモルファスでも半導体特性が得られる。
（半導体層の形成過程の推定）
（金属アルミニウムをプラス、プローブをマイナスにしてスパークした場合）
このような極めて特殊な元素構成を有する半導体層になる理由について推定した。
はじめに、スパーク時、金属アルミニウムをプラス、プローブをマイナスにした場合について示す。
図９は、スパークにより絶縁体である酸化アルミニウム膜が溶融した状態を示す。スパーク時には図３に示したように、短時間スパーク電流が流れるが、この間、酸化アルミニウム膜は融点以上の高温になり溶融塩となる。酸化アルミニウム膜の融点は２０７２℃である。融点以上の温度で（１）式及び（２）式に従い溶融塩電解が生じ、（３）式のようにＡｌ３＋とＯ２－が蓄積して半導体層は厚くなる。
アノード反応（Al金属側） Al→Al3++3e (1)
カソード反応（プローブ側） O2+4e→2O2- (2)
全反応 4Al+3O2→4Al3++6O2- (3)
スパークが終了すると温度が下がるが、温度下降速度は半導体層内で完全に均一ではなく、固液が混在して部分的に凝固してＡｌ２Ｏ３を形成する。溶融状態が残っている部分はまだイオン化していることにより、又は固体のＡｌ２Ｏ３は室温では絶縁体であるが、融点近くの高温では電子伝導性が有ることにより、更にはこれらの両方の理由により、図１０に示すように上記アノード反応、カソード反応が引き続き起きる。半導体層の金属アルミニウム側にはＡｌ３＋イオンが過剰になるが、電気的中性を保つため半導体層内に新たなドナー準位ができる。一方、プローブ側にＯ２－イオンが過剰になるが、電気的中性を保つため半導体層内に新たなアクセプタ準位ができる。
更に温度が室温にまで下がると、図１１に示した構成の半導体層が形成すると考えられる。半導体層の金属アルミニウム側はＡｌ濃度過剰のｎ型半導体となり、プローブ側（Ｐｔ側）はＯ濃度過剰のｐ型半導体となる。両者はｐｎ接合となり、その結合部には空乏層が生じる。空乏層の厚さは新たに生じたドナー準位のキャリア濃度とアクセプタ準位のキャリア濃度により決定されるが、半導体層の断面ＥＤＳ分析結果等からキャリア濃度の最大値は極めて高い濃度（１０２７～１０２９個／ｍ３）であると推定され、空乏層の厚さは１ｎｍ以下になりトンネル電流が流れやすい。又は、キャリア濃度が極めて高いため皮膜の電子状態が金属化して高い導電性が得られると考えられる。
金属アルミニウムをアノード、プローブをカソードとして、スパークにより形成したｐｎ接合ダイオードの例を図１２に示す。
以上のメカニズムによりｐｎ接合のダイオードが形成されると推定しているが、スパーク法により実際にｐｎ接合ができている部分の面積は小さいと考えられる。図８に示したａａ、ａｂ、ａｃにおける半導体構成を縦横反転して図１３に示す。ａａには中間にＡｌ２Ｏ３層が存在するが、この部分のキャリア濃度は低く、導電性がない又はほとんどないと考えられる。ａｂは上述のｐｎ接合ができている状態である。ａｃはＡｌ３＋過剰部とＯ２－過剰部が混合し、これらが反応してイオン結合しＡｌ２Ｏ３が生成すると考えられる。ａａと同様にこの部分のキャリア濃度は低く、導電性がない又はほとんどないと考えられる。実際の半導体素子はａｂの部分で作動すると推定する。
（金属アルミニウムをマイナス、プローブをプラスにしてスパークした場合）
次に、スパーク時、金属アルミニウムをマイナス、プローブをプラスにした場合について示す。
図１４は、金属アルミニウム上に酸化アルミニウム膜がスパーク可能な範囲で厚く存在し、スパークにより絶縁体である酸化アルミニウム膜が溶融した状態を示す。スパーク時に短時間スパーク電流が流れるが、この間、酸化アルミニウム膜は融点以上の高温になり溶融塩となる。融点以上の温度で（４）、（５）式に従い溶融塩電解が生じ、（６）式のようにＡｌ３＋とＯ２－が消費されて金属アルミニウムと酸素になり半導体層は薄くなる。
カソード反応（金属アルミニウム側） Al3++3e→Al (4)
アノード反応（プローブ側） 2O2-→O2+4e (5)
全反応 4Al3++6O2-→4Al+3O2 (6)
スパークが終了すると温度が下がるが、温度下降速度は半導体層内で完全に均一ではなく、固液が混在して部分的に凝固してＡｌ２Ｏ３を形成する。溶融状態が残っている部分はまだイオン化していることにより、又は固体のＡｌ２Ｏ３は室温では絶縁体であるが、融点近くの高温では電子伝導性が有ることにより、更にはこれらの両方の理由により、図１５に示すように上記カソード反応、アノード反応が引き続き起きる。半導体層の金属アルミニウム側にはＯ２－イオンが過剰になるが、電気的中性を保つため半導体層内に新たなアクセプタ電位ができる。一方、プローブ側にＡｌ３＋イオンが過剰になるが、電気的中性を保つため半導体層内に新たなドナー準位ができる。
更に温度が室温にまで下がると、図１６に示した構成の半導体層が形成すると考えられる。半導体層の金属アルミニウム側はＯ（酸素）濃度過剰のｐ型半導体となり、プローブ側（Ｐｔ側）はＡｌ濃度過剰のｎ型半導体となる。両者はｐｎ接合となり、その結合部には空乏層が生じる。空乏層の厚さは新たに生じたドナー準位のキャリア濃度とアクセプタ準位のキャリア濃度により決定されるが、半導体層のキャリア濃度の最大値は極めて高い濃度（１０２７～１０２９個／ｍ３）であると推定され、空乏層の厚さは１ｎｍ以下になりトンネル電流が流れやすい。又は、キャリア濃度が極めて高いため皮膜の電子状態が金属化して高い導電性が得られると考えられる。
金属アルミニウムをカソード、プローブをアノードとして、スパークに形成したよりｐｎ接合ダイオードの例を図１７に示す。半導体層断面の説明は省略する。
〔実施形態２〕
（スキャニング法による半導体層のスケールアップ化）
本発明の実施形態２について、図１８～図２０に基づいて説明すれば、以下の通りである。
（スキャニングの目的）
金属アルミニウム上に生成した酸化アルミニウム膜にプローブを接触させる際、プローブの位置を固定して金属アルミニウムとプローブとの間にスパーク電流を流すと、生成する半導体層又は分解する酸化アルミニウム膜は大きくても直径１～２μｍ程度でこれを大きくすることは難しい。半導体層のスケールアップ化を実現するために、スパーク電流を流しながら酸化アルミニウム膜に接触させたプローブを移動させることにより半導体層の面積や体積を更に大きくすることができると考えた。本方法を「スキャニング法」と称することにし、生成する半導体層又は分解する酸化アルミニウム膜とスパーク電気量との関係とその具体的方法について示す。
（スキャニング法の原理）
（スパーク時における電気化学反応）
金属アルミニウム上に生成した酸化アルミニウム膜にプローブを接触させて、金属アルミニウムとプローブ間にスパーク電流を流した場合、１μｓ以下の極短時間、酸化アルミニウム膜は溶融し、金属アルミニウム側をアノード（プラス）にした場合は（７）式の溶融塩反応が、金属アルミニウム側をカソード（マイナス）にした場合は（８）式の溶融塩反応がそれぞれ生じると考えられる。
金属アルミニウム側をアノードにした場合 4Al+3O2→4Al3++6O2- (7)
金属アルミニウム側をカソードにした場合 4Al3++6O2-→4Al+3O2 (8)
この反応は１ｍｏｌのＡｌ２Ｏ３（実際は２Ａｌ３＋＋３Ｏ２－）生成（（７）式）又は分解（（８）式）に対し６Ｆ（ファラデー）の電気量が消費される。Ａｌ２Ｏ３の分子量をＭ（１０１．９６ｇ／ｍｏｌ）、密度ρ（４．０×１０６ｇ／ｍ３）とすると、１ｍｏｌ当たりのＡｌ２Ｏ３の体積は、Ｍ／ρ（ｍ３／ｍｏｌ）である。１Ｆで生成又は分解するＡｌ２Ｏ３の体積は、Ｍ／６ρ（ｍ３／Ｆ）である。Ｍ、ρを代入すると、１Ｃで生成又は分解するＡｌ２Ｏ３の体積は、
M／(6ρFc )＝4.4×10-11(m3/C)
となる。ただしFcはファラデー定数（1F＝96500C）である。
よって、Q(C)の電気量で生成する半導体層の体積又は分解するAl2O3の体積Vm(m3)は、
Vm＝MQ／(6ρFc)＝4.4×10-11・Q (9)
となる。
次にAl2O3の密度NAO（個/m3）は、アボガドロ数をAv（6.022×1023個/mol）とすると、NAO＝ρAv／M (10)
である。半導体形成に関る電気量Q（C）は、電流をi（A）、通電時間をt（s）とすると、Q＝it (11)
であり、n molのAl2O3を生成する電気量をQn（C）、ファラデー定数をFc（c/mol）とすると、Qn＝6Fcnより、
n＝Qn／(6Fc) (12)
となる。(11)式より、
n＝it／(6Fc) (13)
であり、また、ｎ molのAl2O3の生成数、分解数をΔNAOとすると、
ΔNAO＝Avn／Vm (14)
である。(13)式より、
ΔNAO＝Avit／(6FcVm) (15)
となる。Al2O3 1mol に対してAl3+は2mol発生するので、n molのAlの生成数、分解数をΔNAlとすると、
ΔNAl＝Avit／(3FcVm) (16)
である。Al2O3 1molに対してO2-は3mol発生するので、n molのOの生成数、分解数をΔNOとすると、
ΔNO＝Avit／(2FcVm) (17)
となる。
（金属アルミニウム側をアノードにした場合の溶融塩反応）
次に、プローブの先端位置を酸化アルミニウム膜表面２０１上で移動させる方法のひとつとしてスキャニングさせる方法について述べる。図１８は、金属アルミニウム上の酸化アルミニウム膜表面２０１にプローブを接触させ、金属アルミニウム側をアノードにして(7)式の反応式によりスキャニングで形成した半導体層（生成中の半導体層２０２及び生成した半導体層２０３）の概念図を示す。プローブ先端の面積よりも実際に酸化アルミニウム膜表面２０１と接触する面積は小さくなるが、ここではu1（m）×u2（m）の長方形領域で接触すると仮定する。金属アルミニウムとプローブ間にスパーク電流i(A)を流しながら、プローブを定速度v(m/s)で矢印の方向にスキャニングさせて半導体層を生成させる。スパークにより半導体層の厚さは増加してh(m)まで成長する。スキャニングを連続させることにより幅u2(m)、厚さh(m)の直方体状の半導体層が形成されていく。スパーク電流iは、実際の操作では印加電圧を一定にしてスキャニングするので変動しながら凡そ一定値に安定すると考えられるが、ここでは便宜的に定電流とした。
スパーク電流iにより半導体層が生成する時間、すなわちプローブ先端の接触面がu1×u2の領域を通過する時間tはt＝u1/vとなる。
また、通過する電気量Qは、
Q＝u1i／v (18)
となる。ｔの時間で生成する半導体層の体積VmはVm＝u1u2hであるので、
h＝Vm／(u1u2) (19)
となる。(19)式に(9)式及び(18)式を代入すると、
h＝4.4×10-11・i／(u2v) (20)
となる。これより、
i＝2.3×1010・u2vh (21)
となる。
ここで、プローブ先端接触面のスキャン方向に直角方向の幅（u2）を10μm、スキャン速度(v)を14.6μm/s、生成する半導体層の厚さ(h)を50ｎｍとして必要なスパーク電流値(i)を計算する。u2＝1.0×10-5(m)、v＝14.6×10-6(m/s)、h＝5.0×10-8(m)を(21)式に代入すると、i≒1.7×10-7(A)となり、0.17μAのスパーク電流値が必要となる。
（金属アルミニウム側をカソードにした場合の溶融塩反応）
図１９は、金属アルミニウム上の酸化アルミニウム膜表面３０１にプローブを接触させ、金属アルミニウム側をカソードにして(8)式の反応式によりスキャニングで形成した半導体層（分解中の半導体層３０２及び分解した半導体層３０３）の概念図を示す。この場合、酸化アルミニウム膜の分解によって半導体層が形成されるので、スキャニングにより酸化アルミニウム膜が窪む状態になる。半導体層は残った酸化アルミニウム膜より形成される。したがって、金属アルミニウム上の酸化アルミニウム膜の厚さはスキャニングにより窪む高さよりも厚くなるよう作製条件を選ぶ必要がある。図１９の詳細説明については、上述の図１８の詳細説明における「生成」を「分解」と読み替えれば全て同じであるのでここでは省略する。
（スキャニングの方法）
スキャニングパターンの例を図２０に示す。半導体層を生成又は分解するため、酸化アルミニウム膜にプローブを接触したままスキャニングすることによりa(m)×b(m)の領域に半導体層を形成させる。ある瞬間において半導体層が形成させる領域Uはプローブの先端が酸化アルミニウム膜に接触してスパーク電流がこの部分全体に流れる部分で上述のu1×u2である。プローブ先端をa×b領域内を速度vで矢印のようにスパーク電流iを流しながらスキャンさせる。
１回目のスキャニングは、図２０のスタート地点にプローブを移動してプローブ先端を試料に接触させ、スパーク電圧VをかけてiをONにして直ちに最上行m1に沿って左から右に移動させる動作である。右端でVをゼロにして一旦プローブを試料から離してiをOFFにし、改行r1にて下行に移り２行目の左端に移動させる。
２回目のスキャニングは、２行目の左端でプローブ先端を再び試料に接触させて電圧VをかけてiをONにして直ちに２行目m2に沿って左から右に移動させる動作である。右端でVをゼロにしてプローブを試料から離してiをOFFにし、改行r2にて下行に移り３行目の左端に移動させる。
この往復を重ねていき、プローム先端がbの最終行右端に達したところでスキャニングを終了する。この際縦軸の解像度をpとすると、縦軸のピッチはｂ／ｐ(m)となる。
ここで、u2＝ｂ／ｐの関係があれば、計算上スキャンしたa×ｂの領域全体で半導体層の生成又は酸化アルミニウム膜の分解が均一の厚さで生じることになる。u2＜ｂ／ｐの関係があれば、半導体層の生成又は酸化アルミニウム膜の分解が生じない部分がライン状に発生し、u2＞ｂ／ｐの関係であれば、半導体層の過剰生成部分又は酸化アルミニウム膜の過剰分解部分がライン状に発生する。実際には計算からずれる場合があるので、試作と条件変更を繰り返すことによりスケールアップした半導体層を形成することができる。
（スキャニングの条件設定）
ここでスパーク電流により形成したい半導体層のキャリア濃度に対して設定するスキャニング条件との関係を求める。キャリア濃度は過剰に注入されるAl3+イオン濃度に応じて増加するドナー準位のドナー密度と、過剰に注入されるO2-イオン濃度に応じて増加するアクセプタ準位のアクセプタ密度があるが、ここではドナー密度、すなわちAl3+イオン濃度を例にとって計算する。
Al3+イオン濃度CAl（個/m3）は酸化アルミニウム膜のスパークによるAlの生成又は分解濃度ΔNAl（個/m3）に効率ηAlをかけた値であるので、(16)式は次のようになる。
CAl＝ηAlΔNAl＝ηAlAvit／(3FcVm) (22)
ここで、Vm＝u1u2h、t＝u1／vであるので、これらを(22)式に代入すると、
CAl＝ηAl・Av ／(3Fcu2h)・i／v
よって、スキャニングにおけるプローブの走査速度v（m/s）、通電電流i（A）、酸化アルミニウム膜の生成又は分解厚さh（m）、プローブの走査方向に直角の幅u2（m）、キャリア生成効率ηAlと、Al3+イオン濃度CAl（個/m3）は(23)式で表される。
CAl＝2.08×1018・i／(u2hv)・ηAl (23)
（スキャニング装置の仕様）
日本電子製走査型プローブ顕微鏡JSPM-5200に導電性プローブを取り付けで半導体層が形成できるか装置の仕様を調べた。この結果スキャニング法による半導体層形成に関る装置の仕様は表１に示す通りであった。
Figure 0007282029000001
本装置ではプローブと試料間に定電圧を印加した走査はできるが定電流走査はできない。しかし、測定電流のレンジ設定により最大電流の設定ができる。
（スキャニング法による生成計算）
（高キャリア濃度半導体層の形成）
JSPM-5200を用いてスキャニング法による半導体層の形成について計算した。一例として、(7)式に従った電流方向で、ベースとなる酸化アルミニウム膜を自然酸化皮膜とし、CAlを高濃度1×1028（個/m3）にする場合の電流値iを(23)式にて計算した。プローブ先端幅U2を1×106m（1.0μｍ）、半導体層形成高さhを2×10-8m（20nm）、スキャン速度vを1.46×10-5m/s（14.6μm/s）、キャリア生成効率ηAlを0.1とすると、i＝1.4×10-8（A）、すなわち、14nAとなった。最大電流10nAのレンジを用いれば、CAlは若干低くなるものの半導体層を形成できる。
（低キャリア濃度半導体層の形成）
(7)式に従った電流方向で、CAlを低濃度1×1025（個/m3）にする場合について検討した。濃度は上記高濃度の場合よりも３桁低いので、電流値を３桁低くするか、速度を３桁上げるか、又は両者の設定を変えることが必要だが、いずれもこの装置の仕様範囲を超える設定となる。よって、本装置では低キャリア濃度半導体層の形成はできない。高キャリア濃度に限定される。
（更なる面積拡大について）
上述のように１回のスキャニングの範囲が25μm2に限られるため、更に範囲を広げるためには複数のスキャニングを行う必要がある。ただし、１回の測定時間３０分の場合でも複数回だと長時間が必要である。更なる面積の拡大については別途検討することにする。
（他の面積拡大法）
これまでに示した半導体層はスパーク法によりp型半導体とｎ型半導体を同時に生成し、ｐｎ接合を形成していた。実際にダイオードやトランジスタ等の半導体素子や発振素子にするためにはこれらの方法は必ずしも量産に適した方法とはいえない。
本半導体素子においても既存の半導体製造技術であるスパッタによる薄膜の形成やフォトリソとエッチングによる素子構造の形成をできるようにすることが望ましい。そこで本発明の半導体層をスパッタで得る方法を示す。
スパーク法にて形成した半導体層は例えば図８に示すように最表面はO2-が過剰なｐ型半導体層が存在している。この部分（面）以外をマスクしてターゲット材とスパッタ処理を行い、半導体素子を形成する。Al3+が過剰なｎ型半導体層を得るためには、上記スパッタを進めてｎ型半導体層が抽出されるまでスパッタを行うか、又はスパーク時の電流方向を逆にしてアノードとカソードを切換え、表面をn型半導体層にし、これをターゲット材にすることができる。また、ターゲット材の面積を拡大するために上述のスキャニングを行うことも可能である。
この方法を用い、ｐｎ接合を得るためには、例えば、Al3+が過剰な半導体層をターゲット材としてスパッタでアルミニウム基板（カソード集電材を兼ねる）の上にｎ型半導体の薄膜を形成し、次にO2-が過剰な半導体層をターゲット材として上記ｎ型半導体薄膜の上にスパッタでｐ型半導体薄膜を形成し、更にp型半導体層にカソード端子を取り付けることにより可能である。
スパーク時の電気量を変えることにより半導体層のキャリア濃度を制御することが可能である。また他の材料も用いてスパッタとフォトリソとエッチングを繰り返すことによりMOS-FET等の半導体素子を製造することもできる。
〔実施形態３〕
（発振素子）
本発明の実施形態３ついて、図２１～図２９に基づいて説明すれば、以下の通りである。
（特許文献１との比較）
まず、本発明の一態様に係る半導体層について詳細に説明する前に、当該半導体層を備えた発振素子の概要について述べる。本発明者は、特許文献１にて、上記発振素子について詳細に説明している。発振素子についての以下の説明は、特許文献１の開示内容の一部であり、より詳細な内容については特許文献１を参照されたい。
図２１は、本実施形態の発振素子の要部構造を模式的に示す断面図である。発振素子の構造は上述の図１７に示すスパーク法に形成したｐｎ接合のダイオードと同じである。
空乏層の構成を図２２に示す。ｎ型半導体にはAl2O3からOが欠乏してAlが過剰となり、Al3+のカチオンと電気的中性を保つための電子が存在している。ｐ型半導体にはAl2O3からAlが欠乏してOが過剰となり、O2-のアニオンと電気的中性を保つためのホールが存在している。ｎ型半導体とｐ型半導体が接合した付近はｎ型半導体の電子とｐ型半導体のホールが結合して消滅し、電子もホールも存在しない部分が生じるが、この部分が空乏層である。
空乏層を極めて薄くすることにより発振素子を形成することができる。その厚さは1nm以下であることが必要である。ここでAl2O3の１分子の大きさを計算する。アボガドロ数は6.022×1023（1/mol）、Al2O3の分子量は101.96（g/mol）であり、密度を4.0×103（kg/m3）とすると、１分子の占める体積は4.23×10-29（m3）である。これを仮に立方体としてその略一辺の長さdmを計算すると3.5×10-10（m）、すなわちdmは0.35nmになる。発振するための条件は空乏層の厚さxdepがdmの３倍以下であると考えられる。よって、空乏層の厚さxdepは1nm以下であることが望ましい。
空亡層を薄くするためには、ｐ型半導体のキャリア（ホール）やｎ型半導体のキャリア、又はｐ型ｎ型両半導体のキャリア濃度を増やすことにより実現することができる。ここで、アクセプタ濃度をNA、ドナー濃度をNDとすると、ｐ側の空乏層厚さXpとｎ側の空乏層厚さXnは次式により求めることができる。ただし、キャリア濃度が高濃度になると誤差は大きくなると考えられ、あくまでも目安であって厳密な計算式ではないことを留意すべきである。
Figure 0007282029000002
ここで、Vbi：ビルトインポテンシャル(V)、ni：真性半導体のキャリア濃度(m-3)、Xp：ｐ型領域の空乏層幅(m)、Xn：ｎ型領域の空乏層幅(m)、kB：ボルツマン定数（1.38×10-23 (J/K)）、T：温度(K)、q：素電荷1.602×10-19(C)、εr：比誘電率、ε0：真空の誘電率（8.854×10-12(F/m)）である。
バイアス電圧をVD(V)とすると、空乏層全体の厚さxdepは次のように表される。
Figure 0007282029000003
ここで、N=NA=NDとし、xdepが1nmとなるキャリア濃度Nを求めた。Al2O3のεr=8.9、VD=0(V)とすると、N=2.6×1027(m-3)であった。一般にイオン注入法によりキャリア濃度を増加させる場合、高キャリア濃度とは1×1027（m-3）以上を示すことが多い。よって、このNの値も高キャリア濃度であるといえる。
一方、発振電流の振幅を最大にするためには、図２３のように空乏層の厚さを更に薄くすることが必要である。xdepの値を0.35nm程度にすることが望ましい。この際のNを同様に求めると、N=2.3×1028(m-3)であり、更に１桁ほど高い濃度であった。Al2O3分子におけるAlの濃度は4.73×1028（m-3）、Oの濃度は7.09×1028（m-3）と計算できるので、このNの値は超高キャリア濃度ということができる。キャリア濃度が極めて高い場合に発振の最大電流振幅が得られ、かつ安定した発振となる。
発振時のI-V特性の例を図２４（ａ）、（ｂ）に示す。図２４は、バイアス電圧（横軸）の負の領域が順バイアス側、正の領域が逆バイアス側をそれぞれ示す。バイアス電圧が（ａ）では-0.1V～+0.1Vの間で、（ｂ）では-0.2～+0.17Vでそれぞれ電流発振の現象が生じた。（ａ）における発振波形を図２５に示す。発振電流は凡そ-0.4～+0.4μAの振幅で生じた。バイアス電圧0Vにおいても同様な大きさの振幅で発振電流が生じた。周波数は約3.4kHzであった。
図２４のI-V特性において、発振しないバイアス電圧（（ａ）では-0.6～-0.1V及び+0.1～+0.6V、（ｂ）では-0.6～-0.2V及び+0.17～+0.6V）の電流に着目すると、原点に対してほぼ対称であり整流性は観察されなかった。通常ｐｎ接合があればダイオードとなり整流性を有するが、本素子はキャリア濃度が極めて高く空乏層の厚さが1nm以下であるためｐ型とｎ型の接合面でトンネル効果による通電が生じる、又はキャリア濃度が極めて高いため皮膜の電子状態が金属化して高い導電性が得られることにより、ｐｎ接合があっても整流特性を示さないと考えられる。
（発振メカニズムの推定）
次に、発明者の考える発振メカニズムについて述べる。本発振素子の電流発振のメカニズムはあくまでも仮説であり、メカニズムの全容を解明するには、今後より深い研究を行う必要があることに留意すべきである。
図２２に示すｐｎ接合における空乏層の構成を更に詳しく説明する。図２６は、キャリア濃度が比較的低い場合における空乏層内の電界を示す。電界は大きく２種類あると考えられる。一つめのEaはａの空乏層内のカチオン面とアニオン面が対峙して向き合っている部分にかかる電界でfaの力で引き合っている。カチオンとアニオンとの距離は各中央部間で凡そ0.35nm程度と考えられる。二つめのEｂは、空乏層の外側に存在する電子面（ｎ型半導体側）とホール面（ｐ型半導体側）にかかる電界でfbの力で引き合っている。距離は数nm程度である。EaとEbとは向きは逆で、Ea＞＞Ebであるので、fa＞＞fbとなり、実質的には最内のカチオンとアニオン間の静電力となる。
一方、キャリア濃度が非常に高く、空乏層の距離が0.35nm程度の場合を図２７に示す。この場合はEa＝Ebとなり、最内イオン間（カチオンとアニオン）に働く力と、最内の電子・ホール間に働く力とが等しくなる。すなわち最内のカチオンとアニオンは静電力から解放され、両者間には引力のみが働くことになる。この引力については例えばvan der Waals力のような力だと考えられる。よって最内のカチオンとアニオンはニュートンの運動方程式に従って振動する。この振動はバイアス電圧が0Vであっても生じる。
ところで、図２４のI-V特性において、発振するバイアス電圧（-0.1～+0.1V）と発振しないバイアス電圧（-0.6～-0.1V及び+0.1～+0.6V）が生じる理由について推定した。図２８に示すように、バイアス電圧を順方向にかけると(25)式に従い空乏層の厚さxdepは小さくなる。0.1Ｖをかけると計算上xdepは0.34nmと狭くなる。この場合はEb＞Eaとなり、電界が働くためニュートン運動は抑えられ電流発振は生じなくなると考えられる。また、図２９に示すように、バイアス電圧を逆方向にかけると(25)式に従い空乏層の厚さxdepは大きくなる。-0.1Ｖをかけると計算上xdepは0.36nmと広くなる。この場合はEa＞Eｂとなり、電界が働くためニュートン運動は抑えられ電流発振は生じなくなると考えられる。以上のように電流発振のメカニズムを推定した。
以下、実施例によって本発明をより詳細に説明するが、本発明は当該実施例に限定されるものではない。
（実施例１）
はじめに、アルミニウム板(1085材、12×30mm、厚さ0.2mm )を用意した。この試料を95℃に加熱した純水に浸せきして、厚さ約20nmのベーマイト皮膜をアルミニウム板上に形成した。次にマニュアルプローバ２０を用意した。プローブには、直径0.2mmの白金線（H材）の先端を削り直径0.02ｍｍにし、白金線の根本はコイル状に巻いたものを用いた。図２に示す装置１０を用意し結線した。
電流制限抵抗１５を100Ω、シャント抵抗１４を100Ω、電流直流安定化電源の出力を36Vとし、大気中プローブ先端を試料に接触させてからスイッチボックス１３のスイッチを閉じた。プローブ先端とアルミニウム板間でスパークした。プローブ先端を接触させた部分には厚さ30nm程度の半導体層が形成した。この時の試料にかかる電圧と試料に流れる電流変化をオシロスコープ１２で測定した。通電直後、試料に一瞬36Vが印加されるがすぐに電圧は約10V程度に低下した。電流は約0.1Aであった。この状態は0.3μs継続した。
（I-V測定結果）
通電終了後プローブはそのままの状態を維持し、図２における結線をI-V測定に切り換え、得られた半導体層のI-V測定を行った。その結果を図４に示す。-0.6～1.0Vの電圧範囲を0.1V/sの速度で走査した。-0.55～+0.2Vの間でほぼ直線関係が得られた。この電圧範囲においてはアルミニウム板とプローブとの間にトンネル電流又は皮膜の電子状態の金属化による電流が流れたと考えられる。-0.55V以下と+0.2V～+0.55Vで直線関係からはずれて大電流が流れた。また+0.55～+1.0Vの間、電流はほとんど流れなかった。このように広い電圧範囲で直線関係からはずれる理由は現時点では分からないが、半導体層のキャリア挙動が不安定な状況にあると考えられる。なお、仮にアルミニウム板とプローブとが短絡していたとするならばI-V特性の全電圧領域で直線関係になるはずであるが、そうではないので直線関係は形成した半導体層固有の特性である。
（実施例２）
実施例１と同様に、アルミニウム板(1085材、20×60mm、厚さ0.18mm)を用意した。この試料を95℃に加熱した純水に浸せきして、厚さ約20nmのベーマイト皮膜をアルミニウム板上に形成した。
図２に示す電流制限抵抗１５を100Ωから1kΩにし、プローブ先端をベーマイト処理膜に接触させ、上記と同じ方法でスパークして半導体層を形成した。この際の試料の電圧、電流は図３と同じような挙動であったが、溶融塩の電解時間は30ns程度に、電流は0.03A程度に減少した。溶融塩電解の反応に関る電気量は上記の例の1/100程度であった。
（I-V測定結果）
ここで生成した半導体層のI-V特性を図５に示す。電圧-0.6V以下で負の電流が流れたがそれ以上の電圧では電流は流れなく、整流特性が示された。半導体層の中にｐｎ接合が形成され、半導体層のアルミニウム板側がｎ型半導体、プローブ側がｐ型半導体のｐｎ接合ダイオードが形成された。
（実施例３）
はじめに次の試料を用意した。アルミニウム板（24×24mm、厚さ0.1mm）を基板とし、フルウチ化学製５NアルミニウムAl（φ76×6mm厚）をターゲット材としてAr＋O2ガス、全圧0.4Paの条件で約40分間スパッタを行い、アルミニウム板上に約30ｎｍの酸化アルミニウム膜を付与した。スパッタ装置として、日電アネルバ製SPC-350型を用いた。
次に、JSPM-5200を用いてスキャニング法による半導体層の形成を行った。先端幅が1.0μｍのプローブを用意し、スキャン速度を14.6μm/s、電流値を10nAとしてスキャニングを行い、25×25μmのサイズの素子を形成した。
（I-V測定の結果）
スパッタで作製した素子の表面に実施例１と同じプローブを接触させてI-V特性を測定した。-0.5～+0.5Vの間で直線関係が得られた。この電圧範囲においてはアルミニウム板とプローブとの間にトンネル電流又は皮膜の電子状態の金属化による電流が流れたと考えられる。-0.5V以下と+0.5V以上ではほとんど電流は流れなかった。整流作用はなかったが、キャリア濃度が高い場合の本半導体素子固有のI-V特性が得られた。
（低キャリア濃度半導体層の形成について）
キャリア濃度を低濃度（例えば1×1025（m-3））にする場合について検討した。濃度は上記高濃度の場合よりも３桁低いので、電流値を３桁低くするか、速度を３桁上げるか、又は両者の設定を変えることが必要だが、いずれもこの装置の仕様範囲を超える設定となる。よって本装置では低キャリア濃度半導体層の形成はできなかった。高キャリア濃度に限定される。
（実施例４）
次の試料を用意した。アルミニウム板（24×24mm、厚さ0.1mm）を基板とし、フルウチ化学製５NアルミニウムAl（φ76×6mm厚）をターゲット材としてAr＋O2ガス、全圧0.4Paの条件で約40分間スパッタを行い、アルミニウム板上に約30nmの酸化アルミニウム薄膜を付与した。スパッタ装置として、日電アネルバ製SPC-350型を用いた。
電流制限抵抗１５を100Ω、シャント抵抗１４を100Ω、電流直流安定化電源の出力を60Vとし、大気中プローブ先端を試料に接触させてからスイッチボックス１３のスイッチを閉じた。プローブ先端とアルミニウム板間でスパークした。プローブ先端を接触させた部分には厚さ50nm程度の半導体層が形成した。この時の試料にかかる電圧と試料に流れる電流変化をオシロスコープ１２で測定した。通電直後、試料に一瞬60Vが印加されるがすぐに電圧は約10V程度に低下した。電流は約0.2Aであった。この状態は0.3μs継続した。
（I-V測定の結果）
I-V特性の例を図２４に示す。この図はバイアス電圧（横軸）の負の領域が順バイアス側、正の領域が逆バイアス側をそれぞれ示す。バイアス電圧が-0.1V～+0.1Vの間で電流発振の現象が生じた。発振波形を図２５に示す。発振電流は凡そ-0.4～+0.4μAの振幅で生じた。バイアス電圧0Vにおいても同様な大きさの振幅で発振電流が生じた。周波数は約3.4kHzであった。
〔本発明の用途〕
本発明に係る、半導体層として生成したアルミニウム酸化物は、化学量論的物質であるＡｌ２Ｏ３（Ｏ／Ａｌ＝１．５）ではなく、Ａｌ欠乏又はＯ過剰（Ｏ／Ａｌ＞１．５）のｐ型半導体、及び、Ａｌ過剰又はＯ欠乏（Ｏ／Ａｌ＜１．５）のｎ型半導体である。ｐ型半導体層及びｎ型半導体層の各キャリア濃度を～１０２７／ｍ３に調整し、ｐｎ接合すればダイオードとなる。キャリア濃度を適宜調整したｐ型半導体層及びｎ型半導体層と化学量論的な酸化アルミニウム等の絶縁体とを立体的に組み合わせればトランジスタやサイリスタ等の半導体素子になる。これらは、ワイドバンドギャップのパワー半導体としての利用が期待できる。更に、透明酸化物半導体の特性を組み合わせれば太陽電池の構成材料、ディスプレーパネルへ適応できる。
一方、ｐ型半導体層及びｎ型半導体層の各キャリア濃度を１０２８～１０２９／ｍ３にし、ｐｎ接合すれば発振素子になり直流電流を交流電流に変換するインバータへの利用が期待できる。この発振素子に透明酸化物半導体の特性と紫外域の発光ダイオードを組み合わせれば、周波数可変型インバータとなりインバータの適応範囲を広げることができる。また、このような高いキャリア濃度では半導体層の電子状態が金属化するので極めて良好な導電性が得られ高性能導電体として期待できる。更に、透明酸化物半導体の特性を組み合わせれば透明導電体としても利用できる。
本発明に係るｐ型半導体層及びｎ型半導体層は、極めて高い酸化剤又は還元剤となるので、新しい化学物質としても有望である。透明酸化物半導体の特性を組み合わせれば燃料電池用電極材や光合成電極に活用できる可能性もある。更に、半導体のターゲット材への利用が期待できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１０ 装置
１１ 直流安定化電源
１２ オシロスコープ
１３ スイッチボックス
１４ シャント抵抗
１５ 電流制限抵抗
２０ マニュアルプローバ
２１ マニュピレータ
２２ スイッチ
２３ I-V測定器
１０１ プローブ
１０１ａ プローブ先端
１０２ 酸化アルミニウム膜
１０３ 金属アルミニウム
２０１、３０１ 酸化アルミニウム膜表面
２０２、２０３、３０２、３０３ 半導体層

Claims (10)

  1. 酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、酸素含有ガス中又は酸素ガス中で、アノードとしての前記金属アルミニウムとカソードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、
    前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｎ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｐ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合することを特徴とする半導体層の製造方法。
  2. 酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、ガス中又は真空中で、カソードとしての前記金属アルミニウムとアノードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、
    前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｐ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｎ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合することを特徴とする半導体層の製造方法。
  3. 前記酸化アルミニウム膜に溶融塩電解反応を生じさせる際、前記溶融塩電解反応を起こす通電電気量を調整することにより、前記ｎ型半導体層のドナー濃度又は前記ｐ型半導体層のアクセプタ濃度を制御可能にしたことを特徴とする請求項１又は２に記載の半導体層の製造方法。
  4. 前記酸化アルミニウム膜に溶融塩電解反応を生じさせる際、前記プローブを前記酸化アルミニウム膜に接触させながら移動させることを特徴とする請求項１～３のいずれか１項に記載の半導体層の製造方法。
  5. 前記プローブを前記酸化アルミニウム膜に接触させながら移動させる際、前記電圧を、（１）連続的に変化させる、（２）不連続に変化させる、（３）極性を一方向又は両方向に変化させる、又は、前記（１）～（３）を組み合わせて変化させることを特徴とする請求項１～４のいずれか１項に記載の半導体層の製造方法。
  6. 酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、酸素含有ガス中又は酸素ガス中で、アノードとしての前記金属アルミニウムとカソードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、
    前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｎ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｐ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合し、
    前記接合により形成される空乏層の厚さは、１ｎｍ以下であることを特徴とする発振素子の製造方法。
  7. 酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、ガス中又は真空中で、カソードとしての前記金属アルミニウムとアノードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、
    前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、前記酸化アルミニウム膜の前記金属アルミニウム側にｐ型半導体層を、前記酸化アルミニウム膜の前記プローブ側にｎ型半導体層を、それぞれ生成し、且つ、前記ｎ型半導体層と前記ｐ型半導体層とを接合し、
    前記接合により形成される空乏層の厚さは、１ｎｍ以下であることを特徴とする発振素子の製造方法。
  8. 前記酸化アルミニウム膜に溶融塩電解反応を生じさせる際、前記プローブを前記酸化アルミニウム膜に接触させながら移動させることを特徴とする請求項６又は７に記載の発振素子の製造方法。
  9. 酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、酸素含有ガス中又は酸素ガス中で、アノードとしての前記金属アルミニウムとカソードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、
    前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、（１）前記酸化アルミニウム膜の前記金属アルミニウム側にｎ型半導体層を生成し、又は、（２）前記酸化アルミニウム膜の前記プローブ側にｐ型半導体層を生成することを特徴とする半導体層の製造方法。
  10. 酸化アルミニウム膜の一方の面に金属アルミニウムを、前記酸化アルミニウム膜の他方の面にプローブを接触させ、大気中、ガス中又は真空中で、カソードとしての前記金属アルミニウムとアノードとしての前記プローブとの間に、前記酸化アルミニウム膜の絶縁破壊が生じる電圧を印加して前記酸化アルミニウム膜を溶融させ、
    前記溶融の間に、前記酸化アルミニウム膜に溶融塩電解反応を生じさせ、冷却させることにより、（１）前記酸化アルミニウム膜の前記金属アルミニウム側にｐ型半導体層を生成し、又は、（２）前記酸化アルミニウム膜の前記プローブ側にｎ型半導体層を生成することを特徴とする半導体層の製造方法。
JP2019523991A 2017-06-09 2018-06-08 半導体層の製造方法及び発振素子の製造方法 Active JP7282029B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017114559 2017-06-09
JP2017114559 2017-06-09
PCT/JP2018/022013 WO2018225855A1 (ja) 2017-06-09 2018-06-08 半導体層、発振素子及び半導体層の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018225855A1 JPWO2018225855A1 (ja) 2020-04-09
JP7282029B2 true JP7282029B2 (ja) 2023-05-26

Family

ID=64566039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019523991A Active JP7282029B2 (ja) 2017-06-09 2018-06-08 半導体層の製造方法及び発振素子の製造方法

Country Status (7)

Country Link
US (1) US10930522B2 (ja)
EP (1) EP3637476A4 (ja)
JP (1) JP7282029B2 (ja)
KR (1) KR102263151B1 (ja)
CN (1) CN110741479B (ja)
TW (1) TWI735786B (ja)
WO (1) WO2018225855A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112889137B (zh) * 2018-09-03 2025-02-25 株式会社Uacj 半导体制造方法以及半导体制造装置
JP7244386B2 (ja) * 2019-07-30 2023-03-22 株式会社Uacj 半導体電池、負極材、正極材及び半導体電池の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051825A (ja) 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
WO2018004009A1 (ja) 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022379A (ja) * 1983-07-19 1985-02-04 Nec Corp 半導体装置
JPH09215755A (ja) * 1996-02-09 1997-08-19 Poritoronikusu:Kk 皮接治療具
US5944685A (en) 1996-02-09 1999-08-31 Polytronics, Ltd. Skin-contact type medical treatment apparatus
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6655294B2 (ja) 2015-03-19 2020-02-26 株式会社デンソーウェーブ Ｐｌｃ操作装置の樹脂ケース
JP2018107153A (ja) * 2015-04-28 2018-07-05 株式会社Uacj 発振素子及び発振装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051825A (ja) 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
WO2018004009A1 (ja) 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Seisuke Nigo, et al.，Conduction band caused by oxygen vacancies in aluminum oxide for resistance random access memory，J. Appl. Phys.，米国，2012年，112, 033711，1-6，doi.org/10.1063/1.4745048
Zhendong Guo, et al.，Oxygen defects in amorphous Al2O3: A hybrid functional study，Appl. Phys. Lett.，米国，2016年，109, 062903，1-4，doi.org/10.1063/1.4961125

Also Published As

Publication number Publication date
CN110741479A (zh) 2020-01-31
CN110741479B (zh) 2023-10-13
TW201903904A (zh) 2019-01-16
EP3637476A4 (en) 2021-03-10
EP3637476A1 (en) 2020-04-15
JPWO2018225855A1 (ja) 2020-04-09
KR102263151B1 (ko) 2021-06-08
WO2018225855A1 (ja) 2018-12-13
TWI735786B (zh) 2021-08-11
KR20200014908A (ko) 2020-02-11
US10930522B2 (en) 2021-02-23
US20200135494A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
Na et al. Preparation of bismuth telluride films with high thermoelectric power factor
Diso et al. Optimisation of CdTe electrodeposition voltage for development of CdS/CdTe solar cells
JP7282029B2 (ja) 半導体層の製造方法及び発振素子の製造方法
Wang et al. Liquid-metal-assisted deposition and patterning of molybdenum dioxide at low temperature
Bo et al. Controllable electrodeposition and mechanism research of nanostructured Bi2Te3 thin films with high thermoelectric properties
TWI803691B (zh) 半導體製造方法及半導體製造裝置
Xiao et al. Electro-transport studies of electrodeposited (Bi1− xSbx) 2Te3 nanowires
Milano et al. Memristive devices based on single ZnO nanowires—from material synthesis to neuromorphic functionalities
Yamamoto et al. Electrodeposition of Co–Sb thermoelectric film from ethylene glycol–CoCl2–SbCl3 solution
US9388498B2 (en) Electrochemical liquid-liquid-solid deposition processes for production of group IV semiconductor materials
Wu et al. Fabrication of Microstructured thermoelectric Bi2Te3 thin films by seed layer assisted electrodeposition
Huang et al. In situ synthesis of Bi/Bi2S3 heteronanowires with nonlinear electrical transport
Chen et al. Cu x S nanosheets with controllable morphology and alignment for memristor devices
Zeng et al. Cathode-Control Alloying at an Au-ZnSe Nanowire Contact via in Situ Joule Heating
Brouri et al. Schottky junction study for electrodeposited ZnO thin films and nanowires
JP7244386B2 (ja) 半導体電池、負極材、正極材及び半導体電池の製造方法
Kathalingam et al. Fabrication of arrayed metal oxide structures by electrochemical local oxidation using metallic tip with electric field and humidity
AKHIRUDDIN et al. Growth of ZnO Nanowires by Vapour Solid Mechanism
Koukharenko et al. Ion-track etched templates for the high density growth of nanowires of bismuth telluride and bismuth antimony telluride by electrodeposition
Yamamoto et al. Electrodeposition of Zn-Sb Thermoelectric Semiconductor Film in Ethylene Glycol Non-Aqueous Solution Containing Zn (II) and Sb (III)
Keikhaei Electrochemical Deposition of Copper-based Oxide Thin Films for Optoelectronics Applications
Yu Additive Manufacturing and Laser Processing of Conductive Nanomaterial-Fundamentals and Applications
Chiang et al. Preparation of zinc oxide thin films by reactive pulsed arc molecular beam deposition
Xu et al. Self-charged graphene battery harvests electricity from thermal energy of the environment
Ohto et al. Nanoscale modifications of chalcogenide glasses using scanning tunneling microscopes

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230516

R150 Certificate of patent or registration of utility model

Ref document number: 7282029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150