JP7279306B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP7279306B2 JP7279306B2 JP2018122894A JP2018122894A JP7279306B2 JP 7279306 B2 JP7279306 B2 JP 7279306B2 JP 2018122894 A JP2018122894 A JP 2018122894A JP 2018122894 A JP2018122894 A JP 2018122894A JP 7279306 B2 JP7279306 B2 JP 7279306B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- wiring layer
- base material
- lower metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は半導体装置等に用いられる配線基板に関するものである。
半導体チップ、および、外部接続用部材を用いた半導体装置が、画像処理、通信、車載などのさまざまな分野で用いられている。また、半導体装置の高性能化、小型軽量化が進む中で、半導体装置に用いられる半導体配線基板においても小型化、多ピン化、外部端子のファインピッチ化が求められており、そのため高密度配線基板の要求が高まっている。
配線基板の内層部材であるコア材料には、従来、ガラスエポキシ樹脂に代表される有機コア材料が用いられてきたが、近年はシリコンやガラスなどの無機コア材料が注目を浴びている。ガラスやシリコンは、有機コア材料と比べ、平坦かつ平滑な基板ができることから微細配線形成に適し、吸湿時や加熱時の変形が少なく、また、絶縁性に優れ、電気的に優位であることが挙げられる。
しかしながら、シリコンやガラス等の材料は寸法安定性、平坦性、電気的特性に優れているものの、シリコン、ガラス基板へ金属配線層を形成した際に、材質の線膨張係数の差による引張／圧縮歪みにより、シリコン、ガラス基板上の金属配線層周辺で亀裂(クラック)を生じることがある。
特にシリコン、ガラス基板の表面と金属配線層の端部接点箇所に応力が集中し、シリコン、ガラス基板にクラックが生じることが確認されている。
シリコン、ガラス基板と貫通孔電極、金属パッド、金属配線層周辺におけるクラックの抑制には、貫通孔電極、金属パッド、金属配線層の厚みを薄化させて引張／圧縮歪みを低減させることが効果的であるが、貫通孔電極、金属パッド、金属配線層が薄くなることで、電気抵抗値が増大することにより、電気的特性が低下するといった問題がある。
本発明は、以上の事情の下になされ、電気抵抗値の増大による電気的特性を低下させることなく、半導体パッケージ基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を備えた配線基板を提供することを目的とする。
上記課題を解決するために、本発明の請求項１の発明は、
シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一層
以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有し、
さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であり、かつ前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする配線基板である。
シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一層
以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有し、
さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であり、かつ前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする配線基板である。
これにより、金属配線と前記シリコン基材もしくはガラス基材との異種材料による線膨
張係数による応力差を低減させることで、配線基板の金属配線層周辺に発生するクラック、割れ、欠けを抑制することができる。
張係数による応力差を低減させることで、配線基板の金属配線層周辺に発生するクラック、割れ、欠けを抑制することができる。
上記のようにすることにより、金属配線層全体の体積が増加することで電気抵抗値が低下する。なおかつ、前記下層金属配線層の配線厚みが薄くできることで、前記シリコン基材もしくはガラス基材と金属配線層の端部接点での応力緩和が可能となり、前記シリコン基材もしくはガラス基材へのクラック等の不具合を抑制することができる。
その結果、前記シリコン基材もしくはガラス基材へのクラックや割れ欠け等の不具合を抑制しつつ、電気的特性の劣化を抑えることができる。
その結果、前記シリコン基材もしくはガラス基材へのクラックや割れ欠け等の不具合を抑制しつつ、電気的特性の劣化を抑えることができる。
本発明によれば、シリコン基材もしくはガラス基材へのクラックや割れ欠けを抑制し、かつ電気抵抗値の増大による電気的特性の低下を回避可能な配線基板が提供できる。
以下、本発明の実施の形態を、図面を用いて説明する。なお本発明はこれらの実施形態のみに限定されるものではない。
図１は本発明の効果を得るための一例として第1の形態を示す断面模式図となっている。
図１に示すように、シリコン基材もしくはガラス基材１０１の表裏面に、少なくとも一層以上の無機密着層１０２が形成され、さらに無機密着層１０２直上に、下層金属配線層１０３、上層金属配線層１０４が積層されており、下層金属配線層１０３と上層金属配線層１０４は、その端辺が重ならず、段差を生じており、いわゆる多段構造形状になっている。
これにより、金属配線と前記シリコン基材もしくはガラス基材１０１との異種材料による線膨張係数による応力差を低減させることで、配線基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を得ることができる。
図１に示すように、シリコン基材もしくはガラス基材１０１の表裏面に、少なくとも一層以上の無機密着層１０２が形成され、さらに無機密着層１０２直上に、下層金属配線層１０３、上層金属配線層１０４が積層されており、下層金属配線層１０３と上層金属配線層１０４は、その端辺が重ならず、段差を生じており、いわゆる多段構造形状になっている。
これにより、金属配線と前記シリコン基材もしくはガラス基材１０１との異種材料による線膨張係数による応力差を低減させることで、配線基板の金属配線層周辺のコア材に発生するクラック、割れ、欠けを抑制する構造を得ることができる。
また、このような構造にすることにより、前記シリコン基材もしくはガラス基材１０１においてクラックが生じやすい箇所である前記シリコン基材もしくはガラス基材１０１と前記下層金属配線層１０３との端部接点が多段構造であることで、材質応力差によるクラックの発生を抑制することができる。かつ、前記上層金属配線層１０４により金属配線全体の体積が増加することで電気抵抗値を下げることが出来るため、電気特性の劣化を回避することが可能となる。
図２に、本発明の第２の形態に係る配線基板の断面を示す。
この配線基板は、脆性材料であるシリコン基材もしくはガラス基材１０１に、この基材１０１を貫通する貫通孔１０５が穿設され、前記シリコン基材もしくはガラス基材１０１の両面および前記貫通孔内壁上に、無機密着層１０２が形成されている。そして前記無機密着層１０２直上に、電気めっきによって下層金属配線層１０３が形成され、さらに前記下層金属配線層１０３直上に、電気めっきにより上層金属配線層１０４が形成されている。
この配線基板は、脆性材料であるシリコン基材もしくはガラス基材１０１に、この基材１０１を貫通する貫通孔１０５が穿設され、前記シリコン基材もしくはガラス基材１０１の両面および前記貫通孔内壁上に、無機密着層１０２が形成されている。そして前記無機密着層１０２直上に、電気めっきによって下層金属配線層１０３が形成され、さらに前記下層金属配線層１０３直上に、電気めっきにより上層金属配線層１０４が形成されている。
その後、前記下層金属配線層１０３が形成されていない箇所の前記無機密着層１０２が除去されることで、図２の構成を得る。なお、図２記載の前記無機密着層１０２および前記上記金属配線層１０４の層数および前記下層金属配線１０３および前記上記上層金属配線１０４の形状および厚みは、１つの例として図示したものであり、特に規定するものではない。
図３～図５に、本発明の第３～第５の形態をとる場合のそれぞれの（ａ）平面図および（ｂ）断面図を示す。
図３に示すように、本発明の第３の形態においては、下層金属配線層１０３のパターンが上層金属配線層１０４のパターンより大きく形成されており、図３（ａ）平面図では下層金属配線層１０３のパターンの端部が露出している。中央のＦとＦ’を結ぶ線における（ｂ）断面図では、下層金属配線層１０３と上層金属配線層１０４とは、階段状の多段構造になっている。
また図４に示すように、本発明の第４の形態においては、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって完全に覆われて形成されており、図４（ａ）平面図では下層金属配線層１０３のパターンは見えなくなっている。中央のＦとＦ’を結ぶ線における（ｂ）断面図では、下層金属配線層１０３と上層金属配線層１０４とは、被覆状の多段構造になっている。
また図５に示すように、本発明の第５の形態においては、図５（ａ）平面図の中央部分では、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって完全に覆われて見えなくなっている。一方、図の両端部分ではホールパターンが形成され、ホールの中心には貫通孔１０５が形成されている。
そして、中央のＦとＦ’を結ぶ線における（ｂ）断面図（左側の図）では、下層金属配線層１０３のパターンは上層金属配線層１０４のパターンによって覆われており、前記第４の形態と同様な被覆状の多段構造になっている。
一方、右端部のＧとＧ’を結ぶ線における（ｂ）断面図（右側の図）では、基板１０１上に無機密着層１０２、下層金属配線層１０３、上層金属配線層１０４が順に積層されて、貫通孔１０５を覆っている。ホールパターンの外周部では、前記第３の形態と同様な階段状の多段構造となっている。
このように、第５の形態においては２種類の多段構造が共存している形となっている。
一方、右端部のＧとＧ’を結ぶ線における（ｂ）断面図（右側の図）では、基板１０１上に無機密着層１０２、下層金属配線層１０３、上層金属配線層１０４が順に積層されて、貫通孔１０５を覆っている。ホールパターンの外周部では、前記第３の形態と同様な階段状の多段構造となっている。
このように、第５の形態においては２種類の多段構造が共存している形となっている。
本発明においては、下層金属配線層１０３直上に上層金属配線層１０４が形成されることにより、金属配線層全体の体積が増加することで電気抵抗の低下を図ることができる。また、シリコン基材もしくはガラス基材１０１と下層金属配線層１０３および上層金属配線層１０４が多段構造をとることで、前記シリコン基材もしくはガラス基材１０１と前記下層金属配線層１０３の端部接点におけるクラックの抑制が可能となる。
＜実施例１＞
まず、本発明の第３の形態を得るための実施例を、図６～図１３を用いて説明する。
まず、本発明の第３の形態を得るための実施例を、図６～図１３を用いて説明する。
（ガラス基材の形成）
本発明の実施例１として、図６～図１３に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。
本発明の実施例１として、図６～図１３に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。
（無機密着層の形成）
続いて、図７に示すように、チタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。
続いて、図７に示すように、チタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。
（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。
さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。
さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。
（上層金属配線層の形成）
第３の形態では、図３に示すように、下層金属配線層１０３の配線パターン部分の寸法
幅を下層金属配線幅Ａとし、また上層金属配線層１０４の配線パターン部分の寸法幅を上層金属配線幅ａとする。この場合下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａの形態をとることとなる。下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅ａに対して、Ａ＞ａとなるように、パターニングを行い（図１１）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２)、ドライフィルムレジスト２０６を除去することで本発明の第３の形態における構造が得られた（図１３）。
第３の形態では、図３に示すように、下層金属配線層１０３の配線パターン部分の寸法
幅を下層金属配線幅Ａとし、また上層金属配線層１０４の配線パターン部分の寸法幅を上層金属配線幅ａとする。この場合下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａの形態をとることとなる。下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅ａに対して、Ａ＞ａとなるように、パターニングを行い（図１１）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２)、ドライフィルムレジスト２０６を除去することで本発明の第３の形態における構造が得られた（図１３）。
なお、図１３では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層２０８を多層化してもよい。
上記実施例１に示す工程により、図３に示される形状の金属配線パターンが得られた。
＜実施例２＞
次に、本発明の第４の形態を得るための実施例を示す。
次に、本発明の第４の形態を得るための実施例を示す。
（ガラス基材の形成）
本発明の実施例２として、図６～図１０、および図１４～１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。
本発明の実施例２として、図６～図１０、および図１４～１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。
（無機密着層の形成）
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。
（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。
（上層金属配線層の形成）
第４の形態では、図４に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａとなるようにパターニングを行い（図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１５)、ドライフィルムレジスト２０６を除去することで本発明の第４の形態における構造が得られた（図１６）。
第４の形態では、図４に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａとなるようにパターニングを行い（図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１５)、ドライフィルムレジスト２０６を除去することで本発明の第４の形態における構造が得られた（図１６）。
なお、図１６では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層を多層化してもよい。
上記第４の形態の工程により、図４に示される形状の金属配線が得られた。
＜実施例３＞
次に、本発明の第５の形態を得るための実施例を示す。
次に、本発明の第５の形態を得るための実施例を示す。
（ガラス基材の形成）
本発明の実施例３として、図６～図１０、および図１４～１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。
本発明の実施例３として、図６～図１０、および図１４～１６に示す工程によって配線基板を作製した。厚さ０．３ｍｍ、大きさ３００×３００ｍｍ、熱膨張率４ｐｐｍ／℃のガラスコア基板２０１に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通孔２０２を形成し、５００℃でアニールすることによって加工歪みを除去した（図６）。
（無機密着層の形成）
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。
続いて、図７に記載するようにチタン層２０３を厚さ０．０５μｍ、銅層２０４を厚さ０．５μｍとなるようにスパッタリング処理により形成し、その後、ニッケル層２０５を厚さ０．２μｍとなるように化学めっきによって形成した。
（下層金属配線層の形成）
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。
続いて、厚さ２５μｍのドライフィルムレジスト２０６を両面形成後、配線パターンをフォトマスクによって両面パターニング後、１％炭酸ソーダで現像処理することにより、パターニングされたガラスコア基板を得た（図８）。さらに、下層金属配線層２０７として電気めっきにて銅層２０４を２μｍ形成し（図９）、ドライフィルムレジスト２０６を剥離後に無機密着層１０２の除去として、トップリップＡＺ（奥野製薬）によるニッケル層２０５の除去、硫酸－過酸化水素からなるエッチング液による銅層２０４の除去、水酸化カリウム－過酸化水素混合エッチング液によるチタン層２０３を除去することで、ガラス上に下層金属配線層２０７を形成された基板を得た（図１０）。
（上層金属配線層の形成）
第５の形態では、図５に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａかつ一部分がＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａかつ一部分においては、Ａ＞ａとなるようにパターニングを行い（図１１および図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２および図１５)、ドライフィルムレジスト２０６を除去することで本発明の第５の形態における構造が得られる（図１３及び図１６）。
第５の形態では、図５に示すように下層金属配線幅Ａに対して、上層金属配線幅ａがＡ＞ａかつ一部分がＡ＜ａの形態をとることとなるため、下層金属配線層２０７上にドライフィルムレジスト２０６を用い、下層金属配線幅aに対して、Ａ＜ａかつ一部分においては、Ａ＞ａとなるようにパターニングを行い（図１１および図１４）、下層金属配線層２０７直上に電気めっきにて銅４μｍの上層金属配線層２０８を形成した後(図１２および図１５)、ドライフィルムレジスト２０６を除去することで本発明の第５の形態における構造が得られる（図１３及び図１６）。
なお、図１３及び図１６では上層金属配線層２０８が一層の事例を示したが、所望の電気抵抗値が得られるよう更に上層金属配線層を多層化してもよい。
上記第５の形態の工程により、図５に示される形状の金属配線が得られる。
上記実施例１～３のいずれかの構成を有することで、駆動周波数１ＧＨｚにおいて、ガラスコア基板にクラックが生じることがなく、伝送特性低下が生じない基板が得られた。
本発明の配線基板は、ガラスインターポーザ、ガラスコアＲＦモジュール等に有効である
１０１ シリコンもしくはガラスからなる基材
１０２ 無機密着層
１０３ 下層金属配線層
１０４ 上層金属配線層
１０５ 貫通孔
Ａ 下層金属配線幅
ａ 上層金属配線幅
２０１ ガラスコア基板
２０２ 貫通孔
２０３ チタン層
２０４ 銅層
２０５ ニッケル層
２０６ ドライフィルムレジスト
２０７ 下層金属配線層
２０８ 上層金属配線層
１０２ 無機密着層
１０３ 下層金属配線層
１０４ 上層金属配線層
１０５ 貫通孔
Ａ 下層金属配線幅
ａ 上層金属配線幅
２０１ ガラスコア基板
２０２ 貫通孔
２０３ チタン層
２０４ 銅層
２０５ ニッケル層
２０６ ドライフィルムレジスト
２０７ 下層金属配線層
２０８ 上層金属配線層
Claims (1)
- シリコン基材上もしくはガラス基材上の少なくとも一方の面に、無機化合物からなる一
層以上の無機密着層を有し、該無機密着層上に電気めっきからなる下層金属配線層を有し
、さらにその上に一層以上の電気めっきからなる上層金属配線層を有しており、
前記下層金属配線層と上層金属配線層は、それら両層の端辺が重ならない多段構造であり、かつ前記下層金属配線層の平面視における下層金属配線幅Ａに対して、前記上層金属配線層の平面視における上層金属配線幅ａが、Ａ＞ａかつ一部分においてＡ＜ａとなることを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018122894A JP7279306B2 (ja) | 2018-06-28 | 2018-06-28 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018122894A JP7279306B2 (ja) | 2018-06-28 | 2018-06-28 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020004845A JP2020004845A (ja) | 2020-01-09 |
| JP7279306B2 true JP7279306B2 (ja) | 2023-05-23 |
Family
ID=69100590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018122894A Active JP7279306B2 (ja) | 2018-06-28 | 2018-06-28 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7279306B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188447A (ja) | 1998-12-21 | 2000-07-04 | Ibiden Co Ltd | 配線基板およびプリント配線板 |
| JP2000299540A (ja) | 1999-04-13 | 2000-10-24 | Toshiba Corp | メタライズ基板 |
| JP2004349593A (ja) | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2009239184A (ja) | 2008-03-28 | 2009-10-15 | Toppan Printing Co Ltd | 多層印刷配線板 |
| US20160122180A1 (en) | 2008-11-19 | 2016-05-05 | Silex Microsystems Ab | Method of making a semiconductor device having a functional capping |
| JP2016154240A (ja) | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513933A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | プリント配線板の導体パターン及びその形成方法 |
-
2018
- 2018-06-28 JP JP2018122894A patent/JP7279306B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188447A (ja) | 1998-12-21 | 2000-07-04 | Ibiden Co Ltd | 配線基板およびプリント配線板 |
| JP2000299540A (ja) | 1999-04-13 | 2000-10-24 | Toshiba Corp | メタライズ基板 |
| JP2004349593A (ja) | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2009239184A (ja) | 2008-03-28 | 2009-10-15 | Toppan Printing Co Ltd | 多層印刷配線板 |
| US20160122180A1 (en) | 2008-11-19 | 2016-05-05 | Silex Microsystems Ab | Method of making a semiconductor device having a functional capping |
| JP2016154240A (ja) | 2010-03-03 | 2016-08-25 | ジョージア テック リサーチ コーポレイション | マイクロ電子パッケージ、及び半導体パッケージ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020004845A (ja) | 2020-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8387239B2 (en) | Manufacturing method of embedded circuit substrate | |
| JP6373574B2 (ja) | 回路基板及びその製造方法 | |
| US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
| CN111345121A (zh) | 玻璃配线基板、其制造方法以及半导体装置 | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JP2013080890A (ja) | コイル部品及びその製造方法 | |
| US20120073871A1 (en) | Multi-layered substrate | |
| CN111328427A (zh) | 配线基板、半导体装置以及配线基板的制造方法 | |
| US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
| JP5715237B2 (ja) | フレキシブル多層基板 | |
| TWI499364B (zh) | 核心基材與線路板的製作方法 | |
| JP7279306B2 (ja) | 配線基板 | |
| JP4063240B2 (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
| US9041166B2 (en) | Manufacturing method of circuit structure | |
| TWI501706B (zh) | 線路板及其製作方法 | |
| TWI715458B (zh) | 硬式電路板的製造方法 | |
| JP7182856B2 (ja) | 配線基板及びその製造方法 | |
| TWI827099B (zh) | 印刷電路板與其製作方法 | |
| CN218514576U (zh) | 电路板以及电子装置 | |
| TWI869009B (zh) | 電路板及其製造方法 | |
| JP2008172049A (ja) | チップ部品の製造方法 | |
| CN103052279A (zh) | 线路板及其制作方法 | |
| JP2007324232A (ja) | Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ | |
| WO2023189540A1 (ja) | ガラス配線基板及びその製造方法、撮像装置 | |
| CN201084729Y (zh) | 半导体封装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7279306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |