[go: up one dir, main page]

JP7262354B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP7262354B2
JP7262354B2 JP2019173472A JP2019173472A JP7262354B2 JP 7262354 B2 JP7262354 B2 JP 7262354B2 JP 2019173472 A JP2019173472 A JP 2019173472A JP 2019173472 A JP2019173472 A JP 2019173472A JP 7262354 B2 JP7262354 B2 JP 7262354B2
Authority
JP
Japan
Prior art keywords
film
temperature
sam
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019173472A
Other languages
English (en)
Other versions
JP2021052071A (ja
Inventor
進一 池
秀司 東雲
有美子 河野
勤 廣木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019173472A priority Critical patent/JP7262354B2/ja
Priority to KR1020227012317A priority patent/KR102589043B1/ko
Priority to US17/762,484 priority patent/US20220341033A1/en
Priority to PCT/JP2020/035098 priority patent/WO2021060111A1/ja
Publication of JP2021052071A publication Critical patent/JP2021052071A/ja
Application granted granted Critical
Publication of JP7262354B2 publication Critical patent/JP7262354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

本開示は、成膜方法に関する。
特許文献１には、フォトリソグラフィ技術を用いずに、基板の特定の領域に選択的に対象膜を形成する技術が開示されている。具体的には、対象膜の形成を阻害する自己組織化単分子膜（Self-Assembled Monolayer：ＳＡＭ）を基板の一部の領域に形成し、基板の残りの領域に対象膜を形成する技術が開示されている。
特表２００７－５０１９０２号公報
本開示は、高密度な自己組織化単分子膜を所望の領域に選択的に形成できる技術を提供する。
本開示の一の態様によれば、基板上へ対象膜を形成する成膜方法であって、第１領域の表面に形成された第１材料の層と、第２領域の表面に形成された前記第１材料とは異なる第２材料の層とを有する前記基板を準備する工程と、基板温度を第１温度に制御する工程と、自己組織化膜の原料ガスを供給し、前記第１材料の層の表面に前記第１温度で自己組織化膜を形成する工程と、前記基板温度を前記第１温度よりも高い第２温度に制御する工程と、前記自己組織化膜の原料ガスを供給し、前記第１温度で前記自己組織化膜が形成された前記第１材料の層の上に、さらに、前記第２温度で自己組織化膜を形成する工程と、前記第１温度で自己組織化膜を形成する工程の後で、前記第２温度で自己組織化膜を形成する工程の前であって、前記基板を前記第２温度に昇温する前、又は、前記基板を前記第２温度に昇温した後に、前記第１温度で前記自己組織化膜が形成された前記第１材料の層を酸化する工程と、を含む、成膜方法が提供される。
一の側面によれば、高密度な自己組織化単分子膜を所望の領域に選択的に形成できる。
第１実施形態に係る成膜方法を示すフローチャートである。 図１に示す各工程での基板の状態の一例を示す断面図である。 第２実施形態に係る成膜方法を示すフローチャートである。 図３に示す各工程での基板の状態の一例を示す断面図である。 一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。 成膜装置およびＳＡＭ形成装置として用いることができる処理装置の一例を示す断面図である。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く場合がある。以下では図中における上下の方向又は関係を用いて説明するが、普遍的な上下の方向又は関係を表すものではない。
＜第１実施形態＞
図１は、第１実施形態に係る成膜方法を示すフローチャートである。図２は、図１に示す各工程での基板の状態の一例を示す断面図である。図２（Ａ）～図２（Ｅ）は、それぞれ、図１に示す工程Ｓ１０１～Ｓ１０５に対応する基板１０の状態を示す。
成膜方法は、図２（Ａ）に示すように基板１０を準備する工程Ｓ１０１を含む。準備することは、例えば、成膜装置の処理容器（チャンバ）の内部に基板１０を搬入することを含む。基板１０は、導電膜１１、自然酸化膜１１Ａ、絶縁膜１２、及び下地基板１５を含む。
基板１０は、第１領域Ａ１及び第２領域Ａ２を有する。ここでは、一例として、第１領域Ａ１及び第２領域Ａ２は平面視で隣り合っている。導電膜１１は第１領域Ａ１内で下地基板１５の上面側に設けられ、絶縁膜１２は第２領域Ａ２内で下地基板１５の上面側に設けられる。自然酸化膜１１Ａは、第１領域Ａ１内で導電膜１１の上面に設けられる。図２（Ａ）では、基板１０の表面に自然酸化膜１１Ａ及び絶縁膜１２が露出している。
第１領域Ａ１の数は、図２（Ａ）では１つであるが、複数でもよい。例えば２つの第１領域Ａ１が第２領域Ａ２を挟むように配置されてもよい。同様に、第２領域Ａ２の数は、図２（Ａ）では１つであるが、複数でもよい。例えば２つの第２領域Ａ２が第１領域Ａ１を挟むように配置されてもよい。
なお、図２（Ａ）では第１領域Ａ１及び第２領域Ａ２のみが存在するが、第３領域がさらに存在してもよい。第３領域は、第１領域Ａ１の導電膜１１及び第２領域Ａ２の絶縁膜１２とは異なる材料の層が露出する領域である。第３領域は、第１領域Ａ１と第２領域Ａ２との間に配置されてもよいし、第１領域Ａ１及び第２領域Ａ２の外に配置されてもよい。
導電膜１１は、第１材料の層の一例である。第１材料は、例えば銅（Ｃｕ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、又はタングステン（Ｗ）等の金属である。これらの金属の表面は、大気中で時間の経過と共に自然に酸化される。その酸化物が自然酸化膜１１Ａである。自然酸化膜１１Ａは、還元処理によって除去可能である。
ここでは、一例として、導電膜１１が銅（Ｃｕ）であり、自然酸化膜１１Ａが自然酸化によって形成された酸化銅である形態について説明する。自然酸化膜１１Ａとしての酸化銅は、ＣｕＯとＣｕ２Ｏを含み得る。導電膜１１には、例えば、トレンチ（Ｃｕトレンチ）が形成されていてもよい。
絶縁膜１２は、第２材料の層の一例である。第２材料は、例えばケイ素（Ｓｉ）を含む絶縁材料であり、一例として、誘電率が低い所謂low-k材料製の絶縁膜である。絶縁膜１２は、具体的には、例えば酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、酸炭化珪素、又は酸炭窒化ケイ素等である。以下、酸化ケイ素を、酸素とケイ素との組成比に関係なくＳｉＯとも表記する。同様に、窒化ケイ素をＳｉＮとも表記し、酸窒化ケイ素をＳｉＯＮとも表記し、炭化ケイ素をＳｉＣとも表記し、酸炭化珪素をＳｉＯＣとも表記し、酸炭窒化ケイ素をＳｉＯＣＮとも表記する。本実施形態では、第２材料はＳｉＯである。
下地基板１５は、例えばシリコンウェハ等の半導体基板である。基板１０は、下地基板１５と導電膜１１との間に、下地基板１５及び導電膜１１とは異なる材料で形成される下地膜をさらに含んでいてもよい。同様に、基板１０は、下地基板１５と絶縁膜１２との間に、下地基板１５及び絶縁膜１２とは異なる材料で形成される下地膜をさらに有していてもよい。
このような下地膜は、例えば、ＳｉＮ層等であってもよい。ＳｉＮ層等は、例えば、エッチングをストップさせるエッチストップレイヤであってもよい。
成膜方法は、自然酸化膜１１Ａ（図２（Ａ）参照）を還元することにより、図２（Ｂ）に示すように基板１０を作製する工程Ｓ１０２を含む。自然酸化膜１１Ａを還元するには、例えば、成膜装置の処理容器における水素（Ｈ２）及びアルゴン（Ａｒ）の流量をそれぞれ１００ｓｃｃｍ～２０００ｓｃｃｍ及び５００ｓｃｃｍ～６０００ｓｃｃｍに設定して処理容器内の圧力を１ｔｏｒｒ～１００ｔｏｒｒ（１３３．３２Ｐａ～１３３３２．２Ｐａ）に設定する。そして、基板１０が１５０℃～３５０℃になるようにサセプタを加熱する。
工程Ｓ１０２により、自然酸化膜１１Ａとしての酸化銅はＣｕに還元され除去される。このため、図２（Ｂ）に示すように、導電膜１１、絶縁膜１２、及び下地基板１５を含む基板１０が得られる。基板１０の第１領域Ａ１の表面には、導電膜１１としてのＣｕが露出している。
なお、自然酸化膜１１Ａの還元処理は、ドライプロセスに限らず、ウェットプロセスであってもよい。
成膜方法は、図２（Ｃ）及び図２（Ｄ）に示すように、ＳＡＭ１３Ａ及びＳＡＭ１３Ｂをそれぞれ形成する工程Ｓ１０３及びＳ１０４を含む。
ＳＡＭ１３Ａ及び１３Ｂを形成するための有機化合物は、チオール系の有機化合物であれば、フルオロカーボン系（CFx）あるいはアルキル系（CHx）のいずれの官能基を有していてもよく、例えば、CF3(CF2)[x]CH2CH2SH [x=0~13], CH3(CH2)[x]CH2SH [x=1~14]でよい。また、フルオロカーボン系（CFx）には、フルオロベンゼンチオールも含まれる。
ここで、後述する対象膜１４を第２領域Ａ２の絶縁膜１２の上に選択的に成膜する際に、第１領域Ａ１への対象膜１４の成膜を完全にブロックするためには、工程Ｓ１０３及びＳ１０４を経て形成されるＳＡＭ１３Ｂが高密度なＳＡＭであることが好ましい。
ＳＡＭを形成する際の基板温度が１５０℃よりも高い方が、対象膜１４の完全な選択成膜を実現できる程度の高密度なＳＡＭを形成できる。しかしながら、ＳＡＭを形成する際の基板温度が約２００℃よりも高くなると、導電膜１１のＣｕが拡散する傾向が見られた。このような傾向は、特にlow-k材料製の絶縁膜１２を用いている場合に顕著であった。Ｃｕが第２領域Ａ２に拡散すると、第２領域Ａ２にもＳＡＭが形成されるおそれがある。また、導電膜１１にＣｕトレンチがある場合には、Ｃｕトレンチの変形が認められた。
そこで、本実施形態では、ＳＡＭを形成する工程を２段階に分けて、１段階目の工程Ｓ１０３は比較的低い基板温度で行い、２段階目の工程Ｓ１０４は、工程Ｓ１０３よりも基板温度を高くする。
工程Ｓ１０３において、ＳＡＭ１３Ａは、基板１０を第１温度に制御した状態で形成される。工程Ｓ１０４において、ＳＡＭ１３Ｂは、基板１０を第１温度よりも高い第２温度に昇温した状態で形成される。
工程Ｓ１０３では、基板１０（図２（Ｂ）参照）を第１温度に制御した状態でＳＡＭ１３Ａを形成する処理が開始され、図２（Ｃ）に示すようにＳＡＭ１３Ａが形成される。
例えば、ガス状態のチオール系の有機化合物（原料ガス）及びアルゴン（Ａｒ）の流量をそれぞれ５０ｓｃｃｍ～５００ｓｃｃｍ及び５００ｓｃｃｍ～６０００ｓｃｃｍに設定して成膜装置の処理容器内の圧力を１ｔｏｒｒ～５０ｔｏｒｒ（１３３．３２Ｐａ～６６６６．１Ｐａ）に設定し、基板１０が１００℃（第１温度の一例）になるようにサセプタを加熱する。工程Ｓ１０３は、一例として工程Ｓ１０２と同一の処理容器で行うことができる。
ここで、工程Ｓ１０３でＳＡＭ１３Ａを形成する際の第１温度は、導電膜１１のＣｕの移動（拡散）が生じない温度であり、かつ、後述する工程Ｓ１０４における第２温度よりも低ければよい。第１温度は、一例として、５０℃～２００℃の範囲で上述のような条件を満たす温度であればよい。ここでは、一例として、第１温度は１００℃である。
上述のようなチオール系の有機化合物は、金属との電子の授受が発生しやすい化合物である。よって、ＳＡＭは、導電膜１１の表面に吸着し、電子の授受が発生し難い絶縁膜１２の表面には吸着し難い性質を有する。この結果、処理容器内にチオール系のガス状の有機化合物を流しながら成膜を行うと、導電膜１１の表面のみにＳＡＭ１３Ａが形成される。
このため、工程Ｓ１０３により、導電膜１１の表面にＳＡＭ１３Ａが形成され、図２（Ｃ）に示すように、第１領域Ａ１に導電膜１１及びＳＡＭ１３Ａ、第２領域Ａ２に絶縁膜１２が形成された基板１０が得られる。図２（Ｃ）では、基板１０の表面にＳＡＭ１３Ａ及び絶縁膜１２が露出している。
工程Ｓ１０３で形成されるＳＡＭ１３Ａは、導電膜１１の表面に吸着した原料ガスの密度が低く、図２（Ｃ）に示すように導電膜１１のＣｕの表面に吸着し、生成されたＳＡＭ１３Ａの分子が様々な方向を向いている状態になる。ここでは、このようなＳＡＭ１３Ａを導電膜１１のＣｕの拡散を防ぐパッシベーション膜として用いる。
次に、工程Ｓ１０４では、第１温度よりも高い基板１０を第２温度に昇温した状態で、図２（Ｄ）に示すように、ＳＡＭ１３Ｂを形成する。ＳＡＭ１３Ｂは、ＳＡＭ１３Ａが形成されている導電膜１１の上から形成される。
ＳＡＭ１３Ｂを形成するには、例えば、ガス状態のチオール系の有機化合物及びアルゴン（Ａｒ）の流量をそれぞれ５０ｓｃｃｍ～５００ｓｃｃｍ及び５００ｓｃｃｍ～６０００ｓｃｃｍに設定して成膜装置の処理容器内の圧力を１ｔｏｒｒ～５０ｔｏｒｒ（１３３．３２Ｐａ～６６６６．１Ｐａ）に設定し、基板温度が１５０℃（第２温度の一例）になるようにサセプタを加熱する。
ここで、工程Ｓ１０４でＳＡＭ１３Ｂを形成する際の基板１０の第２温度は、工程Ｓ１０３でＳＡＭ１３Ａを形成する際の基板温度である第１温度よりも高く、ＳＡＭの分解が生じない温度であればよい。第２温度は、一例として、１００℃～２５０℃の範囲であればよい。ここでは、一例として、第２温度は１５０℃である。
なお、処理容器が高速昇降温ステージを有する場合には、工程Ｓ１０４は、工程Ｓ１０３と同一の処理容器で行うことができる。
工程Ｓ１０４は、工程Ｓ１０３よりも高い基板温度で行われるため、高密度なＳＡＭ１３Ｂが得られる。図２（Ｄ）に示すＳＡＭ１３Ｂは、高配向性分子層になっている。高密度に形成された分子間のファンデルワールス力により、ＳＡＭ１３Ｂの分子が高い配向性と安定性を持つ状態になっている。
このように、工程Ｓ１０４によって導電膜１１の表面にＳＡＭ１３Ｂが形成され、図２（Ｄ）に示すように、第１領域Ａ１に導電膜１１及びＳＡＭ１３Ｂ、第２領域Ａ２に絶縁膜１２が形成された基板１０が得られる。図２（Ｄ）では、基板１０の表面にＳＡＭ１３Ｂ及び絶縁膜１２が露出している。
工程Ｓ１０４では、ＳＡＭ１３Ｂは、ＳＡＭ１３Ａが形成された導電膜１１の表面のみに吸着し、第２領域Ａ２の絶縁膜１２には吸着しない。工程Ｓ１０４では、ＳＡＭ１３Ａの分子同士の間の隙間に新たに形成されるＳＡＭの分子が入り込み、導電膜１１の表面に吸着する。これにより、高密度なＳＡＭ１３Ｂが得られる。ＳＡＭ１３Ｂは、ＳＡＭ１３ＡにさらにＳＡＭを追加して高密度にした構成を有する。このように、ＳＡＭ１３Ｂを導電膜１１の表面に形成することができる。ＳＡＭ１３Ｂは、対象膜１４の第１領域Ａ１への形成を阻害する。
なお、ここでは、工程Ｓ１０３及びＳ１０４において、基板温度を第１温度及び第２温度に制御してＳＡＭ１３Ａ及び１３Ｂをそれぞれ形成することとして説明した。しかしながら、工程Ｓ１０３は、基板温度を第１温度に制御（昇温）する工程と、第１温度に昇温してからＳＡＭ１３Ａを形成する工程とに分けて捉えてもよい。同様に、工程Ｓ１０４は、基板温度を第２温度に制御（昇温）する工程と、第２温度に昇温してからＳＡＭ１３Ｂを形成する工程とに分けて捉えてもよい。
成膜方法は、図２（Ｅ）に示すように、ＳＡＭ１３Ｂを用いて第２領域Ａ２に選択的に対象膜１４を形成する工程Ｓ１０５を含む。対象膜１４は、ＳＡＭ１３Ｂとは異なる材料、例えば金属、金属化合物又は半導体で形成される。ＳＡＭ１３Ｂは対象膜１４の形成を阻害するので、対象膜１４は第２領域Ａ２に選択的に形成される。なお、第１領域Ａ１及び第２領域Ａ２に加えて第３領域が存在する場合、第３領域には対象膜１４が形成されてもよいし、形成されなくてもよい。
対象膜１４は、例えばＣＶＤ（Chemical Vapor Deposition）法又はＡＬＤ（Atomic Layer Deposition）法で形成される。対象膜１４は、例えば絶縁材料で形成される。第２領域Ａ２に元々存在する絶縁膜１２に、さらに絶縁膜である対象膜１４を積層できる。
対象膜１４は、例えば、ケイ素を含む絶縁材料で形成される。ケイ素を含む絶縁材料は、例えば酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、又は炭化ケイ素（ＳｉＣ）等である。
以上説明したように、本実施形態によれば、導電膜１１の表面に存在する自然酸化膜１１Ａを還元してから、導電膜１１の表面に第１温度でＳＡＭ１３Ａを形成する。第１温度は、導電膜１１のＣｕの拡散が生じない温度であり、ＳＡＭを形成するには比較的低い温度であるため、ＳＡＭ１３Ａの密度は高くない。ＳＡＭ１３Ａは、後にＳＡＭ１３Ｂを形成する際に、導電膜１１のＣｕの拡散を抑制するためのパッシベーション膜として機能する。
そして、このようなＳＡＭ１３Ａを形成した基板１０を第２温度に昇温して、導電膜１１の表面にＳＡＭ１３Ｂを形成する。工程Ｓ１０４での基板温度（第２温度）は、高密度なＳＡＭが得られる温度であるが、ＳＡＭの分解が生じない温度である。工程Ｓ１０４では、パッシベーション膜としてのＳＡＭ１３Ａの分子同士の間の隙間から、新たに形成されるＳＡＭの分子が入り込んで導電膜１１の表面に吸着する。ＳＡＭ１３Ｂは、工程Ｓ１０３で形成されるＳＡＭ１３Ａと、工程Ｓ１０４で新たに形成されるＳＡＭとを合わせたものである。このようにして、高密度なＳＡＭ１３Ｂを導電膜１１の表面の第１領域Ａ１に選択的に形成することができる。
また、上述のように高密度なＳＡＭ１３Ｂを導電膜１１の表面の第１領域Ａ１に選択的に形成できるため、工程Ｓ１０５では絶縁膜１２の表面の第２領域Ａ２に対象膜１４を選択的に形成することができる。
なお、以上では、工程Ｓ１０１から工程Ｓ１０５の処理をすべて同一の処理容器で行う形態について説明したが、工程Ｓ１０２の還元処理、工程Ｓ１０３のＳＡＭ１３Ａの形成処理、工程Ｓ１０４のＳＡＭ１３Ｂの形成処理、及び工程Ｓ１０５の対象膜１４の形成処理は、すべて成膜装置の異なる処理容器で行ってもよい。例えば、各工程での加熱温度等の処理条件を独立的に設定したい場合に有用である。
また、工程Ｓ１０３のＳＡＭ１３Ｂの形成処理、工程Ｓ１０４のＳＡＭ１３Ｂの形成処理、及び工程Ｓ１０５の対象膜１４の形成処理を同一の処理容器で行い、工程Ｓ１０２の還元処理は別の処理容器で行うようにしてもよい。例えば、工程Ｓ１０２の還元処理をウェットプロセスで行う場合に有用である。また、工程Ｓ１０３と工程Ｓ１０４とで基板温度が異なるため、高速昇降温が可能なステージを処理容器が有していることが好ましい。
また、工程Ｓ１０３のＳＡＭ１３Ａの形成処理、及び、工程Ｓ１０４のＳＡＭ１３Ｂの形成処理を同一の処理容器で行い、工程Ｓ１０２の還元処理、及び、工程Ｓ１０５の対象膜１４の形成処理は、別の処理容器で行うようにしてもよい。例えば、工程Ｓ１０２の還元処理をウェットプロセスで行う場合に有用であり、工程Ｓ１０５をＳＡＭ１３Ａ、１３Ｂとは別の処理容器で形成したい場合に有用である。
また、工程Ｓ１０２の還元処理、工程Ｓ１０３のＳＡＭ１３Ａの形成処理、及び工程Ｓ１０４のＳＡＭ１３Ｂの形成処理を同一の処理容器で行い、工程Ｓ１０５の対象膜１４の形成処理は別の処理容器で行うようにしてもよい。例えば、工程Ｓ１０５をＳＡＭ１３Ａ、１３Ｂとは別の処理容器で形成したい場合に有用である。
また、工程Ｓ１０２の還元処理、及び、工程Ｓ１０３のＳＡＭ１３Ａの形成処理を同一の処理容器で行い、工程Ｓ１０４のＳＡＭ１３Ｂと、工程Ｓ１０５の対象膜１４の形成処理とについては別の処理容器で行うようにしてもよい。例えば、工程Ｓ１０３を行う処理容器が高速昇降温ステージを有しない場合や、工程Ｓ１０５をＳＡＭ１３Ａ、１３Ｂとは別の処理容器で形成したい場合に有用である。
なお、工程Ｓ１０１の準備と、工程Ｓ１０２の還元処理とは、同一の処理容器で行うことになる。
＜第２実施形態＞
図３は、第２実施形態に係る成膜方法を示すフローチャートである。図４は、図３に示す各工程での基板の状態の一例を示す断面図である。図４（Ａ）～図４（Ｆ）は、それぞれ、図３に示す工程Ｓ１０１～Ｓ１０５に対応する基板２０を示す。
図３に示すように、第２実施形態に係る成膜方法は、第１実施形態に係る成膜方法の工程Ｓ１０３と工程Ｓ１０４との間に、工程Ｓ２０１を挿入した成膜方法である。このため、図４（Ａ）～（Ｃ）に示す基板２０は、それぞれ、図２（Ａ）～（Ｃ）に示す基板１０と同一である。また、図４（Ｅ）～（Ｆ）に示す基板２０は、それぞれ、図２（Ｄ）～（Ｅ）に示す基板１０と同一である。このため、以下では、図３における工程２０１について説明する。
工程Ｓ１０３において、図４（Ｃ）に示す基板２０が作製されると、工程Ｓ２０１が行われる。基板２０は、第１領域Ａ１の導電膜１１の表面に形成されたＳＡＭ１３Ａを含む。
成膜方法は、基板２０の表面を酸化することにより、図４（Ｄ）に示すように導電膜１１の表面に金属酸化膜１１Ｂを形成する工程Ｓ２０１を含む。金属酸化膜１１Ｂを形成するには、例えば、酸化剤としての酸素（Ｏ２）とアルゴン（Ａｒ）の流量をそれぞれ５００ｓｃｃｍ～２０００ｓｃｃｍ、５００ｓｃｃｍ～６０００ｓｃｃｍに設定して成膜装置の処理容器内の圧力を１ｔｏｒｒ～１００ｔｏｒｒ（１３３．３２Ｐａ～１３３３２．２Ｐａ）に設定し、酸素雰囲気下において、基板２０を工程Ｓ１０３と同一の第１温度に保持する。ここでは、一例として、第１温度は１００℃である。なお、酸化剤は、酸素（Ｏ２）に限らず、Ｈ２Ｏ、Ｏ３、Ｈ２Ｏ２の各ガスを用いることができる。
工程Ｓ２０１により、図４（Ｄ）に示すように、導電膜１１の表面に金属酸化膜１１Ｂが形成される。金属酸化膜１１Ｂは、ＳＡＭ１３Ａの分子が導電膜１１のＣｕに吸着していない部分において、Ｃｕの表面に形成される。このため、図４（Ｄ）に示すように、金属酸化膜１１Ｂは、ＳＡＭ１３Ａを避けるようにＣｕの表面に形成される。工程Ｓ２０１では、導電膜１１、金属酸化膜１１Ｂ、絶縁膜１２、ＳＡＭ１３Ａ、及び下地基板１５を含む基板２０が得られる。図４（Ｄ）では、基板２０の表面にＳＡＭ１３Ａ及び絶縁膜１２が露出している。
金属酸化膜１１Ｂは、導電膜１１の表面に形成される酸化銅膜である。金属酸化膜１１Ｂは、導電膜１１（Ｃｕ膜）の表面を酸化することによって形成される。この酸化処理は、酸素の流量が制御された酸素雰囲気の処理容器内で、基板２０を一定の温度に保持した状態で行われる。
金属酸化膜１１Ｂは、ＳＡＭ１３Ａの分子を避けて導電膜１１の表面に形成されるが、表面状態（ＣｕＯ、Ｃｕ２Ｏの分布状態）、膜厚、及び膜質が均一な酸化銅膜である。金属酸化膜１１Ｂとしての酸化銅膜は、ＣｕＯとＣｕ２Ｏを含み得るが、ＣｕＯとＣｕ２Ｏを含む場合であっても、ＣｕＯとＣｕ２Ｏの分布は金属酸化膜１１Ｂの全体で均一であると考えられる。
工程Ｓ２０１が終了すると、工程Ｓ１０４による第２温度でのＳＡＭ１３Ｂの形成処理が行われる。第２実施形態の工程Ｓ１０４は、第１実施形態の工程Ｓ１０４と同一の処理であり、成膜条件は第１実施形態の工程Ｓ１０４の成膜条件と同一であるが、第２実施形態では、ＳＡＭ１３Ｂが金属酸化膜１１Ｂを還元しながら導電膜１１の表面に吸着する点において、金属酸化膜１１Ｂが存在せず還元処理を伴わない第１実施形態の工程Ｓ１０４と異なる。
チオール系の有機化合物は、金属及び金属酸化物との電子の授受が発生しやすい化合物であり、特に、金属よりも金属酸化物との電子の授受の方がより発生しやすい化合物である。よって、ＳＡＭ１３Ｂは、金属酸化膜１１Ｂの表面に吸着し、電子の授受が発生し難い絶縁膜１２の表面には吸着し難い性質を有する。また、金属酸化膜１１Ｂとしての酸化銅は比較的還元しやすい金属酸化物である。
このため、工程Ｓ１０４で処理容器内にチオール系の有機化合物を流しながら成膜を行うと、ＳＡＭ１３Ａの分子同士の間において導電膜１１の表面に形成されている金属酸化膜１１Ｂをチオール系の有機化合物が還元しながら、導電膜１１の表面のＳＡＭ１３Ａの分子が存在しない部分にＳＡＭの分子が入り込み、導電膜１１の表面に吸着する。これにより、高密度なＳＡＭ１３Ｂが得られる。ＳＡＭ１３Ｂは、工程Ｓ１０３で形成されるＳＡＭ１３Ａと、工程Ｓ１０４で新たに形成されるＳＡＭとを合わせた自己組織化単分子膜である。
金属酸化膜１１Ｂとしての酸化銅は、チオール系の有機化合物によって還元されて除去されるので、ＳＡＭ１３Ａが形成された導電膜１１の表面のみに工程Ｓ１０４で新たなＳＡＭが吸着し、第２領域Ａ２の絶縁膜１２には吸着しない。この結果、導電膜１１の表面のみにＳＡＭ１３Ｂが形成される。
このように、工程Ｓ１０４により、金属酸化膜１１Ｂが還元されて除去されるとともに、導電膜１１の表面にＳＡＭ１３Ｂが形成され、図４（Ｅ）に示すように、第１領域Ａ１に導電膜１１及びＳＡＭ１３Ｂが形成され、第２領域Ａ２に絶縁膜１２が形成された基板２０が得られる。図４（Ｅ）では、基板２０の表面にＳＡＭ１３Ｂ及び絶縁膜１２が露出している。第２実施形態の工程Ｓ１０４は、ＳＡＭ１３Ｂを形成するためのチオール系の有機化合物の選択性及び還元性を利用している。
工程Ｓ１０４が終了すると、工程Ｓ１０５によって第２領域Ａ２の絶縁膜１２の表面に対象膜１４が選択的に形成される。
以上説明したように、本実施形態によれば、第１温度で行う工程Ｓ１０３と第２温度で行う工程Ｓ１０４との２段階の成膜処理でＳＡＭ１３Ｂを形成する。また、工程Ｓ１０３と工程Ｓ１０４との間において、工程Ｓ２０１で導電膜１１の表面を酸化して金属酸化膜１１Ｂを形成している。
そして、工程Ｓ１０４では、表面状態、膜質、及び厚さ等が均一な金属酸化膜１１Ｂと、ＳＡＭ１３Ｂを作製するためのチオール系の有機化合物の選択性及び還元性とを利用して、金属酸化膜１１Ｂを還元して除去するとともに、導電膜１１の表面にＳＡＭ１３Ｂを形成する。このため、高密度なＳＡＭ１３Ｂを第１領域Ａ１に選択的に形成することができる。
したがって、本実施形態によれば、高密度なＳＡＭ１３Ｂを所望の領域に選択的に形成できる成膜方法を提供することができる。
また、自然酸化膜１１Ａとしての酸化銅膜は、導電膜１１の表面に行われたＣＭＰ(Chemical Mechanical Polishing)の種類又は状態や、自然酸化膜１１Ａがどのような条件下で自然酸化されたか等の違いによって、表面状態、膜質、及び厚さ等が不均一である。また、Ｃｕは酸化や還元の過程で動きやすい原子である。
このように表面状態、膜質、及び厚さ等が不均一な自然酸化膜１１Ａの表面にＳＡＭを形成すると、ＳＡＭを高密度に形成することが困難である。
これに対して、本実施形態では、導電膜１１としてのＣｕ膜の表面にある自然酸化膜１１Ａとしての酸化銅膜を還元して除去し、ＳＡＭ１３Ａによるパッシベーション膜を導電膜１１の表面に形成してから、Ｃｕ膜の表面を均一に酸化した金属酸化膜１１Ｂを形成する。このような金属酸化膜１１Ｂは、導電膜１１上で表面状態、膜質、厚さ等が均一になるように調整された酸化膜である。
このような金属酸化膜１１Ｂを用いてＳＡＭ１３Ｂを形成すると、ＳＡＭ１３Ｂによる金属酸化膜１１Ｂの還元処理が均一に行われ、高密度で均一なＳＡＭ１３Ｂを形成することができる。
したがって、高密度で均一なＳＡＭ１３Ｂを所望の領域（第１領域Ａ１）に選択的に形成することができる。
また、金属酸化膜１１Ｂが形成された導電膜１１の表面にＳＡＭ１３Ｂを形成する際には、金属酸化膜１１Ｂとしての酸化銅を還元するとともに、ＳＡＭ１３Ｂの原料ガス（チオール系の有機化合物）を脱水することになるため、反応が起こりやすく、比較的速い反応速度が得られる。
したがって、本実施形態に係る成膜方法によれば、スループットを向上することができ、生産性の高い半導体製造プロセスを実現することができる。
なお、以上では、工程Ｓ２０１を第１温度で行う形態について説明したが、工程Ｓ２０１を行う前に基板２０を第２温度まで昇温し、第２温度で工程Ｓ２０１を行ってもよい。この場合には、工程Ｓ２０１が終了した時点で基板２０を第２温度に保持した状態で、工程Ｓ１０４の処理を行えばよい。
工程Ｓ２０１を第１温度で行う場合には、工程Ｓ１０３及び工程Ｓ２０１は同一の処理容器で行ってもよい。また、工程Ｓ２０１を第２温度で行う場合には、工程Ｓ２０１及び工程Ｓ１０４は同一の処理容器で行ってもよい。
また、工程Ｓ２０１における基板２０の温度は、第１温度及び第２温度とは異なる温度であってもよい。この場合には、工程Ｓ２０１は、工程Ｓ１０３及びＳ１０４とは異なる処理容器で行ってもよいし、処理容器が高速昇降温ステージを有する場合等には、工程Ｓ１０３及びＳ１０４と同一の処理容器で行ってもよい。
＜成膜システム＞
次に、本開示の一実施形態に係る成膜方法を実施するためのシステムについて説明する。
本開示の一実施形態に係る成膜方法は、バッチ装置、枚葉装置、セミバッチ装置のいずれの形態であってもよい。ただし、上記それぞれのステップにおいて最適な温度が異なる場合があり、また、基板の表面が酸化して表面状態が変化したときに各ステップの実施に支障をきたす場合がある。そのような点を考慮すると、各ステップを最適な温度に設定しやすく、かつ全てのステップを真空中で行うことができるマルチチャンバータイプの枚葉式成膜システムが好適である。
以下、このようなマルチチャンバータイプの枚葉式成膜システムについて説明する。
図５は、一実施形態に係る成膜方法を実施するための成膜システムの一例を示す模式図である。ここでは特に断らない限り、基板１０に対して処理を行う場合について説明する。
図５に示すように、成膜システム１００は、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、プラズマ処理装置５００を有している。これら装置は、平面形状が七角形をなす真空搬送室１０１の４つの壁部にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保持される。すなわち、成膜システム１００は、マルチチャンバータイプの真空処理システムであり、上述した成膜方法を、真空を破ることなく連続して行えるものである。
酸化還元処理装置２００は、基板１０、２０（図２（Ａ）、図４（Ａ）参照）に対する還元処理、基板２０（図４（Ｄ）参照）を作製するための酸化処理を行う処理装置である。
ＳＡＭ形成装置３００は、基板１０（図２（Ｃ）、図２（Ｄ）参照）と基板２０（図４（Ｃ）、図４（Ｅ）参照）のＳＡＭ１３Ａ、１３Ｂを形成するために、ＳＡＭ１３Ａ、１３Ｂを形成するためのチオール系の有機化合物のガスを供給して、ＳＡＭ１３Ａ、１３Ｂを選択的に形成する装置である。
対象膜成膜装置４００は、基板１０（図２（Ｅ）参照）と基板２０（図４（Ｆ）参照）の対象膜１４としての酸化ケイ素（ＳｉＯ）膜等をＣＶＤ又はＡＬＤにより成膜する装置である。
プラズマ処理装置５００は、ＳＡＭ１３Ｂをエッチング除去する処理を行うためのものである。
真空搬送室１０１の他の３つの壁部には３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。ロードロック室１０２を挟んで真空搬送室１０１の反対側には大気搬送室１０３が設けられている。３つのロードロック室１０２は、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。ロードロック室１０２は、大気搬送室１０３と真空搬送室１０１との間で基板１０を搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室１０３のロードロック室１０２の取り付け壁部とは反対側の壁部には基板１０を収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート１０５を有している。また、大気搬送室１０３の側壁には、基板１０のアライメントを行うアライメントチャンバ１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０１内には、第１の搬送機構１０６が設けられている。第１の搬送機構１０６は、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、プラズマ処理装置５００、ロードロック室１０２に対して基板１０を搬送する。第１の搬送機構１０６は、独立に移動可能な２つの搬送アーム１０７ａ，１０７ｂを有している。
大気搬送室１０３内には、第２の搬送機構１０８が設けられている。第２の搬送機構１０８は、キャリアＣ、ロードロック室１０２、アライメントチャンバ１０４に対して基板１０を搬送するようになっている。
成膜システム１００は、全体制御部１１０を有している。全体制御部１１０は、ＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）と、出力装置（プリンタ等）と、表示装置（ディスプレイ等）と、記憶装置（記憶媒体）とを有している。主制御部は、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、プラズマ処理装置５００、真空搬送室１０１、およびロードロック室１０２の各構成部等を制御する。全体制御部１１０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム１００に、第１実施形態及び第２実施形態の成膜方法を行うための動作を実行させる。なお、各装置に下位の制御部を設け、全体制御部１１０を上位の制御部として構成してもよい。
以上のように構成される成膜システムにおいては、第２の搬送機構１０８により大気搬送室１０３に接続されたキャリアＣから基板１０を取り出し、アライメントチャンバ１０４を経由した後に、いずれかのロードロック室１０２内に搬入する。そして、ロードロック室１０２内を真空排気した後、第１の搬送機構１０６により、基板１０を、酸化還元処理装置２００、ＳＡＭ形成装置３００、対象膜成膜装置４００、およびプラズマ処理装置５００に搬送して、第１実施形態又は第２実施形態の成膜処理を行う。その後、必要に応じて、プラズマ処理装置５００によりＳＡＭ１３等のエッチング除去を行う。
以上の処理が終了した後、第１の搬送機構１０６により基板１０をいずれかのロードロック室１０２に搬送し、第２の搬送機構１０８によりロードロック室１０２内の基板１０をキャリアＣに戻す。
以上のような処理を、複数の基板１０について同時並行的に行って、所定枚数の基板１０の選択的成膜処理が完了する。
これらの各処理を独立した枚葉装置で行うので、各処理に最適な温度に設定しやすく、また、一連の処理を真空を破ることなく行えるので、処理の過程での酸化を抑制することができる。
＜成膜処理およびＳＡＭ形成装置の例＞
次に、酸化還元処理装置２００、対象膜成膜装置４００のような成膜装置、およびＳＡＭ形成装置３００の一例について説明する。
図６は、成膜装置およびＳＡＭ形成装置として用いることができる処理装置の一例を示す断面図である。
酸化還元処理装置２００、対象膜成膜装置４００のような成膜装置、およびＳＡＭ形成装置３００は、同様の構成を有する装置とすることができ、例えば図６に示すような処理装置６００として構成することができる。
処理装置６００は、気密に構成された略円筒状の処理容器（チャンバ）６０１を有しており、その中には基板１０を水平に支持するためのサセプタ６０２が、処理容器６０１の底壁中央に設けられた円筒状の支持部材６０３により支持されて配置されている。サセプタ６０２にはヒーター６０５が埋め込まれており、このヒーター６０５はヒーター電源６０６から給電されることにより基板１０を所定の温度に加熱する。なお、サセプタ６０２には、基板１０を支持して昇降させるための複数のウエハ昇降ピン（図示せず）がサセプタ６０２の表面に対して突没可能に設けられている。
処理容器６０１の天壁には、成膜またはＳＡＭ形成のための処理ガスを処理容器６０１内にシャワー状に導入するためのシャワーヘッド６１０がサセプタ６０２と対向するように設けられている。シャワーヘッド６１０は、後述するガス供給機構６３０から供給されたガスを処理容器６０１内に吐出するためのものであり、その上部にはガスを導入するためのガス導入口６１１が形成されている。また、シャワーヘッド６１０の内部にはガス拡散空間６１２が形成されており、シャワーヘッド６１０の底面にはガス拡散空間６１２に連通した多数のガス吐出孔６１３が形成されている。
処理容器６０１の底壁には、下方に向けて突出する排気室６２１が設けられている。排気室６２１の側面には排気配管６２２が接続されており、この排気配管６２２には真空ポンプや圧力制御バルブ等を有する排気装置６２３が接続されている。そして、この排気装置６２３を作動させることにより処理容器６０１内を所定の減圧（真空）状態とすることが可能となっている。
処理容器６０１の側壁には、真空搬送室１０１との間で基板１０を搬入出するための搬入出口６２７が設けられており、搬入出口６２７はゲートバルブＧにより開閉されるようになっている。
ガス供給機構６３０は、対象膜１４の成膜、またはＳＡＭ１３等の形成に必要なガスの供給源と、各供給源からガスを供給する個別配管、個別配管に設けられた開閉バルブおよびガスの流量制御を行うマスフローコントローラのような流量制御器等を有し、さらに、個別配管からのガスをガス導入口６１１を介してシャワーヘッド６１０に導くガス供給配管６３５を有している。
ガス供給機構６３０は、処理装置６００が対象膜１４として酸化ケイ素（ＳｉＯ）のＡＬＤ成膜を行う場合、有機化合物原料ガスと反応ガスをシャワーヘッド６１０に供給する。さらに、ガス供給機構６３０は、処理装置６００がＳＡＭの形成を行う場合、ＳＡＭを形成するための化合物の蒸気を処理容器６０１内に供給する。また、ガス供給機構６３０は、パージガスや伝熱ガスとしてＮ２ガスやＡｒガス等の不活性ガスも供給できるように構成されている。
このように構成される処理装置６００においては、ゲートバルブＧを開にして搬入出口６２７から基板１０を処理容器６０１内に搬入し、サセプタ６０２上に載置する。サセプタ６０２はヒーター６０５により所定温度に加熱されており、処理容器６０１内に不活性ガスが導入されることによりウエハが加熱される。そして、排気装置６２３の真空ポンプにより処理容器６０１内を排気して、処理容器６０１内の圧力を所定圧力に調整する。
次いで、処理装置６００が対象膜１４として酸化ケイ素（ＳｉＯ）のＡＬＤ成膜を行う場合、ガス供給機構６３０から、有機化合物原料ガスと反応ガスを、処理容器６０１内のパージを挟んで交互に処理容器６０１内に供給する。さらに、処理装置６００がＳＡＭの形成を行う場合、ガス供給機構６３０から、ＳＡＭを形成するための有機化合物の蒸気を処理容器６０１内に供給する。
以上、本開示に係る成膜方法の実施形態について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
１０、２０ 基板
１１ 導電膜
１１Ａ 自然酸化膜
１１Ｂ 金属酸化膜
１２ 絶縁膜
１３Ａ、１３Ｂ ＳＡＭ
１４ 対象膜
１５ 下地基板

Claims (8)

  1. 基板上へ対象膜を形成する成膜方法であって、
    第１領域の表面に形成された第１材料の層と、第２領域の表面に形成された前記第１材料とは異なる第２材料の層とを有する前記基板を準備する工程と、
    基板温度を第１温度に制御する工程と、
    自己組織化膜の原料ガスを供給し、前記第１材料の層の表面に前記第１温度で自己組織化膜を形成する工程と、
    前記基板温度を前記第１温度よりも高い第２温度に制御する工程と、
    前記自己組織化膜の原料ガスを供給し、前記第１温度で前記自己組織化膜が形成された前記第１材料の層の上に、さらに、前記第２温度で自己組織化膜を形成する工程と、
    前記第１温度で自己組織化膜を形成する工程の後で、前記第２温度で自己組織化膜を形成する工程の前であって、前記基板を前記第２温度に昇温する前、又は、前記基板を前記第２温度に昇温した後に、前記第１温度で前記自己組織化膜が形成された前記第１材料の層を酸化する工程と、
    を含む、成膜方法。
  2. 前記基板を準備する工程の後で、前記第１温度で自己組織化膜を形成する工程の前に、前記第１材料の層の表面を還元する工程をさらに含む、請求項１に記載の成膜方法。
  3. 前記第１温度は、前記第１材料の拡散が生じない温度である、請求項１又は２に記載の成膜方法。
  4. 前記第２温度は、前記自己組織化膜の分解が生じない温度である、請求項１乃至３のいずれか一項に記載の成膜方法。
  5. 前記第１材料は、銅、コバルト、ルテニウム、又はタングステンである、請求項１乃至４のいずれか一項に記載の成膜方法。
  6. 前記第２材料は、ケイ素を含む絶縁材料である、請求項１乃至５のいずれか一項に記載の成膜方法。
  7. 前記自己組織化膜の材料は、チオール系の自己組織化膜の材料である、請求項１乃至６のいずれか一項に記載の成膜方法。
  8. 前記第２材料の層の表面に前記対象膜を形成する工程をさらに含む、請求項１乃至７のいずれか一項に記載の成膜方法。
JP2019173472A 2019-09-24 2019-09-24 成膜方法 Active JP7262354B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019173472A JP7262354B2 (ja) 2019-09-24 2019-09-24 成膜方法
KR1020227012317A KR102589043B1 (ko) 2019-09-24 2020-09-16 성막 방법
US17/762,484 US20220341033A1 (en) 2019-09-24 2020-09-16 Film-forming method
PCT/JP2020/035098 WO2021060111A1 (ja) 2019-09-24 2020-09-16 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173472A JP7262354B2 (ja) 2019-09-24 2019-09-24 成膜方法

Publications (2)

Publication Number Publication Date
JP2021052071A JP2021052071A (ja) 2021-04-01
JP7262354B2 true JP7262354B2 (ja) 2023-04-21

Family

ID=75158036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173472A Active JP7262354B2 (ja) 2019-09-24 2019-09-24 成膜方法

Country Status (4)

Country Link
US (1) US20220341033A1 (ja)
JP (1) JP7262354B2 (ja)
KR (1) KR102589043B1 (ja)
WO (1) WO2021060111A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023107638A (ja) * 2022-01-24 2023-08-03 東京応化工業株式会社 導電体表面用撥水剤、導電体表面の撥水化方法、導電体表面を有する領域を選択的に撥水化する方法、表面処理方法、及び基板表面の領域選択的製膜方法
JP2024047875A (ja) * 2022-09-27 2024-04-08 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112408A1 (ja) 2005-04-15 2006-10-26 National University Corporation Nagoya University 自己組織化単分子膜の作製方法とその利用
JP2007519226A (ja) 2003-11-05 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 基板上にパターン化層を形成する方法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
JP2017098539A (ja) 2015-10-21 2017-06-01 ウルトラテック インク 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
JP2018137435A (ja) 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP2019096877A5 (ja) 2018-11-19 2022-01-04

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090895B1 (ko) 2003-05-09 2011-12-08 에이에스엠 아메리카, 인코포레이티드 화학적 비활성화를 통한 반응기 표면의 패시베이션
WO2005121397A2 (en) * 2004-06-04 2005-12-22 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
KR20110045167A (ko) * 2009-10-26 2011-05-04 주식회사 하이닉스반도체 상변화 메모리 소자의 제조 방법
TWI850084B (zh) * 2017-06-14 2024-07-21 美商應用材料股份有限公司 用於達成無缺陷自組裝單層的晶圓處理設備
TWI772459B (zh) * 2017-07-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 用於製備自組裝單層的方法
US10586734B2 (en) * 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519226A (ja) 2003-11-05 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 基板上にパターン化層を形成する方法
WO2006112408A1 (ja) 2005-04-15 2006-10-26 National University Corporation Nagoya University 自己組織化単分子膜の作製方法とその利用
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
JP2017098539A (ja) 2015-10-21 2017-06-01 ウルトラテック インク 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
JP2018137435A (ja) 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP2019096877A5 (ja) 2018-11-19 2022-01-04

Also Published As

Publication number Publication date
KR102589043B1 (ko) 2023-10-16
JP2021052071A (ja) 2021-04-01
KR20220058636A (ko) 2022-05-09
WO2021060111A1 (ja) 2021-04-01
US20220341033A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
TWI808199B (zh) 選擇性地形成膜之方法及系統
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
US20250034715A1 (en) Film forming method
JP7486321B2 (ja) 成膜方法
KR102571409B1 (ko) 성막 방법
CN111554577B (zh) 基板处理方法和成膜系统
US12152304B2 (en) Film forming method for forming self-assembled monolayer on substrate
WO2020184284A1 (ja) 成膜方法および成膜装置
JP2018041898A (ja) 成膜方法および成膜システム
WO2022070909A1 (ja) 成膜方法及び成膜装置
JP7262354B2 (ja) 成膜方法
WO2021060109A1 (ja) 成膜方法
US20220189778A1 (en) Method for forming film
KR101812900B1 (ko) 패턴 형성 방법
KR102582899B1 (ko) 성막 방법
WO2024070696A1 (ja) 成膜方法及び成膜装置
WO2023153284A1 (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7262354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150