JP7253730B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP7253730B2 JP7253730B2 JP2018242366A JP2018242366A JP7253730B2 JP 7253730 B2 JP7253730 B2 JP 7253730B2 JP 2018242366 A JP2018242366 A JP 2018242366A JP 2018242366 A JP2018242366 A JP 2018242366A JP 7253730 B2 JP7253730 B2 JP 7253730B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon carbide
- semiconductor device
- dioxide film
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device.
近年、炭化シリコン(炭化ケイ素、シリコンカーバイド、SiC)を基板に用いたMOSFET(metal-oxide-semiconductor field-effect transistor)、ショットキーバリアダイオード等のパワーデバイスの開発がなされている。炭化シリコン基板を用いたパワーデバイスは、従来のシリコン系デバイスに比べて、材料のバンドギャップが広い等の理由により、高耐圧性、高速性、省エネルギー性等に優れた特長を有している。例えば、特許文献1には、炭化シリコン基板を用いた半導体装置の製造方法が提案されている。
In recent years, power devices such as MOSFETs (metal-oxide-semiconductor field-effect transistors) and Schottky barrier diodes using silicon carbide (silicon carbide, silicon carbide, SiC) as a substrate have been developed. A power device using a silicon carbide substrate has excellent characteristics such as high withstand voltage, high speed, energy saving, etc., because the bandgap of the material is wider than that of conventional silicon-based devices. For example,
本件発明者らは、特許文献1のような、炭化シリコン基板を用いた半導体装置の従来の製造方法には、次のような問題点があることを見出した。すなわち、従来の製造方法では、MOS構造を形成するに際して、研磨された平坦な表面構造を有する炭化シリコン基板を用意し、用意した炭化シリコン基板の表面を高温で長時間酸化性雰囲気に晒すことで、ゲートとして機能する二酸化ケイ素膜をこの表面に形成する。この熱酸化処理の際に、炭化シリコン基板中の炭素原子が二酸化ケイ素膜中に取り込まれることで、二酸化ケイ素膜と炭化シリコン基板との界面において炭素原子に起因した不純物準位が形成されてしまう。この不純物準位が形成されると、MOSFETが動作する際に、電子の移動度を低下させる等、半導体装置の電気特性が劣化してしまう。本件発明者らは、従来の製造方法では、このような問題点があることを見出した。
The inventors of the present invention have found that the conventional method for manufacturing a semiconductor device using a silicon carbide substrate, such as that disclosed in
本発明は、一側面では、このような実情を鑑みてなされたものであり、その目的は、炭化シリコン基板を備える電気特性の優れた半導体装置及びその製造方法を提供することである。 In one aspect, the present invention has been made in view of such circumstances, and an object thereof is to provide a semiconductor device having a silicon carbide substrate and excellent electrical characteristics, and a method of manufacturing the same.
本発明は、上述した課題を解決するために、以下の構成を採用する。 The present invention adopts the following configurations in order to solve the above-described problems.
すなわち、本発明の一側面に係る半導体装置の製造方法は、炭化シリコン(炭化ケイ素、シリコンカーバイド、SiC)基板を用意するステップと、一面に二酸化ケイ素(SiO2)膜の形成されたシリコン(Si)基板を用意するステップと、前記炭化シリコン(SiC)基板及び前記シリコン(Si)基板の前記二酸化ケイ素(SiO2)膜を常温直接接合法により接合するステップと、を備える。 That is, a method of manufacturing a semiconductor device according to one aspect of the present invention includes steps of preparing a silicon carbide (silicon carbide, silicon carbide, SiC ) substrate; ) preparing a substrate, and bonding the silicon carbide (SiC) substrate and the silicon dioxide (SiO 2 ) film of the silicon (Si) substrate by a room temperature direct bonding method.
常温直接接合法によれば、高温で長時間酸化性雰囲気に晒すことなく、炭化シリコン基板の表面に二酸化ケイ素膜を接合することができる。そのため、上記製造方法によれば、炭化シリコン基板中の炭素原子が二酸化ケイ素膜中に取り込まれることなく、炭化シリコン基板の表面上に二酸化ケイ素膜を形成することができる。つまり、炭化シリコン基板及び二酸化ケイ素膜の界面において、電気特性を劣化させる原因となる不純物準位の形成を抑制することができる。したがって、上記製造方法によれば、炭化シリコン基板を備える電気特性の優れた半導体装置を得ることができる。 According to the room-temperature direct bonding method, the silicon dioxide film can be bonded to the surface of the silicon carbide substrate without exposing it to an oxidizing atmosphere at a high temperature for a long time. Therefore, according to the manufacturing method described above, a silicon dioxide film can be formed on the surface of the silicon carbide substrate without incorporating carbon atoms in the silicon carbide substrate into the silicon dioxide film. In other words, it is possible to suppress the formation of impurity levels that cause deterioration of electrical characteristics at the interface between the silicon carbide substrate and the silicon dioxide film. Therefore, according to the manufacturing method described above, a semiconductor device including a silicon carbide substrate and having excellent electrical characteristics can be obtained.
なお、常温直接接合法とは、対象物を中間層なしで、加熱することなく室温で接合する方法である。常温直接接合法の一例として、例えば、表面活性化接合法、原子拡散接合等が挙げられる。 The room temperature direct bonding method is a method of bonding objects at room temperature without an intermediate layer and without heating. Examples of room-temperature direct bonding include surface activation bonding and atomic diffusion bonding.
上記一側面に係る半導体装置の製造方法は、前記接合するステップの後、互いに接合された前記炭化シリコン基板及び前記シリコン基板に対してアニール処理(焼成加工)を行うステップを更に備えてもよい。また、当該アニール処理の温度はセ氏500度~セ氏900度であってよい。当該製造方法によれば、炭化シリコン基板及び二酸化ケイ素膜の界面の状態が改善され、電気特性が更に優れた半導体装置を得ることができる。 The method of manufacturing a semiconductor device according to one aspect may further include, after the step of bonding, performing an annealing process (baking process) on the silicon carbide substrate and the silicon substrate that are bonded to each other. Also, the temperature of the annealing treatment may be 500 degrees Celsius to 900 degrees Celsius. According to this manufacturing method, the state of the interface between the silicon carbide substrate and the silicon dioxide film is improved, and a semiconductor device with even better electrical characteristics can be obtained.
また、本発明の一側面に係る半導体装置は、炭化シリコン基板と、前記炭化シリコン基板の一面に、常温直接接合法により接合された二酸化ケイ素膜と、を備える。当該構成によれば、炭化シリコン基板を備える電気特性の優れた半導体装置を提供することができる。 A semiconductor device according to one aspect of the present invention includes a silicon carbide substrate, and a silicon dioxide film bonded to one surface of the silicon carbide substrate by a room temperature direct bonding method. According to this configuration, it is possible to provide a semiconductor device including a silicon carbide substrate and having excellent electrical characteristics.
なお、「常温直接接合法により接合された」か否かは、二酸化ケイ素膜の組成に基づいて判定することができる。すなわち、二酸化ケイ素膜内に炭素原子が多く(例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値以上)含まれている場合には、常温直接接合法ではなく熱酸化処理により二酸化ケイ素膜が形成されていると判定することができる。一方、二酸化ケイ素膜内に炭素原子が殆ど含まれていない(例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値未満)場合、二酸化ケイ素膜は、常温直接接合法により炭化シリコン基板に接合されたと判定することができる。 It should be noted that whether or not "bonded by normal temperature direct bonding" can be determined based on the composition of the silicon dioxide film. That is, if the silicon dioxide film contains many carbon atoms (for example, the concentration of carbon atoms in the silicon dioxide film is above a threshold value), the silicon dioxide film is formed by thermal oxidation treatment instead of the room temperature direct bonding method. It can be determined that On the other hand, when the silicon dioxide film contains almost no carbon atoms (for example, the concentration of carbon atoms in the silicon dioxide film is below a threshold value), the silicon dioxide film is said to be bonded to the silicon carbide substrate by the room temperature direct bonding method. can judge.
本発明によれば、炭化シリコン基板を備える電気特性の優れた半導体装置及びその製造方法を提供することができる。 According to the present invention, it is possible to provide a semiconductor device having a silicon carbide substrate and excellent electrical characteristics, and a method of manufacturing the same.
以下、本発明の一側面に係る実施の形態(以下、「本実施形態」とも表記する)を、図面に基づいて説明する。ただし、以下で説明する本実施形態は、あらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。つまり、本発明の実施にあたって、実施形態に応じた具体的構成が適宜採用されてもよい。なお、以下の説明では、説明の便宜のため、図面内の向きを基準として説明を行う。 Hereinafter, an embodiment (hereinafter also referred to as "this embodiment") according to one aspect of the present invention will be described based on the drawings. However, this embodiment described below is merely an example of the present invention in every respect. It goes without saying that various modifications and variations can be made without departing from the scope of the invention. That is, in implementing the present invention, a specific configuration according to the embodiment may be appropriately employed. In addition, in the following description, for convenience of description, the directions in the drawings are used as a reference.
§1 構成例
図1~図7を用いて、本実施形態に係る半導体装置1の製造方法の一例について説明する。図1は、本実施形態に係る半導体装置1の製造方法の一例を示すフローチャートである。図2~図7は、本実施形態に係る半導体装置1の製造過程の一状態を模式的に例示する。なお、以下の各工程には、半導体製造装置等の公知の装置が用いられてよい。
§1 Configuration Example An example of a method for manufacturing a
(ステップS101)
ステップS101では、図2に示されるとおり、互いに対向する第1面101及び第2面102を備える炭化シリコン(SiC)基板10を用意する。炭化シリコン基板10の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜選択されてよい。例えば、炭化シリコン基板10の厚み、すなわち、第1面101と第2面102との幅は、200μm~300μmであってよい。炭化シリコン基板10の平面形状は、図7に示されるとおり、円形状であってよい。
(Step S101)
In step S101, as shown in FIG. 2, a silicon carbide (SiC)
(ステップS102)
ステップS102では、図3に示されるとおり、一面に二酸化ケイ素(SiO2)膜12の形成されたシリコン(Si)基板11を用意する。図3の例では、シリコン基板11は、互いに対向する第1面111及び第2面112を有しており、第2面112側に二酸化ケイ素膜12が形成されている。シリコン基板11の第2面112を十分平滑に研磨した後、この第2面112に対して熱酸化処理を行うことで、第2面112側に二酸化ケイ素膜12を形成することができる。熱酸化処理には、公知の方法が採用されてよい。また、熱酸化処理の条件(加熱温度、加熱時間等)は、形成する二酸化ケイ素膜12の厚み等に応じて適宜設定されてよい。
(Step S102)
In step S102, as shown in FIG. 3, a silicon (Si)
シリコン基板11の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜選択されてよい。また、二酸化ケイ素膜12の厚みは、特に限定されなくてもよく、実施の形態に応じて適宜選択されてよい。例えば、シリコン基板11の厚み、すなわち、第1面111と第2面112との幅は、200μm~300μmであってよい。また、二酸化ケイ素膜12の厚み(図の上下方向の幅)は、10nm~300nmであってよい。
The dimensions and shape of the
(ステップS103)
ステップS103では、図4に示されるとおり、炭化シリコン基板10及びシリコン基板11の二酸化ケイ素膜12を常温直接接合法により接合する。図4の例では、炭化シリコン基板10の第1面101とシリコン基板11の二酸化ケイ素膜12(第2面112)とが互いに接合されている。
(Step S103)
In step S103, as shown in FIG. 4, the
常温直接接合法は、対象物を中間層なしで、加熱することなく室温で接合する方法である。常温直接接合法の一例として、例えば、表面活性化接合法、原子拡散接合等が挙げられる。この常温直接接合法には、公知の常温接合装置が利用されてよい。 The room temperature direct bonding method is a method of bonding objects at room temperature without an intermediate layer and without heating. Examples of room-temperature direct bonding include surface activation bonding and atomic diffusion bonding. A known room temperature bonding apparatus may be used for this room temperature direct bonding method.
表面活性化接合法は、接合する2つの対象物それぞれの表面に、ビーム(例えば、アルゴンビーム)又はプラズマを照射して、各表面を洗浄化及び活性化した後、圧力を付与して表面同士を接合する接合方法である。常温直接接合法の一例として、この表面活性化接合法を採用する場合、炭化シリコン基板10の第1面101を十分平滑に(例えば、算術平均粗さRaが1nm)研磨した後、炭化シリコン基板10の第1面101とシリコン基板11の二酸化ケイ素膜12の面(第2面112)とを対向させる。次に、炭化シリコン基板10の第1面101及び二酸化ケイ素膜12の面(第2面112)それぞれにビーム又はプラズマを照射し、各面(101、112)を洗浄及び活性化する。そして、炭化シリコン基板10の第1面101と二酸化ケイ素膜12の面と接触させて外側から加圧する。これにより、炭化シリコン基板10の第1面101と二酸化ケイ素膜12の面とを強固に接合することができる。
In the surface activation bonding method, the surfaces of two objects to be bonded are irradiated with a beam (for example, an argon beam) or plasma to clean and activate each surface, and then pressure is applied to bond the surfaces together. It is a joining method for joining. As an example of the room-temperature direct bonding method, when adopting this surface activation bonding method, the
(ステップS104)
ステップS104では、図5に示されるとおり、シリコン基板11の不要な部分を除去する。この除去処理は、フォトリソグラフィ等の公知のパターニング方法が用いられてよい。除去する不要な部分とは、例えば、電極を形成しない部分である。この除去する不要な部分は、実施の形態に応じて適宜設定されてよい。
(Step S104)
In step S104, unnecessary portions of the
なお、図5の例では、シリコン基板11において、二酸化ケイ素膜12の形成されていない部分115が残されている。しかしながら、除去処理は、このような例に限定されなくてもよい。この部分115は除去されてもよい。
In the example of FIG. 5, the
(ステップS105)
ステップS105では、互いに接合された炭化シリコン基板10及びシリコン基板11に対してアニール処理(焼成加工)を行う。このアニール処理には、縦型/横型熱処理炉、RTA熱処理炉等の汚染のない公知の装置が用いられてよい。アニール処理の温度は、実施の形態に応じて適宜設定されてよい。アニール処理の温度は、セ氏500度~セ氏900度であるのが好ましい。
(Step S105)
In step S105, the
(ステップS106)
ステップS106では、ソース及びドレインを形成する。本実施形態では、図6及び図7に示されるとおり、炭化シリコン基板10の第1面101に、n型の不純物(リン等)をドーピングすることで、円環状のソース領域13を形成する。図7は、半導体装置1を第1面101側から見た様子を模式的に例示する。これに対して、炭化シリコン基板10の第2面102には、金属材料(例えば、銅、チタン等)を積層し、形成された金属層を熱処理することで、電極16を形成する。この電極16が、ドレインの役割を果たす。これにより、ソース及びドレインを形成することができる。
(Step S106)
In step S106, the source and drain are formed. In this embodiment, as shown in FIGS. 6 and 7, the
以上により、半導体装置1の製造が完了する。この半導体装置1は、炭化シリコン基板10と、炭化シリコン基板10の一面(第1面101)に、常温直接接合法により接合された二酸化ケイ素膜12と、を備える。本実施形態では、半導体装置1は、図6に例示されるようなMOSFET構造を有するように構成される。
Thus, the manufacturing of the
[特徴]
以上のように、本実施形態に係る製造方法では、常温直接接合法により、炭化シリコン基板10の第1面101に二酸化ケイ素膜12を接合する。この常温直接接合法によれば、高温で長時間酸化性雰囲気に晒すことなく、炭化シリコン基板10の第1面101に二酸化ケイ素膜12を接合することができる。そのため、本実施形態に係る製造方法によれば、炭化シリコン基板10中の炭素原子が二酸化ケイ素膜12に拡散するのを回避することができる。つまり、炭化シリコン基板10及び二酸化ケイ素膜12の界面において、電気特性を劣化させる原因となる不純物準位の形成を抑制することができる。したがって、本実施形態に係る製造方法によれば、炭化シリコン基板10を備える電気特性の優れた半導体装置1を得ることができる。
[feature]
As described above, in the manufacturing method according to the present embodiment, the
なお、半導体装置に含まれる二酸化ケイ素膜が炭化シリコン基板に常温直接接合法により接合されたか否かは、半導体装置の断面の組成を分析することで計測される、二酸化ケイ素膜の部分に含まれる炭素原子の濃度に基づいて判定することができる。すなわち、二酸化ケイ素膜内に炭素原子が多く(例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値以上)含まれている場合には、常温直接接合法ではなく熱酸化処理により二酸化ケイ素膜が形成されていると判定することができる。一方、二酸化ケイ素膜内に炭素原子が殆ど含まれていない(例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値未満)場合、二酸化ケイ素膜は、常温直接接合法により炭化シリコン基板に接合されたと判定することができる。なお、組成の分析には、例えば、資料断面をWDX法、光電子分光法、あるいは二酸化ケイ素表面からのSIMS分析法等を採用することができる。 Whether or not the silicon dioxide film included in the semiconductor device is bonded to the silicon carbide substrate by the normal temperature direct bonding method is included in the silicon dioxide film portion measured by analyzing the composition of the cross section of the semiconductor device. It can be determined based on the concentration of carbon atoms. That is, if the silicon dioxide film contains many carbon atoms (for example, the concentration of carbon atoms in the silicon dioxide film is above a threshold value), the silicon dioxide film is formed by thermal oxidation treatment instead of the room temperature direct bonding method. It can be determined that On the other hand, when the silicon dioxide film contains almost no carbon atoms (for example, the concentration of carbon atoms in the silicon dioxide film is below a threshold value), the silicon dioxide film is said to be bonded to the silicon carbide substrate by the room temperature direct bonding method. can judge. For the analysis of the composition, for example, WDX method, photoelectron spectroscopy, or SIMS analysis method from the surface of silicon dioxide can be used for the cross section of the material.
§2 変形例
以上、本発明の実施の形態を詳細に説明してきたが、前述までの説明はあらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。すなわち、上記半導体装置1の構成に関して、適宜、構成要素の省略、置換及び追加が行われてもよい。また、上記製造方法について、実施の形態に応じて、適宜、ステップの省略、置換、及び追加が可能である。例えば、以下のような変更が可能である。なお、以下では、上記実施形態と同様の構成要素に関しては同様の符号を用い、上記実施形態と同様の点については、適宜説明を省略した。以下の変形例は適宜組み合わせ可能である。
§2 Modifications Although the embodiments of the present invention have been described in detail, the descriptions up to this point are merely examples of the present invention in every respect. It goes without saying that various modifications and variations can be made without departing from the scope of the invention. That is, regarding the configuration of the
<2.1>
上記製造方法の処理順序は、実施の形態に応じて適宜変更されてよい。例えば、上記ステップS101及びS102の処理順序は入れ替わってもよい。上記ステップS101及びS102は同時に実行されてもよい。上記ステップS105の処理は、ステップS103(接合するステップ)の後であれば、任意のタイミングで実行されてよい。上記ステップS105の処理は省略されてもよい。上記ステップS106及びS107の処理順序は入れ替わってもよい。
<2.1>
The processing order of the above manufacturing method may be changed as appropriate according to the embodiment. For example, the processing order of steps S101 and S102 may be interchanged. The above steps S101 and S102 may be performed simultaneously. The process of step S105 may be performed at any timing after step S103 (joining step). The process of step S105 may be omitted. The processing order of steps S106 and S107 may be interchanged.
<2.2>
上記半導体装置1の構成は、実施の形態に応じて適宜変更されてよい。例えば、上記半導体装置1は、実施の形態に応じて保護部材等のその他の構成要素を備えてもよい。更に、上記半導体装置1は、MOSFET構造を有している。しかしながら、半導体装置1の構成は、MOS構造を有していれば、このような例に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。
<2.2>
The configuration of the
§ 実験例
アニール処理の有効性を確認するため、次の実験を行った。すなわち、本発明の製造方法により、半導体装置の各試料を作製し、作製した一部の試料にはアニール処理を適用せず、その他の試料には異なる温度のアニール処理を適用した。そして、得られた各試料の電気特性を計測した。
§ Experimental example In order to confirm the effectiveness of the annealing treatment, the following experiment was conducted. That is, each sample of the semiconductor device was manufactured by the manufacturing method of the present invention, and annealing treatment was not applied to some of the manufactured samples, and annealing treatment at different temperatures was applied to the other samples. Then, the electrical properties of each obtained sample were measured.
図8は、作製した試料の構造を模式的に例示する。本実験例では、まず、炭化シリコン基板30を用意した。続いて、熱酸化法を利用して、シリコン基板31に対して熱酸化処理を行い、二酸化ケイ素膜を形成した。その後、炭化シリコン基板30の上面裏面の二酸化ケイ素膜を除去し、二酸化ケイ素膜32(厚み:30nm)を備えるシリコン基板31を用意した。そして、常温接合装置を利用して、常温直接接合法(表面活性化接合法)により、炭化シリコン基板30の上面とシリコン基板31の二酸化ケイ素膜32側の面(下面)とを接合した。すなわち、高真空度(10~6Pa)中で炭化シリコン基板30の上面とシリコン基板31の二酸化ケイ素膜32側の面との表面にそれぞれイオンガンでアルゴンイオンビームを照射して、炭化シリコン基板30の上面とシリコン基板31の二酸化ケイ素膜32側の面とに活性化された表面を形成し、その後炭化シリコン基板30の上面とシリコン基板31の二酸化ケイ素膜32側の面と20kN以下にて接合した。このとき、炭化シリコン基板30の厚みは、300μmであった。シリコン基板31の厚みは、300μmであった。その後、炭化シリコン基板30の下面及びシリコン基板31の上面それぞれにチタン系の金属材料を積層することで、0.5μmの厚みを有する各電極(35、36)を形成した。
FIG. 8 schematically illustrates the structure of the fabricated sample. In this experimental example, first, a
本実験例では、4タイプの試料を作製したが、そのうちの3タイプの試料には、各電極(35、36)を形成する前に、熱処理炉を利用して、アニール処理(60分)を実施した。具体的に、第1タイプの試料には、アニール処理を実施しなかった。第2タイプの試料には、セ氏550度のアニール処理を実施した。第3タイプの試料には、セ氏900度のアニール処理を実施した。第4タイプの試料には、セ氏1150度のアニール処理を実施した。これにより、各タイプの試料を作製した。各タイプの試料を15~20個ずつ作製し、I-V測定装置を利用して、作製した各試料の各電極(35、36)に-10Vから+10Vまで電圧をかけ、各試料の電流-電圧特性を計測した。 In this experimental example, four types of samples were produced, and three of them were subjected to annealing treatment (60 minutes) using a heat treatment furnace before forming the electrodes (35, 36). carried out. Specifically, the samples of the first type were not annealed. A second type of sample was subjected to a 550 degree Celsius annealing treatment. A third type of sample was annealed at 900 degrees Celsius. A fourth type of sample was annealed at 1150 degrees Celsius. Thus, samples of each type were produced. Prepare 15 to 20 samples of each type, apply a voltage from -10 V to +10 V to each electrode (35, 36) of each prepared sample using an IV measurement device, and the current of each sample - Voltage characteristics were measured.
図9Aは、第1タイプの試料の電流-電圧特性を計測した結果を示す。図9Bは、第2タイプの試料の電流-電圧特性を計測した結果を示す。図9Cは、第3タイプの試料の電流-電圧特性を計測した結果を示す。図9Dは、第4タイプの試料の電流-電圧特性を計測した結果を示す。図10は、各タイプの試料における電流-電圧特性の測定において、電圧が0Vであるときの電流値と、各タイプの資料のアニール処理の温度との関係を示す。 FIG. 9A shows the result of measuring the current-voltage characteristics of the first type sample. FIG. 9B shows the result of measuring the current-voltage characteristics of the second type sample. FIG. 9C shows the result of measuring the current-voltage characteristics of the third type sample. FIG. 9D shows the result of measuring the current-voltage characteristics of the fourth type sample. FIG. 10 shows the relationship between the current value when the voltage is 0 V and the annealing temperature of each type of sample in the measurement of the current-voltage characteristics of each type of sample.
図9A~図9Dに示されるとおり、アニール処理を実施しなかった試料では、0V付近で電流のノイズが大きかった。これに対して、セ氏550度及びセ氏900度のアニール処理を実施した試料では、0V付近での電流のノイズを抑えることができた。セ氏1150度のアニール処理を実施した試料では、0V付近でやや電流のノイズが発生した。 As shown in FIGS. 9A to 9D, the current noise near 0 V was large in the samples that were not annealed. On the other hand, the samples annealed at 550 degrees Celsius and 900 degrees Celsius were able to suppress current noise near 0V. In the sample that was annealed at 1150 degrees Celsius, some current noise occurred near 0V.
また、図10に示されるとおり、比較的に低温のセ氏550度のアニール処理を実施した試料では、アニール処理を実施しなかった試料と比べて、ゼロバイアスでのリーク電流を抑えることができた。ただし、アニール処理の温度を上げるにつれて、リーク電流は大きくなっていった。 In addition, as shown in FIG. 10, the leak current at zero bias could be suppressed in the samples that were annealed at a relatively low temperature of 550 degrees Celsius compared to the samples that were not annealed. . However, the leakage current increased as the annealing temperature increased.
これらの結果から、セ氏500度~セ氏900度のアニール処理を実施することで、炭化シリコン基板及び二酸化ケイ素膜の界面におけるリーク電流を抑えつつ、ノイズレベルを抑えることができることが分かった。そのため、炭化シリコン基板及び二酸化ケイ素膜の界面の状態を改善し、半導体装置の電気特性を更に良好にするためには、炭化シリコン基板及び二酸化ケイ素膜を接合した後、セ氏500度~セ氏900度のアニール処理を行うのが好ましいことが分かった。 From these results, it was found that the noise level can be suppressed while suppressing the leakage current at the interface between the silicon carbide substrate and the silicon dioxide film by performing the annealing treatment at 500 degrees Celsius to 900 degrees Celsius. Therefore, in order to improve the state of the interface between the silicon carbide substrate and the silicon dioxide film and further improve the electrical characteristics of the semiconductor device, after bonding the silicon carbide substrate and the silicon dioxide film, a temperature of 500 degrees Celsius to 900 degrees Celsius is required. It was found that it is preferable to perform the annealing treatment of
1…半導体装置、
10…炭化シリコン(SiC)基板、
101…第1面、102…第2面、
11…シリコン(Si)基板、
111…第1面、112…第2面、
12…二酸化ケイ素(SiO2)膜、
13…ソース領域、
16…電極
1 ... semiconductor device,
10... Silicon carbide (SiC) substrate,
101... First surface, 102... Second surface,
11... Silicon (Si) substrate,
111... First surface, 112... Second surface,
12... Silicon dioxide (SiO 2 ) film,
13 ... source region,
16... electrode
Claims (1)
一面に二酸化ケイ素膜の形成されたシリコン基板を用意するステップと、
前記炭化シリコン基板及び前記シリコン基板の前記二酸化ケイ素膜を常温直接接合法により接合するステップと、
前記接合するステップの後、互いに接合された前記炭化シリコン基板及び前記シリコン基板に対してアニール処理を行うステップと、
を備え、
前記アニール処理の温度は500度~900度である、
半導体装置の製造方法。
providing a silicon carbide substrate;
preparing a silicon substrate having a silicon dioxide film formed on one surface thereof;
bonding the silicon carbide substrate and the silicon dioxide film on the silicon substrate by a room temperature direct bonding method;
After the step of bonding, annealing the silicon carbide substrate and the silicon substrate that are bonded to each other;
with
The temperature of the annealing treatment is 500 degrees to 900 degrees,
A method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242366A JP7253730B2 (en) | 2018-12-26 | 2018-12-26 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242366A JP7253730B2 (en) | 2018-12-26 | 2018-12-26 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107639A JP2020107639A (en) | 2020-07-09 |
JP7253730B2 true JP7253730B2 (en) | 2023-04-07 |
Family
ID=71449381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018242366A Active JP7253730B2 (en) | 2018-12-26 | 2018-12-26 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7253730B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112117326B (en) * | 2020-09-25 | 2022-02-18 | 中国科学院半导体研究所 | Preparation method of MOS (Metal oxide semiconductor) device and MOS device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006527479A (en) | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Method of manufacturing structure having at least one support substrate and ultrathin layer |
JP2012074696A (en) | 2010-09-17 | 2012-04-12 | Ge Aviation Systems Ltd | Silicon carbide semiconductor device |
-
2018
- 2018-12-26 JP JP2018242366A patent/JP7253730B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006527479A (en) | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | Method of manufacturing structure having at least one support substrate and ultrathin layer |
JP2012074696A (en) | 2010-09-17 | 2012-04-12 | Ge Aviation Systems Ltd | Silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2020107639A (en) | 2020-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4647211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5608840B1 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP5584823B2 (en) | Silicon carbide semiconductor device | |
CN101647093B (en) | Method for manufacturing semiconductor device and semiconductor device | |
CN104718604B (en) | The manufacture method of semiconductor device | |
JP5581642B2 (en) | Manufacturing method of semiconductor device | |
JP2008135611A (en) | Manufacturing method of semiconductor device | |
KR102324000B1 (en) | Silicon carbide semiconductor device, and methods for manufacturing thereof | |
CN101383287A (en) | A method of manufacturing a vertical double-diffused metal oxide semiconductor device | |
JP2011091100A (en) | Method of manufacturing silicon carbide semiconductor device | |
WO2013145022A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6387791B2 (en) | Manufacturing method of semiconductor device | |
CN103578933A (en) | Device having reduced bias temperature instability (BTI) | |
JP4635470B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP7253730B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2006210818A (en) | Semiconductor device and manufacturing method thereof | |
CN104425215B (en) | Method for manufacturing SiC semiconductor device | |
CN104704611A (en) | Silicon carbide semiconductor device manufacturing method | |
JP6582537B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN101218681B (en) | Method for producing semiconductor device | |
JP2008177279A (en) | Manufacturing method of semiconductor device | |
WO2015015629A1 (en) | Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device | |
US20100123140A1 (en) | SiC SUBSTRATES, SEMICONDUCTOR DEVICES BASED UPON THE SAME AND METHODS FOR THEIR MANUFACTURE | |
JP7290540B2 (en) | semiconductor equipment | |
JP2018107378A (en) | Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20190724 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7253730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |