JP7251089B2 - multilayer capacitor - Google Patents
multilayer capacitor Download PDFInfo
- Publication number
- JP7251089B2 JP7251089B2 JP2018190736A JP2018190736A JP7251089B2 JP 7251089 B2 JP7251089 B2 JP 7251089B2 JP 2018190736 A JP2018190736 A JP 2018190736A JP 2018190736 A JP2018190736 A JP 2018190736A JP 7251089 B2 JP7251089 B2 JP 7251089B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminal electrode
- axis direction
- electrode
- terminal member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層コンデンサに関する。 The present invention relates to multilayer capacitors.
従来の積層コンデンサとして、特許文献1に記載されたものが知られている。この積層コンデンサは、素体と、一の側面に形成された複数の端子電極と、他の側面に形成された複数の端子電極と、を備える。この積層コンデンサは、同じ側面内に互いに異極性となる端子電極を有することで、低ESL化が図られているものである。
As a conventional multilayer capacitor, one described in
ここで、積層コンデンサにおいては、たわみに対する強度を向上させることが求められている。また、積層コンデンサにおいては、更なる低ESL化を進めることが求められている。従って、本発明は、たわみ強度を向上しつつ、低ESL化を図ることができる積層コンデンサを提供することを目的とする。 Here, in multilayer capacitors, it is required to improve strength against bending. In addition, multilayer capacitors are required to further reduce ESL. SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a multilayer capacitor capable of achieving low ESL while improving bending strength.
本発明に係る積層コンデンサは、 互いに対向する第1の主面及び第2の主面、第1の主面と第2の主面との間に形成される第1の側面及び第2の側面を少なくとも有する素体と、素体の第1の側面に形成される第1の端子電極及び第2の端子電極と、素体の第2の側面に形成される第3の端子電極及び第4の端子電極と、素体内において互いに対向する複数の第1の内部電極及び複数の第2の内部電極と、第1の端子電極と第3の端子電極とを接続する第1の端子部材と、第2の端子電極と第4の端子電極とを接続する第2の端子部材と、を備え、複数の第1の内部電極は、第1の端子電極及び第3の端子電極の少なくとも一方に接続され、複数の第2の内部電極は、第2の端子電極及び前記第4の端子電極の少なくとも一方に接続され、第1の端子部材及び第2の端子部材とは、第1の主面側に、回路基板に実装される実装部を有し、第1の主面と第2の主面との対向方向から見た時に、第1の端子部材と第2の端子部材とは、互いに重なり合う重なり領域を有する。 A multilayer capacitor according to the present invention has a first main surface and a second main surface facing each other, and a first side surface and a second side surface formed between the first main surface and the second main surface. a first terminal electrode and a second terminal electrode formed on the first side surface of the element body; and a third terminal electrode and a fourth terminal electrode formed on the second side surface of the element body. a terminal electrode, a plurality of first internal electrodes and a plurality of second internal electrodes facing each other in the element body, and a first terminal member connecting the first terminal electrode and the third terminal electrode; a second terminal member connecting the second terminal electrode and the fourth terminal electrode, wherein the plurality of first internal electrodes are connected to at least one of the first terminal electrode and the third terminal electrode; and the plurality of second internal electrodes are connected to at least one of the second terminal electrode and the fourth terminal electrode, and the first terminal member and the second terminal member are arranged on the first principal surface side. and a mounting portion to be mounted on the circuit board, and the first terminal member and the second terminal member overlap each other when viewed from the facing direction of the first main surface and the second main surface. It has an overlapping area.
この積層コンデンサは、第1の主面側に、回路基板に実装される実装部を有する第1の端子部材及び第2の端子部材を備える。これにより、積層コンデンサは、第1の端子部材及び第2の端子部材の実装部を介して、回路基板に実装されるため、積層コンデンサのたわみ強度を向上することができる。また、第1の端子電極及び第3の端子電極を一方の極性にて同極性とし、第2の端子電極及び第4の端子電極を他方の極性にて同極性とすることが可能である。この場合、素体の第1の側面には、異極性となる第1の端子電極及び第2の端子電極が形成され、素体の第2の側面には、異極性となる第3の端子電極及び第4の端子電極が形成される。このように、同一の側面に異極性の端子電極を形成することができるため、低ESLとすることができる。また、第1の端子部材は、第1の端子電極と第3の端子電極とを接続し、第2の端子部材は、第2の端子電極と第4の端子電極とを接続する。対向方向から見た時に、第1の端子部材と第2の端子部材とは、互いに重なり合う重なり領域を有する。第1の端子電極及び第3の端子電極を一方の極性にて同極性とし、第2の端子電極及び第4の端子電極を他方の極性にて同極性とした場合、重なり領域において異極性の端子部材同士が近接するため、積層コンデンサの低ESL化を図ることができる。以上より、たわみ強度を向上しつつ、低ESL化を図ることができる積層コンデンサを提供できる。 This multilayer capacitor includes a first terminal member and a second terminal member having mounting portions mounted on a circuit board on the first principal surface side. As a result, the multilayer capacitor is mounted on the circuit board via the mounting portions of the first terminal member and the second terminal member, so that the bending strength of the multilayer capacitor can be improved. Further, it is possible to make the first terminal electrode and the third terminal electrode the same polarity in one polarity, and make the second terminal electrode and the fourth terminal electrode the same polarity in the other polarity. In this case, a first terminal electrode and a second terminal electrode having different polarities are formed on the first side surface of the element body, and a third terminal electrode having different polarities is formed on the second side surface of the element body. An electrode and a fourth terminal electrode are formed. In this way, since terminal electrodes of different polarities can be formed on the same side surface, a low ESL can be achieved. The first terminal member connects the first terminal electrode and the third terminal electrode, and the second terminal member connects the second terminal electrode and the fourth terminal electrode. When viewed from opposite directions, the first terminal member and the second terminal member have overlapping regions that overlap each other. When the first terminal electrode and the third terminal electrode have the same polarity on one side and the second terminal electrode and the fourth terminal electrode have the same polarity on the other side, the overlapping region has different polarities. Since the terminal members are close to each other, it is possible to reduce the ESL of the multilayer capacitor. As described above, it is possible to provide a multilayer capacitor capable of achieving low ESL while improving bending strength.
第1の端子部材及び第2の端子部材は、第1の主面側に、重なり領域を有してよい。例えば、実装面の反対側の第2の主面側に重なり領域が形成される場合、第1の端子部材及び第2の端子部材を実装面側から第2の主面側へ引き延ばさなくてはならない。すなわち、第1の端子部材及び第2の端子部材の配線長が長くなることで、ESLが高くなる可能性がある。それに対し、実装面側に重なり領域が配置される場合、第1の端子部材及び第2の端子部材の配線長を短くすることができる。これにより、ESLを低くすることができる。 The first terminal member and the second terminal member may have an overlapping region on the first major surface side. For example, when the overlapping region is formed on the second main surface side opposite to the mounting surface, the first terminal member and the second terminal member must be extended from the mounting surface side to the second main surface side. should not. That is, the longer the wiring lengths of the first terminal member and the second terminal member, the higher the ESL. On the other hand, when the overlapping region is arranged on the mounting surface side, the wiring lengths of the first terminal member and the second terminal member can be shortened. Thereby, the ESL can be lowered.
重なり領域において、第1の端子部材及び第2の端子部材との間には絶縁層が形成されてよい。これにより、第1の端子部材と第2の端子部材との間の絶縁性確保の確実性を向上できる。 An insulating layer may be formed between the first terminal member and the second terminal member in the overlap region. As a result, it is possible to improve the reliability of ensuring insulation between the first terminal member and the second terminal member.
第1の端子部材及び第2の端子部材は、素体を第1の主面側から支える保持部を有してよい。この場合、保持部が、第1の端子部材及び第2の端子部材からの素体の脱落を抑制できる。 The first terminal member and the second terminal member may have a holding portion that supports the element body from the first main surface side. In this case, the holding portion can prevent the element body from falling off from the first terminal member and the second terminal member.
本発明によれば、たわみ強度を向上しつつ、低ESL化を図ることができる積層コンデンサを提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer capacitor which can achieve low ESL can be provided, improving bending strength.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and overlapping descriptions are omitted.
まず、図1~図4を参照して、本実施形態に係る積層コンデンサ100の構成について説明する。図1及び図2は、本実施形態に係る積層コンデンサを示す概略斜視図である。図3は、積層コンデンサを構成する一層あたりの誘電体層上の内部電極を示す図である。図4は、積層コンデンサを実装面側から見た底面図である。図1及び図2に示すように、積層コンデンサ100は、コンデンサ部品1と、端子部材20A(第1の端子部材)と、端子部材(第2の端子部材)20Bと、を備える。また、コンデンサ部品1は、素体2と、端子電極3A(第1の端子電極)と、端子電極3B(第2の端子電極)と、端子電極3C(第3の端子電極)と、端子電極3D(第4の端子電極)と、を備える。
First, the configuration of a
なお、以降の説明においては、積層コンデンサ100に対してXYZ座標系を設定して説明を行う。X軸方向及びY軸方向は、同一平面内で互いに直交する方向である。Z軸方向は、X軸方向及びY軸方向に直交する方向である。図1では、上側がZ軸方向の正側であり、下側がZ軸方向の負側である。Z軸方向が請求項における「対向方向」に対応する。
In the following description, an XYZ coordinate system is set for the
素体2は、Z軸方向に互いに対向する一対の主面2a,2bと、Y軸方向に互いに対向する一対の側面2c,2dと、X軸方向に互いに対向する一対の端面2e,2fと、を有する。主面2b(第1の主面)は、Z軸方向の負側に配置され、実装対象である回路基板の表面と対向する面である。主面2bは、回路基板に対する実装面となる。主面2a(第2の主面)は、Z軸方向の正側に配置され、回路基板に対して反対側に位置する面である。側面2c(第2の側面)は、Y軸方向の負側に配置される面である。側面2d(第1の側面)は、Y軸方向の正側に配置される面である。端面2eは、X軸方向の正側に配置される面である。端面2fは、X軸方向の負側に配置される面である。
The
素体2は、X軸方向に長手方向を有する直方体形状を有している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。例えば、素体2のX軸方向の長さは5.7~2.0mmであり、Y軸方向の長さは5.0~1.2mmであり、Z軸方向の長さは5.0~1.2mmであってよい。
The
素体2では、Z軸方向に複数の誘電体層(図3に示す誘電体層11)が積層されて構成されている。素体2では、複数の誘電体層の積層方向が、Z軸方向と一致する。各誘電体層は、たとえば誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
The
端子電極3A及び端子電極3Bは、側面2dに形成される。端子電極3Aは、端面2eからX軸方向の負側へ離間した位置に配置される。端子電極3Bは、端面2fからX軸方向の正側へ離間した位置に配置される。端子電極3Aと端子電極3Bとは、素体2のX軸方向における中心を挟んで互いに離間するように配置される。端子電極3A,3Bは、Z軸方向において側面2dの全長にわたって形成されている。また、端子電極3A,3Bは、主面2a,2bの縁部付近まで回り込んでいる。端子電極3Aと端子電極3Bとは、互いに異なる極性を有する。本実施形態では、端子電極3Aが負極であるものとし、端子電極3Bが正極であるものとして説明する。
The
端子電極3C及び端子電極3Dは、側面2cに形成される。端子電極3Dは、端面2eからX軸方向の負側へ離間した位置に配置される。端子電極3Cは、端面2fからX軸方向の正側へ離間した位置に配置される。端子電極3Cと端子電極3Dとは、素体2のX軸方向における中心を挟んで互いに離間するように配置される。端子電極3C,3Dは、Z軸方向において側面2dの全長にわたって形成されている。また、端子電極3C,3Dは、主面2a,2bの縁部付近まで回り込んでいる。端子電極3Cと端子電極3Dとは、互いに異なる極性を有する。本実施形態では、端子電極3Cが負極であるものとし、端子電極3Dが正極であるものとして説明する。これにより、斜め方向に交差する端子電極3Aと端子電極3Cとが同極性となり、斜め方向に交差する端子電極3Bと端子電極3Dとが同極性となる。
次に、図3を参照して、積層コンデンサ100の内部構造について説明する。図3に示すように、積層コンデンサ100は、素体2内においてZ軸方向に互いに対向する内部電極12(第2の内部電極)、内部電極13(第1の内部電極)、内部電極14(第2の内部電極)、及び内部電極15(第1の内部電極)を、Z軸方向の正側から負側へ向かって、この順序で備えている。また、積層コンデンサ100は、内部電極12,13,14,15を複数組、備えている。積層コンデンサ100は、内部電極12,13,14,15を誘電体層11を挟んで順に積層することによって、内部にコンデンサ部を有する。内部電極12,13,14,15は、例えばNi又はCuなどの導電性材料により形成される。なお、素体2を焼結する前段階においては、焼結後に誘電体層11を形成するセラミックグリーンシートの上に、導体ペーストを塗布することで内部電極12,13,14,15の形状をなす導体パターンが形成される。
Next, referring to FIG. 3, the internal structure of
内部電極13は端子電極3Aに接続され、内部電極15は端子電極3Cに接続される。従って、内部電極13,15は同じ極性(負極)となる。内部電極12は端子電極3Bに接続され、内部電極14は端子電極3Dに接続される。従って、内部電極13,15は同じ極性(正極)となる。内部電極12,13,14,15は、互いに対向する対向領域12a,13a,14a、15aを有する。対向領域12a,13a,14a、15aは、コンデンサ部を形成する領域である。対向領域12a,13a,14a、15aは、誘電体層11の四方の縁部を露出させるように隙間を空けた矩形状の形状を有する。また、内部電極12,13,14,15は、対向領域12a,13a,14a、15aから、端子電極3B,3A,3D,3Cへ引き出されて接続される引出部12b,13b,14b、15bを有する。
The
図2及び図4に示すように、端子部材20Aは、端子電極3Aと端子電極3Cとを接続する部材である。このように、端子部材20Aは、負極となる端子電極3A,3C同士を接続する。端子部材20Bは、端子電極3Bと端子電極3Dとを接続する部材である。このように、端子部材20Bは、正極となる端子電極3B,3D同士を接続する。
As shown in FIGS. 2 and 4, the
端子部材20Aは、接続部21Aと、保持部22Aと、足部23Aと、実装部24Aと、保持部26Aと、足部27Aと、実装部28Aと、を備える。
The
接続部21Aは、端子電極3Aと端子電極3Cとの間で斜め方向に延びる部分である。接続部21Aは、実装面である主面2bよりもZ軸方向の負側の位置に配置される。すなわち、接続部21Aは、実装面である主面2bとZ軸方向に対向するように配置される。接続部21Aは、具体的には、端子電極3Aの位置から、端子電極3C側(Y軸方向の負側)へ向かうに従ってX軸方向の負側へ向かうように傾斜する、帯状の形状を有している。接続部21Aは、互いに斜め方向に平行に延びる縁部21Aa及び縁部21Abを有している(図4参照)。縁部21Aaは、縁部21AbよりもX軸方向の負側に配置される。
The
保持部22A,26Aは、素体2の実装面である主面2b側から素体2を支える部分である。保持部22Aは、端子電極3AのZ軸方向の負側の位置にて広がるように配置されており、当該端子電極3Aと接続される。保持部22Aは、接続部21AのY軸方向の正側の端部と接続されている。保持部26Aは、端子電極3CのZ軸方向の負側の位置にて広がるように配置されており、当該端子電極3Cと接続される。保持部26Aは、接続部21AのY軸方向の負側の端部と接続されている。
The holding
足部23Aは、保持部22AのY軸方向の正側の端部からZ軸方向の負側へ延びる部分である。足部27Aは、保持部26AのY軸方向の負側の端部からZ軸方向の負側へ延びる部材である。足部23A,27Aは、積層コンデンサ100を回路基板に実装した時において、コンデンサ部品1をZ軸方向の正側へ持ち上げた状態で保持する部材である。
The
実装部24A,28Aは、素体2の実装面である主面2b側に設けられ、回路基板に実装される際に、当該回路基板に接続される部分である。実装部24Aは、端子電極3AからZ軸方向の負側へ離間した位置に配置される。実装部24Aは、足部23AのZ軸方向の負側の端部からY軸方向の負側へ延びる部材である。実装部28Aは、端子電極3CからZ軸方向の負側へ離間した位置に配置される。実装部28Aは、足部27AのZ軸方向の負側の端部からY軸方向の正側へ延びる部材である。
The mounting
端子部材20Bは、接続部21Bと、保持部22Bと、足部23Bと、実装部24Bと、保持部26Bと、足部27Bと、実装部28Bと、を備える。
接続部21Bは、端子電極3Bと端子電極3Dとの間で斜め方向に延びる部分である。接続部21Bは、実装面である主面2bよりもZ軸方向の負側の位置に配置される。すなわち、接続部21Bは、実装面である主面2bとZ軸方向に対向するように配置される。接続部21Bは、具体的には、端子電極3Bの位置から、端子電極3D側(Y軸方向の負側)へ向かうに従ってX軸方向の正側へ向かうように傾斜する、帯状の形状を有している。接続部21Bは、互いに斜め方向に平行に延びる縁部21Ba及び縁部21Bbを有している(図4参照)。縁部21Baは、縁部21BbよりもX軸方向の正側に配置される。
The connecting
保持部22B,26Bは、素体2の実装面である主面2b側から素体2を支える部分である。保持部22Bは、端子電極3BのZ軸方向の負側の位置にて広がるように配置されており、当該端子電極3Bと接続される。保持部22Bは、接続部21BのY軸方向の正側の端部と接続されている。保持部26Bは、端子電極3DのZ軸方向の負側の位置にて広がるように配置されており、当該端子電極3Dと接続される。保持部26Bは、接続部21BのY軸方向の負側の端部と接続されている。
The holding
足部23Bは、保持部22BのY軸方向の正側の端部からZ軸方向の負側へ延びる部分である。足部27Bは、保持部26BのY軸方向の負側の端部からZ軸方向の負側へ延びる部材である。足部23B,27Bは、積層コンデンサ100を回路基板に実装した時において、コンデンサ部品1をZ軸方向の正側へ持ち上げた状態で保持する部材である。
The
実装部24B,28Bは、素体2の実装面である主面2b側に設けられ、回路基板に実装される際に、当該回路基板に接続される部分である。実装部24Bは、端子電極3BからZ軸方向の負側へ離間した位置に配置される。実装部24Bは、足部23BのZ軸方向の負側の端部からY軸方向の負側へ延びる部材である。実装部28Bは、端子電極3DからZ軸方向の負側へ離間した位置に配置される。実装部28Bは、足部27BのZ軸方向の負側の端部からY軸方向の正側へ延びる部材である。
The mounting
端子部材20A,20Bは、一枚の帯状の金属板を折り曲げることによって各部を形成するような構成であってもよく、各部を構成する金属片を互いに固定した構成であってもよい。
The
図4に示すように、対向方向から見た時に、端子部材20Aと端子部材20Bとは、互いに重なり合う重なり領域E1を有する。図4において、重なり領域E1にはハッチングが付されている。重なり領域E1は、接続部21Aと接続部21Bとが重なり合うことによって形成される。重なり領域E1は、素体2をZ軸方向から見たときの中央位置に形成される。重なり領域E1は、接続部21Aの縁部21Aa,21Abと、接続部21Bの縁部21Ba,21Bbとで描かれる菱形の形状を有している。前述のように、接続部21A,21Bは、素体2に対して、Z軸方向における負側、すなわち実装面である主面2b側に配置されている。従って、端子部材20A,20Bは、Z軸方向における主面2b側に、重なり領域E1を有する。
As shown in FIG. 4, the
図5に示すように、重なり領域E1において、接続部21Aと接続部21Bとは、Z軸方向に互いに離間するように配置されている。ここでは、接続部21BがZ軸方向の負側に配置されているが、接続部21AがZ軸方向の負側に配置されてもよい。重なり領域E1において、接続部21Aと接続部21Bとの間には絶縁部が形成される。図5(a)では、重なり領域E1において、接続部21Aと接続部21Bとの間には絶縁層30が形成される。絶縁層30は、ゴム、樹脂などの絶縁部材によって構成される。また、図5(b)では、重なり領域E1において、接続部21Aと接続部21Bとの間には空間SPが形成される。
As shown in FIG. 5, in the overlapping region E1, the
次に、本実施形態に係る積層コンデンサ100の作用・効果について説明する。
Next, functions and effects of the
この積層コンデンサ100は、主面2b側に、回路基板に実装される実装部24A,28A,24B,28Bを有する端子部材20A及び端子部材20Bを備える。これにより、積層コンデンサ100は、端子部材20A及び端子部材20Bの実装部24A,28A,24B,28Bを介して、回路基板に実装されるため、積層コンデンサ100のたわみ強度を向上することができる。また、端子電極3A及び端子電極3Cは一方の極性(負極)にて同極性となり、端子電極3B及び端子電極3Dは他方の極性(正極)にて同極性となる。従って、素体2の側面2dには、異極性となる端子電極3A及び端子電極3Bが形成され、素体2の側面2cには、異極性となる端子電極3C及び端子電極3Dが形成される。このように、同一の側面2dに異極性の端子電極3A,3Bが形成され、同一の側面2cに異極性の端子電極3C,3Dが形成されるため、低ESLとすることができる。例えば、図3を参照し、端子電極3A、引出部12b、引出部13b、及び端子電極3Bの間で流れる電流と、端子電極3C、引出部15b、引出部14b、及び端子電極3Dの間で流れる電流とは、向きが逆である。従って、それぞれの電流による電場は、互いに相殺される。これにより、ESLを低減できる。
This
また、端子部材20Aは、負極にて同極性となる端子電極3Aと端子電極3Cとを接続し、端子部材20Bは、正極にて同極性となる端子電極3Bと端子電極3Dとを接続する。Z軸方向から見た時に、端子部材20Aと端子部材20Bとは、互いに重なり合う重なり領域E1を有する。重なり領域E1では、異極性の端子部材20A,20B同士が近接する構造となるため、異極性の電流方向相殺による低ESLの効果を得ることができる。すなわち、端子部材20Aで発生する磁界と、端子部材20Bで発生する磁界とが、重なり領域E1において互いに相殺されることで、積層コンデンサ100の低ESL化を図ることができる。以上より、たわみ強度を向上しつつ、低ESL化を図ることができる積層コンデンサを提供できる。
The
端子部材20A及び端子部材20Bは、主面2b側に、重なり領域E1を有する。例えば、実装面の反対側の主面2a側に重なり領域E1が形成される場合、端子部材20A及び端子部材20Bを実装面側から主面2a側へ引き延ばさなくてはならない。すなわち、端子部材20A及び端子部材20Bの配線長が長くなることで、ESLが高くなる可能性がある。それに対し、実装面側に重なり領域E1が配置される場合、端子部材20A及び端子部材20Bの配線長を短くすることができる。これにより、ESLを低くすることができる。
The
重なり領域E1において、端子部材20A及び端子部材20Bとの間には絶縁層30が形成されてよい。これにより、端子部材20Aと端子部材20Bとの間の絶縁性確保の確実性を向上できる。
An insulating
端子部材20A及び端子部材20Bは、素体2を主面2b側から支える保持部22A,26A,22B,26Bを有する。この場合、保持部22A,26A,22B,26Bが、端子部材20A及び端子部材20Bからの素体2の脱落を抑制できる。
The
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.
端子部材の形状は上述の実施形態に限定されるものではない。また、端子部材の形状に伴い、重なり領域の形状、位置、大きさ等も適宜変更されてよい。 The shape of the terminal member is not limited to the above embodiment. In addition, the shape, position, size, etc. of the overlapping region may be appropriately changed according to the shape of the terminal member.
例えば、図6に示す端子部材40A,40Bを有する積層コンデンサ200が採用されてもよい。端子部材40Aは、端子電極3Aに対応する位置に実装部44A、端子電極3Cに対応する位置に実装部48Aを有する。また、端子部材40Aは、端子電極3Aの位置からY軸方向の負側へ真っ直ぐ延びる接続部41Aと、端子電極3Cの位置からY軸方向の正側へ真っ直ぐ延びる接続部42Aと、素体2のY軸方向の中央位置にて、接続部41A,42A間にてX軸方向に真っ直ぐ延びる接続部43Aと、を備える。接続部43Aは、Y軸方向の負側にて、X軸方向に真っ直ぐ延びる縁部43Aaと、Y軸方向の正側にて、X軸方向に真っ直ぐ延びる縁部43Abと、を有する。
For example, a
端子部材40Bは、端子電極3Bに対応する位置に実装部44B、端子電極3Dに対応する位置に実装部48Bを有する。端子部材40Bは、端子電極3Bの位置からY軸方向の負側へ真っ直ぐ延びる接続部41Bと、端子電極3Dの位置からY軸方向の正側へ真っ直ぐ延びる接続部42Bと、素体2のY軸方向の中央位置にて、接続部41B,42B間にてX軸方向に真っ直ぐ延びる接続部43Bと、を備える。接続部43Bは、Y軸方向の負側にて、X軸方向に真っ直ぐ延びる縁部43Baと、Y軸方向の正側にて、X軸方向に真っ直ぐ延びる縁部43Bbと、を有する。
The
端子部材40A,40Bは、接続部43Aと接続部43Bとが重なり合う重なり領域E2を有する。重なり領域E2は、X軸方向に長手方向を有する長方形状の形状を有する。このような重なり領域E2では、接続部43Aを流れる電流と接続部43Bを流れる電流の向きがX軸方向において180°逆向きとなる。従って、重なり領域E2にて磁界を良好に相殺できる。また、接続部43A,43BはX軸方向に長手方向を有するため、広い範囲で電場を相殺することができる。
The
素体2の形状は、互いに対向する一対の主面を有していればよく、直方体形状に限定されない。
The shape of the
2…素体、2a…主面(第2の主面)、2b…主面(第1の主面、実装面)、2c,2d…側面、3A…端子電極(第1の端子電極)、3B…端子電極(第2の端子電極)、3C…端子電極(第3の端子電極)、3D…端子電極(第4の端子電極)、13,15…内部電極(第1の内部電極)、12,14…内部電極(第2の内部電極)、20A,40A…端子部材(第1の端子部材)、20B,40B…端子部材(第2の端子部材)、22A,26A,22B,26B…保持部、24A,28A,24B,28B,44A,48A,44B,48B…実装部、100,200…積層コンデンサ。
2... element body, 2a... main surface (second main surface), 2b... main surface (first main surface, mounting surface), 2c, 2d... side surface, 3A... terminal electrode (first terminal electrode), 3B... Terminal electrode (second terminal electrode), 3C... Terminal electrode (third terminal electrode), 3D... Terminal electrode (fourth terminal electrode), 13, 15... Internal electrode (first internal electrode), 12, 14... Internal electrodes (second internal electrodes), 20A, 40A... Terminal members (first terminal members), 20B, 40B... Terminal members (second terminal members), 22A, 26A, 22B, 26B... Holding
Claims (3)
前記素体の前記第1の側面に形成される第1の端子電極及び第2の端子電極と、
前記素体の前記第2の側面に形成される第3の端子電極及び第4の端子電極と、
前記素体内において互いに対向する複数の第1の内部電極及び複数の第2の内部電極と、
前記第1の端子電極と前記第3の端子電極とを接続する第1の端子部材と、
前記第2の端子電極と前記第4の端子電極とを接続する第2の端子部材と、を備え、
複数の前記第1の内部電極は、前記第1の端子電極及び前記第3の端子電極の少なくとも一方に接続され、
複数の前記第2の内部電極は、前記第2の端子電極及び前記第4の端子電極の少なくとも一方に接続され、
前記第1の端子部材及び前記第2の端子部材とは、前記第1の主面側に、回路基板に実装される実装部を有し、
前記第1の主面と前記第2の主面との対向方向から見た時に、前記第1の端子部材と前記第2の端子部材とは、互いに重なり合う重なり領域を有し、
前記重なり領域において、前記第1の端子部材及び前記第2の端子部材との間には絶縁層が形成される、積層コンデンサ。 a base body having at least a first main surface and a second main surface facing each other, and a first side surface and a second side surface formed between the first main surface and the second main surface; ,
a first terminal electrode and a second terminal electrode formed on the first side surface of the base body;
a third terminal electrode and a fourth terminal electrode formed on the second side surface of the base body;
a plurality of first internal electrodes and a plurality of second internal electrodes facing each other in the element body;
a first terminal member connecting the first terminal electrode and the third terminal electrode;
a second terminal member connecting the second terminal electrode and the fourth terminal electrode;
the plurality of first internal electrodes are connected to at least one of the first terminal electrode and the third terminal electrode;
the plurality of second internal electrodes are connected to at least one of the second terminal electrode and the fourth terminal electrode;
The first terminal member and the second terminal member have a mounting portion mounted on a circuit board on the first main surface side,
the first terminal member and the second terminal member have overlapping regions that overlap each other when viewed from the facing direction of the first main surface and the second main surface ;
A multilayer capacitor , wherein an insulating layer is formed between the first terminal member and the second terminal member in the overlapping region .
3. The multilayer capacitor according to claim 1, wherein said first terminal member and said second terminal member have holding portions for supporting said element body from said first main surface side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018190736A JP7251089B2 (en) | 2018-10-09 | 2018-10-09 | multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018190736A JP7251089B2 (en) | 2018-10-09 | 2018-10-09 | multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020061430A JP2020061430A (en) | 2020-04-16 |
JP7251089B2 true JP7251089B2 (en) | 2023-04-04 |
Family
ID=70220242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018190736A Active JP7251089B2 (en) | 2018-10-09 | 2018-10-09 | multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7251089B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258070A (en) | 2009-04-22 | 2010-11-11 | Murata Mfg Co Ltd | Multilayer ceramic electronic component |
JP2015220451A (en) | 2014-05-19 | 2015-12-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor, multilayer ceramic capacitor assembly, and board for mounting the same |
JP2016066730A (en) | 2014-09-25 | 2016-04-28 | 京セラ株式会社 | Multilayer capacitor |
-
2018
- 2018-10-09 JP JP2018190736A patent/JP7251089B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258070A (en) | 2009-04-22 | 2010-11-11 | Murata Mfg Co Ltd | Multilayer ceramic electronic component |
JP2015220451A (en) | 2014-05-19 | 2015-12-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor, multilayer ceramic capacitor assembly, and board for mounting the same |
JP2016066730A (en) | 2014-09-25 | 2016-04-28 | 京セラ株式会社 | Multilayer capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP2020061430A (en) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024202B2 (en) | Electronic chip component and board having the same mounted thereon | |
KR102463337B1 (en) | Electronic component and board having the same mounted thereon | |
JP6107080B2 (en) | Multilayer capacitor | |
US10622146B2 (en) | Multilayer capacitor and electronic component device | |
JP2018046229A (en) | Electronic component | |
JP2018046228A (en) | Electronic component | |
KR101421424B1 (en) | Multilayer capacitor | |
JP4475338B2 (en) | Multilayer capacitor | |
JP4924698B2 (en) | Electronic component mounting structure | |
JP5861531B2 (en) | Multilayer capacitor | |
JP7251089B2 (en) | multilayer capacitor | |
JP5042892B2 (en) | Feedthrough capacitor | |
JP6064362B2 (en) | Multilayer capacitor | |
JP2015026785A (en) | Multilayer ceramic capacitor | |
JP2018074042A (en) | Composite type electronic component | |
JP7206768B2 (en) | electronic components | |
JP6668913B2 (en) | Electronic components | |
JP6537766B2 (en) | Chip-type electronic components | |
KR20140144058A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP2019062023A (en) | Electronic component device | |
JP7283045B2 (en) | Multilayer Capacitor and Mounting Structure of Multilayer Capacitor | |
JP2011049490A (en) | Multilayer capacitor | |
JP5857871B2 (en) | Multilayer capacitor | |
JP2019050279A (en) | Laminated capacitor | |
JP6930114B2 (en) | Electronic component equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230119 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230119 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230131 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7251089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |