[go: up one dir, main page]

JP7245623B2 - 装置、方法、およびプログラム - Google Patents

装置、方法、およびプログラム Download PDF

Info

Publication number
JP7245623B2
JP7245623B2 JP2018171557A JP2018171557A JP7245623B2 JP 7245623 B2 JP7245623 B2 JP 7245623B2 JP 2018171557 A JP2018171557 A JP 2018171557A JP 2018171557 A JP2018171557 A JP 2018171557A JP 7245623 B2 JP7245623 B2 JP 7245623B2
Authority
JP
Japan
Prior art keywords
test
modified
target
candidate
modified test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018171557A
Other languages
English (en)
Other versions
JP2020041975A (ja
Inventor
俊一 金巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2018171557A priority Critical patent/JP7245623B2/ja
Priority to US16/533,736 priority patent/US11280830B2/en
Publication of JP2020041975A publication Critical patent/JP2020041975A/ja
Application granted granted Critical
Publication of JP7245623B2 publication Critical patent/JP7245623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3172Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932Comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31703Comparison aspects, e.g. signature analysis, comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31718Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、装置、方法、およびプログラムに関する。
従来、静的な解析により、被試験デバイス(DUT)の試験プログラムにおける不要な操作または命令の除去を行うことで、試験時間を短縮するシステムが知られている(例えば、特許文献1参照)。
特許文献1 特開2005-090959号公報
上記のシステムでは、実動作が不明であるため、論理的に確証が持てる項目しか改善することができなかった。
本発明の第1の態様においては、装置を提供する。装置は、被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部を備えてもよい。装置は、試験装置に対して、被試験デバイスの変更試験候補を実行させる試験処理部を備えてもよい。装置は、変更試験候補による被試験デバイスの変更試験結果、および、対象試験による被試験デバイスの対象試験結果を比較する比較部を備えてもよい。装置は、比較部による比較結果に基づいて、対象試験を変更試験候補で代用可能か否かを判定する判定部を備えてもよい。
判定部は、変更試験結果と対象試験結果との差異が合格基準を満たす場合に対象試験を変更試験候補で代用可能であると判定してもよい。
生成部は、差異が合格基準を満たすと判定されたことに応じて、変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成してもよい。
生成部は、変更試験結果の分類を示す第1のBinが、対象試験結果の分類を示す第2のBinと同一であると判定されたことに応じて、変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成してもよい。
装置は、複数の変更試験候補のうち対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる変更試験候補を対象試験の代わりの変更試験として決定する決定部を更に備えてもよい。
装置は、複数の変更試験候補のうち対象試験を代用可能であると判定された変更試験候補の実行時間が予め定められた目標時間以下となったことを条件として、条件を満たす変更試験候補を対象試験の代わりの変更試験として決定する決定部を更に備えてもよい。
生成部は、対象試験における、被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮することによって、実行時間を短縮してもよい。
生成部は、被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、装置は、複数の変更試験候補のうち対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索して、対象試験の代わりの変更試験として決定する決定部を更に備えてもよい。
生成部は、被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、装置は、複数の変更試験候補のうち対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、特定の変更試験候補を対象試験の代わりの変更試験として決定する決定部を更に備えてもよい。
生成部は、対象試験における、被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、決定部は、複数の変更試験候補のうち対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索して、対象試験の代わりの変更試験として決定してもよい。
生成部は、対象試験における、被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、決定部は、複数の変更試験候補のうち対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、特定の変更試験候補を対象試験の代わりの変更試験として決定してもよい。
決定部は、対象試験を変更試験候補で代用可能であると判定されたことを条件として生成部に変更試験候補の待ち時間を単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返すシーケンシャル探索を実施することにより、特定の変更試験候補を探索してもよい。
決定部は、対象試験を変更試験候補で代用可能であると判定されたことを条件として生成部に二分法を用いて変更試験候補の待ち時間を短縮する変更を加えた新たな変更試験候補を生成させることを繰り返すバイナリ探索を実施することにより、特定の変更試験候補を探索してもよい。
決定部は、待ち時間を単位時間だけ短縮する変更を加えて生成した変更試験候補に含まれる試験シーケンスを第1の回数だけ実行した変更試験結果を対象試験結果と比較した比較結果に基づいて対象試験を変更試験候補で代用可能であると判定されたことを条件として、生成部に変更試験候補の待ち時間を更に単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、対象試験を変更試験候補で代用可能ではないと判定されたことに応じて、対象試験を変更試験候補で代用可能であると判定されるまで、変更直前の変更試験候補を予め定められた回数繰り返した変更試験結果を対象試験結果と比較することを繰り返すスクリーニング探索を実施することにより、特定の変更試験候補を探索し、第1の回数は予め定められた回数よりも少なくてもよい。
装置は、対象試験に含まれる複数の試験シーケンスのそれぞれにおける、被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、複数の処理間の待ち時間を変更した複数の試験シーケンスを含む変更試験候補を決定して生成部に生成させ、対象試験を変更試験候補で代用可能であると判定されたことを条件として遺伝的アルゴリズムにより変更試験候補の複数の処理間の待ち時間を更に変更した複数の試験シーケンスを含む新たな変更試験候補を決定して生成部に生成させ、対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる特定の変更試験候補を対象試験の代わりの変更試験として決定する決定部を更に備えてもよい。
装置は、対象試験に含まれる複数の試験シーケンスのそれぞれにおける、被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、複数の処理間の待ち時間を変更した複数の試験シーケンスを含む変更試験候補を決定して生成部に生成させ、対象試験を変更試験候補で代用可能であると判定されたことを条件として遺伝的アルゴリズムにより変更試験候補の複数の処理間の待ち時間を更に変更した複数の試験シーケンスを含む新たな変更試験候補を決定して生成部に生成させ、対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、特定の変更試験候補を対象試験の代わりの変更試験として決定する決定部を更に備えてもよい。
生成部は、被試験デバイスの対象試験に含まれる複数の試験シーケンスのそれぞれに予め設定されている、試験シーケンスが1つ終了する度に被試験デバイスの電源を自動的にオフにする自動パワーオフ処理を無効にすることによって、実行時間を短縮してもよい。
生成部は、対象試験における、被試験デバイスに電力を供給するためのリレーをクローズする複数の処理を並行に実行するように設定することによって、実行時間を短縮してもよい。
生成部は、対象試験において、被試験デバイスに電力を供給するためのリレーをクローズした状態で被試験デバイスの電源をオンにする処理およびオフにする処理を繰り返し実行するように設定することによって、実行時間を短縮してもよい。
生成部は、対象試験における処理を、リレーをクローズする処理と並行に実行するように設定することによって、実行時間を短縮してもよい。
生成部は、対象試験における、被試験デバイスに対して出力を行わない複数の処理間の待ち時間を削除することによって、実行時間を短縮してもよい。
生成部は、対象試験に含まれる繰り返し処理の繰り返し回数を削減することによって、実行時間を短縮してもよい。
比較部は、被試験デバイスの変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、被試験デバイスの対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較してもよい。
判定部は、統計値における複数の測定値の分布を示す指標である工程能力指数を利用し、対象統計値の工程能力指数が満たす基準を、変更統計値の工程能力指数が満たす場合に対象試験を変更試験候補で代用可能であると判定してもよい。
装置は、ユーザに対して、対象統計値の工程能力指数を示して基準を指定させるための画面を表示する表示部を更に備えてもよい。
生成部は、対象試験における複数の処理のうち、ユーザによって指定された処理に対しては変更を加えなくてもよい。
本発明の第2の態様においては、方法を提供する。方法は、被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階を備えてもよい。方法は、試験装置に対して、被試験デバイスの変更試験候補を実行させる試験処理段階を備えてもよい。方法は、変更試験候補による被試験デバイスの変更試験結果、および、対象試験による被試験デバイスの対象試験結果を比較する比較段階を備えてもよい。方法は、比較段階による比較結果に基づいて、対象試験を変更試験候補で代用可能か否かを判定する判定段階を備えてもよい。
本発明の第3の態様においては、プログラムを提供する。プログラムは、コンピュータに上記の方法を実行させてもよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本実施形態に係る試験システム1の構成を示す図である。 本実施形態に係るGUIを説明する図である。 本実施形態に係るコンピュータ30の動作フローを示す図である。 本実施形態に係る表示部60に表示されるメイン画面の一例である。 本実施形態に係る表示部60に表示されるメイン画面における、最適化設定テーブルの一例である。 本実施形態に係るパワーオンの最適化アルゴリズムの一例を説明するグラフである。 本実施形態に係る表示部60に表示される、パワーオンの最適化アルゴリズムに関する設定ダイアログ画面の一例である。 本実施形態に係るパワーオンの最適化アルゴリズムの一例を説明するグラフである。 本実施形態に係るパワーオンの最適化アルゴリズムの一例を説明するグラフである。 本実施形態に係る不要な待ち時間の削除アルゴリズムの一例を説明するグラフである。 本実施形態に係る表示部60に表示される、待ち時間の最適化アルゴリズムに関する設定ダイアログ画面の一例である。 本実施形態に係る待ち時間の最適化アルゴリズムの一例におけるスクリーニング探索を説明する図である。 本実施形態に係る待ち時間の最適化アルゴリズムの一例である遺伝的アルゴリズムを説明する図である。 本実施形態に係るコンピュータ30の動作フローを示す図である。 本実施形態に係るコンピュータ2200の構成の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験システム1の構成を示す図である。試験システム1は、被試験デバイス(DUT10)と、DUT10を試験する試験装置20と、専用又は汎用の通信ネットワークを介して有線又は無線で試験装置20に接続されたコンピュータ30とを備える。試験システム1は、試験装置20をDUT10に接続するパフォーマンスボード(PB)を更に備えてもよい。
DUT10は、SOC(System on Chip)であってもよく、メモリであってもよい。DUT10は、一例として、PCIe等の高速インターフェース(IF)や、光IFを有するデバイスなどであってもよい。試験システム1において、DUT10は複数あってもよい。
試験装置20は、有線でDUT10に接続され、試験信号をDUT10に与え、当該試験信号に応じてDUT10から出力された応答信号をコンピュータ30に出力する。試験装置20は、一例として半導体試験装置であって、パターン発生器、タイミング発生器、波形生成器、ドライバ、レベルコンパレータ、タイミングコンパレータなどを有してもよい。パターン発生器は、一例として、DUT10に与える試験信号の波形を指定する試験パターン、および、試験信号を与えたことに応じてDUT10から出力されるべき応答信号の期待値を表わす試験パターンを発生する。また、パターン発生器は、一例として、試験信号の波形変化(エッジ)のタイミングおよび応答信号と期待値との比較タイミングを表わすタイミング情報を発生してもよい。タイミング発生器は、パターン発生器から受け取ったタイミング情報に基づき、DUT10との間で信号を授受するタイミングを指定するタイミング信号を発生する。波形成形器は、一例として、タイミング発生器から与えられたタイミング信号を基準として、試験パターンを成形した試験信号を生成する。ドライバは、一例として、波形成形器により生成された試験信号をDUT10に供給する。レベルコンパレータは、一例として、試験信号に応じてDUT10から出力された応答信号を受け取り、受け取った応答信号のレベルに応じた論理値を表す論理値信号を出力する。タイミングコンパレータは、一例として、レベルコンパレータが出力した論理値信号により表された論理値を、タイミング発生器から与えられたタイミング信号のタイミングで取り込む。DUT10および試験装置20の間には、DUT10に対して電力を供給するためのリレーが設けられており、リレーをオープンおよびクローズすることにより、DUT10のパワーがオフおよびオンする。
コンピュータ30は、装置の一例であり、試験システム1のユーザインタフェースとして使用されてもよく、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置であってもよく、パーソナルコンピュータの他に、例えばノートブック・コンピュータやラップトップ・コンピュータであってもよい。なお、コンピュータ30は、試験装置20と一体的であってもよく、すなわち、試験装置20のテストコントローラの機能として実装されてもよい。
コンピュータ30は、試験装置20によって少なくとも1つのDUT10を試験するための試験フローを作成可能な試験ツールが予めインストールされている。コンピュータ30は、一例として、試験装置20によって、1つのDUT10を連続的に試験してもよく、複数のDUT10を順に、連続的に試験してもよい。本実施形態に係るコンピュータ30は、制御部40と、格納部50と、表示部60とを有する。コンピュータ30は、複数の種類のDUT10を試験する場合においては、1つの制御部40に代えて、DUT10の種類毎の制御部40を複数有してもよい。
コンピュータ30は、試験ツールを使用することによって、動的な解析により、DUT10の試験における不要な操作または命令の除去や新たな操作または命令の追加などを行って、試験時間を短縮する変更を加えた試験を生成可能とする。以降の説明において、このように時間短縮する対象の試験を対象試験と呼ぶ場合があり、時間短縮する変更を加えた試験であって対象試験と入れ替えることが決定されていない試験を変更試験候補と呼ぶ場合があり、時間短縮する変更を加えた試験であって対象試験と入れ替えることが決定された試験を変更試験と呼ぶ場合がある。
コンピュータ30は、上記の試験ツールを使用する条件として、以下の(1)~(5)の全てを満たす環境で使用することを定めてもよい。(1)コンピュータ30、試験装置20およびDUT10が接続されていること。(2)試験を繰り返して実行できること。(3)対象試験によるDUT10の対象試験結果が合格基準を満たすこと、すなわちPass(合格)すること。(4)対象試験によるDUT10の対象試験結果におけるBinが対象試験を繰り返し実行しても変化しないこと。(5)試験の実行のみで試験が完結すること(例えば、試験を開始する前に温度制御する場合は本条件を満たさないものとしてもよい)。上記のBinは、試験結果の分類を示すものであり、一例として、Pass(合格)という試験結果を、DUT10の一例であるCPUの性能別に更に分類するのに用いる複数の値であってもよい。Binは、ユーザによって指定されてもよい。
本実施形態に係る制御部40は、生成部41と、試験処理部43と、通信部44と、比較部45と、判定部47と、決定部49とを含む。制御部40は、本明細書で説明されるプログラムを実行することにより以下に示す各部として機能する。
本実施形態に係る生成部41は、DUT10を試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する。本実施形態に係る生成部41は、DUT10を試験するための対象試験における、最適化対象となるパラメータに対して、時間短縮アルゴリズムを実行することにより、当該パラメータを初期値から自動的に変更する。これにより、生成部41は、対象試験に対して試験の実行時間を短縮する変更を加えた変更試験候補を生成する。生成部41は、ユーザによって表示部60から対象試験フローの設定情報が入力されると、入力された設定情報に応じた対象試験を生成し、試験処理部43に出力する。ただし、生成部41は、一例として、対象試験における複数の処理のうち、ユーザによって指定された処理に対しては変更を加えない。また、生成部41は、生成した変更試験候補を試験処理部43に出力する。なお、上記の時間短縮アルゴリズムを実行するためのデータなどは予め格納部50に格納されており、生成部41は格納部50を参照することで、これらのデータを読み出す。
本実施形態に係る試験処理部43は、生成部41から対象試験を入力されると、通信部44を介し、試験装置20に対して、DUT10の対象試験を実行させる。また、試験処理部43は、通信部44から対象試験結果を入力されると、格納部50に格納する。また、試験処理部43は、生成部41から変更試験候補を入力されると、通信部44を介し、試験装置20に対して、DUT10の変更試験候補を実行させる。また、試験処理部43は、通信部44から変更試験結果を入力されると、格納部50に格納すると共に、対象試験結果および変更試験結果を比較する指令を比較部45に出力する。
本実施形態に係る通信部44は、試験装置20との間で通信する。通信部44は、試験処理部43から入力された対象試験を試験装置20へ送信し、試験装置20から、対象試験によるDUT10の対象試験結果を受信すると、受信した対象試験結果を試験処理部43に出力する。また、通信部44は、試験処理部43から入力された変更試験候補を試験装置20へ送信し、試験装置20から、変更試験候補によるDUT10の変更試験結果を受信すると、受信した変更試験結果を試験処理部43に出力する。
比較部45は、試験処理部43から上記の指令を入力されると、格納部50から、変更試験候補によるDUT10の変更試験結果、および、対象試験による被試験デバイスの対象試験結果を読み出し、両試験結果を比較する。比較部45は、上記の比較の結果を判定部47に出力する。本実施形態に係る比較部45は、一例として、上記の変更試験結果と上記の対象試験結果とが一致するか否かを判定してもよく、また、対象試験結果に対する変更試験結果の変化量を算出してもよい。
本実施形態に係る比較部45は、一例として、DUT10の変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、DUT10の対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較してもよい。一例として、比較部45は、統計値における複数の測定値の分布を示す指標である工程能力指数を利用し、上記の変更統計値の工程能力指数、および、上記の対象統計値の工程能力指数をそれぞれ算出し、一例として両工程能力指数の一致度合いを確認したり対象統計値の工程能力指数に対する変更統計値の工程能力指数の変化量を算出したりすることによって、両工程能力指数を互いに比較してもよい。なお、試験システム1が複数のDUT10を含む場合、各工程能力指数の算出および相互比較は、DUT10ごとに行ってもよく、複数のDUT10をまとめて行ってもよい。
ここで、工程能力指数とは、管理状態にある工程において、その工程の持つ品質達成能力である工程能力を数値化したものである。工程能力指数は、複数回の測定によって得られた複数の測定値がどのような分布になっているかを示す指標となる場合があり、CpまたはCpkで表される。CpまたはCpkは、統計値のバラつきの大きさに反比例し、統計値のバラつきが無いほど高い数値となる。CpまたはCpkは更に、予め設定される上限値および下限値で定義される範囲に対して複数の測定値の分布の分散または標準偏差が大きいほど低い数値となる。
また、一例として、本実施形態に係る比較部45は、上記の対象統計値の工程能力指数が満たす基準と、上記の変更統計値の工程能力指数とを比較することにより、間接的に、変更試験候補によるDUT10の変更試験結果、および、対象試験によるDUT10の対象試験結果を比較してもよい。上記の基準は、ユーザによって指定されてもよく、例えば1.33という、工程能力指数の標準的な指標値が指定されてもよい。
本実施形態に係る比較部45はまた、上記の変更試験結果の分類を示す第1のBinを、上記の対象試験結果の分類を示す第2のBinと比較してもよい。例えば、比較部45による比較の結果として、上記の第1のBinが第2のBinと異なっていた場合、対象試験を変更試験候補に変更したことによってCPUの性能が変わってしまったと判断し、当該変更試験候補が不適切であると判断できる。
判定部47は、比較部45による比較結果に基づいて、対象試験を変更試験候補で代用可能か否かを判定する。本実施形態に係る判定部47は、変更試験候補によるDUT10の変更試験結果、および、対象試験によるDUT10の対象試験結果を比較した比較結果を比較部45から入力されたことに応じて、当該比較結果に基づき、対象試験を変更試験候補で代用可能か否かを判定する。判定部47は、上記の判定結果を決定部49に出力する。
本実施形態に係る判定部47は、一例として、上記の比較結果を比較部45から入力されたことに応じて、格納部50に格納されている合格基準を参照し、比較結果が合格基準を満たすか否かを判定する。一例として、判定部47は、上記の変更試験結果と上記の対象試験結果との差異が合格基準を満たす場合、例えば、変更試験結果が対象試験結果と一致する場合や、対象試験結果に対する変更試験結果の変化量が予め定められた範囲内の場合などに、対象試験を変更試験候補で代用可能であると判定してもよい。また、例えば、判定部47は、上述した工程能力指数を利用し、上記の対象統計値の工程能力指数が満たす合格基準を、上記の変更統計値の工程能力指数が満たす場合に、対象試験を変更試験候補で代用可能であると判定してもよい。これらのより具体的な一例として、判定部47は、対象試験結果における工程能力指数に対する、変更試験結果における工程能力指数の変化量が0.1以内である場合に、対象試験を変更試験候補で代用可能であると判定してもよい。また、他の具体的な一例として、判定部47は、対象試験結果における工程能力指数が満たす合格基準、例えば工程能力指数≧1.33という基準を、変更試験結果における工程能力指数が満たす場合に、対象試験を変更試験候補で代用可能であると判定してもよい。
また、本実施形態に係る判定部47は、上記の比較結果を比較部45から入力されたことに応じて、上記の変更試験結果の分類を示す第1のBinが、上記の対象試験結果の分類を示す第2のBinと同一であることが比較結果に示されている場合に、対象試験を変更試験候補で代用可能であると判定してもよい。
本実施形態に係る決定部49は、判定部47から判定結果を入力されたことに応じて、生成部41により更なる変更試験候補を生成するか否かを決定する。例えば、決定部49は、ユーザによって入力された変更試験フローの設定情報に基づき又は特定のアルゴリズムに基づいて導出した、対象試験に対して試験の実行時間を短縮する全ての変更パターンを使用したか否かに応じて、更なる変更試験候補を生成するか否かを決定してもよい。
本実施形態に係る決定部49は、生成部41により更なる変更試験候補を生成すると決定した場合、生成部41に指令を出力し、上述した一連の流れを繰り返させる。本実施形態に係る決定部49は、各変更試験結果および判定部47による判定結果を表示部60に出力して表示させると共に、各変更試験結果、判定結果などを格納部50に格納する。
決定部49はまた、生成部41によって生成された複数の変更試験候補のうち、判定部47によって対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる変更試験候補を対象試験の代わりの変更試験として決定する。本実施形態に係る決定部49は、格納部50に格納されている、合格基準を満たす複数の変更試験候補による複数の変更試験結果を参照することにより、実行時間が最小となる変更試験候補を、対象試験の代わりの変更試験として決定し、決定した変更試験の情報を表示部60に出力する。なお、決定部49は、生成部41によって生成された複数の変更試験候補のうち、判定部47によって対象試験を代用可能であると判定された変更試験候補の実行時間が予め定められた目標時間以下となったことを条件として、上述した一連の流れを繰り返させることを終了し、当該条件を満たす変更試験候補を対象試験の代わりの変更試験として決定してもよい。当該目標時間は、一例として、ユーザによって指定され、ユーザによる指定方法の詳細は図4を用いて後述する。
表示部60は、一例として、コンピュータ30のグラフィカルユーザインターフェース(GUI)であって、ユーザがGUIを介して試験フローの内容を設定(プログラミング)することができる。上述したように、本実施形態に係る比較部45が、上記の対象統計値の工程能力指数が満たす基準と、上記の変更統計値の工程能力指数とを比較する場合、表示部60は、ユーザに対して、上記の対象統計値の工程能力指数を示して、当該基準を指定させるための画面を表示してもよい。
図2は、本実施形態に係るGUIを説明する図である。GUIには、変更試験候補に含まれる試験シーケンスのグラフが示され、当該グラフの横軸は時間軸であり、試験シーケンスに従って試験装置20およびコンピュータ30が実行する複数の処理の要素が、時間軸に平行に配されたタイミングチャート上に位置している。当該処理の要素の一例として、四角いボックス内にfxが示された要素が示されており、要素fxの処理を実行すると、ユーザが期待するテキスト形式の任意の関数の演算を実行する。一例として、各要素は、ユーザによって任意にタイミングチャート上に配されることができ、各要素をクリックすると中身をプログラミングでき、各要素間の距離を各要素の処理の実行時間間隔とすることができ、当該実行時間間隔をタイミングチャート上に表示することができる。また、この場合において、一例として、予め当該実行時間間隔が指定されている場合には、各要素は順序だけを守って適当にタイミングチャート上に配されたとしても、当該指定時間に応じた位置に移動することができてもよい。また、タイミングチャート上に配された各要素の処理の実行時間間隔について、特定の処理間の実行時間間隔のみをユーザ指定の時間間隔にして、他の処理間の実行時間間隔を固定間隔、例えば5msにすることができてもよい。なお、セトリング時間など、DUT10の電源をオンにしてから測定を開始するまでの時間がテストルールによって定められている場合には、当該時間の調整は不可能とされてもよい。
図3は、本実施形態に係るコンピュータ30の動作フローを示す図である。当該フローは、一例として、コンピュータ30にインストールされている試験ツールが起動することにより開始する。
コンピュータ30は、DUT10を試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する(ステップS101)。ステップS101において、コンピュータ30は、一例として、変更試験候補を生成するための情報入力画面をGUI上に表示し、ユーザに上記の設定情報を入力させ、当該設定情報に基づいて変更試験候補を生成する。
本実施形態に係るコンピュータ30は、生成部41によって、一例として、DUT10を試験するための対象試験における、最適化対象となるパラメータに対して、自動パワーオフの最適化、パワーオンの最適化、待ち時間の削除、または、待ち時間の最適化といった時間短縮アルゴリズムを実行することにより、当該パラメータを初期値から自動的に変更する。
自動パワーオフの最適化は、一例として、不要な自動パワーオフを無効にすることを含む。また、パワーオンの最適化は、一例として、対象試験において、リレーをクローズする処理とパワーオンする処理とを一緒に、複数の出力チャンネル間で、又は、単一の出力チャンネルで、順に実行している場合に、各処理を分離し、複数の出力チャンネル間でリレーをクローズする複数の処理を並列して実行すること、又は、単一の出力チャンネルでリレーをクローズする複数の処理の回数を削減し、リレーをクローズした状態でパワーオンする処理およびパワーオフする処理を繰り返し実行することを含む。また、待ち時間の削除は、一例として、不要な時間間隔を削除することを含む。また、待ち時間の最適化は、一例として、時間間隔を最適に削減することを含む。
コンピュータ30は、試験装置20に対してDUT10の対象試験を実行させて対象試験結果を取得した後、試験装置20に対して、DUT10の変更試験候補を実行させる(ステップS103)。ステップS103において、コンピュータ30は、一例として、上記の設定情報に基づき又は特定のアルゴリズムに基づき、試験装置20に対して、各DUT10の変更試験候補を、統計的に試験結果に影響が出ないと判断可能な回数、例えば100回繰り返し実行させる。
コンピュータ30は、試験装置20から受信した、変更試験候補によるDUT10の変更試験結果、および、予め取得してある、対象試験によるDUT10の対象試験結果を比較する(ステップS105)。ステップS105において、コンピュータ30は、一例として、DUT10の変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、DUT10の対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較する。
ステップS105では、コンピュータ30は、変更統計値の工程能力指数、および、対象統計値の工程能力指数を算出し、互いに比較してもよい。自動パワーオフの最適化、パワーオンの最適化および待ち時間の削除といった時間短縮アルゴリズムでは、試験結果に影響を及ぼす可能性は低く、一方で、待ち時間の最適化アルゴリズムでは、対象試験に含まれる複数の処理のセトリング時間を調整するので、試験結果に微妙な影響を及ぼして工程能力指数を変化させる可能性が高い。また、異なる観点として、工程能力指数の比較を行う前に工程能力指数に関する多くの値をユーザが設定することでユーザビリティが低くなる場合がある。工程能力指数の比較を行う前にユーザにより設定される値の一例は、試験項目ごとの工程能力指数である。試験項目ごとに必要な工程能力指数は異なる可能性があり、規模の大きいプログラムでは試験項目数が非常に多くなるため、ユーザが工程能力指数を設定する手間は多大となる。これらの観点から、コンピュータ30は、これらの時間短縮アルゴリズムのうち、待ち時間の最適化アルゴリズムを実行した変更試験結果に対してのみ、工程能力指数の比較を適用することが好ましい。
コンピュータ30は、ステップS105の比較段階による比較結果に基づいて、対象試験を変更試験候補で代用可能か否かを判定する(ステップS107)。ステップS105において、コンピュータ30は、一例として、上記の変更試験結果と上記の対象試験結果との差異が合格基準を満たす場合、例えば変更試験結果が対象試験結果と一致する場合に、対象試験を変更試験候補で代用可能であると判定する。
コンピュータ30は、更なる変更試験候補を生成するか否かを決定する(ステップS109)。ステップS109において、コンピュータ30は、一例として、ユーザによって入力された設定情報に基づき又は特定のアルゴリズムに基づいて導出した、対象試験に対して試験の実行時間を短縮する全ての変更パターンを使用したか否かに応じて、更なる変更試験候補を生成するか否かを決定する。
ステップS109において、コンピュータ30は、更なる変更試験候補を生成すると決定した場合(ステップS109:Yes)、ステップS101に戻り、ステップS101からステップS109を繰り返す。ただし、当該繰り返しにおいて、ステップS103における、試験装置20に対してDUT10の対象試験を実行させて対象試験結果を取得することは省略してもよい。また、ステップS109:Yesの場合に、本実施形態に係るコンピュータ30は、一例として、GUI上に変更試験結果およびステップS107の判定結果を表示し、変更試験結果、判定結果などを格納部50に格納する。
ステップS109において、コンピュータ30は、更なる変更試験候補を生成しないと決定した場合(ステップS109:No)、複数の変更試験候補のうち、対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる変更試験候補を対象試験の代わりの変更試験として決定し(ステップS111)、GUI上に決定した変更試験の情報を表示して、当該フローは終了する。なお、ステップS109において、コンピュータ30は、複数の変更試験候補のうち対象試験を代用可能であると判定された変更試験候補の実行時間が予め定められた目標時間以下となったか否かを判断することによって、更なる変更試験候補を生成するか否かを決定してもよい。この場合、決定部49は、当該変更試験候補の実行時間が目標時間以下となったと決定した場合に、更なる変更試験候補を生成しないと決定し(ステップS109:No)、ステップS111において、実行時間が目標時間以下となった当該変更試験候補を対象試験の代わりの変更試験として決定してもよい。
上記のフローにおいて、一例として、本実施形態に係る生成部41は、ステップS107において、判定部47により上記の差異が合格基準を満たすと判定されたことに応じて、ステップS109で決定部49が更なる変更試験候補を生成すると決定した場合に(ステップS109:Yes)、変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成してもよい。また、一例として、本実施形態に係る生成部41は、ステップS107において、判定部47により、上述した変更試験結果の分類を示す第1のBinが、対象試験結果の分類を示す第2のBinと同一であると判定されたことに応じて、ステップS109で決定部49が更なる変更試験候補を生成すると決定した場合に(ステップS109:Yes)、変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成してもよい。
なお、上記のフローにおける各ステップの詳細は、コンピュータ30が実行する時間短縮アルゴリズム等によって変更される場合がある。例えば、上述した通り、待ち時間の最適化アルゴリズムを実行した変更試験結果に対しては、ステップS105において、対象試験によるDUT10の対象試験結果および変更試験候補によるDUT10の変更試験結果のそれぞれの工程能力指数の比較を行うことが好ましい。
このように、コンピュータ30は、DUT10の対象試験を解析し、冗長な部分を短縮したり削除したりすることによって、変更試験候補を生成する。コンピュータ30は、変更試験候補によって実際にDUT10の試験を実行する。そして、コンピュータ30は、冗長な部分を短縮等する前の対象試験による試験結果と同じ試験結果を変更試験候補から得られた場合に、冗長な部分を短縮等したことによって試験結果に悪影響が及んでいないと判断し、当該変更試験候補に対して更に冗長な部分を短縮等した、更なる変更試験候補を生成する。このように、コンピュータ30は、試験を動的に最適化することにより、試験時間を短縮する。これにより、コンピュータ30は、論理的に確証が持てる項目だけでなく、論理的に確証が持てない項目におけるアナログ値、例えば時間軸を調整して試行錯誤することで、論理的に確証が持てない項目も改善することができる。
図4は、本実施形態に係る表示部60に表示されるメイン画面の一例である。メイン画面の説明を目的として、メイン画面上の複数のエリアを枠線で区切り、各エリアを(1)~(7)の矢印で指している。メイン画面は、一例として、上記のステップS101で用いられる。
エリア(1)には、スタートボタンおよびストップボタンが示されている。ユーザによりスタートボタンがクリックされると、対象試験の最適化を実行開始する。ユーザによりストップボタンがクリックされると、実行中の変更試験候補が終了するのを待ってから停止する。
エリア(2)には、対象試験の選択ボタンが示されている。ユーザにより選択ボタンがクリックされると、プルダウンメニューが表示され、ユーザにより複数の対象試験の中から1つの対象試験が選択される。
エリア(3)には、反復実行する回数の選択ボタンと、反復実行される変更試験候補間の待ち時間を入力するフィールドとを含む反復実行設定エリアが示されている。ユーザにより選択ボタンがクリックされると、プルダウンメニューが表示され、ユーザによりプルダウンメニュー内の複数の反復実行する回数の一覧の中から1つの反復実行する回数が選択される。プルダウンメニュー内の複数の反復実行する回数の一覧には、一例として、10、20、30、…90、100の選択肢が含まれる。なお、選択ボタンの横における、反復実行する回数を表示するフィールドは、ユーザにより1以上の整数を直接入力されてもよい。反復実行される変更試験候補間の待ち時間を入力するフィールドには、初期値として100msが設定されており、ユーザによって、反復実行される変更試験候補間の待ち時間を[ms]単位で入力される。
エリア(4)には、オプションボタンが示されている。ユーザによりオプションボタンがクリックされると、オプションダイアログが開かれ、オプションダイアログ上には、一例として、対象試験を最適化するときの目標時間を設定するか否かを指定するためのチェックボックスと、対象試験を最適化するときの目標時間の選択ボタンとが示され、チェックボックスにチェックが入っている場合、変更試験候補の実行時間が、選択ボタンで選択された目標時間以下になったことを条件として、最適化を終了する。すなわち、ユーザにより目標時間が設定されてチェックボックスにチェックが入っている場合、目標時間までは試験の実行時間を短縮するが、それ以上は短縮しない。なお、目標時間は、対象試験ごとに設定されてもよい。また、当該試験ツールは、同様の機能として、一連の対象試験における時間軸上の特定の範囲については目標時間を設定し、他の範囲については目標時間を設定しないよう、ユーザにより選択的に入力される機能を有していてもよい。
エリア(5)には、最適化設定テーブルが示されている。詳細については、図5において後述する。
エリア(6)には、実績テキスト表示エリアと実績グラフ表示エリアとクリアボタンとを含むログ表示エリアが示されている。実績テキスト表示エリアには、DUT10の変更試験候補を実行したことによって出力される実行時間のログや、どのような処理(イベント)が最適化されたのかを示す結果(ログ)などがテキスト形式で、反復実行した回数分だけ表示される。実績グラフ表示エリアには、ログ表示エリアに表示される複数の実行時間が折れ線グラフで表示される。当該動作は、一例として、上記のステップS103に含まれる。グラフの縦軸は、変更試験候補の実行時間を[ms]単位で示し、横軸は、最適化の開始から終了までの時間を示す。なお、実績グラフ表示エリアには、時間短縮アルゴリズムの種類、例えば自動パワーオフの最適化、パワーオンの最適化、不要な待ち時間の削除および待ち時間の最適化の4つのアルゴリズムごとに異なる色で折れ線グラフが示されてもよい。クリアボタンは×印で示され、ユーザによりクリックされると、ログ表示エリアおよび実績グラフ表示エリアのそれぞれの表示が削除(クリア)される。
エリア(7)には、進捗バーが示されている。進捗バーには、一例として、DUT10の変更試験候補が終了したことを示す文字「Done」や、パワーオンの最適化の進捗が50%であることを示す文字「Running-Power On Optimization(50.0%)」などが表示されてもよい。
図5は、本実施形態に係る表示部60に表示されるメイン画面における、最適化設定テーブルの一例である。最適化設定テーブルは7行×6列のマトリクスで示され、最適化設定テーブルの説明を目的として、各列を(1)~(6)の矢印で指している。当該最適化設定テーブルは、一例として、上記のステップS101で用いられる。
列(1)には、シーケンス名称一覧が示され、一例として、図4のメイン画面上のエリア(2)で選択された対象試験に登録されている複数の試験シーケンスの一覧が表示される。なお、当該試験ツールは、対象試験に登録されている複数の試験シーケンスをEnableに設定して実行するようユーザにより選択入力される機能(Flow Editor)を有していてもよく、この場合、シーケンス名称一覧には、Enableに設定された試験シーケンスのみが表示されてもよい。ただし、同一の試験シーケンスが複数指定されている場合には、2つ目以降の試験シーケンス名称を表示しなくてもよい。
また、また、列(1)の1行目には、円弧状の2つの矢印により示されるリフレッシュボタンが配され、ユーザによりクリックされると、上記のFlow Editorで行った変更をテーブルに反映させる。また、リフレッシュボタンがクリックされた場合、既存の試験シーケンスに対する時間短縮アルゴリズムの設定状態は保存され、実行時間はクリアされてもよい。また、列(1)の各シーケンス名称の横には、列(3)~(6)の各試験シーケンスにおいて全ての時間短縮アルゴリズムを実行するか否かを一括して選択および解除するための行一括選択ボタンおよび行一括解除ボタンが配されている。
列(2)には、測定された試験の実行時間が[ms]単位で示されている。列(2)の2行目には、複数のシーケンスの実行時間を合計した、対象試験の実行時間が表示される。また、当該実行時間の横には、時計の絵により示される実行時間測定ボタンが配され、ユーザによりクリックされると、対象試験が実行される。なお、実行時間測定ボタンをクリックされた後に、図4のメイン画面上のエリア(1)に示されるストップボタンがクリックされた場合、対象試験の実行を停止する。
また、列(2)の3~7行目には、各試験シーケンスの実行時間が表示され、当該実行時間の横には、括弧書きで、2行目に表示される対象試験の実行時間に対する当該実行時間の比率が[%]単位で表示される。なお、各試験シーケンスの実行時間は、図4のメイン画面上のエリア(3)に示される反復実行設定エリアで設定された反復実行する回数による平均値であり、同一の試験シーケンスが複数回実行された場合は、それらの積算値が表示されてもよい。
列(3)~(6)には順に、自動パワーオフの最適化、パワーオンの最適化、待ち時間の削除、および、待ち時間の最適化のそれぞれを適用するか否かを選択するためのチェックボックスが、各試験シーケンスが示される3~7行目のそれぞれに配されており、ユーザは、これら4つの時間短縮アルゴリズムを適用するか否かを試験シーケンスごとに個別に設定することができる。換言すると、ユーザは、各時間短縮アルゴリズムによって試験の実行時間を短縮する変更を加えたくないものを、試験シーケンスごとに指定できる。なお、一例として、初期状態では、自動パワーオフの最適化、パワーオンの最適化および待ち時間の削除の3つの時間短縮アルゴリズムについて、全ての試験シーケンス行のチェックボックスにチェックが入っており、待ち時間の最適化アルゴリズムについては、何れの試験シーケンス行のチェックボックスにもチェックは入っていない。
列(3)~(6)のそれぞれの2行目には、全ての試験シーケンスにおいて各時間短縮アルゴリズムを実行するか否かを一括して選択および解除するための列一括選択ボタンおよび列一括解除ボタンが配されている。また、列(4)および列(6)のそれぞれの2行目には更に、歯車の絵により示されるセットアップボタンが配され、ユーザによりクリックされると、それぞれの時間短縮アルゴリズムの設定ダイアログを表示する。
上述した自動パワーオフの最適化アルゴリズムに関して、自動パワーオフ処理とは、一例として、DUT10の対象試験に含まれる複数の試験シーケンスのそれぞれに予め設定されている、試験シーケンスが1つ終了する度にDUT10の電源を自動的にオフにする処理である。自動パワーオフ処理は、一例として、初期状態では各試験シーケンスが終了する度にDUT10に対して実行するよう設定されているが、ユーザが、DUT10の内部状態をリセットした状態でDUT10を試験したい場合や、電源起動直後のDUT10の動向を確認したい場合などには、ユーザによって意図的に実行するよう設定される場合もある。なお、コンピュータ30は、一例として、試験装置20に対し、電源ピンからDUT10に対して供給している電力を停止させることにより、DUT10の電源をオフにしてもよい。
本実施形態に係る生成部41は、一例として、上記の自動パワーオフ処理を無効にすることを含む自動パワーオフの最適化アルゴリズムを対象試験に適用することによって、試験の実行時間を短縮する。より具体的には、生成部41は、対象試験の試験シーケンスに対して自動パワーオフの最適化アルゴリズムを適用し、当該試験シーケンスが終了した後に、DUT10のそれぞれの電源をオンにしたまま次の試験シーケンスを開始させることによって、DUT10に電力を供給するためのリレーをオープン及びクローズするのに要する時間、及び、DUT10の電源をオンオフするのに要する時間を省略し、対象試験の実行時間を短縮する。また、この場合における本実施形態に係る判定部47は、対象試験に対して自動パワーオフの最適化アルゴリズムを適用することで生成された変更試験候補をDUT10において実行することで取得された変更試験結果に悪影響があるか否かを判定する。より具体的には、判定部47は、一例として、DUT10に対して当該変更試験候補を反復実行しても、DUT10からの変更試験結果において、Passであること及びBinが変更前と変わらないことが示されている場合に、変更試験結果に悪影響が無かったと判定し、上記の自動パワーオフ処理は不要であると判定する。
図6は、本実施形態に係るパワーオンの最適化アルゴリズムの一例を説明するグラフである。図6の上側には、パワーオンの最適化アルゴリズムによって試験の実行時間を短縮する変更を加える前のグラフを示し、図6の下側には、当該変更を加えた後のグラフを示す。各グラフの横軸は時間軸であり、各グラフには上から順に、対象試験の出力チャンネル1、出力チャンネル2および出力チャンネル3を示す。
本実施形態に係る生成部41は、一例として、対象試験における、DUT10に電力を供給するためのリレーをクローズする複数の処理を並行に実行するように設定することを含むパワーオンの最適化アルゴリズムを対象試験に適用することによって、試験の実行時間を短縮する。より具体的には、生成部41は、対象試験に対してパワーオンの最適化アルゴリズムを適用し、対象試験におけるリレーをクローズする処理とパワーオンする処理とを分離し、対象試験の複数の出力チャンネル間でリレーをクローズする複数の処理を並列して実行することによって、1つの出力チャンネルにおけるリレーをクローズする処理を他の出力チャンネルにおけるパワーオンする処理が完了するまで開始せずに待機している時間を省略し、対象試験の実行時間を短縮する。これに代えて、生成部41は、一例として、対象試験においてリレーをクローズした状態でDUT10の電源をオンにする処理およびオフにする処理を繰り返し実行するように設定することを含むパワーオンの最適化アルゴリズムを対象試験に適用することによって、試験の実行時間を短縮してもよい。より具体的には、生成部41は、対象試験に対してパワーオンの最適化アルゴリズムを適用し、対象試験におけるリレーをクローズする処理とパワーオンする処理とを分離し、対象試験の単一チャンネルでリレーをクローズする複数の処理の回数を削減し、リレーをクローズした状態でパワーオンする処理およびパワーオフする処理を繰り返し実行することによって、リレーをクローズする処理およびリレーをオープンする処理を実行する時間、すなわちリレーをクローズするのに必要な時間およびリレーをオープンするのに必要な時間を省略し、対象試験の実行時間を短縮してもよい。ただし、何れの場合にも、パワーオンの最適化アルゴリズムは、複数の出力チャンネル間における、又は、単一の出力チャンネルにおける、ユーザ指定のパワーオンする処理の順番がある場合には、当該順番を順守することを条件とする。以降のパワーオンの最適化アルゴリズムに関する説明においても、当該条件は満たされるものとし、説明を省略する。また、生成部41は、一例として、対象試験におけるリレーをクローズする複数の処理のうち、ユーザによって指定された処理に対しては、パワーオンの最適化アルゴリズムによる変更を加えない。
図6の上側における変更前のグラフでは、時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、時刻t2に、当該処理が終了し、時刻t3に、出力チャンネル1のパワーオンする処理が実行されると共に出力チャンネル2のリレーをクローズする処理が開始され、以降、時刻t3から時刻t7までの間に、出力チャンネル2および出力チャンネル3で同様の処理が繰り返される。
図6の上側における変更前のグラフに示すように、パワーオンの最適化アルゴリズムを適用する前の対象試験においては、複数の出力チャンネルのそれぞれにおけるリレーをクローズする処理およびパワーオンする処理は一体的なパワーオンイベントである。ユーザがGUIのタイミングチャート上でパワーオンイベントの要素を配置すると、自動的にインターバルが設定される。複数の出力チャンネル間で当該パワーオンイベントが連続で指定されている場合は、前の出力チャンネルにおけるパワーオンイベント中の、リレーをクローズするのに必要な時間であるリレークローズ期間を待ってから、次の出力チャンネルにおけるパワーオンイベントを開始するように、シーケンシャルに複数のパワーオンイベントを実行する。
一方で、図6の下側における変更後のグラフでは、時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、時刻t2に、出力チャンネル2のリレーをクローズする処理が開始され、時刻t3に、出力チャンネル3のリレーをクローズする処理が開始される。そして、時刻t4に、出力チャンネル1のリレーをクローズする処理が終了し、時刻t5に、出力チャンネル1のパワーオンする処理が実行され、時刻t6に、出力チャンネル2のリレーをクローズする処理が終了し、時刻t7に、出力チャンネル2のパワーオンする処理が実行され、時刻t8に、出力チャンネル3のリレーをクローズする処理が終了し、時刻t9に、出力チャンネル3のパワーオンする処理が実行される。
また、この場合における本実施形態に係る判定部47は、対象試験に対してパワーオンの最適化アルゴリズムを適用することで生成された変更試験候補をDUT10において実行することで取得された変更試験結果に悪影響があるか否かを判定する。より具体的には、判定部47は、一例として、DUT10に対して当該変更試験候補を反復実行しても、DUT10からの変更試験結果において、Passであること及びBinが変更前と変わらないことが示されている場合に、変更試験結果に悪影響が無かったと判定し、当該パワーオンの最適化が有効であると判定する。以降における、対象試験に対してパワーオンの最適化アルゴリズムを適用した場合についても同様とし、説明を省略する。
なお、パワーオンの最適化アルゴリズムは、一例として、対象試験に6つの出力チャンネルが含まれ、そのうち3つの出力チャンネルにおけるパワーオンイベントのタイミングと、他の3つの出力チャンネルにおけるパワーオンイベントのタイミングが時間的に離れている場合に、先の3つの出力チャンネル間でリレーをクローズする複数の処理を並列して実行することと、後の3つの出力チャンネル間でリレーをクローズする複数の処理を並列して実行することとを、別に独立して設定してもよい。また、パワーオンの最適化アルゴリズムは、一例として、対象試験に3つの出力チャンネルが含まれ、そのうち2つの出力チャンネル間だけでリレーをクローズする複数の処理を並列して実行するよう設定してもよい。
図7は、本実施形態に係る表示部60に表示される、パワーオンの最適化アルゴリズムに関する設定ダイアログ画面の一例である。図7の左側の[A]には、図4のメイン画面上のエリア(5)における最適化設定テーブルにおいて、パワーオンの最適化の列に配されたセットアップボタンがクリックされることによって開かれる画面を示し、図7の右側の[B]には、ユーザの入力によって[A]の画面から遷移した状態の画面を示す。[A]の画面の説明を目的として、[A]の画面上の複数のエリアを枠線で区切り、各エリアを(1)~(2)の矢印で指している。同様に、[B]の画面の説明を目的として、[B]の画面上の複数のエリアを枠線で区切り、各エリアを(1)~(4)の矢印で指している。
[A]の画面において、エリア(1)には、リレーをクローズする処理を並列して実行する指定をユーザが行うためのチェックボックスが示され、エリア(2)には、リレーをクローズする処理と並列して実行してもよい他の1又は複数の処理の種類を個別に指定可能とする高度な指定をユーザが行うためのチェックボックス等が示されている。
[B]の画面において、エリア(1)には、上記の高度な指定をユーザが行うためのチェックボックスが示され、エリア(2)には、エリア(1)のチェックボックスにチェックが入った場合に有効になる、上記の他の処理を選択するためのフィールドが示されている。図示の状態では、「User Function」のチェックボックスのみにチェックが入っている。また、エリア(3)には、エリア(2)に列挙された全ての処理を一括して選択する一括選択ボタンが示され、エリア(4)には、エリア(2)に列挙された全ての処理を一括して解除する一括解除ボタンが示されている。
図8および図9は、本実施形態に係るパワーオンの最適化アルゴリズムの一例を説明するグラフである。図8および図9では、図7の両画面に示される、複数のチェックボックスのそれぞれにチェックを入れた場合における、パワーオンの最適化アルゴリズムの詳細を説明する。図8および図9で説明する試験フローにおいては、図6で説明した試験フローと異なり、各出力チャンネルにおける複数の処理間に、ユーザによって指定される待ち時間が設定されている。
図8の上側には、パワーオンの最適化アルゴリズムによって試験の実行時間を短縮する変更を加える前のグラフを示し、図8の中央には、図7の[A]の画面上におけるエリア(1)に示されるチェックボックス、および、図7の[B]の画面上におけるエリア(1)に示されるチェックボックスの両方にチェックが入っていない状態で、当該変更を加えた後のグラフを示す。また、図8の下側には、図7の[A]の画面上におけるエリア(1)に示されるチェックボックスにチェックが入り、図7の[B]の画面上におけるエリア(1)に示されるチェックボックスにはチェックが入っていない状態で、当該変更を加えた後のグラフを示す。各グラフの横軸は時間軸であり、各グラフには上から順に出力チャンネル1、出力チャンネル2および出力チャンネル3を示す。
本実施形態に係る生成部41は、一例として、図7の[A]および[B]の各画面上におけるエリア(1)に示されるチェックボックスにチェックが入っていない状態で、対象試験に対してパワーオンの最適化アルゴリズムを適用し、リレーをクローズする処理とパワーオンする処理とを分離し、1つの出力チャンネルにおけるリレーをクローズする処理が終了すると同時に、上記の待ち時間が経過するのを待たずに次の出力チャンネルにおけるリレーをクローズする処理を開始する。このように、生成部41は、各出力チャンネル間でリレーをクローズする複数の処理を並列して実行しないものの、上記の待ち時間を省略することによって、対象試験の実行時間を短縮する。
また、本実施形態に係る生成部41は、一例として、図7の[A]の画面上におけるエリア(1)に示されるチェックボックスにチェックが入り、図7の[B]の画面上におけるエリア(1)に示されるチェックボックスにはチェックが入っていない状態で、対象試験に対してパワーオンの最適化アルゴリズムを適用し、リレーをクローズする処理とパワーオンする処理とを分離し、複数の出力チャンネル間でリレーをクローズする複数の処理を並列して実行することによって、1つの出力チャンネルのパワーオンする処理が終了してから待ち時間が経過した直後に次の出力チャンネルのパワーオンする処理を実行する。このように、生成部41は、パワーオンする処理間の待ち時間を確保しつつ、1つの出力チャンネルにおけるリレーをクローズする処理を他の出力チャンネルにおけるパワーオンする処理が完了するまで開始せずに待機している時間を省略し、対象試験の実行時間を短縮する。
図8の上側における変更前のグラフでは、時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、時刻t2に、当該処理が終了し、時刻t3に、出力チャンネル1のパワーオンする処理が実行されると共に出力チャンネル2の待ち時間のカウントが開始され、時刻t4に、待ち時間が終了すると共に出力チャンネル2のリレーをクローズする処理が開始され、以降、時刻t4から時刻t9までの間に、出力チャンネル2および出力チャンネル3で同様の処理が繰り返される。
図8の上側における変更前のグラフに示すように、パワーオンの最適化アルゴリズムを適用する前の対象試験においては、複数の出力チャンネルのそれぞれにおけるリレーをクローズする処理およびパワーオンする処理は一体的なパワーオンイベントである。複数の出力チャンネル間で当該パワーオンイベントが連続で指定されている場合は、前の出力チャンネルにおけるパワーオンイベント中のリレークローズ期間を待ち、リレークローズ期間の終了後にパワーオンする処理が実行されてから、更に待ち時間を置き、次の出力チャンネルにおけるパワーオンイベントを開始するように、シーケンシャルに複数のパワーオンイベントを実行する。
一方で、図8の中央における変更後のグラフでは、時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、時刻t2に、当該処理が終了すると共に出力チャンネル2のリレーをクローズする処理が開始され、時刻t3に、出力チャンネル1のパワーオンする処理が実行され、以降、時刻t3から時刻t7までの間に、出力チャンネル2および出力チャンネル3で同様の処理が繰り返される。
更に、図8の下側における変更後のグラフでは、時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、時刻t2に、出力チャンネル2のリレーをクローズする処理が開始され、時刻t3に、出力チャンネル3のリレーをクローズする処理が開始される。そして、時刻t4に、出力チャンネル1のリレーをクローズする処理が終了し、時刻t5に、出力チャンネル1のパワーオンする処理が実行されると共に出力チャンネル2の待ち時間のカウントが開始され、時刻t6に、出力チャンネル2のリレーをクローズする処理が終了し、時刻t7に、出力チャンネル3のリレーをクローズする処理が終了する。そして、時刻t8に、出力チャンネル2の待ち時間が終了すると共に出力チャンネル2のパワーオンする処理が実行され、且つ、出力チャンネル3の待ち時間のカウントが開始され、時刻t9に、当該待ち時間が終了すると共に出力チャンネル3のパワーオンする処理が実行される。
図9の上側には、パワーオンの最適化アルゴリズムによって試験の実行時間を短縮する変更を加える前のグラフを示し、図9の下側には、図7の[A]の画面上におけるエリア(1)に示されるチェックボックス、および、図7の[B]の画面上におけるエリア(1)に示されるチェックボックスの両方にチェックが入り、図7の[B]の画面上におけるエリア(2)に示される処理「User Function」のチェックボックスのみにチェックが入っている状態で、当該変更を加えた後のグラフを示す。
各グラフの横軸は時間軸であり、各グラフには上から順に出力チャンネル1および出力チャンネル2を示す。また、各グラフにおいて、DUT10に対して出力を行わない複数の処理の要素が各出力チャンネルの時間軸に沿うタイミングチャート上に配されている。当該処理の要素の一例として、上述した要素fxが示されている。
本実施形態に係る生成部41は、一例として、図7の[A]及び[B]の各画面上におけるエリア(1)に示されるチェックボックスにチェックが入り、図7の[B]の画面上におけるエリア(2)に示される処理「User Function」のチェックボックスのみにチェックが入っている状態で、対象試験に対してパワーオンの最適化アルゴリズムを適用し、リレーをクローズする処理とパワーオンする処理とを分離し、対象試験に含まれる処理、一例としてDUT10に対して出力を行わない処理を、リレーをクローズする処理と並行に実行するように設定することによって、試験の実行時間を短縮する。例えば、生成部41は、複数の出力チャンネル間でリレーをクローズする処理とDUT10に対して出力を行わない処理とを並列して実行することによって、DUT10に対して出力を行わない処理が実行されるまで待たずにリレーをクローズする処理を開始し、1つの出力チャンネルのパワーオンする処理が終了してから待ち時間が経過した直後に次の出力チャンネルのパワーオンする処理を実行する。このように、生成部41は、パワーオンする処理間の待ち時間を確保しつつ、DUT10に対して出力を行わない処理が実行されるまで待機する時間、および、1つの出力チャンネルにおけるリレーをクローズする処理を他の出力チャンネルにおけるパワーオンする処理が完了するまで開始せずに待機している時間を省略し、対象試験の実行時間を短縮する。
図9の上側における変更前のグラフでは、時刻t1よりも前に、DUT10に対して出力を行わない複数の処理が順に実行され、時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、時刻t2に、当該処理が終了し、時刻t3に、出力チャンネル1のパワーオンする処理が実行されると共に出力チャンネル2の待ち時間のカウントが開始され、時刻t4に、待ち時間が終了すると共に出力チャンネル2のリレーをクローズする処理が開始される。
一方で、図9の下側における変更後のグラフでは、出力チャンネル1におけるDUT10に対して出力を行わない複数の処理のうちの要素fxの処理を実行するよりも前の時刻t1に、出力チャンネル1のリレーをクローズする処理が開始され、出力チャンネル2におけるDUT10に対して出力を行わない複数の処理のうちの要素fxの処理を実行するよりも前の時刻t2に、出力チャンネル2のリレーをクローズする処理が開始される。そして、時刻t3に、出力チャンネル1のリレーをクローズする処理が終了し、時刻t4に、出力チャンネル1のパワーオンする処理が実行されると共に出力チャンネル2の待ち時間のカウントが開始され、時刻t5に、出力チャンネル2のリレーをクローズする処理が終了し、時刻t6に、出力チャンネル3のリレーをクローズする処理が終了すると共に出力チャンネル2のパワーオンする処理が実行される。
図10は、本実施形態に係る不要な待ち時間の削除アルゴリズムの一例を説明するグラフである。図10の上側には、不要な待ち時間の削除アルゴリズムによって試験の実行時間を短縮する変更を加える前のグラフを示し、図10の下側には、当該変更を加えた後のグラフを示す。各グラフの横軸は時間軸であり、各グラフには1つのシーケンスを示す。
各グラフにおいて、シーケンスの時間軸に沿うタイミングチャート上には、左端の時刻t1および時刻t2と右端の時刻t8とのそれぞれに、DUT10に対して出力を行う複数の処理の要素が配され、時刻t3からt7のそれぞれに、DUT10に対して出力を行わない複数の処理の要素が配されている。
本実施形態に係る生成部41は、一例として、対象試験における、DUT10に対して出力を行わない複数の処理間の待ち時間を削除することを含む不要な待ち時間の削除アルゴリズムを対象試験に適用することによって、試験の実行時間を短縮する。一例として、DUT10に対して出力を行わない複数の処理間の待ち時間では、セットアップ時間やホールド時間が不要であり、削除しても試験結果に悪影響が無い可能性が高い。また、生成部41は、一例として、対象試験における、DUT10に対して出力を行わない複数の処理のうち、ユーザによって指定された処理に対しては、不要な待ち時間の削除アルゴリズムによる変更を加えない。
図6の上側における変更前のグラフでは、各処理間の時間間隔として、時刻t1とt2との間で3ms、時刻t2とt3との間で1ms、時刻t3とt4との間で0ms、時刻t4とt5との間で1ms、時刻t5とt6との間で0ms、時刻t6とt7との間で1ms、時刻t7とt8との間で0msがそれぞれ示されている。
一方で、図6の下側における変更後のグラフでは、変更前のグラフとの相違点として、各処理間の時間間隔のうち、時刻t4とt5との間、および、時刻t6とt7との間のそれぞれで0msが示されている。
また、この場合における本実施形態に係る判定部47は、対象試験に対して不要な待ち時間の削除アルゴリズムを適用することで生成された変更試験候補をDUT10において実行することで取得された変更試験結果に悪影響があるか否かを判定する。より具体的には、判定部47は、一例として、DUT10に対して当該変更試験候補を反復実行しても、DUT10からの変更試験結果において、Passであること及びBinが変更前と変わらないことが示されている場合に、変更試験結果に悪影響が無かったと判定し、その時間間隔は不要であると判定する。
図11は、本実施形態に係る表示部60に表示される、待ち時間の最適化アルゴリズムに関する設定ダイアログ画面の一例である。当該設定ダイアログ画面は、図4のメイン画面上のエリア(5)における最適化設定テーブルにおいて、待ち時間の最適化の列に配されたセットアップボタンがクリックされることによって開かれる。図11の設定ダイアログ画面の説明を目的として、設定ダイアログ画面上の複数のエリアを枠線で区切り、各エリアを(1)~(4)の矢印で指している。当該設定ダイアログ画面は、一例として、上記のステップS101で用いられる。
エリア(1)には、探索アルゴリズムの選択ボタンが示されており、ユーザにより選択ボタンがクリックされると、プルダウンメニューが表示され、ユーザにより複数の探索アルゴリズムの中から1つの探索アルゴリズムが選択される。
エリア(2)には、探索アルゴリズム説明エリアが示されており、エリア(1)の選択ボタンで選択された探索アルゴリズムの、シーケンス例を用いた概略的な動作説明が表示される。
エリア(3)には、タイムアウトするまでの時間を指定するボタンが示されており、ユーザの入力によって、探索アルゴリズムの適用を終了するまでの時間が、例えば0.25hour(15分)~8760.00hour(24時間×365日)を0.25hour単位で指定される。
エリア(4)には、追加指標設定エリアが示されており、ユーザの入力によって、探索アルゴリズムによるフロー実行に必要な最適化の判定基準が設定される。エリア(4)の左上には、指標サンプリングボタンが配され、その下部には、Setup Limitsタブと、Measured Values Viewタブとが配されている。ユーザにより各タブがクリックされると、タブの下部のフィールドでは、各タブに対応するテーブルの画面に切り替わる。指標サンプリングボタンは、ユーザによりクリックされると、図4のメイン画面におけるエリア(3)に示される反復実行設定エリアの指定に従って、追加指標サンプリングが実行され、実行結果が上記の各テーブルに表示される。Setup Limitsテーブルでは、ユーザの入力によって、基準とする指標および指標値の下限が指定される。基準とする指標は、上述した工程能力指数のCpおよびCpkであって、ユーザによりCpおよびCpkの何れかが指定される。ただし、初期設定では、測定されたCpに不定値が含まれていない場合はCpとなっており、不定値が含まれている場合はDisableとなっている。
ユーザにとって、CpまたはCpkの下限を指定することは、何らかの判断基準が無いと困難な場合がある。そこで、Setup Limitsテーブルには、追加指標サンプリングの実行結果として測定値が表示され、Measured Values Viewテーブルには、ユーザにとって参考となる統計値が表示される。これにより、例えばユーザが電圧測定値のCpまたはCpkの下限を指定する場合に、CpまたはCpkが平均的にはどれくらいであるのかを参照することができる。このように、本実施形態に係る表示部60は、ユーザに対して、DUT10の対象試験を繰り返し実行することによって取得される測定値の対象統計値の工程能力指数を示して、対象統計値の工程能力指数が満たす基準、例えばCpまたはCpkの下限を指定させるための画面を表示する。
本実施形態に係る生成部41は、対象試験における、DUT10に対して出力を行う複数の処理間の待ち時間を短縮することを含む待ち時間の最適化アルゴリズムを適用することによって、試験の実行時間を短縮する。より具体的には、生成部41は、対象試験における、DUT10に対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成する。一例として、DUT10に対して出力を行う複数の処理間の待ち時間では、セットアップ時間やホールド時間が短くても問題なく、短縮しても試験結果に悪影響が無い場合がある。また、生成部41は、一例として、対象試験における、DUT10に対して出力を行う複数の処理のうち、ユーザによって指定された処理に対しては、待ち時間の最適化アルゴリズムによる変更を加えない。
また、本実施形態に係る判定部47は、対象試験に対して待ち時間の最適化アルゴリズムを適用することで生成された変更試験候補をDUT10において実行することで取得された変更試験結果に悪影響があるか否かを判定する。より具体的には、判定部47は、一例として、DUT10に対して当該変更試験候補を反復実行しても、DUT10からの変更試験結果において、Passであること、Binが変更前と変わらないこと、及び、CpまたはCpkの工程能力指数が基準を満たすことが示されている場合に、変更試験結果に悪影響が無かったと判定し、その短縮された時間間隔で十分であると判定する。
また、本実施形態に係る決定部49は、生成部41によって生成された複数の変更試験候補のうち、判定部47によって対象試験を代用可能であると判定された複数の変更試験候補の中から、試験の実行時間が最小となる特定の変更試験候補を探索して、対象試験の代わりの変更試験として決定する。なお、決定部49は、生成部41によって生成された複数の変更試験候補のうち、判定部47によって対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、当該特定の変更試験候補を対象試験の代わりの変更試験として決定してもよい。当該目標時間は、一例として、図4を用いて説明したように、ユーザによって指定される。本実施形態に係る決定部49が使用する探索アルゴリズムは、一例として、シーケンシャル探索、バイナリ探索、スクリーニング探索および人工知能探索を含む。
本実施形態に係る決定部49は、シーケンシャル探索を行う場合、一例として、対象試験を変更試験候補で代用可能であると判定されたことを条件として生成部41に当該変更試験候補の、DUT10に対して出力を行う複数の処理間の待ち時間を単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返す。より具体的には、決定部49は、一例として、1つの時間間隔に注目して、1ms削減した変更試験候補を反復実行し、当該変更試験候補が、上述したように、判定部47によって変更試験結果に悪影響が無かったと判定された場合に、同じ時間間隔を同様に1ms削減した新たな変更試験候補を反復実行し、同様に繰り返す。このような処理を、DUT10に対して出力を行う複数の処理間の全ての待ち時間に対して実行し、対象試験を代用可能であると判定された複数の変更試験候補の中から、試験の実行時間が最小となる変更試験候補を対象試験の代わりの変更試験として決定する。シーケンシャル探索では、一例として、1ms削減した変更試験候補を100回反復実行する。例えば、100msの時間間隔を90msまで時間短縮する場合は、10×100回=1000回だけ、1msずつ削減した複数の変更試験候補を反復実行する。なお、図11の設定ダイアログ画面におけるエリア(2)には、シーケンシャル探索を用いた概略的な動作説明が表示されている。
本実施形態に係る決定部49は、バイナリ探索を行う場合、一例として、対象試験を変更試験候補で代用可能であると判定されたことを条件として生成部41に二分法を用いて当該変更試験候補の、DUT10に対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた新たな変更試験候補を生成させることを繰り返す。より具体的には、決定部49は、一例として、1つの時間間隔に注目して、二分法で時間変更した、すなわち時間間隔を半分にした変更試験候補を反復実行し、当該変更試験候補が、上述したように、判定部47によって変更試験結果に悪影響が無かったと判定された場合に、同じ時間間隔を同様に半分にした新たな変更試験候補を反復実行し、同様に繰り返す。このような処理を、DUT10に対して出力を行う複数の処理間の全ての待ち時間に対して実行し、対象試験を代用可能であると判定された複数の変更試験候補の中から、試験の実行時間が最小となる変更試験候補を対象試験の代わりの変更試験として決定する。バイナリ探索では、一例として、二分法で時間変更した変更試験候補を100回反復実行する。
本実施形態に係る決定部49は、スクリーニング探索を行う場合、一例として、DUT10に対して出力を行う複数の処理間の待ち時間を単位時間だけ短縮する変更を加えて生成した変更試験候補を第1の回数だけ実行した変更試験結果を対象試験結果と比較した比較結果に基づいて対象試験を当該変更試験候補で代用可能であると判定されたことを条件として、生成部41に当該変更試験候補の当該待ち時間を更に単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返す。そして、対象試験を変更試験候補で代用可能ではないと判定されたことに応じて、対象試験を変更試験候補で代用可能であると判定されるまで、変更直前の変更試験候補に含まれる試験シーケンスを予め定められた回数繰り返した変更試験結果を対象試験結果と比較することを繰り返す。上記の第1の回数は、上記の予め定められた回数よりも少なく、一例として、第1の回数は1回であって、予め定められた回数は100回であってもよい。
本実施形態に係る決定部49は、人工知能探索を行う場合、一例として、対象試験に含まれる複数の試験シーケンスのそれぞれにおける、DUT10に対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムを用いる。当該遺伝子となる複数の処理間の待ち時間の組は、隣接する複数の処理間の待ち時間の組であってもよく、隣接しない複数の処理間の待ち時間の組であってもよい。決定部49は、当該遺伝的アルゴリズムにより、複数の処理間の待ち時間を変更した複数の試験シーケンスを含む変更試験候補を決定して生成部41に生成させ、上記の遺伝的アルゴリズムにより変更試験候補の複数の処理間の待ち時間を更に変更した複数の試験シーケンスを含む新たな変更試験候補を決定して、当該変更試験候補を再び生成部41に生成させる。そして、決定部49は、判定部47により対象試験を代用可能であると判定された複数の変更試験候補の中から、試験の実行時間が最小となる特定の変更試験候補を対象試験の代わりの変更試験として決定する。なお、決定部49は、上記の様に新たな変更試験候補を決定して生成させる場合に、判定部47により対象試験を変更試験候補で代用可能であると判定されたことを条件としてもよく、このような条件を設定せず、例えばルーレット選択を用いることにより、判定部47によって対象試験を代用可能ではないと判定され得る又は判定された変更試験候補から上記の新たな変更試験候補を決定して生成させてもよい。また、決定部49は、判定部47により対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、当該特定の変更試験候補を対象試験の代わりの変更試験として決定してもよい。当該目標時間は、一例として、図4を用いて説明したように、ユーザによって指定される。
図12は、本実施形態に係る待ち時間の最適化アルゴリズムの一例におけるスクリーニング探索を説明する図である。図12では、1つの試験シーケンスのタイミングチャート上に、パワーオンする処理の要素と、測定する処理の要素とを示し、上から順に、これらの要素間の実行時間間隔を1msずつ削減していく動作を判定結果と共に示す。
本実施形態に係る決定部49は、一例として、1つの時間間隔に注目して、1ms削減した変更試験候補を1回実行し、当該変更試験候補が、上述したように、判定部47によって変更試験結果に悪影響が無かったと判定された場合に、同じ時間間隔を同様に1ms削減した新たな変更試験候補を1回実行し、同様に繰り返す。1msずつ削減していた変更試験候補が、判定部47によって変更試験結果に悪影響が有ったと判定された場合に、当該変更試験候補の1つ前、すなわち当該時間間隔が当該変更試験候補よりも1ms多い変更試験候補に戻り、当該変更試験候補を初めて100回反復実行する。その結果として、当該変更試験候補が、判定部47によって変更試験結果に悪影響が有ったと判定された場合には、更に1つ前の変更試験候補に戻って同様に繰り返し、100回反復実行した結果として判定部47により変更試験結果に悪影響が無かったと判定された変更試験候補が発見された場合に、対象試験が当該変更試験候補で代用可能であると判定される。
上記の処理を、DUT10に対して出力を行う複数の処理間の全ての待ち時間に対して実行し、対象試験を代用可能であると判定された複数の変更試験候補の中から、試験の実行時間が最小となる変更試験候補を対象試験の代わりの変更試験として決定する。例えば、ある時間間隔が100msで、1msずつ削減すると90msで変更試験結果に悪影響が有ったと判定された場合には、変更試験候補は10×1回実行される。次に、1msずつ増加して91msで変更試験結果に悪影響が無かったと判定された場合には、変更試験候補は1×100回実行される。この場合の複数の変更試験候補の実行回数の合計は、110回となる。
図13は、本実施形態に係る待ち時間の最適化アルゴリズムの一例である遺伝的アルゴリズムを説明する図である。ここで説明する遺伝的アルゴリズムは、上述した通り、本実施形態に係る決定部49が人工知能探索を行う場合に用いる遺伝的アルゴリズムの一例である。
本実施形態に係る遺伝的アルゴリズムでは、一例として、DUT10に対して出力を行う複数の処理間の待ち時間の組を遺伝子とし、当該遺伝子で表現した各試験シーケンスを個体としてN個用意する。図13の中央には、N個の試験シーケンスを含む遺伝子セットを現世代として示す。なお、個体数Nは、世代によって異なってもよい。なお、最初の現世代における複数の試験シーケンスは、対象試験に含まれる、対象とする試験シーケンスからランダムに生成されたものであり、決定部49が現世代の複数の試験シーケンスを、変更試験候補に含まれる複数の試験シーケンスとして決定し、生成部41に生成させる。
本実施形態に係る決定部49は、現世代の複数の試験シーケンスをDUT10に対して実行した変更試験結果について判定部47が判定した判定結果を取得する。当該判定結果は、一例として、評価関数により、現世代の各個体の評価値をそれぞれ計算したものである。決定部49は続けて、ある確率で、交叉および突然変異の何れかを実行し、その結果を次世代に保存する。より具体的には、一例として図13に示すように、現世代の遺伝子セットから抽出したシーケンス1(A1、B1、C1)とシーケンス2(A2、B2、C2)とを交叉させ、シーケンス(A1、B2、C2)を生成して次世代に保存する。また、一例として、現世代の遺伝子セットから抽出したシーケンス1(A、B、C)を突然変異させ、シーケンス(A1、Bnew、C1)を生成して次世代に保存する。このとき、評価値が低い一部の試験シーケンスは一定の確率で消滅する。決定部49は、当該処理を世代ごとに、最大世代数まで、又は、評価値の向上が見込めなくなるまで、又は、予め定められた時間を経過するまで、又は、ユーザによって強制的に終了されるまで繰り返す。決定部49は、最終的に現世代の中で最も評価値の高い個体の試験シーケンスを、最適な遺伝子として出力する。なお、決定部49は、現世代の試験シーケンスをある確率でそのままコピーして次世代に保存してもよい。
図14は、本実施形態に係るコンピュータ30の動作フローを示す図である。図14の動作フローでは、決定部49が、複数の変更試験候補のうち対象試験を代用可能であると判定された複数の変更試験候補の中から、試験の実行時間が最小となる変更試験候補を、人工知能探索によって探索して、対象試験の代わりの変更試験として決定する。当該フローは、一例として、図3の動作フローと同様に、コンピュータ30にインストールされている試験ツールが起動することにより開始する。
コンピュータ30は、遺伝的アルゴリズムを用いることにより、変更試験候補として、対象試験に含まれる試験シーケンスからランダムに生成したN個の試験シーケンスを決定し、変更試験候補の一例として、2つの試験シーケンスを交叉させた、または1つの試験シーケンスを突然変異させた試験シーケンスを決定する(ステップS200)。以降、ステップS101~ステップS111は、図3の動作フローにおけるステップS101~ステップS111と同様である。ただし、ステップS109では、コンピュータ30は、現世代の全ての試験シーケンスに対してある確率で、交叉および突然変異の何れかを実行するまで(ステップS109:Yes)、ステップS200に戻る。また、ステップS109では、コンピュータ30は、ステップS200からステップS109までの処理を世代ごとに、最大世代数まで、又は、評価値の向上が見込めなくなるまで繰り返したら(ステップS109:No)、変更試験の一例として、最も評価値の高い試験シーケンスを決定する(ステップS111)。
また、本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、(1)操作が実行されるプロセスの段階または(2)操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および/またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび/またはアナログハードウェア回路を含んでよく、集積回路(IC)および/またはディスクリート回路を含んでよい。プログラマブル回路は、論理AND、論理OR、論理XOR、論理NAND、論理NOR、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックアレイ(PLA)等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー(登録商標)ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROMまたはフラッシュメモリ)、電気的消去可能プログラマブルリードオンリメモリ(EEPROM)、静的ランダムアクセスメモリ(SRAM)、コンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、ブルーレイ(RTM)ディスク、メモリスティック、集積回路カード等が含まれてよい。
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはSmalltalk、JAVA(登録商標)、Javascript(登録商標)、C++等のようなオブジェクト指向プログラミング言語、および「C」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、1または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク(LAN)、インターネット等のようなワイドエリアネットワーク(WAN)を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
図15は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ2200の構成の一例を示す図である。コンピュータ2200にインストールされたプログラムは、コンピュータ2200に、本発明の実施形態に係る装置に関連付けられる操作または当該装置の1または複数のセクションとして機能させることができ、または当該操作または当該1または複数のセクションを実行させることができ、および/またはコンピュータ2200に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ2200に、本明細書に記載のフローチャートおよびブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定の操作を実行させるべく、CPU2212によって実行されてよい。
本実施形態によるコンピュータ2200は、CPU2212、RAM2214、グラフィックコントローラ2216、およびディスプレイデバイス2218を含み、それらはホストコントローラ2210によって相互に接続されている。コンピュータ2200はまた、通信インタフェース2222、ハードディスクドライブ2224、DVD-ROMドライブ2226、およびICカードドライブのような入/出力ユニットを含み、それらは入/出力コントローラ2220を介してホストコントローラ2210に接続されている。コンピュータはまた、ROM2230およびキーボード2242のようなレガシの入/出力ユニットを含み、それらは入/出力チップ2240を介して入/出力コントローラ2220に接続されている。
CPU2212は、ROM2230およびRAM2214内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。グラフィックコントローラ2216は、RAM2214内に提供されるフレームバッファ等またはそれ自体の中にCPU2212によって生成されたイメージデータを取得し、イメージデータがディスプレイデバイス2218上に表示されるようにする。
通信インタフェース2222は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ2224は、コンピュータ2200内のCPU2212によって使用されるプログラムおよびデータを格納する。DVD-ROMドライブ2226は、プログラムまたはデータをDVD-ROM2201から読み取り、ハードディスクドライブ2224にRAM2214を介してプログラムまたはデータを提供する。ICカードドライブは、プログラムおよびデータをICカードから読み取り、および/またはプログラムおよびデータをICカードに書き込む。
ROM2230はその中に、アクティブ化時にコンピュータ2200によって実行されるブートプログラム等、および/またはコンピュータ2200のハードウェアに依存するプログラムを格納する。入/出力チップ2240はまた、様々な入/出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入/出力コントローラ2220に接続してよい。
プログラムが、DVD-ROM2201またはICカードのようなコンピュータ可読媒体によって提供される。プログラムは、コンピュータ可読媒体から読み取られ、コンピュータ可読媒体の例でもあるハードディスクドライブ2224、RAM2214、またはROM2230にインストールされ、CPU2212によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ2200に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ2200の使用に従い情報の操作または処理を実現することによって構成されてよい。
例えば、通信がコンピュータ2200および外部デバイス間で実行される場合、CPU2212は、RAM2214にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インタフェース2222に対し、通信処理を命令してよい。通信インタフェース2222は、CPU2212の制御下、RAM2214、ハードディスクドライブ2224、DVD-ROM2201、またはICカードのような記録媒体内に提供される送信バッファ処理領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信された受信データを記録媒体上に提供される受信バッファ処理領域等に書き込む。
また、CPU2212は、ハードディスクドライブ2224、DVD-ROMドライブ2226(DVD-ROM2201)、ICカード等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分がRAM2214に読み取られるようにし、RAM2214上のデータに対し様々なタイプの処理を実行してよい。CPU2212は次に、処理されたデータを外部記録媒体にライトバックする。
様々なタイプのプログラム、データ、テーブル、およびデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。CPU2212は、RAM2214から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプの操作、情報処理、条件判断、条件分岐、無条件分岐、情報の検索/置換等を含む、様々なタイプの処理を実行してよく、結果をRAM2214に対しライトバックする。また、CPU2212は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第2の属性の属性値に関連付けられた第1の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、CPU2212は、第1の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第2の属性の属性値を読み取り、それにより予め定められた条件を満たす第1の属性に関連付けられた第2の属性の属性値を取得してよい。
上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ2200上またはコンピュータ2200近傍のコンピュータ可読媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたはRAMのような記録媒体が、コンピュータ可読媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ2200に提供する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
例えば、以上に示した生成部41は、DUT10を試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成すべく、対象試験に含まれる繰り返し処理の繰り返し回数を削減することによって、実行時間を短縮することも可能である。なお、対象試験に含まれる繰り返し処理とは、一例として、対象試験に含まれる1又は複数の処理をループ処理することを意味する。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
1 試験システム、10 DUT、20 試験装置、30 コンピュータ、40 制御部、41 生成部、43 試験処理部、44 通信部、45 比較部、47 判定部、49 決定部、50 格納部、60 表示部、2200 コンピュータ、2201 DVD-ROM、2210 ホストコントローラ、2212 CPU、2214 RAM、2216 グラフィックコントローラ、2218 ディスプレイデバイス、2220 入/出力コントローラ、2222 通信インタフェース、2224 ハードディスクドライブ、2226 DVD-ROMドライブ、2230 ROM、2240 入/出力チップ、2242 キーボード

Claims (30)

  1. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
    前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と
    を備え、
    前記比較部は、前記被試験デバイスの前記変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、前記被試験デバイスの前記対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較する、装置。
  2. 前記判定部は、前記変更試験結果および前記対象試験結果が一致する場合に、または、前記被試験デバイスの前記対象試験を繰り返し実行することによって取得される測定値の対象統計値に対する、前記被試験デバイスの前記変更試験候補を繰り返し実行することによって取得される測定値の変更統計値の差異が予め定められた範囲内にある場合に、前記対象試験を前記変更試験候補で代用可能であると判定する、請求項1に記載の装置。
  3. 前記生成部は、前記対象試験を前記変更試験候補で代用可能であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成する、請求項2に記載の装置。
  4. 前記生成部は、前記変更試験結果に含まれる前記被試験デバイスの性能別の分類を示す第1の指標が、前記対象試験結果に含まれる前記被試験デバイスの性能別の分類を示す第2の指標と同一であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成する、請求項1に記載の装置。
  5. 前記生成部は、前記対象試験を前記変更試験候補で代用可能であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成し、
    前記比較部は、前記生成部によって生成された複数の前記変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
    前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
    前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  6. 前記生成部は、前記対象試験を前記変更試験候補で代用可能であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成し、
    前記比較部は、前記生成部によって生成された複数の前記変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
    前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
    前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された変更試験候補の実行時間が予め定められた目標時間以下となったことを条件として、前記条件を満たす前記変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  7. 前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から6の何れか一項に記載の装置。
  8. 前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、
    前記比較部は、前記生成部によって生成された前記複数の変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
    前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
    前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  9. 前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、
    前記比較部は、前記生成部によって生成された前記複数の変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
    前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
    前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  10. 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索するシーケンシャル探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  11. 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索するシーケンシャル探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  12. 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を半分にする変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索するバイナリ探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  13. 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を半分にする変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索するバイナリ探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
  14. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
    前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と
    を備え、
    前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えて前記変更試験候補を生成し、
    前記待ち時間を単位時間だけ短縮する変更を加えて生成した前記変更試験候補を第1の回数だけ実行した前記変更試験結果を前記対象試験結果と比較した比較結果に基づいて前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に前記変更試験候補の前記待ち時間を更に単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、前記対象試験を前記変更試験候補で代用可能ではないと判定されたことに応じて、前記対象試験を前記変更試験候補で代用可能であると判定されるまで、変更直前の前記変更試験候補を予め定められた回数繰り返し実行した前記変更試験結果を前記対象試験結果と比較することを繰り返すことにより、特定の変更試験候補を探索するスクリーニング探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備え、前記第1の回数は前記予め定められた回数よりも少ない、装置。
  15. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
    前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と、
    前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成部に生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成部に生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部と
    を備える、装置。
  16. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
    前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と、
    前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成部に生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成部に生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部と
    を備える、装置。
  17. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
    前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と
    を備え、
    前記生成部は、前記被試験デバイスの前記対象試験に含まれる複数の試験シーケンスのそれぞれに予め設定されている、試験シーケンスが1つ終了する度に前記被試験デバイスの電源を自動的にオフにする自動パワーオフ処理を無効にすることにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、装置。
  18. 前記生成部は、前記対象試験における、前記被試験デバイスに電力を供給するためのリレーをクローズする複数の処理を並行に実行するように設定することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から17の何れか一項に記載の装置。
  19. 前記生成部は、前記対象試験において、前記被試験デバイスに電力を供給するためのリレーをクローズした状態で前記被試験デバイスの電源をオンにする処理およびオフにする処理を繰り返し実行するように設定することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から18の何れか一項に記載の装置。
  20. 前記生成部は、前記対象試験における処理を、前記リレーをクローズする処理と並行に実行するように設定することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項18または19に記載の装置。
  21. 前記生成部は、前記対象試験に含まれる繰り返し処理の繰り返し回数を削減することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から20の何れか一項に記載の装置。
  22. 前記判定部は、統計値における複数の測定値の分布を示す指標である工程能力指数を利用し、前記対象統計値の工程能力指数が満たす基準を、前記変更統計値の工程能力指数が満たす場合に前記対象試験を前記変更試験候補で代用可能であると判定する、請求項1に記載の装置。
  23. ユーザに対して、前記対象統計値の工程能力指数を示して前記基準を指定させるための画面を表示する表示部を更に備える、請求項22に記載の装置。
  24. 前記生成部は、前記対象試験における複数の処理のうち、ユーザによって指定された処理に対しては前記変更を加えない、
    請求項1から23の何れか一項に記載の装置。
  25. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
    前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と
    を備え、
    前記比較段階は、前記被試験デバイスの前記変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、前記被試験デバイスの前記対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較する、方法。
  26. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
    前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と
    を備え、
    前記生成段階は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えて前記変更試験候補を生成し、
    前記待ち時間を単位時間だけ短縮する変更を加えて生成した前記変更試験候補を第1の回数だけ実行した前記変更試験結果を前記対象試験結果と比較した比較結果に基づいて前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成段階で前記変更試験候補の前記待ち時間を更に単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、前記対象試験を前記変更試験候補で代用可能ではないと判定されたことに応じて、前記対象試験を前記変更試験候補で代用可能であると判定されるまで、変更直前の前記変更試験候補を予め定められた回数繰り返し実行した前記変更試験結果を前記対象試験結果と比較することを繰り返すことにより、特定の変更試験候補を探索するスクリーニング探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定段階を更に備え、前記第1の回数は前記予め定められた回数よりも少ない、方法。
  27. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
    前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と、
    前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成段階で生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成段階で生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定段階と
    を備える方法。
  28. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
    前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と、
    前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成段階で生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成段階で生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定段階と
    を備える方法。
  29. 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
    試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
    前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
    前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と
    を備え、
    前記生成段階は、前記被試験デバイスの前記対象試験に含まれる複数の試験シーケンスのそれぞれに予め設定されている、試験シーケンスが1つ終了する度に前記被試験デバイスの電源を自動的にオフにする自動パワーオフ処理を無効にすることにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、方法。
  30. コンピュータに請求項25から29の何れか一項に記載の方法を実行させるためのプログラム。
JP2018171557A 2018-09-13 2018-09-13 装置、方法、およびプログラム Active JP7245623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018171557A JP7245623B2 (ja) 2018-09-13 2018-09-13 装置、方法、およびプログラム
US16/533,736 US11280830B2 (en) 2018-09-13 2019-08-06 Apparatus, method, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018171557A JP7245623B2 (ja) 2018-09-13 2018-09-13 装置、方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2020041975A JP2020041975A (ja) 2020-03-19
JP7245623B2 true JP7245623B2 (ja) 2023-03-24

Family

ID=69772463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018171557A Active JP7245623B2 (ja) 2018-09-13 2018-09-13 装置、方法、およびプログラム

Country Status (2)

Country Link
US (1) US11280830B2 (ja)
JP (1) JP7245623B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10901032B1 (en) * 2019-09-13 2021-01-26 Raytheon Company System and method for remote intelligent troubleshooting
CN114255155B (zh) * 2022-02-24 2022-07-26 荣耀终端有限公司 一种图形处理器测试方法和电子设备
CN117971627B (zh) * 2024-03-28 2024-08-02 深圳市领德创科技有限公司 一种基于数据分析的服务器主机断电测试分析系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272442A (ja) 2000-03-24 2001-10-05 Nec Corp 論理回路テストパタン生成装置
JP2009543326A (ja) 2006-07-05 2009-12-03 オプティマルテスト エルティーディー. 基準ダイスを用いた半導体検査方法及びシステム
US20100161276A1 (en) 2008-12-22 2010-06-24 Optimaltest Ltd. System and Methods for Parametric Test Time Reduction

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2749396B1 (fr) * 1996-05-29 1998-08-07 Softlink Outil d'aide pour appareil de test de composants electroniques
JP3067688U (ja) * 1999-09-27 2000-04-07 株式会社アドバンテスト 半導体試験装置
US6535986B1 (en) 2000-03-14 2003-03-18 International Business Machines Corporation Optimizing performance of a clocked system by adjusting clock control settings and clock frequency
JP2002286789A (ja) 2001-01-19 2002-10-03 Toshiba Microelectronics Corp 半導体テスト装置および半導体テスト方法
JP2005090959A (ja) * 2003-09-11 2005-04-07 Agilent Technologies Japan Ltd 制御プログラムおよび測定システム
JP2006030169A (ja) 2004-06-14 2006-02-02 Aldete Corp 生成装置、生成方法、その生成方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体
JP2006031354A (ja) 2004-07-15 2006-02-02 Renesas Technology Corp テストプログラム生成装置及びテストプログラム生成システム
US7398169B2 (en) * 2006-02-27 2008-07-08 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device
US8743702B2 (en) * 2008-12-08 2014-06-03 Advantest Corporation Test apparatus and test method
US8149721B2 (en) * 2008-12-08 2012-04-03 Advantest Corporation Test apparatus and test method
US8666691B2 (en) * 2008-12-08 2014-03-04 Advantest Corporation Test apparatus and test method
WO2010103567A1 (ja) * 2009-03-10 2010-09-16 株式会社アドバンテスト 試験装置および試験方法
JP2011198090A (ja) * 2010-03-19 2011-10-06 Fuji Xerox Co Ltd 印刷ジョブ情報管理装置、印刷装置、印刷ジョブ情報管理プログラム
JP5186587B1 (ja) * 2011-09-29 2013-04-17 株式会社アドバンテスト 試験装置および試験方法
JP2013152187A (ja) * 2012-01-26 2013-08-08 Tesetsuku:Kk デバイステスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272442A (ja) 2000-03-24 2001-10-05 Nec Corp 論理回路テストパタン生成装置
JP2009543326A (ja) 2006-07-05 2009-12-03 オプティマルテスト エルティーディー. 基準ダイスを用いた半導体検査方法及びシステム
US20100161276A1 (en) 2008-12-22 2010-06-24 Optimaltest Ltd. System and Methods for Parametric Test Time Reduction

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Examinator-Pro TM",Galaxy Semiconductor Inc.,2016年10月29日,http://web.archive.org/web/20161029075620/http://www.galaxysemi.com/modules/index.htm

Also Published As

Publication number Publication date
JP2020041975A (ja) 2020-03-19
US11280830B2 (en) 2022-03-22
US20200088789A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
JP7245623B2 (ja) 装置、方法、およびプログラム
CN110956272B (zh) 实现数据处理的方法和系统
US8601416B2 (en) Method of circuit design yield analysis
US5911041A (en) Method for generalized windows application install testing for use with an automated test tool
NL192892C (nl) Computer-ondersteund systeem voor het ontwerpen van geïntegreerde schakelingen.
US10761812B2 (en) Visual code editor for visually developing features in applications
US7120890B2 (en) Apparatus for delay fault testing of integrated circuits
TWI477797B (zh) Test module generation device, test sequence generation device, generation method, program and test device
US8875077B1 (en) Fault sensitivity analysis-based cell-aware automated test pattern generation flow
US8230382B2 (en) Model based simulation of electronic discharge and optimization methodology for design checking
CN117236278B (zh) 一种基于数字孪生技术的芯片生产仿真方法及系统
JP2020149270A (ja) 回路適正化装置及び回路適正化方法
US9032346B2 (en) Method and apparatus for creating and managing waiver descriptions for design verification
US5587919A (en) Apparatus and method for logic optimization by redundancy addition and removal
KR20210157302A (ko) 워크플로우 기반의 자동 예측 모델링 방법 및 그를 위한 장치
JP2023052555A (ja) 対話型機械学習
JP7077909B2 (ja) デッドコード解析プログラム、デッドコード解析方法及びデッドコード解析装置
Song et al. Novel application of deep learning for adaptive testing based on long short-term memory
US20240403314A1 (en) Systems and methods for automatically deriving data transformation criteria
JP2006227958A (ja) テストデータ生成システム及びテストデータ生成方法
US8510693B2 (en) Changing abstraction level of portion of circuit design during verification
US6581029B1 (en) Method and system for optimizing execution of a collection of related module sequences by eliminating redundant modules
US11714950B2 (en) Automated timing closure on circuit designs
JP5321286B2 (ja) プログラムモデル検査方法、プログラムモデル検査プログラム
US8468409B2 (en) Speed-path debug using at-speed scan test patterns

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230117

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230126

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230313

R150 Certificate of patent or registration of utility model

Ref document number: 7245623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150