JP7245623B2 - 装置、方法、およびプログラム - Google Patents
装置、方法、およびプログラム Download PDFInfo
- Publication number
- JP7245623B2 JP7245623B2 JP2018171557A JP2018171557A JP7245623B2 JP 7245623 B2 JP7245623 B2 JP 7245623B2 JP 2018171557 A JP2018171557 A JP 2018171557A JP 2018171557 A JP2018171557 A JP 2018171557A JP 7245623 B2 JP7245623 B2 JP 7245623B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- modified
- target
- candidate
- modified test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
特許文献1 特開2005-090959号公報
Claims (30)
- 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と
を備え、
前記比較部は、前記被試験デバイスの前記変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、前記被試験デバイスの前記対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較する、装置。 - 前記判定部は、前記変更試験結果および前記対象試験結果が一致する場合に、または、前記被試験デバイスの前記対象試験を繰り返し実行することによって取得される測定値の対象統計値に対する、前記被試験デバイスの前記変更試験候補を繰り返し実行することによって取得される測定値の変更統計値の差異が予め定められた範囲内にある場合に、前記対象試験を前記変更試験候補で代用可能であると判定する、請求項1に記載の装置。
- 前記生成部は、前記対象試験を前記変更試験候補で代用可能であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成する、請求項2に記載の装置。
- 前記生成部は、前記変更試験結果に含まれる前記被試験デバイスの性能別の分類を示す第1の指標が、前記対象試験結果に含まれる前記被試験デバイスの性能別の分類を示す第2の指標と同一であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成する、請求項1に記載の装置。
- 前記生成部は、前記対象試験を前記変更試験候補で代用可能であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成し、
前記比較部は、前記生成部によって生成された複数の前記変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。 - 前記生成部は、前記対象試験を前記変更試験候補で代用可能であると判定されたことに応じて、前記変更試験候補の実行時間を更に短縮する変更を加えた新たな変更試験候補を生成し、
前記比較部は、前記生成部によって生成された複数の前記変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された変更試験候補の実行時間が予め定められた目標時間以下となったことを条件として、前記条件を満たす前記変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。 - 前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から6の何れか一項に記載の装置。
- 前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、
前記比較部は、前記生成部によって生成された前記複数の変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。 - 前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えた複数の変更試験候補を生成し、
前記比較部は、前記生成部によって生成された前記複数の変更試験候補のそれぞれによる前記変更試験結果を前記対象試験結果と比較し、
前記判定部は、前記比較部による比較結果に基づき、前記対象試験を前記複数の変更試験候補のそれぞれで代用可能か否かを判定し、
前記複数の変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。 - 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索するシーケンシャル探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
- 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索するシーケンシャル探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
- 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を半分にする変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が最小となる特定の変更試験候補を探索するバイナリ探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
- 前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に、前記変更試験候補における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を半分にする変更を加えた新たな変更試験候補を生成させることを繰り返し、複数の前記変更試験候補のうち前記対象試験を代用可能であると判定された複数の変更試験候補の中から実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索するバイナリ探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備える、請求項1または2に記載の装置。
- 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と
を備え、
前記生成部は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えて前記変更試験候補を生成し、
前記待ち時間を単位時間だけ短縮する変更を加えて生成した前記変更試験候補を第1の回数だけ実行した前記変更試験結果を前記対象試験結果と比較した比較結果に基づいて前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成部に前記変更試験候補の前記待ち時間を更に単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、前記対象試験を前記変更試験候補で代用可能ではないと判定されたことに応じて、前記対象試験を前記変更試験候補で代用可能であると判定されるまで、変更直前の前記変更試験候補を予め定められた回数繰り返し実行した前記変更試験結果を前記対象試験結果と比較することを繰り返すことにより、特定の変更試験候補を探索するスクリーニング探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部を更に備え、前記第1の回数は前記予め定められた回数よりも少ない、装置。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と、
前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成部に生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成部に生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部と
を備える、装置。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と、
前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成部に生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成部に生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定部と
を備える、装置。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成部と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理部と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較部と、
前記比較部による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定部と
を備え、
前記生成部は、前記被試験デバイスの前記対象試験に含まれる複数の試験シーケンスのそれぞれに予め設定されている、試験シーケンスが1つ終了する度に前記被試験デバイスの電源を自動的にオフにする自動パワーオフ処理を無効にすることにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、装置。 - 前記生成部は、前記対象試験における、前記被試験デバイスに電力を供給するためのリレーをクローズする複数の処理を並行に実行するように設定することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から17の何れか一項に記載の装置。
- 前記生成部は、前記対象試験において、前記被試験デバイスに電力を供給するためのリレーをクローズした状態で前記被試験デバイスの電源をオンにする処理およびオフにする処理を繰り返し実行するように設定することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から18の何れか一項に記載の装置。
- 前記生成部は、前記対象試験における処理を、前記リレーをクローズする処理と並行に実行するように設定することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項18または19に記載の装置。
- 前記生成部は、前記対象試験に含まれる繰り返し処理の繰り返し回数を削減することにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、請求項1から20の何れか一項に記載の装置。
- 前記判定部は、統計値における複数の測定値の分布を示す指標である工程能力指数を利用し、前記対象統計値の工程能力指数が満たす基準を、前記変更統計値の工程能力指数が満たす場合に前記対象試験を前記変更試験候補で代用可能であると判定する、請求項1に記載の装置。
- ユーザに対して、前記対象統計値の工程能力指数を示して前記基準を指定させるための画面を表示する表示部を更に備える、請求項22に記載の装置。
- 前記生成部は、前記対象試験における複数の処理のうち、ユーザによって指定された処理に対しては前記変更を加えない、
請求項1から23の何れか一項に記載の装置。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と
を備え、
前記比較段階は、前記被試験デバイスの前記変更試験候補を繰り返し実行することによって取得される測定値の変更統計値、および、前記被試験デバイスの前記対象試験を繰り返し実行することによって取得される測定値の対象統計値を比較する、方法。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と
を備え、
前記生成段階は、前記対象試験における、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間を短縮する変更を加えて前記変更試験候補を生成し、
前記待ち時間を単位時間だけ短縮する変更を加えて生成した前記変更試験候補を第1の回数だけ実行した前記変更試験結果を前記対象試験結果と比較した比較結果に基づいて前記対象試験を前記変更試験候補で代用可能であると判定されたことを条件として、前記生成段階で前記変更試験候補の前記待ち時間を更に単位時間だけ短縮する変更を加えた新たな変更試験候補を生成させることを繰り返し、前記対象試験を前記変更試験候補で代用可能ではないと判定されたことに応じて、前記対象試験を前記変更試験候補で代用可能であると判定されるまで、変更直前の前記変更試験候補を予め定められた回数繰り返し実行した前記変更試験結果を前記対象試験結果と比較することを繰り返すことにより、特定の変更試験候補を探索するスクリーニング探索を実施して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定段階を更に備え、前記第1の回数は前記予め定められた回数よりも少ない、方法。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と、
前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成段階で生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成段階で生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が最小となる特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定段階と
を備える方法。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と、
前記対象試験に含まれる複数の試験シーケンスのそれぞれにおける、前記被試験デバイスに対して出力を行う複数の処理間の待ち時間の組を遺伝子とする遺伝的アルゴリズムにより、前記複数の処理間の待ち時間を変更した前記複数の試験シーケンスを含む前記変更試験候補を決定して前記生成段階で生成させ、前記遺伝的アルゴリズムにより前記変更試験候補の前記複数の処理間の待ち時間を更に変更した前記複数の試験シーケンスを含む新たな変更試験候補を決定して前記生成段階で生成させ、前記対象試験を代用可能であると判定された複数の変更試験候補の中から、実行時間が予め定められた目標時間以下となる特定の変更試験候補を探索して、前記特定の変更試験候補を前記対象試験の代わりの変更試験として決定する決定段階と
を備える方法。 - 被試験デバイスを試験するための対象試験に対して、試験の実行時間を短縮する変更を加えた変更試験候補を生成する生成段階と、
試験装置に対して、前記被試験デバイスの前記変更試験候補を実行させる試験処理段階と、
前記変更試験候補による前記被試験デバイスの変更試験結果、および、前記対象試験による前記被試験デバイスの対象試験結果を比較する比較段階と、
前記比較段階による比較結果に基づいて、前記対象試験を前記変更試験候補で代用可能か否かを判定する判定段階と
を備え、
前記生成段階は、前記被試験デバイスの前記対象試験に含まれる複数の試験シーケンスのそれぞれに予め設定されている、試験シーケンスが1つ終了する度に前記被試験デバイスの電源を自動的にオフにする自動パワーオフ処理を無効にすることにより前記実行時間を短縮する変更を加えて前記変更試験候補を生成する、方法。 - コンピュータに請求項25から29の何れか一項に記載の方法を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018171557A JP7245623B2 (ja) | 2018-09-13 | 2018-09-13 | 装置、方法、およびプログラム |
US16/533,736 US11280830B2 (en) | 2018-09-13 | 2019-08-06 | Apparatus, method, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018171557A JP7245623B2 (ja) | 2018-09-13 | 2018-09-13 | 装置、方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020041975A JP2020041975A (ja) | 2020-03-19 |
JP7245623B2 true JP7245623B2 (ja) | 2023-03-24 |
Family
ID=69772463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018171557A Active JP7245623B2 (ja) | 2018-09-13 | 2018-09-13 | 装置、方法、およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11280830B2 (ja) |
JP (1) | JP7245623B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10901032B1 (en) * | 2019-09-13 | 2021-01-26 | Raytheon Company | System and method for remote intelligent troubleshooting |
CN114255155B (zh) * | 2022-02-24 | 2022-07-26 | 荣耀终端有限公司 | 一种图形处理器测试方法和电子设备 |
CN117971627B (zh) * | 2024-03-28 | 2024-08-02 | 深圳市领德创科技有限公司 | 一种基于数据分析的服务器主机断电测试分析系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272442A (ja) | 2000-03-24 | 2001-10-05 | Nec Corp | 論理回路テストパタン生成装置 |
JP2009543326A (ja) | 2006-07-05 | 2009-12-03 | オプティマルテスト エルティーディー. | 基準ダイスを用いた半導体検査方法及びシステム |
US20100161276A1 (en) | 2008-12-22 | 2010-06-24 | Optimaltest Ltd. | System and Methods for Parametric Test Time Reduction |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2749396B1 (fr) * | 1996-05-29 | 1998-08-07 | Softlink | Outil d'aide pour appareil de test de composants electroniques |
JP3067688U (ja) * | 1999-09-27 | 2000-04-07 | 株式会社アドバンテスト | 半導体試験装置 |
US6535986B1 (en) | 2000-03-14 | 2003-03-18 | International Business Machines Corporation | Optimizing performance of a clocked system by adjusting clock control settings and clock frequency |
JP2002286789A (ja) | 2001-01-19 | 2002-10-03 | Toshiba Microelectronics Corp | 半導体テスト装置および半導体テスト方法 |
JP2005090959A (ja) * | 2003-09-11 | 2005-04-07 | Agilent Technologies Japan Ltd | 制御プログラムおよび測定システム |
JP2006030169A (ja) | 2004-06-14 | 2006-02-02 | Aldete Corp | 生成装置、生成方法、その生成方法をコンピュータに実行させることが可能なプログラム、及びそのプログラムを記録した記録媒体 |
JP2006031354A (ja) | 2004-07-15 | 2006-02-02 | Renesas Technology Corp | テストプログラム生成装置及びテストプログラム生成システム |
US7398169B2 (en) * | 2006-02-27 | 2008-07-08 | Advantest Corporation | Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device |
US8743702B2 (en) * | 2008-12-08 | 2014-06-03 | Advantest Corporation | Test apparatus and test method |
US8149721B2 (en) * | 2008-12-08 | 2012-04-03 | Advantest Corporation | Test apparatus and test method |
US8666691B2 (en) * | 2008-12-08 | 2014-03-04 | Advantest Corporation | Test apparatus and test method |
WO2010103567A1 (ja) * | 2009-03-10 | 2010-09-16 | 株式会社アドバンテスト | 試験装置および試験方法 |
JP2011198090A (ja) * | 2010-03-19 | 2011-10-06 | Fuji Xerox Co Ltd | 印刷ジョブ情報管理装置、印刷装置、印刷ジョブ情報管理プログラム |
JP5186587B1 (ja) * | 2011-09-29 | 2013-04-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
JP2013152187A (ja) * | 2012-01-26 | 2013-08-08 | Tesetsuku:Kk | デバイステスタ |
-
2018
- 2018-09-13 JP JP2018171557A patent/JP7245623B2/ja active Active
-
2019
- 2019-08-06 US US16/533,736 patent/US11280830B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272442A (ja) | 2000-03-24 | 2001-10-05 | Nec Corp | 論理回路テストパタン生成装置 |
JP2009543326A (ja) | 2006-07-05 | 2009-12-03 | オプティマルテスト エルティーディー. | 基準ダイスを用いた半導体検査方法及びシステム |
US20100161276A1 (en) | 2008-12-22 | 2010-06-24 | Optimaltest Ltd. | System and Methods for Parametric Test Time Reduction |
Non-Patent Citations (1)
Title |
---|
"Examinator-Pro TM",Galaxy Semiconductor Inc.,2016年10月29日,http://web.archive.org/web/20161029075620/http://www.galaxysemi.com/modules/index.htm |
Also Published As
Publication number | Publication date |
---|---|
JP2020041975A (ja) | 2020-03-19 |
US11280830B2 (en) | 2022-03-22 |
US20200088789A1 (en) | 2020-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7245623B2 (ja) | 装置、方法、およびプログラム | |
CN110956272B (zh) | 实现数据处理的方法和系统 | |
US8601416B2 (en) | Method of circuit design yield analysis | |
US5911041A (en) | Method for generalized windows application install testing for use with an automated test tool | |
NL192892C (nl) | Computer-ondersteund systeem voor het ontwerpen van geïntegreerde schakelingen. | |
US10761812B2 (en) | Visual code editor for visually developing features in applications | |
US7120890B2 (en) | Apparatus for delay fault testing of integrated circuits | |
TWI477797B (zh) | Test module generation device, test sequence generation device, generation method, program and test device | |
US8875077B1 (en) | Fault sensitivity analysis-based cell-aware automated test pattern generation flow | |
US8230382B2 (en) | Model based simulation of electronic discharge and optimization methodology for design checking | |
CN117236278B (zh) | 一种基于数字孪生技术的芯片生产仿真方法及系统 | |
JP2020149270A (ja) | 回路適正化装置及び回路適正化方法 | |
US9032346B2 (en) | Method and apparatus for creating and managing waiver descriptions for design verification | |
US5587919A (en) | Apparatus and method for logic optimization by redundancy addition and removal | |
KR20210157302A (ko) | 워크플로우 기반의 자동 예측 모델링 방법 및 그를 위한 장치 | |
JP2023052555A (ja) | 対話型機械学習 | |
JP7077909B2 (ja) | デッドコード解析プログラム、デッドコード解析方法及びデッドコード解析装置 | |
Song et al. | Novel application of deep learning for adaptive testing based on long short-term memory | |
US20240403314A1 (en) | Systems and methods for automatically deriving data transformation criteria | |
JP2006227958A (ja) | テストデータ生成システム及びテストデータ生成方法 | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
US6581029B1 (en) | Method and system for optimizing execution of a collection of related module sequences by eliminating redundant modules | |
US11714950B2 (en) | Automated timing closure on circuit designs | |
JP5321286B2 (ja) | プログラムモデル検査方法、プログラムモデル検査プログラム | |
US8468409B2 (en) | Speed-path debug using at-speed scan test patterns |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220915 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230117 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230117 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230126 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7245623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |