JP7238218B2 - Mask pattern manufacturing apparatus and mask pattern manufacturing method - Google Patents
Mask pattern manufacturing apparatus and mask pattern manufacturing method Download PDFInfo
- Publication number
- JP7238218B2 JP7238218B2 JP2019055613A JP2019055613A JP7238218B2 JP 7238218 B2 JP7238218 B2 JP 7238218B2 JP 2019055613 A JP2019055613 A JP 2019055613A JP 2019055613 A JP2019055613 A JP 2019055613A JP 7238218 B2 JP7238218 B2 JP 7238218B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- influence
- corners
- mask
- mask information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000004088 simulation Methods 0.000 claims description 40
- 230000003287 optical effect Effects 0.000 claims description 32
- 238000012937 correction Methods 0.000 claims description 28
- 230000000694 effects Effects 0.000 claims description 22
- 238000013461 design Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 241000153282 Theope Species 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000011218 segmentation Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000003014 phosphoric acid esters Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
この発明は、マスクパターン製造装置及びマスクパターン製造方法に関するものである。 The present invention relates to a mask pattern manufacturing apparatus and a mask pattern manufacturing method.
半導体の製造、特にLSIの製造においては、微細化技術の進展に伴い、光近接効果(OPE)が顕著化・複雑化し、大規模な補正が必須となってきている。OPEによって変形したマスクパターンを元のマスクパターンに近付けるマスクパターンを復旧するためには、OPC(Optical Proximity Correction)と称される補正処理が開発されている。 In the manufacture of semiconductors, especially in the manufacture of LSIs, the optical proximity effect (OPE) has become conspicuous and complicated with the progress of miniaturization technology, and large-scale correction has become essential. A correction process called OPC (Optical Proximity Correction) has been developed to restore a mask pattern that has been deformed by OPE to approximate the original mask pattern.
上記補正処理をより正確に行うためには、補正の最小単位であるグリッドサイズを小さくする必要がある。OPCは回路素子のレイアウトデータに基づき行われるものであるが、その対象に係るデータが膨大な容量となるとOPCに多大な時間を要するという問題がある。これに加えて、OPC後のデータ量も膨大となるため、ディスク容量が大きくなり装置の大型化及び高コスト化がもたらされるという問題がある。 In order to perform the correction process more accurately, it is necessary to reduce the grid size, which is the minimum unit of correction. OPC is performed based on layout data of circuit elements, but there is a problem that OPC takes a lot of time when the amount of data related to the object becomes enormous. In addition to this, since the amount of data after OPC is also enormous, there is a problem that the disk capacity becomes large and the size and cost of the apparatus are increased.
なお、大規模やパターンとなるにつれて外側が内側に比較してOPEの変動量が大きくなる一方、中央部は一定の変動量を有していることが知られている。 It is known that as the scale and pattern increase, the amount of variation in the OPE is greater in the outer side than in the inner side, while the central portion has a constant amount of variation.
上記に鑑みて、特許文献1にはOPC処理時間の短縮と、半導体デバイス製造のターンアラウンドタイムの短縮を実現し、コスト削減を狙ったマスクパターン設計方法が開示されている。この特許文献1の手法では、セルライブラリパターンに予めOPC処理を行い、OPC処理されたセルライブラリパターンを用いて半導体チップを作成する。このときのマスクパターン設計方法としては、マスクパターンを露光してパターンを形成する際に生じる形状変化を補正する近接効果補正の処理をセルライブラリ毎に施すセルライブラリのパターン設計工程、複数の上記セルライブラリを配置してマスクパターンを設計する工程、上記セルライブラリに施した近接効果補正の補正量を、周囲に配置したセルライブラリパターンの影響を考慮して変化させる工程を含むものである。
In view of the above, Japanese Unexamined Patent Application Publication No. 2002-100003 discloses a mask pattern design method aiming at cost reduction by shortening the OPC processing time and the turnaround time of semiconductor device manufacturing. According to the technique of
また、特許文献2には、OPC処理に要する時間の低減を図るマスク製造方法が開示されている。このマスク作成方法は、半導体集積回路のレイアウトを複数の単位領域に分割するステップ、各単位領域を包含する処理領域を規定するステップ、各単位領域に対し光学的に影響を及ぼす光学的影響領域を処理領域から抽出するステップ、処理領域の中の図形に対してOPC処理を実行し、OPCレイアウトを作成するステップ、OPCレイアウトに基づきマスクを製造するステップを有するOPCレイアウトを作成するステップにおいては、処理領域中の図形が光学的影響領域に重なり、且つ、設計基準に違反する異常部分を含む場合、当該図形から異常部分を除去した後にOPC処理を実行するというものである。
Further,
更に、特許文献3には、第1マスクレイヤと第2のマスクレイヤを有する半導体素子製造用マスクが開示されている。上記第1のマスクレイヤは、第1ハーフトーンパターンが形成されて第1パターン領域を画定する第1露光領域を含むものである。また、上記第2のマスクレイヤは、バイナリパターン領域および第2ハーフトーンパターンが形成されて第2パターン領域を画定する第2露光領域を含むものである。バイナリパターンとハーフトーンパターンで構成された第2マスクレイヤを使用することで、第1マスクレイヤを使用して第1露光した後に、ハーフトーン膜と遮光膜の誤整列及びレジストレーションによって誘発される1次露光の異常露光を2次露光で補正できるというものである。
Furthermore,
また、非特許文献1には、モデルベースOPCで計算されたOPC前後のパターンを補正ライブラリに登録し、再び同じパターンを補正するときには、補正ライブラリの中のパターンを再利用するライブラリベースOPCが開示されている。また、このライブラリベースOPCを通常行われているルールベースOPCと組み合わせることで、少ないシミュレーション回数で補正を行うことができるOPCツールについての開示がなされている。更に、設計から製造に移行した段階で発生する問題を、設計段階で事前に予測し、解決する手法であるDFM(Design for Manufacturability)と称される技術も開示されており、OPCとDFMによってパターン形状予測の精度向上と計算時間短縮という二律背反の改題を克服することが述べられている。
Non-Patent
本発明は、パターン形状予測の精度向上と計算時間短縮という二律背反の改題を克服し、更に推し進めることを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to overcome and further promote the contradictory issues of improving the accuracy of pattern shape prediction and shortening the calculation time.
本発明の実施形態は、半導体製造を行う1つの実物大セルの面積を縮小した面積のシミュレーションサイズ領域に、前記実物大セルにおける光近接効果補正を行う前のOPC前マスク位置情報を対応付けしたシミュレーションサイズ領域情報を用いて光近接効果補正を行うOPC手段と、前記シミュレーションサイズ領域を、前記実物大セルにおける光近接効果の影響度に応じて影響度対応領域に区分し、影響度対応領域毎に、前記OPC手段により得られる光近接効果補正後のOPC後マスク位置情報と前記OPC前マスク位置情報を割り当てて構成した影響度対応領域マスク情報群を作成する影響度対応領域マスク情報群作成手段と、前記実物大セルにおける全領域の影響度対応領域のエリア毎における光近接効果の影響度に応じて前記影響度対応領域マスク情報群から所要の影響度対応領域マスク情報を選択し、この影響度対応領域マスク情報を対応するエリアに配置して前記実物大セルにおける全領域の影響度対応領域マスク情報マップを生成するマップ生成手段と、生成された影響度対応領域マスク情報マップの影響度対応領域マスク情報に基づき、実物大セルにおける少なくとも寸法とスペースのズレを検証するデザインルールチェックを行うデザインルールチェック手段とを具備することを特徴とする。 In the embodiment of the present invention, pre-OPC mask position information before performing optical proximity correction in the full-scale cell is associated with a simulation size region having an area obtained by reducing the area of one full-scale cell for manufacturing semiconductors. OPC means for performing optical proximity correction using simulation size area information; dividing the simulation size area into influence degree corresponding areas according to the degree of influence of the optical proximity effect in the full-scale cell; (b) influence-corresponding area mask information group creating means for creating an influence-corresponding area mask information group configured by assigning post-OPC mask position information after optical proximity correction obtained by said OPC means and said pre-OPC mask position information; selects required influence corresponding area mask information from the influence corresponding area mask information group according to the influence of the optical proximity effect in each area of the influence corresponding area of all areas in the full size cell, and selects the necessary influence corresponding area mask information map generating means for arranging degree-corresponding region mask information in corresponding areas to generate an influence-corresponding region mask information map for all regions in the full-scale cell; and design rule check means for performing a design rule check for verifying at least a size and space deviation in the full-scale cell based on the area mask information.
以下添付図面を参照して、本発明の実施形態に係るマスクパターン製造装置及びマスクパターン製造方法を説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。図1には、本発明の実施形態に係るマスクパターン製造装置の構成図を示す。10はコンピュータ部であり、CPU、主メモリ、外部記憶装置を含み、半導体のマスクパターン製造に必要な全てのプログラムを有しており、このプログラムによって図示の各手段を実現する。
A mask pattern manufacturing apparatus and a mask pattern manufacturing method according to embodiments of the present invention will be described below with reference to the accompanying drawings. In each figure, the same components are denoted by the same reference numerals, and overlapping descriptions are omitted. FIG. 1 shows a configuration diagram of a mask pattern manufacturing apparatus according to an embodiment of the present invention. A
コンピュータ部10には、入力装置20と出力装置30とが接続されている。入力装置20は、コンピュータ部10に対するコマンドの入力、各種データの入力を行うためのものであって、キーボード、マウスなどのポインティングデバイス、タッチパネルなどを含み、更には、記憶媒体やネットワークを接続してデータ等の入力を行うものなど、全ての入力手段を含むものとする。ただし、すべての入力手段が接続されている必要はなく、適宜な入力手段が接続され得る。
An
出力装置30は、コンピュータ部10から出力される全てのデータ及び情報に関し外部出力するためのものであって、各種のディスプレイ装置、プリンタ装置、記憶媒体装置、音声出力装置等のすべての出力手段を含むものとする。ただし、すべての出力手段が接続されている必要はなく、適宜な出力手段が接続され得る。
The
コンピュータ部10は、プログラムによって実現される次の各手段を有する。即ち、OPC手段11、影響度対応領域マスク情報群作成手段12、マップ生成手段13、デザインルールチェック手段14である。OPC手段11は、半導体製造を行う1つの実物大セルの面積を縮小した面積のシミュレーションサイズ領域に、上記実物大セルにおける光近接効果補正を行う前のOPC前マスク位置情報を対応付けしたシミュレーションサイズ領域情報を用いて光近接効果補正を行うものである。OPC手段11によるOPCの処理手法には限定はなく、OPEの影響度に応じて補正用のデータを発生させるものであれば良い。
The
影響度対応領域マスク情報群作成手段12は、上記シミュレーションサイズ領域を、上記実物大セルにおける光近接効果の影響度に応じて影響度対応領域に区分し、影響度対応領域毎に、上記OPC手段により得られる光近接効果補正後のOPC後マスク位置情報と上記OPC前マスク位置情報を割り当てて構成した影響度対応領域マスク情報群を作成するものである。 The influence corresponding area mask information group creating means 12 divides the simulation size area into influence corresponding areas according to the influence of the optical proximity effect in the full-scale cell, and the OPC means for each influence corresponding area. A group of influence-corresponding area mask information is created by allocating post-OPC mask position information after optical proximity effect correction obtained by and the pre-OPC mask position information.
マップ生成手段13は、上記実物大セルにおける全領域の影響度対応領域のエリア毎における光近接効果の影響度に応じて前記影響度対応領域マスク情報群から所要の影響度対応領域マスク情報を選択し、この影響度対応領域マスク情報を対応するエリアに配置して上記実物大セルにおける全領域の影響度対応領域マスク情報マップを生成するものである。 The map generating means 13 selects required influence corresponding area mask information from the influence corresponding area mask information group according to the influence of the optical proximity effect in each area of the influence corresponding area of all the areas in the full size cell. Then, the influence corresponding area mask information is arranged in the corresponding area to generate an influence corresponding area mask information map of the entire area in the full size cell.
デザインルールチェック手段14は、生成された影響度対応領域マスク情報マップの影響度対応領域マスク情報に基づき、実物大セルにおける少なくとも寸法とスペースのズレを検証するデザインルールチェックを行うものである。 The design rule check means 14 performs a design rule check for verifying at least the size and space deviations in the full-scale cell based on the influence degree corresponding area mask information of the generated influence degree corresponding area mask information map.
上記各手段が処理を行う必要のため、入力装置20から予め、半導体製造を行う1つの実物大セルの面積Sの情報、実物大セルの面積Sを縮小した面積sの情報が与えられる。また、入力装置20から予め、上記面積sのシミュレーションサイズ領域に、上記実物大セルにおける光近接効果補正を行う前のOPC前マスク位置情報を対応付けしたシミュレーションサイズ領域情報が与えられる。このシミュレーションサイズ領域情報は、上記実物大セルにおける光近接効果補正を行う前のOPC前マスク位置情報が入力装置20から予め与えられると、このOPC前マスク位置情報と上記面積sの情報に基づき、コンピュータ部10が作成しても良い。
Since each of the above means needs to perform processing, information on the area S of one full-scale cell for semiconductor manufacturing and information on the area s obtained by reducing the area S of the full-scale cell are provided in advance from the
シミュレーションサイズ領域情報は、図2に示すような、上記面積sのシミュレーションサイズ領域Eである矩形の領域に、OPC前マスク位置情報PMを対応付けしたものである。この図では、OPC前マスク位置情報PMを四角マークにより示しているが、本装置が行うOPC処理の内容によっては、マークに限らず数値でも良い。シミュレーションサイズ領域情報は、上記面積sのシミュレーションサイズ領域Eである矩形の領域における座標及びレイヤ(格子)の大きさ(縦横の寸法)を特定することにより、その位置(座標)におけるOPE影響度を算出でき、適切にOPC補正を行うことができる情報であれば、特に限定はない。 The simulation size region information is obtained by associating the pre-OPC mask position information PM with the rectangular region which is the simulation size region E having the area s as shown in FIG. In this figure, the pre-OPC mask position information PM is indicated by a square mark, but depending on the contents of the OPC processing performed by this apparatus, it is not limited to a mark and may be a numerical value. The simulation size area information specifies the coordinates in the rectangular area that is the simulation size area E of the area s and the size (vertical and horizontal dimensions) of the layer (lattice) to determine the OPE influence at that position (coordinates). There is no particular limitation as long as the information can be calculated and the OPC can be appropriately corrected.
なお、上記面積sのシミュレーションサイズ領域Eである矩形の領域(つまり、マスクに対応するレイヤ)は、メモリ素子のように、ある程度規則的に(周期的に)繰り返されることが望ましく、実物大セルにおけるOPEの影響を安定的に反映する長さを有していれば良い。例えば、上記面積sのシミュレーションサイズ領域Eには、実物大セルにおけるいくつかの典型的なOPEの影響を反映しているエリアが含まれると好適である。勿論、上記面積sのシミュレーションサイズ領域Eは、全てが、実物大セルにおけるいくつかの典型的なOPEの影響を反映しているエリアであっても良い。 It should be noted that the rectangular area (that is, the layer corresponding to the mask), which is the simulation size area E of the area s, is preferably repeated to some extent regularly (periodically) like a memory element. It suffices if it has a length that stably reflects the influence of the OPE in . For example, the simulated size region E of area s above preferably includes an area reflecting the effects of several typical OPEs in a full scale cell. Of course, the simulated size region E of area s above may be an area all reflecting the effects of some typical OPE in a full scale cell.
具体的には、上記シミュレーションサイズ領域Eを、図3に示されるように矩形の四隅における所定面積の四隅のエリアEA、EB、EC、EDと、それ以外の領域CCにより構成することができる(第1タイプという)。上記所定面積の四隅中における、矩形(エリアEA、EB、EC、EDの矩形)の平行する第1の2辺の端部に存在する2隅の2ペア間に存在する領域を、影響度に対応する複数のエリアに分けることができる。例えば、図4に示すように、第1の2辺を、エリアEAとエリアEDとを結ぶ領域S1による1辺(帯状領域)と、エリアEBとエリアECとを結ぶ領域S2による1辺(帯状領域)とすることができる。この領域S1、S2をそれぞれ、何等分(例えば、3等分、4等分、…など)とすることができる(第2タイプという)。 Specifically, as shown in FIG. 3, the simulation size area E can be composed of four corner areas EA, EB, EC, and ED of a predetermined area at the four corners of a rectangle, and the other area CC ( the first type). Among the four corners of the predetermined area, the area existing between two pairs of two corners existing at the ends of the first two parallel sides of the rectangle (rectangle of areas EA, EB, EC, and ED) is defined as the degree of influence. It can be divided into corresponding areas. For example, as shown in FIG. 4, the first two sides are one side (strip-shaped area) formed by area S1 connecting area EA and area ED and one side (strip-shaped area) formed by area S2 connecting area EB and area EC. area). Each of the regions S1 and S2 can be equally divided (for example, divided into three equal parts, four equal parts, etc.) (referred to as a second type).
更に、上記所定面積の四隅中における、矩形の平行する前記第1の2辺と異なる第2の2辺の端部に存在する2隅の2ペア間に存在する領域を、影響度に対応する複数のエリアに分けることができる。例えば、図5のように、矩形の平行する上記第1の2辺(領域S1、S2に対応する2辺)と異なる第2の2辺の端部に存在する2隅の2ペアエリア(エリアEAとエリアEBのペアと、エリアECとエリアEDのペア)とする。このとき、例えば、図5に示すように、第1の2辺を、エリアEAとエリアEBとを結ぶ領域S3による1辺と、エリアECとエリアEDとを結ぶ領域S4による1辺とすることができる。この領域S3、S4をそれぞれ、何等分(例えば、3等分、4等分、…など)とすることができる(第3タイプという)。 Further, among the four corners of the predetermined area, an area existing between two pairs of two corners existing at the ends of the second two sides different from the first two parallel sides of the rectangle corresponds to the degree of influence. It can be divided into multiple areas. For example, as shown in FIG. 5, two pairs of areas (areas A pair of EA and area EB and a pair of area EC and area ED). At this time, for example, as shown in FIG. 5, the first two sides are defined as one side by region S3 connecting area EA and area EB and one side by region S4 connecting area EC and area ED. can be done. Each of the regions S3 and S4 can be equally divided (for example, divided into three equal parts, four equal parts, etc.) (referred to as a third type).
上記シミュレーションサイズ領域Eを、図6に示した如く、上記所定面積の四隅(エリアEA~ED)と、上記所定面積の四隅中における、矩形の平行する第1の2辺の端部に存在する2隅の2ペア間に存在する領域S1、S2と、上記所定面積の四隅中における、矩形の平行する前記第1の2辺と異なる第2の2辺の端部に存在する2隅の2ペア間に存在する領域S3、S4と、上記四隅(エリアEA~ED)、上記領域以外の中央エリアCC2に分ける。更に、上記中央エリアCC2を同じ面積の小エリアCCsに分ける(第4タイプという)。 As shown in FIG. 6, the simulation size area E exists at the four corners (areas EA to ED) of the predetermined area and the ends of the first two parallel sides of the rectangle in the four corners of the predetermined area. Regions S1 and S2 that exist between two pairs of two corners, and two corners that exist at the ends of the second two sides of the rectangle that are different from the first two parallel sides of the four corners of the predetermined area. It is divided into regions S3 and S4 existing between the pairs, the four corners (areas EA to ED), and the central area CC2 other than the above regions. Further, the central area CC2 is divided into small areas CCs having the same area (referred to as a fourth type).
上記の前記シミュレーションサイズ領域を分割する手法は一例に過ぎず、本実施形態の趣旨を逸脱しない限りどのような分割手法を用いても良い。例えば、上記の第4タイプにおいて、上記中央エリアCC2を異なる面積の複数の小エリアに分けるなどを行っても良い。 The method of dividing the simulation size region described above is merely an example, and any dividing method may be used as long as it does not deviate from the gist of the present embodiment. For example, in the fourth type, the central area CC2 may be divided into a plurality of small areas having different sizes.
上記のシミュレーションサイズ領域情報の設定を含め、本実施形態における装置の動作を図7に示すフローチャートを参照して、以下に説明する。既に説明したように、半導体製造を行う1つの実物大セルの面積、この1つの実物大セルの面積を縮小した面積、上記実物大セルにおける光近接効果補正を行う前のOPC前マスク位置情報、縮小した面積のシミュレーションサイズ領域に、上記OPC前マスク位置情報を対応付けしたシミュレーションサイズ領域情報等の設定(或いは、一部の作成)などが行われる(STEP11)。 The operation of the apparatus according to this embodiment, including the setting of the simulation size area information, will be described below with reference to the flowchart shown in FIG. As already explained, the area of one full-scale cell for semiconductor manufacturing, the area obtained by reducing the area of this one full-scale cell, the pre-OPC mask position information before optical proximity correction in the full-scale cell, Simulation size area information or the like associated with the pre-OPC mask position information is set (or partially created) in the simulation size area having the reduced area (STEP 11).
次に、シミュレーションサイズ領域情報を用いて光近接効果補正を行う(STEP12)。上記シミュレーションサイズ領域Eを、上記実物大セルにおける光近接効果の影響度に応じて影響度対応領域に区分する(STEP13)。図8に、この処理による区分の一例を示す。本実施形態では、シミュレーションサイズ領域Eを、9ブロックに分割している。9ブロック中の4隅エリアEA~EDはOPEの影響が最も大きなエリアであり、本実施形態では4隅エリアEAとEDとの間のエリアMAと、4隅エリアEBとECとの間のエリアMBとは、OPEの影響度が次に大きなエリアであり、その他のエリアがOPEの影響度が最も安定したエリアである。 Next, optical proximity correction is performed using the simulation size area information (STEP 12). The simulation size area E is divided into influence degree corresponding areas according to the influence degree of the optical proximity effect in the full-scale cell (STEP 13). FIG. 8 shows an example of division by this process. In this embodiment, the simulation size area E is divided into 9 blocks. The four corner areas EA to ED in the nine blocks are the areas where the OPE has the greatest influence. In this embodiment, the area MA between the four corner areas EA and ED and the area between the four corner areas EB and EC MB is the area where the degree of influence of OPE is the next largest, and the other areas are areas where the degree of influence of OPE is the most stable.
また、上記のSTEP13において区分する各エリアには、破線の四角枠により示したOPC前マスク位置情報PMと共に塗り潰した四角マークにより示した光近接効果補正後のOPC後マスク位置情報が対応付けられており、これが図9に示されている。これらは、図9においてマークや塗り潰しにより示されているが、座標や枠線により囲まれた領域の広さなどのマスク位置情報である。従って、OPC後にSTEP13において区分した各エリアには、OPC後マスク位置情報と上記OPC前マスク位置情報とが割り当てられてセットされているため、OPC後にSTEP13において区分した各エリアにOPC後マスク位置情報と上記OPC前マスク位置情報とが割り当てて構成した影響度対応領域マスク情報群を、図10に示すように作成する(STEP14)。
Each area divided in
上記STEP14において作成された影響度対応領域マスク情報群は、シミュレーションサイズ領域Eにまとめた状態で示されるように、4隅エリアEA、EB、EC、EDに対応して、図10(b)に影響度対応領域(図では、簡略化して「領域」)A、B、C、Dの影響度対応領域マスク情報と、影響度対応領域A、D間の中央部の影響度対応領域Eの影響度対応領域マスク情報と、影響度対応領域B、C間の中央部の影響度対応領域Fの影響度対応領域マスク情報と、影響度対応領域A、E、Dと影響度対応領域B、F、Cとに挟まれた影響度対応領域G、H、Iの影響度対応領域マスク情報とにより構成される。図10(b)の影響度対応領域G、H、Iは、図10(a)においてはエリアEG、EH、EIの位置にあった影響度対応領域マスク情報である。
The group of influence-corresponding area mask information created in
上記のように影響度対応領域マスク情報群作成されると、次に、上記実物大セルにおける全領域の影響度対応領域のエリア毎における光近接効果の影響度に応じて上記影響度対応領域マスク情報群から所要の影響度対応領域マスク情報を選択し、この影響度対応領域マスク情報を対応するエリアに配置して上記実物大セルにおける全領域の影響度対応領域マスク情報マップを生成する(STEP15)。 After the group of influence corresponding area mask information is created as described above, next, the influence corresponding area mask is generated according to the degree of influence of the optical proximity effect in each area of the influence corresponding area of the whole area in the full size cell. Required influence corresponding area mask information is selected from the information group, and this influence corresponding area mask information is arranged in the corresponding area to generate an influence corresponding area mask information map of the entire area in the full size cell (STEP 15 ).
上記実物大セルにおける全領域の影響度対応領域のエリアは、図10を用いて説明した影響度対応領域A、E、D、B、F、C、G、H、Iと同じ大きさである。しかも、影響度対応領域マスク情報群は、上記実物大セルにおける光近接効果の影響度に応じて影響度対応領域に区分し、影響度対応領域毎に、上記OPC手段11により得られる光近接効果補正後のOPC後マスク位置情報と上記OPC前マスク位置情報を割り当てて構成したものであるから、影響度対応領域A、E、D、B、F、C、G、H、Iが、上記実物大セルにおける全領域の影響度対応領域のエリア中のどこのエリアに対応付いているか明らかになっている。 The area of the impact corresponding area of all the areas in the full-size cell is the same size as the impact corresponding areas A, E, D, B, F, C, G, H, and I described using FIG. . Moreover, the influence corresponding area mask information group is divided into influence corresponding areas according to the influence of the optical proximity effect in the full-scale cell, and the optical proximity effect obtained by the OPC means 11 is divided for each influence corresponding area. Since the corrected post-OPC mask position information and the pre-OPC mask position information are assigned, the influence degree corresponding areas A, E, D, B, F, C, G, H, and I correspond to the actual object. It is clear to which area in the area of the influence corresponding area of all the areas in the large cell is associated.
従って、所要の影響度対応領域マスク情報を選択し、この影響度対応領域マスク情報を対応するエリアに配置して上記実物大セルにおける全領域の影響度対応領域マスク情報マップを生成することができる。 Therefore, it is possible to select required influence corresponding area mask information, arrange this influence corresponding area mask information in a corresponding area, and generate an influence corresponding area mask information map of the entire area in the full size cell. .
上記で生成された影響度対応領域マスク情報マップを、図11に示す。図11には、影響度対応領域A、E、D、B、F、C、G、H、Iから所要の影響度対応領域マスク情報が適切に選択され、配置されている様子が判る。 FIG. 11 shows the degree-of-impact region mask information map generated as described above. In FIG. 11, it can be seen that the required influence corresponding area mask information is appropriately selected from the influence corresponding areas A, E, D, B, F, C, G, H, and I and arranged.
以上のようにして実物大セルにおける全領域の影響度対応領域マスク情報マップが生成されると、影響度対応領域マスク情報マップの影響度対応領域マスク情報に基づき、実物大セルにおける少なくとも寸法とスペースのズレを検証するデザインルールチェックを行う(STEP16)。 When the influence corresponding area mask information map for the entire area in the full-scale cell is generated as described above, at least the dimensions and space in the full-scale cell are calculated based on the influence corresponding area mask information of the influence corresponding area mask information map. A design rule check is performed to verify the deviation of (STEP 16).
以上の実施形態によれば、実物大セルに対してそのままでOPC処理を施した場合に比べて、全体の処理時間を短縮することができる。また、実物大セルに対してそのままでOPC処理を施した場合に比べて、保存などするデータ量を大幅に削減することができる。更に、実物大セルの規模を変更した場合にも、OPEの影響度が最も安定したエリアの情報を繰り返して使用することで対応できるようになり、OPC処理に必要な時間を短縮できる効果がある。 According to the above embodiment, the entire processing time can be shortened compared to the case where the OPC processing is performed on the full-size cell as it is. In addition, the amount of data to be stored can be greatly reduced compared to the case where the OPC processing is performed on the full-scale cell as it is. Furthermore, even if the scale of the full-scale cell is changed, it will be possible to deal with it by repeatedly using the information of the area where the degree of influence of OPE is the most stable, which has the effect of shortening the time required for OPC processing. .
10 コンピュータ部
11 OPC手段
12 影響度対応領域マスク情報群作成手段
13 マップ生成手段
14 デザインルールチェック手段
20 入力装置
30 出力装置
REFERENCE SIGNS
Claims (12)
前記シミュレーションサイズ領域を、前記実物大セルにおける光近接効果の影響度に応じて影響度対応領域に区分し、影響度対応領域毎に、前記OPC手段により得られる光近接効果補正後のOPC後マスク位置情報と前記OPC前マスク位置情報を割り当てて構成した影響度対応領域マスク情報群を作成する影響度対応領域マスク情報群作成手段と、
前記実物大セルにおける全領域の影響度対応領域のエリア毎における光近接効果の影響度に応じて前記影響度対応領域マスク情報群から所要の影響度対応領域マスク情報を選択し、この影響度対応領域マスク情報を対応するエリアに配置して前記実物大セルにおける全領域の影響度対応領域マスク情報マップを生成するマップ生成手段と、
生成された影響度対応領域マスク情報マップの影響度対応領域マスク情報に基づき、実物大セルにおける少なくとも寸法とスペースのズレを検証するデザインルールチェックを行うデザインルールチェック手段と
を具備することを特徴とするマスクパターン製造装置。 Using simulation size region information in which pre-OPC mask position information before performing optical proximity correction in the full-scale cell is associated with a simulation-size region having an area obtained by reducing the area of one full-scale cell for semiconductor manufacturing. OPC means for optical proximity correction;
The simulation size area is divided into influence degree corresponding areas according to the degree of influence of the optical proximity effect in the full-scale cell, and for each influence degree corresponding area, an OPC post-OPC mask after optical proximity effect correction obtained by the OPC means influence-corresponding area mask information group creating means for creating an influence-corresponding area mask information group configured by assigning position information and the pre-OPC mask position information;
Selecting required influence corresponding area mask information from the influence corresponding area mask information group according to the influence of the optical proximity effect in each area of the influence corresponding area of all areas in the full size cell, and corresponding to this influence map generation means for arranging region mask information in corresponding areas and generating an influence degree corresponding region mask information map for all regions in the full size cell;
and design rule checking means for performing a design rule check for verifying at least a deviation of dimensions and spaces in a full-scale cell based on the influence degree corresponding area mask information of the generated influence degree corresponding area mask information map. mask pattern manufacturing equipment.
前記所定面積の四隅と、
前記所定面積の四隅中における、矩形の平行する第1の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記所定面積の四隅中における、矩形の平行する前記第1の2辺と異なる第2の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記四隅、前記領域以外の中央エリアに分け、
前記中央エリアを同じ面積の小エリアに分けて、この小エリアを同一パターンの影響度対応領域マスク情報群とすることを特徴とする請求項2に記載のマスクパターン製造装置。 The influence degree corresponding area mask information group creating means divides the simulation size area into
four corners of the predetermined area; and
an area existing between two pairs of two corners existing at the ends of first two parallel sides of a rectangle among the four corners of the predetermined area;
a region existing between two pairs of two corners existing at the ends of second two sides different from the first two parallel sides of a rectangle among the four corners of the predetermined area;
Divided into a central area other than the four corners and the area,
3. A mask pattern manufacturing apparatus according to claim 2, wherein said central area is divided into small areas having the same area, and said small areas are used as the group of influence corresponding region mask information of the same pattern.
前記所定面積の四隅と、
前記所定面積の四隅中における、矩形の平行する第1の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記所定面積の四隅中における、矩形の平行する前記第1の2辺と異なる第2の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記四隅、前記領域以外の中央エリアに分け、
前記中央エリアを同じ面積の小エリアに分けて、この小エリアを複数段階の異なるパターンの影響度対応領域マスク情報群とすることを特徴とする請求項2に記載のマスクパターン製造装置。 The influence degree corresponding area mask information group creating means divides the simulation size area into
four corners of the predetermined area; and
an area existing between two pairs of two corners existing at the ends of first two parallel sides of a rectangle among the four corners of the predetermined area;
a region existing between two pairs of two corners existing at the ends of second two sides different from the first two parallel sides of a rectangle among the four corners of the predetermined area;
Divided into a central area other than the four corners and the area,
3. A mask pattern manufacturing apparatus according to claim 2, wherein said central area is divided into small areas having the same area, and said small areas are used as a group of mask information corresponding to regions of influence corresponding to different patterns in a plurality of stages.
前記シミュレーションサイズ領域を、前記実物大セルにおける光近接効果の影響度に応じて影響度対応領域に区分し、影響度対応領域毎に、前記OPCステップにより得られる光近接効果補正後のOPC後マスク位置情報と前記OPC前マスク位置情報を割り当てて構成した影響度対応領域マスク情報群を作成する影響度対応領域マスク情報群作成ステップと、
前記実物大セルにおける全領域の影響度対応領域のエリア毎における光近接効果の影響度に応じて前記影響度対応領域マスク情報群から所要の影響度対応領域マスク情報を選択し、この影響度対応領域マスク情報を対応するエリアに配置して前記実物大セルにおける全領域の影響度対応領域マスク情報マップを生成するマップ生成ステップと、
生成された影響度対応領域マスク情報マップの影響度対応領域マスク情報に基づき、実物大セルにおける少なくとも寸法とスペースのズレを検証するデザインルールチェックを行うデザインルールチェックステップと
を具備することを特徴とするマスクパターン製造方法。 Using simulation size region information in which pre-OPC mask position information before performing optical proximity correction in the full-scale cell is associated with a simulation-size region having an area obtained by reducing the area of one full-scale cell for semiconductor manufacturing. an OPC step for optical proximity correction;
The simulation size area is divided into influence degree corresponding areas according to the degree of influence of the optical proximity effect in the full -scale cell. an impact-corresponding area mask information group creating step of creating an impact-corresponding area mask information group configured by assigning the mask position information and the pre-OPC mask position information;
Selecting required influence corresponding area mask information from the influence corresponding area mask information group according to the influence of the optical proximity effect in each area of the influence corresponding area of all areas in the full size cell, and corresponding to this influence a map generation step of arranging the region mask information in the corresponding area and generating an influence degree corresponding region mask information map of the entire region in the full size cell;
and a design rule check step of performing a design rule check for verifying at least a size and space deviation in the full-scale cell based on the influence degree corresponding area mask information of the generated influence degree corresponding area mask information map. mask pattern manufacturing method.
前記所定面積の四隅と、
前記所定面積の四隅中における、矩形の平行する第1の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記所定面積の四隅中における、矩形の平行する前記第1の2辺と異なる第2の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記四隅、前記領域以外の中央エリアに分け、
前記中央エリアを同じ面積の小エリアに分けて、この小エリアを同一パターンの影響度対応領域マスク情報群とすることを特徴とする請求項8に記載のマスクパターン製造方法。 In the influence level corresponding area mask information group creation step, the simulation size area is
four corners of the predetermined area; and
an area existing between two pairs of two corners existing at the ends of first two parallel sides of a rectangle among the four corners of the predetermined area;
a region existing between two pairs of two corners existing at the ends of second two sides different from the first two parallel sides of a rectangle among the four corners of the predetermined area;
Divided into a central area other than the four corners and the area,
9. The method of manufacturing a mask pattern according to claim 8, wherein the central area is divided into small areas of the same size, and the small areas are used as the group of influence corresponding region mask information of the same pattern.
前記所定面積の四隅と、
前記所定面積の四隅中における、矩形の平行する第1の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記所定面積の四隅中における、矩形の平行する前記第1の2辺と異なる第2の2辺の端部に存在する2隅の2ペア間に存在する領域と、
前記四隅、前記領域以外の中央エリアに分け、
前記中央エリアを同じ面積の小エリアに分けて、この小エリアを複数段階の異なるパターンの影響度対応領域マスク情報群とすることを特徴とする請求項8に記載のマスクパターン製造方法。
In the influence level corresponding area mask information group creation step, the simulation size area is
four corners of the predetermined area; and
an area existing between two pairs of two corners existing at the ends of first two parallel sides of a rectangle among the four corners of the predetermined area;
a region existing between two pairs of two corners existing at the ends of second two sides different from the first two parallel sides of a rectangle among the four corners of the predetermined area;
Divided into a central area other than the four corners and the area,
9. The method of manufacturing a mask pattern according to claim 8, wherein the central area is divided into small areas of the same area, and the small areas are used as a group of mask information corresponding to regions of different pattern influence levels in a plurality of steps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019055613A JP7238218B2 (en) | 2019-03-22 | 2019-03-22 | Mask pattern manufacturing apparatus and mask pattern manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019055613A JP7238218B2 (en) | 2019-03-22 | 2019-03-22 | Mask pattern manufacturing apparatus and mask pattern manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020154267A JP2020154267A (en) | 2020-09-24 |
JP7238218B2 true JP7238218B2 (en) | 2023-03-14 |
Family
ID=72558911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019055613A Active JP7238218B2 (en) | 2019-03-22 | 2019-03-22 | Mask pattern manufacturing apparatus and mask pattern manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7238218B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002148779A (en) | 2000-11-07 | 2002-05-22 | Toshiba Corp | Mask pattern correcting method, photomask, and computer-readable recording medium stored with mask pattern correcting program |
JP2006171113A (en) | 2004-12-13 | 2006-06-29 | Toshiba Corp | Mask data preparation apparatus, mask data preparation method, exposure mask, method for manufacturing semiconductor device, and mask data preparation program |
JP2008139896A (en) | 1997-07-31 | 2008-06-19 | Toshiba Corp | Method and apparatus for correcting mask data, and recording medium |
JP2008145600A (en) | 2006-12-07 | 2008-06-26 | Nec Electronics Corp | Method for manufacturing mask of semiconductor integrated circuit, and mask data creation system |
US20120208111A1 (en) | 2011-02-15 | 2012-08-16 | Moon Seong-Ho | Method of manufacturing photo-mask |
-
2019
- 2019-03-22 JP JP2019055613A patent/JP7238218B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008139896A (en) | 1997-07-31 | 2008-06-19 | Toshiba Corp | Method and apparatus for correcting mask data, and recording medium |
JP2002148779A (en) | 2000-11-07 | 2002-05-22 | Toshiba Corp | Mask pattern correcting method, photomask, and computer-readable recording medium stored with mask pattern correcting program |
JP2006171113A (en) | 2004-12-13 | 2006-06-29 | Toshiba Corp | Mask data preparation apparatus, mask data preparation method, exposure mask, method for manufacturing semiconductor device, and mask data preparation program |
JP2008145600A (en) | 2006-12-07 | 2008-06-26 | Nec Electronics Corp | Method for manufacturing mask of semiconductor integrated circuit, and mask data creation system |
US20120208111A1 (en) | 2011-02-15 | 2012-08-16 | Moon Seong-Ho | Method of manufacturing photo-mask |
Also Published As
Publication number | Publication date |
---|---|
JP2020154267A (en) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111128997B (en) | Method, system and storage medium for generating integrated circuit layout diagram | |
US11415896B2 (en) | Dissection method for layout patterns in semiconductor device, optical proximity correction method including the same and method of manufacturing semiconductor device including the same | |
US8281264B2 (en) | Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction | |
KR102058224B1 (en) | Integrated circuit layout methods, structures, and systems | |
US11594528B2 (en) | Layout modification method for exposure manufacturing process | |
US20170115556A1 (en) | Mask manufacturing method and semiconductor device manufacturing method using the same | |
US20100162194A1 (en) | Method for Selectively Enlarging Via and Contact Sizes | |
JP4511598B2 (en) | Method, system, and program for selectively scaling objects that are layers, regions or cells of an integrated circuit design | |
US20140130003A1 (en) | Standard cell placement method to exercise placement permutations of standard cell libraries | |
US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
JP2006318978A (en) | Pattern design method | |
US11443094B2 (en) | Method of inserting dummy boundary cells for macro/IP and IC | |
TWI681520B (en) | Integrated circuit structure, method of generating integrated circuit layout diagram, and integrated circuit layout diagram generation system | |
TW202238429A (en) | Method of fabricating an analog integrated circuit | |
JP4761859B2 (en) | Layout design method for semiconductor integrated circuit | |
US20080216045A1 (en) | Mask data processing method for optimizing hierarchical structure | |
CN111125984A (en) | Integrated circuit design method | |
TW202001638A (en) | Method of generating a layout diagram | |
CN110968981A (en) | Integrated circuit layout diagram generation method and system | |
US20240202420A1 (en) | Integrated circuit with dummy boundary cells | |
JP7238218B2 (en) | Mask pattern manufacturing apparatus and mask pattern manufacturing method | |
KR20230116422A (en) | Method for fabricating phtomask layout and method for fabricating of semiconductor device using the same | |
KR20210045265A (en) | Method for optical proximity correction in which consistency is maintain and method for manufacturing mask using the same | |
JP2007079517A (en) | Method for forming pattern, program for forming pattern, and method for manufacturing semiconductor device | |
US9734277B2 (en) | Semiconductor device designing method, designing apparatus, and computer-readable storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7238218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |