JP7237192B2 - Semiconductor device, manufacturing method thereof, and power conversion device - Google Patents
Semiconductor device, manufacturing method thereof, and power conversion device Download PDFInfo
- Publication number
- JP7237192B2 JP7237192B2 JP2021558142A JP2021558142A JP7237192B2 JP 7237192 B2 JP7237192 B2 JP 7237192B2 JP 2021558142 A JP2021558142 A JP 2021558142A JP 2021558142 A JP2021558142 A JP 2021558142A JP 7237192 B2 JP7237192 B2 JP 7237192B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- conductive circuit
- bonding
- terminal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000006243 chemical reaction Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 44
- 230000017525 heat dissipation Effects 0.000 claims description 33
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 12
- 239000003566 sealing material Substances 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 10
- 230000005855 radiation Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 Poly Phenylen Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。 The present invention relates to a semiconductor device, its manufacturing method, and a power converter.
電力制御に用いられる半導体装置(パワーモジュール)は、半導体チップと絶縁基板と接合層と端子とを備えている。絶縁基板における一方の主面の側には導電性回路パターンが形成され、他方の主面の側には放熱材が配置されている。導電性回路パターンには、半導体素子と端子とが接合層によってそれぞれ接合されている。 A semiconductor device (power module) used for power control includes a semiconductor chip, an insulating substrate, a bonding layer, and terminals. A conductive circuit pattern is formed on one main surface of the insulating substrate, and a heat radiating material is arranged on the other main surface. A semiconductor element and a terminal are respectively joined to the conductive circuit pattern by a joining layer.
端子には、制御された電力を外部に出力するための外部出力端子が含まれている。外部出力端子においては、プロセスコストの削減または信頼性の向上のために、外部出力端子の形状および外部出力端子の保持方法等の改善が試みられている。たとえば、特許文献1では、絶縁基板に載置される突起を設けた外部出力端子が提案されている。突起により外部出力端子を自立させることで、従来必要とされた治具をなくして、接合プロセスの簡素化と歩留まり向上を図っている。
The terminals include an external output terminal for outputting controlled power to the outside. As for the external output terminals, attempts have been made to improve the shape of the external output terminals, the method of holding the external output terminals, and the like, in order to reduce process costs and improve reliability. For example,
半導体装置においては、端子と導電性回路パターンとの間に介在する接合層によって、端子が導電性回路パターンに接合される。このとき、端子と導電性回路パターンとの間の距離、すなわち、接合層の厚さを制御することが、接合部分の信頼性を確保して長寿命化を図るうえで重要であることが、発明者らの評価によって確認された。 In a semiconductor device, a terminal is bonded to a conductive circuit pattern by a bonding layer interposed between the terminal and the conductive circuit pattern. At this time, it is important to control the distance between the terminal and the conductive circuit pattern, that is, the thickness of the bonding layer in order to ensure the reliability of the bonding portion and to extend the life. This was confirmed by the inventors' evaluation.
本発明は、上記問題点を解決するためになされたものであり、一つの目的は、接合部分の信頼性を向上させて長寿命化が図られる半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することであり、さらに他の目的は、そのような半導体装置を備えた電力変換装置を提供することである。 SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems, and one object thereof is to provide a semiconductor device capable of improving the reliability of the joint portion to extend the life of the device, and another object thereof. Another object of the present invention is to provide a method for manufacturing such a semiconductor device, and a further object is to provide a power conversion device including such a semiconductor device.
本発明に係る一の半導体装置は、絶縁基板と端子と接合層とを有する。絶縁基板は、対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置されている。端子は、導電性回路パターンに電気的に接続される。接合層は、端子と導電性回路パターンとを接合する。端子は、接合体と一つ以上の支持体とを備えている。接合体は、接合層によって導電性回路パターンに接合される接合面を含む。一つ以上の支持体は、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置し、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する。また、絶縁基板が収容されるケースを有している。端子における、導電性回路パターンに接合される側とは反対の側は、ケースに保持されている。
本発明に係る他の半導体装置は、絶縁基板と端子と接合層とを有する。絶縁基板は、対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置されている。端子は、導電性回路パターンに電気的に接続される。接合層は、端子と導電性回路パターンとを接合する。端子は、接合体と一つ以上の支持体とを備えている。接合体は、接合層によって導電性回路パターンに接合される接合面を含む。一つ以上の支持体は、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置し、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する。接合層は、支持体を取り囲む態様で、接合体と導電性回路パターンとを接合する領域から支持体が位置する領域にわたり形成されている。
本発明に係るさらに他の半導体装置は、絶縁基板と端子と接合層とを有する。絶縁基板は、対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置されている。端子は、導電性回路パターンに電気的に接続される。接合層は、端子と導電性回路パターンとを接合する。端子は、接合体と一つ以上の支持体とを備えている。接合体は、接合層によって導電性回路パターンに接合される接合面を含む。一つ以上の支持体は、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置し、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する。接合層とは距離を隔てられ、支持体を取り囲む態様で支持体を導電性回路パターンに接合する他の接合層を備えている。
A semiconductor device according to the present invention has an insulating substrate, a terminal, and a bonding layer. The insulating substrate has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. The terminals are electrically connected to the conductive circuit pattern. The joining layer joins the terminal and the conductive circuit pattern. A terminal comprises a joint and one or more supports. The bonding body includes a bonding surface that is bonded to the conductive circuit pattern by a bonding layer. One or more supports are connected to the bonding body, and are positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonding body is bonded in the conductive circuit pattern, and the bonding layer intervenes. Keep the distance between the contact surface of the body and the conductive circuit pattern. It also has a case in which the insulating substrate is accommodated. The side of the terminal opposite to the side joined to the conductive circuit pattern is held by the case.
Another semiconductor device according to the present invention has an insulating substrate, a terminal, and a bonding layer. The insulating substrate has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. The terminals are electrically connected to the conductive circuit pattern. The joining layer joins the terminal and the conductive circuit pattern. A terminal comprises a joint and one or more supports. The bonding body includes a bonding surface that is bonded to the conductive circuit pattern by a bonding layer. One or more supports are connected to the bonding body, and are positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonding body is bonded in the conductive circuit pattern, and the bonding layer intervenes. Keep the distance between the contact surface of the body and the conductive circuit pattern. The joining layer surrounds the support and is formed from a region where the joining body and the conductive circuit pattern are joined to a region where the support is located.
Still another semiconductor device according to the present invention has an insulating substrate, a terminal, and a bonding layer. The insulating substrate has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. The terminals are electrically connected to the conductive circuit pattern. The joining layer joins the terminal and the conductive circuit pattern. A terminal comprises a joint and one or more supports. The bonding body includes a bonding surface that is bonded to the conductive circuit pattern by a bonding layer. One or more supports are connected to the bonding body, and are positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonding body is bonded in the conductive circuit pattern, and the bonding layer intervenes. Keep the distance between the contact surface of the body and the conductive circuit pattern. Spaced apart from the bonding layer, there is another bonding layer that bonds the support to the conductive circuit pattern in a manner surrounding the support.
本発明に係る半導体装置の製造方法は以下の工程を備えている。対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置された絶縁基板を用意する。一端側と他端側とを有し、導電性回路パターンに電気的に接続される端子を用意する。接合層によって、端子の一端側を導電性回路パターンに接合する。端子を用意する工程は、接合層によって導電性回路パターンに接合される接合面を含む接合体と、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置することになり、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する一つ以上の支持体とを備えた端子を用意する工程を備えている。端子の一端側を導電性回路パターンに接合する工程は、支持体を導電性回路パターンに当接させて、接合体の接合面と導電性回路パターンとの距離が保持された状態で、接合面と導電性回路パターンとの間に、接合層となる接合材料を配置する工程と、接合材料に処理を施すことによって、接合層を介して接合体を導電性回路パターンに接合する工程とを備えている。 A method of manufacturing a semiconductor device according to the present invention includes the following steps. An insulating substrate is prepared which has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipation material is arranged on the side of the second main surface. A terminal having one end and the other end and electrically connected to the conductive circuit pattern is prepared. A bonding layer bonds one end side of the terminal to the conductive circuit pattern. The step of preparing a terminal comprises: a bonded body including a bonding surface bonded to a conductive circuit pattern by a bonding layer; and one or more supports for maintaining a distance between the conductive circuit pattern and the bonding surface of the bonded body in which the bonding layer is interposed. It has a process. The step of bonding one end side of the terminal to the conductive circuit pattern includes bringing the support into contact with the conductive circuit pattern, and maintaining the distance between the bonding surface of the bonded body and the conductive circuit pattern. and a step of disposing a bonding material to be a bonding layer between the conductive circuit pattern and the bonding material, and a step of bonding the bonded body to the conductive circuit pattern via the bonding layer by treating the bonding material. ing.
本発明に係る電力変換装置は、上記の半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。 A power conversion device according to the present invention includes the above semiconductor device, a main conversion circuit that converts input power and outputs it, and a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit. It has
本発明に係る半導体装置によれば、端子が、接合面を含む接合体と、接合面と導電性回路パターンとの距離を保持する一つ以上の支持体とを備えていることで、接合層の厚さに対応する、接合体と導電性回路パターンとの距離が保持されて、接合層の厚さが所望の厚さになる。これにより、端子と導電性回路パターンとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 According to the semiconductor device of the present invention, the terminal includes the joint body including the joint surface and the one or more support bodies for maintaining the distance between the joint surface and the conductive circuit pattern, so that the joint layer A distance between the bonding body and the conductive circuit pattern corresponding to the thickness of the bonding layer is maintained to achieve the desired thickness of the bonding layer. As a result, the reliability of the junction between the terminal and the conductive circuit pattern is ensured, which contributes to the extension of the life of the semiconductor device.
本発明に係る半導体装置の製造方法によれば、支持体を導電性回路パターンに当接させて、接合体の接合面と導電性回路パターンとの距離が保持された状態で、接合面と導電性回路パターンとの間に、接合層となる接合材料が配置されて、接合材料に処理を施すことによって、接合層を介して接合体が導電性回路パターンに接合される。これにより、接合層の厚さが所望の厚さになり、端子と導電性回路パターンとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 According to the method of manufacturing a semiconductor device according to the present invention, the supporting body is brought into contact with the conductive circuit pattern, and the bonding surface and the conductive circuit pattern are kept in a state in which the distance between the bonding surface and the conductive circuit pattern of the bonding body is maintained. A bonding material serving as a bonding layer is disposed between the conductive circuit pattern and the bonding material, and the bonding material is bonded to the conductive circuit pattern via the bonding layer. As a result, the thickness of the bonding layer becomes a desired thickness, the reliability of the bonding portion between the terminal and the conductive circuit pattern is ensured, and it is possible to contribute to the extension of the life of the semiconductor device.
本発明に係る電力変換装置によれば、上記半導体装置を備えていることで、端子と導電性回路パターンとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 According to the power conversion device of the present invention, by including the semiconductor device described above, the reliability of the joint portion between the terminal and the conductive circuit pattern is ensured, which contributes to the extension of the life of the semiconductor device. can.
実施の形態1.
実施の形態1に係る半導体装置について説明する。図1に示すように、半導体装置1では、絶縁基板5に半導体素子15が搭載されている。半導体素子15は、IGBT(Insulated Gate Bipolar Transistor)またはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のパワー半導体素子を含む。半導体素子15の材料として、たとえば、シリコン、炭化シリコンまたは窒化ガリウム等が適用されている。また、絶縁基板5には、端子21が接続されている。端子21は、半導体素子15からの電流を出力する。
A semiconductor device according to the first embodiment will be described. As shown in FIG. 1 , in the
絶縁基板5は、絶縁性の基板本体7、導電性回路パターン9a、9b、9cおよび放熱材11を含む。絶縁基板5は、対向する第1主面と第2主面とを有する。基板本体7の第1主面の側に、導電性回路パターン9a、導電性回路パターン9bおよび導電性回路パターン9cがそれぞれ間隔を隔てて配置されている。基板本体7の第2主面の側に、放熱材11が配置されている。
The insulating
基板本体7は、絶縁性を有するものであればよく、たとえば、窒化シリコン(SiN)または窒化アルミニウム(AlN)等のセラミック材料からなるものが好ましい。また、基板本体7として、たとえば、樹脂等の有機材料からなるものでもよい。基板本体7の材料としては、単一の材料である必要はなく、たとえば、混合生成物であってもよい。さらに、基板本体7は、多層構造であってもよい。
The substrate
導電性回路パターン9a、9b、9cは、導電性材料から形成されていればよく、たとえば、銅(Cu)またはアルミニウム(Al)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金から形成されていてもよい。また、導電性回路パターン9a、9b、9cは、多層構造であってもよい。
The
半導体素子15の裏面側が、接合材13によって導電性回路パターン9bに接合されている。半導体素子15の表面側の一の電極(図示せず)が、導電ワイヤ19aによって導電性回路パターン9aに電気的に接続されている。半導体素子15の他の電極(図示せず)が、導電ワイヤ19bによって導電性回路パターン9cに電気的に接続されている。導電性回路パターン9cに、接合層17によって端子21が接合されている。導電性回路パターン9aおよび導電性回路パターン9cのそれぞれの電位は、導電性回路パターン9bの電位とは異なっている。
The back side of the
接合材13は導電性材料であればよく、はんだ、焼結銀(Ag)または焼結銅(Cu)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金であってもよい。また、接合材13は、多層構造であってもよい。
The
導電ワイヤ19aは、たとえば、信号入力用とされる。導電ワイヤ19bは、たとえば、電流経路とされる。導電ワイヤ19aと導電ワイヤ19bとは、たとえば、互いに異なる電位に接続される。電流経路の場合には、導電ワイヤ19bの替りに、たとえば、板状の電極を用いてもよい。板状の電極は、半導体素子15と導電性回路パターン9cとのそれぞれに、たとえば、はんだによって接合される。
放熱材11は、たとえば、はんだによって、ベース板3に接合されている。放熱材11およびベース板3としては、たとえば、同一部材から一体的に形成されたものであってもよい。放熱材11およびベース板3が、単一の部材から形成されている場合には、異なる部材から形成されている場合に比べて、放熱材11とベース板3との接合部分を介さずに放熱が行われることになる。このため、単一の部材から形成された放熱材11およびベース板3は、半導体素子15からベース板3の裏面までの熱抵抗を小さくすることができるため、より好ましい。
The
図1、図2、図3、図4および図5に示すように、端子21では、一端側に接合体23と支持体25が設けられ、他端側に外部接続体27が設けられている。端子21は、たとえば、打ち抜き加工および折り曲げ加工によって形成されている。接合体23は、接合層17によって導電性回路パターン9cに接合されている。端子21は、電流を出力する経路であり、導電性材料が使用される。導電性材料として、銅(Cu)またはアルミニウム(Al)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金から形成されていてもよい。また、端子21は多層構造であってもよい。
As shown in FIGS. 1, 2, 3, 4 and 5, the terminal 21 is provided with a joining
接合層17は、導電性材料であればよく、はんだ、焼結銀(Ag)、焼結銅(Cu)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金から形成されていてもよい。また、接合層17は多層構造であってもよい。
The
接合層17の厚さは、薄いほど、端子21を通じて流れる電流の電流経路の電気抵抗が小さくなる利点がある。しかしながら、接合層17が、たとえば、はんだである場合には、接合層17(はんだ)が薄くなり過ぎると、薄くなり過ぎた狭小部では、はんだが濡れ広がりにくくなる。
The thinner the
このため、接合が不十分となって、温度サイクルを伴う動作の際にクラックが進展することが想定される。接合層17において、クラックが進展すると、半導体装置の信頼性を低下させる要因となる。接合層17の厚さが、40μmよりも薄くなると、接合が不十分になることが想定されることから、接合層17は40μm以上の厚さを有していることが好ましい。
For this reason, it is assumed that the bonding becomes insufficient and cracks develop during operation involving temperature cycles. If the crack progresses in the
一方、接合層17の厚さは厚いほど、クラックは発生しにくくなる。しかしながら、端子21を通じて流れる電流の電流経路の電気抵抗が大きくなってしまう。また、厚い接合層17を形成することが難しくなる。はんだとして、共晶はんだを用いた場合には、厚さが2mmを超えると、接合が不十分な箇所が発生する傾向が認められたことから、接合層17の厚さは、2mm以下であることが好ましい。
On the other hand, the thicker the
接合層17の厚さは、接合体23の接合面23aと導電性回路パターン9cとの距離に対応している。この厚さ(距離)は、接合面23aの全体にわたって一定であることが好ましい。支持体25は、導電性回路パターン9cに接するように配置されている。支持体25が導電性回路パターン9cに接している状態で、接合面23aと導電性回路パターン9cとの距離L(図10参照)が保持されることになる。すなわち、支持体25は、接合層17の厚さに対応する距離を一定の距離に保持する機能を有する。
The thickness of the
この半導体装置1では、支持体25は、接合層17とは距離を隔てて配置されている。また、支持体25は、導電性回路パターン9cの極近傍に配置されていてもよい。後述するように、支持体25は、放熱経路の一部としての機能も有する。
In this
支持体25を配置させる位置としては、一箇所に限られず、接合層17の厚さをより均一にするために、複数箇所設けることが好ましい。また、支持体25の位置は、導電性回路パターン9cまたは接合体23の位置によって、設定することが好ましい。なお、支持体25のバリエーションについては後述する。
The position where the
ベース板3には、半導体素子15等が搭載された絶縁基板5を取り囲むようにケース31が配置されている。ケース内31内には、絶縁基板5等を封止する絶縁封止材33が充填されている。ケース31は、絶縁性を有する材料から形成されていればよく、たとえば、PPS(Poly Phenylen Sulfide)等の樹脂材料から形成されているものが好ましい。
A
絶縁封止材33は、絶縁性を有する材料であればよく、たとえば、ゲルまたはエポキシ等の樹脂材料が好ましい。絶縁封止材33がゲルである場合には、絶縁封止材33が外側から見えないように、ケース31には蓋(図示せず)が装着されることがある。蓋としては、ケース31と同様に、絶縁性を有する材料から形成されていればよく、たとえば、PPS等の樹脂材料から形成されているものが好ましい。実施の形態1に係る半導体装置1は、上記のように構成される。
The insulating
次に、上述した半導体装置1の製造方法の一例について説明する。図6に示すように、まず、絶縁性の基板本体7、導電性回路パターン9a、9b、9cおよび放熱材11を含む絶縁基板5を用意する。
Next, an example of a method for manufacturing the
次に、図7に示すように、接合材13によって半導体素子15を導電性回路パターン9bに接合する。導電性回路パターン9bに、接合材13となる、たとえば、はんだを配置する。そのはんだの上に、治具(図示せず)を用いて半導体素子15を配置する。その絶縁基板5をリフロー炉等の高温炉に投入し、高温炉内ではんだを溶融させる。溶融したはんだを接合材13として固化させることで、半導体素子15が、接合材13によって導電性回路パターン9bに接合される。
Next, as shown in FIG. 7, the
このとき、接合材13となる材料に応じて、導電性回路パターン9bの表面に、メッキ等によって膜を適宜形成してもよい。また、接合材13の材料として、銀(Ag)焼結体または銅(Cu)焼結体を用いる場合には、接合の際に、半導体素子15の表面に適宜圧力を加えて、接合を補助するようにしてもよい。
At this time, a film may be appropriately formed on the surface of the
次に、図8に示すように、半導体素子15と導電性回路パターン9aとを、ワイヤボンディング装置(図示せず)を用いて、導電ワイヤ19aによって電気的に接続する。半導体素子15と導電性回路パターン9cとを、導電ワイヤ19bによって電気的に接続する。導電ワイヤ19aは、たとえば、半導体素子15のゲート電極またはセンス(いずれも図示せず)に接合される。導電ワイヤ19bは、半導体素子15の電流が出力される電極(図示せず)に接合される。電流が出力される電極に対しては、導電ワイヤ19bの他に、たとえば、フレームを接合してもよい。
Next, as shown in FIG. 8, the
次に、図9に示すように、半導体素子15が搭載された絶縁基板5をベース板3に接合する。ベース板3の上に、たとえば、はんだ等の接合材料(図示せず)を配置する。その接合材料の上に、たとえば、治具(図示せず)を用いて絶縁基板5を配置する。そのベース板3をリフロー炉等の高温炉に投入し、高温炉内ではんだを溶融させる。溶融したはんだを固化させることで、絶縁基板5がベース板3に接合される。
Next, as shown in FIG. 9, the insulating
このとき、接合材料に応じて、ベース板3の表面に、メッキ等によって膜を適宜形成してもよい。なお、絶縁基板5にベース板3があらかじめ接合されている場合には、この工程は不要である。これは、たとえば、絶縁基板5の放熱材11とベース板3とが、高温高圧下のもとで金属接合によって直接接合されている場合等である。
At this time, a film may be appropriately formed on the surface of the
次に、導電性回路パターン9a、9b、9cのそれぞれに対して、外部と電気的に接続する工程が行われる。接続態様として、端子を用いて、端子と導電性回路パターンとを接合層によって接合する直接接合でもよい。また、端子と導電性回路パターンとをワイヤを介して接合する間接接合でもよい。
Next, a step of electrically connecting the
ここでは、特に、半導体素子15の出力電流を、直接接合によって端子から外部へ取り出す工程について説明する。端子21は、接合体23、支持体25および外部接続体27を含む(図10参照)。
Here, in particular, the process of extracting the output current of the
図10に示すように、導電性回路パターン9cに、たとえば、共晶はんだ等の接合層材料16を配置する。次に、導電性回路パターン9cに端子21を配置する。このとき、端子の接合体23と導電性回路パターン9cとの間に接合層材料16が挟み込まれるように、端子21が配置される。
As shown in FIG. 10, a
接合層材料16の厚さ、すなわち、接合体23と導電性回路パターン9cとの間の距離Lは、接合面23aの全面にわたって、一定であることが好ましい。そのため、端子21には、接合体23と導電性回路パターン9cとの間の距離Lを規定する支持体25が設けられている。接合体23を導電性回路パターン9cに接合する際には、端子21を保持して固定する治具(図示せず)を用いることが好ましい。
The thickness of the
また、接合体23と導電性回路パターン9cとの間の距離Lを接合面23a内においてより均一化するためには、複数の支持体を備えた端子を使用することが好ましい。端子のバリエーションについては後述する。
In order to make the distance L between the joint 23 and the
次に、端子21を固定した状態で、絶縁基板5等が、たとえば、窒素オーブン等の高温処理装置内に所望時間投入される。高温処理装置内で共晶はんだを融解させ、接合層17として再固体化させる。これにより、図11に示すように、端子21の接合体23が接合層17によって導電性回路パターン9cに接合される。なお、半導体素子15の裏面側が出力電流が出力される場合には、端子21の接合体23を、同様の手法により導電性回路パターン9bに接合させればよい。
Next, with the
次に、図12に示すように、ベース板3に、たとえば、シリコーン樹脂等の接着剤を用いてケース31を接着する。このとき、ケース31とベース板3との接触面(接着面)の全面にシリコーン樹脂を塗布し、後の工程においてケース31内に充填される絶縁封止材がケース31の外へ漏れ出ないようにしておく。その後、適宜、高温処理を行ってシリコーン樹脂等の接着剤を硬化させて、ベース板3とケース31とを接合する。
Next, as shown in FIG. 12, the
次に、図13に示すように、絶縁封止のための絶縁封止材33を、ケース31内に充填する。たとえば、ゲルまたはエポキシ樹脂等の絶縁封止材33を、気泡が残らないように充填する。その後、適宜高温処理を行って絶縁封止材33を硬化させる。また、この後、必要に応じて、絶縁封止材33を覆う蓋(図示せず)を装着させてもよい。たとえば、PPS等の蓋を、シリコーン樹脂を用いてケース31に接着させてもよい。また、必要に応じて、端子21の外部接続体27を、外部との接続仕様に応じて、たとえば、折り曲げるなどして、端子21の外部接続体27側の形状を変えてもよい。こうして、図1に示す半導体装置1が完成する。
Next, as shown in FIG. 13, the
上述した半導体装置1では、端子の接合体23を導電性回路パターン9cに接合する接合層17の厚さが一定の厚さに形成されていることで、半導体装置1の信頼性を向上させることができる。このことについて説明する。
In the
接合層17の厚さは、薄いほど、端子21を通じて流れる電流の電流経路の電気抵抗が小さくなる利点がある。しかしながら、接合層17が、たとえば、はんだである場合には、接合層17(はんだ)が薄くなり過ぎると、薄くなり過ぎた狭小部では、はんだが濡れ広がりにくくなる。
The thinner the
このため、接合が不十分となって、温度サイクルを伴う動作の際にクラックが進展することが想定される。接合層17において、クラックが進展すると、半導体装置の信頼性を低下させる要因となる。接合層17の厚さが、40μmよりも薄くなると、接合が不十分になることが想定されることから、接合層17は40μm以上の厚さを有していることが好ましい。
For this reason, it is assumed that the bonding becomes insufficient and cracks develop during operation involving temperature cycles. If the crack progresses in the
一方、接合層17の厚さは厚いほど、クラックは発生しにくくなる。しかしながら、端子21を通じて流れる電流の電流経路の電気抵抗が大きくなってしまう。また、厚い接合層17を形成することが難しくなる。はんだとして、共晶はんだを用いた場合には、厚さが2mmを超えると、接合が不十分な箇所が発生する傾向が認められたことから、接合層17の厚さは、2mm以下であることが好ましい。
On the other hand, the thicker the
端子21の支持体25は、導電性回路パターン9cの表面に接するように配置されることで、接合層17の厚さに対応する、接合体23と導電性回路パターン9cとの距離を保持する機能を有する。接合層17の厚さが所望の厚さになることで、端子21(接合体23)と導電性回路パターン9cとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。
The
また、上述した半導体装置1では、支持体25は放熱経路としての機能も果たす。図14に示すように、接合層17において発生した熱は、第1放熱経路P1および第2放熱経路P2に第3放熱経路P3を加えた3つの経路を経て放熱されることになる。
Further, in the
第1放熱経路P1は、接合層17から接合層17の直下に位置する導電性回路パターン9cの部分を流れた後、ベース板3へ流れる放熱経路である。第2放熱経路P2は、接合層17から接合体23を流れた後、外部接続体27側へ流れる放熱経路である。
The first heat radiation path P<b>1 is a heat radiation path that flows from the
第3放熱経路P3は、接合層17から接合体23を流れた後、支持体25を流れ、その支持体25から支持体25の直下に位置する導電性回路パターン9cの部分を流れて、ベース板3へ流れる放熱経路である。支持体25は、第3放熱経路P3の一部となって、接合層17の放熱に寄与することができる。
The third heat dissipation path P3 flows from the
放熱経路として第3放熱経路P3が加わることで、接合層17の温度を効果的に下げることができる。接合層17の温度が下がることで、接合層17等において発生する熱応力が緩和され、また、接合層17の周辺部分の変形を抑えることができる。その結果、半導体装置1の長寿命化に貢献することができる。
By adding the third heat dissipation path P3 as a heat dissipation path, the temperature of the
(端子のバリエーション)
半導体装置1に適用する端子21のバリエーションについて説明する。上述した半導体装置1では、図2~図5に示す端子21を例に挙げて説明したが、これに限られるものではない。端子21としては、導電性回路パターン9cを含む絶縁基板5の配置態様等に対応するために、たとえば、図15、図16および図17に示すように、接合体23に対して、図2~図5に示す端子21の支持体25とは異なる位置に支持体25が取り付けられた端子21を適用してもよい。(Terminal variations)
Variations of the
また、支持体25の数としては一つに限られず、複数の支持体25を備えた端子21を適用してもよい。図18、図19および図20に示すように、たとえば、支持体第1部としての支持体25a、25bと、支持体第2部としての支持体25cとの3つの支持体25を備えた端子21を適用してもよい。
Moreover, the number of
この場合には、端子21を導電性回路パターン9cに接合させる際に、接合体23の接合面の全面にわたって、接合体23と導電性回路パターン9c(図10参照)との距離をより均一化させることができる。これにより、端子21(接合体23)を導電性回路パターン9cに、接合面23a内においてより均一な厚さの接合層17によって接合することができる。その結果、接合部分の信頼性がより向上し、半導体装置1の長寿命化に貢献することができる。また、端子21を導電性回路パターン9cに接合させる際に、端子21を保持する治具も必要がなくなり、生産性の向上に寄与することができる。
In this case, when the terminal 21 is joined to the
実施の形態2.
実施の形態2に係る半導体装置について説明する。図21に示すように、半導体装置1では、接合層17は、支持体25を取り囲む態様で、接合体23を導電性回路パターン9cに接合する領域から支持体25が位置する領域にわたり形成されている。なお、これ以外の構成については、図1等に示す半導体装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。Embodiment 2.
A semiconductor device according to the second embodiment will be described. As shown in FIG. 21, in the
支持体25は、接合体23が接合層17によって導電性回路パターン9cに接合されている部分から距離Dを隔てられた位置に配置されている。接合層17が支持体25を取り囲む態様で形成されている場合には、支持体25と導電性回路パターン9cとの隙間に、はんだ(接合層17の一部)が流れ込むことが想定される。
The
支持体25と導電性回路パターン9cとの隙間は、接合体23と導電性回路パターン9cとの間の距離に比べて極めて狭い。また、この距離は、一般的なはんだによる接合層が形成される距離に比べてみても十分に狭い。
The gap between the
狭い隙間では、はんだは濡れ広がりにくい。このため、温度サイクルを伴う動作の際に隙間に流れ込んだはんだの部分からクラックが進展することが想定される。このため、距離Dは、クラックが進展する長さを考慮した距離に設定する必要がある。 Solder is less likely to wet and spread in narrow gaps. For this reason, it is assumed that cracks develop from the portion of the solder that has flowed into the gap during operation involving temperature cycles. Therefore, it is necessary to set the distance D in consideration of the length over which the crack propagates.
一方、距離Dを長くし過ぎると、端子21の反りまたはケース31の寸法誤差等によって、所望の接合層17の厚さを確保することが難しくなる。このため、距離Dは10mm以内に設定しておくことが好ましい。
On the other hand, if the distance D is too long, it becomes difficult to ensure the desired thickness of the
上述した半導体装置1では、前述した半導体装置1と同様に、接合層17の厚さが所望の厚さになることで、端子21(接合体23)と導電性回路パターン9cとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。
In the
また、接合層17において発生する熱の放熱経路として、第1放熱経路P1および第2放熱経路P2に第3放熱経路P3が加わることで、接合層17の温度上昇が確実に抑えられて、半導体装置1の長寿命化に貢献することができる。
Further, by adding the third heat dissipation path P3 to the first heat dissipation path P1 and the second heat dissipation path P2 as a heat dissipation path for heat generated in the
(変形例)
変形例に係る半導体装置について説明する。図22に示すように、端子21の支持体25は、接合層17とは距離を隔てて配置されている。支持体25は、接合層17とは異なる接合層18によって導電性回路パターン9cに接合されている。なお、これ以外の構成については、図1等に示す半導体装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。(Modification)
A semiconductor device according to a modification will be described. As shown in FIG. 22, the
接合層18の接合材料としては、接合層17の接合材料と同じ接合材料であってもよいし、異なる接合材料でもよい。製造工程の簡略化のためには、接合層18の接合材料は、接合層17の接合材料と同じ接合材料が好ましい。
The bonding material of the
支持体25には、接合層18が形成されている分、支持体と導電性回路パターン9cとの接合面積が増えることになる。これにより、支持体25を経由してベース板3へより多くの熱を流すことができ、接合層17の放熱をより効果的に行うことができる。すなわち、第3放熱経路P3(図14参照)による放熱を促進させることができる。その結果。接合層17の温度上昇が確実に抑えられて、半導体装置1の長寿命化に貢献することができる。
Since the
実施の形態3.
実施の形態3に係る半導体装置について説明する。図23に示すように、半導体装置1では、端子21は、あらかじめケース31に固定されている。端子21は、ケース31に埋め込まれる部分を含むようにケース31に取り付けられている。端子21は、接合体23、支持体25および延在部29を含む。延在部29はケース31から接合体23へ向かって延在する(延在方向Y2)。延在部29に少なくとも一つの支持体25が配置されている。なお、これ以外の構成については、図1等に示す半導体装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
A semiconductor device according to the third embodiment will be described. As shown in FIG. 23, in
上述した半導体装置1では、端子21が、あらかじめケース31に固定されている。このため、端子21の接合体23を導電性回路パターン9cに接合する際の熱処理では、ケース31の耐熱温度よりも低い温度の下で行う必要がある。図24に示すように、接合層17となる接合層材料16を溶解させる場合には、接合層材料16として、たとえば、ペーストはんだがある。接合層材料16を焼結させる場合には、接合層材料16として、たとえば、導電性ペースト材料がある。
In the
上述した半導体装置1では、前述した半導体装置1と同様に、支持体25によって接合層17の厚さが所望の厚さになることで、端子21(接合体23)と導電性回路パターン9cとの接合部分の信頼性を確保することができ、半導体装置の長寿命化に貢献することができる。
In the
また、接合層17において発生する熱の放熱経路として、第1放熱経路P1および第2放熱経路P2に第3放熱経路P3が加わることで、接合層17の温度上昇が確実に抑えられて、半導体装置1の長寿命化に貢献することができる。
Further, by adding the third heat dissipation path P3 to the first heat dissipation path P1 and the second heat dissipation path P2 as a heat dissipation path for heat generated in the
さらに、端子21があらかじめケース31に固定されていることによって、端子21では、延在方向Y2と交差する方向の傾きが抑えられる。このため、端子21を導電性回路パターン9cに接合する際に端子21を固定する治具が不要になる。
Furthermore, since the terminal 21 is fixed to the
また、ケース31をベース板3に固定する工程では、接着剤を熱処理によって硬化させるため、この工程を、端子21を導電性回路パターン9cに接合する工程において行う熱処理と同時に行うことも可能である。
Further, in the step of fixing the
なお、上述した半導体装置1では、端子21に一つの支持体25が配置されている場合について説明した。支持体25の数としては一つに限られず、複数の支持体25を備えた端子21を適用してもよい。図25、図26および図27に示すように、たとえば、延在方向Y2に沿って、支持体第1部としての支持体25aと、支持体第2部としての支持体25bとの2つの支持体25を備えた端子21を適用してもよい。
In addition, in the
延在方向Y2と交差する方向の接合体23の傾きが抑えられていることで、延在方向Y2の接合体23の傾きを抑えることで、接合体23の接合面23aの全面において、接合体23と導電性回路パターン9cとの距離を一定にすることができる。これにより、端子21(接合体23)を導電性回路パターン9cに、所望の厚さの接合層17によって接合することができる。その結果、接合部分の信頼性がより向上し、半導体装置1の長寿命化に貢献することができる。
By suppressing the inclination of the joined
また、上述した各実施の形態における半導体装置1では、放熱材11がベース板3に接合された態様について説明した。半導体装置1としては、ベース板3を備えず、放熱材11をベース板として機能させた態様の半導体装置でもよい。
Moreover, in the
実施の形態4.
ここでは、上述した実施の形態1~3において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態4として、三相のインバータに本開示を適用した場合について説明する。Embodiment 4.
Here, a power conversion device to which the semiconductor devices described in the first to third embodiments are applied will be described. Although the present disclosure is not limited to a specific power converter, a case where the present disclosure is applied to a three-phase inverter will be described below as a fourth embodiment.
図28は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図28に示す電力変換システムは、電源100、電力変換装置200、負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはAC/DCコンバータにより構成してもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成してもよい。
FIG. 28 is a block diagram showing the configuration of a power conversion system to which the power converter according to this embodiment is applied. The power conversion system shown in FIG. 28 includes a
電力変換装置200は、電源100と負荷300との間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図28に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
The
以下、電力変換装置200の詳細について説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えている(図示せず)。スイッチング素子がスイッチングすることによって、電源100から供給される直流電力が交流電力に変換されて、負荷300に供給される。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。
Details of the
主変換回路201の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態1~3の少なくともいずれかに係る半導体装置1に相当する半導体装置202が有するスイッチング素子または還流ダイオードである。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち、主変換回路201の3つの出力端子は、負荷300に接続される。
At least one of the switching elements and the freewheeling diodes of the
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示せず)を備えているが、駆動回路は半導体装置202に内蔵されていてもよいし、半導体装置202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
Further, the
制御回路203は、負荷300に所望の電力が供給されるように、主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路201を構成する半導体装置202として実施の形態1~3に係る半導体装置を適用するため、接合部の信頼性が向上し長寿命化を実現することができる。
In the power conversion device according to the present embodiment, since the semiconductor device according to the first to third embodiments is applied as the
本実施の形態では、2レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが、3レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータまたはAC/DCコンバータに本開示を適用することも可能である。 In the present embodiment, an example in which the present disclosure is applied to a two-level three-phase inverter has been described, but the present disclosure is not limited to this, and can be applied to various power converters. In this embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used. Disclosure may apply. In addition, the present disclosure can be applied to a DC/DC converter or an AC/DC converter when power is supplied to a DC load or the like.
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。 In addition, the power conversion device to which the present disclosure is applied is not limited to the case where the above-described load is an electric motor. It can also be used, and furthermore, it can be used as a power conditioner for a photovoltaic power generation system, an electric storage system, or the like.
なお、各実施の形態において説明した半導体装置等については、必要に応じて種々組み合わせることが可能である。 Note that the semiconductor devices and the like described in each embodiment can be combined in various ways as necessary.
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example and is not limited to this. The present invention is defined by the scope of the claims rather than the scope described above, and is intended to include all changes within the meaning and scope equivalent to the scope of the claims.
本発明は、パワー半導体素子を搭載した半導体装置と、その半導体装置を適用した電力変換装置に有効に利用される。 INDUSTRIAL APPLICABILITY The present invention is effectively used for a semiconductor device equipped with a power semiconductor element and a power conversion device to which the semiconductor device is applied.
1 半導体装置、3 ベース板、5 絶縁基板、7 基板本体、9a、9b、9c 導電性回路パターン、11 放熱材、13 接合材、15 半導体素子、16 接合層材料、17、18 接合層、19a、19b 導電ワイヤ、21 端子、23 接合体、23a 接合面、25、25a、25b、25c 支持体、27 外部接続体、29 延在部、31 ケース、33 絶縁封止材、P1、P2、P3 経路、100 電源、200 電力変換装、201 主変換回路、202 半導体装置、203 制御回路、300 負荷。
Claims (14)
前記導電性回路パターンに電気的に接続される端子と、
前記端子と前記導電性回路パターンとを接合する接合層と
を有し、
前記端子は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置し、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備え、
前記絶縁基板が収容されるケースを有し、
前記端子における、前記導電性回路パターンに接合される側とは反対の側は、前記ケースに保持された、半導体装置。 an insulating substrate having a first main surface and a second main surface facing each other, a conductive circuit pattern formed on the first main surface side, and a heat dissipation material disposed on the second main surface side;
a terminal electrically connected to the conductive circuit pattern;
a bonding layer for bonding the terminal and the conductive circuit pattern;
The terminal is
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
The joined body connected to the joined body and positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the joined body is joined in the conductive circuit pattern, and the joining layer intervening. one or more supports that maintain a distance between the joint surface and the conductive circuit pattern;
Having a case in which the insulating substrate is accommodated,
A semiconductor device according to claim 1, wherein a side of the terminal opposite to a side joined to the conductive circuit pattern is held by the case .
前記支持体は、前記延在部に沿って二つ以上配置された、請求項1~3のいずれか1項に記載の半導体装置。 the terminal includes an extending portion extending from the side on which the case is located toward the joined body and connected to the joined body;
4. The semiconductor device according to claim 1 , wherein two or more of said supports are arranged along said extension.
前記導電性回路パターンに電気的に接続される端子と、
前記端子と前記導電性回路パターンとを接合する接合層と
を有し、
前記端子は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置し、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備え、
前記接合層は、前記支持体を取り囲む態様で、前記接合体と前記導電性回路パターンとを接合する領域から前記支持体が位置する領域にわたり形成された、半導体装置。 an insulating substrate having a first main surface and a second main surface facing each other, a conductive circuit pattern formed on the first main surface side, and a heat dissipation material disposed on the second main surface side;
a terminal electrically connected to the conductive circuit pattern;
a bonding layer that bonds the terminal and the conductive circuit pattern;
has
The terminal is
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
The joined body connected to the joined body and positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the joined body is joined in the conductive circuit pattern, and the joining layer intervening. one or more supports that maintain a distance between the bonding surface and the conductive circuit pattern;
with
The semiconductor device according to claim 1, wherein the bonding layer surrounds the support and is formed from a region where the bonding and the conductive circuit pattern are bonded to a region where the support is located.
前記導電性回路パターンに電気的に接続される端子と、
前記端子と前記導電性回路パターンとを接合する接合層と
を有し、
前記端子は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置し、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備え、
前記接合層とは距離を隔てられ、前記支持体を取り囲む態様で前記支持体を前記導電性回路パターンに接合する他の接合層を備えた、半導体装置。 an insulating substrate having a first main surface and a second main surface facing each other, a conductive circuit pattern formed on the first main surface side, and a heat dissipation material disposed on the second main surface side;
a terminal electrically connected to the conductive circuit pattern;
a bonding layer that bonds the terminal and the conductive circuit pattern;
has
The terminal is
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
The joined body connected to the joined body and positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the joined body is joined in the conductive circuit pattern, and the joining layer intervening. one or more supports that maintain a distance between the bonding surface and the conductive circuit pattern;
with
A semiconductor device comprising another bonding layer spaced apart from the bonding layer and bonding the support to the conductive circuit pattern in a manner surrounding the support.
前記絶縁基板における前記放熱材と前記ベース板とは、直接接合された、請求項1~9のいずれか1項に記載の半導体装置。 Having a base plate on which the insulating substrate is mounted,
10. The semiconductor device according to claim 1, wherein said heat radiating material and said base plate in said insulating substrate are directly bonded.
一端側と他端側とを有し、前記導電性回路パターンに電気的に接続される端子を用意する工程と、
接合層によって、前記端子の前記一端側を前記導電性回路パターンに接合する工程と
を有し、
前記端子を用意する工程は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置することになり、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備えた前記端子を用意する工程を備え、
前記端子の前記一端側を前記導電性回路パターンに接合する工程は、
前記支持体を前記導電性回路パターンに当接させて、前記接合体の前記接合面と前記導電性回路パターンとの距離が保持された状態で、前記接合面と前記導電性回路パターンとの間に、前記接合層となる接合材料を配置する工程と、
前記接合材料に処理を施すことによって、前記接合層を介して前記接合体を前記導電性回路パターンに接合する工程と
を備えた、半導体装置の製造方法。 An insulating substrate is prepared which has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. process and
preparing a terminal having one end side and the other end side and electrically connected to the conductive circuit pattern;
bonding the one end side of the terminal to the conductive circuit pattern with a bonding layer;
The step of preparing the terminal includes:
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
In addition to being connected to the bonded body, in the conductive circuit pattern, it is positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonded body is bonded, and the bonding layer intervenes. A step of preparing the terminal including one or more supports that maintain a distance between the joint surface of the joint and the conductive circuit pattern;
The step of joining the one end side of the terminal to the conductive circuit pattern includes:
between the joint surface and the conductive circuit pattern in a state in which the support is brought into contact with the conductive circuit pattern and the distance between the joint surface and the conductive circuit pattern of the joint body is maintained; a step of arranging a bonding material that will be the bonding layer;
and bonding the bonded body to the conductive circuit pattern through the bonding layer by treating the bonding material.
ケースを前記ベース板に配置する工程と、
前記ケース内に、前記端子が接合された前記絶縁基板を封止する封止材を充填する工程と
を含む、請求項11記載の半導体装置の製造方法。 placing the insulating substrate on a base plate;
placing a case on the base plate;
12. The method of manufacturing a semiconductor device according to claim 11 , further comprising the step of filling said case with a sealing material for sealing said insulating substrate to which said terminals are joined.
前記接合材料として、はんだが使用され、
前記処理として熱処理が施される、請求項11または12に記載の半導体装置の製造方法。 In the step of joining the one end side of the terminal to the conductive circuit pattern,
solder is used as the bonding material,
13. The method of manufacturing a semiconductor device according to claim 11 , wherein heat treatment is performed as said treatment.
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。 A main conversion circuit that has the semiconductor device according to any one of claims 1 to 10 and converts input power and outputs it;
and a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/045818 WO2021100199A1 (en) | 2019-11-22 | 2019-11-22 | Semiconductor device, method for producing same, and electric power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021100199A1 JPWO2021100199A1 (en) | 2021-05-27 |
JP7237192B2 true JP7237192B2 (en) | 2023-03-10 |
Family
ID=75981572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021558142A Active JP7237192B2 (en) | 2019-11-22 | 2019-11-22 | Semiconductor device, manufacturing method thereof, and power conversion device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7237192B2 (en) |
WO (1) | WO2021100199A1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188528A (en) | 2016-04-04 | 2017-10-12 | 三菱電機株式会社 | Semiconductor device |
JP2018160618A (en) | 2017-03-23 | 2018-10-11 | 株式会社三社電機製作所 | Self-standing terminal for external lead-out and semiconductor module manufacturing method |
JP2019216214A (en) | 2018-06-14 | 2019-12-19 | 富士電機株式会社 | Semiconductor device, lead frame and method of manufacturing semiconductor device |
-
2019
- 2019-11-22 WO PCT/JP2019/045818 patent/WO2021100199A1/en active Application Filing
- 2019-11-22 JP JP2021558142A patent/JP7237192B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188528A (en) | 2016-04-04 | 2017-10-12 | 三菱電機株式会社 | Semiconductor device |
JP2018160618A (en) | 2017-03-23 | 2018-10-11 | 株式会社三社電機製作所 | Self-standing terminal for external lead-out and semiconductor module manufacturing method |
JP2019216214A (en) | 2018-06-14 | 2019-12-19 | 富士電機株式会社 | Semiconductor device, lead frame and method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021100199A1 (en) | 2021-05-27 |
WO2021100199A1 (en) | 2021-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6783327B2 (en) | Semiconductor devices and power converters | |
JP6881238B2 (en) | Semiconductor module, its manufacturing method and power converter | |
JP6833986B2 (en) | Power modules, power converters, and how to manufacture power modules | |
JP7091878B2 (en) | Power modules, power converters, and methods for manufacturing power modules | |
JPWO2019176199A1 (en) | Semiconductor power modules and power converters | |
JP2018190930A (en) | Power semiconductor module, method for manufacturing the same, and power conversion device | |
JP6575739B1 (en) | Semiconductor device, semiconductor device manufacturing method, and power conversion device | |
WO2018181727A1 (en) | Semiconductor device and manufacturing method therefor, and power conversion device | |
CN112204729B (en) | Semiconductor device and power conversion device | |
JP6826665B2 (en) | Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices | |
CN114846598A (en) | Power module and power conversion device | |
JP2018129352A (en) | Power semiconductor device and power conversion device using the same | |
US11127603B2 (en) | Semiconductor module and power conversion device | |
CN113646876B (en) | Power semiconductor module and power conversion device | |
JP7237192B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
CN115223977B (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device | |
JP7561677B2 (en) | Power semiconductor device, method for manufacturing the power semiconductor device, and power conversion device | |
JP7487614B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
JP6885522B1 (en) | Semiconductor device, power conversion device and manufacturing method of semiconductor device | |
JP7088421B1 (en) | Semiconductor devices and power converters | |
JP2019197831A (en) | Semiconductor device and method of manufacturing the same, and electric power conversion system | |
WO2023022001A1 (en) | Power module and power conversion device | |
JP7387232B2 (en) | Semiconductor device, power conversion device, and method for manufacturing semiconductor device | |
WO2024090278A1 (en) | Semiconductor device, power conversion device, and semiconductor device production method | |
CN111448653B (en) | Semiconductor device and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7237192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |