[go: up one dir, main page]

JP7237192B2 - Semiconductor device, manufacturing method thereof, and power conversion device - Google Patents

Semiconductor device, manufacturing method thereof, and power conversion device Download PDF

Info

Publication number
JP7237192B2
JP7237192B2 JP2021558142A JP2021558142A JP7237192B2 JP 7237192 B2 JP7237192 B2 JP 7237192B2 JP 2021558142 A JP2021558142 A JP 2021558142A JP 2021558142 A JP2021558142 A JP 2021558142A JP 7237192 B2 JP7237192 B2 JP 7237192B2
Authority
JP
Japan
Prior art keywords
circuit pattern
conductive circuit
bonding
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021558142A
Other languages
Japanese (ja)
Other versions
JPWO2021100199A1 (en
Inventor
哲 根岸
晃久 福本
仁 上村
吉典 横山
悠策 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021100199A1 publication Critical patent/JPWO2021100199A1/ja
Application granted granted Critical
Publication of JP7237192B2 publication Critical patent/JP7237192B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。 The present invention relates to a semiconductor device, its manufacturing method, and a power converter.

電力制御に用いられる半導体装置(パワーモジュール)は、半導体チップと絶縁基板と接合層と端子とを備えている。絶縁基板における一方の主面の側には導電性回路パターンが形成され、他方の主面の側には放熱材が配置されている。導電性回路パターンには、半導体素子と端子とが接合層によってそれぞれ接合されている。 A semiconductor device (power module) used for power control includes a semiconductor chip, an insulating substrate, a bonding layer, and terminals. A conductive circuit pattern is formed on one main surface of the insulating substrate, and a heat radiating material is arranged on the other main surface. A semiconductor element and a terminal are respectively joined to the conductive circuit pattern by a joining layer.

端子には、制御された電力を外部に出力するための外部出力端子が含まれている。外部出力端子においては、プロセスコストの削減または信頼性の向上のために、外部出力端子の形状および外部出力端子の保持方法等の改善が試みられている。たとえば、特許文献1では、絶縁基板に載置される突起を設けた外部出力端子が提案されている。突起により外部出力端子を自立させることで、従来必要とされた治具をなくして、接合プロセスの簡素化と歩留まり向上を図っている。 The terminals include an external output terminal for outputting controlled power to the outside. As for the external output terminals, attempts have been made to improve the shape of the external output terminals, the method of holding the external output terminals, and the like, in order to reduce process costs and improve reliability. For example, Patent Literature 1 proposes an external output terminal provided with a protrusion to be placed on an insulating substrate. By allowing the external output terminals to stand on their own with the protrusions, the conventionally required jigs are eliminated, simplifying the bonding process and improving yields.

特開2018-160618号公報JP 2018-160618 A

半導体装置においては、端子と導電性回路パターンとの間に介在する接合層によって、端子が導電性回路パターンに接合される。このとき、端子と導電性回路パターンとの間の距離、すなわち、接合層の厚さを制御することが、接合部分の信頼性を確保して長寿命化を図るうえで重要であることが、発明者らの評価によって確認された。 In a semiconductor device, a terminal is bonded to a conductive circuit pattern by a bonding layer interposed between the terminal and the conductive circuit pattern. At this time, it is important to control the distance between the terminal and the conductive circuit pattern, that is, the thickness of the bonding layer in order to ensure the reliability of the bonding portion and to extend the life. This was confirmed by the inventors' evaluation.

本発明は、上記問題点を解決するためになされたものであり、一つの目的は、接合部分の信頼性を向上させて長寿命化が図られる半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することであり、さらに他の目的は、そのような半導体装置を備えた電力変換装置を提供することである。 SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems, and one object thereof is to provide a semiconductor device capable of improving the reliability of the joint portion to extend the life of the device, and another object thereof. Another object of the present invention is to provide a method for manufacturing such a semiconductor device, and a further object is to provide a power conversion device including such a semiconductor device.

本発明に係る一の半導体装置は、絶縁基板と端子と接合層とを有する。絶縁基板は、対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置されている。端子は、導電性回路パターンに電気的に接続される。接合層は、端子と導電性回路パターンとを接合する。端子は、接合体と一つ以上の支持体とを備えている。接合体は、接合層によって導電性回路パターンに接合される接合面を含む。一つ以上の支持体は、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置し、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する。また、絶縁基板が収容されるケースを有している。端子における、導電性回路パターンに接合される側とは反対の側は、ケースに保持されている。
本発明に係る他の半導体装置は、絶縁基板と端子と接合層とを有する。絶縁基板は、対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置されている。端子は、導電性回路パターンに電気的に接続される。接合層は、端子と導電性回路パターンとを接合する。端子は、接合体と一つ以上の支持体とを備えている。接合体は、接合層によって導電性回路パターンに接合される接合面を含む。一つ以上の支持体は、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置し、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する。接合層は、支持体を取り囲む態様で、接合体と導電性回路パターンとを接合する領域から支持体が位置する領域にわたり形成されている。
本発明に係るさらに他の半導体装置は、絶縁基板と端子と接合層とを有する。絶縁基板は、対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置されている。端子は、導電性回路パターンに電気的に接続される。接合層は、端子と導電性回路パターンとを接合する。端子は、接合体と一つ以上の支持体とを備えている。接合体は、接合層によって導電性回路パターンに接合される接合面を含む。一つ以上の支持体は、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置し、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する。接合層とは距離を隔てられ、支持体を取り囲む態様で支持体を導電性回路パターンに接合する他の接合層を備えている。
A semiconductor device according to the present invention has an insulating substrate, a terminal, and a bonding layer. The insulating substrate has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. The terminals are electrically connected to the conductive circuit pattern. The joining layer joins the terminal and the conductive circuit pattern. A terminal comprises a joint and one or more supports. The bonding body includes a bonding surface that is bonded to the conductive circuit pattern by a bonding layer. One or more supports are connected to the bonding body, and are positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonding body is bonded in the conductive circuit pattern, and the bonding layer intervenes. Keep the distance between the contact surface of the body and the conductive circuit pattern. It also has a case in which the insulating substrate is accommodated. The side of the terminal opposite to the side joined to the conductive circuit pattern is held by the case.
Another semiconductor device according to the present invention has an insulating substrate, a terminal, and a bonding layer. The insulating substrate has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. The terminals are electrically connected to the conductive circuit pattern. The joining layer joins the terminal and the conductive circuit pattern. A terminal comprises a joint and one or more supports. The bonding body includes a bonding surface that is bonded to the conductive circuit pattern by a bonding layer. One or more supports are connected to the bonding body, and are positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonding body is bonded in the conductive circuit pattern, and the bonding layer intervenes. Keep the distance between the contact surface of the body and the conductive circuit pattern. The joining layer surrounds the support and is formed from a region where the joining body and the conductive circuit pattern are joined to a region where the support is located.
Still another semiconductor device according to the present invention has an insulating substrate, a terminal, and a bonding layer. The insulating substrate has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. The terminals are electrically connected to the conductive circuit pattern. The joining layer joins the terminal and the conductive circuit pattern. A terminal comprises a joint and one or more supports. The bonding body includes a bonding surface that is bonded to the conductive circuit pattern by a bonding layer. One or more supports are connected to the bonding body, and are positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonding body is bonded in the conductive circuit pattern, and the bonding layer intervenes. Keep the distance between the contact surface of the body and the conductive circuit pattern. Spaced apart from the bonding layer, there is another bonding layer that bonds the support to the conductive circuit pattern in a manner surrounding the support.

本発明に係る半導体装置の製造方法は以下の工程を備えている。対向する第1主面および第2主面を有し、第1主面の側に導電性回路パターンが形成され、第2主面の側に放熱材が配置された絶縁基板を用意する。一端側と他端側とを有し、導電性回路パターンに電気的に接続される端子を用意する。接合層によって、端子の一端側を導電性回路パターンに接合する。端子を用意する工程は、接合層によって導電性回路パターンに接合される接合面を含む接合体と、接合体に繋がるとともに、導電性回路パターンにおいて、接合体が接合されている領域以外の領域に、導電性回路パターンに接する態様で位置することになり、接合層が介在する接合体の接合面と導電性回路パターンとの距離を保持する一つ以上の支持体とを備えた端子を用意する工程を備えている。端子の一端側を導電性回路パターンに接合する工程は、支持体を導電性回路パターンに当接させて、接合体の接合面と導電性回路パターンとの距離が保持された状態で、接合面と導電性回路パターンとの間に、接合層となる接合材料を配置する工程と、接合材料に処理を施すことによって、接合層を介して接合体を導電性回路パターンに接合する工程とを備えている。 A method of manufacturing a semiconductor device according to the present invention includes the following steps. An insulating substrate is prepared which has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipation material is arranged on the side of the second main surface. A terminal having one end and the other end and electrically connected to the conductive circuit pattern is prepared. A bonding layer bonds one end side of the terminal to the conductive circuit pattern. The step of preparing a terminal comprises: a bonded body including a bonding surface bonded to a conductive circuit pattern by a bonding layer; and one or more supports for maintaining a distance between the conductive circuit pattern and the bonding surface of the bonded body in which the bonding layer is interposed. It has a process. The step of bonding one end side of the terminal to the conductive circuit pattern includes bringing the support into contact with the conductive circuit pattern, and maintaining the distance between the bonding surface of the bonded body and the conductive circuit pattern. and a step of disposing a bonding material to be a bonding layer between the conductive circuit pattern and the bonding material, and a step of bonding the bonded body to the conductive circuit pattern via the bonding layer by treating the bonding material. ing.

本発明に係る電力変換装置は、上記の半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。 A power conversion device according to the present invention includes the above semiconductor device, a main conversion circuit that converts input power and outputs it, and a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit. It has

本発明に係る半導体装置によれば、端子が、接合面を含む接合体と、接合面と導電性回路パターンとの距離を保持する一つ以上の支持体とを備えていることで、接合層の厚さに対応する、接合体と導電性回路パターンとの距離が保持されて、接合層の厚さが所望の厚さになる。これにより、端子と導電性回路パターンとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 According to the semiconductor device of the present invention, the terminal includes the joint body including the joint surface and the one or more support bodies for maintaining the distance between the joint surface and the conductive circuit pattern, so that the joint layer A distance between the bonding body and the conductive circuit pattern corresponding to the thickness of the bonding layer is maintained to achieve the desired thickness of the bonding layer. As a result, the reliability of the junction between the terminal and the conductive circuit pattern is ensured, which contributes to the extension of the life of the semiconductor device.

本発明に係る半導体装置の製造方法によれば、支持体を導電性回路パターンに当接させて、接合体の接合面と導電性回路パターンとの距離が保持された状態で、接合面と導電性回路パターンとの間に、接合層となる接合材料が配置されて、接合材料に処理を施すことによって、接合層を介して接合体が導電性回路パターンに接合される。これにより、接合層の厚さが所望の厚さになり、端子と導電性回路パターンとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 According to the method of manufacturing a semiconductor device according to the present invention, the supporting body is brought into contact with the conductive circuit pattern, and the bonding surface and the conductive circuit pattern are kept in a state in which the distance between the bonding surface and the conductive circuit pattern of the bonding body is maintained. A bonding material serving as a bonding layer is disposed between the conductive circuit pattern and the bonding material, and the bonding material is bonded to the conductive circuit pattern via the bonding layer. As a result, the thickness of the bonding layer becomes a desired thickness, the reliability of the bonding portion between the terminal and the conductive circuit pattern is ensured, and it is possible to contribute to the extension of the life of the semiconductor device.

本発明に係る電力変換装置によれば、上記半導体装置を備えていることで、端子と導電性回路パターンとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 According to the power conversion device of the present invention, by including the semiconductor device described above, the reliability of the joint portion between the terminal and the conductive circuit pattern is ensured, which contributes to the extension of the life of the semiconductor device. can.

実施の形態1に係る半導体装置を示す断面図である。1 is a cross-sectional view showing a semiconductor device according to a first embodiment; FIG. 同実施の形態において、半導体装置に適用されている端子の一例を示す平面図である。FIG. 4 is a plan view showing an example of a terminal applied to a semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の一例を示す正面図である。FIG. 4 is a front view showing an example of a terminal applied to a semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の一例を示す側面図である。FIG. 4 is a side view showing an example of a terminal applied to a semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の一例を示す斜視図である。2 is a perspective view showing an example of a terminal applied to a semiconductor device in the same embodiment; FIG. 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。FIG. 4 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device in the same embodiment; 同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。FIG. 7 is a cross-sectional view showing a step performed after the step shown in FIG. 6 in the same embodiment; 同実施の形態において、図7に示す工程の後に行われる工程を示す断面図である。FIG. 8 is a cross-sectional view showing a step performed after the step shown in FIG. 7 in the same embodiment; 同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。FIG. 9 is a cross-sectional view showing a step performed after the step shown in FIG. 8 in the same embodiment; 同実施の形態において、図9に示す工程の後に行われる工程を示す断面図である。FIG. 10 is a cross-sectional view showing a step performed after the step shown in FIG. 9 in the same embodiment; 同実施の形態において、図10に示す工程の後に行われる工程を示す断面図である。11 is a cross-sectional view showing a step performed after the step shown in FIG. 10 in the same embodiment; FIG. 同実施の形態において、図11に示す工程の後に行われる工程を示す断面図である。FIG. 12 is a cross-sectional view showing a step performed after the step shown in FIG. 11 in the same embodiment; 同実施の形態において、図12に示す工程の後に行われる工程を示す断面図である。13 is a cross-sectional view showing a step performed after the step shown in FIG. 12 in the same embodiment; FIG. 同実施の形態において、接合層に発生した熱の放熱経路を説明するための図である。FIG. 4 is a diagram for explaining a heat radiation path of heat generated in a bonding layer in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の他の例を示す平面図である。FIG. 10 is a plan view showing another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の他の例を示す正面図である。FIG. 10 is a front view showing another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の他の例を示す側面図である。FIG. 10 is a side view showing another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子のさらに他の例を示す平面図である。FIG. 10 is a plan view showing still another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子のさらに他の例を示す正面図である。FIG. 10 is a front view showing still another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子のさらに他の例を示す側面図である。FIG. 11 is a side view showing still another example of a terminal applied to the semiconductor device in the same embodiment; 実施の形態2に係る半導体装置を示す断面図である。FIG. 11 is a cross-sectional view showing a semiconductor device according to a second embodiment; 同実施の形態において、変形例に係る半導体装置を示す断面図である。FIG. 10 is a cross-sectional view showing a semiconductor device according to a modification in the same embodiment; 実施の形態3に係る半導体装置を示す断面図である。FIG. 11 is a cross-sectional view showing a semiconductor device according to a third embodiment; 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。FIG. 4 is a cross-sectional view showing one step of a method for manufacturing a semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の他の例を示す平面図である。FIG. 10 is a plan view showing another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の他の例を示す正面図である。FIG. 10 is a front view showing another example of a terminal applied to the semiconductor device in the same embodiment; 同実施の形態において、半導体装置に適用されている端子の他の例を示す側面図である。FIG. 10 is a side view showing another example of a terminal applied to the semiconductor device in the same embodiment; 実施の形態4に係る電力変換装置のブロック図である。FIG. 11 is a block diagram of a power conversion device according to Embodiment 4;

実施の形態1.
実施の形態1に係る半導体装置について説明する。図1に示すように、半導体装置1では、絶縁基板5に半導体素子15が搭載されている。半導体素子15は、IGBT(Insulated Gate Bipolar Transistor)またはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のパワー半導体素子を含む。半導体素子15の材料として、たとえば、シリコン、炭化シリコンまたは窒化ガリウム等が適用されている。また、絶縁基板5には、端子21が接続されている。端子21は、半導体素子15からの電流を出力する。
Embodiment 1.
A semiconductor device according to the first embodiment will be described. As shown in FIG. 1 , in the semiconductor device 1 , a semiconductor element 15 is mounted on an insulating substrate 5 . Semiconductor element 15 includes a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Silicon, silicon carbide, gallium nitride, or the like, for example, is applied as the material of semiconductor element 15 . A terminal 21 is connected to the insulating substrate 5 . A terminal 21 outputs current from the semiconductor element 15 .

絶縁基板5は、絶縁性の基板本体7、導電性回路パターン9a、9b、9cおよび放熱材11を含む。絶縁基板5は、対向する第1主面と第2主面とを有する。基板本体7の第1主面の側に、導電性回路パターン9a、導電性回路パターン9bおよび導電性回路パターン9cがそれぞれ間隔を隔てて配置されている。基板本体7の第2主面の側に、放熱材11が配置されている。 The insulating substrate 5 includes an insulating substrate body 7 , conductive circuit patterns 9 a , 9 b , 9 c and a heat dissipation material 11 . The insulating substrate 5 has a first main surface and a second main surface facing each other. A conductive circuit pattern 9a, a conductive circuit pattern 9b, and a conductive circuit pattern 9c are arranged on the first main surface side of the substrate body 7 at intervals. A heat dissipation material 11 is arranged on the side of the second main surface of the substrate body 7 .

基板本体7は、絶縁性を有するものであればよく、たとえば、窒化シリコン(SiN)または窒化アルミニウム(AlN)等のセラミック材料からなるものが好ましい。また、基板本体7として、たとえば、樹脂等の有機材料からなるものでもよい。基板本体7の材料としては、単一の材料である必要はなく、たとえば、混合生成物であってもよい。さらに、基板本体7は、多層構造であってもよい。 The substrate main body 7 may be any material as long as it has insulating properties, and is preferably made of a ceramic material such as silicon nitride (SiN) or aluminum nitride (AlN). Also, the substrate main body 7 may be made of an organic material such as resin, for example. The material of the substrate body 7 does not have to be a single material, and may be, for example, a mixed product. Furthermore, the substrate body 7 may have a multilayer structure.

導電性回路パターン9a、9b、9cは、導電性材料から形成されていればよく、たとえば、銅(Cu)またはアルミニウム(Al)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金から形成されていてもよい。また、導電性回路パターン9a、9b、9cは、多層構造であってもよい。 The conductive circuit patterns 9a, 9b, and 9c may be made of a conductive material, preferably a metal material such as copper (Cu) or aluminum (Al). The electrically conductive material need not be a single electrically conductive material, and may be formed from an alloy, for example. Moreover, the conductive circuit patterns 9a, 9b, and 9c may have a multilayer structure.

半導体素子15の裏面側が、接合材13によって導電性回路パターン9bに接合されている。半導体素子15の表面側の一の電極(図示せず)が、導電ワイヤ19aによって導電性回路パターン9aに電気的に接続されている。半導体素子15の他の電極(図示せず)が、導電ワイヤ19bによって導電性回路パターン9cに電気的に接続されている。導電性回路パターン9cに、接合層17によって端子21が接合されている。導電性回路パターン9aおよび導電性回路パターン9cのそれぞれの電位は、導電性回路パターン9bの電位とは異なっている。 The back side of the semiconductor element 15 is joined to the conductive circuit pattern 9b by the joining material 13. As shown in FIG. One electrode (not shown) on the surface side of the semiconductor element 15 is electrically connected to the conductive circuit pattern 9a by a conductive wire 19a. Another electrode (not shown) of semiconductor element 15 is electrically connected to conductive circuit pattern 9c by conductive wire 19b. A terminal 21 is joined to the conductive circuit pattern 9c by a joining layer 17. As shown in FIG. The respective potentials of the conductive circuit pattern 9a and the conductive circuit pattern 9c are different from the potential of the conductive circuit pattern 9b.

接合材13は導電性材料であればよく、はんだ、焼結銀(Ag)または焼結銅(Cu)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金であってもよい。また、接合材13は、多層構造であってもよい。 The bonding material 13 may be any conductive material, preferably a metal material such as solder, sintered silver (Ag), or sintered copper (Cu). The conductive material need not be a single conductive material, and may be, for example, an alloy. Also, the bonding material 13 may have a multilayer structure.

導電ワイヤ19aは、たとえば、信号入力用とされる。導電ワイヤ19bは、たとえば、電流経路とされる。導電ワイヤ19aと導電ワイヤ19bとは、たとえば、互いに異なる電位に接続される。電流経路の場合には、導電ワイヤ19bの替りに、たとえば、板状の電極を用いてもよい。板状の電極は、半導体素子15と導電性回路パターン9cとのそれぞれに、たとえば、はんだによって接合される。 Conductive wire 19a is for signal input, for example. Conductive wire 19b is, for example, a current path. Conductive wire 19a and conductive wire 19b are connected to different potentials, for example. In the case of the current path, instead of the conductive wire 19b, for example, a plate-shaped electrode may be used. The plate-shaped electrodes are joined to the semiconductor element 15 and the conductive circuit pattern 9c by soldering, for example.

放熱材11は、たとえば、はんだによって、ベース板3に接合されている。放熱材11およびベース板3としては、たとえば、同一部材から一体的に形成されたものであってもよい。放熱材11およびベース板3が、単一の部材から形成されている場合には、異なる部材から形成されている場合に比べて、放熱材11とベース板3との接合部分を介さずに放熱が行われることになる。このため、単一の部材から形成された放熱材11およびベース板3は、半導体素子15からベース板3の裏面までの熱抵抗を小さくすることができるため、より好ましい。 The heat dissipation material 11 is joined to the base plate 3 by soldering, for example. Heat radiation material 11 and base plate 3 may be integrally formed from the same member, for example. When the heat dissipating material 11 and the base plate 3 are formed from a single member, heat is dissipated without passing through the joint between the heat dissipating material 11 and the base plate 3, compared to the case where the heat dissipating material 11 and the base plate 3 are formed from different members. will take place. Therefore, the heat dissipation material 11 and the base plate 3 formed from a single member are more preferable because the thermal resistance from the semiconductor element 15 to the back surface of the base plate 3 can be reduced.

図1、図2、図3、図4および図5に示すように、端子21では、一端側に接合体23と支持体25が設けられ、他端側に外部接続体27が設けられている。端子21は、たとえば、打ち抜き加工および折り曲げ加工によって形成されている。接合体23は、接合層17によって導電性回路パターン9cに接合されている。端子21は、電流を出力する経路であり、導電性材料が使用される。導電性材料として、銅(Cu)またはアルミニウム(Al)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金から形成されていてもよい。また、端子21は多層構造であってもよい。 As shown in FIGS. 1, 2, 3, 4 and 5, the terminal 21 is provided with a joining body 23 and a support 25 on one end side, and an external connection body 27 on the other end side. . Terminal 21 is formed by, for example, punching and bending. The joined body 23 is joined to the conductive circuit pattern 9c by the joining layer 17. As shown in FIG. The terminal 21 is a path for outputting current, and a conductive material is used. A metal material such as copper (Cu) or aluminum (Al) is preferable as the conductive material. The electrically conductive material need not be a single electrically conductive material, and may be formed from an alloy, for example. Also, the terminal 21 may have a multilayer structure.

接合層17は、導電性材料であればよく、はんだ、焼結銀(Ag)、焼結銅(Cu)等の金属材料が好ましい。導電性材料としては、単一の導電性材料である必要はなく、たとえば、合金から形成されていてもよい。また、接合層17は多層構造であってもよい。 The bonding layer 17 may be made of any conductive material, preferably a metal material such as solder, sintered silver (Ag), or sintered copper (Cu). The electrically conductive material need not be a single electrically conductive material, and may be formed from an alloy, for example. Also, the bonding layer 17 may have a multilayer structure.

接合層17の厚さは、薄いほど、端子21を通じて流れる電流の電流経路の電気抵抗が小さくなる利点がある。しかしながら、接合層17が、たとえば、はんだである場合には、接合層17(はんだ)が薄くなり過ぎると、薄くなり過ぎた狭小部では、はんだが濡れ広がりにくくなる。 The thinner the bonding layer 17 is, the smaller the electrical resistance of the current path of the current flowing through the terminal 21 is. However, when the bonding layer 17 is, for example, solder, if the bonding layer 17 (solder) becomes too thin, it becomes difficult for the solder to wet and spread in the narrow portion where the bonding layer 17 becomes too thin.

このため、接合が不十分となって、温度サイクルを伴う動作の際にクラックが進展することが想定される。接合層17において、クラックが進展すると、半導体装置の信頼性を低下させる要因となる。接合層17の厚さが、40μmよりも薄くなると、接合が不十分になることが想定されることから、接合層17は40μm以上の厚さを有していることが好ましい。 For this reason, it is assumed that the bonding becomes insufficient and cracks develop during operation involving temperature cycles. If the crack progresses in the bonding layer 17, it becomes a factor that lowers the reliability of the semiconductor device. If the thickness of the bonding layer 17 is less than 40 μm, it is assumed that the bonding will be insufficient, so the bonding layer 17 preferably has a thickness of 40 μm or more.

一方、接合層17の厚さは厚いほど、クラックは発生しにくくなる。しかしながら、端子21を通じて流れる電流の電流経路の電気抵抗が大きくなってしまう。また、厚い接合層17を形成することが難しくなる。はんだとして、共晶はんだを用いた場合には、厚さが2mmを超えると、接合が不十分な箇所が発生する傾向が認められたことから、接合層17の厚さは、2mm以下であることが好ましい。 On the other hand, the thicker the bonding layer 17, the less likely cracks will occur. However, the electrical resistance of the current path of the current flowing through the terminal 21 increases. Moreover, it becomes difficult to form a thick bonding layer 17 . When eutectic solder is used as the solder, if the thickness exceeds 2 mm, there is a tendency for insufficient bonding to occur. Therefore, the thickness of the bonding layer 17 is 2 mm or less. is preferred.

接合層17の厚さは、接合体23の接合面23aと導電性回路パターン9cとの距離に対応している。この厚さ(距離)は、接合面23aの全体にわたって一定であることが好ましい。支持体25は、導電性回路パターン9cに接するように配置されている。支持体25が導電性回路パターン9cに接している状態で、接合面23aと導電性回路パターン9cとの距離L(図10参照)が保持されることになる。すなわち、支持体25は、接合層17の厚さに対応する距離を一定の距離に保持する機能を有する。 The thickness of the bonding layer 17 corresponds to the distance between the bonding surface 23a of the bonded body 23 and the conductive circuit pattern 9c. This thickness (distance) is preferably constant over the entire joint surface 23a. The support 25 is arranged so as to be in contact with the conductive circuit pattern 9c. The distance L (see FIG. 10) between the joint surface 23a and the conductive circuit pattern 9c is maintained while the support 25 is in contact with the conductive circuit pattern 9c. That is, the support 25 has the function of keeping the distance corresponding to the thickness of the bonding layer 17 constant.

この半導体装置1では、支持体25は、接合層17とは距離を隔てて配置されている。また、支持体25は、導電性回路パターン9cの極近傍に配置されていてもよい。後述するように、支持体25は、放熱経路の一部としての機能も有する。 In this semiconductor device 1 , the support 25 is arranged with a distance from the bonding layer 17 . Further, the support 25 may be arranged very close to the conductive circuit pattern 9c. As will be described later, the support 25 also functions as part of a heat dissipation path.

支持体25を配置させる位置としては、一箇所に限られず、接合層17の厚さをより均一にするために、複数箇所設けることが好ましい。また、支持体25の位置は、導電性回路パターン9cまたは接合体23の位置によって、設定することが好ましい。なお、支持体25のバリエーションについては後述する。 The position where the support 25 is arranged is not limited to one position, and it is preferable to provide a plurality of positions in order to make the thickness of the bonding layer 17 more uniform. Moreover, it is preferable to set the position of the support 25 according to the position of the conductive circuit pattern 9 c or the joint 23 . Variations of the support 25 will be described later.

ベース板3には、半導体素子15等が搭載された絶縁基板5を取り囲むようにケース31が配置されている。ケース内31内には、絶縁基板5等を封止する絶縁封止材33が充填されている。ケース31は、絶縁性を有する材料から形成されていればよく、たとえば、PPS(Poly Phenylen Sulfide)等の樹脂材料から形成されているものが好ましい。 A case 31 is arranged on the base plate 3 so as to surround the insulating substrate 5 on which the semiconductor element 15 and the like are mounted. The inside of the case 31 is filled with an insulating sealing material 33 for sealing the insulating substrate 5 and the like. The case 31 may be made of an insulating material, and preferably made of a resin material such as PPS (Poly Phenylen Sulfide).

絶縁封止材33は、絶縁性を有する材料であればよく、たとえば、ゲルまたはエポキシ等の樹脂材料が好ましい。絶縁封止材33がゲルである場合には、絶縁封止材33が外側から見えないように、ケース31には蓋(図示せず)が装着されることがある。蓋としては、ケース31と同様に、絶縁性を有する材料から形成されていればよく、たとえば、PPS等の樹脂材料から形成されているものが好ましい。実施の形態1に係る半導体装置1は、上記のように構成される。 The insulating sealing material 33 may be any material as long as it has insulating properties, and is preferably, for example, a resin material such as gel or epoxy. When the insulating sealing material 33 is gel, a lid (not shown) may be attached to the case 31 so that the insulating sealing material 33 cannot be seen from the outside. Like the case 31, the lid may be made of an insulating material, and preferably made of a resin material such as PPS. The semiconductor device 1 according to Embodiment 1 is configured as described above.

次に、上述した半導体装置1の製造方法の一例について説明する。図6に示すように、まず、絶縁性の基板本体7、導電性回路パターン9a、9b、9cおよび放熱材11を含む絶縁基板5を用意する。 Next, an example of a method for manufacturing the semiconductor device 1 described above will be described. As shown in FIG. 6, first, an insulating substrate 5 including an insulating substrate body 7, conductive circuit patterns 9a, 9b, 9c, and a heat dissipation material 11 is prepared.

次に、図7に示すように、接合材13によって半導体素子15を導電性回路パターン9bに接合する。導電性回路パターン9bに、接合材13となる、たとえば、はんだを配置する。そのはんだの上に、治具(図示せず)を用いて半導体素子15を配置する。その絶縁基板5をリフロー炉等の高温炉に投入し、高温炉内ではんだを溶融させる。溶融したはんだを接合材13として固化させることで、半導体素子15が、接合材13によって導電性回路パターン9bに接合される。 Next, as shown in FIG. 7, the semiconductor element 15 is bonded to the conductive circuit pattern 9b by the bonding material 13. Next, as shown in FIG. A bonding material 13, such as solder, is placed on the conductive circuit pattern 9b. A jig (not shown) is used to place the semiconductor element 15 on the solder. The insulating substrate 5 is put into a high-temperature furnace such as a reflow furnace, and the solder is melted in the high-temperature furnace. By solidifying the molten solder as the bonding material 13 , the semiconductor element 15 is bonded to the conductive circuit pattern 9 b by the bonding material 13 .

このとき、接合材13となる材料に応じて、導電性回路パターン9bの表面に、メッキ等によって膜を適宜形成してもよい。また、接合材13の材料として、銀(Ag)焼結体または銅(Cu)焼結体を用いる場合には、接合の際に、半導体素子15の表面に適宜圧力を加えて、接合を補助するようにしてもよい。 At this time, a film may be appropriately formed on the surface of the conductive circuit pattern 9b by plating or the like depending on the material of the bonding material 13 . In addition, when a silver (Ag) sintered body or a copper (Cu) sintered body is used as the material of the bonding material 13, appropriate pressure is applied to the surface of the semiconductor element 15 during bonding to assist bonding. You may make it

次に、図8に示すように、半導体素子15と導電性回路パターン9aとを、ワイヤボンディング装置(図示せず)を用いて、導電ワイヤ19aによって電気的に接続する。半導体素子15と導電性回路パターン9cとを、導電ワイヤ19bによって電気的に接続する。導電ワイヤ19aは、たとえば、半導体素子15のゲート電極またはセンス(いずれも図示せず)に接合される。導電ワイヤ19bは、半導体素子15の電流が出力される電極(図示せず)に接合される。電流が出力される電極に対しては、導電ワイヤ19bの他に、たとえば、フレームを接合してもよい。 Next, as shown in FIG. 8, the semiconductor element 15 and the conductive circuit pattern 9a are electrically connected by conductive wires 19a using a wire bonding apparatus (not shown). The semiconductor element 15 and the conductive circuit pattern 9c are electrically connected by the conductive wire 19b. Conductive wire 19a is bonded, for example, to a gate electrode or sense (neither shown) of semiconductor device 15 . Conductive wire 19b is joined to an electrode (not shown) of semiconductor element 15 through which a current is output. In addition to the conductive wire 19b, for example, a frame may be joined to the electrode from which current is output.

次に、図9に示すように、半導体素子15が搭載された絶縁基板5をベース板3に接合する。ベース板3の上に、たとえば、はんだ等の接合材料(図示せず)を配置する。その接合材料の上に、たとえば、治具(図示せず)を用いて絶縁基板5を配置する。そのベース板3をリフロー炉等の高温炉に投入し、高温炉内ではんだを溶融させる。溶融したはんだを固化させることで、絶縁基板5がベース板3に接合される。 Next, as shown in FIG. 9, the insulating substrate 5 with the semiconductor element 15 mounted thereon is bonded to the base plate 3 . A joining material (not shown) such as solder is placed on the base plate 3 . An insulating substrate 5 is placed on the bonding material using, for example, a jig (not shown). The base plate 3 is put into a high-temperature furnace such as a reflow furnace, and the solder is melted in the high-temperature furnace. The insulating substrate 5 is joined to the base plate 3 by solidifying the melted solder.

このとき、接合材料に応じて、ベース板3の表面に、メッキ等によって膜を適宜形成してもよい。なお、絶縁基板5にベース板3があらかじめ接合されている場合には、この工程は不要である。これは、たとえば、絶縁基板5の放熱材11とベース板3とが、高温高圧下のもとで金属接合によって直接接合されている場合等である。 At this time, a film may be appropriately formed on the surface of the base plate 3 by plating or the like depending on the bonding material. Note that this step is not necessary when the base plate 3 is bonded to the insulating substrate 5 in advance. This is the case, for example, when the heat radiating material 11 of the insulating substrate 5 and the base plate 3 are directly bonded by metal bonding under high temperature and high pressure conditions.

次に、導電性回路パターン9a、9b、9cのそれぞれに対して、外部と電気的に接続する工程が行われる。接続態様として、端子を用いて、端子と導電性回路パターンとを接合層によって接合する直接接合でもよい。また、端子と導電性回路パターンとをワイヤを介して接合する間接接合でもよい。 Next, a step of electrically connecting the conductive circuit patterns 9a, 9b, and 9c to the outside is performed. As a connection mode, a terminal may be used, and direct bonding may be used in which the terminal and the conductive circuit pattern are bonded by a bonding layer. Alternatively, indirect bonding may be used in which the terminal and the conductive circuit pattern are bonded via a wire.

ここでは、特に、半導体素子15の出力電流を、直接接合によって端子から外部へ取り出す工程について説明する。端子21は、接合体23、支持体25および外部接続体27を含む(図10参照)。 Here, in particular, the process of extracting the output current of the semiconductor element 15 from the terminal to the outside by direct bonding will be described. The terminal 21 includes a joint body 23, a support body 25 and an external connection body 27 (see FIG. 10).

図10に示すように、導電性回路パターン9cに、たとえば、共晶はんだ等の接合層材料16を配置する。次に、導電性回路パターン9cに端子21を配置する。このとき、端子の接合体23と導電性回路パターン9cとの間に接合層材料16が挟み込まれるように、端子21が配置される。 As shown in FIG. 10, a bonding layer material 16 such as eutectic solder is placed on the conductive circuit pattern 9c. Next, terminals 21 are arranged on the conductive circuit pattern 9c. At this time, the terminal 21 is arranged so that the bonding layer material 16 is sandwiched between the terminal bonded body 23 and the conductive circuit pattern 9c.

接合層材料16の厚さ、すなわち、接合体23と導電性回路パターン9cとの間の距離Lは、接合面23aの全面にわたって、一定であることが好ましい。そのため、端子21には、接合体23と導電性回路パターン9cとの間の距離Lを規定する支持体25が設けられている。接合体23を導電性回路パターン9cに接合する際には、端子21を保持して固定する治具(図示せず)を用いることが好ましい。 The thickness of the bonding layer material 16, that is, the distance L between the bonded body 23 and the conductive circuit pattern 9c is preferably constant over the entire bonding surface 23a. Therefore, the terminal 21 is provided with a support 25 that defines the distance L between the joined body 23 and the conductive circuit pattern 9c. When joining the joined body 23 to the conductive circuit pattern 9c, it is preferable to use a jig (not shown) for holding and fixing the terminal 21 .

また、接合体23と導電性回路パターン9cとの間の距離Lを接合面23a内においてより均一化するためには、複数の支持体を備えた端子を使用することが好ましい。端子のバリエーションについては後述する。 In order to make the distance L between the joint 23 and the conductive circuit pattern 9c uniform within the joint surface 23a, it is preferable to use a terminal having a plurality of supports. Variations of terminals will be described later.

次に、端子21を固定した状態で、絶縁基板5等が、たとえば、窒素オーブン等の高温処理装置内に所望時間投入される。高温処理装置内で共晶はんだを融解させ、接合層17として再固体化させる。これにより、図11に示すように、端子21の接合体23が接合層17によって導電性回路パターン9cに接合される。なお、半導体素子15の裏面側が出力電流が出力される場合には、端子21の接合体23を、同様の手法により導電性回路パターン9bに接合させればよい。 Next, with the terminals 21 fixed, the insulating substrate 5 and the like are placed in a high-temperature processing apparatus such as a nitrogen oven for a desired period of time. The eutectic solder is melted in the high temperature processing equipment and re-solidified as the bonding layer 17 . Thereby, as shown in FIG. 11, the joined body 23 of the terminal 21 is joined to the conductive circuit pattern 9c by the joining layer 17. Next, as shown in FIG. When the output current is output from the back side of the semiconductor element 15, the joined body 23 of the terminal 21 may be joined to the conductive circuit pattern 9b by the same method.

次に、図12に示すように、ベース板3に、たとえば、シリコーン樹脂等の接着剤を用いてケース31を接着する。このとき、ケース31とベース板3との接触面(接着面)の全面にシリコーン樹脂を塗布し、後の工程においてケース31内に充填される絶縁封止材がケース31の外へ漏れ出ないようにしておく。その後、適宜、高温処理を行ってシリコーン樹脂等の接着剤を硬化させて、ベース板3とケース31とを接合する。 Next, as shown in FIG. 12, the case 31 is adhered to the base plate 3 using an adhesive such as silicone resin. At this time, the entire contact surface (bonding surface) between the case 31 and the base plate 3 is coated with a silicone resin so that the insulating sealing material filled in the case 31 in a later process does not leak out of the case 31. keep it Thereafter, high temperature treatment is performed as appropriate to cure the adhesive such as silicone resin, and the base plate 3 and the case 31 are joined together.

次に、図13に示すように、絶縁封止のための絶縁封止材33を、ケース31内に充填する。たとえば、ゲルまたはエポキシ樹脂等の絶縁封止材33を、気泡が残らないように充填する。その後、適宜高温処理を行って絶縁封止材33を硬化させる。また、この後、必要に応じて、絶縁封止材33を覆う蓋(図示せず)を装着させてもよい。たとえば、PPS等の蓋を、シリコーン樹脂を用いてケース31に接着させてもよい。また、必要に応じて、端子21の外部接続体27を、外部との接続仕様に応じて、たとえば、折り曲げるなどして、端子21の外部接続体27側の形状を変えてもよい。こうして、図1に示す半導体装置1が完成する。 Next, as shown in FIG. 13, the case 31 is filled with an insulating sealing material 33 for insulating sealing. For example, an insulating sealing material 33 such as gel or epoxy resin is filled so that no air bubbles remain. Thereafter, high temperature treatment is performed as appropriate to harden the insulating sealing material 33 . After that, if necessary, a lid (not shown) covering the insulating sealing material 33 may be attached. For example, a lid such as PPS may be adhered to the case 31 using silicone resin. Moreover, if necessary, the shape of the external connection body 27 of the terminal 21 may be changed by, for example, bending the external connection body 27 of the terminal 21 according to the connection specification with the outside. Thus, the semiconductor device 1 shown in FIG. 1 is completed.

上述した半導体装置1では、端子の接合体23を導電性回路パターン9cに接合する接合層17の厚さが一定の厚さに形成されていることで、半導体装置1の信頼性を向上させることができる。このことについて説明する。 In the semiconductor device 1 described above, the reliability of the semiconductor device 1 is improved because the bonding layer 17 that bonds the terminal bonding body 23 to the conductive circuit pattern 9c is formed to have a constant thickness. can be done. This will be explained.

接合層17の厚さは、薄いほど、端子21を通じて流れる電流の電流経路の電気抵抗が小さくなる利点がある。しかしながら、接合層17が、たとえば、はんだである場合には、接合層17(はんだ)が薄くなり過ぎると、薄くなり過ぎた狭小部では、はんだが濡れ広がりにくくなる。 The thinner the bonding layer 17 is, the smaller the electrical resistance of the current path of the current flowing through the terminal 21 is. However, when the bonding layer 17 is, for example, solder, if the bonding layer 17 (solder) becomes too thin, it becomes difficult for the solder to wet and spread in the narrow portion where the bonding layer 17 becomes too thin.

このため、接合が不十分となって、温度サイクルを伴う動作の際にクラックが進展することが想定される。接合層17において、クラックが進展すると、半導体装置の信頼性を低下させる要因となる。接合層17の厚さが、40μmよりも薄くなると、接合が不十分になることが想定されることから、接合層17は40μm以上の厚さを有していることが好ましい。 For this reason, it is assumed that the bonding becomes insufficient and cracks develop during operation involving temperature cycles. If the crack progresses in the bonding layer 17, it becomes a factor that lowers the reliability of the semiconductor device. If the thickness of the bonding layer 17 is less than 40 μm, it is assumed that the bonding will be insufficient, so the bonding layer 17 preferably has a thickness of 40 μm or more.

一方、接合層17の厚さは厚いほど、クラックは発生しにくくなる。しかしながら、端子21を通じて流れる電流の電流経路の電気抵抗が大きくなってしまう。また、厚い接合層17を形成することが難しくなる。はんだとして、共晶はんだを用いた場合には、厚さが2mmを超えると、接合が不十分な箇所が発生する傾向が認められたことから、接合層17の厚さは、2mm以下であることが好ましい。 On the other hand, the thicker the bonding layer 17, the less likely cracks will occur. However, the electrical resistance of the current path of the current flowing through the terminal 21 increases. Moreover, it becomes difficult to form a thick bonding layer 17 . When eutectic solder is used as the solder, if the thickness exceeds 2 mm, there is a tendency for insufficient bonding to occur. Therefore, the thickness of the bonding layer 17 is 2 mm or less. is preferred.

端子21の支持体25は、導電性回路パターン9cの表面に接するように配置されることで、接合層17の厚さに対応する、接合体23と導電性回路パターン9cとの距離を保持する機能を有する。接合層17の厚さが所望の厚さになることで、端子21(接合体23)と導電性回路パターン9cとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 The support 25 of the terminal 21 is arranged so as to be in contact with the surface of the conductive circuit pattern 9c, thereby maintaining the distance between the joint 23 and the conductive circuit pattern 9c corresponding to the thickness of the bonding layer 17. have a function. By setting the thickness of the bonding layer 17 to a desired thickness, the reliability of the bonding portion between the terminal 21 (bonding body 23) and the conductive circuit pattern 9c is ensured, contributing to the extension of the life of the semiconductor device. be able to.

また、上述した半導体装置1では、支持体25は放熱経路としての機能も果たす。図14に示すように、接合層17において発生した熱は、第1放熱経路P1および第2放熱経路P2に第3放熱経路P3を加えた3つの経路を経て放熱されることになる。 Further, in the semiconductor device 1 described above, the support 25 also functions as a heat dissipation path. As shown in FIG. 14, the heat generated in the bonding layer 17 is dissipated through three paths including the first heat dissipation path P1, the second heat dissipation path P2, and the third heat dissipation path P3.

第1放熱経路P1は、接合層17から接合層17の直下に位置する導電性回路パターン9cの部分を流れた後、ベース板3へ流れる放熱経路である。第2放熱経路P2は、接合層17から接合体23を流れた後、外部接続体27側へ流れる放熱経路である。 The first heat radiation path P<b>1 is a heat radiation path that flows from the bonding layer 17 to the base plate 3 after passing through the portion of the conductive circuit pattern 9 c located directly below the bonding layer 17 . The second heat radiation path P2 is a heat radiation path that flows from the bonding layer 17 through the bonded body 23 and then to the external connection body 27 side.

第3放熱経路P3は、接合層17から接合体23を流れた後、支持体25を流れ、その支持体25から支持体25の直下に位置する導電性回路パターン9cの部分を流れて、ベース板3へ流れる放熱経路である。支持体25は、第3放熱経路P3の一部となって、接合層17の放熱に寄与することができる。 The third heat dissipation path P3 flows from the bonding layer 17 through the bonding body 23, flows through the support 25, flows from the support 25 through the portion of the conductive circuit pattern 9c located directly below the support 25, and flows through the base. It is a heat radiation path that flows to the plate 3 . The support 25 can contribute to the heat dissipation of the bonding layer 17 as a part of the third heat dissipation path P3.

放熱経路として第3放熱経路P3が加わることで、接合層17の温度を効果的に下げることができる。接合層17の温度が下がることで、接合層17等において発生する熱応力が緩和され、また、接合層17の周辺部分の変形を抑えることができる。その結果、半導体装置1の長寿命化に貢献することができる。 By adding the third heat dissipation path P3 as a heat dissipation path, the temperature of the bonding layer 17 can be effectively lowered. By lowering the temperature of the bonding layer 17, the thermal stress generated in the bonding layer 17 and the like is relaxed, and deformation of the peripheral portion of the bonding layer 17 can be suppressed. As a result, it is possible to contribute to the extension of the life of the semiconductor device 1 .

(端子のバリエーション)
半導体装置1に適用する端子21のバリエーションについて説明する。上述した半導体装置1では、図2~図5に示す端子21を例に挙げて説明したが、これに限られるものではない。端子21としては、導電性回路パターン9cを含む絶縁基板5の配置態様等に対応するために、たとえば、図15、図16および図17に示すように、接合体23に対して、図2~図5に示す端子21の支持体25とは異なる位置に支持体25が取り付けられた端子21を適用してもよい。
(Terminal variations)
Variations of the terminals 21 applied to the semiconductor device 1 will be described. In the semiconductor device 1 described above, the terminals 21 shown in FIGS. 2 to 5 have been described as an example, but the present invention is not limited to this. As shown in FIGS. 15, 16 and 17, for example, terminals 21 are attached to joints 23 as shown in FIGS. A terminal 21 having a support 25 attached at a position different from that of the support 25 of the terminal 21 shown in FIG. 5 may be applied.

また、支持体25の数としては一つに限られず、複数の支持体25を備えた端子21を適用してもよい。図18、図19および図20に示すように、たとえば、支持体第1部としての支持体25a、25bと、支持体第2部としての支持体25cとの3つの支持体25を備えた端子21を適用してもよい。 Moreover, the number of supports 25 is not limited to one, and a terminal 21 having a plurality of supports 25 may be applied. As shown in FIGS. 18, 19 and 20, a terminal comprising three supports 25, for example supports 25a, 25b as a first part of the support and a support 25c as a second part of the support. 21 may be applied.

この場合には、端子21を導電性回路パターン9cに接合させる際に、接合体23の接合面の全面にわたって、接合体23と導電性回路パターン9c(図10参照)との距離をより均一化させることができる。これにより、端子21(接合体23)を導電性回路パターン9cに、接合面23a内においてより均一な厚さの接合層17によって接合することができる。その結果、接合部分の信頼性がより向上し、半導体装置1の長寿命化に貢献することができる。また、端子21を導電性回路パターン9cに接合させる際に、端子21を保持する治具も必要がなくなり、生産性の向上に寄与することができる。 In this case, when the terminal 21 is joined to the conductive circuit pattern 9c, the distance between the joined body 23 and the conductive circuit pattern 9c (see FIG. 10) is made more uniform over the entire joining surface of the joined body 23. can be made As a result, the terminal 21 (bonded body 23) can be bonded to the conductive circuit pattern 9c by the bonding layer 17 having a more uniform thickness within the bonding surface 23a. As a result, the reliability of the joint portion is further improved, which can contribute to the extension of the life of the semiconductor device 1 . Moreover, when joining the terminal 21 to the conductive circuit pattern 9c, there is no need for a jig for holding the terminal 21, which can contribute to an improvement in productivity.

実施の形態2.
実施の形態2に係る半導体装置について説明する。図21に示すように、半導体装置1では、接合層17は、支持体25を取り囲む態様で、接合体23を導電性回路パターン9cに接合する領域から支持体25が位置する領域にわたり形成されている。なお、これ以外の構成については、図1等に示す半導体装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 2.
A semiconductor device according to the second embodiment will be described. As shown in FIG. 21, in the semiconductor device 1, the bonding layer 17 is formed in a manner surrounding the support 25, extending from the region bonding the bond 23 to the conductive circuit pattern 9c to the region where the support 25 is located. there is Since the configuration other than this is the same as the configuration of the semiconductor device 1 shown in FIG. 1 and the like, the same reference numerals are given to the same members, and the description thereof will not be repeated unless necessary.

支持体25は、接合体23が接合層17によって導電性回路パターン9cに接合されている部分から距離Dを隔てられた位置に配置されている。接合層17が支持体25を取り囲む態様で形成されている場合には、支持体25と導電性回路パターン9cとの隙間に、はんだ(接合層17の一部)が流れ込むことが想定される。 The support 25 is arranged at a position separated by a distance D from the part where the bonding body 23 is bonded to the conductive circuit pattern 9c by the bonding layer 17 . When the bonding layer 17 is formed so as to surround the support 25, it is assumed that solder (a part of the bonding layer 17) flows into the gap between the support 25 and the conductive circuit pattern 9c.

支持体25と導電性回路パターン9cとの隙間は、接合体23と導電性回路パターン9cとの間の距離に比べて極めて狭い。また、この距離は、一般的なはんだによる接合層が形成される距離に比べてみても十分に狭い。 The gap between the support 25 and the conductive circuit pattern 9c is much narrower than the distance between the joined body 23 and the conductive circuit pattern 9c. In addition, this distance is sufficiently narrow even when compared to the distance at which a joint layer is formed by general solder.

狭い隙間では、はんだは濡れ広がりにくい。このため、温度サイクルを伴う動作の際に隙間に流れ込んだはんだの部分からクラックが進展することが想定される。このため、距離Dは、クラックが進展する長さを考慮した距離に設定する必要がある。 Solder is less likely to wet and spread in narrow gaps. For this reason, it is assumed that cracks develop from the portion of the solder that has flowed into the gap during operation involving temperature cycles. Therefore, it is necessary to set the distance D in consideration of the length over which the crack propagates.

一方、距離Dを長くし過ぎると、端子21の反りまたはケース31の寸法誤差等によって、所望の接合層17の厚さを確保することが難しくなる。このため、距離Dは10mm以内に設定しておくことが好ましい。 On the other hand, if the distance D is too long, it becomes difficult to ensure the desired thickness of the bonding layer 17 due to warping of the terminal 21 or dimensional error of the case 31 . Therefore, it is preferable to set the distance D within 10 mm.

上述した半導体装置1では、前述した半導体装置1と同様に、接合層17の厚さが所望の厚さになることで、端子21(接合体23)と導電性回路パターン9cとの接合部分の信頼性が確保されて、半導体装置の長寿命化に貢献することができる。 In the semiconductor device 1 described above, similarly to the semiconductor device 1 described above, the thickness of the bonding layer 17 becomes a desired thickness, thereby reducing the bonding portion between the terminal 21 (bonding body 23) and the conductive circuit pattern 9c. Reliability is ensured, and it is possible to contribute to prolonging the life of the semiconductor device.

また、接合層17において発生する熱の放熱経路として、第1放熱経路P1および第2放熱経路P2に第3放熱経路P3が加わることで、接合層17の温度上昇が確実に抑えられて、半導体装置1の長寿命化に貢献することができる。 Further, by adding the third heat dissipation path P3 to the first heat dissipation path P1 and the second heat dissipation path P2 as a heat dissipation path for heat generated in the bonding layer 17, the temperature rise of the bonding layer 17 can be reliably suppressed, and the semiconductor It can contribute to the extension of the life of the device 1 .

(変形例)
変形例に係る半導体装置について説明する。図22に示すように、端子21の支持体25は、接合層17とは距離を隔てて配置されている。支持体25は、接合層17とは異なる接合層18によって導電性回路パターン9cに接合されている。なお、これ以外の構成については、図1等に示す半導体装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
(Modification)
A semiconductor device according to a modification will be described. As shown in FIG. 22, the support 25 of the terminal 21 is spaced apart from the bonding layer 17 . The support 25 is bonded to the conductive circuit pattern 9c by a bonding layer 18 different from the bonding layer 17. As shown in FIG. Since the configuration other than this is the same as the configuration of the semiconductor device 1 shown in FIG. 1 and the like, the same reference numerals are given to the same members, and the description thereof will not be repeated unless necessary.

接合層18の接合材料としては、接合層17の接合材料と同じ接合材料であってもよいし、異なる接合材料でもよい。製造工程の簡略化のためには、接合層18の接合材料は、接合層17の接合材料と同じ接合材料が好ましい。 The bonding material of the bonding layer 18 may be the same bonding material as the bonding material of the bonding layer 17, or may be a different bonding material. For simplification of the manufacturing process, the bonding material of the bonding layer 18 is preferably the same bonding material as the bonding material of the bonding layer 17 .

支持体25には、接合層18が形成されている分、支持体と導電性回路パターン9cとの接合面積が増えることになる。これにより、支持体25を経由してベース板3へより多くの熱を流すことができ、接合層17の放熱をより効果的に行うことができる。すなわち、第3放熱経路P3(図14参照)による放熱を促進させることができる。その結果。接合層17の温度上昇が確実に抑えられて、半導体装置1の長寿命化に貢献することができる。 Since the bonding layer 18 is formed on the support 25, the bonding area between the support and the conductive circuit pattern 9c is increased. As a result, more heat can flow to the base plate 3 via the support 25, and the heat dissipation of the bonding layer 17 can be performed more effectively. That is, heat dissipation through the third heat dissipation path P3 (see FIG. 14) can be promoted. resulting in. A rise in the temperature of the bonding layer 17 can be reliably suppressed, which can contribute to the extension of the life of the semiconductor device 1 .

実施の形態3.
実施の形態3に係る半導体装置について説明する。図23に示すように、半導体装置1では、端子21は、あらかじめケース31に固定されている。端子21は、ケース31に埋め込まれる部分を含むようにケース31に取り付けられている。端子21は、接合体23、支持体25および延在部29を含む。延在部29はケース31から接合体23へ向かって延在する(延在方向Y2)。延在部29に少なくとも一つの支持体25が配置されている。なお、これ以外の構成については、図1等に示す半導体装置1の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
Embodiment 3.
A semiconductor device according to the third embodiment will be described. As shown in FIG. 23, in semiconductor device 1, terminal 21 is fixed to case 31 in advance. Terminal 21 is attached to case 31 so as to include a portion embedded in case 31 . Terminal 21 includes junction 23 , support 25 and extension 29 . The extending portion 29 extends from the case 31 toward the joined body 23 (extending direction Y2). At least one support 25 is arranged on the extension 29 . Since the configuration other than this is the same as the configuration of the semiconductor device 1 shown in FIG. 1 and the like, the same reference numerals are given to the same members, and the description thereof will not be repeated unless necessary.

上述した半導体装置1では、端子21が、あらかじめケース31に固定されている。このため、端子21の接合体23を導電性回路パターン9cに接合する際の熱処理では、ケース31の耐熱温度よりも低い温度の下で行う必要がある。図24に示すように、接合層17となる接合層材料16を溶解させる場合には、接合層材料16として、たとえば、ペーストはんだがある。接合層材料16を焼結させる場合には、接合層材料16として、たとえば、導電性ペースト材料がある。 In the semiconductor device 1 described above, the terminals 21 are fixed to the case 31 in advance. Therefore, the heat treatment for joining the joined body 23 of the terminal 21 to the conductive circuit pattern 9c must be performed at a temperature lower than the heat-resistant temperature of the case 31 . As shown in FIG. 24, when the bonding layer material 16 that becomes the bonding layer 17 is dissolved, the bonding layer material 16 is paste solder, for example. When the bonding layer material 16 is sintered, the bonding layer material 16 is, for example, a conductive paste material.

上述した半導体装置1では、前述した半導体装置1と同様に、支持体25によって接合層17の厚さが所望の厚さになることで、端子21(接合体23)と導電性回路パターン9cとの接合部分の信頼性を確保することができ、半導体装置の長寿命化に貢献することができる。 In the semiconductor device 1 described above, similarly to the semiconductor device 1 described above, the thickness of the bonding layer 17 is set to a desired thickness by the supporting body 25, so that the terminal 21 (bonding body 23) and the conductive circuit pattern 9c are connected. This can ensure the reliability of the bonding portion of the semiconductor device, thereby contributing to the extension of the life of the semiconductor device.

また、接合層17において発生する熱の放熱経路として、第1放熱経路P1および第2放熱経路P2に第3放熱経路P3が加わることで、接合層17の温度上昇が確実に抑えられて、半導体装置1の長寿命化に貢献することができる。 Further, by adding the third heat dissipation path P3 to the first heat dissipation path P1 and the second heat dissipation path P2 as a heat dissipation path for heat generated in the bonding layer 17, the temperature rise of the bonding layer 17 can be reliably suppressed, and the semiconductor It can contribute to the extension of the life of the device 1 .

さらに、端子21があらかじめケース31に固定されていることによって、端子21では、延在方向Y2と交差する方向の傾きが抑えられる。このため、端子21を導電性回路パターン9cに接合する際に端子21を固定する治具が不要になる。 Furthermore, since the terminal 21 is fixed to the case 31 in advance, the inclination of the terminal 21 in the direction intersecting with the extending direction Y2 is suppressed. Therefore, a jig for fixing the terminal 21 becomes unnecessary when joining the terminal 21 to the conductive circuit pattern 9c.

また、ケース31をベース板3に固定する工程では、接着剤を熱処理によって硬化させるため、この工程を、端子21を導電性回路パターン9cに接合する工程において行う熱処理と同時に行うことも可能である。 Further, in the step of fixing the case 31 to the base plate 3, the adhesive is cured by heat treatment, so this step can be performed simultaneously with the heat treatment performed in the step of bonding the terminal 21 to the conductive circuit pattern 9c. .

なお、上述した半導体装置1では、端子21に一つの支持体25が配置されている場合について説明した。支持体25の数としては一つに限られず、複数の支持体25を備えた端子21を適用してもよい。図25、図26および図27に示すように、たとえば、延在方向Y2に沿って、支持体第1部としての支持体25aと、支持体第2部としての支持体25bとの2つの支持体25を備えた端子21を適用してもよい。 In addition, in the semiconductor device 1 described above, the case where one supporting member 25 is arranged on the terminal 21 has been described. The number of supports 25 is not limited to one, and a terminal 21 having a plurality of supports 25 may be applied. As shown in FIGS. 25, 26 and 27, for example, along the extending direction Y2, two supports, a support 25a as a first support part and a support 25b as a second support part, are provided. A terminal 21 with a body 25 may also be applied.

延在方向Y2と交差する方向の接合体23の傾きが抑えられていることで、延在方向Y2の接合体23の傾きを抑えることで、接合体23の接合面23aの全面において、接合体23と導電性回路パターン9cとの距離を一定にすることができる。これにより、端子21(接合体23)を導電性回路パターン9cに、所望の厚さの接合層17によって接合することができる。その結果、接合部分の信頼性がより向上し、半導体装置1の長寿命化に貢献することができる。 By suppressing the inclination of the joined body 23 in the direction intersecting with the extending direction Y2, the inclination of the joined body 23 in the extending direction Y2 is suppressed. The distance between 23 and the conductive circuit pattern 9c can be made constant. As a result, the terminal 21 (bonded body 23) can be bonded to the conductive circuit pattern 9c by the bonding layer 17 having a desired thickness. As a result, the reliability of the joint portion is further improved, which can contribute to the extension of the life of the semiconductor device 1 .

また、上述した各実施の形態における半導体装置1では、放熱材11がベース板3に接合された態様について説明した。半導体装置1としては、ベース板3を備えず、放熱材11をベース板として機能させた態様の半導体装置でもよい。 Moreover, in the semiconductor device 1 according to each of the above-described embodiments, a mode in which the heat dissipation material 11 is bonded to the base plate 3 has been described. The semiconductor device 1 may be a semiconductor device in which the base plate 3 is not provided and the heat dissipation material 11 functions as a base plate.

実施の形態4.
ここでは、上述した実施の形態1~3において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態4として、三相のインバータに本開示を適用した場合について説明する。
Embodiment 4.
Here, a power conversion device to which the semiconductor devices described in the first to third embodiments are applied will be described. Although the present disclosure is not limited to a specific power converter, a case where the present disclosure is applied to a three-phase inverter will be described below as a fourth embodiment.

図28は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図28に示す電力変換システムは、電源100、電力変換装置200、負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはAC/DCコンバータにより構成してもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成してもよい。 FIG. 28 is a block diagram showing the configuration of a power conversion system to which the power converter according to this embodiment is applied. The power conversion system shown in FIG. 28 includes a power supply 100, a power conversion device 200, and a load 300. FIG. The power supply 100 is a DC power supply and supplies DC power to the power converter 200 . The power supply 100 can be composed of various things, for example, it can be composed of a DC system, a solar battery, and a storage battery. Alternatively, it may be composed of a rectifier circuit or an AC/DC converter connected to an AC system. Also, power supply 100 may be configured by a DC/DC converter that converts DC power output from a DC system into predetermined power.

電力変換装置200は、電源100と負荷300との間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図28に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。 Power conversion device 200 is a three-phase inverter connected between power supply 100 and load 300 , converts DC power supplied from power supply 100 into AC power, and supplies AC power to load 300 . As shown in FIG. 28, the power conversion device 200 includes a main conversion circuit 201 that converts DC power into AC power and outputs it, and a control circuit 203 that outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. and

負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。 The load 300 is a three-phase electric motor driven by AC power supplied from the power converter 200 . Note that the load 300 is not limited to a specific application, but is an electric motor mounted on various electrical equipment, such as a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an electric motor for an air conditioner.

以下、電力変換装置200の詳細について説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えている(図示せず)。スイッチング素子がスイッチングすることによって、電源100から供給される直流電力が交流電力に変換されて、負荷300に供給される。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。 Details of the power converter 200 will be described below. The main conversion circuit 201 includes a switching element and a freewheeling diode (not shown). By switching the switching element, the DC power supplied from the power supply 100 is converted into AC power and supplied to the load 300 . Although there are various specific circuit configurations of the main conversion circuit 201, the main conversion circuit 201 according to the present embodiment is a two-level three-phase full bridge circuit, with six switching elements and It can consist of six freewheeling diodes in anti-parallel.

主変換回路201の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態1~3の少なくともいずれかに係る半導体装置1に相当する半導体装置202が有するスイッチング素子または還流ダイオードである。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち、主変換回路201の3つの出力端子は、負荷300に接続される。 At least one of the switching elements and the freewheeling diodes of the main conversion circuit 201 is a switching element or a freewheeling diode included in the semiconductor device 202 corresponding to the semiconductor device 1 according to at least one of the first to third embodiments described above. . The six switching elements constitute upper and lower arms connected in series for every two switching elements, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. Output terminals of the upper and lower arms, that is, three output terminals of the main conversion circuit 201 are connected to the load 300 .

また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示せず)を備えているが、駆動回路は半導体装置202に内蔵されていてもよいし、半導体装置202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。 Further, the main conversion circuit 201 includes a drive circuit (not shown) for driving each switching element. may be provided. The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies it to the control electrode of the switching element of the main conversion circuit 201 . Specifically, in accordance with a control signal from the control circuit 203, which will be described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element. When maintaining the switching element in the ON state, the driving signal is a voltage signal (ON signal) equal to or higher than the threshold voltage of the switching element, and when maintaining the switching element in the OFF state, the driving signal is a voltage equal to or less than the threshold voltage of the switching element. signal (off signal).

制御回路203は、負荷300に所望の電力が供給されるように、主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。 Control circuit 203 controls the switching elements of main conversion circuit 201 so that desired power is supplied to load 300 . Specifically, based on the power to be supplied to the load 300, the time (on time) during which each switching element of the main conversion circuit 201 should be in the ON state is calculated. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the ON time of the switching element according to the voltage to be output. Then, a control command (control signal) to the drive circuit provided in the main conversion circuit 201 so that an ON signal is output to the switching element that should be in the ON state at each time point, and an OFF signal is output to the switching element that should be in the OFF state. to output The drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element according to this control signal.

本実施の形態に係る電力変換装置では、主変換回路201を構成する半導体装置202として実施の形態1~3に係る半導体装置を適用するため、接合部の信頼性が向上し長寿命化を実現することができる。 In the power conversion device according to the present embodiment, since the semiconductor device according to the first to third embodiments is applied as the semiconductor device 202 constituting the main conversion circuit 201, the reliability of the junction is improved and the life is extended. can do.

本実施の形態では、2レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが、3レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータまたはAC/DCコンバータに本開示を適用することも可能である。 In the present embodiment, an example in which the present disclosure is applied to a two-level three-phase inverter has been described, but the present disclosure is not limited to this, and can be applied to various power converters. In this embodiment, a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used. Disclosure may apply. In addition, the present disclosure can be applied to a DC/DC converter or an AC/DC converter when power is supplied to a DC load or the like.

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。 In addition, the power conversion device to which the present disclosure is applied is not limited to the case where the above-described load is an electric motor. It can also be used, and furthermore, it can be used as a power conditioner for a photovoltaic power generation system, an electric storage system, or the like.

なお、各実施の形態において説明した半導体装置等については、必要に応じて種々組み合わせることが可能である。 Note that the semiconductor devices and the like described in each embodiment can be combined in various ways as necessary.

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example and is not limited to this. The present invention is defined by the scope of the claims rather than the scope described above, and is intended to include all changes within the meaning and scope equivalent to the scope of the claims.

本発明は、パワー半導体素子を搭載した半導体装置と、その半導体装置を適用した電力変換装置に有効に利用される。 INDUSTRIAL APPLICABILITY The present invention is effectively used for a semiconductor device equipped with a power semiconductor element and a power conversion device to which the semiconductor device is applied.

1 半導体装置、3 ベース板、5 絶縁基板、7 基板本体、9a、9b、9c 導電性回路パターン、11 放熱材、13 接合材、15 半導体素子、16 接合層材料、17、18 接合層、19a、19b 導電ワイヤ、21 端子、23 接合体、23a 接合面、25、25a、25b、25c 支持体、27 外部接続体、29 延在部、31 ケース、33 絶縁封止材、P1、P2、P3 経路、100 電源、200 電力変換装、201 主変換回路、202 半導体装置、203 制御回路、300 負荷。 Reference Signs List 1 semiconductor device 3 base plate 5 insulating substrate 7 substrate body 9a, 9b, 9c conductive circuit pattern 11 heat dissipation material 13 bonding material 15 semiconductor element 16 bonding layer material 17, 18 bonding layer 19a , 19b conductive wire, 21 terminal, 23 junction, 23a junction surface, 25, 25a, 25b, 25c support, 27 external connector, 29 extension, 31 case, 33 insulating sealing material, P1, P2, P3 Path, 100 power source, 200 power conversion device, 201 main conversion circuit, 202 semiconductor device, 203 control circuit, 300 load.

Claims (14)

対向する第1主面および第2主面を有し、前記第1主面の側に導電性回路パターンが形成され、前記第2主面の側に放熱材が配置された絶縁基板と、
前記導電性回路パターンに電気的に接続される端子と、
前記端子と前記導電性回路パターンとを接合する接合層と
を有し、
前記端子は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置し、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備え、
前記絶縁基板が収容されるケースを有し、
前記端子における、前記導電性回路パターンに接合される側とは反対の側は、前記ケースに保持された、半導体装置。
an insulating substrate having a first main surface and a second main surface facing each other, a conductive circuit pattern formed on the first main surface side, and a heat dissipation material disposed on the second main surface side;
a terminal electrically connected to the conductive circuit pattern;
a bonding layer for bonding the terminal and the conductive circuit pattern;
The terminal is
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
The joined body connected to the joined body and positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the joined body is joined in the conductive circuit pattern, and the joining layer intervening. one or more supports that maintain a distance between the joint surface and the conductive circuit pattern;
Having a case in which the insulating substrate is accommodated,
A semiconductor device according to claim 1, wherein a side of the terminal opposite to a side joined to the conductive circuit pattern is held by the case .
前記支持体は、前記接合体に対して前記ケースに近い側に配置された支持体第1部を含む、請求項記載の半導体装置。 2. The semiconductor device according to claim 1 , wherein said support includes a support first portion arranged on a side closer to said case with respect to said joined body. 前記支持体は、前記接合体に対して前記ケースから遠ざかる側に配置された支持体第2部を含む、請求項またはに記載の半導体装置。 3. The semiconductor device according to claim 1 , wherein said support includes a support second portion arranged on a side away from said case with respect to said joined body. 前記端子は、前記ケースが位置する側から前記接合体に向かって延在し、前記接合体に繋がる延在部を含み、
前記支持体は、前記延在部に沿って二つ以上配置された、請求項のいずれか1項に記載の半導体装置。
the terminal includes an extending portion extending from the side on which the case is located toward the joined body and connected to the joined body;
4. The semiconductor device according to claim 1 , wherein two or more of said supports are arranged along said extension.
前記端子は前記ケースに固定されている、請求項のいずれか1項に記載の半導体装置。 5. The semiconductor device according to claim 1 , wherein said terminal is fixed to said case. 対向する第1主面および第2主面を有し、前記第1主面の側に導電性回路パターンが形成され、前記第2主面の側に放熱材が配置された絶縁基板と、
前記導電性回路パターンに電気的に接続される端子と、
前記端子と前記導電性回路パターンとを接合する接合層と
を有し、
前記端子は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置し、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備え、
前記接合層は、前記支持体を取り囲む態様で、前記接合体と前記導電性回路パターンとを接合する領域から前記支持体が位置する領域にわたり形成された、半導体装置。
an insulating substrate having a first main surface and a second main surface facing each other, a conductive circuit pattern formed on the first main surface side, and a heat dissipation material disposed on the second main surface side;
a terminal electrically connected to the conductive circuit pattern;
a bonding layer that bonds the terminal and the conductive circuit pattern;
has
The terminal is
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
The joined body connected to the joined body and positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the joined body is joined in the conductive circuit pattern, and the joining layer intervening. one or more supports that maintain a distance between the bonding surface and the conductive circuit pattern;
with
The semiconductor device according to claim 1, wherein the bonding layer surrounds the support and is formed from a region where the bonding and the conductive circuit pattern are bonded to a region where the support is located.
対向する第1主面および第2主面を有し、前記第1主面の側に導電性回路パターンが形成され、前記第2主面の側に放熱材が配置された絶縁基板と、
前記導電性回路パターンに電気的に接続される端子と、
前記端子と前記導電性回路パターンとを接合する接合層と
を有し、
前記端子は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置し、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備え、
前記接合層とは距離を隔てられ、前記支持体を取り囲む態様で前記支持体を前記導電性回路パターンに接合する他の接合層を備えた、半導体装置。
an insulating substrate having a first main surface and a second main surface facing each other, a conductive circuit pattern formed on the first main surface side, and a heat dissipation material disposed on the second main surface side;
a terminal electrically connected to the conductive circuit pattern;
a bonding layer that bonds the terminal and the conductive circuit pattern;
has
The terminal is
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
The joined body connected to the joined body and positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the joined body is joined in the conductive circuit pattern, and the joining layer intervening. one or more supports that maintain a distance between the bonding surface and the conductive circuit pattern;
with
A semiconductor device comprising another bonding layer spaced apart from the bonding layer and bonding the support to the conductive circuit pattern in a manner surrounding the support.
前記接合面と前記導電性回路パターンとの前記距離は、40μm以上2mm以下である、請求項1~のいずれか1項に記載の半導体装置。 8. The semiconductor device according to claim 1, wherein said distance between said bonding surface and said conductive circuit pattern is 40 μm or more and 2 mm or less. 前記接合面と前記導電性回路パターンとの前記距離は、前記接合面内において一定に維持された、請求項記載の半導体装置。 9. The semiconductor device according to claim 8 , wherein said distance between said bonding surface and said conductive circuit pattern is kept constant within said bonding surface. 前記絶縁基板が搭載されるベース板を有し、
前記絶縁基板における前記放熱材と前記ベース板とは、直接接合された、請求項1~のいずれか1項に記載の半導体装置。
Having a base plate on which the insulating substrate is mounted,
10. The semiconductor device according to claim 1, wherein said heat radiating material and said base plate in said insulating substrate are directly bonded.
対向する第1主面および第2主面を有し、前記第1主面の側に導電性回路パターンが形成され、前記第2主面の側に放熱材が配置された絶縁基板を用意する工程と、
一端側と他端側とを有し、前記導電性回路パターンに電気的に接続される端子を用意する工程と、
接合層によって、前記端子の前記一端側を前記導電性回路パターンに接合する工程と
を有し、
前記端子を用意する工程は、
前記接合層によって前記導電性回路パターンに接合される接合面を含む接合体と、
前記接合体に繋がるとともに、前記導電性回路パターンにおいて、前記接合体が接合されている領域以外の領域に、前記導電性回路パターンに接する態様で位置することになり、前記接合層が介在する前記接合体の前記接合面と前記導電性回路パターンとの距離を保持する一つ以上の支持体と
を備えた前記端子を用意する工程を備え、
前記端子の前記一端側を前記導電性回路パターンに接合する工程は、
前記支持体を前記導電性回路パターンに当接させて、前記接合体の前記接合面と前記導電性回路パターンとの距離が保持された状態で、前記接合面と前記導電性回路パターンとの間に、前記接合層となる接合材料を配置する工程と、
前記接合材料に処理を施すことによって、前記接合層を介して前記接合体を前記導電性回路パターンに接合する工程と
を備えた、半導体装置の製造方法。
An insulating substrate is prepared which has a first main surface and a second main surface facing each other, a conductive circuit pattern is formed on the side of the first main surface, and a heat dissipating material is arranged on the side of the second main surface. process and
preparing a terminal having one end side and the other end side and electrically connected to the conductive circuit pattern;
bonding the one end side of the terminal to the conductive circuit pattern with a bonding layer;
The step of preparing the terminal includes:
a bonded body including a bonding surface bonded to the conductive circuit pattern by the bonding layer;
In addition to being connected to the bonded body, in the conductive circuit pattern, it is positioned in a manner in contact with the conductive circuit pattern in a region other than the region where the bonded body is bonded, and the bonding layer intervenes. A step of preparing the terminal including one or more supports that maintain a distance between the joint surface of the joint and the conductive circuit pattern;
The step of joining the one end side of the terminal to the conductive circuit pattern includes:
between the joint surface and the conductive circuit pattern in a state in which the support is brought into contact with the conductive circuit pattern and the distance between the joint surface and the conductive circuit pattern of the joint body is maintained; a step of arranging a bonding material that will be the bonding layer;
and bonding the bonded body to the conductive circuit pattern through the bonding layer by treating the bonding material.
前記絶縁基板を、ベース板に配置する工程と、
ケースを前記ベース板に配置する工程と、
前記ケース内に、前記端子が接合された前記絶縁基板を封止する封止材を充填する工程と
を含む、請求項11記載の半導体装置の製造方法。
placing the insulating substrate on a base plate;
placing a case on the base plate;
12. The method of manufacturing a semiconductor device according to claim 11 , further comprising the step of filling said case with a sealing material for sealing said insulating substrate to which said terminals are joined.
前記端子の前記一端側を前記導電性回路パターンに接合する工程では、
前記接合材料として、はんだが使用され、
前記処理として熱処理が施される、請求項11または12に記載の半導体装置の製造方法。
In the step of joining the one end side of the terminal to the conductive circuit pattern,
solder is used as the bonding material,
13. The method of manufacturing a semiconductor device according to claim 11 , wherein heat treatment is performed as said treatment.
請求項1~10のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。
A main conversion circuit that has the semiconductor device according to any one of claims 1 to 10 and converts input power and outputs it;
and a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit.
JP2021558142A 2019-11-22 2019-11-22 Semiconductor device, manufacturing method thereof, and power conversion device Active JP7237192B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/045818 WO2021100199A1 (en) 2019-11-22 2019-11-22 Semiconductor device, method for producing same, and electric power conversion device

Publications (2)

Publication Number Publication Date
JPWO2021100199A1 JPWO2021100199A1 (en) 2021-05-27
JP7237192B2 true JP7237192B2 (en) 2023-03-10

Family

ID=75981572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021558142A Active JP7237192B2 (en) 2019-11-22 2019-11-22 Semiconductor device, manufacturing method thereof, and power conversion device

Country Status (2)

Country Link
JP (1) JP7237192B2 (en)
WO (1) WO2021100199A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188528A (en) 2016-04-04 2017-10-12 三菱電機株式会社 Semiconductor device
JP2018160618A (en) 2017-03-23 2018-10-11 株式会社三社電機製作所 Self-standing terminal for external lead-out and semiconductor module manufacturing method
JP2019216214A (en) 2018-06-14 2019-12-19 富士電機株式会社 Semiconductor device, lead frame and method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188528A (en) 2016-04-04 2017-10-12 三菱電機株式会社 Semiconductor device
JP2018160618A (en) 2017-03-23 2018-10-11 株式会社三社電機製作所 Self-standing terminal for external lead-out and semiconductor module manufacturing method
JP2019216214A (en) 2018-06-14 2019-12-19 富士電機株式会社 Semiconductor device, lead frame and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPWO2021100199A1 (en) 2021-05-27
WO2021100199A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
JP6783327B2 (en) Semiconductor devices and power converters
JP6881238B2 (en) Semiconductor module, its manufacturing method and power converter
JP6833986B2 (en) Power modules, power converters, and how to manufacture power modules
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JPWO2019176199A1 (en) Semiconductor power modules and power converters
JP2018190930A (en) Power semiconductor module, method for manufacturing the same, and power conversion device
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
WO2018181727A1 (en) Semiconductor device and manufacturing method therefor, and power conversion device
CN112204729B (en) Semiconductor device and power conversion device
JP6826665B2 (en) Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices
CN114846598A (en) Power module and power conversion device
JP2018129352A (en) Power semiconductor device and power conversion device using the same
US11127603B2 (en) Semiconductor module and power conversion device
CN113646876B (en) Power semiconductor module and power conversion device
JP7237192B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
CN115223977B (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
JP7561677B2 (en) Power semiconductor device, method for manufacturing the power semiconductor device, and power conversion device
JP7487614B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP6885522B1 (en) Semiconductor device, power conversion device and manufacturing method of semiconductor device
JP7088421B1 (en) Semiconductor devices and power converters
JP2019197831A (en) Semiconductor device and method of manufacturing the same, and electric power conversion system
WO2023022001A1 (en) Power module and power conversion device
JP7387232B2 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
WO2024090278A1 (en) Semiconductor device, power conversion device, and semiconductor device production method
CN111448653B (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230228

R150 Certificate of patent or registration of utility model

Ref document number: 7237192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150