JP7233837B2 - 電子部品の製造方法及び電子部品 - Google Patents

Description

本発明の一側面は、電子部品の製造方法に関する。

例えば、特許文献１には、直方体形状を呈するセラミック素子と、外部電極と、を備える電子部品の製造方法が記載されている。この製造方法は、セラミック素子、研磨媒体、及び緩衝材をバレルに投入し、バレルを回転させることにより、セラミック素子を研磨して面取りを行う工程を含んでいる。これにより、セラミック素体の各面の間には、面取りされた面取り部が形成される。

特開２０１１－１７１３４１号公報

ところで、実装面に端子電極が設けられた電子部品において、外部からの電磁波等の影響を抑制するために、実装面以外の面に金属シールド膜が設けられる場合がある。この場合、シールド性を高めるためには、実装面以外の面の全体に金属シールド膜が設けられることが要求される。しかしながら、上述のように面取り部が形成された電子部品に対し、例えば、スパッタリングにより金属シールド膜を形成すると、金属シールド膜が面取り部を介して実装面に回り込んで形成され、金属シールド膜と端子電極との間に短絡が発生するおそれがある。

本発明の一側面は、金属シールド膜と端子電極との間における短絡を抑制しながら、シールド性を高めることができる電子部品の製造方法を提供する。

本発明の一側面に係る電子部品の製造方法は、直方体形状を呈しており、実装面とされる第１面と、第１面と互いに対向している第２面と、第１面と第２面との間を連結するように延びている第３面と、を含む素体を準備する工程と、第１面と第３面との間に面取りされた面取り部を形成する工程と、第１面に端子電極を形成する工程と、面取り部及び第１面を被覆部材により被覆する工程と、少なくとも第２面及び第３面を含み、素体の被覆部材から露出した部分に金属シールド膜を形成する工程と、被覆部材を除去する工程と、を含む。

この電子部品の製造方法では、端子電極が形成される第１面と、第１面と互いに対向している第２面と、第１面と第２面との間を連結するように延びている第３面と、を含む素体が準備される。つまり、第１面と第３面とは互いに隣り合っている。互いに隣り合う第１面と第３面との間には、面取りされた面取り部が形成される。面取り部及び第１面は、被覆部材により被覆され、素体の被覆部材から露出した部分に金属シールド膜が形成される。このように第１面だけでなく、面取り部が被覆部材により被覆されるので、金属シールド膜が面取り部を介して第１面に回り込んで形成されることが抑制される。したがって、金属シールド膜と端子電極との間における短絡を抑制することができる。また、素体の第２面及び第３面は被覆部材から露出しているので、第２面及び第３面の全体に金属シールド膜を設けることができる。これにより、シールド性を高めることができる。

被覆する工程では、面取り部の全体を被覆部材により被覆してもよい。この場合、金属シールド膜が面取り部を介して第１面に回り込んで形成されることが確実に抑制される。

被覆する工程では、面取り部の一部分を被覆部材により被覆すると共に、面取り部の残りの部分を被覆部材から露出させてもよい。この場合、面取り部の表面は、第３面の近傍では、第３面と同じ方向を向き、第１面に近づくにつれて、第１面と同じ方向を向くようになる。このため、例えば、スパッタリングによれば、面取り部に形成される金属シールド膜の厚さは、第３面から離間するにしたがって、徐々に薄くなる。これにより、金属シールド膜と被覆部材との接触面積が小さくなるので、被覆部材を除去する際に、金属シールド膜が損傷されることが抑制される。

被覆する工程では、面取り部及び第１面を、粘着性を有する樹脂からなる被覆部材に埋め込むことで被覆し、被覆部材を除去する工程では、樹脂の粘着性を低下させてもよい。この場合、被覆部材を容易に除去することができる。

被覆する工程では、面取り部及び第１面が被覆されるように、複数の素体をシート状の被覆部材上に配列してもよい。この場合、シート状の被覆部材で、複数の素体の面取り部及び第１面が同時に被覆されるので、生産性を向上させることができる。

本発明の一側面は、金属シールド膜と端子電極との間における短絡を抑制しながら、シールド性を高めることができる電子部品の製造方法を提供する。

図１は、一実施形態に係る電子部品を示す斜視図である。 図２は、図１のII－II線に沿っての断面図である。 図３は、素体の分解斜視図である。 図４は、素体内の構成を示す斜視図である。 図５は、電子部品の等価回路を示す図である。 図６は、素体を準備する工程について説明するための斜視図である。 図７は、被覆する工程について説明するための斜視図である。 図８は、変形例に係る被覆する工程について説明するための一部断面図である。 図９は、図７の一部断面図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。

図１は、一実施形態に係る電子部品を示す斜視図である。図２は、図１のII－II線に沿っての断面図である。図１及び図２に示されるように、電子部品１は、素体２と、金属シールド膜３と、端子電極５と、端子電極６と、端子電極７と、マーク８と、を備えている。電子部品１は、例えば、複数の絶縁体層が積層されてなる積層型電子部品である。本実施形態では、積層型のハイパスフィルタを例とし、電子部品１について説明を行う。図１，２では、素体２の内部に配置された内部電極等の図示が省略されている。

素体２は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体２は、その外表面として、互いに対向している一対の主面２ａ，２ｂと、一対の主面２ａ，２ｂの間を連結するように延びており且つ互いに対向している一対の側面２ｃ，２ｄと、一対の主面２ａ，２ｂの間を連結するように延びており且つ互いに対向している一対の側面２ｅ，２ｆと、を有している。主面２ａは、例えば電子部品１を図示しない他の電子機器（例えば、回路基板、又は、電子部品等）に実装する際、他の電子機器と対向する面（実装面）として規定される。

一対の主面２ａ，２ｂが互いに対向している方向Ｄ１と、一対の側面２ｃ，２ｄが互いに対向している方向Ｄ２と、一対の側面２ｅ，２ｆが互いに対向している方向Ｄ３とは、互いに略直交している。素体２の方向Ｄ１の長さは、例えば、０．８ｍｍであり、素体２の方向Ｄ２の長さは、例えば、２ｍｍであり、素体２の方向Ｄ３の長さは、例えば１．２５ｍｍである。

素体２は、複数（ここでは４つ）の面取り部２ｇと、複数（ここでは４つ）の面取り部２ｈと、複数（ここでは４つ）の面取り部２ｉと、を有している。面取り部２ｇ、面取り部２ｈ及び面取り部２ｉは、素体２の角部及び稜線部が面取りされて形成されている。面取り部２ｇ、面取り部２ｈ及び面取り部２ｉは、湾曲するように丸められている。面取り部２ｇ、面取り部２ｈ及び面取り部２ｉの曲率半径は、例えば、１５μｍである。

面取り部２ｇは、主面２ａの外縁に沿って延びている。面取り部２ｇは、主面２ａと側面２ｃとの間、主面２ａと側面２ｄとの間、主面２ａと側面２ｅとの間、及び主面２ａと側面２ｆとの間にそれぞれ位置している稜線部である。主面２ａと側面２ｃとの間の面取り部２ｇは、方向Ｄ３に沿って延びている。主面２ａと側面２ｄとの間の面取り部２ｇは、方向Ｄ３に沿って延びている。主面２ａと側面２ｅとの間の面取り部２ｇは、方向Ｄ２に沿って延びている。主面２ａと側面２ｆとの間の面取り部２ｇは、方向Ｄ２に沿って延びている。

面取り部２ｈは、主面２ｂの外縁に沿って延びている。面取り部２ｈは、主面２ｂと側面２ｃとの間、主面２ｂと側面２ｄとの間、主面２ｂと側面２ｅとの間、及び主面２ｂと側面２ｆとの間にそれぞれ位置している稜線部である。主面２ｂと側面２ｃとの間の面取り部２ｈは、方向Ｄ３に沿って延びている。主面２ｂと側面２ｄとの間の面取り部２ｈは、方向Ｄ３に沿って延びている。主面２ｂと側面２ｅとの間の面取り部２ｈは、方向Ｄ２に沿って延びている。主面２ｂと側面２ｆとの間の面取り部２ｈは、方向Ｄ２に沿って延びている。

面取り部２ｉは、主面２ａと主面２ｂとを連結するように延びている。面取り部２ｉは、側面２ｃと側面２ｅとの間、側面２ｅと側面２ｄとの間、側面２ｄと側面２ｆとの間、及び、側面２ｆと側面２ｃとの間にそれぞれ位置している稜線部である。面取り部２ｉは、方向Ｄ１に沿って延びている。

素体２は、複数の絶縁体層１０（図３参照）が積層されることによって構成されている。各絶縁体層１０は、方向Ｄ１において積層されている。すなわち、各絶縁体層１０の積層方向は、方向Ｄ１と一致している。各絶縁体層１０は、平面視で略矩形状を呈している。実際の素体２では、各絶縁体層１０は、その層間の境界が視認できない程度に一体化されている。各絶縁体層１０は、例えば、誘電体材料（ＢａＴｉＯ_３系材料、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系材料、（Ｂａ，Ｃａ）ＴｉＯ_３系材料、ガラス材料、又はアルミナ材料など）を含むセラミックグリーンシートの焼結体により構成される。

金属シールド膜３は、少なくとも主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆに設けられている。金属シールド膜３は、面取り部２ｈ及び面取り部２ｉにも設けられている。金属シールド膜３は、各端子電極５～７が設けられた主面２ａと、面取り部２ｇの一部分とから離間して設けられている。各端子電極５～７が設けられた主面２ａと、面取り部２ｇの一部分とは、金属シールド膜３に覆われておらず、金属シールド膜３から露出している。金属シールド膜３は、主面２ｂ、側面２ｃ，２ｄ，２ｅ，２ｆ、及び面取り部２ｈ，２ｉの全体と、面取り部２ｇの残りの部分を隙間なく一体的に覆っている。ここで、面取り部２ｇの一部分は、面取り部２ｇのうち、主面２ａと隣り合う部分であり、面取り部２ｇの残りの部分は、面取り部２ｇのうち側面２ｃ，２ｄ，２ｅ，２ｆと隣り合う部分である。

主面２ｂにおける金属シールド膜３の厚さは、例えば、側面２ｃ，２ｄ，２ｅ，２ｆにおける金属シールド膜３の厚さよりも厚い。主面２ｂにおける金属シールド膜３の厚さは、例えば４．８μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおける金属シールド膜３の厚さは、例えば２．４μｍである。面取り部２ｇの残りの部分における金属シールド膜３の厚さは、側面２ｃ，２ｄ，２ｅ，２ｆにおける金属シールド膜３の厚さよりも薄い。面取り部２ｇの残りの部分における金属シールド膜３の厚さは、側面２ｃ，２ｄ，２ｅ，２ｆの近傍では、側面２ｃ，２ｄ，２ｅ，２ｆにおける金属シールド膜３の厚さと同等であり、側面２ｃ，２ｄ，２ｅ，２ｆから離間するにしたがって、薄くなる。

金属シールド膜３は、金属（例えば、Ｃｕ又はＡｇ）からなる金属膜である。本実施形態では、金属シールド膜３は、下地層として機能するＳＵＳ（ステンレス鋼）層と、金属シールド膜３の本体として機能するＣｕ層と、保護層として機能するＳＵＳ層とからなる層構造を有している。主面２ｂにおけるＣｕ層の厚さは、例えば４μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおけるＣｕ層の厚さは、例えば２μｍである。主面２ｂにおける下地層（ＳＵＳ層）の厚さは、例えば０．４μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおける下地層（ＳＵＳ層）の厚さは、例えば０．２μｍである。主面２ｂにおける保護層（ＳＵＳ層）の厚さは、例えば０．４μｍである。側面２ｃ，２ｄ，２ｅ，２ｆにおける保護層（ＳＵＳ層）の厚さは、例えば０．２μｍである。

各端子電極５～７は、素体２の主面２ａに設けられている。各端子電極５～７は、方向Ｄ２において、互いに離間している。主面２ａにおいて、端子電極６は、方向Ｄ２の中央部に位置し、端子電極５は、端子電極６よりも側面２ｃ側に位置し、端子電極７は、端子電極６よりも側面２ｄ側に位置している。各端子電極５～７は、主面２ａに直交する方向（方向Ｄ１）から見て、矩形状を呈している。各端子電極５～７の方向Ｄ３の長さは、互いに同等である。端子電極５の方向Ｄ２の長さは、端子電極７の方向Ｄ２の長さと同等である。端子電極６の方向Ｄ２の長さは、端子電極５及び端子電極７の方向Ｄ２の長さよりも長い。端子電極６の方向Ｄ２の長さは、端子電極５及び端子電極７の方向Ｄ２の長さの約２倍である。各端子電極５～７は、主面２ａの外縁から離間している。各端子電極５～７は、面取り部２ｇから離間している。

各端子電極５～７は、例えば、主面２ａに付与された導電性ペーストが焼成されることにより形成された焼結金属層を含んでいる。導電性ペーストは、例えば、金属成分（例えばＡｇ又はＰｄ）、ガラス成分、有機バインダ、及び有機溶媒を含んでいる。導電性ペーストは、例えば、スクリーン印刷により主面２ａに付与される。各端子電極５～７は、例えば、焼結金属層の表面に形成されためっき層を更に含んでいる。めっき層は、例えば、Ｎｉめっき層及びＡｕめっき層からなる層構造、Ｎｉめっき層及びＳｎめっき層からなる層構造、又はＣｕめっき層、Ｎｉめっき層、及びＳｎめっき層からなる層構造を有している。

マーク８は、電子部品１の実装方向を識別するために設けられている。マーク８は、主面２ｂに設けられている。マーク８は、主面２ｂの方向Ｄ２の中央部よりも側面２ｃ側に設けられている。マーク８は、例えば、素体２とは異なる材質により構成され、素体２とは異なる表面粗さを有している。金属シールド膜３は、素体２及びマーク８の表面粗さに追従して形成される。このため、金属シールド膜３のうち、素体２の表面に形成された部分と、マーク８の表面に形成された部分とでは、光の反射状態が異なっている。これにより、金属シールド膜３の外側からでもマーク８を識別することができる。マーク８の厚さは、例えば、後述するバレル研磨によって除去されない厚さに設定されている。

図３は、素体の分解斜視図である。図４は、素体内の構成を示す斜視図である。図３及び図４に示されるように、電子部品１は、複数のコイル導体２１～２８と、接続導体２９と、を有している。コイル導体２１，２２，２３，２４は、方向Ｄ１において互いに異なる位置（層）に配置されている。コイル導体２１，２２，２３，２４は、方向Ｄ１において互いに接続され、インダクタＬ１を構成している。コイル導体２５，２６，２７，２８は、方向Ｄ１において互いに異なる位置（層）に配置されている。コイル導体２５，２６，２７，２８は、方向Ｄ１において互いに接続され、インダクタＬ２を構成している。

接続導体２９は、コイル導体２４とコイル導体２８とを接続することにより、インダクタＬ１とインダクタＬ２とを接続している。方向Ｄ１から見て、接続導体２９は、方向Ｄ２の中央部に配置され、インダクタＬ１は接続導体２９よりも側面２ｃ側に配置され、インダクタＬ２は接続導体２９よりも側面２ｄ側に配置されている。

コイル導体２１，２５は、方向Ｄ１において互いに同じ位置（層）に配置されている。コイル導体２２，２６は、方向Ｄ１において互いに同じ位置（層）に配置されている。コイル導体２３，２７は、方向Ｄ１において互いに同じ位置（層）に配置されている。コイル導体２４，２８及び接続導体２９は、方向Ｄ１において互いに同じ位置（層）に配置されている。

電子部品１は、内部電極３１～４７と、接続導体４８～５０と、を有している。内部電極３５，３７，３９，４１，４３は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ１を構成している。内部電極３６，３８，４０，４２，４４，４６，４７は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ２を構成している。内部電極３１，３３，３５，４３，４５は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ３を構成している。内部電極３２，３４，３６は、絶縁体層１０を挟んで互いに対向して配置され、キャパシタＣ４を構成している。

内部電極３１，３２は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極３３，３４は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極３５，３６は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極３７，３８及び接続導体４８は、方向Ｄ１において互いに同じ位置（層）に配置されている。

内部電極３９，４０及び接続導体４９，５０は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極４１，４２は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極４３，４４は、方向Ｄ１において互いに同じ位置（層）に配置されている。内部電極４５，４６は、方向Ｄ１において互いに同じ位置（層）に配置されている。

内部電極３１，３２と、内部電極３３，３４と、内部電極３５，３６と、内部電極３７，３８と、内部電極３９，４０と、内部電極４１，４２と、内部電極４３，４４と、内部電極４５，４６と、内部電極４７とは、方向Ｄ１において互いに異なる位置（層）に配置されている。

内部電極３１，３５，３９，４３は、スルーホール導体を通じて端子電極５に接続されている。内部電極３２，３６，４０，４４，４７は、スルーホール導体を通じて端子電極７に接続されている。内部電極３７，４１は、スルーホール導体を通じて互いに接続されている。内部電極３８，４２，４６は、スルーホール導体を通じて互いに接続されている。

接続導体４８は、内部電極３７と内部電極３８とを接続することにより、キャパシタＣ１とキャパシタＣ２とを接続している。接続導体４９は側面２ｅに露出し、金属シールド膜３に接続された一端部と、スルーホール導体を通じて端子電極６とに接続された他端部と、を有している。接続導体５０は側面２ｆに露出し、金属シールド膜３に接続された一端部と、スルーホール導体を通じて端子電極６とに接続された他端部と、を有している。金属シールド膜３と端子電極６とは、接続導体４９，５０及びスルーホール導体を通じて互いに接続されている。

内部電極３３，４５とコイル導体２１の端部とは、スルーホール導体を通じて互いに接続されている。内部電極３４とコイル導体２５の端部とは、スルーホール導体を通じて互いに接続されている。

コイル導体２１～２８と、接続導体２９と、内部電極３１～４７と、接続導体４８～５０と、スルーホール導体とは、導電材（例えばＡｇ又はＰｄ）を含んでいる。コイル導体２１～２８と、接続導体２９と、内部電極３１～４７と、接続導体４８～５０と、スルーホール導体とは、導電性材料（例えばＡｇ粉末又はＰｄ粉末）を含む導電性ペーストの焼結体により構成されている。

図５は、電子部品の等価回路を示す図である。図５に示されるように、電子部品１では、端子電極５は、信号が入力される入力端子Ｔ_ＩＮを構成し、端子電極６は、グラウンド端子Ｇを構成し、端子電極７は、信号が出力される出力端子Ｔ_ＯＵＴを構成している。キャパシタＣ１及びキャパシタＣ２は、入力端子Ｔ_ＩＮと出力端子Ｔ_ＯＵＴとの間に直列に接続されている。キャパシタＣ１の一端は、入力端子Ｔ_ＩＮに接続されている。キャパシタＣ１の他端は、キャパシタＣ２の一端に接続されている。キャパシタＣ２の他端は、出力端子Ｔ_ＯＵＴに接続されている。

キャパシタＣ３、インダクタＬ１、インダクタＬ２、及びキャパシタＣ４は、直列にこの順に接続されている。キャパシタＣ３、インダクタＬ１、インダクタＬ２、及びキャパシタＣ４は、キャパシタＣ１及びキャパシタＣ２と並列に接続されている。キャパシタＣ３の一端は、入力端子Ｔ_ＩＮに接続されている。キャパシタＣ３の他端は、インダクタＬ１の一端に接続されている。インダクタＬ１の他端は、インダクタＬ２の一端に接続されている。インダクタＬ２の他端は、キャパシタＣ４の一端に接続されている。キャパシタＣ４の他端は、出力端子Ｔ_ＯＵＴに接続されている。インダクタＬ１の他端と、インダクタＬ２の一端とは、グラウンド端子Ｇに接続されている。

続いて、電子部品１の製造方法について説明する。電子部品１の製造方法は、以下の各工程を含んでいる。

まず、素体２を準備する工程が行われる。具体的には、まず、グリーンシートを作成し、脱バインダ処理を行う。次に、導電性ペーストをグリーンシート上に塗布（付与）し、端子電極５～７の焼結金属層と、コイル導体２１～２８と、接続導体２９と、内部電極３１～４７と、接続導体４８～５０と、スルーホール導体とに対応する導体パターンを形成する。一方、マーク８の構成材料を含むペーストをグリーンシート上に塗布（付与）し、マーク８に対応するパターンを形成する。続いて、グリーンシートを積層し、積層体グリーンを作製する。次に、積層体グリーンを所定の温度で加熱しながら、積層方向に所定の圧力でプレスし、積層体基板とする。続いて、積層体基板をチップ単位に切断する。これにより、複数の素体２が準備される。この工程で準備される素体２は、焼成前の状態であると共に、図６に示されるように、面取り部２ｇ，２ｈ，２ｉを有していない状態である。素体２には、焼成前及び焼成後の両方の状態のものが含まれると共に、面取り前及び面取り後の両方の状態のものが含まれる。

次に、主面２ａと側面２ｃ，２ｄ，２ｅ，２ｆとの間に面取りされた面取り部２ｇ，２ｈ，２ｉを形成する工程（面取り工程）が行われる。具体的には、素体２、研磨媒体、及び緩衝材をバレルに投入し、バレルを回転させることにより、素体２を研磨（バレル研磨）して面取りを行う。

次に、素体２を焼成する工程が行われる。この工程では、素体２が所定の条件で焼成される。

次に、焼結金属層の表面に電解めっき又は無電解めっきによりめっき層を形成する。これにより、焼結金属層とめっき層とを含む端子電極５～７が形成される。

次に、図７及び図９に示されるように、板部材６０上に設けられたシート状の被覆部材６２を準備し、素体２の面取り部２ｇ及び主面２ａを被覆部材６２により被覆する工程が行われる。なお、図９では、板部材６０の図示が省略されている。板部材６０は、例えばＳＵＳからなる金属板である。板部材６０の厚さは、例えば３ｍｍである。被覆部材６２は、シート状を呈し、複数の素体２が互いに離間して配列可能な面積を有している。被覆部材６２は、例えば、基材と、基材の両面に設けられた粘着層と、を備えて構成されている。粘着層の厚さは、例えば１００μｍである。粘着層は、粘着性を有する樹脂からなる。粘着層は、例えば、ＵＶ硬化樹脂からなり、ＵＶ照射前は粘着性を有し、素体２に接着されている。粘着層は、ＵＶ照射により硬化し、粘着性が低下する。粘着層では、ＵＶ照射により、少なくとも素体２に接着された面の粘着性が低下する。

粘着層は、例えば、熱剥離性を有する樹脂からなってもよい。この場合、粘着層は、常温では粘着性を有し、素体２に接着されている。粘着層を加熱すると、少なくとも素体２に接着された面の粘着性が低下する。粘着層は、例えば、加熱により発泡して粘着性が低下する樹脂からなる加熱発泡性粘着層であってもよい。粘着層は、例えば、微粘着樹脂からなってもよい。微粘着樹脂とは、部品を固定しておくことはできるものの、部品を容易に剥離できる程度の弱い粘着性を有する樹脂である。

被覆する工程では、まず、主面２ａを被覆部材６２と対向させた状態で、複数の素体２を被覆部材６２上に配列する。隣り合う素体２の間隔は、例えば１．２ｍｍである。続いて、複数の素体２を被覆部材６２に向けて押圧し、面取り部２ｇ及び主面２ａを被覆部材６２に埋め込むことにより被覆する。素体２に対する押圧力は、素体２を被覆部材６２に埋め込む深さに応じて適宜調整される。本実施形態では、面取り部２ｇの一部分である、主面２ａと隣り合う部分が被覆部材６２により埋め込まれると共に、面取り部２ｇの残りの部分である、側面２ｃ，２ｄ，２ｅ，２ｆと隣り合う部分が被覆部材６２から露出される程度に、押圧力が調整される。

続いて、少なくとも主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆを含み、素体２の被覆部材６２から露出した部分に金属シールド膜３を形成する工程が行われる。金属シールド膜３は、例えばスパッタリングにより形成される。例えば、板部材６０を搬送プレートに取り付け、下地層用のＳＵＳターゲット、Ｃｕターゲット、及び保護層用のＳＵＳターゲットのそれぞれと対向する位置に板部材６０を順次搬送する。これにより、主面２ａ及び面取り部２ｇの一部分が被覆部材６２により被覆された状態で、素体２が板部材６０と共に各ターゲットと対向する位置に順次搬送される。

この結果、素体２の被覆部材６２から露出した部分には、ＳＵＳ層、Ｃｕ層、及びＳＵＳ層からなる金属シールド膜３が形成される。主面２ａ及び面取り部２ｇの一部分は、被覆部材６２により被覆されているので、これらの面上には、金属シールド膜３は形成されない。主面２ｂ、側面２ｃ，２ｄ，２ｅ，２ｆ、面取り部２ｈ，２ｉ、及び面取り部２ｇの残りの部分は、被覆部材６２から露出しているので、金属シールド膜３は、これらの面上に形成される。これにより、電子部品１が形成される。

素体２は、立体形状を呈しているので、スパッタ粒子の入射角が異なることにより、形成される金属シールド膜３の厚さには分布が存在する。主面２ｂは、ターゲットと対向するように配置されているので、主面２ｂに形成される金属シールド膜３の厚さは、側面２ｃ，２ｄ，２ｅ，２ｆに形成される金属シールド膜３の厚さよりも厚くなる。なお、金属シールド膜３は、電解めっき、無電解めっき、蒸着、印刷、又は転写等により形成されてもよい。

続いて、被覆部材６２を電子部品１から除去（剥離）する工程が行われる。具体的には、被覆部材６２の粘着層をＵＶ照射により硬化させ、粘着層の粘着性を低下させる。粘着層が熱剥離性を有する樹脂からなる場合は、粘着層を加熱し、粘着層の粘着性を低下させる。

以上説明したように、電子部品１の製造方法では、端子電極５～７が形成される主面２ａと、主面２ｂと、側面２ｃ，２ｄ，２ｅ，２ｆと、を含む素体２が準備される。つまり、主面２ａと側面２ｃ，２ｄ，２ｅ，２ｆとは互いに隣り合っている。互いに隣り合う主面２ａと側面２ｃ，２ｄ，２ｅ，２ｆとの間には、面取りされた面取り部２ｇが形成される。面取り部２ｇ及び主面２ａは、被覆部材６２により被覆され、素体２の被覆部材６２から露出した部分に金属シールド膜３が形成される。このように主面２ａだけでなく、面取り部２ｇが被覆部材６２により被覆されるので、金属シールド膜３が面取り部２ｇを介して主面２ａに回り込んで形成されることが抑制される。したがって、金属シールド膜３と端子電極５～７との間における短絡を抑制することができる。また、素体２の主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆは被覆部材６２から露出しているので、主面２ｂ及び側面２ｃ，２ｄ，２ｅ，２ｆの全体に隙間なく金属シールド膜３を設けることができる。これにより、シールド性を高めることができる。

被覆する工程では、面取り部２ｇのうち主面２ａと隣り合う部分を被覆部材６２により被覆すると共に、面取り部２ｇのうち側面２ｃ，２ｄ，２ｅ，２ｆと隣り合う部分を被覆部材６２から露出させる。これにより、金属シールド膜３を形成する工程では、面取り部２ｇのうち側面２ｃ，２ｄ，２ｅ，２ｆと隣り合う部分にも金属シールド膜３が形成される。面取り部２ｇの表面は、側面２ｃ，２ｄ，２ｅ，２ｆの近傍では、側面２ｃ，２ｄ，２ｅ，２ｆと同じ方向（方向Ｄ２又は方向Ｄ３）を向き、主面２ａに近づくにつれて、主面２ａと同じ方向（方向Ｄ１）を向くようになる。このため、例えば、スパッタリングによれば、面取り部２ｇに形成される金属シールド膜３の厚さは、側面２ｃ，２ｄ，２ｅ，２ｆから離間するにつれて、徐々に薄くなる。したがって、金属シールド膜３が面取り部２ｇのうち側面２ｃ，２ｄ，２ｅ，２ｆと隣り合う部分に形成されることにより、金属シールド膜３と被覆部材６２との接触面積が小さくなる。この結果、被覆部材６２を除去する際に、金属シールド膜３が損傷されることが抑制される。

被覆する工程では、面取り部２ｇ及び主面２ａを、粘着性を有する樹脂からなる被覆部材６２に埋め込むことで被覆し、除去する工程では、樹脂の粘着性を低下させるので、被覆部材６２を容易に除去することができる。

被覆する工程では、面取り部２ｇ及び主面２ａが被覆されるように、複数の素体２をシート状の被覆部材６２上に配列する。このように、シート状の被覆部材６２により、複数の素体２の面取り部２ｇ及び主面２ａが同時に被覆されるので、生産性を向上させることができる。

本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

上記実施形態では、ハイパスフィルタを例に説明したが、電子部品１は、ダイプレクサ、トリプレクサ等の高周波ＬＣモジュールであってもよく、端子電極の数は３つに限られない。また、本発明は、コンデンサ、インダクタ、バリスタ、又はサーミスタ等の電子部品に適用されてもよい。

図８は、変形例に係る被覆する工程について説明するための一部断面図である。図８に示されるように、被覆する工程では、面取り部２ｇの全体を被覆部材６２により被覆してもよい。この場合、電子部品１において、面取り部２ｇの全体が金属シールド膜３から離間すると共に、金属シールド膜３から露出された状態となる。金属シールド膜３が面取り部２ｇを介して主面２ａに回り込んで形成されることが確実に抑制される。

上記実施形態では、電子部品１の素体２は、面取り部２ｇ，２ｈ，２ｉを有しているが、少なくとも面取り部２ｇを有していればよい。面取り工程では、少なくとも面取り部２ｇが形成されればよく、面取り部２ｈ，２ｉが形成されなくてもよい。

上記実施形態では、端子電極５～７の焼結金属層に対応するパターン及びマーク８に対応するパターンは、グリーンシートの積層前に形成されるが、グリーンシートの積層後に形成されてもよいし、面取り工程後に形成されてもよいし、素体２を焼成する工程後に形成されてもよい。端子電極５～７の焼結金属層及びマーク８は、素体２を焼成する工程後において、主面２ａ，２ｂに導電性ペースト及びマーク８の構成材料を含むペーストを付与し、焼き付けることにより形成されてもよい。

１…電子部品、２…素体、２ａ…主面（第１面），２ｂ…主面（第２面）、２ｃ，２ｄ，２ｅ，２ｆ…側面（第３面）、２ｇ，２ｈ，２ｉ…面取り部、３…金属シールド膜、５，６，７…端子電極、６２…被覆部材。

Claims (9)

1. 直方体形状を呈しており、実装面とされる第１面と、前記第１面と互いに対向している第２面と、前記第１面と前記第２面との間を連結するように延びている第３面と、を含み、複数の絶縁体層が積層されることによって構成されている素体を準備する工程と、
   前記第１面と前記第３面との間に面取りされた面取り部を形成する工程と、
   前記第１面に端子電極を形成する工程と、
   前記面取り部及び前記第１面を被覆部材により被覆する工程と、
   少なくとも前記第２面及び前記第３面を含み、前記素体の前記被覆部材から露出した部分に金属シールド膜を形成する工程と、
   前記被覆部材を除去する工程と、を含み、
   前記被覆する工程では、前記面取り部の一部分を前記被覆部材により被覆すると共に、前記面取り部の残りの部分を前記被覆部材から露出させ、
   前記金属シールド膜を形成する工程では、前記面取り部の残りの部分に前記第３面から前記第１面に近づくにつれて厚さが徐々に薄くなるように前記金属シールド膜を形成する、電子部品の製造方法。
2. 前記被覆する工程では、前記面取り部及び前記第１面を、粘着性を有する樹脂からなる前記被覆部材に埋め込むことで被覆し、
   前記被覆部材を除去する工程では、前記樹脂の粘着性を低下させる、請求項１に記載の電子部品の製造方法。
3. 前記被覆する工程では、前記面取り部及び前記第１面が被覆されるように、複数の前記素体をシート状の前記被覆部材上に配列する、請求項１又は２に記載の電子部品の製造方法。
4. 第１面と、前記第１面と対向している第２面と、前記第１面と前記第２面との間を連結するように延びている第３面と、前記第１面と前記第３面との間に位置している湾曲部と、を含み、複数の絶縁体層が積層されることによって構成されている素体と、
   前記第１面に設けられた端子電極と、
   前記第２面と、前記第３面と、前記湾曲部の少なくとも一部と、を覆っている金属膜と、備え、
   前記湾曲部は、前記第３面と隣り合い、前記第３面から前記第１面に近づくにつれて厚さが薄くなっている前記金属膜に覆われている第１部分と、前記第１面と隣り合い、前記金属膜から露出している第２部分と、を含む、電子部品。
5. 前記第１部分の面積は、前記第２部分の面積よりも狭い、請求項４に記載の電子部品。
6. 前記金属膜は、複数の層からなる、請求項４又は５に記載の電子部品。
7. 前記第２面を覆う金属膜の厚さは、前記第３面を覆う金属膜の厚さよりも厚い、請求項４～６のいずれか一項に記載の電子部品。
8. キャパシタを含む電子部品である、請求項４～７のいずれか一項に記載の電子部品。
9. 前記電子部品は、フィルタである、請求項４～８のいずれか一項に記載の電子部品。

Images