JP7215370B2

JP7215370B2 - スナバ回路

Info

Publication number: JP7215370B2
Application number: JP2019136656A
Authority: JP
Inventors: 実麻植; 義文蓑輪
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 2019-07-25
Filing date: 2019-07-25
Publication date: 2023-01-31
Anticipated expiration: 2039-07-25
Also published as: JP2021022970A

Description

本発明はスナバ回路に関するものである。

ＤＣ－ＤＣコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、スナバ回路が設けられている。

従来のスナバ回路として、例えば特許文献１に開示されているように、互いに直列接続された抵抗及びコンデンサをスイッチング素子に並列に設けたものが知られている。このスナバ回路では、サージ電圧のエネルギーはコンデンサに蓄えられた後に抵抗素子で熱として消費される。

ところが、上述したスナバ回路では、不測の短絡事故等により過度のサージ電圧が生じた場合には、コンデンサに定格電圧を超える過電圧が印加されることによりスナバ回路に異常をきたす恐れがあった。

そこで、本願発明者は、図８に示すように、スイッチング素子に対して主コンデンサを並列接続し、その主コンデンサに対して副スイッチング素子及び副コンデンサを並列接続し、その副コンデンサに対して抵抗素子を並列接続した回路構成を中間的に考えた。

かかる構成により、同図８の論理回路に示すように、スイッチング素子の両端に加わる電圧V(Te)と、所定の上限電圧V_U及び下限電圧V_Dとの比較結果に基づいて、副スイッチング素子をオン・オフすることにより、主コンデンサに溜まったサージ電圧のエネルギーを、副コンデンサを経て抵抗素子までバケツリレーの如く次々と移送して消費することができる。

しかしながら、上述した制御では、スイッチング素子の両端に加わる電圧V(Te)が、上限電圧V_Uよりも低く下限電圧V_Dよりも高い場合に、副スイッチのオン・オフが切り替わらない。そうすると、副スイッチング素子に熱負荷が集中して、その副スイッチング素子が破損する恐れが生じ得る。

特開平０１－２０２１６１号公報

そこで本発明は、上記問題を一挙に解決すべくなされたものであり、サージ電圧に対する耐久性に優れ、なおかつ、熱負荷の集中を抑制することのできるスナバ回路を提供することを主たる課題とするものである。

すなわち本発明に係るスナバ回路は、電源と負荷とを接続する主回路の主スイッチング素子に並列接続された主コンデンサと、前記主コンデンサに並列接続されたサージエネルギー消費回路と、前記サージエネルギー消費回路の動作を制御する制御回路と、を具備するものである。
そして、このスナバ回路は、前記サージエネルギー消費回路が、前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、前記副コンデンサに並列接続された抵抗素子とを備え、前記制御回路が、前記主スイッチング素子がオフになった後、その後の時間、又は、前記副スイッチング素子の熱負荷に関連する物理量に基づいて、前記副スイッチング素子のオン・オフを切り替えることを特徴とするものである。

このようなスナバ回路であれば、副スイッチング素子をオン・オフすることにより、第１状態において主コンデンサに溜まったサージ電圧のエネルギーを、副コンデンサに分配し、次いで第２状態において副コンデンサに溜まったサージ電圧のエネルギーを抵抗素子で消費することができる。このように副スイッチング素子のオン・オフを交互に切り替えることで、主コンデンサに溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子まで移送して消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサに定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路の耐久性を高めることができる。
そのうえ、制御回路が、主スイッチング素子がオフになった後、その後の時間、又は、副スイッチング素子の熱負荷に関連する物理量に基づいて、副スイッチング素子のオン・オフを切り替えるので、主スイッチング素子に加わる電圧に関わらず、副スイッチング素子のオン・オフを切り替えることができ、副スイッチング素子への熱負荷の集中を抑制することができる。

上述した副スイッチング素子の熱負荷に関連する物理量としては、例えばこの副スイッチング素子の印加さえる電流や電圧、或いは、副スイッチング素子の温度などを挙げることができるが、これらの物理量に基づいてオン・オフを制御する場合、その物理量をセンシングするためのセンサを設ける必要がある。
そこで、前記制御回路が、前記副スイッチング素子をオン又はオフの一方に切り替えた後の積算時間が所定時間を超えた場合に、前記副スイッチング素子をオン又はオフの他方に切り替えることが好ましい。
これならば、物理量をセンシングするためのセンサを別途設ける必要がなく、物理量に基づいてオン・オフ制御する場合に比べて、回路構成を簡素にすることができる。

前記副スイッチング素子が半導体スイッチであることが好ましい。
このようなものであれば、機械式スイッチである場合に比べて、副スイッチング素子のスイッチング速度を高速にできるので、オン・オフを高速で切り替えることができ、主コンデンサに溜まったサージ電圧のエネルギーを速やかに消費することができる。これにより、主コンデンサが過電圧になることをより確実に防ぐことができる。

前記主コンデンサに並列接続された前記サージエネルギー消費回路を複数備えており、前記主スイッチング素子がオフになった後、前記複数のサージエネルギー消費回路のそれぞれの前記副スイッチング素子がインターリーブ動作するように構成されていることが好ましい。
このようなものであれば、サージエネルギー消費回路を一つだけ備えるものに比べて、各サージエネルギー消費回路における副スイッチング素子のスイッチング周波数を低減することができる。また、サージエネルギー消費回路を一つだけ備えるものに比べて、インターリーブ化によって、主スイッチへの印加電圧のピークが小さくなるので、主コンデンサと副コンデンサの電圧の差異に比例する各サージエネルギー消費回路における副スイッチング素子を流れる電流を小さくできる。

このように構成した本発明によれば、サージ電圧に対する耐久性に優れ、なおかつ、熱負荷の集中を抑制することのできるスナバ回路を提供することができる。

本実施形態のスナバ回路の構成を示す模式図である。同実施形態の制御回路の構成を示す論理回路図である。同実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。同実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。同実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。他の実施形態のスナバ回路の構成を示す模式図である。他の実施形態の制御回路の構成を示す論理回路図である。本願発明に到る中間段階におけるスナバ回路の構成及び動作を説明する図である。

以下に本発明に係るスナバ回路の一実施形態について、図面を参照して説明する。

本実施形態のスナバ回路１００は、図１に示すように、電力変換回路等の主回路２００に設けられた主スイッチング素子Ｓに並列接続されて、主スイッチング素子Ｓをターンオフした時等に生じるサージ電圧から主スイッチング素子Ｓや周辺の回路素子を保護するためのものである。
なお主回路２００には、コイルＬや図示しない抵抗素子が直列接続されており、主スイッチング素子Ｓのターンオフ前には、主回路２００のコイルＬや抵抗素子にはそれぞれ電流が流れている。

具体的にこのスナバ回路１００は、主スイッチング素子Ｓに並列接続された主コンデンサ１と、主コンデンサ１に並列接続されたサージエネルギー消費回路２とを備えている。

サージエネルギー消費回路２は、主コンデンサ１に並列接続されて互いに直列接続された副スイッチング素子２１及び副コンデンサ２２と、副コンデンサ２２に並列接続されてサージ電圧のエネルギーを消費するための抵抗素子２３とを備えている。なお、この実施形態では、副スイッチング素子２１及び副コンデンサ２２に直列接続された限流抵抗素子２４をさらに備えている。

主コンデンサ１及び副コンデンサ２２は、サージ電圧のエネルギーを吸収するためのものであり、具体的には例えばセラミックコンデンサ等である。

副スイッチング素子２１は、副コンデンサ２２に流れる電流のオン・オフを切り替えるものであり、例えばＭＯＳＦＥＴ等の半導体スイッチである。なお、機械式スイッチを用いても構わない。

スナバ回路１００は、サージエネルギー消費回路２の動作を制御する制御回路３をさらに具備している。

この制御回路３は、物理的にはＣＰＵやメモリや図２に示す論理回路等から構成されており、前記メモリに記憶された制御プログラムに従ってＣＰＵ等が協働することにより、サージエネルギー消費回路２を、副スイッチング素子２１がオンである第１状態と、副スイッチング素子２１がオフである第２状態とに交互に切り替えるものである。

ここでの論理回路は、例えばコンパレータやフリップフロップなどから構築されており、主スイッチング素子Ｓのターンオフ時や短絡事故時によりサージ電圧が生じた場合に、そのサージ電圧を吸収できるように、副スイッチング素子２１にオン・オフ信号を出力するように構成されている。

以下では、制御回路３によるサージ電圧吸収動作について、図２～図５を参照して説明する。なお、以下では、短絡事故が生じる直前に、副スイッチング素子２１がオフ、すなわちサージエネルギー消費回路２が第２状態になっている場合について説明するが、短絡事故が生じる直前に、副スイッチング素子２１がオン、すなわちサージエネルギー消費回路２が第１状態になっていても構わない。

短絡事故の発生等により主回路２００にサージ電圧が生じて、主回路２００を流れる電流の電流値が整定値を超えた場合、図示しない過電流保護回路が主スイッチング素子Ｓをターンオフする。すると、図３に示すように、サージ電圧のエネルギーが主コンデンサ１に溜まり、主コンデンサ１に印加される電圧値、すなわち保護対象たる主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が上昇する。

そして、本実施形態の制御回路３は、サージ電圧を吸収するべく、図２の論理回路に示すように、主スイッチング素子Ｓがオフになった後、その後の時間に基づいて、副スイッチング素子２１のオン・オフを切り替えるように構成されている。

具体的にこの制御回路３は、図２に示すように、積分器∫をリミッタとして使用したものであり、積分器∫により得られた積算時間と、デューティ指令Ｂとして入力された所定のオン時間やオフ時間とを比較することで、副スイッチング素子２１のオン・オフを切り替える。なお、オン時間及びオフ時間は、互いに同じ長さの時間であっても良いし、異なる長さの時間であっても良い。

より詳細に説明すると、主スイッチング素子Ｓをターンオフした後、主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が上昇し続けて上限値Ｖ_Ｕを超えると、制御回路３は副スイッチング素子２１をオンにして、サージエネルギー消費回路２を第２状態から第１状態に切り替える。すると、図４に示すように、主コンデンサ１に溜まった電荷が副コンデンサ２２に流れ込み、主コンデンサ１の電圧値と副コンデンサ２２の電圧値は等しくなる。

次いで、副スイッチング素子２１をオンに切り替えた後、積分器∫により得られた積算時間が所定のオン時間を超えると、制御回路３は、副スイッチング素子２１をオフにして、サージエネルギー消費回路２を第１状態から第２状態に切り替える。すると、図５に示すように、副コンデンサ２２が溜まった電荷が放電されて抵抗素子２３に電流が流れる。これにより副コンデンサ２２に溜まったサージ電圧のエネルギーは、抵抗素子２３において消費される。

その後、副スイッチング素子２１をオフに切り替えた後、積分器∫により得られた積算時間が所定のオフ時間を超えると、制御回路３は、再び副スイッチング素子２１をオンにして、サージエネルギー消費回路２を第２状態から第１状態に再び切り替える。

このように、制御回路３は、主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が下限値Ｖ_Ｄを下回るまで、サージエネルギー消費回路２を第１状態又は第２状態に交互に切り替え、主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が下限値Ｖ_Ｄを下回ると、制御回路３によるサージ電圧吸収動作は終了する。

＜本実施形態の効果＞
このように構成した本実施形態のスナバ回路１００によれば、副スイッチング素子２１をオン・オフすることにより、第１状態において主コンデンサ１に溜まったサージ電圧のエネルギーを、副コンデンサ２２に分配し、次いで第２状態において副コンデンサ２２に溜まったサージ電圧のエネルギーを抵抗素子２３で消費することができる。このように副スイッチング素子２１のオン・オフを交互に切り替えることで、主コンデンサ１に溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子２３まで移送して消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサ１に定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路１００の耐久性を高めることができる。
そのうえ、制御回路３が、主スイッチング素子Ｓがオフになった後、副スイッチング素子２１のオン・オフの積算時間と、所定のオン時間やオフ時間とを比較して、副スイッチング素子２１のオン・オフを切り替えるので、主スイッチング素子Ｓに加わる電圧Ｖ（Ｔｅ）に関わらず、副スイッチング素子２１のオン・オフを切り替えることができ、副スイッチング素子２１への熱負荷の集中を抑制することができる。

また、副スイッチング素子２１が半導体スイッチであるので、機械スイッチを用いた場合に比べてスイッチング速度を高速にすることができ、第１状態と第２状態とを高速で切り替えることができる。これにより、主コンデンサ１に溜まったサージ電圧のエネルギーを速やかに消費することができる。

さらに、制御回路３が、積分器∫をリミッタとして利用した構成であるので、副スイッチング素子２１のオン・オフを切り替えるための回路構成を簡素にすることができる。

なお、本発明は前記実施形態に限られるものではない。

例えば、スナバ回路１００は、図６に示すように、主コンデンサ１に並列接続された複数（ここでは２つ）のサージエネルギー消費回路２を備えていてもよい。

この実施形態では、２つのサージエネルギー消費回路２（以下、第１サージエネルギー消費回路２ａ、及び、第２サージエネルギー消費回路２ｂともいう）がそれぞれ、前記実施形態のサージエネルギー消費回路２と同じ構成であり、制御回路３は、図７に示すよう論理回路に基づいて、第１及び第２サージエネルギー消費回路２ａ、２ｂそれぞれに設けられた副スイッチング素子２１のオン・オフを制御する。

この論理回路も前記実施形態と同様に、積分器∫をリミッタとして使用したものであり、それぞれの副スイッチング素子２１のオン時間及びオフ時間を積算して、これらの積算時間に基づいてそれぞれの副スイッチング素子２１のオン・オフを制御するように構成されている。

具体的にこのスナバ回路１００は、主コンデンサ１の電圧値が所定の値を超えた場合に、第１サージエネルギー消費回路２ａ及び第２サージエネルギー消費回路２ｂのそれぞれの副スイッチング素子２１がインターリーブ動作するように構成されている。すなわち、第１サージエネルギー消費回路２ａにおいて第２状態が第１状態に切り替わる周期と、第２サージエネルギー消費回路２ｂにおいて第２状態が第１状態に切り替わる周期とが、３６０／ｎ°（すなわち、ここでは１８０°）ずつシフトするように構成されている。

なお、サージエネルギー消費回路２を複数備える場合、放電のための抵抗素子２３を、複数のサージエネルギー消費回路２で共用するように構成してもよい。このようなものであれば、スナバ回路１００の部品点数を低減することができ、それに伴い実装面積を低減することができる。

さらに、制御回路３としては、副スイッチング素子２１のオン時間やオフ時間を用いることなく、例えば副スイッチング素子２１の熱負荷に関連する物理量に基づいて、副スイッチング素子２１のオン・オフを切り替えても良い。具体的には、熱負荷が多い場合に副スイッチング素子２１をオフに切り替えて、熱負荷が少ない場合に副スイッチング素子２１をオンに切り替えることが好ましい。

より具体的な一態様としては、副スイッチング素子２１に印加される電圧や電流を検出するとともに、その電圧や電流を積算した積算電圧や積算電流に基づいてオン・オフを切り替える態様を挙げることができる。この場合、積算電圧や積算電流に対して予め閾値を設けておくことで、副スイッチング素子２１をオン又はオフの一方に切り替えた後の積算電圧や積算電流が閾値を超えた場合に、副スイッチング素子２１をオン又はオフの他方に切り替えることができる。

また、別の態様としては、直接又は間接的に検出した副スイッチング素子２１の温度に基づいて、副スイッチング素子２１のオン・オフを切り替える態様を挙げることができる。この場合、副スイッチング素子２１の検出温度が所定の上限値を超えた場合に、オンからオフに切り替えて、検出温度が所定の下限値を超えた場合に、オフからオンに切り替えることができる。

上述したような熱負荷に関連する物理量に基づいて副スイッチング素子２１のオン・オフを切り替える構成であっても、主スイッチング素子Ｓに加わる電圧Ｖ（Ｔｅ）に関わらず、副スイッチング素子２１のオン・オフを切り替えることができ、副スイッチング素子２１への熱負荷の集中を抑制することができる。

前記実施形態に係るスナバ回路１００及びこれを適用した主スイッチング素子Ｓの組み合わせは、複数組が互いに直列接続されてもよく、複数組が互いに並列接続されてもよく、それらが組み合わされていてもよい。

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

１００・・・スナバ回路
Ｓ・・・主スイッチング素子
１・・・主コンデンサ
２・・・サージエネルギー消費回路
２１・・・副スイッチング素子
２２・・・副コンデンサ
２３・・・抵抗素子
３・・・制御回路

Claims

電源と負荷とを接続する主回路の主スイッチング素子に並列接続された主コンデンサと、前記主コンデンサに並列接続されたサージエネルギー消費回路と、前記サージエネルギー消費回路の動作を制御する制御回路と、を具備するスナバ回路であり、
前記サージエネルギー消費回路が、
前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、
前記副コンデンサに並列接続された抵抗素子とを備え、
前記制御回路が、
前記主スイッチング素子がオフになった後、その後の時間、又は、前記副スイッチング素子の熱負荷に関連する物理量に基づいて、前記副スイッチング素子のオン・オフを切り替える、スナバ回路。
前記制御回路が、前記副スイッチング素子をオン又はオフの一方に切り替えた後の積算時間が所定時間を超えた場合に、前記副スイッチング素子をオン又はオフの他方に切り替える、請求項１記載のスナバ回路。
前記副スイッチング素子が半導体スイッチである、請求項１又は２に記載のスナバ回路。
前記主コンデンサに並列接続された前記サージエネルギー消費回路を複数備えており、
前記主スイッチング素子がオフになった後、前記複数のサージエネルギー消費回路のそれぞれの前記副スイッチング素子がインターリーブ動作するように構成された、請求項１乃至３のうち何れか一項に記載のスナバ回路。