JP7207688B2

JP7207688B2 - printed circuit board

Info

Publication number: JP7207688B2
Application number: JP2018113223A
Authority: JP
Inventors: ミン、タエ－ホン; キム、ジュ－ホ
Original assignee: サムソンエレクトロ－メカニックスカンパニーリミテッド．
Priority date: 2017-10-20
Filing date: 2018-06-14
Publication date: 2023-01-18
Anticipated expiration: 2038-06-14
Also published as: KR102680002B1; JP2019080037A; KR20190044438A; KR20220150855A; JP2023036832A; JP7480458B2; KR102460870B1; TWI750385B; TW201918129A

Description

本発明は、プリント回路基板（ｐｒｉｎｔｅｄｃｉｒｃｕｉｔｂｏａｒｄ）に関する。 The present invention relates to printed circuit boards.

韓国及び日本を含む各国は、世界的に５Ｇの商用化のための技術開発に全力を注いでいる。５Ｇ時代の１０ＧＨｚ以上周波数帯域での安定的な信号伝送のためには、従来の材料及び構造では対応し難いことがある。このため、受信された高周波信号を損失なくメインボードまで伝送するための新たな材料及び構造開発が求められる。 Countries, including South Korea and Japan, are making every effort to develop technology for 5G commercialization worldwide. For stable signal transmission in the frequency band of 10 GHz or higher in the 5G era, it may be difficult with conventional materials and structures. Therefore, it is required to develop a new material and structure for transmitting the received high frequency signal to the main board without loss.

韓国公開特許第１０－２０１１－０００２１１２号公報Korean Patent Publication No. 10-2011-0002112

本発明は、信号損失を低減したプリント回路基板を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed circuit board with reduced signal loss.

本発明の一側面によれば、複数の第１絶縁層で形成され、上側に開放されたキャビティを備えた第１基板と、複数の第２絶縁層で形成され、上記キャビティ内に位置する第２基板と、を含み、上記第２絶縁層の誘電正接は、上記第１絶縁層の誘電正接よりも小さいプリント回路基板が提供される。 According to one aspect of the present invention, a first substrate formed of a plurality of first insulating layers and having a cavity opened upward; and a first substrate formed of a plurality of second insulating layers and positioned in the cavity. 2 substrates, wherein the dielectric loss tangent of the second insulating layer is less than the dielectric loss tangent of the first insulating layer.

本発明の実施例に係るプリント回路基板が適用された端末機を示す図である。1 illustrates a terminal to which a printed circuit board according to an embodiment of the present invention is applied; FIG. 本発明の実施例に係るプリント回路基板が適用された端末機を示す図である。1 illustrates a terminal to which a printed circuit board according to an embodiment of the present invention is applied; FIG. 本発明の一実施例に係るプリント回路基板を示す図である。1 illustrates a printed circuit board according to one embodiment of the present invention; FIG. 本発明の他の実施例に係るプリント回路基板を示す図である。FIG. 4 illustrates a printed circuit board according to another embodiment of the invention; 本発明の一実施例に係るプリント回路基板の製造方法を示す図である。It is a figure which shows the manufacturing method of the printed circuit board based on one Example of this invention. 図４の一部を示す図である。Figure 5 shows a portion of Figure 4; 本発明の他の実施例に係るプリント回路基板の製造方法を説明するための図である。FIG. 5 is a diagram for explaining a method of manufacturing a printed circuit board according to another embodiment of the present invention; 本発明の他の実施例に係るプリント回路基板の製造方法を説明するための図である。FIG. 5 is a diagram for explaining a method of manufacturing a printed circuit board according to another embodiment of the present invention; 本発明の他の実施例に係るプリント回路基板の製造方法を説明するための図である。FIG. 5 is a diagram for explaining a method of manufacturing a printed circuit board according to another embodiment of the present invention;

本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。 Exemplary embodiments of printed circuit boards in accordance with the present invention will now be described in detail with reference to the accompanying drawings, wherein like or corresponding components are identified by like reference numerals, Duplicate explanation is omitted.

また、以下で使用する「第１」、「第２」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第１、第２等の用語により限定されることはない。 In addition, terms such as "first" and "second" used below are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are the first, second, etc. is not limited by the term

また、「結合」とは、各構成要素間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に、構成要素がそれぞれ接触している場合まで包括する概念として使用する。 In addition, in the contact relationship between each component, the term “coupled” does not mean only the case where each component is in direct physical contact. It is used as a concept that includes the case where each component is in contact with another configuration.

図１ａ及び図１ｂは、本発明の実施例に係るプリント回路基板が適用された端末機１を示す図である。 1a and 1b are diagrams illustrating a terminal 1 to which a printed circuit board according to an embodiment of the present invention is applied.

図１ａ及び図１ｂを参照すると、電子機器の端末機１にプリント回路基板１０が内蔵される。ここで、上記プリント回路基板１０は、メインボードであることができる。プリント回路基板１０は、第１基板１００及び第２基板２００で構成されており、第２基板２００の誘電損失は、第１基板１００の誘電損失よりも小さい。特に、第２基板２００を形成する第２絶縁層２１０の誘電正接は、第１基板１００を形成する第１絶縁層１１０の誘電正接よりも小さい。 Referring to FIGS. 1a and 1b, a printed circuit board 10 is installed in a terminal 1 of an electronic device. Here, the printed circuit board 10 may be a main board. The printed circuit board 10 is composed of a first substrate 100 and a second substrate 200 , and the dielectric loss of the second substrate 200 is smaller than that of the first substrate 100 . In particular, the dielectric loss tangent of the second insulating layer 210 forming the second substrate 200 is smaller than the dielectric loss tangent of the first insulating layer 110 forming the first substrate 100 .

第１基板１００は、メインボードであるプリント回路基板１０の大部分を占め、第２基板２００は、プリント回路基板１０の所定の領域に限って形成される。特にプリント回路基板１０には、第１素子３００、第２素子４００及び第３素子４１０等を実装することができ、第１素子３００は、ＲＦ処理部であり、第２素子４００は、ＩＦ処理部であることができる。第２基板２００は、第１素子３００と第２素子４００とを接続する連結回路５００の周辺部に形成されることができる。 The first board 100 occupies most of the printed circuit board 10 , which is the main board, and the second board 200 is formed only in a predetermined area of the printed circuit board 10 . In particular, a first element 300, a second element 400, and a third element 410 can be mounted on the printed circuit board 10. The first element 300 is an RF processing unit, and the second element 400 is an IF processing unit. can be part of The second substrate 200 may be formed around the connection circuit 500 connecting the first device 300 and the second device 400 .

図１ａは、第１素子３００及び第２素子４００がプリント回路基板１０に実装されている状態を示し、図１ｂは、第１素子３００及び第２素子４００がプリント回路基板１０に実装される前の状態であって、第１素子３００の実装領域３００'及び第２素子４００の実装領域４００'が示されている。 1a shows the first element 300 and the second element 400 mounted on the printed circuit board 10, and FIG. 1b shows the state before the first element 300 and the second element 400 are mounted on the printed circuit board 10. FIG. , a mounting area 300' for the first element 300 and a mounting area 400' for the second element 400 are shown.

図１ｂを参照すると、第２基板２００は、第１素子３００と第２素子４００とを接続する連結回路５００の周辺部に形成される。第１素子３００と第２素子４００とを接続する連結回路５００には、１０ＧＨｚ以上の高周波信号が流れることがある。このため、高周波信号が流れる連結回路５００の周辺部に誘電正接の小さい絶縁層を配置することにより信号損失を低減することができ、さらに誘電正接の小さい絶縁層の使用を最小化することによりコスト低減の効果を得ることができる。 Referring to FIG. 1B, the second substrate 200 is formed around the connection circuit 500 connecting the first device 300 and the second device 400 . A high-frequency signal of 10 GHz or higher may flow through the connection circuit 500 that connects the first element 300 and the second element 400 . Therefore, signal loss can be reduced by arranging an insulating layer with a small dielectric loss tangent in the periphery of the connection circuit 500 through which high-frequency signals flow. A reduction effect can be obtained.

一方、図１ａ及び図１ｂでは、便宜上連結回路５００が外部に露出するように示されているが、連結回路５００は、第２基板２００の内部に埋め込まれ、外部に露出されないようにできる。 Meanwhile, although FIGS. 1a and 1b show the connection circuit 500 exposed to the outside for convenience, the connection circuit 500 may be embedded in the second substrate 200 so as not to be exposed to the outside.

以下に、図１ａから図３を参照しながら、本発明の実施例に係るプリント回路基板について具体的に説明する。 Hereinafter, a printed circuit board according to an embodiment of the present invention will be described in detail with reference to FIGS. 1a to 3. FIG.

図２は、本発明の一実施例に係るプリント回路基板を示す図である。 FIG. 2 is a diagram showing a printed circuit board according to one embodiment of the present invention.

図２を参照すると、本発明の一実施例に係るプリント回路基板は、第１基板１００と、第２基板２００とを含む。ここで、第２基板２００の誘電損失（ＤｉｅｌｅｃｔｒｉｃＬｏｓｓ）は、第１基板１００の誘電損失よりも小さい。誘電損失は、誘電体に交流性電界が形成されたときに発生する損失電力を意味する。 Referring to FIG. 2, a printed circuit board according to one embodiment of the present invention includes a first substrate 100 and a second substrate 200. As shown in FIG. Here, the dielectric loss of the second substrate 200 is smaller than the dielectric loss of the first substrate 100 . Dielectric loss means power loss generated when an alternating electric field is formed in a dielectric.

第１基板１００は、複数の第１絶縁層１１０で形成され、上側に開放されたキャビティＣを備える。すなわち、キャビティＣは、複数の第１絶縁層１１０のうちの最上部に位置する２つ以上の層を貫通する。 The first substrate 100 is formed of a plurality of first insulating layers 110 and has a cavity C opened upward. That is, the cavity C penetrates two or more layers positioned at the top of the plurality of first insulating layers 110 .

第２基板２００は、第１基板１００のキャビティＣに挿入される。第２基板２００は、複数の第２絶縁層２１０で形成される。 A second substrate 200 is inserted into the cavity C of the first substrate 100 . The second substrate 200 is formed with a plurality of second insulating layers 210 .

第１絶縁層１１０及び第２絶縁層２１０は、熱硬化性樹脂、熱可塑性樹脂などの様々な樹脂により形成されるが、具体的には、エポキシ樹脂またはポリイミドなどを用いることができる。ここで、エポキシ樹脂には、例えば、ナフタレン系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂等が挙げられるが、これらに限定されない。 The first insulating layer 110 and the second insulating layer 210 are made of various resins such as thermosetting resins and thermoplastic resins. Specifically, epoxy resin, polyimide, or the like can be used. Examples of epoxy resins include naphthalene-based epoxy resins, bisphenol A-type epoxy resins, bisphenol F-type epoxy resins, novolak-based epoxy resins, cresol novolac-based epoxy resins, rubber-modified epoxy resins, and cycloaliphatic epoxy resins. Resins, silicone-based epoxy resins, nitrogen-based epoxy resins, phosphorus-based epoxy resins, and the like can be used, but are not limited to these.

第１絶縁層１１０及び第２絶縁層２１０は、上記樹脂にガラス繊維（ｇｌａｓｓｃｌｏｔｈ）等の繊維補強材が含有されるか、無機フィラー（ｆｉｌｌｅｒ）が充填されたものであることができる。前者の例として、プリプレグ（Ｐｒｅｐｒｅｇ；ＰＰＧ）が挙げられ、後者の例としては、ＡＢＦ（ＡｊｉｎｏｍｏｔｏＢｕｉｌｄ－ｕｐＦｉｌｍ）等のビルドアップフィルム（ｂｕｉｌｄｕｐｆｉｌｍ）が挙げられる。 The first insulation layer 110 and the second insulation layer 210 may be made of the resin containing a fiber reinforcing material such as glass cloth or filled with an inorganic filler. Examples of the former include prepreg (PPG), and examples of the latter include build-up films such as ABF (Ajinomoto Build-up Film).

第２絶縁層２１０の誘電正接（Ｄｉｅｌｅｃｔｒｉｃｄｉｓｓｉｐａｔｉｏｎｆａｃｔｏｒ、Ｄｆ）は、第１絶縁層１１０の誘電正接より小さい。誘電正接は、誘電損失の度合いを表し、誘電正接と誘電損失とは比例する。 A dielectric dissipation factor (Df) of the second insulating layer 210 is smaller than that of the first insulating layer 110 . The dielectric loss tangent represents the degree of dielectric loss, and the dielectric loss tangent is proportional to the dielectric loss.

第２絶縁層２１０の樹脂は、第１絶縁層１１０の樹脂と主材料が同じであってもよい。例えば、第１絶縁層１１０及び第２絶縁層２１０としては、ＰＰＧ、ＡＢＦ、ＰＩを用いることができる。ただし、第２絶縁層２１０の誘電正接は、約０．００３であればよく、これはＰＰＧ、ＡＢＦ、ＰＩに含有されるもの（充填材等）の種類、含量を調整することにより実現できる。 The resin of the second insulating layer 210 may have the same main material as the resin of the first insulating layer 110 . For example, PPG, ABF, and PI can be used as the first insulating layer 110 and the second insulating layer 210 . However, the dielectric loss tangent of the second insulating layer 210 should be approximately 0.003, which can be realized by adjusting the types and contents of the materials (fillers, etc.) contained in PPG, ABF, and PI.

第２絶縁層２１０は、第１絶縁層１１０とは全く異なる材料で形成してもよく、特に、第２絶縁層２１０は、誘電正接が０．００２～０．０００１の値を有するＬＣＰ（ＬｉｑｕｉｄＣｒｙｓｔａｌＰｏｌｙｍｅｒ）、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ＰＰＥ（ＰｏｌｙｐｈｅｎｙｌｅｎｅＥｔｈｅｒ）、ＣＯＰ（ＣｙｃｌｏＯｌｅｆｉｎＰｏｌｙｍｅｒ）、ＰＦＡ（Ｐｅｒｆｌｕｏｒｏａｌｋｏｘｙ）のうちの少なくとも１種により形成することができる。 The second insulating layer 210 may be formed of a material completely different from that of the first insulating layer 110. In particular, the second insulating layer 210 is an LCP (Liquid Crystal Polymer), PTFE (Polytetrafluoroethylene), PPE (Polyphenylene Ether), COP (Cyclo Olefin Polymer), and PFA (Perfluoroalkoxy).

一方、第２絶縁層２１０の誘電率（Ｐｅｒｍｉｔｔｉｖｉｔｙ）、誘電定数（ＤｉｅｌｅｃｔｒｉｃＣｏｎｓｔａｎｔ、Ｄｋ）は、第１絶縁層１１０の誘電率、誘電定数よりも小さい。 On the other hand, the permittivity and dielectric constant (Dk) of the second insulating layer 210 are smaller than those of the first insulating layer 110 .

第１基板１００を構成する第１絶縁層１１０は、複数形成されるが、第１基板１００に挿入される第２基板２００の層数を考慮して、第１絶縁層１１０は少なくとも３層以上形成されることができる。例えば、プリント回路基板がスマートフォンに内蔵されるメインボードである場合は、第１基板１００は、１１個の第１絶縁層１１０で構成されて、回路層を基準にすると１２層となることができる。 A plurality of first insulating layers 110 constituting the first substrate 100 are formed, but considering the number of layers of the second substrate 200 inserted into the first substrate 100, the number of the first insulating layers 110 is at least three or more. can be formed. For example, if the printed circuit board is a main board built into a smart phone, the first board 100 may be composed of 11 first insulating layers 110, and 12 layers based on the circuit layer. .

第２基板２００は、第１基板１００のキャビティＣ内に挿入される基板である。第２基板２００を構成する第２絶縁層２１０も複数形成される。上述したように、第２基板２００の位置、すなわち、第１基板１００のキャビティＣの位置は、連結回路５００の位置により決められる。すなわち、第２基板２００は、連結回路５００の周辺部に形成される。また、連結回路５００の位置は、第１素子３００と第２素子４００、そして連結ビア５１０の位置により決められる。これについての具体的な説明は、後述する。 The second substrate 200 is a substrate inserted into the cavity C of the first substrate 100 . A plurality of second insulating layers 210 constituting the second substrate 200 are also formed. As described above, the position of the second substrate 200 , that is, the position of the cavity C of the first substrate 100 is determined by the position of the connection circuit 500 . That is, the second substrate 200 is formed around the connection circuit 500 . Also, the position of the connection circuit 500 is determined by the positions of the first element 300 , the second element 400 and the connection via 510 . A detailed description of this will be given later.

第２基板２００の厚さは、第１基板１００の厚さよりも薄くてもよい。第２基板２００の厚さは、第１基板１００のキャビティＣの厚さと略同一であってもよい。また、キャビティＣが貫通する第１絶縁層１１０の数と、第２基板２００を構成する第２絶縁層２１０の数とは、同一である。すなわち、キャビティＣがＮ個の第１絶縁層１１０を貫通し、第２基板２００がＮ個の第２絶縁層２１０で構成されることができる。ここで、第１絶縁層１１０及び第２絶縁層２１０のそれぞれの厚さは、実質的に同一であることができる。これにより、第１基板１００の上面と第２基板２００の上面とは、実質的に同一平面上に位置することができる。 The thickness of the second substrate 200 may be thinner than the thickness of the first substrate 100 . The thickness of the second substrate 200 may be substantially the same as the thickness of the cavity C of the first substrate 100 . Also, the number of the first insulating layers 110 through which the cavity C penetrates is the same as the number of the second insulating layers 210 forming the second substrate 200 . That is, the cavity C may pass through the N first insulating layers 110 and the second substrate 200 may be composed of the N second insulating layers 210 . Here, each thickness of the first insulation layer 110 and the second insulation layer 210 may be substantially the same. Accordingly, the top surface of the first substrate 100 and the top surface of the second substrate 200 may be substantially coplanar.

プリント回路基板には、第１素子３００、第２素子４００、第３素子４１０等が実装される。 A first element 300, a second element 400, a third element 410, etc. are mounted on the printed circuit board.

第１素子３００は、アンテナを備え、ＲＦ等の高周波信号を処理できる。例えば、第１素子３００は、ＲＦ処理部であり得る。ＲＦ処理部は、アンテナで受信された信号をノイズの除去、大きさの増幅、周波数の下向き変換（ｄｏｗｎｃｏｎｖｅｒｔｉｎｇ）して第２素子４００に送信する。反対に、第２素子４００から受信された信号を増幅してアンテナに送信することができる。ＲＦ処理部は、ａｎｔｅｎｎａ、ａｍｐ、ｍｉｘｅｒ、ｆｉｌｔｅｒ等で構成可能である。この第１素子３００は、複数であってもよい。図１ａ及び図１ｂの端末機１では、第１素子が２つ（３００、３００ａ）で構成される。 The first element 300 has an antenna and can process high frequency signals such as RF. For example, the first element 300 can be an RF processor. The RF processor removes noise, amplifies the magnitude, and down converts the frequency of the signal received by the antenna, and transmits the signal to the second element 400 . Conversely, the signal received from the second element 400 can be amplified and transmitted to the antenna. The RF processing unit can be composed of antennas, amplifiers, mixers, filters, and the like. A plurality of first elements 300 may be provided. In the terminal 1 of FIGS. 1a and 1b, the first element is composed of two (300, 300a).

第２素子４００は、第１素子３００に接続され、中間周波数（ｉｎｔｅｒｍｅｄｉａｔｅｆｒｅｑｕｅｎｃｙ）を処理する。第２素子４００は、ＩＦ処理部であり得る。第２素子４００は、第１素子３００と信号をやり取りすることができ、第１素子３００と第２素子４００とがやり取りする信号は、１０ＧＨｚ以上の周波数を有することができ、例えば、約１１．２ＧＨｚの高周波であり得る。一方、第２素子４００が第１素子３００から受信する信号はアナログである反面、第２素子４００で処理されて第３素子４１０に送信する信号はデジタル信号である。 A second element 400 is connected to the first element 300 and processes intermediate frequencies. The second element 400 can be an IF processor. The second element 400 can exchange signals with the first element 300, and the signals exchanged between the first element 300 and the second element 400 can have a frequency of 10 GHz or higher, eg, about 11.0 GHz. It can be a high frequency of 2 GHz. On the other hand, the signal received by the second element 400 from the first element 300 is analog, while the signal processed by the second element 400 and transmitted to the third element 410 is a digital signal.

第１素子３００が複数形成されても、第２素子４００は１つ形成されることができる。図１ａ及び図１ｂの端末機１において、第１素子３００は２つで構成されているが、第２素子４００は１つで構成されている。しかし、本発明が第２素子４００の複数形成されることを排除することではない。 Even if a plurality of first elements 300 are formed, one second element 400 may be formed. In the terminal 1 of FIGS. 1a and 1b, the first element 300 is composed of two, but the second element 400 is composed of one. However, the present invention does not exclude the formation of multiple second elements 400 .

第３素子４１０は、第２素子４００に接続され、第３素子４１０は、低周波基底帯域（ｂａｓｅｂａｎｄ）の信号を処理する。 A third element 410 is connected to the second element 400, and the third element 410 processes signals in the low frequency base band.

第１素子３００は、第１基板１００または第２基板２００上に実装される。第２素子４００も第１基板１００または第２基板２００上に実装される。第１素子３００及び第２素子４００は、第１基板１００及び第２基板２００にかけて実装されることもできる。すなわち、第１素子３００及び第２素子４００は、第１基板１００及び第２基板２００のうちの少なくともいずれか１つ上に実装されることができる。 The first element 300 is mounted on the first substrate 100 or the second substrate 200 . A second element 400 is also mounted on the first substrate 100 or the second substrate 200 . The first element 300 and the second element 400 can also be mounted across the first substrate 100 and the second substrate 200 . That is, the first device 300 and the second device 400 can be mounted on at least one of the first substrate 100 and the second substrate 200 .

一方、第３素子４１０は、第１基板１００に実装され、低周波を処理する第３素子４１０に接続している回路での信号損失率が大きくないと、第２基板２００と無関係に第１基板１００に実装されることができる。素子の実装は、第１基板１００または第２基板２００の最上層に位置している絶縁層に形成されたパッド２２０'にソルダーボール等の接合剤を介して可能となる。 On the other hand, the third element 410 is mounted on the first substrate 100, and if the signal loss rate in the circuit connected to the third element 410 that processes low frequencies is not large, the first element 410 is not connected to the second substrate 200. It can be mounted on the substrate 100 . The device can be mounted on the pads 220' formed on the insulating layer located on the uppermost layer of the first substrate 100 or the second substrate 200 through bonding agents such as solder balls.

第１素子３００と第２素子４００とは、連結回路５００を介して電気的に接続する。上述したように、連結回路５００を介して伝送される信号は、１０ＧＨｚ以上の周波数を有することができる。 The first element 300 and the second element 400 are electrically connected through the connection circuit 500 . As mentioned above, the signal transmitted through connection circuit 500 may have a frequency of 10 GHz or higher.

第１素子３００が複数形成される場合は、それぞれの第１素子３００が１つの第２素子４００に接続されるためのそれぞれの連結回路５００が必要であるので、連結回路５００を複数形成することができる。一方、１つの第１素子３００と１つの第２素子４００とを接続する連結回路５００は複数であってもよい。このように連結回路５００が複数である場合は、連結回路５００間に互いに重ならないように、第２基板２００の同一層または他の層に形成されることができる。 When a plurality of first elements 300 are formed, each connection circuit 500 is required to connect each first element 300 to one second element 400. Therefore, a plurality of connection circuits 500 are formed. can be done. Meanwhile, a plurality of connection circuits 500 connecting one first element 300 and one second element 400 may be provided. If there are a plurality of connection circuits 500, they may be formed in the same layer or another layer of the second substrate 200 so that the connection circuits 500 do not overlap each other.

また、第１素子３００及び第２素子４００は、連結回路５００と連結ビア５１０を介して接続する。連結ビア５１０は、第１基板１００または第２基板２００を貫通して形成されることができる。各素子と連結回路５００とを接続する連結ビア５１０は、複数であってもよい。 Also, the first device 300 and the second device 400 are connected to the connection circuit 500 through the connection via 510 . The connection via 510 may be formed through the first substrate 100 or the second substrate 200 . A plurality of connection vias 510 connecting each element and the connection circuit 500 may be provided.

連結回路５００の少なくとも一部は、第２基板２００内に形成される。第２絶縁層２１０は、連結回路５００の少なくとも一部を覆うように形成される。例えば、２つの第２絶縁層２１０の間に、連結回路５００の少なくとも一部が位置することができる。 At least part of the connection circuit 500 is formed in the second substrate 200 . The second insulating layer 210 is formed to cover at least a portion of the connection circuit 500 . For example, at least part of the connection circuit 500 may be located between the two second insulation layers 210 .

ここで「一部」とは、１つの連結回路５００においての所定の面積を意味するか、複数の連結回路５００のうちの選択された１つ（またはいくつか）の連結回路５００を意味することができる。また、前者と後者の両方を意味する場合もある。 Here, "part" means a predetermined area in one connection circuit 500, or means one (or some) connection circuits 500 selected from a plurality of connection circuits 500. can be done. Also, it may mean both the former and the latter.

すなわち、「連結回路５００の少なくとも一部は、第２基板２００内に形成される」とは、１つの第１素子３００と第２素子４００とを接続する１つの連結回路５００の一部または全部が第２基板２００内に形成されるとの意味であり得る。 That is, "at least part of the connection circuit 500 is formed in the second substrate 200" means that a part or all of one connection circuit 500 connecting one first element 300 and one second element 400 is formed in the second substrate 200 .

または、「連結回路５００の少なくとも一部は、第２基板２００内に形成される」とは、連結回路５００が複数形成され、複数の連結回路５００のうちの選択された１つ以上の連結回路５００が第２基板２００内に形成されるとの意味であり得る。または、上記２つの意味をすべて包括することもできる。 Alternatively, 'at least a portion of the connection circuit 500 is formed in the second substrate 200' means that a plurality of connection circuits 500 are formed and one or more connection circuits are selected from the plurality of connection circuits 500. 500 is formed in the second substrate 200 . Alternatively, it can encompass both of the above two meanings.

一方、連結回路５００の第２基板２００内に形成されない部分や、複数の連結回路５００のうちの第２基板２００内に形成されないものは、第１基板１００内に位置する。 On the other hand, a portion of the connection circuit 500 that is not formed in the second substrate 200 and some of the plurality of connection circuits 500 that are not formed in the second substrate 200 are located in the first substrate 100 .

以下、（１）１つの連結回路５００の全領域が第２基板２００内に形成される場合、（２）１つの連結回路５００のうちの一部領域のみが第２基板２００内に形成される場合、（３）複数の連結回路５００のうちの選択されたいくつかが第２基板２００内に形成される場合を分けて説明する。しかし、本発明がこれらの場合に限定されることはない。 Hereinafter, (1) when the entire area of one connection circuit 500 is formed in the second substrate 200, (2) only a partial area of the one connection circuit 500 is formed in the second substrate 200. A case (3) in which some selected ones of the plurality of connection circuits 500 are formed in the second substrate 200 will be described separately. However, the invention is not limited to these cases.

（１）の場合であって、先ず連結回路５００が単数である場合について説明する。すなわち、第１素子３００及び第２素子４００が両方とも１つずつ形成された場合について先に説明する。しかし、第１素子３００が複数である場合にも説明は同様に適用可能である。 In case (1), first, the case where the number of connection circuits 500 is singular will be described. That is, the case where each of the first element 300 and the second element 400 is formed will be described first. However, the description is similarly applicable to the case where there are a plurality of first elements 300 .

プリント回路基板に第１素子３００及び第２素子４００が実装され、第１素子３００及び第２素子４００が、'第２基板２００'内に形成された連結ビア５１０を介して連結回路５００に接続する場合、連結回路５００は、第２基板２００の第２絶縁層２１０により覆われて、連結回路５００の全領域が第２基板２００内に位置する。 The first element 300 and the second element 400 are mounted on the printed circuit board, and the first element 300 and the second element 400 are connected to the connection circuit 500 through the connection via 510 formed in the 'second substrate 200'. In this case, the connection circuit 500 is covered with the second insulating layer 210 of the second substrate 200 and the entire area of the connection circuit 500 is located within the second substrate 200 .

言い換えれば、第１基板１００のキャビティＣが、連結ビア５１０領域及び連結回路５００領域のすべてを含むように形成され、これにより、第２基板２００も連結ビア５１０領域及び連結回路５００領域のすべてをカバーするように形成される。これは、図１ｂにより理解することができる。ただし、図１ｂには、第１素子３００及び第２素子４００のそれぞれに連結ビア５１０が１つずつ示されているが、第１素子３００及び第２素子４００の各連結ビア５１０は、複数形成されることが可能である。 In other words, the cavity C of the first substrate 100 is formed to include both the connection via 510 area and the connection circuit 500 area, so that the second substrate 200 also includes both the connection via 510 area and the connection circuit 500 area. formed to cover. This can be seen from FIG. 1b. However, although one connection via 510 is shown in each of the first element 300 and the second element 400 in FIG. It is possible to be

若し、第１素子３００が複数である場合は、第２基板２００も複数形成され、１つの第２基板２００が１つの連結回路５００を含むことができる。 If there are a plurality of first devices 300 , a plurality of second substrates 200 may be formed, and one second substrate 200 may include one connection circuit 500 .

（２）の場合であって、先ず第１素子３００及び第２素子４００が１つずつ形成された場合について説明するが、第１素子３００が複数である場合も同様である。 In the case of (2), a case where one first element 300 and one second element 400 are formed will be described first, but the same applies when a plurality of first elements 300 are formed.

図面には示されていないが、第１素子３００と連結回路５００とを接続する連結ビア５１０が'第１基板１００'を貫通する場合、第２基板２００は連結回路５００の周辺に形成されて、連結ビア５１０の周辺には形成されないことにより、連結回路５００の一部の領域は第２基板２００領域から外れることがある。ただし、この場合にも、連結回路５００の大部分の領域が第２基板２００内に位置するので、信号損失低減効果の一部を発揮できる。 Although not shown in the drawings, when the connection via 510 connecting the first element 300 and the connection circuit 500 passes through the 'first substrate 100 ', the second substrate 200 is formed around the connection circuit 500 . , a portion of the connection circuit 500 may deviate from the area of the second substrate 200 because it is not formed around the connection via 510 . However, even in this case, since most of the area of the connection circuit 500 is located within the second substrate 200, part of the signal loss reduction effect can be exhibited.

第２素子４００と連結回路５００とを接続する連結ビア５１０が第１基板１００を貫通する場合にも同様であり、各素子と連結回路５００とを接続する複数の連結ビア５１０のうちの少なくとも１つが第１基板１００を貫通する場合にも同様である。 The same is true when the connection via 510 connecting the second element 400 and the connection circuit 500 penetrates the first substrate 100. At least one of the plurality of connection vias 510 connecting each element and the connection circuit 500 The same is true when one penetrates the first substrate 100 .

（３）の場合は、連結回路５００が複数形成されることを前提とし、これは、例えば第１素子３００が複数形成される場合であって、図１ａ及び図１ｂを参照して説明することができる。 In the case of (3), it is assumed that a plurality of connection circuits 500 are formed, which is the case where a plurality of first elements 300 are formed, which will be described with reference to FIGS. 1a and 1b. can be done.

図１ａ及び図１ｂには、プリント回路基板に２つの第１素子３００が実装されており、各第１素子３００と第２素子４００とを接続する連結回路５００も２つである。ただし、第２基板２００は１つの連結回路５００の周辺部にのみ形成される。その他の連結回路５００は、第１基板１００内に形成されている。 In FIGS. 1a and 1b, two first elements 300 are mounted on a printed circuit board, and there are also two connection circuits 500 connecting each first element 300 and second element 400. FIG. However, the second substrate 200 is formed only around one connection circuit 500 . Other connection circuits 500 are formed in the first substrate 100 .

複数の連結回路５００のうち、所定の長さ以上に形成される連結回路５００のみが第２基板２００内に形成され得る。連結回路５００の長さは、第１素子３００と第２素子４００との間の距離に応じて決められる。連結回路５００の長さが長くなるほど、当該連結回路５００を介して伝送される信号の損失率が大きくなるので、連結回路５００の長さが所定の長さ以上である場合に限って、その周辺部に第２基板２００を配置することにより、コスト低減を図ることができる。 Among the plurality of connection circuits 500 , only the connection circuits 500 having a predetermined length or more may be formed in the second substrate 200 . The length of the connection circuit 500 is determined according to the distance between the first element 300 and the second element 400 . As the length of the connection circuit 500 increases, the loss rate of the signal transmitted through the connection circuit 500 increases. Cost reduction can be achieved by arranging the second substrate 200 in the part.

ここで、'所定の長さ'とは、使用者により変更可能であり、回路長さによる信号損失率を考慮して設定することができる。 Here, the 'predetermined length' can be changed by the user, and can be set in consideration of the signal loss rate due to the circuit length.

図１ａ及び図１ｂには、２つの連結回路５００、５００'のうちの１つの連結回路５００の長さが、その他の５００'の長さよりも長い。これは、１つの第１素子３００が他の１つ３００ａよりも第２素子４００から遠く離れているからである。このため、長さの長い連結回路５００のみが第２基板２００内に含まれ、長さの短い連結回路５００'は第１基板１００内に含まれている。勿論、長さの長い連結回路５００は、上述した'所定の長さ'以上に形成されたものである。また、長さの短い連結回路５００'は、'所定の長さ'未満に形成されたものである。言い換えれば、第２基板２００が所定の長さよりも長い連結回路５００の周辺部に対してのみ位置する。 In FIGS. 1a and 1b, the length of one connection circuit 500 of the two connection circuits 500, 500' is longer than the length of the other 500'. This is because one first element 300 is farther from the second element 400 than the other one 300a. Therefore, only the long connecting circuit 500 is included in the second substrate 200 and the short connecting circuit 500 ′ is included in the first substrate 100 . Of course, the long connecting circuit 500 is formed to have the above-mentioned 'predetermined length' or more. Also, the short connecting circuit 500' is formed to be less than the 'predetermined length'. In other words, the second substrate 200 is positioned only on the periphery of the connection circuit 500 longer than a predetermined length.

第１基板１００は、第１回路１２０を含むことができる。第１回路１２０は、複数の第１絶縁層１１０の各層に形成されることができる。互いに異なる層に形成されている第１回路１２０の間には、第１ビア１３０が形成されて、層間接続を可能とする。 The first substrate 100 can include a first circuit 120 . The first circuit 120 may be formed on each layer of the plurality of first insulating layers 110 . A first via 130 is formed between the first circuits 120 formed in different layers to enable interlayer connection.

第１回路１２０は、連結回路５００に接続しなくてもよいが、回路設計によって第１回路１２０が連結回路５００に接続してもよい。 The first circuit 120 may not be connected to the connection circuit 500, but the first circuit 120 may be connected to the connection circuit 500 depending on the circuit design.

一方、第１回路１２０'の一部は、キャビティＣを介して露出され、キャビティＣ内に第２基板２００が挿入されたとき、第２絶縁層２１０と接触することができる。 Meanwhile, a portion of the first circuit 120' is exposed through the cavity C and can contact the second insulating layer 210 when the second substrate 200 is inserted into the cavity C. As shown in FIG.

第２基板２００は、第２回路２２０を含むことができる。第２回路２２０は、複数の第２絶縁層２１０の各層に形成されることができる。互いに異なる層に形成されている第２回路２２０の間には、第２ビア２３０が形成されて、層間接続を可能とする。また、最上部に位置した第２回路の一部は、パッド２２０'となる。 A second substrate 200 may include a second circuit 220 . The second circuit 220 may be formed on each layer of the plurality of second insulating layers 210 . A second via 230 is formed between the second circuits 220 formed in different layers to enable interlayer connection. A portion of the second circuit positioned at the top becomes a pad 220'.

第２回路２２０は、連結回路５００に接続しなくてもよいが、回路設計によって第２回路２２０が連結回路５００に接続してもよい。図２及び図３には、第２ビア２３０が連結回路５００に接続せず、点線に示されている。 The second circuit 220 may not be connected to the connection circuit 500, but the second circuit 220 may be connected to the connection circuit 500 depending on the circuit design. In FIGS. 2 and 3, the second via 230 is not connected to the connection circuit 500 and is indicated by dotted lines.

第１回路１２０と第２回路２２０とは互いに接続することができる。第１回路１２０と第２回路２２０とは、第２基板２００を貫通する第２ビア２３０を介して接続することができる。 The first circuit 120 and the second circuit 220 can be connected together. The first circuit 120 and the second circuit 220 can be connected via a second via 230 penetrating the second substrate 200 .

一方、本発明の一実施例に係るプリント回路基板は、ソルダーレジスト層６００をさらに含むことができ、ソルダーレジスト層６００は、第１基板１００の上面及び第２基板２００の上面に形成される。ソルダーレジスト層６００は、第１基板１００と第２基板２００にかけて形成されることができる。 Meanwhile, the printed circuit board according to an embodiment of the present invention may further include a solder resist layer 600 , and the solder resist layer 600 is formed on the upper surface of the first substrate 100 and the upper surface of the second substrate 200 . The solder resist layer 600 may be formed over the first substrate 100 and the second substrate 200 .

図３は、本発明の他の実施例に係るプリント回路基板を示す図である。 FIG. 3 is a diagram showing a printed circuit board according to another embodiment of the invention.

図３を参照すると、本発明の他の実施例に係るプリント回路基板は、図２を参照して説明した本発明の一実施例に係るプリント回路基板と類似であり、ただし、接着層Ａをさらに含む。 Referring to FIG. 3, a printed circuit board according to another embodiment of the invention is similar to the printed circuit board according to one embodiment of the invention described with reference to FIG. Including further.

接着層Ａは、第１基板１００と第２基板２００との間に介在されることができる。接着層Ａの厚さは、第２絶縁層２１０の１つの厚さよりも極めて薄くて、第２基板２００の全厚さに影響を及ぼさないようにできる。接着層Ａの誘電正接は、第１絶縁層１１０の誘電正接よりも小さいことにより、接着層Ａが第２基板２００の誘電損失に影響を及ぼさないようにできる。接着層Ａの誘電正接は、第２絶縁層２１０の誘電正接と類似であってもよい。 The adhesive layer A may be interposed between the first substrate 100 and the second substrate 200 . The thickness of the adhesive layer A can be much thinner than the thickness of one of the second insulating layers 210 so as not to affect the total thickness of the second substrate 200 . Since the dielectric loss tangent of the adhesive layer A is smaller than the dielectric loss tangent of the first insulating layer 110 , the adhesive layer A can be prevented from affecting the dielectric loss of the second substrate 200 . The dielectric loss tangent of the adhesive layer A may be similar to the dielectric loss tangent of the second insulating layer 210 .

第１基板１００の第１回路１２０のうち、キャビティＣの底面に位置する第１回路１２０'は、接着層Ａを貫通してもよい。 Of the first circuits 120 of the first substrate 100, the first circuit 120' positioned on the bottom surface of the cavity C may pass through the adhesive layer A. FIG.

その他の説明は、本発明の一実施例に係るプリント回路基板と同様であり、省略する。 Other descriptions are the same as those of the printed circuit board according to one embodiment of the present invention, and will be omitted.

図４は、本発明の一実施例に係るプリント回路基板の製造方法を示し、図５は、図４の一部、特に図４の（ｉ）を示す図である。 FIG. 4 shows a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIG. 5 is a diagram showing a part of FIG. 4, particularly FIG. 4(i).

本発明の一実施例に係るプリント回路基板の製造方法では、コアを用いた両面積層方式により第１基板１００を製造し、第１基板１００を順次製造するとともに第２基板２００を順次製造する。 In a method of manufacturing a printed circuit board according to an embodiment of the present invention, the first substrate 100 is manufactured by a double-sided lamination method using a core, and the first substrate 100 is sequentially manufactured and the second substrate 200 is sequentially manufactured.

具体的に、図４を参照すると、（ａ）～（ｈ）に示すように、第１基板１００の一部を両面積層方式により製造する。特に、金属箔Ｍが第１絶縁層１１０の両面に積層されている原資材を用いて、テンティング（ｔｅｎｔｉｎｇ）方式により第１回路１２０及び第１ビア１３０を形成する。テンティング方式により第１回路１２０を形成するとき、第１回路１２０の領域に対応するエッチングレジストＲを用いることができる。しかし、第１回路１２０及び第１ビア１３０は、テンティング以外の他の方式により形成することも可能である。 Specifically, referring to FIG. 4, as shown in (a) to (h), a part of the first substrate 100 is manufactured by a double-sided lamination method. In particular, the first circuit 120 and the first via 130 are formed by a tenting method using a raw material in which the metal foil M is laminated on both sides of the first insulating layer 110 . When forming the first circuit 120 by tenting, an etching resist R corresponding to the area of the first circuit 120 may be used. However, the first circuit 120 and the first via 130 can be formed by other methods than tenting.

本実施例では、プリント回路基板の第１基板１００が総９個の第１絶縁層１１０で構成され、第２基板２００は、２つの第２絶縁層２００で構成されて、回路層基準にして１０層のプリント回路基板となる。 In this embodiment, the first substrate 100 of the printed circuit board is composed of a total of nine first insulating layers 110, and the second substrate 200 is composed of two second insulating layers 200, based on the circuit layer. It becomes a 10-layer printed circuit board.

先ず５個の第１絶縁層１１０により第１基板１００を製造し（図（ｈ））、その後、第２基板２００を構成する第２絶縁層２１０を積層する（図（ｉ））。以後に、両面積層方式を適用して一部製造された第１基板１００の下部に一般の第１絶縁層１１０を積層し、上部には第２絶縁層２１０に対応するホールを備えた第１絶縁層１１０を積層する（図（ｊ））。第１回路１２０、第２回路２２０、連結回路５００を同時に形成し（図（ｋ））、同じ方式により第１絶縁層１１０と第２絶縁層２１０とを再度積層する（図（ｌ））。その後、必要によって、第１回路１２０、第２回路２２０、第１ビア１３０、第２ビア２３０を連結ビア５１０とともに形成する（図（ｍ））。最後に第１基板１００及び第２基板２００にソルダーレジスト層６００を積層し、最も上部にある第１回路１２０または第２回路２２０の一部は、素子を実装するためのパッド２２０'となるように露出させる（図（ｍ））。 First, the first substrate 100 is manufactured with five first insulating layers 110 (FIG. (h)), and then the second insulating layer 210 constituting the second substrate 200 is laminated (FIG. (i)). After that, a general first insulating layer 110 is laminated on the lower part of the first substrate 100 partially manufactured by applying the double-sided lamination method, and a first insulating layer 110 having a hole corresponding to the second insulating layer 210 is laminated on the upper part. An insulating layer 110 is laminated (FIG. (j)). A first circuit 120, a second circuit 220, and a connecting circuit 500 are simultaneously formed (Fig. (k)), and the first insulating layer 110 and the second insulating layer 210 are laminated again in the same manner (Fig. (l)). After that, a first circuit 120, a second circuit 220, a first via 130, and a second via 230 are formed together with a connecting via 510 (FIG. (m)). Finally, a solder resist layer 600 is laminated on the first substrate 100 and the second substrate 200, and a part of the first circuit 120 or the second circuit 220 at the top becomes a pad 220' for mounting an element. (Fig. (m)).

図５には、一部が製造された第１基板１００上に第２絶縁層２１０を積層する転写方式が示されている。ロール形態の転写紙Ｐの下面には、第２絶縁層２１０が離型層などにより臨時付着されており、転写紙Ｐが、一部製造された第１基板１００と接触した状態で回転しながら移動し、離型層が分離されることにより、第２絶縁層２１０を第１基板１００上に積層することができる。この転写紙Ｐは、屈曲可能なＰＩ、ＰＥＴなどの素材で形成可能である。 FIG. 5 shows a transfer method of laminating the second insulating layer 210 on the partially manufactured first substrate 100 . A second insulating layer 210 is temporarily attached to the lower surface of the roll-shaped transfer paper P by a release layer or the like. By moving and separating the release layer, the second insulating layer 210 can be laminated on the first substrate 100 . The transfer paper P can be made of flexible materials such as PI and PET.

工程の効率のために転写を含むプリント回路基板の製造は、ストリップ（ｓｔｒｉｐ）単位に実施され、最終的にユニット毎に分離されることができる。 For process efficiency, printed circuit board manufacturing, including transfer, can be carried out in strips and finally separated into units.

図６から図８は、本発明の他の実施例に係るプリント回路基板の製造方法を示す図である。 6 to 8 are diagrams illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention.

本発明の他の実施例に係るプリント回路基板の製造方法では、第１基板１００と第２基板２００を別途の過程により別に製造した後に、第１基板１００のキャビティＣ内に第２基板２００を挿入する方式を採用する。 In the method of manufacturing a printed circuit board according to another embodiment of the present invention, the first substrate 100 and the second substrate 200 are separately manufactured by separate processes, and then the second substrate 200 is inserted into the cavity C of the first substrate 100 . Adopt the insertion method.

図６は、第２基板２００を製造する工程を示す。 FIG. 6 shows the process of manufacturing the second substrate 200 .

第２絶縁層２１０の両面に金属箔Ｍが積層されている原資材に、連結回路５００、連結ビア５１０、及び第２回路２２０と第２ビア（図示せず）をテンティング等の方式により形成する（図（ａ）～（ｇ））。第２絶縁層２１０をさらに１層積層し、必要によって接着層Ａを第２基板２００の下部に形成する。このように製造された第２基板２００は、転写紙Ｐの下面に離型層を用いて臨時付着することができる。 A connection circuit 500, a connection via 510, and a second circuit 220 and a second via (not shown) are formed on the raw material in which the metal foil M is laminated on both sides of the second insulating layer 210 by tenting or the like. (Figures (a) to (g)). Another layer of the second insulating layer 210 is laminated, and an adhesive layer A is formed under the second substrate 200 if necessary. The second substrate 200 manufactured as described above may be temporarily attached to the lower surface of the transfer paper P using a release layer.

図７は、第１基板１００を製造する工程を示す。 7 shows a process of manufacturing the first substrate 100. FIG.

第１絶縁層１１０の両面に金属箔Ｍが積層されている原資材に、エッチングレジストＲを用いるテンティング等の方式により第１回路１２０及び第１ビア１３０を形成する。この工程は、所望する層数になるまで繰り返すことができる（図（ａ）～（ｇ））。これは図４を参照して説明したプリント回路基板の製造方法と同様である。その後に、ホールの形成された第１絶縁層１１０を上部に積層し、ホールが形成されていない一般の第１絶縁層１１０を下部に積層してキャビティＣを形成する（図（ｈ））。必要によって、一般の第１絶縁層１１０を両面積層した後に、キャビティＣの加工工程を行う方式を採用することも可能である。 The first circuit 120 and the first via 130 are formed on the raw material in which the metal foil M is laminated on both sides of the first insulating layer 110 by tenting or the like using an etching resist R. FIG. This process can be repeated until the desired number of layers is obtained (FIGS. (a) to (g)). This is similar to the printed circuit board manufacturing method described with reference to FIG. After that, a first insulating layer 110 having holes formed thereon is stacked on top, and a general first insulating layer 110 having no holes formed thereon is stacked on the bottom to form a cavity C (FIG. (h)). If necessary, it is also possible to employ a method of laminating the first insulating layers 110 on both sides and then performing the cavity C processing process.

図８では、第１基板１００のキャビティＣ内に第２基板２００を挿入する工程を示している。 8 shows the step of inserting the second substrate 200 into the cavity C of the first substrate 100. FIG.

第１基板１００のキャビティＣ内に第２基板２００を挿入する工程は、転写方式により実施できる。転写紙Ｐの下面に離型層により臨時付着された第２基板２００が第１基板１００のキャビティＣ内に転写される。このとき、接着層Ａにより第１基板１００と第２基板２００とが接着されてもよい。 The process of inserting the second substrate 200 into the cavity C of the first substrate 100 may be performed using a transfer method. The second substrate 200 temporarily adhered to the lower surface of the transfer paper P by the release layer is transferred into the cavity C of the first substrate 100 . At this time, the adhesive layer A may bond the first substrate 100 and the second substrate 200 together.

以後に、ソルダーレジスト層６００を形成する工程を追加してもよい。 After that, a step of forming the solder resist layer 600 may be added.

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。 An embodiment of the present invention has been described above. , deletions, additions, etc., can be modified and changed in various ways, and these are also included in the scope of the claims of the present invention.

１端末機
１０プリント回路基板
１００第１基板
１１０第１絶縁層
１２０、１２０' 第１回路
１３０第１ビア
Ｃキャビティ
２００第２基板
２１０第２絶縁層
２２０第２回路
２２０' パッド
２３０第２ビア
Ａ接着層
３００第１素子
４００第２素子
４１０第３素子
５００連結回路
５１０連結ビア
６００ソルダーレジスト層
Ｍ金属箔
Ｐ転写紙
Ｒエッチングレジスト 1 terminal 10 printed circuit board 100 first substrate 110 first insulating layer 120, 120' first circuit 130 first via C cavity 200 second substrate 210 second insulating layer 220 second circuit 220' pad 230 second via A Adhesive layer 300 First element 400 Second element 410 Third element 500 Connection circuit 510 Connection via 600 Solder resist layer M Metal foil P Transfer paper R Etching resist

Claims

a first substrate formed of a plurality of first insulating layers and having a cavity opened upward;
a second substrate formed of a plurality of second insulating layers and positioned within the cavity;
The printed circuit board, wherein the dielectric loss tangent of the plurality of second insulating layers is smaller than the dielectric loss tangent of the plurality of first insulating layers.

2. The printed circuit board of claim 1, wherein the dielectric constant of the plurality of second insulating layers is less than the dielectric constant of the plurality of first insulating layers.

a first element and a second element mounted on at least one of the first substrate and the second substrate;
a connection circuit electrically connecting the first element and the second element,
3. The printed circuit board according to claim 1, wherein at least part of the connecting circuit is formed within the second substrate.

the first element and the second element are connected to the connection circuit through a connection via;
4. The printed circuit board of claim 3, wherein the connecting via is formed within the second substrate.

5. The printed circuit board of claim 4, wherein the entire interconnect circuit is formed within the second substrate.

the first substrate includes a first circuit;
6. The printed circuit board according to claim 3, wherein said first circuit and said connecting circuit are not electrically connected.

the second substrate further includes a second circuit that is not electrically connected to the connection circuit;
7. The printed circuit board of claim 6, wherein said second circuit connects to said first circuit.

8. The printed circuit board of claim 6 or 7, wherein a portion of said first circuit contacts said plurality of second insulating layers.

The first element includes an RF processing unit,
The printed circuit board according to any one of claims 3 to 8, wherein the second element includes an IF processing section.

10. A printed circuit board as claimed in any one of claims 3 to 9, wherein the signal transmitted through the coupling circuit has a frequency of 10 GHz or higher.

a plurality of the connection circuits are formed,
11. The printed circuit board according to any one of claims 3 to 10, wherein at least one of said plurality of interconnecting circuits is formed within said second substrate.

A plurality of the first elements are formed,
12. The printed circuit board of claim 11, wherein each said first element is connected to said second element by a respective interconnection circuit.

13. The printed circuit board of claim 11 or 12, wherein a connection circuit having a predetermined length or longer among the plurality of connection circuits is formed in the second substrate.

14. The printed circuit board of claim 13, wherein a connection circuit having a length less than a predetermined length among the plurality of connection circuits is formed in the first substrate.

15. The printed circuit board according to any one of claims 1 to 14, wherein the top surface of the first substrate and the top surface of the second substrate are coplanar.

16. The printed circuit board of claim 1, further comprising a solder resist layer formed on the top surface of the first substrate and the top surface of the second substrate.

17. A printed circuit board as claimed in any preceding claim, wherein the thickness of the first substrate is greater than the thickness of the second substrate.

18. The printed circuit board as claimed in any one of claims 1 to 17, wherein an adhesive layer is interposed between the first substrate and the second substrate.

19. The printed circuit board of claim 18, wherein the dielectric loss tangent of the adhesive layer is smaller than the dielectric loss tangent of the plurality of first insulating layers.

The plurality of first insulating layers are made of epoxy resin,
The plurality of second insulating layers are formed of at least one of LCP (Liquid Crystal Polymer), PTFE (Polytetrafluoroethylene), PPE (Polyphenylene Ether), COP (Cyclo Olefin Polymer), and PFA (Perfluoroalkoxy). 20. A printed circuit board according to any one of 1 to 19.

21. A printed circuit board as claimed in any one of the preceding claims, wherein at least part of a side surface of the second substrate is covered by the first substrate.