[go: up one dir, main page]

JP7162833B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7162833B2
JP7162833B2 JP2018144690A JP2018144690A JP7162833B2 JP 7162833 B2 JP7162833 B2 JP 7162833B2 JP 2018144690 A JP2018144690 A JP 2018144690A JP 2018144690 A JP2018144690 A JP 2018144690A JP 7162833 B2 JP7162833 B2 JP 7162833B2
Authority
JP
Japan
Prior art keywords
gallium oxide
semiconductor layer
semiconductor device
forming
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018144690A
Other languages
English (en)
Other versions
JP2020021828A (ja
Inventor
芳宏 色川
俊秀 生田目
和貴 三石
浩司 木本
康夫 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2018144690A priority Critical patent/JP7162833B2/ja
Publication of JP2020021828A publication Critical patent/JP2020021828A/ja
Application granted granted Critical
Publication of JP7162833B2 publication Critical patent/JP7162833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に係り、特にバンドギャップが広くキャリア移動度の高い半導体装置およびその半導体装置の製造方法に関する。
近年、高パワーデバイスは、需要が急激に高まっていて、すでにハイブリッド車や高効率電車のキーデバイスになっている。そして、高パワーデバイスは、今後のスマート社会を支えるキーデバイスと位置づけられている。このため、高パワーデバイスの需要は今後も益々高まっていくものと考えられている。
高パワーデバイスを提供するためにはバンドギャップの広い半導体が必要になる。
広バンドギャップの半導体の中でも酸化ガリウム(Ga23)は、4.8~5.0eVという極めて広いバンドギャップを有するため、近年特に注目を集めている半導体である。このため、Ga23を用いた半導体装置の開発が精力的に進められており、例えば特許文献1に開示がある。そこでは、酸化ガリウム半導体としてβ-Ga23が用いられている。
ここで、β-Ga23は安定な構造の結晶であり、結晶格子がa=1.2214nm、b=0.30371nm、c=0.57981nm、α=γ=90°、β=108.83°の単斜晶系の結晶である。そのバンドギャップは4.8~4.9eVであり、臨界電界強度は約8MV/cmと見積られている。
特開2016-51795号公報
β-Ga23半導体は広いバンドギャップを有し、絶縁耐圧が高いため、高パワー用途の半導体装置(例えば、MISFET(Metal Insulator Semiconductor Field Effect Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor))として注目を集めているが、キャリアの移動度が低く、高周波デバイスや高速のロジック適用に難があるという問題があった。
本発明が解決しようとする課題は、バンドギャップが広くて絶縁耐圧に優れ、かつキャリアの移動度が高い半導体装置およびその製造方法を提供することである。
本発明の構成を下記に示す。
(構成1)
酸化ガリウムの結晶を含む半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層とを備え、
前記酸化ガリウムの結晶は、a軸の格子定数が0.28nm以上0.34nm以下である、半導体装置。
(構成2)
酸化ガリウムの結晶からなる半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層とを備え、
前記酸化ガリウムの結晶は、a軸の格子定数が0.28nm以上0.34nm以下である、半導体装置。
(構成3)
前記酸化ガリウムの結晶は、六方晶または立方晶の少なくとも何れかの結晶である、構成1または2記載の半導体ナノシート。
(構成4)
前記半導体層の表面粗さが0nm以上0.5nm以下である、構成1から3の何れかに記載の半導体装置。
(構成5)
前記半導体層の表面粗さが0nm以上0.2nm以下である、構成1から3の何れかに記載の半導体装置。
(構成6)
前記半導体層はn型半導体である、構成1から5の何れか1記載の半導体装置。
(構成7)
前記半導体層は、Si、Ge、Sn、F、Clの群から選ばれる少なくとも1以上のドーパントを含む、構成1から6の何れか1記載の半導体装置。
(構成8)
前記絶縁体層が、Al、Si、Hf、Zr、Ta、Ti、Ga、Y、Sc、希土類元素からなる元素の群から選択された少なくとも1つの元素の酸化物、窒化物、または酸窒化物を有する、構成1から7の何れか1記載の半導体装置。
(構成9)
前記ゲート電極が、Al、Ti、W、Pt、Au、Ag、Ru、Rh、Pd、Ni、Sn、Zn、poly-Siからなる群から選択された少なくとも1つを有する、構成1から8の何れか1記載の半導体装置。
(構成10)
構成1から9の何れか1記載の半導体装置の製造方法であって、
ドーパントを含有する窒化ガリウム結晶基板を準備する基板準備工程と、
前記窒化ガリウム結晶基板上に酸化ガリウム半導体層を形成する酸化ガリウム半導体層形成工程と、
前記酸化ガリウム半導体層の上に絶縁体層を形成する絶縁体層形成工程と、
前記絶縁体層の上にゲート電極を形成するゲート電極形成工程を有する、半導体装置の製造方法。
(構成11)
構成1から9の何れか1記載の半導体装置の製造方法であって、
ドーパントを含有する窒化ガリウム結晶基板を準備する基板準備工程と、
前記窒化ガリウム結晶基板上に第1の酸化ガリウム半導体層を形成する第1の酸化ガリウム半導体層形成工程と、
前記第1の酸化ガリウム半導体層の上に酸化ガリウム層をエピタキシャル形成する酸化ガリウム形成工程と、
前記酸化ガリウムにドーパントを注入して第2の酸化ガリウム半導体層を形成するドーパント注入工程と、
前記第2の酸化ガリウム半導体層の上に剛性を有する基体を被着形成する基体形成工程と、
前記窒化ガリウム結晶基板を除去する窒化ガリウム結晶基板除去工程と、
前記第1の酸化ガリウム半導体層の上に絶縁体層を形成する絶縁体層形成工程と、
前記絶縁体層の上にゲート電極を形成するゲート電極形成工程を有する、半導体装置の製造方法。
(構成12)
前記窒化ガリウム結晶基板はウルツ鉱構造の単結晶である、構成10または11記載の半導体装置の製造方法。
(構成13)
前記酸化ガリウム半導体層および前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも1つを使用して表面処理するステップを含む、構成10から12の何れか1記載の半導体装置の製造方法。
(構成14)
前記酸化ガリウム半導体層および前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、500℃以下でプラズマ酸化、オゾン酸化の少なくとも何れか1の酸化処理をするステップを含む、構成10から12の何れか1記載の半導体装置の製造方法。
(構成15)
前記酸化ガリウム半導体層および前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板上に、700℃以下で電子ビーム蒸着、700℃以下でMBE、870℃以下でCVD、700℃以下でHVPE、400℃以下でALD、500℃以下でスパッタリングからなる群から選択された少なくとも1つの方法を使用して酸化物を形成するステップを含む、構成10から12の何れか1記載の半導体装置の製造方法。
本発明によれば、半導体層のバンドギャップが広くて絶縁耐圧に優れ,かつ移動度の高い半導体装置(MISFET、MOSFETなど)およびその製造方法を提供することが可能になる。
本発明の半導体装置の構造を示す断面図。 (100)面から見た酸化ガリウムの立方晶結晶の構造図。 (111)面から見た酸化ガリウムの立方晶結晶の構造図。 立方晶の酸化ガリウムを(111)面でスライスしたときの切り口における酸素原子の配置を示す構造図。 第1の実施の形態の製造工程を示すフローチャート図。 本発明の半導体装置の製造工程を説明するための断面図。 本発明の半導体装置の製造工程を説明するための断面図。 第2の実施の形態の製造工程を示すフローチャート図。 本発明の半導体装置の製造工程を説明するための断面図。 本発明の半導体装置の製造工程を説明するための断面図。 本発明の半導体装置の製造工程を説明するための断面図。 膜の構造を示す断面TEM観察像とFFT図。 作製した酸化ガリウム膜の表面粗さのAFM測定図。
発明者は、上述のように優れたポテンシャルをもつβ-Ga23からなる半導体層を用いた半導体装置が、期待されるほどの高い移動度をもたない原因を鋭意研究した。
その結果、β-Ga23からなる半導体層の界面が物理的に粗面になっており、そこでキャリアの散乱が起こって移動度が高まらなくなっていることがわかった。すなわち、β-Ga23半導体層が形成される際に、β-Ga23半導体層界面が物理的に荒れて粗面状になっていることが、移動度が高まらない一因になっていることを突き止めた。
そこで、発明者は、酸化ガリウム半導体がもつ高パワー半導体としての高いポテンシャルを活かしつつ、半導体層の界面が荒れない、粗面とならない半導体装置の研究を重ねた。
その結果、窒化ガリウム(GaN)結晶からなる半導体層上に酸化ガリウムからなる半導体層(酸化ガリウム半導体層)を形成し、その酸化ガリウム半導体層をa軸の格子定数が0.28nm以上0.34nm以下のGa23結晶を含むようにすれば、キャリアの界面散乱が抑制されて高い移動度が得られることを見出した。特に、酸化ガリウム半導体層をa軸の格子定数が0.28nm以上0.34nm以下のGa23結晶からなるようにすれば、キャリアの界面散乱が大きく抑制されて非常に高い移動度が得られることを見出した。この構成にすると、移動度に加え、酸化ガリウム半導体層は結晶欠陥も少なく、トラップサイトも少ないものになるので、絶縁耐圧等も含めて電気特性に優れた半導体装置を提供することが可能になる。
<実施の形態1>
以下、本発明を実施するための形態を、図面を参照しながら説明する。
実施の形態1の半導体装置1010は、図1に示すように、GaN基板11、酸化ガリウム半導体層12、絶縁体層(ゲート絶縁膜)13、ゲート電極14を基本構成要素とする。
GaN基板11は単結晶GaN(0001)であり、その結晶の構造は、安定性の高さからウルツ鉱構造が好ましい。GaN基板11はn型の不純物(ドーパント)を含んでいるn型半導体基板である。そのドーパントとしては、シリコン(Si)、ゲルマニウム(Ge)、酸素(O)の群から選ばれる少なくとも1以上を挙げることができる。ドーパントの量としては5×1015/cm3以上5×1019/cm3以下が好ましい。この範囲以外のドーパント量の場合は、GaN基板11の上に形成される酸化ガリウム半導体層12をn型半導体層とすることが難しくなる。
酸化ガリウム半導体層12は、単結晶GaNの結晶格子と面内格子定数aがほぼ整合しているa軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を含む膜である。このようにすると、酸化ガリウム半導体層12の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに酸化ガリウム半導体層12の表面粗さも極めて小さなものになることを見出した。
酸化ガリウム半導体層12がa軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を含む量は、50体積%以上が好ましく、70体積%以上がより好ましく、100体積%がさらに一層好ましい。
ここで、酸化ガリウム半導体層12は、a軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を含む量が多いほど好ましい。この量が増えるほど酸化ガリウム半導体層12の欠陥は少なくなり、トラップサイトは少ないものとなり、さらに酸化ガリウム半導体層12の表面粗さも少なくなる。
酸化ガリウム半導体層12は、a軸の格子定数が0.28nm以上0.34nm以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムからなることが好ましい。
ウルツ鉱構造のGaNの結晶構造は、a軸の格子定数が0.319nmの六方晶であり、この構造のGaNと酸化ガリウム半導体層12は結晶格子の整合性が高く、その両半導体が形成する界面は平滑度が極めて高く、粗さが極めて抑えられた界面になる。そして、その結果、酸化ガリウム半導体層12の表面は、平滑度が極めて高く、粗さが極めて抑えられた表面になる。
ここで、本発明におけるa軸の格子定数とは、六方晶結晶の場合は通常のa軸の格子定数を指し、立方晶結晶の場合は、(111)面でスライスしたときの切り口における結晶格子の格子定数を指す。
図2は、立方晶の酸化ガリウム、例えばγ―Ga23の結晶を(100)面から見た図で、同図の2001は酸素原子(O)を、2002はガリウム原子(Ga)を表す。(100)面でスライスした面(インプレーン)においては、六角形の酸素原子配置は認められず、この面に接するGaN半導体とは格子整合はしない。
図3は、立方晶の酸化ガリウム、例えばγ―Ga23の結晶を(111)面から見た図である。ここで、図2の場合と同様に、図3の2001は酸素原子(O)を、2002はガリウム原子(Ga)を表す。そして、この結晶を(111)面、かつ酸素原子2001がある場所でスライスしたとき、その切り口に位置する原子の配置を図4に示す。図4からわかるように、この切り口における(このインプレーンにおける)酸素原子2001は六方晶と同じ結晶配置(結晶格子2011)をなす。
本発明では、このインプレーンでの図4の2021に示されるa1、2022に示されるa2、2023に示されるa3をa軸の格子定数とするが、ほぼ正六角形をなすため、a1、a2およびa3の値はほぼ等しく、格子定数aで表させる。
発明者は、酸化ガリウム半導体層12が、a軸の格子定数が0.28nm以上0.34nm以下の六方晶構造の酸化ガリウムであると、GaN基板11と酸化ガリウム半導体層12の格子が整合されて、酸化ガリウム半導体層12の結晶欠陥は小さなものとなり、トラップサイトも少ないものとなり、さらに酸化ガリウム半導体層12の表面粗さも極めて小さなものになることを見出した。また、発明者は、酸化ガリウム半導体層12が(111)面の立方晶の酸化ガリウムの場合、a軸の格子定数が0.28nm以上0.34nm以下において六方晶構造であるウルツ鉱構造の窒化ガリウムと格子が十分に整合されて、酸化ガリウム半導体層12の結晶欠陥は小さなものとなり、トラップサイトも少ないものとなり、さらに酸化ガリウム半導体層12の表面粗さも極めて小さなものになることを見出した。さらに、発明者は、酸化ガリウム半導体層12が、a軸の格子定数が0.28nm以上0.34nm以下の六方晶構造および立方晶の酸化ガリウムであると、六方晶構造であるウルツ鉱構造の窒化ガリウムと格子が十分に整合されて、酸化ガリウム半導体層12の結晶欠陥は小さなものとなり、トラップサイトも少ないものとなり、さらに酸化ガリウム半導体層12の表面粗さも極めて小さなものになることを見出した。
また、酸化ガリウム半導体層12は、ε構造の酸化ガリウム若しくはγ構造の酸化ガリウムから構成され、または、ε構造の酸化ガリウムおよびγ構造の酸化ガリウムの組合せから構成されてもよい。
ここで、ε構造の酸化ガリウムは、六方晶の結晶であり、そのa軸の結晶格子定数は0.290nmである。また、γ構造の酸化ガリウムは、立方晶の結晶であり、(111)面におけるそのa軸の結晶格子定数は0.291nmである。
酸化ガリウム半導体層12は、ε―Ga23を50体積%以上、好ましくは70体積%以上100体積%以下含むガリウム酸化膜が好ましい。
また、酸化ガリウム半導体層12は、ε―Ga23を70体積%以上90体積%以下、γ―Ga23を10体積%以上30体積%以下含んでよい。
そして、酸化ガリウム半導体層12の結晶面は、GaN基板11を構成する単結晶GaN(0001)の結晶面に揃えて配列されることが好ましい。
酸化ガリウム半導体層12が、a軸の格子定数が0.28nm以上0.34nm以下のガリウム酸化物の結晶を50体積%以上含むガリウム酸化膜であることを満たさない場合は、酸化ガリウム半導体層12の欠陥は大きくなり、さらに酸化ガリウム半導体層12の表面の粗さも大きなものになる。
また、酸化ガリウム半導体層12が、a軸の格子定数が0.28nm以上0.34nm以下の六方晶、立方晶の少なくとも何れか1の酸化ガリウムを50体積%以上含むガリウム酸化膜であることを満たさない場合は、酸化ガリウム半導体層12の欠陥は大きくなり、トラップサイトも多数発生し、さらに酸化ガリウム半導体層12の表面の粗さも大きなものになる。
また、ガリウム酸化物結晶膜12がε―Ga23またはε―Ga23とγ―Ga23を含むこと、およびε―Ga23またはε―Ga23とγ―Ga23を上で示した比率で含むこと、を満たさない場合は、酸化ガリウム半導体層12の欠陥は大きくなり、トラップサイトも多数発生し、さらに酸化ガリウム半導体層12の表面の粗さも大きなものになる。
ここで、酸化ガリウム半導体層12の膜厚は2nm以上30nm以下が好ましく、より好ましくは5nm以上30nm以下が好ましい。なお、ε―Ga23およびγ―Ga23は準安定のガリウム酸化膜と位置づけられているガリウム酸化膜の結晶構造体である。
また、酸化ガリウム半導体層12の表面粗さは、RMS(Root Mean Square)で表して0nm以上0.5nm以下が好ましく、より好ましくは0nm以上0.2nm以下が好ましい。酸化ガリウム半導体層12の表面粗さがこの範囲にあると、キャリアの散乱が少なくなり、高いキャリア移動度を得ることが可能になる。
酸化ガリウム半導体層12は、GaN基板11の酸化形成層でn型のドーパントが引き継がれて形成されるため、酸化ガリウム半導体層12にはGaN基板11と同種のドーパントが存在する。かつ、ドーパントとして活性であるため、酸化ガリウム半導体層12はn型半導体として機能する。また、酸化ガリウム半導体層12には微量の窒素(N)や炭素(C)も取り込まれる。
ここで、n型のドーパントを酸化ガリウム半導体層12に注入してドーパント量の調整を行ってもよい。そのドーパントとしては、シリコン(Si)、ゲルマニウム(Ge)、錫(Sn)、弗素(F)、塩素(Cl)の群から選ばれる少なくとも1以上を挙げることができる。このドーパントの注入方法としては、イオン注入法、不純物拡散法などを挙げることができる。
ゲート絶縁膜13としては、Al23,SiO2、SiN、SiON、Ta23、HfO2、HfSiOxなどを、その形成方法としてはALD法、PE-ALD法、スパッタリング法、CVD法などを挙げることができる。ここで、ゲート絶縁膜13は単層膜でも二層膜でも多層膜でもよい。
ゲート電極14は、酸化ガリウム半導体層12にゲート絶縁膜13を介して設けられた電極であり、その材料としては、アルミニウム(Al)、チタン(Ti)、タングステン(W)、白金(Pt)、金(Au)、銀(Ag)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、ニッケル(Ni)、錫(Sn)、亜鉛(Zn)、多結晶シリコン(poly-Si)からなる群から選択された少なくとも1つ、およびこれらの群から選択された少なくとも1つを含む合金、これらの群から選択された少なくとも1つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。また、これらの積層膜でもよい。
この電極材料の被着方法としては、蒸着法、スパッタリング法、CVD法などを挙げることができる。これらの中から、MISFETのゲート電極としての仕事関数、抵抗率、製造プロセス工程での耐熱性、汚染および加工性を鑑みて最適な材料が選択される。
次に、実施の形態1による半導体装置の製造工程を、製造工程を示すフローチャート図である図5と製造フローを断面概要図で示した図6および図7を参照しながら説明する。
最初に、n型のドーパントを含有するGaN基板11を準備する(図5の工程S11、図6(a))。
GaN基板11は、GaNからなる基板でも、GaNからなる基板やAlGaN基板上にエピタキシャル成長法でGaN単結晶からなる半導体層を形成したものでも構わない。エピタキシャル形成法によりGaN半導体層を形成した場合は、例えば、GaN半導体層の厚さを2μmとすることができる。
n型のドーパントは、GaN基板11を形成する際にGaN基板11に取り込まれて含有するようにしてもよいし、GaN基板11を作製後にイオン注入法や不純物拡散法によって含有するようにしてもよい。
ドーパントとしては、Si、Ge、Oの群から選ばれる少なくとも1以上を挙げることができる。ドーパントの量としては5×1015/cm3以上5×1019/cm3以下が好ましい。
次に、GaN基板11の主面上に酸化ガリウム半導体層12を形成する(工程S12、図6(b))。
ここで、酸化ガリウム半導体層12は、上述のa軸の格子定数が0.28nm以上0.34nm以下の酸化ガリウムの結晶を含む膜、好ましくは、a軸の格子定数が0.28nm以上0.34nm以下の六方晶、立方晶、または六方晶および立方晶の酸化ガリウムを含む膜である。これらの酸化ガリウムの量は多いほど好ましく、これらの酸化ガリウムからなる膜が好ましい。a軸の格子定数が0.28nm以上0.34nm以下の六方晶の例としては、ε-Ga23を、a軸の格子定数が0.28nm以上0.34nm以下の立方晶の例としては、γ-Ga23を挙げることができる。
一般に、酸化ガリウムの結晶はβ構造が安定構造で、ε構造やγ構造は準安定構造とされているが、GaN基板11上に形成されたε構造やγ構造の酸化ガリウム結晶は、GaNの影響を受けて、半導体層として好適な欠陥もトラップサイトも少なく、かつ表面が平滑で粗さの少ないものとなる。また、通常使用の使用環境では経時変化も少ないものとなる。
酸化ガリウム半導体層12を形成する第1の方法は、GaN基板11の表面を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも1つの化学溶液によって酸化させる方法である。
この酸化方法としては、SC1(Standard Cleaning solution 1)(NH4OH(アンモニア水)-H22(過酸化水素)-H2O(水))、SC2(Standard Cleaning solution 2)(HCl(塩酸)-H22-H2O)、SPM(Sulfuric acid hydrogen Peroxide Mixture)(H2SO4(硫酸)-H22-H2O)、バッファードフッ酸溶液(Buffered Hydrogen Fluoride:BHF)など通常は洗浄として用いられる方法を挙げることができる。バッファードフッ酸溶液は通常酸化膜を除去する方法として知られているが、除去とともに生成される酸化膜は、酸化ガリウム半導体層12として好適な膜となる。
この第1の方法によると、酸化ガリウム半導体層12の結晶面(酸化ガリウムの結晶面)はGaN基板11表面の結晶面に揃えて配列される。このため、トラップの少ない良質な酸化ガリウム半導体層12を形成する上で第1の方法は特に好ましい。
なお、この第1の方法に際し、光照射を併用してもよい(Photo-Elctrochemical Oxidation)。例えば、水酸化カリウム、リン酸、グリコール、等の化学溶液にGaN基板11を浸し、GaN基板11の表面に波長280nm以上380nm未満の紫外線(UV)光や波長190nm以上280nm未満の遠視外光(DUV)を照射することによって、GaN基板11の表面を酸化させて酸化ガリウム半導体層12を形成してもよい。
また、第1の方法は、常温か加熱処理が加わっても280℃以下の処理であるため、熱酸化処理に比べて熱負荷が少ないという特徴がある。大きな熱負荷が加わると、ドーパントのプロファイルが変化する、応力が発生するなどの問題を生じやすい。
酸化ガリウム半導体層12を形成する第2の方法は、GaN基板11の表面を、500℃以下の雰囲気においてプラズマ酸化処理することによって酸化させて酸化膜を形成する方法である。また、GaN基板11の表面を、500℃以下の雰囲気においてオゾン酸化処理することによって酸化させて、酸化膜を形成してもよい。
酸化ガリウム半導体層12を形成する第3の方法は、GaN基板11の表面上に、700℃以下の雰囲気において電子ビーム蒸着法および/または分子線エピタキシー(Molecular Beam Epitaxy:MBE)法によって酸化膜を堆積させる方法である。また、GaN基板11の表面上に、870℃以下の雰囲気において化学的気相成長(Chemical Vapor Deposition:CVD)法によって酸化膜を堆積させる方法でもよい。また、GaN基板11の表面上に、700℃以下の雰囲気においてハイドライド気相成長(Hydride Vapor Phase Epitaxy:HVPE)法によって酸化膜を堆積させる方法でもよい。また、GaN基板11の表面上に、500℃以下の雰囲気において原子層堆積(Atomic Layer Deposition:ALD)法によって酸化膜を堆積させる方法でもよい。また、GaN基板11の表面上に、500℃以下の雰囲気においてスパッタリング法によって酸化ガリウムを堆積させ、その後アニールを行って酸化膜を堆積させる方法でもよい。
ここで、この際、n型のドーパントを注入するのが好ましい。n型のドーパントとしては、Si、Ge、Sn、F、Clの群から選ばれる少なくとも1以上を挙げることができる。ドーパントの注入方法としては、堆積時に上記のドーパント元素を添加する方法、堆積後にイオン注入を行う方法、不純物拡散を行う方法、これらの組み合わせを行う方法などを挙げることができる。
なお、これらの酸化ガリウム半導体層12の形成において酸素リッチな条件で成膜すると、ε構造の酸化ガリウムおよび/またはγ構造の酸化ガリウムが形成される。
酸化ガリウム半導体層12を形成する第4の方法は、GaN基板11の表面上に、500℃以上750℃以下の熱処理により酸化ガリウムを形成し、その後エッチングを行ってこの酸化ガリウムの厚さを10nm以下にして、酸化ガリウム半導体層12を形成する方法である。
その後、ゲート絶縁膜13aを形成する(工程S13、図6(c))。
ゲート絶縁膜13aとしては、例えばSiOx、SiON、SOG、ポリイミドを挙げることができる。その形成法としては、例えばCVD法、スパッタリング法、塗布形成法を挙げることができる。ここで、ゲート絶縁膜13aは単層膜でも2層膜でも多層膜でもよい。
その後、ゲート絶縁膜13aの上にゲート電極14を形成し、ゲート電極が形成された半導体装置1010を得る(工程S14、図6(d))。
ゲート電極14は、ゲート電極を構成するゲート材料(メタル)をゲート絶縁膜13の全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。この方法は、ゲート電極加工精度が高いという特徴がある。
ゲート電極14の材料としては、Al、Ti、W、Pt、Au、Ag、Ru、Rh、Pd、Ni、Sn、Zn、poly-Siからなる群から選択された少なくとも1つ、およびこれらの群から選択された少なくとも1つを含む合金、これらの群から選択された少なくとも1つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。
ここで、ゲート電極14の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、CVD法などがある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、CVD法などによりゲート材料を堆積させ、フォトレジスト層を剥離することによりゲート電極14を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ゲート電極14を形成する場所を開口部とした層間膜をゲート絶縁膜13の上に形成し、ゲート電極材料を堆積させた後、CMP(Chemical Mechanical Polishinng)法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでゲート電極14を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
その後、ソース電極16およびドレイン電極17を形成して(工程S15)、半導体装置1011を作製する(工程S16)。
ソース電極16およびドレイン電極17の形成方法としては下記の方法がある。
最初に、絶縁膜15aをゲート絶縁膜13およびゲート電極14の上に形成(図7(a))した後、リソグラフィとエッチングによりソース電極16およびドレイン電極17形成用の開口18が形成された絶縁膜7、ゲート絶縁膜13とする(図7(b))。その後、開口部にメタルを形成してドレイン電極16およびソース電極17を形成して半導体装置1011を得る(図7(c))。
ここで、絶縁膜15aとしては、例えばシリコン酸化膜、TEOS(Tetra-ethoxy silane)膜、SOG(Spin on Glass)膜、リンガラス膜、ポリイミド膜を挙げることができる。
また、ソース電極16およびドレイン電極17と酸化ガリウム半導体層12との電気的接触においては、オーミック接触が好ましい。ソース電極16およびドレイン電極17は、Ti(チタン)およびAl(アルミニウム)の積層体であってよいが、これに限るものではない。ソース電極16およびドレイン電極17としては、Al、Tiのほか、W、Pt、Au、Ag、Ru、Rh、Pd、Ni、Sn、Zn、poly-Siからなる群から選択された少なくとも1つから形成されていてもよい。また、これらの金属のほか、これらの群から選択された少なくとも1つを含む合金、これらの群から選択された少なくとも1つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
ソース電極16およびドレイン電極17材料の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、CVD法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、CVD法などによりソース電極16およびドレイン電極17材料を堆積させ、フォトレジスト層を剥離することによりソース電極16およびドレイン電極17を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
第1の実施の形態の製造方法による半導体装置(MISFET)1011は、キャリアの散乱が抑制されて高い移動度をもつ半導体装置となる。また、酸化ガリウム半導体層12は4.8~5.0eVとバンドギャップが広くて絶縁耐圧が優れるので高パワー用途に適する。さらに、半導体層の欠陥が少なく、トラップ準位も少ない。
<実施の形態2>
実施の形態2では、製造工程を示すフローチャート図である図8と製造フローを断面概要図で示した図9から図11を参照して、高周波用途に好適な半導体装置(MISFET)1013の製造方法について説明する。
最初に、実施の形態1と同様にして、n型の窒化ガリウム半導体層を少なくともその表面に有するGaN基板(窒化ガリウム結晶基板)11を準備し(図8の工程S21、図9(a))、GaN基板11上に第1の酸化ガリウム半導体層12を形成する(工程S22、図9(b))。
第1の酸化ガリウム半導体層12は、実施の形態1と同様に、GaN基板11の酸化形成層でn型のドーパントが引き継がれて形成されるためn型のドーパントを含み、かつそのドーパントが活性なためn型の半導体層となる。
ここで、n型のドーパントとしては、Si、Ge、Sn、F、Clの群から選ばれる少なくとも1以上を挙げることができる。
第1の酸化ガリウム半導体層12の厚さは、2nm以上30nm以下が好ましく、より好ましくは5nm以上30nm以下が好ましい。厚さが30nmを超えると結晶が乱れやすく欠陥が発生しやすくなる。また、厚さが2nm未満では、MISFETの半導体層としての電気的特性機能が低下しやすくなる。
GaN基板11の主表面がCMPによる研磨などにより十分平滑である場合、第1の酸化ガリウム半導体層12とGaN基板11との界面の粗さは十分小さく、その粗さを0.2nm(RSM)とすることが可能になる。
次に、第1の酸化ガリウム半導体層12の上に、HVPEなどのエピタキシャル成長法により、エピタキシャルGa23膜21a(酸化ガリウム層)を形成する(工程S23、図9(c))。エピタキシャル形成法としては、HVPEのほか、実施の形態1で述べた第2および第3の方法を用いてもよい。
ここで、エピタキシャルGa23膜21aの厚さは、3nm以上200nm以下が好ましい。厚さが3nmを下回ると、後述するように、第1の酸化ガリウム半導体層12とのドーパントの濃度差をつけるのが難しくなり、厚さが200nmを超えると欠陥の少ない膜を形成するのが困難になる。
その後、エピタキシャルGa23膜21aにイオン注入22などによりn型のドーパントを注入して、Ga23膜21aを第2の酸化ガリウム半導体層であるドープドGa23膜21に変える(工程S24、図9(d))。
ここで、注入するn型のドーパントとしては、Si、Ge、Sn、F、Clの群から選ばれる少なくとも1以上を挙げることができる。このn型のドーパントは第1の酸化ガリウム半導体層12のドーパントと同じ元素でもよいし、元素を変えてもよい。
なお、エピタキシャルGa23膜21aに注入するドーパントの量は、第1の酸化ガリウム半導体層12に含有されているドーパントの量と変えておくことが好ましい。
また、エピタキシャルGa23膜21aにドーパントを注入した後に熱処理を行って、ドーパントを活性化するのが好ましい。
しかる後、ドープドGa23膜21の上に剛性を有する基体23を形成する(工程S25、図10(a))。基体23の形成方法としては、貼り付け法、CVD法、スパッタリング法などを挙げることができる。
基体23としては、Si基板、GaAs基板、GaN基板、AlGaN基板、InP基板、サファイア基板、合成石英ガラス、ホウケイ酸ガラス、ソーダライムガラスなどのガラス基板、アルミナ、窒化ケイ素などのセラミックス基板、アクリル、ポリスチレン(PS)、ポリプロピレン(PP)、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)などの有機材料基板、アルミニウム、鉄、ステンレス、銅などの金属基板を挙げることができる。
引き続いて、GaN基板11を除去する(工程S26、図10(b))。GaN基板11の除去法方法としては、CMPなどによる研磨法、ドライエッチング法、ウェットエッチング法、およびそれらの組み合わせを挙げることができる。この除去の際に、露出する第1の酸化ガリウム半導体層12の表面を荒らさないようにすることが肝要で、このため、除去の最終段階では研磨あるいはウェットエッチングを行うことが好ましい。
その後、ゲート絶縁膜13aを形成する(工程S27、図10(c))。
ゲート絶縁膜13aとしては、実施の形態1と同様に、例えばSiOx、SiON、SOG、ポリイミドを挙げることができる。その形成法としては、例えばCVD法、スパッタリング法、塗布形成法を挙げることができる。ここで、ゲート絶縁膜13aは単層膜でも2層膜でも多層膜でもよい。
その後、ゲート絶縁膜13aの上にゲート電極14を形成し(工程S28)、ゲート電極が形成された半導体装置1012を得る(図10(d))。
ゲート電極14は、ゲート電極を構成するゲート材料(メタル)をゲート絶縁膜13の全面に堆積後、所望のパターンを有するフォトレジスト層をリソグラフィによって形成し、そのフォトレジスト層をエッチングマスクにしてゲート材料をエッチングして形成する。この方法は、ゲート電極加工精度が高いという特徴がある。
ゲート電極14の材料としては、Al、Ti、W、Pt、Au、Ag、Ru、Rh、Pd、Ni、Sn、Zn、poly-Siからなる群から選択された少なくとも1つ、およびこれらの群から選択された少なくとも1つを含む合金、これらの群から選択された少なくとも1つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。
ここで、ゲート電極14の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、CVD法などがある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、CVD法などによりゲート材料を堆積させ、フォトレジスト層を剥離することによりゲート電極14を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
また、ゲート電極14を形成する場所を開口部とした層間膜をゲート絶縁膜13の上に形成し、ゲート電極材料を堆積させた後、CMP(Chemical Mechanical Polishinng)法やエッチバック法などでゲート絶縁材料を層間膜の開口部に埋め込んでゲート電極14を形成してもよい。この方法は、エッチングが難しい電極材料を用いた場合においても、十分精度の高い加工が可能になるとともに、エッチングによる半導体装置へのダメージも入りにくいという特徴がある。
その後、ソース電極16およびドレイン電極17を形成して(工程S29)、半導体装置1013を作製する。
ソース電極16およびドレイン電極17の形成方法としては下記の方法がある。
最初に、絶縁膜15aをゲート絶縁膜13およびゲート電極14の上に形成(図11(a))した後、リソグラフィとエッチングによりソース電極16およびドレイン電極17形成用の開口18が形成された絶縁膜7、ゲート絶縁膜13とする(図11(b))。その後、開口部にメタルを形成してドレイン電極16およびソース電極17を形成して、半導体装置1013を得る(工程S30、図11(c))。
ここで、絶縁膜15aとしては、例えばシリコン酸化膜、TEOS(Tetra-ethoxy silane)膜、SOG(Spin on Glass)膜、リンガラス膜、ポリイミド膜を挙げることができる。
また、ソース電極16およびドレイン電極17と第1の酸化ガリウム半導体層12との電気的接触においては、オーミック接触が好ましい。ソース電極16およびドレイン電極17は、Ti(チタン)およびAl(アルミニウム)の積層体であってよいが、これに限るものではない。ソース電極16およびドレイン電極17としては、Al、Tiのほか、W、Pt、Au、Ag、Ru、Rh、Pd、Ni、Sn、Zn、poly-Siからなる群から選択された少なくとも1つから形成されていてもよい。また、これらの金属のほか、これらの群から選択された少なくとも1つを含む合金、これらの群から選択された少なくとも1つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
ソース電極16およびドレイン電極17材料の堆積方法としては、スパッタリング法、電子線を利用した蒸着法、加熱による蒸着法、CVD法などがある。この方法は、ゲート電極加工精度が高いという特徴がある。
また、リフトオフ用のフォトレジスト層を形成したのち、電子線を利用した蒸着方法、加熱による蒸着法、スパッタリング法、CVD法などによりソース電極16およびドレイン電極17材料を堆積させ、フォトレジスト層を剥離することによりソース電極16およびドレイン電極17を形成してもよい。この方法は、エッチングによる半導体装置へのダメージが入らないという特徴がある。
第2の実施の形態の製造方法による半導体装置(MISFET)1013は、半導体層の界面の平滑性が高く、キャリアの散乱が少ないので高い移動度が得られる。特にキャリア移動度特性を主に決めるゲート電極側の半導体層である第1の酸化ガリウム半導体層12の界面は、極めて平滑で粗さが少ないため高い移動度が得られる。
また、ゲート電極側の半導体層である第1の酸化ガリウム半導体層12は欠陥やトラップ準位も少ない。
さらに、半導体装置1013の半導体層は、第1の酸化ガリウム半導体層12と第2の酸化ガリウム半導体層であるドープドGa23膜21からなるため、2段階にドーパントの量を厚さ方向に変えることができ、キャリア移動の制御、漏れ電流の制御が容易になる。
加えて、第1の酸化ガリウム半導体層12および第2の酸化ガリウム半導体層21は4.8~5.0eVとバンドギャップが広くて絶縁耐圧が優れるので高パワー用途に適する。
これらのことから、実施の形態2の半導体装置1013は高パワー用途に好適で、かつ高いキャリア移動度をもつ半導体装置である。
以下、本発明の実施例について説明する。当然ながら、本発明はこのような特定の形式に限定されるものではなく、本発明の技術的範囲は特許請求の範囲により規定されるものである。
(実施例1)
実施例1ではガリウム窒化物半導体基板(GaN基板)上に形成される酸化ガリウムについて述べる。
まず、HVPE法で作製したc-planeのGaN(0001)基板を準備し、そのGaN基板の主表面をCMP(Chemical Mechanical Polishing)によって研磨した。GaN基板の厚さは330μmで、フリースタンディングであり、その結晶転移密度は106/cm2台で、キャリア密度は1.4×1018/cm3である。ここで、このGaNはウルツ鉱構造の単結晶である。
そして、このGaN基板を超音波浴槽中でアセトンおよびエタノールにより有機洗浄し、その後、硫酸と過酸化水素水を体積比で1:1の比率で混合させた混合液を用いて洗浄を行ってGaN基板の表面に酸化膜を形成した。
次に、室温23℃のクリンルーム中に1日放置した時点でのGaN(0001)基板上1に形成された酸化膜の状態を、断面TEMおよびそのデータを基にしたFFT(Fast Fourier Transform)解析により調べた。FFT解析により、結晶の格子整合性が調べられる。断面TEMとしてはJEM-ARM200F(JEOL製)を用い、200kVで観察した。
輪帯暗照明による断面観察結果を図12に示す。同図中の(a)は[1-100]方向の断面観察図であり、(b)は(a)の断面TEM像にFFT信号解析を施した像である。同図中の(c)は[1-210]方向の断面観察図であり、(d)は(c)の断面TEM像にFFT信号解析を施した像である。図12(b)および(d)の白線は回折パターンを示す。その白線が一直線上にあると基板の結晶とその上に形成された膜の結晶格子が格子整合されていることになる。
観察の結果、白線は一直線上に並んでおり、GaN基板上に形成された膜はGaN基板の結晶と結晶格子が整合し、その結晶面は基板であるGaN(0001)基板の結晶面に揃っていることが確認された。
なお、ここでは、GaN基板上に形成された膜の厚さが約1nmの場合を例示したが、膜の厚さがより厚い場合(例えば3nm)でもその膜の結晶格子は整合し、また結晶面も基板であるGaN(0001)に揃っていることは確認されている。
次に、低速イオン散乱分光を行って、GaN基板上に形成された膜が6回対称性をもつガリウム酸化物であることを確認した。
その後、GaN基板上に形成されたガリウム酸化膜の表面粗さをAFM(Atomic Force Microscope)によって測定した。ここで、AFMとしてはDNF L-trace(SII製)を用い、1μm×1μmの領域を測定した。
その結果を図13に示す。その表面粗さRMS(Root Mean Square)は0.087nmと大変小さいものであることが確認された。
このことから、ガリウム酸化物半導体層界面は極めて平滑で、そこでのキャリアの散乱は小さいものとなる。
以上説明したように、本発明により、高パワーデバイスに好適な、バンドギャップが広く、絶縁耐圧に優れ、キャリア移動度の高い半導体装置およびその製造方法が提供される。
絶縁耐圧が高く、キャリア移動度も高い半導体装置は、高パワー下での高周波デバイスおよびロジックデバイスへの道を開くものであり、産業の発展に大いに寄与するものと考えられる。
11:GaN基板
12:半導体層(第1の酸化ガリウム半導体層)
13:ゲート絶縁膜(絶縁体層)
13a:ゲート絶縁膜(絶縁体層)
14:ゲート電極
15:絶縁膜
15a:絶縁膜
16:ソース電極
17:ドレイン電極
18:開口
21a:エピタキシャルGa23膜(酸化ガリウム層)
21:ドープドGa23膜(第2の酸化ガリウム半導体層)
22:イオン注入
23:基体
1010:半導体装置
1011:半導体装置
1012:半導体装置
1013:半導体装置
2001:酸素原子(O)
2002:ガリウム原子(Ga)
2011:結晶格子
2021:格子定数a1
2022:格子定数a2
2023:格子定数a3

Claims (12)

  1. 酸化ガリウムの結晶を含む半導体層と、ゲート電極と、前記半導体層と前記ゲート電極との間に設けられた絶縁体層とを備え、前記酸化ガリウムの結晶は、a軸の格子定数が0.28nm以上0.34nm以下である 半導体装置の製造方法であって、
    ドーパントを含有する窒化ガリウム結晶基板を準備する基板準備工程と、
    前記窒化ガリウム結晶基板上に酸化ガリウム半導体層を形成する酸化ガリウム半導体層形成工程と、
    前記酸化ガリウム半導体層の上に絶縁体層を形成する絶縁体層形成工程と、
    前記絶縁体層の上にゲート電極を形成するゲート電極形成工程を有する、半導体装置の製造方法。
  2. 酸化ガリウムの結晶を含む半導体層と、ゲート電極と、前記半導体層と前記ゲート電極との間に設けられた絶縁体層とを備え、前記酸化ガリウムの結晶は、a軸の格子定数が0.28nm以上0.34nm以下である 半導体装置の製造方法であって、
    ドーパントを含有する窒化ガリウム結晶基板を準備する基板準備工程と、
    前記窒化ガリウム結晶基板上に第1の酸化ガリウム半導体層を形成する第1の酸化ガリウム半導体層形成工程と、
    前記第1の酸化ガリウム半導体層の上に酸化ガリウム層をエピタキシャル形成する酸化ガリウム形成工程と、
    前記酸化ガリウムにドーパントを注入して第2の酸化ガリウム半導体層を形成するドーパント注入工程と、
    前記第2の酸化ガリウム半導体層の上に剛性を有する基体を被着形成する基体形成工程と、
    前記窒化ガリウム結晶基板を除去する窒化ガリウム結晶基板除去工程と、
    前記第1の酸化ガリウム半導体層の上に絶縁体層を形成する絶縁体層形成工程と、
    前記絶縁体層の上にゲート電極を形成するゲート電極形成工程を有する、半導体装置の製造方法。
  3. 前記窒化ガリウム結晶基板はウルツ鉱構造の単結晶である、請求項1または2記載の半導体装置の製造方法。
  4. 前記酸化ガリウム半導体層および前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、硫酸、過酸化水素水、アンモニア、弗酸、塩酸、硝酸、リン酸、水酸化カリウムからなる群から選択された少なくとも1つを使用して表面処理するステップを含む、請求項1から3の何れか1記載の半導体装置の製造方法。
  5. 前記酸化ガリウム半導体層および前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板を、500℃以下でプラズマ酸化、オゾン酸化の少なくとも何れか1の酸化処理をするステップを含む、請求項1から3の何れか1記載の半導体装置の製造方法。
  6. 前記酸化ガリウム半導体層および前記第1の酸化ガリウム半導体層形成工程は、前記窒化ガリウム結晶基板上に、700℃以下で電子ビーム蒸着、700℃以下でMBE、870℃以下でCVD、700℃以下でHVPE、400℃以下でALD、500℃以下でスパッタリングからなる群から選択された少なくとも1つの方法を使用して酸化物を形成するステップを含む、請求項1から3の何れか1記載の半導体装置の製造方法。
  7. 前記半導体層の表面粗さが0nm以上0.5nm以下である、請求項1から6の何れか1記載の半導体装置の製造方法。
  8. 前記半導体層の表面粗さが0nm以上0.2nm以下である、請求項1から6の何れか1記載の半導体装置の製造方法。
  9. 前記半導体層はn型半導体である、請求項1から8の何れか1記載の半導体装置の製造方法。
  10. 前記半導体層は、Si、Ge、Sn、F、Clの群から選ばれる少なくとも1以上のドーパントを含む、請求項1から9の何れか1記載の半導体装置の製造方法。
  11. 前記絶縁体層が、Al、Si、Hf、Zr、Ta、Ti、Ga、Y、Sc、希土類元素からなる元素の群から選択された少なくとも1つの元素の酸化物、窒化物、または酸窒化物を有する、請求項1から10の何れか1記載の半導体装置の製造方法。
  12. 前記ゲート電極が、Al、Ti、W、Pt、Au、Ag、Ru、Rh、Pd、Ni、Sn、Zn、poly-Siからなる群から選択された少なくとも1つを有する、請求項1から11の何れか1記載の半導体装置の製造方法。
JP2018144690A 2018-08-01 2018-08-01 半導体装置の製造方法 Active JP7162833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018144690A JP7162833B2 (ja) 2018-08-01 2018-08-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018144690A JP7162833B2 (ja) 2018-08-01 2018-08-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020021828A JP2020021828A (ja) 2020-02-06
JP7162833B2 true JP7162833B2 (ja) 2022-10-31

Family

ID=69588847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018144690A Active JP7162833B2 (ja) 2018-08-01 2018-08-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7162833B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7191322B2 (ja) * 2018-12-26 2022-12-19 国立研究開発法人物質・材料研究機構 半導体基板の製造方法
CN115347075B (zh) * 2022-05-13 2024-08-02 北京工业大学 一种通过表面掺杂来提高二维材料kp15电学性能的方法
KR20240165064A (ko) * 2023-05-15 2024-11-22 주성엔지니어링(주) 산화갈륨층의 제조 방법
CN117276352B (zh) * 2023-11-23 2024-02-06 三峡智能工程有限公司 一种晶体管结构及其制备方法、记录媒体和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035842A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
JP2015120620A (ja) 2013-12-24 2015-07-02 株式会社タムラ製作所 Ga2O3系結晶膜の成膜方法、及び結晶積層構造体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035842A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
US20140217469A1 (en) 2011-09-08 2014-08-07 National Institute of Information and Communicatio Technology Ga2O3 SEMICONDUCTOR ELEMENT
JP2015120620A (ja) 2013-12-24 2015-07-02 株式会社タムラ製作所 Ga2O3系結晶膜の成膜方法、及び結晶積層構造体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.Tahara, H.Nishinaka, S.Morimoto and M.Yoshimoto,Stoichiometric control for heteroepitaxial growth of smooth ε-Ga2O3 thin films on c-plane AlN templates by mist chemical vapor deposition,Japanese Journal of Applied Physics,Vol.56,日本,2017年12月31日,078004-1~078004-3

Also Published As

Publication number Publication date
JP2020021828A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
JP7160318B2 (ja) 半導体装置および半導体装置の製造方法
CN110164961B (zh) 结晶性层叠结构体,半导体装置
JP7162833B2 (ja) 半導体装置の製造方法
JP5285942B2 (ja) 半導体ウェハ
CN102576726B (zh) 隧道场效应晶体管及其制造方法
JP7191322B2 (ja) 半導体基板の製造方法
JP5204105B2 (ja) 基板上への単結晶GeNの成長
CN106796889B (zh) 半导体元件及其制造方法
US8680511B2 (en) Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
US11038026B2 (en) Crystalline multilayer structure and semiconductor device
US8476617B2 (en) Graphene-containing semiconductor structures and devices on a silicon carbide substrate having a defined miscut angle
JP7067702B2 (ja) 窒化ガリウム系の半導体装置及びその製造方法
WO2002041378A2 (en) Semiconductor structure and process for fabricating same
JP2019012826A (ja) ガリウム窒化物半導体基板、ガリウム窒化物半導体装置、撮像素子およびそれらの製造方法
US7914619B2 (en) Thick epitaxial silicon by grain reorientation annealing and applications thereof
JP2021044460A (ja) Mis型半導体装置およびその製造方法
TW201001698A (en) Semiconductor substrate, method for manufacturing semiconductor substrate and semiconductor device
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
CN116504636A (zh) 一种铁电场效应晶体管及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221011

R150 Certificate of patent or registration of utility model

Ref document number: 7162833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150