JP7143398B2 - スイッチ制御回路、イグナイタ - Google Patents

Description

スイッチ制御回路、イグナイタに関する。

従来、ガソリン車の点火装置は、点火プラグに接続されるイグニッションコイルを制御するイグナイタを備えている。イグナイタは、イグニッションコイルに接続されるスイッチ素子と、ＥＣＵ（engine control unit）から供給される点火指示信号に応じてスイッチ素子をオンオフ制御する制御回路を有している（例えば、特許文献１参照）。イグナイタは、スイッチ素子をオンオフ制御し、点火プラグに供給する高電圧をイグニッションコイルにて発生させる。

特開２０１６－０９８７７６号公報

ところで、点火プラグにスパーク（火花）が生じない、所謂失火（ミスファイヤ）が生じる場合がある。失火は、エンジンの回転等に影響する虞があるため、失火の状態検出が求められる。

本発明の目的は、失火状態を検出可能なスイッチ制御回路、イグナイタを提供することにある。

本開示の一態様であるスイッチ制御回路は、イグニッションコイルの一次コイルに接続されるスイッチ素子を点火信号に応じて制御するスイッチ制御回路であって、前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間に接続された保護素子と、を含み、前記トランジスタを制御するゲート端子の電圧又は前記トランジスタのコレクタ電流に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備えた。

また、本開示の別の一態様であるイグナイタは、イグニッションコイルの一次コイルと接続されるスイッチ素子と、点火信号に応じて前記スイッチ素子を制御するスイッチ制御回路と、を備え、前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間に接続された保護素子と、を含み、前記スイッチ制御回路は、前記トランジスタを制御するゲート端子の電圧又は前記トランジスタのコレクタ電流に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備えた。

また、本開示の別の一態様であるスイッチ制御回路は、イグニッションコイルの一次コイルに接続されるスイッチ素子を点火信号に応じて制御するスイッチ制御回路であって、前記スイッチ素子は、トランジスタと、前記一次コイルに接続される端子と前記トランジスタの制御端子との間に接続された保護素子と、を含み、前記トランジスタのコレクタ電圧に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備えた。

また、本開示の別の一態様であるイグナイタは、イグニッションコイルの一次コイルと接続されるスイッチ素子と、点火信号に応じて前記スイッチ素子を制御するスイッチ制御回路と、を備え、前記スイッチ素子は、トランジスタと、前記一次コイルに接続される端子と前記トランジスタの制御端子との間に接続された保護素子と、を含み、前記スイッチ制御回路は、前記トランジスタのコレクタ電圧に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備えた。

本開示の一態様によれば、失火状態を検出できる。

第一実施形態の点火装置の概略ブロック回路図。 第一実施形態のスイッチ制御回路の概略ブロック回路図。 失火検出回路の動作を示す波形図。 正常点火におけるイグナイタの各部の電圧を示す波形図。 失火時におけるイグナイタの各部の電圧を示す波形図。 スイッチ制御回路の動作を示す波形図。 点火装置の概略構成図。 イグナイタの外観の一例を示す概略平面図。 イグナイタの外観の一例を示す概略側面図。 イグナイタの内部構成の一例を示す概略平面図。 スイッチ素子の概略平面図。 スイッチ素子の概略断面図。 スイッチ素子の概略断面図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例のスイッチ制御回路の動作を示す波形図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例のスイッチ制御回路の動作を示す波形図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例の点火装置の概略ブロック回路図。 第二実施形態の点火装置の概略ブロック回路図。 第二実施形態のスイッチ制御回路の概略ブロック回路図。 正常点火におけるイグナイタの各部の電圧を示す波形図。 失火時におけるイグナイタの各部の電圧を示す波形図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例の点火装置の概略ブロック回路図。 第三実施形態の点火装置を示す概略ブロック回路図。 第三実施形態のスイッチ制御回路を示す概略ブロック回路図。 正常点火におけるイグナイタの各部の電圧を示す波形図。 失火時におけるイグナイタの各部の電圧を示す波形図。 スイッチ制御回路の動作を示す波形図。 イグナイタの内部構成の一例を示す概略平面図。 抵抗素子の説明図。 変形例のイグナイタの内部構成の一例を示す概略平面図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例のスイッチ制御回路の動作を示す波形図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例のスイッチ制御回路の動作を示す波形図。 変形例のスイッチ制御回路の概略ブロック回路図。 変形例の点火装置の概略ブロック回路図。 第四実施形態の点火装置を示す概略ブロック回路図。 イグナイタの内部構成の一例を示す概略平面図。 スイッチ制御回路の機能ＩＣのレイアウトの一例を示す概略平面図。 保護素子の概略平面図。 保護回路の概略構成を示す断面図。 保護回路の等価回路図。 ＮＭＯＳＦＥＴの概略断面図。 ずれの生じたＮＭＯＳＦＥＴの概略断面図。 ＮＭＯＳＦＥＴを用いた保護素子の形成方法を示す説明図。 ＰＭＯＳＦＥＴを用いた保護素子の形成方法を示す説明図。 第四実施形態の変形例の点火装置を示す概略ブロック回路図。 保護回路の保護素子を示す概略断面図。 保護回路の等価回路図。 変形例の点火装置の概略ブロック回路図。

以下、各実施形態及び変形例について図面を参照して説明する。以下に示す各実施形態及び変形例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態及び変形例は、種々の変更を加えることができる。

本明細書において、「部材Ａが部材Ｂと接続された状態」とは、部材Ａと部材Ｂとが物理的に直接的に接続される場合、並びに、部材Ａ及び部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。

同様に、「部材Ｃが部材Ａと部材Ｂとの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃとが直接的に接続される場合、並びに、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃとが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合を含む。

（第一実施形態）
以下、第一実施形態を説明する。
図１及び図５に示すように、点火装置１は、イグニッションコイル２、ダイオード３（図１参照），イグナイタ４を備える。イグニッションコイル２は、一次コイル２ａ、二次コイル２ｂを備えている。一次コイル２ａの第１端子はバッテリ５及びダイオード３のカソードに接続され、一次コイル２ａの第２端子はイグナイタ４の出力端子に接続されている。二次コイル２ｂの第１端子はダイオード３のアノードに接続され、二次コイル２ｂの第２端子は点火プラグ６に接続されている。

イグナイタ４はスイッチ制御回路１１とスイッチ素子１２を有し、ＥＣＵ７から供給される点火指示信号ＩＧＴに基づいて、スイッチ素子１２をオンオフ制御する。点火指示信号ＩＧＴに基づいてスイッチ素子１２がオンすると、イグニッションコイル２の一次コイル２ａにバッテリ電圧ＶＢＡＴが印加され、一次コイル２ａに流れる電流Ｉ１が時間とともに増大する。点火指示信号ＩＧＴに基づいてスイッチ素子１２がオフすると、一次コイル２ａの電流Ｉ１が遮断される。このとき、一次コイル２ａには、電流Ｉ１の時間微分に比例した一次電圧Ｖ１が発生する。そして、二次コイル２ｂには、一次電圧Ｖ１に巻線比を乗じた二次電圧Ｖ２が発生する。このように発生した二次電圧Ｖ２により点火プラグ６にスパーク（火花）を生じさせる。

図１に示すように、イグナイタ４は、バッテリ５からバッテリ電圧ＶＢＡＴが供給される高電位側電源端子Ｔ１と、イグニッションコイル２の一次コイル２ａに接続される出力端子Ｔ６を有している。また、イグナイタ４は、ＥＣＵ７に接続される入力端子Ｔ５、信号出力端子Ｔ４、低電位側電源端子Ｔ２を有している。

信号入力端子Ｔ５には、ＥＣＵ７から点火指示信号ＩＧＴが入力される。イグナイタ４は、信号出力端子Ｔ４から点火確認信号ＩＧＦを出力する。
イグナイタ４は、スイッチ制御回路１１、スイッチ素子１２、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。

抵抗Ｒ１の第１端子は高電位側電源端子Ｔ１に接続され、抵抗Ｒ１の第２端子はスイッチ制御回路１１の高電位側電源端子Ｐ１に接続されている。コンデンサＣ１の第１端子は高電位側電源端子Ｔ１と低電位側電源端子Ｔ２との間に接続されている。コンデンサＣ２は、抵抗Ｒ１の第２端子と低電位側電源端子Ｔ２との間に接続されている。バッテリ電圧ＶＢＡＴは、抵抗Ｒ１を介して高電位電源電圧ＶＤＤとしてスイッチ制御回路１１に供給される。スイッチ制御回路１１は、高電位電源電圧ＶＤＤに基づいて動作する。抵抗Ｒ１は、例えばバッテリ電圧ＶＢＡＴに重畳するサージ電圧を低減し、スイッチ制御回路１１に対するストレスを緩和する。コンデンサＣ１は、例えば、バッテリ電圧ＶＢＡＴに重畳するノイズ（例えば、スパイクノイズ）を低減し、高電位電源電圧ＶＤＤを安定化する。コンデンサＣ２は、例えば、高電位電源電圧ＶＤＤを安定化するバイパスコンデンサとして機能する。

スイッチ制御回路１１は、入力端子Ｔ５を介して点火指示信号ＩＧＴが入力される入力端子Ｐ５、点火確認信号ＩＧＦを出力する信号出力端子Ｐ４を有している。また、スイッチ制御回路１１は、スイッチ素子１２に接続される出力端子Ｐ６、抵抗Ｒ２の両端子に接続される入力端子Ｐ７，Ｐ８、低電位側電源端子Ｔ２に接続される低電位側電源端子Ｐ２を有している。

スイッチ制御回路１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、状態検出回路２６、過電流保護回路（電流検出回路）２７、信号出力回路２８を有している。

低電圧保護回路(BUVP:Battery Under Voltage Protection)２１は、駆動電圧ＶＤＤと所定のしきい値電圧とを比較し、比較結果に応じたレベルの検出信号Ｋ１を出力する。低電圧保護回路２１のしきい値電圧は、例えば、スイッチ制御回路１１が動作可能な電圧範囲のうちの下限の電圧に応じて設定される。過電圧保護回路(BOVP:Battery Over Voltage Protection)２２は、駆動電圧と所定のしきい値電圧とを比較し、比較結果に応じたレベルの検出信号Ｋ２を出力する。過電圧保護回路２２のしきい値電圧は、例えば、スイッチ制御回路１１が動作可能な電圧範囲のうちの上限の電圧に応じて設定される。

信号検出回路(Signal Detector)２３は、フィルタ回路やコンパレータを含んで構成される。信号検出回路２３は、ＥＣＵ７からの点火指示信号ＩＧＴを検出し、受信信号Ｓｄｅｔを出力する。過通電保護回路(Over duty Protection)２４は、信号検出回路２３の受信信号Ｓｄｅｔ、低電圧保護回路２１の検出信号Ｋ１、過電圧保護回路２２の検出信号Ｋ２に基づいて、ゲートドライバ２５に供給する制御信号Ｓ１を生成する。また、過通電保護回路２４は、受信信号Ｓｄｅｔに基づいて、スイッチ素子１２が所定の通電保護時間にわたりオンしないように、制御信号Ｓ１を生成する。

ゲートドライバ(Gate Drive)２５は、制御信号Ｓ１に基づいて、スイッチ素子１２をオンオフするゲート信号Ｓｇを出力する。スイッチ素子１２は、トランジスタ３１を含む１つの半導体チップとして構成されている。トランジスタ３１は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)である。トランジスタ３１の各端子（Ｃ，Ｇ，Ｅ）を半導体チップ、つまりスイッチ素子１２の端子として説明することがある。

ゲートドライバ２５から出力されるゲート信号Ｓｇは、出力端子Ｐ６を介してスイッチ素子１２のゲート端子Ｇに供給される。過電流保護回路(Over Current Protection)２７は、スイッチ素子１２のエミッタ端子Ｅと抵抗Ｒ２との間のノードの検出電圧（エミッタ電圧Ｖｅ）に基づいてスイッチ素子１２のコレクタ電流Ｉｃ（エミッタ電流Ｉｅ）の状態を検出し、その検出結果に応じた検出信号ＣＥを生成する。ゲートドライバ２５は、この検出信号ＣＥに基づいてゲート信号Ｓｇの電圧Ｖｓｇのレベルを低下させる。これにより、コレクタ電流Ｉｃを上限値以下に制限する。

状態検出回路(Ignition Status Detector)２６は、スイッチ素子１２のトランジスタ３１を制御するゲート端子Ｇの電圧を検出電圧とし、その検出電圧に応じた検出信号ＦＥを出力する。ゲート端子Ｇには、ゲートドライバ２５からゲート信号Ｓｇが供給される。従って、状態検出回路２６は、ゲート信号Ｓｇの電圧（ゲート電圧Ｖｓｇ）を検出電圧とし、その検出電圧に基づいて、点火プラグ６の点火状態を検出し、検出信号ＦＥを出力する。例えば、状態検出回路２６は、点火プラグ６にスパーク（火花）が生じた、つまり正常に点火した正常状態の場合、ハイレベルの検出信号ＦＥを出力し、点火プラグ６にスパーク（火花）が生じない、つまり正常に点火しない失火状態の場合、ローレベルの検出信号ＦＥを出力する。

信号出力回路(Output logic)２８は、過電流保護回路２７の検出信号ＣＥを含む各種信号と、状態検出回路２６の検出信号ＦＥを合成して点火確認信号ＩＧＦを生成し、その点火確認信号ＩＧＦを出力する。点火確認信号ＩＧＦは、スイッチ制御回路１１の信号出力端子Ｐ４とイグナイタ４の信号出力端子Ｔ４を介してＥＣＵ７に供給される。

スイッチ素子１２は、トランジスタ３１、保護素子３２を備え、高耐圧プロセスで製造される１つの半導体基板に集積化されている。
保護素子３２は、過電圧保護を目的として、パワートランジスタのゲート－コレクタ間に設けられる。保護素子３２は、例えば、トランジスタ３１のゲート－コレクタ間に逆直列接続されたダイオードを含む。ダイオードは、例えばツェナーダイオードである。トランジスタ３１をオフしてイグニッションコイル２の一次コイル２ａに流れる一次電流Ｉ１を遮断したとき、その一次コイル２ａの逆起電力により、スイッチ素子１２のコレクタ端子Ｃに高い電圧が発生する。保護素子３２は、トランジスタ３１のゲート－コレクタ間に、保護素子３２のクランプ電圧以上の電圧が印加されたとき、トランジスタ３１をオンさせ、イグニッションコイル２の一次コイル２ａに蓄積されたエネルギーを逃がし、トランジスタ３１を保護する。この保護素子３２は、トランジスタ３１のアバランシェ耐量を向上する。

なお、スイッチ素子１２を、トランジスタ３１のゲート－エミッタ間に接続される保護素子を含む構成としてもよい。この保護素子は、過電圧保護を目的とし、トランジスタ３１のゲート－エミッタ間に逆直列接続されたダイオード（例えば、ツェナーダイオード）を含み、ゲート－エミッタ間の過電圧（例えば、サージノイズ等）を、所定電圧にクランプする。

スイッチ素子１２のエミッタ端子Ｅは、抵抗Ｒ２を介して低電位側電源端子Ｔ２に接続されている。
図２Ａに示すように、ゲートドライバ２５は、駆動電圧ＶＤＤを伝達する配線（以下、電源配線）ＶＤＤと低電位電圧ＡＧＮＤを伝達する配線（以下、グランド配線）ＡＧＮＤとの間に直列接続されたトランジスタＭ１，Ｍ２を有している。トランジスタＭ１は例えばＰＭＯＳＦＥＴ（P-channel Metal Oxide Semiconductor Field Effect Transistor）であり、トランジスタＭ２は例えばＮＭＯＳＦＥＴ（N-channel MOSFET）である。トランジスタＭ１とトランジスタＭ２との間のノードＮ１は抵抗Ｒ１１を介して出力端子Ｐ６に接続されている。

状態検出回路２６は、コンパレータ４１，４２、電流源４３，４４、コンデンサＣ１１、コンパレータ４５を有している。
コンパレータ４１，４２の反転入力端子にはゲート信号Ｓｇ（ゲート電圧Ｖｓｇ）が供給される。コンパレータ４１の非反転入力端子には基準電圧Ｖｒｅｆ１が供給され、コンパレータ４１の非反転入力端子には基準電圧Ｖｒｅｆ２が供給されている。基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、電圧Ｖｓｇの変化に応じて設定されている。コンパレータ４１は、ゲート電圧Ｖｓｇと基準電圧Ｖｒｅｆ１とを比較し、比較結果に応じたレベルの信号Ｓ１１を出力する。コンパレータ４２は、電圧Ｖｓｇと基準電圧Ｖｒｅｆ２とを比較し、比較結果に応じたレベルの信号Ｓ１２を出力する。

電流源４３の第１端子は電源配線ＶＤＤに接続され、駆動電圧ＶＤＤが供給される。電流源４３は「第１電流源」に相当する。電流源４３の第２端子はコンデンサＣ１１の第１端子に接続され、コンデンサＣ１１の第２端子はグランド配線ＡＧＮＤに接続されている。電流源４４は、コンデンサＣ１１に並列に接続されている。電流源４３は、コンパレータ４１の出力信号Ｓ１１に応答して活性化又は非活性化する。活性化した電流源４３は、所定の電流Ｉ１１を流す。この電流Ｉ１１により、コンデンサＣ１１に電荷が蓄積され、コンデンサＣ１１の第１端子における電圧Ｖ１１が上昇する。

電流源４４は、コンパレータ４２の出力信号Ｓ１２に応答して活性化又は非活性化する。電流源４４は「第２電流源」に相当する。活性化した電流源４４は、所定の電流Ｉ１２を流す。この電流Ｉ１２により、コンデンサＣ１１の電荷が放電され、コンデンサＣ１１の第１端子における電圧Ｖ１１が下降する。コンデンサＣ１１の第１端子はコンパレータ４５の非反転入力端子に接続され、コンパレータ４５の反転入力端子には基準電圧Ｖｒｅｆ３が供給されている。コンパレータ４５は、コンデンサＣ１１の第１端子における電圧Ｖ１１と基準電圧Ｖｒｅｆ３とを比較し、比較結果に応じた検出信号ＦＥを出力する。

信号出力回路２８には、コンパレータ４５から出力される検出信号ＦＥ、図１に示す過電流保護回路２７から出力される検出信号ＣＥが入力される。また、信号出力回路２８には、発振部（ＯＳＣ）２９から所定周波数のクロック信号ＣＬＫが供給される。クロック信号ＣＬＫは、例えばシステムクロックや、システムクロックを分周した信号であり、上述の点火制御信号の受信等に用いられる。信号出力回路２８は、クロック信号ＣＬＫに基づいて動作し、検出信号ＣＥ，ＦＥを合成した点火確認信号ＩＧＦを出力する。

図３Ａ及び図３Ｂは、スイッチ素子１２（トランジスタ３１）のコレクタ－エミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）の変化を示す。

図３Ａに示すように、図１に示すトランジスタ３１をオフしてイグニッションコイル２の一次電流を遮断すると、イグニッションコイル２の一次コイル２ａには自己誘導作用によって大きな逆起電力が発生し、コレクタ－エミッタ間電圧Ｖｃｅが急激に上昇する。二次コイル２ｂには、一次コイル２ａとの相互誘導作用により、巻数比に応じた大きな起電力が発生する。このようにして発生した二次コイル２ｂの起電力により、点火プラグ６に非常に高い二次電圧Ｖ２が加わり、点火プラグ６にスパーク（火花）が生じる。正常にスパークが生じた場合、エネルギーが失われてトランジスタ３１のコレクタ電流Ｉｃは速やかに低下し、そのコレクタ電流Ｉｃに応じてコレクタ－エミッタ間電圧Ｖｃｅは急激に下降する。そして、コレクタ電流Ｉｃ及びゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）は低電位レベル（０）となる。このように、点火プラグ６の点火が正常の場合、短い期間でゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）及びコレクタ電流Ｉｃが所定のレベルまで下降する。

図３Ｂに示すように、点火プラグ６にスパーク（火花）が生じない場合，コレクタ－エミッタ間電圧Ｖｃｅは、高い電圧を維持する。ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）は、ゆっくりと低下し、コレクタ電流Ｉｃは、イグニッションコイル２の寄生容量とインダクタンスによって、上昇と下降を繰り返しながら徐々に低下する。そして、ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）、コレクタ電流Ｉｃが所定値より低くなると、コレクタ－エミッタ間電圧Ｖｃｅが低下する。

このように、点火プラグ６の状態に応じて、ゲート－エミッタ間電圧ＶＧＥ、コレクタ電流Ｉｃの低下する形態が異なり、コレクタ－エミッタ間電圧Ｖｃｅが高レベルを維持する期間が異なる。

図１及び図２Ａに示す状態検出回路２６は、これらの電圧変化により、点火プラグ６の状態を検出して検出信号ＦＥを出力する。本実施形態において、状態検出回路２６は、ゲート電圧Ｖｓｇに基づいて状態を検出して検出信号ＦＥを出力する。そして、信号出力回路２８は、状態検出回路２６の検出信号ＦＥを、他の信号と合成して点火確認信号ＩＧＦを生成する。このように合成した点火確認信号ＩＧＦを信号出力端子Ｐ４から出力することにより、複数の検出回路による検出結果を１つの信号出力端子Ｐ４から出力することができ、イグナイタ４の大型化を抑制する。

図２Ａに示すように、状態検出回路２６は、コンパレータ４１，４２により、ゲート電圧Ｖｓｇと基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を比較する。これらの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、図３Ｂに示すように、ゲート電圧Ｖｓｇに対して、コレクタ－エミッタ間電圧Ｖｃｅが高いレベルを維持する期間（矢印にて示す期間）に応じて設定される。

コンパレータ４１の出力信号Ｓ１１によりコンデンサＣ１１を充電し、コンパレータ４２の出力信号Ｓ１２によりコンデンサＣ１１を放電する。従って、コンデンサＣ１１の第１端子における電圧Ｖ１１は、図３Ａ，図３Ｂに示すゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）の変化に対応する。

図２Ｂの上段は、図３Ａに対応する電圧Ｖ１１の変化を示す。図２Ｂの横軸は時間であり、縦軸は電圧である。時刻ｔ１において、ゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ１より低くなると、図２Ａに示す電流源４３によってコンデンサＣ１１が充電され、電圧Ｖ１１が上昇する。図１及び図５に示す点火プラグ６において正常にスパークが生じた場合、時刻ｔ２において、ゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ２より低くなる。すると、図２Ａに示す電流源４４によってコンデンサＣ１１が放電され、電圧Ｖ１１が下降する。図２Ａに示す基準電圧Ｖｒｅｆ３は、このように短い期間で上昇し下降する電圧Ｖ１１よりも高く設定されている。このため、コンパレータ４５は、ハイレベルの検出信号ＦＥを出力する。

図２Ｂの下段は、図３Ｂに対応する電圧Ｖ１１の変化を示す。時刻ｔ１において、ゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ１より低くなると、図２Ａに示す電流源４３によってコンデンサＣ１１が充電され、電圧Ｖ１１が上昇する。図１及び図５に示す点火プラグ６において正常にスパークが生じない場合、時刻ｔ３において、ゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ２より低くなる。すると、図２Ａに示す電流源４４によってコンデンサＣ１１が放電され、電圧Ｖ１１が下降する。

時刻ｔ１から時刻ｔ３までの間において、電圧Ｖ１１は、基準電圧Ｖｒｅｆ３より高くなる。すると、コンパレータ４５は、ローレベルの検出信号ＦＥを出力する。電圧Ｖ１１が下降して基準電圧Ｖｒｅｆ３より低くなると、コンパレータ４５は、ハイレベルの検出信号ＦＥを出力する。

図１及び図２Ａに示す信号出力回路２８は、検出信号ＦＥに基づいて、点火確認信号ＩＧＦを生成する。
図４は、イグナイタ４の動作例を示す波形図である。

図１に示すＥＣＵ７は、所定の点火サイクルでパルス状の点火指示信号ＩＧＴを出力する。図４には、Ｎcycle，Ｎ＋１cycle，Ｎ＋２cycleを示す。そして、Ｎcycleでは正常に点火し、Ｎ＋１cycleでは点火していない場合について説明する。

Ｎcycleにおいて、イグナイタ４は、点火指示信号ＩＧＴがハイレベルの期間、スイッチ素子１２のトランジスタ３１をオン状態とする。トランジスタ３１がオンすると、一次コイル２ａの両端子間にバッテリ電圧ＶＢＡＴが印加され、一次コイル２ａとトランジスタ３１を介して流れる電流、つまりトランジスタ３１のコレクタ電流Ｉｃが時間とともに増加する。

図１に示す過電流保護回路２７は、点火指示信号ＩＧＴがハイレベルである期間において上昇するコレクタ電流Ｉｃに基づいてパルス状の検出信号ＣＥを生成する。
点火指示信号ＩＧＴがローレベルになると、イグナイタ４はトランジスタ３１をオフし、コレクタ電流Ｉｃ、つまり一次コイル２ａの一次電流を遮断する。このとき、一次コイル２ａには、電流Ｉｃの時間微分に比例した一次電圧Ｖ１が発生する。また、二次コイル２ｂには、一次電圧Ｖ１に比例した二次電圧Ｖ２が発生する。

正常にスパークが生じた場合、ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）及びコレクタ電流Ｉｃが短い期間で低下する。このため、図１及び図２Ａに示す状態検出回路２６は、ハイレベルの検出信号ＦＥを出力する。

次に、Ｎ＋１cycleにおいて、イグナイタ４は、点火指示信号ＩＧＴがハイレベルの期間、スイッチ素子１２のトランジスタ３１をオン状態とする。図１に示す過電流保護回路２７は、点火指示信号ＩＧＴがハイレベルである期間において上昇するコレクタ電流Ｉｃに基づいてパルス状の検出信号ＣＥを生成する。

点火指示信号ＩＧＴがローレベルになると、イグナイタ４はトランジスタ３１をオフし、コレクタ電流Ｉｃ、つまり一次コイル２ａの一次電流を遮断する。スパークが生じない場合、コレクタ電流Ｉｃ及びゲート－エミッタ間電圧ＶＧＥは、長い期間をかけて低下する。図１及び図２Ａに示す状態検出回路２６は、ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）に基づいて、ローベルの検出信号ＦＥを生成する。この検出信号ＦＥを合成した点火確認信号ＩＧＦにより、スパークの発生ミス（失火）を容易に確認できる。

図２Ａに示すように、状態検出回路２６は、ゲート電圧Ｖｓｇと基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２とを比較するコンパレータ４１，４２の出力信号Ｓ１１，Ｓ１２に基づいて、コンデンサＣ１１を充放電し、コンデンサＣ１１の充電電圧Ｖ１１に基づいて検出信号ＦＥを出力する。従って、ノイズ等によってゲート電圧Ｖｓｇが変動した場合でも、そのノイズに対する誤動作を抑制できる。例えば、ゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ１より低下すると、コンパレータ４１の出力信号Ｓ１１によって活性化した電流源４３により流れる電流Ｉ１１によってコンデンサＣ１１の充電が開始される。その後、ノイズ等によってゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ１より高くなると、コンパレータ４１の出力信号Ｓ１１によって電流源４３が非活性化する。つまり、コンデンサＣ１１に対する充電が停止するのみであり、コンデンサＣ１１の充電電圧Ｖ１１が低下することはない。その後に、再びゲート電圧Ｖｓｇが基準電圧Ｖｒｅｆ１より低くなると、コンパレータ４１の出力信号Ｓ１１によって活性化した電流源４３によってコンデンサＣ１１に対する充電が再開される。このように、ノイズ等によるコンデンサＣ１１の充電電圧Ｖ１１の変動が抑制されるため、ノイズ等はコンデンサＣ１１の充電電圧Ｖ１１によるコンパレータ４５の誤判定が抑制される。

（イグナイタのパッケージ）
図６，図７，図８は、イグナイタ４のパッケージを示す。図６及び図７は、パッケージの外観を示す。図８は、リードフレームに搭載されたイグナイタ４の構成部品を示す。なお、図８には、封止樹脂５１が二点鎖線にて示されている。

図６及び図７に示すように、イグナイタ４は、リードフレームの一部及びイグナイタ４の構成部品を封止する封止樹脂５１と、封止樹脂５１から突出する複数のリードフレームＦ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５，Ｆ６を含む。封止樹脂５１は、概略直方体状に形成され、１つの側面から各リードフレームＦ１～Ｆ６が突出している。また、このイグナイタ４は、封止樹脂５１に内装されたリードフレームＦ７を有している。各リードフレームＦ１～Ｆ７は、導電性を有する金属、例えば銅（Ｃｕ）、Ｃｕ合金、ニッケル（Ｎｉ）、Ｎｉ合金、４２アロイなどを用いることができる。なお、各リードフレームＦ１～Ｆ７に、ＰｄメッキやＡｇメッキやＮｉ／Ｐｄ／Ａｇメッキ等をメッキが施されてもよい。封止樹脂５１は、絶縁性を有する樹脂を用いることができ、例えばエポキシ樹脂である。

図８に示すように、リードフレームＦ１～Ｆ６は、搭載部Ｂ１～Ｂ６と、搭載部Ｂ１～Ｂ６から延びるリード部Ｔ１～Ｔ６とを有している。なお、リード部Ｔ１～Ｔ６は、上述のイグナイタ４の各端子に対応する。

リードフレームＦ１の搭載部Ｂ１とリードフレームＦ７との間には、抵抗Ｒ１が接続されている。リードフレームＦ１の搭載部Ｂ１とリードフレームＦ２の搭載部Ｂ２との間には、コンデンサＣ１が接続されている。コンデンサＣ１は、抵抗Ｒ１よりもリードフレームＦ１，Ｆ２のリード部Ｔ１，Ｔ２よりに搭載されている。また、リードフレームＦ２の搭載部Ｂ２とリードフレームＦ７との間には、コンデンサＣ２が接続されている。コンデンサＣ２は、抵抗Ｒ１を挟んでコンデンサＣ１の反対側に搭載されている。抵抗Ｒ１及びコンデンサＣ１，Ｃ２は、例えば、Ａｇペーストやはんだ等により接続される。

リードフレームＦ２の搭載部Ｂ２には、スイッチ制御装置１１が搭載され、リードフレームＦ６の搭載部Ｂ６にはスイッチ素子１２が搭載されている。スイッチ制御装置１１は、図１及び図２Ａに示すスイッチ制御回路１１が形成されたＩＣチップである。スイッチ制御装置１１とスイッチ素子１２は、例えば、Ａｇペーストやはんだ等により接続される。スイッチ素子１２は、下面にコレクタ電極ＰＣ（図１０参照）を有し、このコレクタ電極ＰＣは、Ａｇペーストやはんだ等により搭載部Ｂ６に接続される。

スイッチ素子１２の上面には、図１に示すゲート端子Ｇ及びエミッタ端子Ｅに対応するゲートパッドＰＧ及びエミッタパッドＰＥが露出している。
スイッチ制御装置１１の上面には、図１に示す各端子に対応するパッドＰ１，Ｐ２，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８が露出している。パッドＰ１はワイヤＷ１によりリードフレームＦ７に接続されている。パッドＰ２は、ワイヤＷ２によりリードフレームＦ２の搭載部Ｂ２に接続されている。パッドＰ４は、ワイヤＷ４によりリードフレームＦ４の搭載部Ｂ４に接続されている。パッドＰ５は、ワイヤＷ５によりリードフレームＦ５の搭載部Ｂ５に接続されている。パッドＰ６は、ワイヤＷ６によりスイッチ素子１２のゲートパッドＰＧに接続されている。パッドＰ７は、ワイヤＷ７によりスイッチ素子１２のエミッタパッドＰＥに接続されている。スイッチ素子１２のエミッタパッドＰＥは、ワイヤＷ９を介してリードフレームＦ２の搭載部Ｂ２に接続されている。スイッチ制御装置１１のパッドＰ８は、ワイヤＷ８によりリードフレームＦ２の搭載部Ｂ２に接続されている。

ワイヤＷ１，Ｗ２，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８は、例えばアルミニウムワイヤであり、直径は例えば１２５μｍである。ワイヤＷ９は、例えばアルミニウムワイヤであり、直径は例えば２５０μｍである。ワイヤＷ９の抵抗値は数ｍΩ～数十ｍΩであり、例えば５ｍΩである。このワイヤＷ９の抵抗成分は、図１に示す抵抗Ｒ２として機能する。

（平面図）
図９に示すように、スイッチ素子１２は、矩形状に形成され、上面にゲート電極（ゲートパッド）ＰＧとエミッタ電極（エミッタパッド）ＰＥとが形成され、下面にコレクタ電極ＰＣ（図１０参照）が形成されている。このスイッチ素子１２は、複数のトランジスタが形成されたセル部を有し、外周部には図１に示す保護素子３２が形成されている。

（スイッチ素子（セル部）の断面構造）
図１０は、スイッチ素子１２のセル部の概略断面を示す模式図である。
スイッチ素子１２は、Ｐ＋基板６１の上面に、Ｎ＋バッファ層６２とＮ－エピタキシャル層６３が形成され、Ｐ＋基板６１の下面にコレクタ電極ＰＣが形成されている。Ｐ＋基板６１の下面からＮ－エピタキシャル層６３の上面までの厚さは、例えば２６０μｍである。Ｐ＋基板６１の厚さは、例えば１５０μｍであり、Ｎ＋バッファ層６２とＮ－エピタキシャル層６３の合計の厚さは、例えば９０μｍである。

Ｎ－エピタキシャル層６３の上面にＮ＋拡散領域６４が形成されている。Ｎ＋拡散領域６４には、選択的にＰ＋拡散領域６５が形成され、そのＰ＋拡散領域６５には、選択的に、Ｐ＋拡散領域６５より高濃度のＰ＋＋拡散領域６６と、Ｎ＋拡散領域６４より高濃度のＮ＋＋拡散領域６７が形成されている。

Ｐ＋拡散領域６５に挟まれたＮ＋拡散領域６４及びＰ＋拡散領域６５の上には、ゲート酸化膜６８を介してゲート電極６９が配置され、ゲート電極６９は層間絶縁膜７０により覆われている。ゲート酸化膜６８は、例えばシリコン酸化膜である。ゲート電極６９は、例えばポリシリコンにより形成される。層間絶縁膜７０は、例えばシリコン酸化膜、チタン膜／窒化チタン膜（Ｔｉ／ＴｉＮ）である。

層間絶縁膜７０の上にはエミッタ配線７１が形成されている。エミッタ配線７１は、例えば、ＡｌＳｉＣｕである。エミッタ配線７１の厚さは、例えば４μｍである。エミッタ配線７１の上には保護層７２が形成されている。保護層７２は、例えばポリイミド樹脂である。

（スイッチ素子（外周部）の断面構造）
図１１は、スイッチ素子１２の外周部の概略断面を示す模式図である。
Ｎ－エピタキシャル層６３には、選択的にＰ＋拡散領域７３とＮ＋拡散領域７４が形成されている。Ｎ－エピタキシャル層６３の上には、選択的に酸化膜７５が形成されている。酸化膜７５は、Ｎ－エピタキシャル層６３の上では厚く、Ｐ＋拡散領域７３の上では薄く形成されている。

酸化膜７５の上にはポリシリコン層７６が形成されている。そのポリシリコン層７６の上にはシリコン酸化膜７７が形成されている。ポリシリコン層７６は、ゲートフィンガー７８に接続されている。このゲートフィンガー７８は、トランジスタ３１のゲート－コレクタ間の保護素子３２のゲート側電極を兼ねている。

ポリシリコン層７６には、Ｎ領域７６ｎとＰ領域７６ｐとが交互に形成されている。これらのＮ領域７６ｎとＰ領域７６ｐにより、図１に示すトランジスタ３１のゲート－コレクタ間の保護素子３２が構成される。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１－１）状態検出回路２６は、ゲート電圧Ｖｓｇに基づいて状態を検出して検出信号ＦＥを出力する。そして、信号出力回路２８は、状態検出回路２６の検出信号ＦＥを、他の信号と合成して点火確認信号ＩＧＦを生成する。このように合成した点火確認信号ＩＧＦにより、点火プラグ６におけるスパーク（火花）の発生ミス（失火状態）を容易に把握できる。

（１－２）状態検出回路２６は、点火確認信号ＩＧＦを信号出力端子Ｐ４から出力する。従って、複数の検出回路による検出結果を１つの信号出力端子Ｐ４から出力することができ、イグナイタ４の大型化を抑制する。

（１－３）状態検出回路２６は、ゲート電圧Ｖｓｇと基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２とを比較するコンパレータ４１，４２の出力信号Ｓ１１，Ｓ１２に基づいて、コンデンサＣ１１を充放電し、コンデンサＣ１１の充電電圧Ｖ１１に基づいて検出信号ＦＥを出力する。従って、ノイズ等によってゲート電圧Ｖｓｇが変動した場合でも、そのノイズに対する誤動作を抑制できる。

（第一実施形態の変形例）
以下、第一実施形態の変形例を説明する。なお、以下の説明において、上述の第一実施形態と同じ部材については同じ符号を付し、その説明の一部または全てを省略することがある。

図１２に示すように、スイッチ制御回路１１ａは、出力バッファ１０１と、その出力バッファ１０１の出力端子が接続された信号出力端子Ｐ３を有している。出力バッファ１０１には、状態検出回路２６のコンパレータ４５から出力される検出信号ＦＥが入力される。つまり、このスイッチ制御回路１１ａでは、点火の状態を示す信号ＦＡを出力する専用の信号出力端子Ｐ３を有している。この信号ＦＡは、他の検出信号を含まない単一の点火検出信号の一例である。

図１３に示すように、スイッチ制御回路１１ａは、Ｎcycle，Ｎ＋１cycle，Ｎ＋２cycleにおいて、コレクタ電流Ｉｃに基づいて、パルス状の検出信号ＣＥを出力する。そして、状態検出回路２６は、Ｎ＋１cycleの点火指示信号ＩＧＴに基づいて変化するゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）に応じて、次のＮ＋２cycleの点火指示信号ＩＧＴまでの間に、点火の状態に応じた信号ＦＡを出力する。このように検出信号ＣＥに対して信号ＦＡを別途出力することで、ＥＣＵ７において点火の状態を容易に確認できる。また、Ｎ＋２cycleの点火指示信号ＩＧＴより前に信号ＦＡを出力することで、次のＮ＋２cycleにおける点火指示信号ＩＧＴのパルス幅等の調整が可能となる。

図１４に示すように、スイッチ制御回路１１ｂは、信号出力回路２８ｂを有している。信号出力回路２８ｂには、信号検出回路２３から点火指示信号ＩＧＴを受信した受信信号Ｓｄｅｔが供給される。

図１５に示すように、信号出力回路２８ｂは、受信信号Ｓｄｅｔに基づいて点火指示信号ＩＧＴがハイレベルの期間では過電流保護回路２７等の検出信号に応じて点火確認信号ＩＧＦを生成し、点火指示信号ＩＧＴがローレベルの期間では、状態検出回路２６の検出信号ＦＥに応じた点火確認信号ＩＧＦを生成する。このようなスイッチ制御回路１１ｂにより、状態に応じた検出信号ＦＥを出力する端子を別途必要とせず、スイッチ制御回路１１ｂの大型化を抑制でき、ＥＣＵ７において点火の状態を容易に確認できる。また、Ｎ＋２cycleの点火指示信号ＩＧＴより前に検出信号ＦＥを出力することで、次のＮ＋２cycleにおける点火指示信号ＩＧＴのパルス幅等の調整が可能となる。

図１６に示すように、スイッチ制御回路１１ｃは、状態検出回路２６ｃを有している。状態検出回路２６ｃは、コンパレータ４１，４２、分圧抵抗Ｒ２１，Ｒ２２、インバータ回路１１１，１１３、ナンド回路１１２、充放電回路１２０、コンデンサＣ１１、トランジスタＭ２１，Ｍ２２、コンパレータ４５を備えている。トランジスタＭ２１，Ｍ２２は、例えばＮＭＯＳＦＥＴである。

分圧抵抗Ｒ２１，Ｒ２２は、出力端子Ｐ６とグランド配線ＡＧＮＤとの間に接続されている。分圧抵抗Ｒ２１，Ｒ２２の出力ノードは、コンパレータ４１，４２の非反転入力端子に接続されている。コンパレータ４１の反転入力端子にはしきい値電圧Ｖｔｈ１が供給され、コンパレータ４２の反転入力端子にはしきい値電圧Ｖｔｈ２が供給される。コンパレータ４１の出力端子はナンド回路１１２の入力端子に接続され、コンパレータ４２の出力端子はインバータ回路１１１を介してナンド回路１１２の入力端子に接続されている。ナンド回路１１２の出力端子はインバータ回路１１３を介してトランジスタＭ２１のゲート端子に接続されている。トランジスタＭ２１のソース端子はグランド配線ＡＧＮＤに接続され、トランジスタＭ２１のドレイン端子は充放電回路１２０の入力ノードＮ２１に接続されている。

充放電回路１２０は、電流源１２１、トランジスタＱ１～Ｑ５を含む。トランジスタＱ１～Ｑ３は例えばＰＮＰトランジスタであり、トランジスタＱ４，Ｑ５は例えばＮＰＮトランジスタである。トランジスタＱ１～Ｑ３のエミッタは電源配線ＶＤＤに接続されている。トランジスタＱ１のコレクタは電流源１２１の第１端子に接続され、電流源１２１の第２端子はグランド配線ＡＧＮＤに接続されている。トランジスタＱ２，Ｑ３のベースはトランジスタＱ１のベース及びコレクタに接続されている。トランジスタＱ１，Ｑ２，Ｑ３はカレントミラー回路を構成する。トランジスタＱ２，Ｑ３は、トランジスタＱ１が流す電流と同じ量の電流を流すように構成されている。

トランジスタＱ２，Ｑ３のコレクタはトランジスタＱ４，Ｑ５のコレクタに接続され、トランジスタＱ４，Ｑ５のエミッタはグランド配線ＡＧＮＤに接続されている。また、トランジスタＱ５のコレクタ（入力ノードＮ２１）は両トランジスタＱ４，Ｑ５のベースに接続されている。トランジスタＱ２とトランジスタＱ４の間の出力ノードＮ２２はコンデンサＣ１１に接続されている。トランジスタＱ４は、例えば並列に接続された複数のトランジスタからなり、トランジスタＱ５が流す電流の整数倍の電流を流すように構成されている。

コンデンサＣ１１には並列にトランジスタＭ２２が接続され、そのトランジスタＭ２２のゲートには受信信号Ｓｄｅｔが供給される。なお、トランジスタＭ２１のゲートに、スイッチ制御回路１１ｃの内部の各種の検出信号、又は各種の信号を合成した信号が供給される構成としてもよい。

コンパレータ４５の出力端子はフリップフロップ回路１３０のセット端子Ｓに接続され、フリップフロップ回路１３０のリセット端子ＲにはトランジスタＭ２２のゲートに供給される信号、受信信号Ｓｄｅｔが供給される。フリップフロップ回路１３０は、出力端子Ｑから点火確認信号ＩＧＦを出力する。

この状態検出回路２６ｃにおいて、充放電回路１２０は、トランジスタＭ２１がオンしている間、コンデンサＣ１１を充電し、トランジスタＭ２１がオフしている間、コンデンサＣ１１を放電する。このコンデンサＣ１１の電圧Ｖ１１を検出するコンパレータ４５の検出信号ＦＥにより、フリップフロップ回路１３０をセットし、点火の状態に応じた点火確認信号ＩＧＦをフリップフロップ回路１３０の出力端子Ｑから出力する。そして、トランジスタＭ２２のゲートに供給される受信信号ＳｄｅｔによりトランジスタＭ２２をオンしてコンデンサＣ１１の電圧Ｖ１１をローレベルとし、フリップフロップ回路１３０をリセットする。

図１７に示すように、この点火装置１ａは、イグニッションコイル２、イグナイタ４ａを備える。
イグナイタ４ａは、スイッチ素子１２ａ、スイッチ制御回路１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。スイッチ制御回路１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、状態検出回路２６、過電流保護回路２７、信号出力回路２８を有している。

スイッチ素子１２ａは、トランジスタ３１ａを含む１つの半導体チップとして構成されている。トランジスタ３１ａは、例えば、ＳｉＣ ＭＯＳＦＥＴである。トランジスタ３１ａのゲート－ドレイン間には保護素子３２が接続されている。トランジスタ３１ａの各端子（Ｓ，Ｇ，Ｄ）を半導体チップ、つまりスイッチ素子１２ａの端子として説明することがある。トランジスタ３１ａのゲート端子は抵抗を介してスイッチ制御回路１１の出力端子Ｐ６に接続される。ゲートドライバ２５から出力されるゲート信号Ｓｇは、出力端子Ｐ６を介してスイッチ素子１２ａのゲート端子Ｇに供給される。トランジスタ３１ａのソース端子は、抵抗Ｒ２に接続され、トランジスタ３１ａのドレイン端子は、出力端子Ｔ６を介してイグニッションコイル２の一次コイル２ａに接続されている。

このイグナイタ４ａは、ＥＣＵ７から供給される点火指示信号ＩＧＴに基づいて、スイッチ素子１２ａをオンオフ制御する。スイッチ素子１２ａのオンオフにより、イグニッションコイル２の二次コイル２ｂに発生する二次電圧Ｖ２により点火プラグ６にスパーク（火花）を生じさせる。スイッチ制御回路１１の状態検出回路２６は、スイッチ素子１２ａのトランジスタ３１ａを制御するゲート端子Ｇの電圧を検出電圧とし、その検出電圧に応じた検出信号ＦＥを出力する。信号出力回路２８は、過電流保護回路２７の検出信号ＣＥを含む各種信号と、状態検出回路２６の検出信号ＦＥを合成して点火確認信号ＩＧＦを生成し、その点火確認信号ＩＧＦを出力する。なお、スイッチ制御回路１１としては、図１２のスイッチ制御回路１１ａ、図１４のスイッチ制御回路１１ｂ、等を用いることもできる。

このように、例えばＳｉＣ ＭＯＳＦＥＴであるトランジスタ３１ａを含むスイッチ素子１２ａを備えるイグナイタ４ａにおいて、上記第一実施形態と同様に、点火確認信号ＩＧＦにより、点火プラグ６におけるスパーク（火花）の発生ミス（失火状態）を容易に把握できる。

（第二実施形態）
以下、第二実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略する。

図１８に示すように、点火装置２００は、イグニッションコイル２、イグナイタ２０１を備える。
イグナイタ２０１は、スイッチ素子１２、スイッチ制御回路２１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。

スイッチ制御回路２１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、状態検出回路２２６、過電流保護回路２７、信号出力回路２８を有している。

状態検出回路(Ignition Status Detector)２２６は、スイッチ素子１２のトランジスタ３１のコレクタ電流Ｉｃに応じた電圧を検出電圧とし、その検出電圧の変化に応じた検出信号ＦＥを出力する。本実施形態の状態検出回路２２６は、抵抗Ｒ２に流れるエミッタ電流Ｉｅ（コレクタ電流Ｉｃ）に基づいて、点火プラグ６の点火状態を検出し、検出信号ＦＥを出力する。なお、抵抗Ｒ２の第１端子はスイッチ素子１２のエミッタに接続され、抵抗Ｒ２の第２端子はグランド配線ＡＧＮＤに接続されている。従って、状態検出回路２２６は、コレクタ電流Ｉｃに応じて変化するノードＮ３１（スイッチ素子１２と抵抗Ｒ２の間の検出ノード）の電圧Ｖｅに基づいて、点火プラグ６の点火状態を検出する。例えば、状態検出回路２２６は、点火プラグ６にスパーク（火花）が生じた、つまり正常に点火した正常状態の場合、ハイレベルの検出信号ＦＥを出力し、点火プラグ６にスパーク（火花）が生じない、つまりが正常に点火しない失火状態場合、ローレベルの検出信号ＦＥを出力する。

図１９に示すように、状態検出回路２２６は、コンパレータ４１，４２、電流源４３，４４、コンデンサＣ１１、コンパレータ４５を有している。
コンパレータ４１，４２の反転入力端子は入力端子Ｐ７に接続され、電圧Ｖｅが供給される。

コンパレータ４１の非反転入力端子には基準電圧Ｖｒｅｆ１が供給され、コンパレータ４２の非反転入力端子には基準電圧Ｖｒｅｆ２が供給されている。基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、電圧Ｖｅの変化に応じて設定されている。

コンパレータ４１は、電圧Ｖｅと基準電圧Ｖｒｅｆ１とを比較し、比較結果に応じたレベルの信号Ｓ１１を出力する。コンパレータ４２は、電圧Ｖｅと基準電圧Ｖｒｅｆ２とを比較し、比較結果に応じたレベルの信号Ｓ１２を出力する。

電流源４３の第１端子は電源配線ＶＤＤに接続され、駆動電圧ＶＤＤが供給される。電流源４３の第２端子はコンデンサＣ１１の第１端子に接続され、コンデンサＣ１１の第２端子はグランド配線ＡＧＮＤに接続されている。電流源４４は、コンデンサＣ１１に並列に接続されている。

電流源４３は、コンパレータ４１の出力信号Ｓ１１に応答して活性化又は非活性化する。活性化した電流源４３は、所定の電流Ｉ１１を流す。この電流Ｉ１１により、コンデンサＣ１１に電荷が蓄積され、コンデンサＣ１１の第１端子における電圧Ｖ１１が上昇する。

電流源４４は、コンパレータ４２の出力信号Ｓ１２に応答して活性化又は非活性化する。活性化した電流源４４は、所定の電流Ｉ１２を流す。この電流Ｉ１２により、コンデンサＣ１１の電荷が放電され、コンデンサＣ１１の第１端子における電圧Ｖ１１が下降する。

コンデンサＣ１１の第１端子はコンパレータ４５の非反転入力端子に接続され、コンパレータ４５の反転入力端子には基準電圧Ｖｒｅｆ３が供給されている。
コンパレータ４５は、コンデンサＣ１１の第１端子における電圧Ｖ１１と基準電圧Ｖｒｅｆ３とを比較し、比較結果に応じた検出信号ＦＥを出力する。

信号出力回路２８には、コンパレータ４５から出力される検出信号ＦＥ、図１に示す過電流保護回路２７から出力される検出信号ＣＥが入力される。また、信号出力回路２８には、発振部（ＯＳＣ）２９から所定周波数のクロック信号ＣＬＫが供給される。

クロック信号ＣＬＫは、例えばシステムクロックや、システムクロックを分周した信号であり、上述の点火制御信号の受信等に用いられる。
信号出力回路は、クロック信号ＣＬＫに基づいて動作し、検出信号ＦＥ，ＣＥを合成した点火確認信号ＩＧＦを出力する。

図２０Ａ及び図２０Ｂは、スイッチ素子１２（トランジスタ３１）のコレクタ－エミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとゲート－エミッタ間電圧ＶＧＥ（電圧Ｖｓｇ）の変化を示す。

図２０Ａに示すように、正常にスパークが生じた場合、エネルギーが失われてトランジスタ３１のコレクタ電流Ｉｃは速やかに低下し、そのコレクタ電流Ｉｃに応じてコレクタ－エミッタ間電圧Ｖｃｅは急激に下降する。そして、コレクタ電流Ｉｃ及びゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）は低電位レベル（０）となる。このように、点火プラグ６の点火が正常の場合、短い期間でゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）及びコレクタ電流Ｉｃが所定のレベルまで下降する。

図２０Ｂに示すように、点火プラグ６にスパーク（火花）が生じない場合，コレクタ－エミッタ間電圧Ｖｃｅは、高い電圧を維持する。ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）は、ゆっくりと低下し、コレクタ電流Ｉｃは、イグニッションコイル２の寄生容量とインダクタンスによって、上昇と下降を繰り返しながら徐々に低下する。そして、ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）、コレクタ電流Ｉｃが所定値より低くなると、コレクタ－エミッタ間電圧Ｖｃｅが低下する。

このように、点火プラグ６の状態に応じて、ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）、コレクタ電流Ｉｃの低下する形態が異なり、コレクタ－エミッタ間電圧Ｖｃｅが高レベルを維持する期間が異なる。

図１９に示す状態検出回路２２６は、これらの電圧変化により、点火プラグ６の状態を検出して検出信号ＦＥを出力する。本実施形態において、状態検出回路２２６は、コレクタ電流Ｉｃに応じた電圧Ｖｅに基づいて状態を検出して検出信号ＦＥを出力する。そして、信号出力回路２８は、状態検出回路２２６の検出信号ＦＥを、他の信号と合成して点火確認信号ＩＧＦを生成する。このように合成した点火確認信号ＩＧＦを信号出力端子Ｐ４から出力することにより、複数の検出回路による検出結果を１つの信号出力端子Ｐ４から出力することができ、イグナイタ２０１の大型化を抑制する。

図１９に示すように、状態検出回路２２６は、コンパレータ４１，４２により、コレクタ電流Ｉｃ（図１８に示すエミッタ電圧Ｖｅ：検出電圧）と基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を比較する。これらの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、図２０Ｂに示すように、コレクタ電流Ｉｃに対して、コレクタ－エミッタ間電圧Ｖｃｅが高いレベルを維持する期間（矢印にて示す期間）に応じて設定される。

コンパレータ４１の出力信号Ｓ１１によりコンデンサＣ１１を充電し、コンパレータ４２の出力信号Ｓ１２によりコンデンサＣ１１を放電する。従って、コンデンサＣ１１の第１端子における電圧Ｖ１１は、図２０Ａ，図２０Ｂに示すコレクタ電流Ｉｃの変化に対応する。

なお、コレクタ電流Ｉｃは、図２０Ｂに示すように、イグニッションコイル２の寄生容量とインダクタンスによって、上昇と下降を繰り返しながら徐々に低下する。従って、コレクタ電流Ｉｃに基づく検出電圧Ｖｅが基準電圧Ｖｒｅｆ１より低下した後に、検出電圧Ｖｅが基準電圧Ｖｒｅｆ１よりも高くなる場合がある。この場合、図１９に示すコンパレータ４１の出力信号Ｓ１１に基づいて、コンデンサＣ１１に対する充電が中断される。そして、再び検出電圧Ｖｅが基準電圧Ｖｒｅｆ１より低下すると、コンデンサＣ１１に対する充電が再開される。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（２－１）状態検出回路２２６は、トランジスタ３１のコレクタ電流Ｉｃに応じた検出電圧Ｖｅに基づいて状態を検出して検出信号ＦＥを出力する。そして、信号出力回路２８は、状態検出回路２６の検出信号ＦＥを、他の信号と合成して点火確認信号ＩＧＦを生成する。このように合成した点火確認信号ＩＧＦにより、点火プラグ６におけるスパーク（火花）の状態を容易に把握できる。

（第二実施形態の変形例）
以下、第二実施形態の変形例を説明する。なお、以下の説明において、上述の第一，第二実施形態及び各変形例と同じ部材については同じ符号を付し、その説明の一部または全てを省略することがある。

図２１に示すように、スイッチ制御回路２１１ａは、出力バッファ１０１と、その出力バッファ１０１の出力端子が接続された信号出力端子Ｐ３を有している。出力バッファ１０１には、状態検出回路２２６のコンパレータ４５から出力される検出信号ＦＥが入力される。つまり、このスイッチ制御回路２１１ａでは、点火の状態を示す信号ＦＡを出力する専用の信号出力端子Ｐ３を有している。このように点火確認信号ＩＧＦに対して信号ＦＡを別途出力することで、ＥＣＵ７において点火の状態を容易に確認できる。また、Ｎ＋２cycleの点火指示信号ＩＧＴより前に信号ＦＡを出力することで、次のＮ＋２cycleにおける点火指示信号ＩＧＴのパルス幅等の調整が可能となる。

図２２に示すように、スイッチ制御回路２１１ｂは、信号出力回路２８ｂを有している。信号出力回路２８ｂには、信号検出回路２３から点火指示信号ＩＧＴを受信した受信信号Ｓｄｅｔが供給される。このようなスイッチ制御回路２１１ｂにより、状態に応じた信号ＦＥを出力する端子を別途必要とせず、スイッチ制御回路２１１ｂの大型化を抑制でき、ＥＣＵ７において点火の状態を容易に確認できる。そして、信号出力回路２８ｂは、図１５で説明したように、Ｎ＋２cycleの点火指示信号ＩＧＴより前に信号ＦＥを出力することで、次のＮ＋２cycleにおける点火指示信号ＩＧＴのパルス幅等の調整が可能となる。

図２３に示すように、この点火装置２００ａは、イグニッションコイル２、イグナイタ２０１ａを備える。

イグナイタ２０１ａは、スイッチ素子１２ａ、スイッチ制御回路２１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。

スイッチ制御回路２１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、状態検出回路２２６、過電流保護回路２７、信号出力回路２８を有している。

スイッチ素子１２ａは、トランジスタ３１ａを含む１つの半導体チップとして構成されている。トランジスタ３１ａは、例えば、ＳｉＣ ＭＯＳＦＥＴである。スイッチ制御回路２１１の状態検出回路２２６は、スイッチ素子１２ａのトランジスタ３１ａのドレイン電流Ｉｄに応じた電圧Ｖｓを検出電圧とし、その検出電圧の変化に応じた検出信号ＦＥを出力する。例えば、状態検出回路２２６は、抵抗Ｒ２に流れるソース電流Ｉｓ（ドレイン電流Ｉｄ）に基づいて、点火プラグ６の点火状態を検出し、検出信号ＦＥを出力する。信号出力回路２８は、過電流保護回路２７の検出信号ＣＥを含む各種信号と、状態検出回路２２６の検出信号ＦＥを合成して点火確認信号ＩＧＦを生成し、その点火確認信号ＩＧＦを出力する。なお、スイッチ制御回路２１１としては、図２１のスイッチ制御回路２１１ａ、図２２のスイッチ制御回路２１１ｂ、等を用いることもできる。

このように、例えばＳｉＣ ＭＯＳＦＥＴであるトランジスタ３１ａを含むスイッチ素子１２ａを備えるイグナイタ２０１ａにおいて、上記第二実施形態と同様に、点火確認信号ＩＧＦにより、点火プラグ６におけるスパーク（火花）の発生ミス（失火状態）を容易に把握できる。

（第三実施形態）
以下、第三実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付し、その説明の全て又は一部を省略することがある。

図２４に示すように、本実施形態の点火装置３００は、イグニッションコイル２、イグナイタ３０１を備える。
イグナイタ３０１は、スイッチ素子１２、スイッチ制御回路３１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２、抵抗Ｒ３１を備え、モジュール化されて１つのパッケージに収容されている。

スイッチ制御回路３１１は、高電位側電源端子Ｐ１、低電位側電源端子Ｐ２、出力端子Ｐ４、入力端子Ｐ５、出力端子Ｐ６、入力端子Ｐ７，Ｐ８、入力端子Ｐ１１を有している。スイッチ制御回路３１１は、入力端子Ｐ５を介して点火指示信号ＩＧＴを入力する。スイッチ制御回路３１１は、出力端子Ｐ４から点火確認信号ＩＧＦを出力する。スイッチ制御回路３１１は、入力端子Ｐ７，Ｐ８に接続された抵抗Ｒ２の両端子間の電位差により、スイッチ素子１２のエミッタ電流Ｉｅを検出する。

スイッチ制御回路３１１の入力端子Ｐ１１は、抵抗Ｒ３１の第１端子に接続され、抵抗Ｒ３１の第２端子はスイッチ素子１２のコレクタ端子Ｃに接続されている。
スイッチ制御回路３１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、状態検出回路３２６、過電流保護回路２７、信号出力回路２８を有している。

状態検出回路３２６は、入力端子Ｐ１１を介して抵抗Ｒ３１の第１端子に接続されている。つまり、状態検出回路３２６は、抵抗Ｒ３１を介して、スイッチ素子１２のコレクタ端子Ｃに接続されている。

状態検出回路３２６は、スイッチ素子１２のトランジスタ３１のコレクタ電圧Ｖｃに応じた電圧を検出電圧Ｖｃ２とし、その検出電圧Ｖｃ２の変化に応じた検出信号ＦＥを出力する。本実施形態の状態検出回路３２６は、抵抗Ｒ３１を介してスイッチ素子１２のコレクタ端子Ｃに接続されている。従って、状態検出回路３２６は、コレクタ電圧Ｖｃに比例した電圧を検出電圧Ｖｃ２として入力する。抵抗Ｒ３１は、例えば高耐圧抵抗である。なお、抵抗Ｒ３１より耐圧の低い複数の抵抗を直列接続して用いることもできる。

状態検出回路３２６には、検出電圧Ｖｃ２に応じたしきい値電圧Ｖｔｈ１が設定されている。状態検出回路３２６は、検出電圧Ｖｃ２としきい値電圧Ｖｔｈ１とを大小比較し、点火プラグ６の状態を検出する。そして、状態検出回路３２６は、検出した状態に応じたレベルの検出信号ＦＥを出力する。本実施形態において、状態検出回路３２６は、検出電圧Ｖｃ２がしきい値電圧Ｖｔｈ１を超過している時間をモニタし、その時間に応じて、点火プラグ６の状態を検出する。そして、状態検出回路３２６は、検出した状態に応じたレベルの検出信号ＦＥを出力する。

信号出力回路２８は、過電流保護回路２７の検出信号ＣＥを含む各種信号と、状態検出回路３２６の検出信号ＦＥを合成して点火確認信号ＩＧＦを生成し、その点火確認信号ＩＧＦを出力する。点火確認信号ＩＧＦは、スイッチ制御回路１１の信号出力端子Ｐ４とイグナイタ４の信号出力端子Ｔ４を介してＥＣＵ７に供給される。

スイッチ素子１２は、トランジスタ３１、保護素子３２を備え、高耐圧プロセスで製造される１つの半導体基板に集積化されている。保護素子３２は、トランジスタ３１に加わる電圧（エミッタ－コレクタ間電圧）をクランプする電圧クランプ素子として働き、トランジスタ３１を保護する。

図２５に示すように、状態検出回路３２６は、コンパレータ４１、電流源４３，４４、コンデンサＣ１１、コンパレータ４５、抵抗Ｒ３２を有している。
コンパレータ４１の反転入力端子は、入力端子Ｐ１１を介して図２４の抵抗Ｒ３１に接続されている。また、コンパレータ４１の反転入力端子は抵抗Ｒ３２の第１端子に接続され、抵抗Ｒ３２の第２端子はグランド配線ＡＧＮＤに接続されている。抵抗Ｒ３２は、図２４の抵抗Ｒ３１とともにコレクタ電圧Ｖｃを分圧する分圧抵抗を構成する。抵抗Ｒ３１は「第１抵抗」に相当し、抵抗Ｒ３２は「第２抵抗」に相当する。つまり、コンパレータ４１の反転入力端子には、図２４の抵抗Ｒ３１と抵抗Ｒ３２の抵抗比によりコレクタ電圧Ｖｃを分圧した分圧電圧Ｖｃ２が供給される。この分圧電圧Ｖｃ２は、コレクタ電圧Ｖｃに比例しているため、スイッチ素子１２のコレクタ電圧ということができる。抵抗Ｒ３１，Ｒ３２の抵抗値は、コンパレータ４１に入力可能なコレクタ電圧Ｖｃ２を生成するように設定されている。例えば、抵抗Ｒ３１の抵抗値と抵抗Ｒ３２の抵抗値は、１００：１とすることができる。

コンパレータ４１の非反転入力端子には基準電圧Ｖｔｈ１が供給されている。基準電圧Ｖｔｈ１は、コレクタ電圧Ｖｃ２の変化に応じて設定されている。コンパレータ４１は、コレクタ電圧Ｖｃ２と基準電圧Ｖｔｈ１とを比較し、比較結果に応じたレベルの信号Ｓ１１を出力する。

電流源４３の第１端子は電源配線ＶＤＤに接続され、駆動電圧ＶＤＤが供給される。電流源４３の第２端子はコンデンサＣ１１の第１端子に接続され、コンデンサＣ１１の第２端子はグランド配線ＡＧＮＤに接続されている。電流源４４は、コンデンサＣ１１に並列に接続されている。

電流源４３は、コンパレータ４１の出力信号Ｓ１１に応答して活性化又は非活性化する。活性化した電流源４３は、所定の電流Ｉ１１を流す。この電流Ｉ１１により、コンデンサＣ１１に電荷が蓄積され、コンデンサＣ１１の第１端子における電圧Ｖ１１が上昇する。電流源４４は、所定の電流Ｉ１２を流す。この電流Ｉ１２により、コンデンサＣ１１の電荷が放電され、コンデンサＣ１１の第１端子における電圧Ｖ１１が下降する。

コンデンサＣ１１の第１端子はコンパレータ４５の非反転入力端子に接続され、コンパレータ４５の反転入力端子には基準電圧Ｖｒｅｆ３が供給されている。コンパレータ４５は、コンデンサＣ１１の第１端子における電圧Ｖ１１と基準電圧Ｖｒｅｆ３とを比較し、比較結果に応じた検出信号ＦＥを出力する。信号出力回路２８は、クロック信号ＣＬＫに基づいて動作し、コンパレータ４５から出力される検出信号ＦＥと、図２４の過電流保護回路２７から出力される検出信号ＣＥを合成した点火確認信号ＩＧＦを出力する。

図２６Ａ及び図２６Ｂは、スイッチ素子１２（トランジスタ３１）のコレクタ－エミッタ間電圧（コレクタ電圧Ｖｃ）とコレクタ電流Ｉｃとゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）の変化を示す。

図２６Ａに示すように、図２４に示すトランジスタ３１をオフしてイグニッションコイル２の一次電流を遮断すると、イグニッションコイル２の一次コイル２ａには自己誘導作用によって大きな逆起電力が発生し、コレクタ電圧Ｖｃが急激に上昇する。二次コイル２ｂには、一次コイル２ａとの相互誘導作用により、巻数比に応じた大きな起電力が発生する。このようにして発生した二次コイル２ｂの起電力により、点火プラグ６に非常に高い二次電圧Ｖ２が加わり、点火プラグ６にスパーク（火花）が生じる。正常にスパークが生じた場合、エネルギーが失われてトランジスタ３１のコレクタ電流Ｉｃは速やかに低下し、そのコレクタ電流Ｉｃに応じてコレクタ電圧Ｖｃは所定レベルまで急激に低下する。このように、点火プラグ６の点火が正常の場合、短い期間でコレクタ電圧Ｖｃが所定のレベルまで下降する。

図２６Ｂに示すように、点火プラグ６にスパーク（火花）が生じない場合，コレクタ電圧Ｖｃ（Ｖｃ２）は、高い電圧を維持する。ゲート－エミッタ間電圧ＶＧＥ（ゲート電圧Ｖｓｇ）は、ゆっくりと低下し、コレクタ電流Ｉｃは、イグニッションコイル２の寄生容量とインダクタンスに応じて低下する。

このように、点火プラグ６の状態に応じて、コレクタ電圧Ｖｃ（Ｖｃ２）が高レベルを維持する期間が異なる。また、コレクタ電圧Ｖｃ（Ｖｃ２）が高レベルを維持する期間は、ゲート－エミッタ間電圧ＶＧＥが所定の電圧範囲を維持する期間より長い場合がある。このため、コレクタ電圧Ｖｃ（Ｖｃ２）を用いた状態検出では、ゲート電圧Ｖｓｇを用いる場合と比べ、検出が容易となる場合がある。

図２４及び図２５に示す本実施形態の状態検出回路３２６は、コレクタ電圧Ｖｃ（Ｖｃ２）に基づいて点火の状態を検出して検出信号ＦＥを生成する。そして、信号出力回路２８は、状態検出回路３２６の検出信号ＦＥを、他の信号と合成して点火確認信号ＩＧＦを生成する。このように合成した点火確認信号ＩＧＦを信号出力端子Ｐ４から出力することにより、複数の検出回路による検出結果を１つの信号出力端子Ｐ４から出力することができ、イグナイタ４の大型化を抑制する。

図２５に示すように、状態検出回路３２６は、コンパレータ４１により、コレクタ電圧Ｖｃ２と基準電圧Ｖｔｈ１を比較する。この基準電圧Ｖｔｈ１は、図２６Ｂに示すように、コレクタ電圧Ｖｃ（Ｖｃ２）が高いレベルを維持する期間（矢印にて示す期間）に応じて設定される。基準電圧Ｖｔｈは、コレクタ電圧Ｖｃ２に応じて設定され、コレクタ電圧Ｖｃ２は、図２４の抵抗Ｒ３１と図２５の抵抗Ｒ３２の抵抗比とコレクタ電圧Ｖｃに応じた値となる。例えば、基準電圧Ｖｔｈ１は、例えば、コレクタ電圧Ｖｃが１００Ｖ（ボルト）～３００Ｖ以上、例えば２００Ｖ以上である期間を測定するように設定される。抵抗Ｒ３１と抵抗Ｒ３２の抵抗比は例えば１００：１であるため、基準電圧Ｖｔｈ１は１Ｖ～３Ｖの範囲、例えば２Ｖに設定される。

コンパレータ４１の出力信号Ｓ１１に基づいて活性化する電流源４３によりコンデンサＣ１１を充電し、電流源４４によりコンデンサＣ１１を放電する。従って、コンデンサＣ１１の第１端子における電圧Ｖ１１は、図２６Ａ，図２６Ｂに示すコレクタ電圧Ｖｃ（Ｖｃ２）の変化に対応する。

図２７は、イグナイタ３０１の動作例を示す波形図である。
図２４に示すＥＣＵ７は、所定の点火サイクルでパルス状の点火指示信号ＩＧＴを出力する。図２７には、Ｎcycle，Ｎ＋１cycle，Ｎ＋２cycleを示す。そして、Ｎcycleでは正常に点火し、Ｎ＋１cycleでは点火していない場合について説明する。

各サイクルにおいて、イグナイタ３０１は、点火指示信号ＩＧＴがハイレベルの期間、スイッチ素子１２のトランジスタ３１をオン状態とする。トランジスタ３１がオンすると、一次コイル２ａの両端子間にバッテリ電圧ＶＢＡＴが印加され、一次コイル２ａとトランジスタ３１を介して流れる電流、つまりトランジスタ３１のコレクタ電流Ｉｃが時間とともに増加する。図２４に示す過電流保護回路２７は、点火指示信号ＩＧＴに基づいて上昇するコレクタ電流Ｉｃに基づいてパルス状の検出信号ＣＥを生成する。

点火指示信号ＩＧＴがローレベルになると、イグナイタ３０１はトランジスタ３１をオフし、コレクタ電流Ｉｃ、つまり一次コイル２ａの一次電流を遮断する。このとき、一次コイル２ａには、電流Ｉｃの時間微分に比例した一次電圧Ｖ１が発生する。また、二次コイル２ｂには、一次電圧Ｖ１に比例した二次電圧Ｖ２が発生する。正常にスパークが生じた場合、コレクタ電圧Ｖｃが短い期間で低下する。このため、図２４及び図２５に示す状態検出回路３２６は、ハイレベルの検出信号ＦＥを出力する。

次に、Ｎ＋１cycleにおいて、イグナイタ３０１は、点火指示信号ＩＧＴがハイレベルの期間、スイッチ素子１２のトランジスタ３１をオン状態とする。そして、点火指示信号ＩＧＴがローレベルになると、イグナイタ３０１はトランジスタ３１をオフし、コレクタ電流Ｉｃ、つまり一次コイル２ａの一次電流を遮断する。

スパークが正常に生じない場合、コレクタ電圧Ｖｃ（Ｖｃ２）は、長い期間をかけて低下する。図２４及び図２５に示す状態検出回路３２６は、コレクタ電圧Ｖｃ（Ｖｃ２）に基づいて、ローベルの検出信号ＦＥを生成する。この検出信号ＦＥを合成した点火確認信号ＩＧＦにより、スパークの発生ミス（失火）を容易に確認できる。

（イグナイタのパッケージ）
図２８は、イグナイタ３０１の内部構成の一例を示す平面図である。
なお、イグナイタ３０１の外観は、第一実施形態のイグナイタ４と同様であるため、図面及び説明を省略する。

イグナイタ３０１は、リードフレームＦ１１～Ｆ１６，Ｆ２１～Ｆ２４と、リードフレームＦ１１～Ｆ１６，Ｆ２１～Ｆ２４の一部及びイグナイタ３０１の構成部品を封止する封止樹脂５１とを有している。なお、図２８において、封止樹脂５１は二点鎖線にて示されている。封止樹脂５１は、概略直方体状に形成され、１つの側面からリードフレームＦ１１～Ｆ１６が実装用の接続端子（リード部）Ｔ１～Ｔ６として突出している。つまり、このパッケージは、６ピンのＳＩＰ（Single Inline Package）である。

リードフレームＦ１１～Ｆ１６，Ｆ２１～Ｆ２４は、導電性を有する金属、例えばＣｕ、Ｃｕ合金、Ｎｉ、Ｎｉ合金、４２アロイなどを用いることができる。なお、リードフレームＦ１１～Ｆ１６，Ｆ２１～Ｆ２４の表面は、ＰｄメッキやＡｇメッキやＮｉ／Ｐｄ／Ａｇメッキ等をメッキが施されてもよい。

封止樹脂５１は、絶縁性を有する樹脂を用いることができ、例えばエポキシ樹脂である。また、封止樹脂５１は、所定の色（例えば黒色）に着色されている。
リードフレームＦ１１～Ｆ１６は、搭載部Ｂ１１～Ｂ１６と、搭載部Ｂ１１～Ｂ１６から延びるリード部Ｔ１～Ｔ６とを有している。なお、リード部Ｔ１～Ｔ６は、上述のイグナイタ３０１の各端子に対応する。

リードフレームＦ１１の搭載部Ｂ１１とリードフレームＦ２１との間には、抵抗Ｒ１が接続されている。リードフレームＦ１１の搭載部Ｂ１１とリードフレームＦ１２の搭載部Ｂ１２の間にはコンデンサＣ１が接続されている。コンデンサＣ１は、抵抗Ｒ１よりもリードフレームＦ１１のリード部Ｔ１よりに搭載されている。リードフレームＦ１２の搭載部Ｂ１２とリードフレームＦ２１との間はコンデンサＣ２が接続されている。コンデンサＣ２は、抵抗Ｒ１を挟んでコンデンサＣ１の反対側に搭載されている。抵抗Ｒ１及びコンデンサＣ１，Ｃ２は、例えば、Ａｇペーストやはんだ等により各リードフレームに接続されている。

リードフレームＦ１２の搭載部Ｂ１２には、スイッチ制御装置３１１が搭載されている。スイッチ制御装置３１１は、図２４及び図２５に示すスイッチ制御回路３１１の構成要素を１つの半導体基板に集積化したＩＣチップ（半導体装置）である。スイッチ制御装置３１１は、例えば、Ａｇペーストやはんだ等により、リードフレームＦ１２に接続されている。

リードフレームＦ１６の搭載部Ｂ１６には、スイッチ素子１２が搭載されている。スイッチ素子１２は、例えば、Ａｇペーストやはんだ等により、リードフレームＦ１６に接続されている。スイッチ素子１２は、下面にコレクタ電極ＰＣを有し、このコレクタ電極ＰＣはリードフレームＦ１６に接続される。

リードフレームＦ１６の搭載部Ｂ１６とリードフレームＦ２４との間には抵抗Ｒ３１が接続されている。抵抗Ｒ３１は、例えば、Ａｇペーストやはんだ等により各リードフレームに接続されている。このリードフレームＦ２４は、ワイヤＷ１１を介してスイッチ制御装置３１１のパッドＰ１１に接続されている。

リードフレームＦ１２の搭載部Ｂ１２とリードフレームＦ２２との間にはチップ部品３３１が接続されている。チップ部品３３１は、例えば、Ａｇペーストやはんだ等により各リードフレームに接続されている。リードフレームＦ２２は、ワイヤＷ１２を介してスイッチ制御装置３１１に接続されている。このチップ部品３３１は、スイッチ制御装置３１１に対して外付けされる回路部品であり、例えば、コンデンサ、抵抗、等とすることができる。なお、スイッチ制御装置３１１の構成や機能に応じてチップ部品３３１及びワイヤＷ１２を省略することもできる。

スイッチ素子１２の上面には、ゲートパッドＰＧ及びエミッタパッドＰＥが露出している。
スイッチ制御装置３１１の上面にはパッドＰ１，Ｐ２，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８が露出している。パッドＰ１は、ワイヤＷ１によりリードフレームＦ２１に接続されている。パッドＰ２は、ワイヤＷ２によりリードフレームＦ１２の搭載部Ｂ１２に接続されている。パッドＰ４は、ワイヤＷ４によりリードフレームＦ１４の搭載部Ｂ１４に接続されている。パッドＰ５は、ワイヤＷ５によりリードフレームＦ１５の搭載部Ｂ１５に接続されている。パッドＰ６は、ワイヤＷ６によりスイッチ素子１２のゲートパッドＰＧに接続されている。パッドＰ７は、ワイヤＷ７によりリードフレームＦ２３に接続されている。スイッチ素子１２のエミッタパッドＰＥは、ワイヤＷ９ａを介してリードフレームＦ２３に接続されている。リードフレームＦ２３はワイヤＷ９ｂを介してリードフレームＦ１２のリードフレームＦ２の搭載部Ｂ２に接続されている。

ワイヤＷ１，Ｗ２，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８は、例えばアルミニウムワイヤであり、直径は例えば１２５μｍである。
ワイヤＷ９ａ，Ｗ９ｂは、例えばアルミニウムワイヤであり、直径は例えば２５０μｍである。ワイヤＷ９ｂの抵抗値は数ｍΩ～数十ｍΩであり、例えば５ｍΩである。このワイヤＷ９ｂの抵抗成分は、図１に示す抵抗Ｒ２として機能する。

（高耐圧抵抗の構造）
図２９に示すように、抵抗Ｒ３１は、基板３５１と、一対の外部電極３５２と、一対の外部電極３５２の間の抵抗体３５３とを有している。基板３５１は、例えば直方形の板状である。基板３５１は、例えばアルミナ基板である。外部電極３５２は、基板３５１の両端部に設けられている。外部電極３５２は、例えば、銀系厚膜材料、ニッケルメッキ等から構成される。抵抗体３５３は、基板３５１の上面であって、外部電極３５２の間に設けられている。抵抗体３５３は、例えば金属材料とガラスの混合粉末を有機物バインダとともにペーストとし、基板３５１上に焼結して形成される。抵抗体３５３は、外部電極３５２と平行に延びる複数の配線部３５４と、それらを外部電極３５２の間に直列に接続する配線部３５５とを有している。このような形状の抵抗体３５３を含む抵抗Ｒ３１は、高耐圧特性を有する。

図３０は、変形例のイグナイタ３０１ａを示す。このイグナイタ３０１ａは、図２８に示すイグナイタ３０１に対して、スイッチ素子１２の実装方向が異なる。
スイッチ素子１２はゲートパッドＰＧをスイッチ制御装置３１１に向けて配設され、リードフレームＦ１６の搭載部Ｂ１６に実装されている。このような実装により、スイッチ制御装置３１１のパッドＰ６とスイッチ素子１２のゲートパッドＰＧとを接続するワイヤＷ６を短くすることができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（３－１）状態検出回路３２６は、コレクタ電圧Ｖｃ（Ｖｃ２）に基づいて状態を検出して検出信号ＦＥを出力する。そして、信号出力回路２８は、状態検出回路２６の検出信号ＦＥを、他の信号と合成して点火確認信号ＩＧＦを生成する。このように合成した点火確認信号ＩＧＦにより、点火プラグ６におけるスパーク（火花）の発生ミス（失火状態）を容易に把握できる。

（３－２）スイッチ素子１２のコレクタ端子Ｃとスイッチ制御回路３１１の入力端子Ｐ１１との間に接続された抵抗Ｒ３１は、スイッチ制御回路３１１に含まれる抵抗Ｒ３２との分圧抵抗により、コレクタ電圧Ｖｃに比例したコレクタ電圧Ｖｃ２を生成する。抵抗Ｒ３１は、高耐圧抵抗である。したがって、高圧のコレクタ電圧Ｖｃに比例してスイッチ制御回路３１１にて入力可能なコレクタ電圧Ｖｃ２を容易に生成できる。このため、コレクタ電圧Ｖｃにより、点火プラグ６の状態を把握できる。

（第三実施形態の変形例）
以下、第三実施形態の変形例を説明する。なお、以下の説明において、上述の第一～第三実施形態及び各変形例と同じ部材については同じ符号を付し、その説明の一部または全てを省略することがある。

図３１に示すように、スイッチ制御回路３１１ａは、状態検出回路３２６の検出信号ＦＥが入力される出力バッファ１０１と、その出力バッファ１０１の出力端子が接続された信号出力端子Ｐ３を有している。このスイッチ制御回路３１１ａでは、点火の状態を示す信号ＦＡを出力する専用の信号出力端子Ｐ３を有している。この信号ＦＡは、他の検出信号を含まない単一の点火検出信号の一例である。

図３２に示すように、スイッチ制御回路３１１ａは、コレクタ電圧Ｖｃに応じて、次のＮ＋２cycleの点火指示信号ＩＧＴまでの間に、点火の状態に応じた信号ＦＡを出力する。このように検出信号ＣＥに対して信号ＦＡを別途出力することで、ＥＣＵ７において点火の状態を容易に確認できる。また、Ｎ＋２cycleの点火指示信号ＩＧＴより前に信号ＦＡを出力することで、次のＮ＋２cycleにおける点火指示信号ＩＧＴのパルス幅等の調整が可能となる。

図３３に示すように、スイッチ制御回路３１１ｂは、状態検出回路３２６の検出信号ＦＥが入力される信号出力回路２８ｂを有している。信号出力回路２８ｂには、信号検出回路２３から点火指示信号ＩＧＴを受信した受信信号Ｓｄｅｔが供給される。

図３４に示すように、信号出力回路２８ｂは、点火指示信号ＩＧＴがハイレベルの期間では過電流保護回路２７等の検出信号に応じて点火確認信号ＩＧＦを生成し、点火指示信号ＩＧＴがローレベルの期間では、コレクタ電圧Ｖｃに応じた点火確認信号ＩＧＦを生成する。このようなスイッチ制御回路３１１ｂにより、状態に応じた検出信号ＦＥを出力する端子を別途必要とせず、スイッチ制御回路３１１ｂの大型化を抑制でき、ＥＣＵ７において点火の状態を容易に確認できる。また、Ｎ＋２cycleの点火指示信号ＩＧＴより前に検出信号ＦＥを出力することで、次のＮ＋２cycleにおける点火指示信号ＩＧＴのパルス幅等の調整が可能となる。

図３５に示すように、スイッチ制御回路３１１ｃは、状態検出回路３２６ｃを有している。状態検出回路３２６ｃは、コンパレータ４１，４２、分圧抵抗Ｒ２１，Ｒ２２、インバータ回路１１１，１１３、ナンド回路１１２、充放電回路１２０、コンデンサＣ１１、トランジスタＭ２１，Ｍ２２、コンパレータ４５を備えている。トランジスタＭ２１，Ｍ２２は、例えばＮＭＯＳＦＥＴである。

抵抗Ｒ３２は、入力端子Ｐ１１を介してコンパレータ４１の非反転入力端子と抵抗Ｒ３２の一端に接続され、抵抗Ｒ３２の他端はグランド配線ＡＧＮＤに接続されている。コンパレータ４１の反転入力端子には、基準電圧Ｖｔｈ１が供給される。コンパレータ４１の出力端子はトランジスタＭ２１のゲート端子に接続されている。トランジスタＭ２１のソース端子はグランド配線ＡＧＮＤに接続され、トランジスタＭ２１のドレイン端子は充放電回路１２０の入力ノードＮ２１に接続されている。

充放電回路１２０は、電流源１２１、トランジスタＱ１～Ｑ５を含む。トランジスタＱ１～Ｑ３は例えばＰＮＰトランジスタであり、トランジスタＱ４，Ｑ５は例えばＮＰＮトランジスタである。トランジスタＱ１～Ｑ３のエミッタは電源配線ＶＤＤに接続されている。トランジスタＱ１のコレクタは電流源１２１の第１端子に接続され、電流源１２１の第２端子はグランド配線ＡＧＮＤに接続されている。トランジスタＱ２，Ｑ３のベースはトランジスタＱ１のベース及びコレクタに接続されている。トランジスタＱ１，Ｑ２，Ｑ３はカレントミラー回路を構成する。トランジスタＱ２，Ｑ３は、トランジスタＱ１が流す電流と同じ量の電流を流すように構成されている。

トランジスタＱ２，Ｑ３のコレクタはトランジスタＱ４，Ｑ５のコレクタに接続され、トランジスタＱ４，Ｑ５のエミッタはグランド配線ＡＧＮＤに接続されている。また、トランジスタＱ５のコレクタ（入力ノードＮ２１）は両トランジスタＱ４，Ｑ５のベースに接続されている。トランジスタＱ２とトランジスタＱ４の間の出力ノードＮ２２はコンデンサＣ１１に接続されている。トランジスタＱ４は、例えば並列に接続された複数のトランジスタからなり、トランジスタＱ５が流す電流の整数倍の電流を流すように構成されている。

コンデンサＣ１１には並列にトランジスタＭ２２が接続され、そのトランジスタＭ２２のゲートには受信信号Ｓｄｅｔが供給される。なお、トランジスタＭ２１のゲートに、スイッチ制御回路３１１ｃの内部の各種の検出信号、又は各種の信号を合成した信号が供給される構成としてもよい。

コンパレータ４５の出力端子はフリップフロップ回路１３０のセット端子Ｓに接続され、フリップフロップ回路１３０のリセット端子ＲにはトランジスタＭ２２のゲートに供給される信号、受信信号Ｓｄｅｔが供給される。フリップフロップ回路１３０は、出力端子Ｑから点火確認信号ＩＧＦを出力する。

この状態検出回路３２６ｃにおいて、充放電回路１２０は、トランジスタＭ２１がオンしている間、コンデンサＣ１１を充電し、トランジスタＭ２１がオフしている間、コンデンサＣ１１を放電する。このコンデンサＣ１１の電圧Ｖ１１を検出するコンパレータ４５の検出信号ＦＥにより、フリップフロップ回路１３０をセットし、点火の状態に応じた点火確認信号ＩＧＦをフリップフロップ回路１３０の出力端子Ｑから出力する。そして、トランジスタＭ２２のゲートに供給される受信信号ＳｄｅｔによりトランジスタＭ２２をオンしてコンデンサＣ１１の電圧Ｖ１１をローレベルとし、フリップフロップ回路１３０をリセットする。

図３６に示すように、点火装置３００ａは、イグニッションコイル２、イグナイタ３０１ｂを備える。
イグナイタ３０１ｂは、スイッチ素子１２ａ、スイッチ制御回路３１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２，Ｒ３１を備え、モジュール化されて１つのパッケージに収容されている。スイッチ制御回路３１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、状態検出回路３２６、過電流保護回路２７、信号出力回路２８を有している。

スイッチ素子１２ａは、トランジスタ３１ａを含む１つの半導体チップとして構成されている。トランジスタ３１ａは、例えば、ＳｉＣ ＭＯＳＦＥＴである。トランジスタ３１ａのゲート－ドレイン間には保護素子３２が接続されている。トランジスタ３１ａの各端子（Ｓ，Ｇ，Ｄ）を半導体チップ、つまりスイッチ素子１２ａの端子として説明することがある。トランジスタ３１ａのゲート端子は抵抗を介してスイッチ制御回路３１１の出力端子Ｐ６に接続される。ゲートドライバ２５から出力されるゲート信号Ｓｇは、出力端子Ｐ６を介してスイッチ素子１２ａのゲート端子Ｇに供給される。トランジスタ３１ａのソース端子は、抵抗Ｒ２に接続され、トランジスタ３１ａのドレイン端子は、出力端子Ｔ６を介してイグニッションコイル２の一次コイル２ａに接続されている。

このイグナイタ３０１ｂは、ＥＣＵ７から供給される点火指示信号ＩＧＴに基づいて、スイッチ素子１２ａをオンオフ制御する。スイッチ素子１２ａのオンオフにより、イグニッションコイル２の二次コイル２ｂに発生する二次電圧Ｖ２により点火プラグ６にスパーク（火花）を生じさせる。スイッチ制御回路３１１の状態検出回路３２６は、スイッチ素子１２ａ（トランジスタ３１ａ）のコレクタ電圧Ｖｃを検出電圧とし、その検出電圧に応じた検出信号ＦＥを出力する。信号出力回路２８は、過電流保護回路２７の検出信号ＣＥを含む各種信号と、状態検出回路３２６の検出信号ＦＥを合成して点火確認信号ＩＧＦを生成し、その点火確認信号ＩＧＦを出力する。なお、スイッチ制御回路３１１としては、上述のスイッチ制御回路３１１ａ，３１１ｂ、３１１ｃ等を用いることもできる。

このように、例えばＳｉＣ ＭＯＳＦＥＴであるトランジスタ３１ａを含むスイッチ素子１２ａを備えるイグナイタ３０１ｂにおいて、上記第一実施形態と同様に、点火確認信号ＩＧＦにより、点火プラグ６におけるスパーク（火花）の発生ミス（失火状態）を容易に把握できる。

（第四実施形態）
以下、第四実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付し、その説明の全て又は一部を省略することがある。

図３７に示すように、本実施形態の点火装置４００は、イグニッションコイル２、イグナイタ４０１を備える。
イグナイタ４０１は、スイッチ素子１２、スイッチ制御回路４１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。

スイッチ素子１２は、トランジスタ３１、保護素子３２を備え、高耐圧プロセスで製造される１つの半導体基板に集積化されている。
スイッチ制御回路４１１は、高電位側電源端子Ｐ１、低電位側電源端子Ｐ２、出力端子Ｐ４、入力端子Ｐ５、出力端子Ｐ６、入力端子Ｐ７，Ｐ８、入力端子Ｐ１１を有している。スイッチ制御回路４１１は、入力端子Ｐ５を介して点火指示信号ＩＧＴを入力する。スイッチ制御回路４１１は、出力端子Ｐ４から点火確認信号ＩＧＦを出力する。スイッチ制御回路４１１は、入力端子Ｐ７，Ｐ８に接続された抵抗Ｒ２の両端子間の電位差により、スイッチ素子１２のエミッタ電流Ｉｅを検出する。

スイッチ制御回路４１１の入力端子Ｐ１１は、抵抗Ｒ３１の第１端子に接続され、抵抗Ｒ３１の第２端子はスイッチ素子１２のコレクタ端子Ｃに接続されている。
スイッチ制御回路４１１は、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、過電流保護回路２７、保護回路４２０を有している。

保護回路４２０は、入力端子Ｐ５と低電位側電源端子Ｐ２との間に接続されている。本実施形態のスイッチ制御回路４１１は、入力端子Ｐ５に接続され、点火指示信号ＩＧＴを伝達する信号配線ＬＳ５と、低電位側電源端子Ｔ２に接続された低電位側電源端子Ｐ２に接続されたグランド配線ＡＧＮＤとを有している。従って、保護回路４２０は、信号配線ＬＳ５とグランド配線ＡＧＮＤとの間に接続されていると言い換えることができる。

保護回路４２０は、入力端子Ｐ５，低電位側電源端子Ｐ２から、信号配線ＬＳ５，グランド配線ＡＧＮＤに重畳する種々のノイズから、保護回路４２０より後段の内部回路を保護する。

本実施形態の保護回路４２０は、端子Ｐ５，Ｐ２間に直列に接続された２つの保護素子４２１，４２２を備えている。保護素子４２１，４２２は、ダイオード素子である。保護素子４２１が「第１ダイオード素子」に相当し、保護素子４２２が「第２ダイオード素子」に相当する。詳しくは、保護素子４２１の第１端子（ダイオード素子のアノード端子相当）は信号配線ＬＳ５に接続され、保護素子４２１の第２端子（カソード端子相当）は保護素子４２２の第２端子（カソード端子相当）に接続され、保護素子４２２の第１端子（アノード端子相当）はグランド配線ＡＧＮＤに接続されている。つまり、保護回路４２０は、逆直列接続された双方向ダイオード構成の回路である。なお、本明細書において、ダイオード素子は、端子に対する配線の接続によってダイオードとして機能する素子である。

本実施形態において、保護素子４２１，４２２は、ＰチャネルＭＯＳＦＥＴ（P-channel Metal Oxide Semiconductor Field Effect Transistor）で構成される。ＰチャネルＭＯＳＦＥＴは、ソースとゲートとバックゲートとが互いに接続され、それらはダイオード素子のカソード端子として機能する。ＰチャネルＭＯＳＦＥＴのドレインはダイオード素子のアノード端子として機能する。

（保護回路の構成例）
図４１は、保護回路４２０の構成例を示す。
保護回路４２０は、入力端子Ｐ５とグランド端子Ｐ２との間に接続された２つの保護素子４２１，４２２を備えている。

保護素子４２１，４２２は、Ｐ型半導体基板（Ｐ－ｓｕｂ）４３１上に形成される。Ｐ型半導体基板４３１の上には、Ｎ型エピタキシャル層（Ｎ－Ｅｐｉ）４３２が形成されている。Ｎ型エピタキシャル層４３２は、Ｐ型領域４３３とＰ＋領域４３４とからなる素子分離により、１つの素子を形成する領域が区画されている。Ｎ型エピタキシャル層４３２には、Ｎ－ウェル４３５が形成され、そのＮ－ウェル４３５には、バックゲート端子ＢＧとなるＮ＋領域４３６と、そのＮ＋領域４３６の両側にソース端子ＳとなるＰ＋領域４３７が形成されている。Ｎ－ウェル４３５の両側には、Ｎ－ウェル４３５から間隔を開けて，ドレインとなるＰ領域４３８及びＰ＋領域４３９が二重拡散により形成されている。Ｎ型エピタキシャル層４３２の上面には酸化膜４４０とフィールド酸化膜４４１とが形成されている。酸化膜４４０の上面にはゲート電極４４２（ゲート端子Ｇ）が形成されている。

保護素子４２１のドレイン端子Ｄ（Ｐ＋領域４３９）は、入力端子Ｐ５と繋がる信号配線ＬＳ５に接続されている。保護素子４２１のソース端子Ｓ（Ｐ＋領域４３７）とバックゲート端子ＢＧ（Ｎ＋領域４３６）とゲート端子Ｇ（ゲート電極４４２）は、互いに接続されるとともに配線Ｌ４１に接続され、その配線Ｌ４１は、保護素子４２２のソース端子Ｓとバックゲート端子ＢＧとゲート端子Ｇとに接続されている。保護素子４２２のドレイン端子Ｄは、グランド端子Ｐ２に繋がるグランド配線ＡＧＮＤに接続されている。グランド端子Ｐ２は、各保護素子４２１，４２２のＰ型半導体基板４３１に接続されている。

図４２は、保護回路４２０の等価回路図を示す。
保護回路４２０は、入力端子Ｐ５とグランド端子Ｐ２との間に接続された２つの保護素子４２１，４２２を備えている。

保護素子４２１，４２２は、ＰチャネルＭＯＳＦＥＴＱ１と、ＰチャネルＭＯＳＦＥＴＱ１のソース－ドレイン間の寄生トランジスタ（ダイオードとして示している）Ｑ２と、ソースとドレインにそれぞれ接続された抵抗Ｒ４１，Ｒ４２と、抵抗Ｒ４１，Ｒ４２に直列に接続された寄生トランジスタＱ１３，Ｑ１４とを有している。寄生トランジスタＱ２は、図４１に示すドレイン端子ＤとなるＰ＋領域とＮ型エピタキシャル層４３２及びＮ－ウェル４３５とソース端子ＳとなるＰ＋領域４３７とにより形成されるＮＰＮトランジスタである。抵抗Ｒ４１，Ｒ４２は、Ｎ型エピタキシャル層４３２の抵抗成分である。寄生トランジスタＱ３，Ｑ４は、図４１に示すＰ型半導体基板４３１とＮ型エピタキシャル層４３２とＰ領域４３８とにより形成されるＰＮＰトランジスタである。

（保護回路の動作）
図４１，図４２において、二点鎖線は、正のサージ電圧の印加によるブレークダウン時の電流経路を示し、一点鎖線は、負のサージ電圧の印加によるブレークダウン時の電流経路を示す。

正のサージ電圧が印加されたとき、入力端子Ｐ５から、信号配線ＬＳ５、保護素子４２１のドレイン端子Ｄ、保護素子４２１のソース端子Ｓ、配線Ｌ４１、保護素子４２２のソース端子Ｓ、保護素子４２２のドレイン端子Ｄ、グランド配線ＡＧＮＤを介して、グランド端子Ｐ２に電流が流れる。このとき、保護素子４２１の寄生トランジスタＱ２の順方向電圧ＶＦと、保護素子４２２のＰＭＯＳトランジスタＱ１からなるダイオードの逆方向電圧（降伏電圧）ＢＶｄｓｓの和（ＶＦ＋ＢＶｄｓｓ）の電圧で、入力端子Ｐ５に繋がる信号配線ＬＳ５の電圧変動をクランプする。

負のサージ電圧が印加されたとき、グランド端子Ｐ２から、グランド配線ＡＧＮＤ、保護素子４２２のドレイン端子Ｄ、保護素子４２２のソース端子Ｓ、配線Ｌ４１、保護素子４２１のソース端子Ｓ、保護素子４２１のドレイン端子Ｄ、信号配線ＬＳ５を介して入力端子Ｐ５に電流が流れる。また、グランド端子Ｐ２から、保護素子４２１を縦に、つまり寄生トランジスタＱ３（Ｐ型半導体基板４３１、Ｎ型エピタキシャル層４３２、Ｐ領域４３８）、Ｐ＋領域４３９を介して、信号配線ＬＳ５に電流が流れる。保護素子４２１を縦に流れる電流は、Ｎ型エピタキシャル層４３２の抵抗成分（図４２に示す抵抗Ｒ４１）により僅かな電流（例えば数ｍＡ）に制限される。このため、正のサージ電圧が印加された時とほぼ同じ電圧で、グランド配線ＡＧＮＤにおける電圧をクランプする。

（イグナイタのパッケージ）
図３８は、イグナイタ４０１のパッケージであり、リードフレームに搭載されたイグナイタ４０１の構成部品を示す。なお、イグナイタ４０１の外観は、第一実施形態のイグナイタ４と同様であるため、図面及び説明を省略する。

イグナイタ４０１は、リードフレームＦ１～Ｆ７と、リードフレームＦ１～Ｆ７の一部及びイグナイタ４０１の構成部品を封止する封止樹脂５１とを有している。なお、図３８において、封止樹脂５１は二点鎖線にて示されている。封止樹脂５１は概略直方体状に形成され、１つの側面からリードフレームＦ１～Ｆ６が実装用の接続端子（リード部）Ｔ１～Ｔ６として突出している。つまり、このイグナイタ４０１のパッケージは、６ピンのＳＩＰである。なお、パッケージのピン数は適宜変更されてもよい。

リードフレームＦ１～Ｆ７は、導電性を有する金属、例えばＣｕ、Ｃｕ合金、Ｎｉ、Ｎｉ合金、４２アロイなどを用いることができる。なお、リードフレームＦ１～Ｆ７の表面は、ＰｄメッキやＡｇメッキやＮｉ／Ｐｄ／Ａｇメッキ等をメッキが施されてもよい。封止樹脂５１は、絶縁性を有する樹脂を用いることができ、例えばエポキシ樹脂である。また、封止樹脂５１は、所定の色（例えば黒色）に着色されている。

リードフレームＦ１～Ｆ６は、搭載部Ｂ１～Ｂ６と、搭載部Ｂ１～Ｂ６から延びるリード部Ｔ１～Ｔ６とを有している。なお、リード部Ｔ１～Ｔ６は、上述のイグナイタ４の各端子に対応する。

リードフレームＦ１の搭載部Ｂ１とリードフレームＦ７との間には、抵抗Ｒ１が接続されている。リードフレームＦ１の搭載部Ｂ１とリードフレームＦ２の搭載部Ｂ２との間には、コンデンサＣ１が接続されている。コンデンサＣ１は、抵抗Ｒ１よりもリードフレームＦ１，Ｆ２のリード部Ｔ１，Ｔ２よりに搭載されている。また、リードフレームＦ２の搭載部Ｂ２とリードフレームＦ７との間には、コンデンサＣ２が接続されている。コンデンサＣ２は、抵抗Ｒ１を挟んでコンデンサＣ１の反対側に搭載されている。抵抗Ｒ１及びコンデンサＣ１，Ｃ２は、例えば、Ａｇペーストやはんだ等により接続される。

リードフレームＦ２の搭載部Ｂ２には、スイッチ制御装置１１が搭載され、リードフレームＦ６の搭載部Ｂ６にはスイッチ素子１２が搭載されている。スイッチ制御装置１１は、図３７に示すスイッチ制御回路１１が形成されたＩＣチップである。スイッチ制御装置１１とスイッチ素子１２は、例えば、Ａｇペーストやはんだ等により接続される。スイッチ素子１２は、下面にコレクタ電極ＰＣ（図１０参照）を有し、このコレクタ電極ＰＣは、Ａｇペーストやはんだ等により搭載部Ｂ６に接続される。

スイッチ素子１２の上面にはゲートパッドＰＧ及びエミッタパッドＰＥが露出している。スイッチ制御装置１１の上面には、パッドＰ１，Ｐ２，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８が露出している。パッドＰ１はワイヤＷ１によりリードフレームＦ７に接続されている。パッドＰ２は、ワイヤＷ２によりリードフレームＦ２の搭載部Ｂ２に接続されている。パッドＰ５は、ワイヤＷ５によりリードフレームＦ５の搭載部Ｂ５に接続されている。パッドＰ６は、ワイヤＷ６によりスイッチ素子１２のゲートパッドＰＧに接続されている。パッドＰ７は、ワイヤＷ７によりスイッチ素子１２のエミッタパッドＰＥに接続されている。スイッチ素子１２のエミッタパッドＰＥは、ワイヤＷ９を介してリードフレームＦ２の搭載部Ｂ２に接続されている。スイッチ制御装置１１のパッドＰ８は、ワイヤＷ８によりリードフレームＦ２の搭載部Ｂ２に接続されている。ワイヤＷ１，Ｗ２，Ｗ５，Ｗ６，Ｗ７，Ｗ８は、例えばアルミニウムワイヤであり、直径は例えば１２５μｍである。ワイヤＷ９は、例えばアルミニウムワイヤであり、直径は例えば２５０μｍである。ワイヤＷ９の抵抗値は数ｍΩ～数十ｍΩであり、例えば５ｍΩである。このワイヤＷ９の抵抗成分は、図３７に示す抵抗Ｒ２として機能する。

（スイッチ制御回路（チップ）のレイアウト）
図３９は、スイッチ制御回路４１１のＩＣチップのレイアウトの一例を示す。
スイッチ制御回路４１１は、半導体基板４５０を備える。半導体基板４５０には、図３７に示す各端子に対応する複数のパッドＰ１，Ｐ２，Ｐ５，Ｐ６，Ｐ７，Ｐ８が配置されている。また、半導体基板４５０には、スイッチ制御回路４１１を構成する各機能素子が形成されている。図３９において、半導体基板４５０の１つの辺に沿った方向（図３９における左右方向）をＸ方向（Ｘ１－Ｘ２方向）、上述の１つの辺と直交する辺に沿った方向（図３９における上下方向）をＹ方向（Ｙ１－Ｙ２方向）として説明する。

パッドＰ１、パッドＰ７およびパッドＰ８は、半導体基板４５０のＹ１方向の端部に配置されている。パッドＰ１は、Ｘ２方向の端部に配置されており、Ｘ方向の寸法がＹ方向の寸法より長い。パッドＰ７は、Ｘ１方向の端部付近に配置されており、Ｙ方向の寸法Ｙ６がＸ方向の寸法Ｘ６より長い。パッドＰ８は、Ｘ方向の中央付近に配置されており、Ｙ方向の寸法Ｙ７がＸ方向の寸法Ｘ７より長い。パッドＰ７およびパッドＰ８が、それぞれ、本発明の「第１パッド」及び「第２パッド」に相当する。パッドＰ２，Ｐ５は、半導体基板４５０のＹ２方向の端部に配置されている。パッドＰ２は、Ｘ２方向の端部に配置されており、Ｙ方向の寸法がＸ方向の寸法より長い。パッドＰ５は、Ｘ１方向の端部付近に配置されており、Ｙ方向の寸法がＸ方向の寸法より長い。パッドＰ６は、パッドＰ７のＹ２側のＸ１方向の端部に配置されており、Ｘ方向の寸法がＹ方向の寸法より長い。各パッドＰ１，Ｐ２，Ｐ５～Ｐ８の形状は、ボンディングワイヤをボンディングする方向に合わせた形状になっている。

半導体基板４５０は、複数の領域４５１，４５２，４５３，４５４を含む。領域４５１は、スイッチ制御回路４１１の各回路２１～２５，２７を構成する機能素子が形成される領域である。領域４５２は、保護回路４２０の保護素子４２１，４２２が形成される領域である。領域４５３は、パッドＰ１，Ｐ２から入力されるサージやノイズからスイッチ制御回路４１１の構成部材を保護するための保護回路が形成される領域である。領域４５４は、テスト用のパッドが形成される領域である。なお、スイッチ制御回路４１１のＩＣチップのレイアウトは、図４２に示すものに限定されるものではない。

（保護素子の概略平面図）
図４０は、保護素子４２１，４２２の一部を拡大して示す平面図である。
保護素子４２１，４２２は、半導体基板４５０と、半導体基板４５０の上に形成された複数のゲート電極４４２を有している。ゲート電極４４２は、所定の方向（図４０では上下方向）に沿って延びるように形成されている。所定本数（例えば２本）のゲート電極４４２は、端部の接続部４４２ａによって接続されている。それらの接続部４４２ａは、コンタクト４６１を介して、ゲート電極４４２より上層の配線４６２に接続されている。

ゲート電極４４２を挟む領域のうちの一方の領域はＮ－ウェル領域４３５であり、他方の領域はドレイン領域４３９である。Ｎ－ウェル領域４３５には、ソースコンタクト４６３とバックゲートコンタクト４６４が交互に配設されている。ドレイン領域４３９には、ドレインコンタクト４６５が配設されている。ソースコンタクト４６３は、ソースコンタクト４６３とほぼ同じサイズのＰ＋領域４３７（図示略）に接続されている。各バックゲートコンタクト４６４は、Ｎ＋領域４３６により囲まれている。

次に、本実施形態における保護回路４２０による作用を説明する。
上述したように、保護回路４２０は、双方向ダイオード構成であり、保護素子４２１，４２２を有している。各保護素子４２１，４２２は、ＰＭＯＳＦＥＴ構成であり、ＰＭＯＳＦＥＴのソース端子Ｓをゲート端子Ｇ及びバックゲート端子ＢＧに接続したダイオード素子である。これらの保護素子４２１，４２２のアノード端子は、入力端子Ｐ５に繋がる信号配線ＬＳ５と、グランド端子Ｐ２に繋がるグランド配線ＡＧＮＤとにそれぞれ接続され、保護素子４２１，４２２のカソード端子は互いに接続されている。このように構成及び接続された保護素子４２１，４２２を含む保護回路４２０では、サージによる保護素子４２１，４２２の破損を抑制し、イミュニティ耐量を向上できる。

本実施形態の保護回路４２０（保護素子４２１，４２２）に対する比較例を説明する。
比較例として、例えば、ＮＭＯＳＦＥＴをダイオード接続して保護素子を構成することができる。しかしながら、ＮＭＯＳＦＥＴを用いた保護素子は、特性にばらつきを生じ易く、バラツキの生じた保護素子はサージに対する耐性が低い。

図４３Ａは、ＮＭＯＳＦＥＴの断面構造を示す。このＮＭＯＳＦＥＴは、Ｐ型ウェル５０１にＮ－領域５０２とＮ＋領域５０３ａ，５０３ｂとが形成され、Ｎ－領域５０２にＮ＋領域５０４が形成されている。Ｐ型ウェル５０１の上には、図示しない絶縁膜（ゲート絶縁膜）を介してゲート電極５０５が形成されている。各Ｎ＋領域５０３ａ，５０３ｂ，５０４に対してコンタクト５０６ａ，５０６ｂ，５０６ｃが接続されている。コンタクト５０６ｃは、ＮＭＯＳＦＥＴのドレイン端子Ｄであり、コンタクト５０６ａ，５０６ｂは、ソース端子Ｓである。

このＮＭＯＳＦＥＴでは、Ｎ－領域５０２とＮ＋領域５０３ａ、５０３ｂとの間に寄生ＮＰＮトランジスタＱａ，Ｑｂが形成され、それらの寄生ＮＰＮトランジスタＱａ，Ｑｂは、Ｎ－領域５０２とＮ＋領域５０４の抵抗成分からなる寄生抵抗を介してコンタクト５０６ｃに接続される。

図４３Ｂは、ずれの生じたＮＭＯＳＦＥＴの断面構造を示す。このＮＭＯＳＦＥＴでは、Ｎ－領域５０２内のＮ＋領域５０４がずれて形成されている。この場合、Ｎ＋領域５０４の端部から、Ｎ－領域５０２とＰ型ウェル５０１との境界（ＰＮ接合境界）までの距離Ｌａ，Ｌｂが、図において左右で異なる。設計では、必要とされる特性に応じて、図４３Ａに示すように距離Ｌａ，Ｌｂが互いに等しくなるように設定される。

このようなずれにより、寄生ＮＰＮトランジスタＱａ，Ｑｂとコンタクト５０６ｃとの間の抵抗値に差が生じる。Ｎ－領域５０２のシート抵抗値は、Ｎ＋領域５０４のシート抵抗値よりも１桁以上大きい。このため、寄生ＮＰＮトランジスタＱｂのコレクタとコンタクト５０６ｃとの間の抵抗値は、寄生トランジスタＱａのコレクタとコンタクト５０６ｃとの間の抵抗値より低くなる。これにより，電流制限効果が小さくなる。この場合、サージによる電流は、抵抗値の小さな部分、つまり寄生ＮＰＮトランジスタＱｂに集中し、それによって破損する虞がある。

ＮＭＯＳＦＥＴにおけるずれは、製造工程において生じる場合がある。
図４４Ａは、ＮＭＯＳＦＥＴの製造工程の一部を示す。なお、図４４Ａでは、本実施形態のＰＭＯＳＦＥＴの製造工程と対応させて、ソースを中心としたＮＭＯＳＦＥＴの製造工程を示している。

図４４Ａの上段に示す工程では、Ｐ型ウェル５０１にＮ－領域５０２を形成する。Ｐ型ウェル５０１の上面には酸化膜５１１とフィールド酸化膜５１２とが形成され、酸化膜５１１の上にゲート電極５０５が形成されている。そして、開口部５１３Ｘを有するレジスト膜５１３を形成し、その開口部５１３ＸからＮ型不純物をＰ型ウェル５０１に注入し、Ｎ－領域５０２を形成する。その後、レジスト膜５１３を除去する。

図４４Ａの中段に示す工程では、ゲート電極５０５の間のＮ＋領域５０３と、Ｎ－領域５０２内のＮ＋領域５０４を形成する。Ｎ＋領域５０３，５０４は、コンタクトとの接続のための領域である。開口部５１４Ａ，５１４Ｂを有するレジスト膜５１４を形成する。開口部５１４Ｂは、Ｎ－領域５０２に対するコンタクトに応じた位置に形成され、開口部５１４Ａは、ソースとなる領域である。そして、開口部５１４Ａ，５１４ＢからＮ型不純物を注入し、Ｎ＋領域５０３，５０４を形成する。

図４４Ａの下段に示すように、このレジスト膜５１４を形成するときに、アライメント工程においてレジスト膜５１４の開口部５１４Ａ，５１４Ｂが所望の位置からずれて形成される。開口部５１４Ｂの大きさは、Ｎ－領域５０２の大きさよりも小さい。したがって、レジスト膜５１４の位置ずれにより、Ｎ－領域５０２に形成されるＮ＋領域５０４の位置がずれる。一方、ゲート電極５０５の間のＮ＋領域５０３は、ゲート電極５０５をマスクとして不純物がＰ型ウェル５０１に注入されるため、レジスト膜５１４のずれの影響を受けない。このため、ゲート電極５０５の間のＮ＋領域５０３から、両側のＮ－領域５０２内のＮ＋領域５０４までの距離に差が生じる。このように、コンタクトのためのＮ＋領域５０４に対して、Ｎ＋領域５０３の位置が相対的にずれる。これにより、上述のような電流集中が生じる。

これに対し、本実施形態の保護回路４２０の保護素子４２１，４２２は、ＰＭＯＳ構成であるため、上述のようなずれは生じ難い。
図４４Ｂは、ＰＭＯＳＦＥＴの製造工程の一部を示す。なお、図４４Ｂは、Ｐ型領域の形成を説明するためのものであり、図４１のＮ型ウェル４３５が省略されている。

図４４Ｂの上段に示す工程では、Ｎ型エピタキシャル層４３２にＰ領域４３８を形成する。Ｎ型エピタキシャル層４３２の上には、酸化膜４４０とフィールド酸化膜４４１とが形成され、酸化膜４４０の上にゲート電極４４２が形成されている。そして、開口部５２１Ｘを有するレジスト膜５２１を形成し、その開口部５２１ＸからＰ型不純物をＮ型エピタキシャル層４３２に注入し、Ｐ領域４３８を形成する。開口部５２１Ｘは、ゲート電極４４２とフィールド酸化膜４４１との間のドレインを形成する領域を露出するように形成される。この工程において、ゲート電極４４２とフィールド酸化膜４４１は、Ｐ型不純物の注入に際してマスクとして働く。その後、レジスト膜５２１を除去する。

図４４Ｂの中段に示す工程では、ゲート電極４４２の間のＰ＋領域４３７と、Ｐ領域４３８内のＰ＋領域４３９を形成する。開口部５２２Ｘを有するレジスト膜５２２を形成する。開口部５２２Ｘは、Ｐ型不純物を注入する領域に応じてフィールド酸化膜４４１の内側の領域の全てを露出するように、フィールド酸化膜４４１の一部を露出するように形成される。そして、開口部５２２ＸからＰ型不純物を注入する。この工程において、ゲート電極４４２とフィールド酸化膜４４１は、Ｐ型不純物の注入に際してマスクとして働く。従って、図４４Ｂの下段に示すように、レジスト膜５２２に位置ずれが生じても、各Ｎ＋領域４３７，４３９の相対的な位置は変化しない。従って、Ｎ＋領域４３７とＮ＋領域４３９との間の抵抗値は、製造工程におけるアライメントずれに影響されない。このため、サージによる電流の集中が抑制され、保護素子４２１，４２２が破損し難くなる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（４－１）保護回路４２０は、入力端子Ｐ５と低電位側電源端子Ｐ２の間に直列に接続された２つの保護素子４２１，４２２を備えている。保護素子４２１，４２２は、ダイオード素子である。保護回路４２０は、逆直列接続された双方向ダイオード構成の回路である。ダイオード素子は、端子に対する配線の接続によってダイオードとして機能する素子であり、保護素子４２１，４２２は、ＰＭＯＳＦＥＴで構成される。このような保護素子４２１，４２２を含む保護回路４２０により、スイッチ制御回路４１１のイミュニティ耐量を向上できる。

（４－２）保護素子４２１，４２２は、ＰＭＯＳＦＥＴで構成される。ＰＭＯＳＦＥＴは、その製造工程において、ゲート電極４４２とフィールド酸化膜４４１をマスクとしてソース端子Ｓ，ドレイン端子ＤとなるＰ＋領域４３７，４３９が形成される。このような構造により、サージによる電流集中を抑制し、保護素子４２１，４２２の舗損を抑制できる。

（第四実施形態の変形例）
以下、第四実施形態の変形例を説明する。なお、以下の説明において、上述の第一～第四実施形態及び各変形例と同じ部材については同じ符号を付し、その説明の一部または全てを省略することがある。

図４５に示すように、点火装置４００ａは、イグニッションコイル２、イグナイタ４０１ａを備える。
イグナイタ４０１ａは、スイッチ素子１２、スイッチ制御回路４１１ａ、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。

スイッチ制御回路４１１ａは、低電圧保護回路２１、過電圧保護回路２２、信号検出回路２３、過通電保護回路２４、ゲートドライバ２５、過電流保護回路２７、保護回路４２０ａを有している。

保護回路４２０ａは、入力端子Ｐ５と低電位側電源端子Ｐ２との間に接続されている。保護回路４２０ａは、入力端子Ｐ５，低電位側電源端子Ｐ２から、信号配線ＬＳ５，グランド配線ＡＧＮＤに重畳する種々のノイズから、保護回路４２０ａより後段の内部回路を保護する。

保護回路４２０ａは、端子Ｐ５，Ｐ２間に直列に接続された３つの保護素子４２１，４２２，４２３を備えている。保護素子４２１，４２２，４２３は、ダイオード素子である。保護素子４２１が「第１ダイオード素子」に相当し、保護素子４２２，４２３が「第２ダイオード素子」に相当する。そして、保護素子４２１，４２２，４２３は、それぞれＰＭＯＳＦＥＴで構成される。

保護素子４２１の第１端子（アノード端子相当）は信号配線ＬＳ５に接続され、保護素子４２１の第２端子（カソード端子相当）は保護素子４２２の第２端子（カソード端子相当）に接続されている。保護素子４２２の第１端子（アノード端子相当）は保護素子４２３の第２端子（カソード端子相当）に接続され、保護素子４２３の第１端子（アノード端子装置）はグランド配線ＡＧＮＤに接続されている。つまり、保護回路４２０は、１つの保護素子４２１に対して、直列接続された２つの保護素子４２２，４２３が逆直列接続された双方向ダイオード構成の回路である。

（保護回路の構成例）
図４６は、保護回路４２０ａの構成例を示す。
保護回路４２０ａは、入力端子Ｐ５とグランド端子Ｐ２との間に接続された３つの保護素子４２１，４２２，４２３を備えている。

保護素子４２１，４２２，４２３は、上述の第四実施形態（図３７）と同様の構成を有している。このため、各領域についての符号及び説明を省略する。
保護素子４２１のドレイン端子Ｄは、入力端子Ｐ５と繋がる信号配線ＬＳ５に接続されている。保護素子４２１のソース端子Ｓとバックゲート端子ＢＧとゲート端子Ｇは、互いに接続されるとともに配線Ｌ４２に接続され、その配線Ｌ４２は、保護素子４２２のソース端子Ｓとバックゲート端子ＢＧとゲート端子Ｇとに接続されている。保護素子４２２のドレイン端子Ｄは、配線Ｌ４３を介して、保護素子４２３のソース端子Ｓとバックゲート端子ＢＧとゲート端子Ｇとに接続され、保護素子４２３のドレイン端子Ｄは、グランド端子Ｐ２に繋がるグランド配線ＡＧＮＤに接続されている。グランド端子Ｐ２は、各保護素子４２１，４２２，４２３のＰ型半導体基板４３１に接続されている。

図４７は、保護回路４２０ａの等価回路図を示す。
保護回路４２０ａは、入力端子Ｐ５とグランド端子Ｐ２との間に接続された３つの保護素子４２１，４２２，４２３を備えている。

保護素子４２１～４２３それぞれは、ＰチャネルＭＯＳＦＥＴＱ１と、ＰチャネルＭＯＳＦＥＴＱ１のソース－ドレイン間の寄生トランジスタ（ダイオードとして示している）Ｑ２と、ソースとドレインにそれぞれ接続された抵抗Ｒ４１ａ，Ｒ４１ｂと、抵抗Ｒ４１ａ，Ｒ４１ｂに直列に接続された寄生トランジスタＱ３，Ｑ４とを有している。

（保護回路の動作）
図４６，図４７において、二点鎖線は、正のサージ電圧の印加によるブレークダウン時の電流経路を示し、一点鎖線は、負のサージ電圧の印加によるブレークダウン時の電流経路を示す。

正のサージ電圧が印加されたとき、入力端子Ｐ５から、信号配線ＬＳ５、保護素子４２１のドレイン端子Ｄ、保護素子４２１のソース端子Ｓ、配線Ｌ４２、保護素子４２２のソース端子Ｓ、保護素子４２２のドレイン端子Ｄ、配線Ｌ４３、保護素子４２３のソース端子Ｓ、保護素子４２３のドレイン端子Ｄ、グランド配線ＡＧＮＤを介して、グランド端子Ｐ２に電流が流れる。このとき、保護素子４２１の寄生トランジスタＱ２の順方向電圧ＶＦと、２つの保護素子４２２，４２３のＰＭＯＳトランジスタＱ１からなるダイオードの逆方向電圧（降伏電圧）ＢＶｄｓｓの和（ＶＦ＋２×ＢＶｄｓｓ）の電圧で、入力端子Ｐ５に繋がる配線ＬＳ５の電圧変動をクランプする。

負のサージ電圧が印加されたとき、グランド端子Ｐ２から、グランド配線ＡＧＮＤ、保護素子４２３のドレイン端子Ｄ、保護素子４２３のソース端子Ｓ、配線Ｌ４３、保護素子４２２のドレイン端子Ｄ、保護素子４２２のソース端子Ｓ、配線Ｌ４２、保護素子４２１のソース端子Ｓ、保護素子４２１のドレイン端子Ｄ、信号配線ＬＳ５を介して入力端子Ｐ５に電流が流れる。また、グランド端子Ｐ２から、保護素子４２１を縦に、つまり寄生トランジスタＱ３を介して、信号配線ＬＳ５に電流が流れる。保護素子４２１を縦に流れる電流は、Ｎ型エピタキシャル層４３２の抵抗成分（図４７に示す抵抗Ｒ４１ａ）により僅かな電流（例えば数ｍＡ）に制限される。このため、正のサージ電圧が印加された時とほぼ同じ電圧で、グランド配線ＡＧＮＤにおける電圧をクランプする。

図４８に示すように、点火装置４００ｂは、イグニッションコイル２、イグナイタ４０１ｂを備える。
イグナイタ４０１ｂは、スイッチ素子１２ａ、スイッチ制御回路４１１、抵抗Ｒ１、コンデンサＣ１，Ｃ２、抵抗Ｒ２を備え、モジュール化されて１つのパッケージに収容されている。スイッチ素子１２ａは、トランジスタ３１ａを含む１つの半導体チップとして構成され、トランジスタ３１ａは、例えば、ＳｉＣ ＭＯＳＦＥＴである。このように、例えばＳｉＣ ＭＯＳＦＥＴであるトランジスタ３１ａを含むスイッチ素子１２ａを備えるイグナイタ４０１ｂにおいて、上記第四実施形態と同様に、保護回路４２０の保護素子４２１，４２２における破損を抑制し、イミュニティ耐量を向上できる。なお、保護回路４２０は、図４５の保護回路４２０ａを用いることもできる。

（その他の変形例）
・上記の各実施形態及び変形例ではトランジスタとして、ＩＧＢＴ，ＳｉＣ ＭＯＳＦＥＴを用いる例を説明したが、トランジスタとしてＧａＮ系パワーデバイス等を用いるようにすることも可能である。

・上記各実施形態及び変形例を適宜組み合わせた構成としてもよい。

４，４ａ，２０１，２０１ａ，３０１，３０１ａ，４０１，４０１ａ，４０１ｂ…イグナイタ、１１，１１ａ～１１ｃ，２１１，２１１ａ，２１１ｂ…スイッチ制御回路、２６，２６ｃ，２２６，３２６…状態検出回路、１２，１２ａ…スイッチ素子。

Claims (24)

1. イグニッションコイルの一次コイルに接続されるスイッチ素子を点火信号に応じて制御するスイッチ制御回路であって、
   前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間又はドレインゲート間に接続された保護素子と、を含み、
   前記トランジスタを制御するゲート端子の電圧又は前記トランジスタのコレクタ電流又はドレイン電流に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路と、
   前記状態検出信号を端子に出力する信号出力回路と、
   前記トランジスタの前記コレクタ電流又は前記ドレイン電流を検出する電流検出回路と、を備え、
   前記信号出力回路は、前記電流検出回路の検出信号と前記状態検出回路の前記状態検出信号とを合成して点火確認信号を生成する、
   スイッチ制御回路。
2. 前記状態検出回路は、
   前記検出電圧と第１基準電圧とを比較する第１コンパレータと、
   前記検出電圧と第２基準電圧とを比較する第２コンパレータと、
   を有し、
   前記第１コンパレータと前記第２コンパレータとの出力信号に基づいて前記状態検出信号を生成する、
   請求項１に記載のスイッチ制御回路。
3. 前記コレクタ電流又は前記ドレイン電流に応じた前記検出電圧は、前記トランジスタのエミッタ又はソースと前記エミッタ又は前記ソースに接続された抵抗との間に接続された端子の電圧である、
   請求項１又は２に記載のスイッチ制御回路。
4. 前記状態検出回路はコンデンサを備え、前記第１コンパレータと前記第２コンパレータの出力信号により前記コンデンサを充放電し、前記コンデンサの充電電圧に基づいて前記状態検出信号を生成する、
   請求項２に記載のスイッチ制御回路。
5. 前記トランジスタは、ＩＧＢＴ、又はＳｉＣ ＭＯＳＦＥＴを含む、請求項１～４の何れか１項に記載のスイッチ制御回路。
6. 前記信号出力回路は、前記点火確認信号を出力する、請求項１～４の何れか１項に記載のスイッチ制御回路。
7. 前記信号出力回路は、前記点火信号のタイミングに応じて前記状態検出信号を出力する、請求項１～６の何れか１項に記載のスイッチ制御回路。
8. 前記スイッチ素子は、前記トランジスタのエミッタゲート間又はソースゲート間に接続された保護素子を含む、請求項１～７の何れか１項に記載のスイッチ制御回路。
9. イグニッションコイルの一次コイルと接続されるスイッチ素子と、
   点火信号に応じて前記スイッチ素子を制御するスイッチ制御回路と、
   を備え、
   前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間又はドレインゲート間に接続された保護素子と、を含み、
   前記スイッチ制御回路は、前記トランジスタを制御するゲート端子の電圧又は前記トランジスタのコレクタ電流又はドレイン電流に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路と、
   前記状態検出信号を端子に出力する信号出力回路と、
   前記トランジスタの前記コレクタ電流又は前記ドレイン電流を検出する電流検出回路と、を備え、
   前記信号出力回路は、前記電流検出回路の検出信号と前記状態検出回路の前記状態検出信号とを合成して点火確認信号を生成する、
   イグナイタ。
10. イグニッションコイルの一次コイルに接続されるスイッチ素子を点火信号に応じて制御するスイッチ制御回路であって、
    前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間又はドレインゲート間に接続された保護素子と、を含み、
    前記トランジスタのコレクタ電圧又はドレイン電流を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備え、
    前記状態検出回路は、
    前記検出電圧と第１基準電圧とを比較する第１コンパレータと、
    コンデンサと、
    前記第１コンパレータの出力信号に基づいて前記コンデンサを充電する第１電流源と、
    前記コンデンサを放電する第２電流源と、
    前記コンデンサの充電電圧と第２基準電圧とを比較して前記状態検出信号を出力する第２コンパレータと、を備え、
    前記第１コンパレータの出力信号に基づいて前記状態検出信号を生成する、
    スイッチ制御回路。
11. 前記状態検出回路は、前記スイッチ素子のコレクタ端子又はドレイン端子との間に接続される第１抵抗により前記トランジスタのコレクタ電圧又はドレイン電圧を分圧して前記検出電圧を生成する第２抵抗を有する、請求項１０に記載のスイッチ制御回路。
12. 前記トランジスタは、ＩＧＢＴ、又はＳｉＣ ＭＯＳＦＥＴを含む、請求項１０又は１１に記載のスイッチ制御回路。
13. 前記状態検出信号を端子に出力する信号出力回路を備えた、請求項１０～１２の何れか１項に記載のスイッチ制御回路。
14. 前記状態検出信号に基づいて、点火確認信号を出力する信号出力回路を備えた、請求項１０～１２の何れか１項に記載のスイッチ制御回路。
15. 前記トランジスタのコレクタ電流又はドレイン電流を検出する電流検出回路を備え、
    前記信号出力回路は、前記電流検出回路の検出信号と前記状態検出回路の前記状態検出信号とを合成して前記点火確認信号を生成する、請求項１４に記載のスイッチ制御回路。
16. 前記信号出力回路は、前記点火信号のタイミングに応じて前記状態検出信号を出力する、請求項１３～１５の何れか１項に記載のスイッチ制御回路。
17. 前記スイッチ素子は、前記トランジスタのエミッタゲート間又はソースゲート間に接続された保護素子を含む、請求項１０～１６の何れか１項に記載のスイッチ制御回路。
18. イグニッションコイルの一次コイルと接続されるスイッチ素子と、
    点火信号に応じて前記スイッチ素子を制御するスイッチ制御回路と、
    を備え、
    前記スイッチ素子は、トランジスタと、前記一次コイルに接続される端子と前記トランジスタの制御端子との間に接続された保護素子と、を含み、
    前記スイッチ制御回路は、前記トランジスタのコレクタ電圧又はドレイン電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備え、
    前記状態検出回路は、
    前記検出電圧と第１基準電圧とを比較する第１コンパレータと、
    コンデンサと、
    前記第１コンパレータの出力信号に基づいて前記コンデンサを充電する第１電流源と、
    前記コンデンサを放電する第２電流源と、
    前記コンデンサの充電電圧と第２基準電圧とを比較して前記状態検出信号を出力する第２コンパレータと、を備え、
    前記第１コンパレータの出力信号に基づいて前記状態検出信号を生成する、
    イグナイタ。
19. 前記点火信号が供給される入力端子と、接地されるグランド端子との間に接続された保護回路を備え、
    前記保護回路は、
    前記入力端子から前記グランド端子に向けて順方向に配設され、前記入力端子に接続された１つの第１ダイオード素子と、
    前記入力端子から前記グランド端子に向けて逆方向に配設され、前記第１ダイオード素子と前記グランド端子との間に接続された少なくとも１つの第２ダイオード素子と、
    を備え、
    前記第１ダイオード素子及び前記第２ダイオード素子は、ＰＭＯＳＦＥＴにより構成される、
    請求項１～８、請求項１０～１７の何れか１項に記載のスイッチ制御回路。
20. 前記保護回路は、直列接続された２つの前記第２ダイオード素子を備えた、請求項１９に記載のスイッチ制御回路。
21. 前記保護回路は、前記スイッチ制御回路が集積化された半導体基板において、前記入力端子が接続された第１パッドと、前記グランド端子が接続された第２パッドとの間の領域に形成された、請求項１９又は２０に記載のスイッチ制御回路。
22. 前記点火信号が供給される入力端子と、接地されるグランド端子との間に接続された保護回路を備え、
    前記保護回路は、
    前記入力端子から前記グランド端子に向けて順方向に配設され、前記入力端子に接続された１つの第１ダイオード素子と、
    前記入力端子から前記グランド端子に向けて逆方向に配設され、前記第１ダイオード素子と前記グランド端子との間に接続された少なくとも１つの第２ダイオード素子と、
    を備え、
    前記第１ダイオード素子及び前記第２ダイオード素子は、ＰＭＯＳＦＥＴにより構成された、
    請求項９又は１８に記載のイグナイタ。
23. イグニッションコイルの一次コイルに接続されるスイッチ素子を点火信号に応じて制御するスイッチ制御回路であって、
    前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間又はドレインゲート間に接続された保護素子と、を含み、
    前記トランジスタを制御するゲート端子の電圧又は前記トランジスタのコレクタ電流又はドレイン電流に応じた電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路を備え、
    前記状態検出回路は、
    前記検出電圧と第１基準電圧とを比較する第１コンパレータと、
    前記検出電圧と第２基準電圧とを比較する第２コンパレータと、
    コンデンサと、
    を有し、
    前記第１コンパレータと前記第２コンパレータの出力信号により前記コンデンサを充放電し、前記コンデンサの充電電圧に基づいて前記状態検出信号を生成する、スイッチ制御回路。
24. イグニッションコイルの一次コイルに接続されるスイッチ素子を点火信号に応じて制御するスイッチ制御回路であって、
    前記スイッチ素子は、トランジスタと、前記トランジスタのコレクタゲート間又はドレインゲート間に接続された保護素子と、を含み、
    前記トランジスタのコレクタ電圧又はドレイン電圧を検出電圧とし、前記検出電圧の変化に応じた状態検出信号を生成する状態検出回路と、
    前記状態検出信号を端子に出力する信号出力回路と、
    前記トランジスタのコレクタ電流又はドレイン電流を検出する電流検出回路と、
    を備え、
    前記信号出力回路は、前記電流検出回路の検出信号と前記状態検出回路の前記状態検出信号とを合成して点火確認信号を生成する、スイッチ制御回路。

Images