[go: up one dir, main page]

JP7135839B2 - Silicon carbide semiconductor device and manufacturing method thereof - Google Patents

Silicon carbide semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP7135839B2
JP7135839B2 JP2018240998A JP2018240998A JP7135839B2 JP 7135839 B2 JP7135839 B2 JP 7135839B2 JP 2018240998 A JP2018240998 A JP 2018240998A JP 2018240998 A JP2018240998 A JP 2018240998A JP 7135839 B2 JP7135839 B2 JP 7135839B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
semiconductor device
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018240998A
Other languages
Japanese (ja)
Other versions
JP2019145784A (en
Inventor
潤 河合
和彦 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to US16/260,517 priority Critical patent/US11189493B2/en
Publication of JP2019145784A publication Critical patent/JP2019145784A/en
Application granted granted Critical
Publication of JP7135839B2 publication Critical patent/JP7135839B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

特許法第30条第2項適用 平成29年11月1日 名古屋国際会議場において開催された先進パワー半導体分科会第4回講演会にて「レーザーアニールによるSiCデバイスのオーミック電極の形成 -Ni-Pめっき膜による裏面電極の形成ー」で発表Application of Article 30, Paragraph 2 of the Patent Law November 1, 2017 At the 4th Lecture Meeting of the Advanced Power Semiconductor Subcommittee held at the Nagoya International Conference Center, "Formation of Ohmic Electrode of SiC Device by Laser Annealing -Ni- Formation of back electrode by P-plated film”

特許法第30条第2項適用 河合潤、杉浦和彦、”レーザーアニールによるSiCデバイスのオーミック電極の形成 -Ni-Pめっき膜による裏面電極の形成ー”、先進パワー半導体分科会誌第4回講演会予稿集、公益社団法人応用物理学会先進パワー半導体分科会、平成29年11月1日、第169-170ページApplication of Article 30, Paragraph 2 of the Patent Law Jun Kawai, Kazuhiko Sugiura, ``Formation of SiC device ohmic electrode by laser annealing - Formation of backside electrode by Ni-P plating film-'', 4th Lecture Meeting of Advanced Power Semiconductors Section Journal Proceedings, The Japan Society of Applied Physics Advanced Power Semiconductor Subcommittee, November 1, 2017, pp. 169-170

本発明は、炭化珪素(以下、SiCという)で構成される半導体素子のオーミック電極のコンタクト抵抗の低減を実現できるSiC半導体装置およびその製造方法に関する。 The present invention relates to a SiC semiconductor device capable of reducing the contact resistance of an ohmic electrode of a semiconductor element made of silicon carbide (hereinafter referred to as SiC), and a method of manufacturing the same.

SiC基板を用いて縦型パワーデバイス等の半導体素子を形成する場合、デバイスを電気回路等と接続するための電極、特に基板裏面側のドレイン電極を形成するに際し、接触抵抗を低減させたオーミック電極を形成することが望まれている。 When forming a semiconductor element such as a vertical power device using a SiC substrate, an ohmic electrode that reduces contact resistance when forming an electrode for connecting the device to an electric circuit or the like, especially a drain electrode on the back side of the substrate. It is desired to form

また、デバイスのオン抵抗を低減するために、SiC基板の表面側にデバイスを構成する各種不純物層や電極などを形成したのち、SiC基板の裏面側を研削して薄板化することで、基板抵抗を低減することが検討されている。この場合、SiC基板の裏面側を研削したのち、裏面側にオーミック電極を形成することが必要となる。ただし、オーミック電極を形成する際に、既に、SiC基板の表面側に、デバイスを構成する各種不純物層や電極が形成されていることから、これらに熱的ダメージを与えないようにすることが必要となる。例えば、熱的ダメージを与えないようにする技術として、局所的な加熱を行うことができるレーザアニール技術が使用されている。 In addition, in order to reduce the on-resistance of the device, after forming various impurity layers and electrodes constituting the device on the front surface side of the SiC substrate, the back surface side of the SiC substrate is ground and thinned to reduce the substrate resistance. is considered to be reduced. In this case, after grinding the back side of the SiC substrate, it is necessary to form an ohmic electrode on the back side. However, when forming the ohmic electrode, various impurity layers and electrodes that make up the device are already formed on the surface side of the SiC substrate, so it is necessary not to give thermal damage to these. becomes. For example, as a technique for preventing thermal damage, a laser annealing technique capable of performing local heating is used.

ここで、レーザアニールなどを用いてオーミック電極を形成する方法として、例えばイオン注入した不純物をレーザアニールで活性化する方法がある。しかしながら、イオン注入装置が高額であることに加えて、イオン注入工程自体、高額な費用がなる。このため、イオン注入工程を行うことなくオーミック電極が得られるようにすることが望ましい。 Here, as a method of forming an ohmic electrode using laser annealing or the like, for example, there is a method of activating ion-implanted impurities by laser annealing. However, in addition to expensive ion implanters, the ion implantation process itself is expensive. Therefore, it is desirable to obtain an ohmic electrode without performing an ion implantation process.

そこで、特許文献1において、SiC上に電極材料としてNi(ニッケル)などを成膜し、レーザアニールを行うことでSiCに含まれるSiとの結合でシリサイド化させたシリサイド層を形成し、オーミック接合が得られるようにする方法が提案されている。 Therefore, in Patent Document 1, a film of Ni (nickel) or the like is formed on SiC as an electrode material, and laser annealing is performed to form a silicide layer that is silicided by bonding with Si contained in SiC, thereby forming an ohmic contact. A method has been proposed to obtain

特開2013-214657号公報JP 2013-214657 A

しかしながら、シリサイド層の形成だけでは良好なオーミック特性を得ることができない場合があったり、SiCと電極との間の密着強度が弱くなるなどの課題が生じた。 However, problems have arisen such as that good ohmic characteristics cannot be obtained only by forming a silicide layer, and that the adhesion strength between SiC and electrodes is weakened.

本発明は上記点に鑑みて、より良好なオーミック特性を得ることができ、SiCと電極との間の密着強度も強くできるSiC半導体装置およびその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a SiC semiconductor device capable of obtaining better ohmic characteristics and increasing the adhesion strength between SiC and an electrode, and a method of manufacturing the same.

上記目的を達成するため、請求項1に記載の発明では、表面(1a)および裏面(1b)を有する炭化珪素半導体基板(1)と、該炭化珪素半導体基板の表面側と裏面側の少なくとも一方において、炭化珪素とオーミック接合させられたオーミック電極(11)とを有するSiC半導体装置であって、オーミック電極は、0.1wt%以上かつ15wt%以下の不純物となるPが含まれたNiが電極材料として用いられ、NiSiにて構成されるNiシリサイドを含んでいると共に、該Niシリサイド中にNiが含まれており、オーミック電極は、X線回折装置にて測定した結晶子径Xsが30nm以上となっているIn order to achieve the above object, the invention according to claim 1 provides a silicon carbide semiconductor substrate (1) having a front surface (1a) and a rear surface (1b), and at least one of the front surface side and the rear surface side of the silicon carbide semiconductor substrate. In the above, a SiC semiconductor device having an ohmic electrode (11) ohmically connected to silicon carbide, wherein the ohmic electrode is made of Ni containing 0.1 wt% or more and 15 wt% or less of impurity P, The ohmic electrode contains Ni silicide composed of NiSi, Ni 5 P 2 is contained in the Ni silicide, and the ohmic electrode has a crystallite diameter Xs measured with an X-ray diffractometer. is 30 nm or more .

このように、NiシリサイドとしてNiが含まれるようにすることでNiSiが形成されるようにしたオーミック電極は、コンタクト抵抗が低く、SiCとの密着強度が高いものとなる。これにより、より良好なオーミック特性を得ることができ、SiCと電極との間の密着強度も強くできるSiC半導体装置とすることが可能となる。 Thus, the ohmic electrode in which NiSi is formed by including Ni 5 P 2 as Ni silicide has a low contact resistance and a high adhesion strength with SiC. As a result, it is possible to obtain a SiC semiconductor device in which better ohmic characteristics can be obtained and the adhesion strength between SiC and the electrode can be increased.

請求項7および8に記載のSiC半導体装置の製造方法では、オーミック接合させられる炭化珪素上に、0.1wt%以上かつ15wt%以下の不純物となるPが含まれたNiが電極材料として用いられた金属薄膜(110)を形成することと、金属薄膜に対してレーザ光(50)を照射し、Niを炭化珪素中のSiと反応させてNiシリサイドを生成するレーザアニールを行ってオーミック電極を形成することと、を含んでいる。そして、請求項7に記載のSiC半導体装置の製造方法では、金属薄膜を形成する際に、レーザアニールにおけるレーザエネルギーを8W以上としてPの濃度を5.5wt%以下としている。また、請求項8に記載のSiC半導体装置の製造方法においては、金属薄膜を形成する際に、レーザアニールにおけるレーザエネルギーを7W以上としてPの濃度を6.5wt%以下としている。 In the method of manufacturing a SiC semiconductor device according to claims 7 and 8 , Ni containing 0.1 wt % or more and 15 wt % or less of impurity P, which is an impurity, is used as an electrode material on silicon carbide to be ohmic-connected. Then, the metal thin film (110) is irradiated with a laser beam (50), and laser annealing is performed to react Ni with Si in silicon carbide to generate Ni silicide, thereby forming an ohmic electrode. including forming. In the method of manufacturing a SiC semiconductor device according to claim 7, when forming the metal thin film, the laser energy in the laser annealing is set to 8 W or more and the concentration of P is set to 5.5 wt % or less. In the method of manufacturing an SiC semiconductor device according to claim 8, when forming the metal thin film, the laser energy in laser annealing is set to 7 W or more and the concentration of P is set to 6.5 wt % or less.

このように、金属薄膜としてシリサイドを形成するNiに対して不純物となるPを含ませた材料を用い、それをレーザアニールすることでオーミック電極を形成する。これにより、より良好なオーミック特性を得ることが可能となり、SiCと電極との間を高い密着強度とすることができる。また、レーザアニールの場合、短時間での局所的なアニールが可能となるため、デバイスへの熱的ダメージを抑制することが可能となる。 In this way, the ohmic electrode is formed by laser-annealing a material in which P, which is an impurity, is added to Ni forming silicide as the metal thin film. As a result, better ohmic characteristics can be obtained, and high adhesion strength can be achieved between the SiC and the electrode. Also, in the case of laser annealing, local annealing can be performed in a short period of time, so thermal damage to the device can be suppressed.

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 It should be noted that the reference numerals in parentheses attached to each component etc. indicate an example of the correspondence relationship between the component etc. and specific components etc. described in the embodiments described later.

第1実施形態にかかるSiC半導体装置の断面図である。1 is a cross-sectional view of a SiC semiconductor device according to a first embodiment; FIG. 図1に示すSiC半導体装置におけるドレイン電極の形成工程を示した断面図である。2 is a cross-sectional view showing a step of forming a drain electrode in the SiC semiconductor device shown in FIG. 1; FIG. Ni層を形成したのちレーザアニールした場合とNi-P層を形成したのちレーザアニールした場合のコンタクト抵抗を調べた結果を示す図である。FIG. 10 is a diagram showing the results of examining the contact resistance when laser annealing is performed after forming an Ni layer and when laser annealing is performed after forming a Ni—P layer. Ni層を形成したのちレーザアニールした場合とNi-P層を形成したのちレーザアニールした場合の密着強度を調べた結果を示す図である。FIG. 10 is a diagram showing results of examination of adhesion strength in the case of forming an Ni layer followed by laser annealing and in the case of forming a Ni—P layer followed by laser annealing. Ni-P層におけるP濃度を0.6wt%とした場合の二次イオン質量分析(以下、SIMSという)結果を示す図である。FIG. 4 is a diagram showing secondary ion mass spectrometry (hereinafter referred to as SIMS) results when the P concentration in the Ni—P layer is 0.6 wt %. Ni-P層におけるP濃度を3wt%とした場合のSIMS結果を示す図である。FIG. 10 is a diagram showing SIMS results when the P concentration in the Ni—P layer is 3 wt %; シリサイド層の構造をオージェ電子分光法(以下、AESという)にて調べた結果を示す図である。FIG. 4 is a diagram showing the result of examining the structure of a silicide layer by Auger electron spectroscopy (hereinafter referred to as AES); 電極材料としてP濃度を3wt%Ni層をスパッタしてからレーザアニールを行った後の電極構造をX回折装置(以下、XRDという)で調べた結果を示す図である。FIG. 2 is a diagram showing the result of examining an electrode structure after sputtering a Ni layer with a P concentration of 3 wt % as an electrode material and then performing laser annealing using an X-diffraction apparatus (hereinafter referred to as XRD). 電極材料としてP濃度を3wt%としたNi-P層を無電解めっきしてからレーザアニールを行った後の電極構造をXRDで調べた結果を示す図である。FIG. 4 is a diagram showing the result of an XRD examination of an electrode structure after electroless plating of a Ni—P layer with a P concentration of 3 wt % as an electrode material and subsequent laser annealing. 電極材料としてP濃度を11wt%としたNi-P層を無電解めっきしてからレーザアニールを行った後の電極構造をXRDで調べた結果を示す図である。FIG. 4 is a diagram showing the result of an XRD examination of an electrode structure after electroless plating of a Ni—P layer with a P concentration of 11 wt % as an electrode material and subsequent laser annealing. リン濃度を変化させた場合のコンタクト抵抗およびNiおよびNiSiの存在割合を調べた結果を示す図である。FIG. 10 is a diagram showing the results of examining the contact resistance and the existence ratios of Ni 5 P 2 and NiSi when the phosphorus concentration is changed. 密着強度の測定結果を示す図である。It is a figure which shows the measurement result of adhesion strength. 主成分の結晶性を示す結晶子径Xsと密着強度[N]との関係を示した図である。FIG. 3 is a diagram showing the relationship between the crystallite diameter Xs, which indicates the crystallinity of the main component, and the adhesion strength [N].

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 An embodiment of the present invention will be described below with reference to the drawings. In addition, in each of the following embodiments, portions that are the same or equivalent to each other will be described with the same reference numerals.

(第1実施形態)
以下、本発明を図に示す実施形態について説明する。まず、図1を参照して、本実施形態にかかるSiC半導体装置について説明する。本実施形態では、SiC半導体素子としてのプレーナ型の縦型パワーMOSFETを備えるSiC半導体装置について説明する。本SiC半導体装置は、例えばインバータに適用すると好適なものである。
(First embodiment)
Hereinafter, embodiments of the present invention shown in the drawings will be described. First, the SiC semiconductor device according to this embodiment will be described with reference to FIG. In this embodiment, a SiC semiconductor device including a planar vertical power MOSFET as a SiC semiconductor element will be described. This SiC semiconductor device is suitable for application to, for example, an inverter.

縦型パワーMOSFETは、n型SiC基板1を用いて形成されている。n型SiC基板1は、上面を主表面1aとし、主表面1aの反対面である下面を裏面1bとしており、単結晶SiCからなるものである。例えば、n型SiC基板1として、不純物濃度が1×1018cm-3のものを用いている。 A vertical power MOSFET is formed using an n + -type SiC substrate 1 . The n + -type SiC substrate 1 has a top surface as a main surface 1a and a bottom surface opposite to the main surface 1a as a back surface 1b, and is made of single crystal SiC. For example, as the n + -type SiC substrate 1, one having an impurity concentration of 1×10 18 cm −3 is used.

型SiC基板1の主表面1a上には、n型SiC基板1よりも低いドーパント濃度を有するSiCにて構成されたn型エピタキシャル層(以下、n型エピ層という)2が積層されている。 On the main surface 1a of the n + -type SiC substrate 1, there is an n - -type epitaxial layer (hereinafter referred to as an n - -type epilayer) 2 made of SiC having a lower dopant concentration than the n + -type SiC substrate 1. Laminated.

型エピ層2の表層部における所定領域には、所定深さを有するp型ベース領域3a、3bが互いに離れて形成されている。また、p型ベース領域3a、3bには、一部厚さが厚くなったディープベース層30a、30bが備えられている。このディープベース層30a、30bは、後述するn型ソース領域4a、4bに重ならない部分に形成されている。そして、p型ベース領域3a、3bのうちディープベース層30a、30bが形成された厚みの厚くなった部分が、ディープベース層30a、30bが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。このようなディープベース層30a、30bを形成することによって、n型SiC基板1とディープベース層30a、30bとの間の電界強度を高くすることができ、この位置でアバランシェブレークダウンさせ易くすることができる。 P -type base regions 3a and 3b having a predetermined depth are formed apart from each other in a predetermined region in the surface layer portion of the n -type epitaxial layer 2 . Further, deep base layers 30a, 30b having a partially thickened thickness are provided in the p -type base regions 3a, 3b. The deep base layers 30a and 30b are formed in portions that do not overlap with n + -type source regions 4a and 4b, which will be described later. The thicker portions of the p -type base regions 3a and 3b where the deep base layers 30a and 30b are formed have a higher impurity concentration than the thinner portions where the deep base layers 30a and 30b are not formed. It's getting darker. By forming such deep base layers 30a and 30b, the electric field intensity between the n + -type SiC substrate 1 and the deep base layers 30a and 30b can be increased, making it easier to cause avalanche breakdown at this position. be able to.

型ベース領域3aの表層部における所定領域には、当該p型ベース領域3aよりも浅いn型ソース領域4aが形成されている。また、p型ベース領域3bの表層部における所定領域には、当該p型ベース領域3bよりも浅いn型ソース領域4bが形成されている。 An n + -type source region 4a shallower than the p -type base region 3a is formed in a predetermined region in the surface layer of the p -type base region 3a. An n + -type source region 4b shallower than the p -type base region 3b is formed in a predetermined region in the surface layer of the p -type base region 3b.

さらに、n型ソース領域4aとn型ソース領域4bとの間におけるn型エピ層2およびp型ベース領域3a、3bの表面部にはn型層5aおよびn型層5bからなるn型SiC層5が延設されている。つまり、p型ベース領域3a、3bの表面部においてソース領域4a、4bとn型エピ層2とを繋ぐようにn型SiC層5が配置されている。このn型SiC層5は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、n型SiC層5を表面チャネル層という。 Further, n -type layer 5a and n + -type layer 5b are formed on the surfaces of the n -type epitaxial layer 2 and the p -type base regions 3a and 3b between the n + -type source regions 4a and 4b . An n-type SiC layer 5 made of is extended. That is, the n-type SiC layer 5 is arranged so as to connect the source regions 4a, 4b and the n -type epitaxial layer 2 in the surface portions of the p -type base regions 3a, 3b. This n-type SiC layer 5 functions as a channel forming layer on the device surface during operation of the device. The n-type SiC layer 5 is hereinafter referred to as a surface channel layer.

表面チャネル層5は、例えばn型エピ層2およびp型ベース領域3a、3bの表面部にn型不純物をイオン注入することで形成されている。表面チャネル層5のうちp型ベース領域3a、3bの上部に配置されたn型層5aのドーパント濃度は、n型エピ層2およびp型ベース領域3a、3bのドーパント濃度以下となっている。また、n型エピ層2の表面部に形成されたn型層5bのドーパント濃度は、n型エピ層2よりも高濃度とされている。これにより、低オン抵抗化が図られている。 The surface channel layer 5 is formed, for example, by ion-implanting n-type impurities into the surfaces of the n -type epitaxial layer 2 and the p -type base regions 3a and 3b. The dopant concentration of the n -type layer 5a located above the p -type base regions 3a and 3b in the surface channel layer 5 is lower than the dopant concentrations of the n -type epitaxial layer 2 and the p -type base regions 3a and 3b. It's becoming Also, the dopant concentration of the n + -type layer 5b formed on the surface of the n -type epilayer 2 is higher than that of the n -type epilayer 2 . Thereby, low on-resistance is achieved.

また、p型ベース領域3a、3b、n型ソース領域4a、4bの表面部には凹部6a、6bが形成されており、凹部6a、6bの底部からp型不純物濃度が濃いディープベース層30a、30bが露出させられている。 Concave portions 6a and 6b are formed in the surface portions of the p type base regions 3a and 3b and the n + type source regions 4a and 4b. 30a, 30b are exposed.

表面チャネル層5の上面およびn型ソース領域4a、4bの上面にはシリコン酸化膜などで構成されるゲート絶縁膜7が形成されている。さらに、ゲート絶縁膜7の上にはゲート電極8が形成されており、ゲート電極8はシリコン酸化膜などで構成される絶縁膜9にて覆われている。このように、n型SiC基板1に対してSiC半導体素子となる縦型パワーMOSFETが形成されている。 A gate insulating film 7 made of a silicon oxide film or the like is formed on the upper surface of the surface channel layer 5 and the upper surfaces of the n + -type source regions 4a and 4b. Further, a gate electrode 8 is formed on the gate insulating film 7, and the gate electrode 8 is covered with an insulating film 9 made of a silicon oxide film or the like. In this way, a vertical power MOSFET, which will be a SiC semiconductor element, is formed on the n + -type SiC substrate 1 .

そして、n型SiC基板1の表面1a側において、絶縁膜9の上を覆うようにソース電極10が形成されており、n型ソース領域4a、4bおよびp型ベース領域3a、3bに接続されている。 A source electrode 10 is formed on the surface 1a side of the n + -type SiC substrate 1 so as to cover the insulating film 9 . It is connected.

また、n型SiC基板1の裏面1b側において、ドレイン電極11が形成されている。ドレイン電極11は、n型SiC基板1の裏面1bに対してオーミック接合されたオーミック電極となっている。ドレイン電極11は、SiCと反応することでシリサイドとカーバイドの少なくとも一方の金属反応物を構成する材料で、かつ、少なくとも一部が不純物を含む金属で構成されている。ドレイン電極11は、不純物としてn型不純物となるP(リン)を導入したNi層(以下、Ni-P層という)をレーザアニールしたもので構成されている。Ni層中のP濃度は、0.1~15wt%と比較的低い濃度範囲とされている。そして、ドレイン電極11は、金属Ni、Ni、NiSiおよびNiSiを含んでおり、少なくともNiおよびNiSiを含んでいて、結晶性が良好になっている。 A drain electrode 11 is formed on the back surface 1b side of the n + -type SiC substrate 1 . The drain electrode 11 is an ohmic electrode that is ohmic-connected to the back surface 1 b of the n + -type SiC substrate 1 . The drain electrode 11 is made of a material that forms at least one of metal reactants of silicide and carbide by reacting with SiC, and at least a part of the material is made of a metal containing impurities. The drain electrode 11 is formed by laser-annealing a Ni layer (hereinafter referred to as a Ni—P layer) into which P (phosphorus), which is an n-type impurity, is introduced. The P concentration in the Ni layer is set to a relatively low concentration range of 0.1 to 15 wt%. The drain electrode 11 contains metal Ni, Ni 5 P 2 , NiSi 2 and NiSi, and contains at least Ni 5 P 2 and NiSi and has good crystallinity.

金属Niは、シリサイド化などが行われていない未反応のNiのことである。NiSiは、Niシリサイドとして一般的に形成されるものであり、従来のNiを電極材料として用いてレーザアニールを行う場合にも生成されている材料である。Niは、不純物としてn型不純物となるPを導入したことにより生成されたものである。このNiの機能については明確になっていないが、NiSiの生成のための触媒として機能していると推測される。NiSiは、NiSiよりもSiCとの間のコンタクト抵抗が小さいシリサイドである。このNiSiは、電極材料に不純物を導入し、かつ、レーザアニールしたことにより生成される。 Metallic Ni is unreacted Ni that has not undergone silicidation or the like. NiSi 2 is generally formed as Ni silicide, and is a material that is also produced when conventional Ni is used as an electrode material and laser annealing is performed. Ni 5 P 2 is produced by introducing P, which is an n-type impurity, as an impurity. Although the function of this Ni 5 P 2 is not clear, it is presumed that it functions as a catalyst for the production of NiSi. NiSi is a silicide that has a lower contact resistance with SiC than NiSi2. This NiSi is produced by introducing an impurity into the electrode material and performing laser annealing.

なお、ここでは電極材料としてNiを用いているが、Niに他の電極材料を加えても良い。その場合、Niを含む複数の電極材料を積層した構造もしくは混合した構造とすることができる。また、複数の電極材料を用いる場合、そのうちの少なくともNiにPが含まれていれば良く、すべての電極材料にPが含まれている必要はない。例えば、Ni-P層を用いる場合でも、SiC上にMo(モリブデン)層を成膜し、その上にNi-P層を成膜したような積層構造とすることができる。また、Moの他の電極材料としては、Ti(チタン)、Nb(ニオブ)、Ta(タンタル)、W(タングステン)など、SiCと反応してカーバイドを生成する材料を適用できる。 Although Ni is used as the electrode material here, other electrode materials may be added to Ni. In that case, a structure in which a plurality of electrode materials containing Ni are laminated or mixed can be used. Moreover, when a plurality of electrode materials are used, it is sufficient that at least Ni among them contains P, and it is not necessary that all of the electrode materials contain P. For example, even when a Ni—P layer is used, it is possible to form a laminated structure in which a Mo (molybdenum) layer is formed on SiC and a Ni—P layer is formed thereon. As electrode materials other than Mo, materials such as Ti (titanium), Nb (niobium), Ta (tantalum), and W (tungsten) that react with SiC to form carbides can be applied.

以上のような構造によって、本実施形態にかかる縦型の半導体素子を備えたSiC半導体装置が構成されている。 The SiC semiconductor device having the vertical semiconductor element according to the present embodiment is configured by the structure as described above.

次に、図1に示す縦型パワーMOSFETの製造方法について説明する。ただし、本実施形態にかかる縦型パワーMOSFETの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極11の形成方法について主に説明する。 Next, a method for manufacturing the vertical power MOSFET shown in FIG. 1 will be described. However, since the basic manufacturing method of the vertical power MOSFET according to this embodiment is the same as the conventional method, the method of forming the drain electrode 11, which is different from the conventional method, will be mainly described.

本実施形態にかかる縦型パワーMOSFETは、図2に示す各製造工程を経て製造される。 The vertical power MOSFET according to this embodiment is manufactured through each manufacturing process shown in FIG.

まず、図2(a)に示すように、例えば350μmの厚みで構成されたn型SiC基板1を用意する。n型SiC基板1は、例えばn型不純物をドープしたSiCインゴットをスライスしたのち研磨することによって製造される。そして、図示しないが、n型SiC基板1の表面側に半導体素子の構成要素の少なくとも一部を形成するデバイス形成工程を行う。すなわち、n型エピ層2をエピタキシャル成長させたのち、図示しないマスクを用いたイオン注入により、p型ベース領域3a、3bやディープベース層30a、30bの形成工程、n型ソース領域4a、4bの形成工程、表面チャネル層5の形成工程を行う。さらに、ゲート絶縁膜7の形成工程、ゲート電極8の形成工程、絶縁膜9の形成工程およびソース電極10の形成工程等を行うことで、デバイスとして縦型パワーMOSFETの各構成要素を形成する。 First, as shown in FIG. 2A, an n + -type SiC substrate 1 having a thickness of 350 μm, for example, is prepared. The n + -type SiC substrate 1 is manufactured, for example, by slicing an SiC ingot doped with an n-type impurity and then polishing it. Then, although not shown, a device forming step is performed to form at least part of the components of the semiconductor element on the surface side of the n + -type SiC substrate 1 . That is, after the n -type epitaxial layer 2 is epitaxially grown, ions are implanted using a mask (not shown) to form the p -type base regions 3a and 3b and the deep base layers 30a and 30b, the n + -type source region 4a, The formation step of 4b and the formation step of the surface channel layer 5 are performed. Furthermore, by performing the formation process of the gate insulating film 7, the forming process of the gate electrode 8, the forming process of the insulating film 9, the forming process of the source electrode 10, and the like, each component of the vertical power MOSFET is formed as a device.

その後、図示しないが、研削研磨によってn型SiC基板1の裏面1b側の一部を除去し、n型SiC基板1を薄膜化する。例えば、n型SiC基板1の裏面1b側を表に向け、その反対側の一面をガラス基板に貼り付けた後、CMP(Chemical Mechanical Polishing)などを行うことでn型SiC基板1の裏面1b側の一部を除去する。そして、図2(b)~(d)に示す工程を行うことで、薄膜化後のn型SiC基板1の裏面1b上にドレイン電極11を形成する工程を行う。 After that, although not shown, a portion of the n + -type SiC substrate 1 on the back surface 1b side is removed by grinding and polishing to thin the n + -type SiC substrate 1 . For example, after the back surface 1b side of the n + -type SiC substrate 1 is turned upside down and one surface on the opposite side is adhered to a glass substrate, CMP (Chemical Mechanical Polishing) or the like is performed, so that the back surface of the n + -type SiC substrate 1 is polished. Part of the 1b side is removed. Then, the step of forming the drain electrode 11 on the rear surface 1b of the thinned n + -type SiC substrate 1 is performed by performing the steps shown in FIGS.

具体的には、図2(b)に示す工程として、薄膜化後のn型SiC基板1の裏面1bに対して、不純物が含まれた金属薄膜110を形成する。金属薄膜110としてはNi-P層を用いており、n型SiC基板1の裏面1bを表面処理して活性化させたのち、無電解めっきを行うことによってNi-P層を形成している。Ni-P層中のP濃度については、0.1~15wt%と比較的低い濃度範囲としてあり、厚みについては、例えば50~300nmとしている。 Specifically, as a step shown in FIG. 2B, a metal thin film 110 containing impurities is formed on the rear surface 1b of the n + -type SiC substrate 1 after thinning. A Ni--P layer is used as the metal thin film 110, and the Ni--P layer is formed by subjecting the back surface 1b of the n + -type SiC substrate 1 to surface treatment for activation and then performing electroless plating. . The P concentration in the Ni—P layer is in a relatively low concentration range of 0.1 to 15 wt %, and the thickness is, for example, 50 to 300 nm.

また、SiCとの間にカーバイドを形成するために、裏面1b上にMo層を形成してからNi-P層を形成するようにしても良い。Mo層を形成する場合、NiとMoとのモル比が例えば1~2:1のように、NiがMo以上のモル比となるようにすると良い。また、Mo層とNi-P層との積層構造に限らず、NiとMoの混合金属に対してPが含まれたものとされていても良い。 Also, in order to form carbide between SiC and SiC, the Ni—P layer may be formed after the Mo layer is formed on the back surface 1b. When the Mo layer is formed, it is preferable that the molar ratio of Ni to Mo is greater than or equal to that of Mo, such as 1 to 2:1. Moreover, P may be included in the mixed metal of Ni and Mo, without being limited to the laminated structure of the Mo layer and the Ni—P layer.

次に、図2(c)に示す工程として、金属薄膜110にレーザ光50を照射することによりレーザアニールを行う。例えば、LD励起固体レーザなどの固体レーザを用いて、スキャニングしながらX-Y平面上において金属薄膜110が形成されたn型SiC基板1を走査し、レーザ光50をn型SiC基板1の裏面1b側に照射する。このように、レーザアニールのような局所的なアニールとすることで、レーザ照射されていない領域の高温化を抑制できる低温プロセスによってドレイン電極11をオーミック接合させることが可能となる。このため、n型SiC基板1の表面1a側に形成されたデバイスへの影響を抑制することが可能となる。なお、ここでいう低温プロセスとは、デバイスへの熱的ダメージを抑制できる温度、具体的には一般的にデバイスの配線材料としているAl(アルミニウム)がプロセス中で溶融しない温度であり、例えば400℃以下の温度でのプロセスを意味している。 Next, as a step shown in FIG. 2C, laser annealing is performed by irradiating the metal thin film 110 with a laser beam 50 . For example, while scanning using a solid-state laser such as an LD-pumped solid-state laser, the n + -type SiC substrate 1 on which the metal thin film 110 is formed is scanned on the XY plane, and the laser beam 50 is emitted to the n + -type SiC substrate 1. is irradiated to the rear surface 1b side. By performing local annealing such as laser annealing in this way, it is possible to form an ohmic junction with the drain electrode 11 by a low-temperature process capable of suppressing an increase in temperature in a region not irradiated with laser. Therefore, it is possible to suppress the influence on devices formed on the surface 1a side of the n + -type SiC substrate 1 . The low-temperature process referred to here is a temperature at which thermal damage to the device can be suppressed, specifically a temperature at which Al (aluminum), which is generally used as a wiring material for the device, does not melt during the process. It refers to processes at temperatures below °C.

このとき、例えば基本波長が1064nmの固体レーザを用い、波長変換アダプタにて3倍波となる355nmもしくは4倍波となる266nmの波長に変換したものをレーザ光50として用いている。これらの波長とすることで、レーザ光50がSiCを透過しないようにできる。また、レーザ光50のエネルギー密度を1.4J/cm以上、例えば1.4~3.0J/cmとしている。 At this time, for example, a solid-state laser having a fundamental wavelength of 1064 nm is used, and the laser light 50 is converted to a wavelength of 355 nm, which is the third harmonic, or 266 nm, which is the fourth harmonic, by a wavelength conversion adapter. These wavelengths can prevent the laser light 50 from transmitting through SiC. Also, the energy density of the laser light 50 is set to 1.4 J/cm 2 or more, eg, 1.4 to 3.0 J/cm 2 .

これにより、金属薄膜110を構成する金属元素、ここではNiとn型SiC基板1に含まれるSiとがシリサイド化反応し、金属シリサイドが生成される。また、金属薄膜110にMo等のカーバイド化される金属元素が含まれている場合には、その金属元素とn型SiC基板1に含まれるCとが反応し、金属カーバイドが生成される。Moの場合には、Moカーバイドが形成されることになる。 As a result, the metal element forming the metal thin film 110, here, Ni and Si contained in the n + -type SiC substrate 1 undergo a silicidation reaction to generate metal silicide. Further, when the metal thin film 110 contains a metal element such as Mo that can be carbided, the metal element reacts with C contained in the n + -type SiC substrate 1 to generate metal carbide. In the case of Mo, Mo carbide will be formed.

このようにして、図2(d)に示すようなドレイン電極11が形成される。なお、この後は図示しないが、必要に応じてバリアメタルとなるTi、はんだ付け時の共晶材料Ni、酸化保護剤となるAu(金)などを順に積層することもできる。そして、ドレイン電極11側にダイシングテープを貼り付けてガラス基板から剥離したのち、ダイシングを行ってチップ単位に分割することで、SiC半導体装置が完成する。 Thus, the drain electrode 11 as shown in FIG. 2(d) is formed. After that, although not shown, Ti as a barrier metal, Ni as a eutectic material for soldering, Au (gold) as an oxidation protective agent, and the like can be laminated in this order as necessary. Then, a dicing tape is attached to the drain electrode 11 side, peeled off from the glass substrate, and then diced to divide into chips, thereby completing the SiC semiconductor device.

ここで、ドレイン電極11の形成の際に、上記したように、金属薄膜110をシリサイドとカーバイドの少なくとも一方の金属に不純物を含ませ、それをレーザアニールすることでドレイン電極11を形成している。このため、より良好なオーミック特性を得ることが可能となり、SiCと電極との間を高い密着強度とすることができていた。これについて、実験結果を参照して説明する。 Here, when the drain electrode 11 is formed, as described above, the metal thin film 110 is made to contain impurities in at least one metal of silicide and carbide, and is laser-annealed to form the drain electrode 11. . For this reason, it has become possible to obtain better ohmic characteristics, and it has been possible to achieve a high adhesion strength between the SiC and the electrode. This will be described with reference to experimental results.

まず、電極材料としてNi-P層を無電解めっきで形成したのちレーザアニールした場合と、従来電極材料として用いられていたNi層をスパッタで形成したのちレーザアニールした場合とで、SiCと電極材料のコンタクト抵抗を調べた。Ni-P層については、P濃度を0.6wt%とした場合と3wt%とした場合、それぞれについて調べた。レーザアニールについては、レーザエネルギーが8Wとなるようにレーザ光のデューティ比を調整した。図3は、その結果を示した図である。 First, a Ni—P layer was formed as an electrode material by electroless plating and then laser annealed, and a Ni layer conventionally used as an electrode material was formed by sputtering and then laser annealed. was examined for contact resistance. Regarding the Ni--P layer, the cases where the P concentration was 0.6 wt % and 3 wt % were examined. For laser annealing, the duty ratio of laser light was adjusted so that the laser energy was 8W. FIG. 3 is a diagram showing the results.

この図に示されるように、Ni層を用いた場合、コンタクト抵抗が低くなった場合も有ったが、複数回の実験結果を平均すると0.41mΩ・cmとなっており、バラツキは±0.10mΩ・cmであった。これに対して、Ni-P層を用い、P濃度を0.6wt%とした場合には、複数回の実験結果を平均すると0.33mΩ・cmとなっており、バラツキは±0.03mΩ・cmであった。また、Ni-P層を用い、P濃度を3wt%とした場合には、複数回の実験結果を平均すると0.30mΩ・cmとなっており、バラツキは±0.02mΩ・cmであった。 As shown in this figure, when the Ni layer was used, the contact resistance was lowered in some cases, but the average of the results of multiple experiments was 0.41 mΩ·cm 2 , and the variation was within ± It was 0.10 mΩ·cm 2 . On the other hand, when the Ni—P layer is used and the P concentration is 0.6 wt %, the average of the results of multiple experiments is 0.33 mΩ·cm 2 , and the variation is ±0.03 mΩ.・cm2 . When the Ni—P layer was used and the P concentration was 3 wt %, the average of the results of multiple experiments was 0.30 mΩ·cm 2 , and the variation was ±0.02 mΩ·cm 2 . rice field.

この実験結果から、Ni-P層を用いてレーザアニールした場合には、コンタクト抵抗が平均的に小さく、かつ、そのバラツキが小さくなっていることが確認できる。このことから、Ni-P層を用いてレーザアニールを行うことで、安定して低いコンタクト抵抗を得ることができると分かる。 From this experimental result, it can be confirmed that when the Ni--P layer is used and laser annealed, the contact resistance is small on average and its variation is small. From this, it can be seen that a low contact resistance can be stably obtained by performing laser annealing using the Ni—P layer.

また、図3と同じ条件の実験を行った場合において、電極材料とSiCとの間の密着強度について調べた。密着強度については、電極材料とSiCとを互いに反対方向に引っ張ってこれらの間の剥離状態を調べる引っ張り強度試験により調べた。図4は、その結果を示した図である。 Further, when the experiment was conducted under the same conditions as in FIG. 3, the adhesion strength between the electrode material and SiC was examined. The adhesion strength was examined by a tensile strength test in which the electrode material and SiC were pulled in opposite directions to examine the peeling state therebetween. FIG. 4 is a diagram showing the results.

この図に示されるように、密着強度[N]は、Ni層を用いた場合、複数回の実験結果を平均すると332[N]となっており、バラツキは±17[N]であった。これに対して、Ni-P層を用い、P濃度を0.6wt%とした場合には、複数回の実験結果を平均すると1171[N]となっており、バラツキは±145[N]であった。Ni-P層を用い、P濃度を3wt%とした場合には、複数回の実験結果を平均すると630[N]となっており、バラツキは±167[N]であった。 As shown in this figure, when the Ni layer was used, the adhesion strength [N] was 332 [N] when the results of multiple experiments were averaged, and the variation was ±17 [N]. On the other hand, when the Ni-P layer is used and the P concentration is 0.6 wt%, the average of the results of multiple experiments is 1171 [N], and the variation is ±145 [N]. there were. When the Ni—P layer was used and the P concentration was 3 wt %, the average of the results of multiple experiments was 630 [N], and the variation was ±167 [N].

この実験結果から、Ni-P層を用いてレーザアニールした場合には、バラツキは大きかったものの、全体的に高い密着強度になっており、概ねNi層を用いる場合の倍以上の密着強度が得られていることが確認できる。このことから、Ni-P層を用いてレーザアニールを行うことで、安定して高い密着強度を得ることができると分かる。 From this experimental result, when laser annealing was performed using the Ni—P layer, although the variation was large, the overall adhesion strength was high, and the adhesion strength was generally more than double that obtained when the Ni layer was used. It can be confirmed that From this, it can be seen that high adhesion strength can be stably obtained by performing laser annealing using the Ni—P layer.

また、このような結果が得られるメカニズムについても調べた。具体的には、SiC表面にNi-P層を無電解めっきしたのちレーザアニールを行い、生成したシリサイド層の表面からSiC側への深さ方向での元素濃度について、SIMSによって調べた。ここでも、Ni-P層におけるP濃度を0.6wt%とした場合と3wt%とした場合、それぞれについて調べた。また、P濃度の変化が確認し易くなるように、SiC中のP濃度を3.0×1016cm-3とした。図5および図6は、それらの結果を示している。 We also investigated the mechanism by which such results are obtained. Specifically, the SiC surface was electrolessly plated with a Ni—P layer and then laser annealed, and the element concentration in the depth direction from the surface of the generated silicide layer to the SiC side was examined by SIMS. Here, too, the investigation was made for each of the cases where the P concentration in the Ni—P layer was 0.6 wt % and 3 wt %. Also, the P concentration in SiC was set to 3.0×10 16 cm −3 so that changes in the P concentration could be easily confirmed. Figures 5 and 6 show those results.

図5および図6から分かるように、いずれの場合においても、シリサイド層中におけるNi濃度とP濃度のデプスプロファイルはほぼ同じになっていた。このことは、シリサイド層中においてPが偏析しているのではなく、Niと同様に拡散して存在していることを示している。また、AESによる分析も行った。図7は、その結果を示している。この結果からも、PおよびNiが共に拡散していて、これらが偏析していないことが分かる。加えて、透過型電子顕微鏡(TEM)やエネルギー分散型X線(EDX)による分析も行ったが、いずれの場合においても、PおよびNiが共に拡散していて、これらの偏析は見られなかった。 As can be seen from FIGS. 5 and 6, in both cases, the depth profiles of Ni concentration and P concentration in the silicide layer were almost the same. This indicates that P is not segregated in the silicide layer, but diffusely present in the same manner as Ni. Moreover, the analysis by AES was also performed. FIG. 7 shows the results. This result also shows that both P and Ni are diffused and are not segregated. In addition, analysis by transmission electron microscopy (TEM) and energy dispersive X-ray (EDX) was also performed, but in both cases P and Ni diffused together and no segregation was observed. .

さらに、電極構造を明確にするために、電極材料としてNi層をスパッタして形成した場合とNi-P層を無電解めっきで形成した場合それぞれについて、レーザアニール後の電極構造をXRDで調べた。図8、図9Aおよび図9Bは、その結果を示した図である。 Furthermore, in order to clarify the electrode structure, the electrode structure after laser annealing was examined by XRD for the case where the Ni layer was formed by sputtering and the case where the Ni—P layer was formed by electroless plating as the electrode material. . 8, 9A and 9B are diagrams showing the results.

図8に示すように、Ni層を用いた場合には、NiSiが主に生成している。NiSiは、SiCとのコンタクト抵抗が比較的高いシリサイドである。これに対して、図9Aおよび図9Bに示すように、Ni-P層を用いた場合には、NiSiの他に、金属Ni、NiおよびNiSiが生成している。金属Niは、結晶性が高い金属である。また、NiSiは、NiSiと比較してSiCとのコンタクト抵抗が低いシリサイドである。 As shown in FIG. 8, NiSi 2 is mainly produced when the Ni layer is used. NiSi 2 is a silicide that has a relatively high contact resistance with SiC. In contrast, as shown in FIGS. 9A and 9B, when the Ni—P layer is used, metal Ni, Ni 5 P 2 and NiSi are produced in addition to NiSi 2 . Metal Ni is a highly crystalline metal. NiSi is a silicide that has a lower contact resistance with SiC than NiSi2.

この結果から、Niに対してPを含めることにより、結晶性の高い金属Niが生成し、Niが生成されると共にNiSiの代わりにNiSiが生成されていることが分かる。また、XRDによりシリサイド層の結晶子径Xsについて調べたが、結晶子径Xsとして大きな値が得られ、結晶性も良好になっていることが確認された。具体的には、図9Bに示すように、P濃度を11wt%とした場合でも結晶子径Xsが18nmと大きな値となったが、図9Aに示すように、P濃度を3wt%とした場合には結晶子径Xsが38nmと30nmを超える大きな値となっていた。このことから、Niに対してPを含めることにより高い結晶子径Xsが得られ、さらにP濃度を3wt%以下とすることで、より高い結晶子径Xsが得られると言える。 From this result, it can be seen that by including P in Ni, highly crystalline metallic Ni is produced, Ni 5 P 2 is produced, and NiSi is produced instead of NiSi 2 . Further, the crystallite diameter Xs of the silicide layer was examined by XRD, and it was confirmed that a large value was obtained as the crystallite diameter Xs, and the crystallinity was also good. Specifically, as shown in FIG. 9B, even when the P concentration was 11 wt%, the crystallite diameter Xs was a large value of 18 nm, but as shown in FIG. 9A, when the P concentration was 3 wt% , the crystallite diameter Xs was 38 nm and a large value exceeding 30 nm. From this, it can be said that a high crystallite size Xs can be obtained by including P in Ni, and a higher crystallite size Xs can be obtained by setting the P concentration to 3 wt % or less.

また、P濃度を変化させて、コンタクト抵抗やNiおよびNiSiの存在割合を調べたところ、図10に示す結果となった。NiおよびNiSiの存在割合については、NiSiに対するXRDピーク面積比から求めた。図10に示すように、P濃度が増えるとコンタクト抵抗が減少している反面、金属Niが減少し、NiおよびNiSiが増えるという結果であった。 Moreover, when the contact resistance and the existence ratio of Ni 5 P 2 and NiSi were examined by changing the P concentration, the results shown in FIG. 10 were obtained. The abundance ratios of Ni 5 P 2 and NiSi were obtained from XRD peak area ratios to NiSi 2 . As shown in FIG. 10, as the P concentration increased, the contact resistance decreased, while the metal Ni decreased and the Ni 5 P 2 and NiSi increased.

このように、図5~図7に示されるようにPおよびNiが共に拡散しているという結果や、図10に示されるようにP濃度が高くなるほどNiおよびNiSiが共に増加しているという結果となっている。この結果から、Niが生成されることで、Niが触媒のような役割をしてNiSiが生成され、また、Niが結晶成長の核のような役割をして、結晶性を良好にしているというメカニズムになっていると推定される。 Thus, the results show that P and Ni diffuse together as shown in FIGS. The result is that there is From this result, it can be concluded that the formation of Ni 5 P 2 acts as a catalyst to form NiSi, and that Ni 5 P 2 acts as a nucleus for crystal growth. It is presumed that this is the mechanism by which the crystallinity is improved.

また、図10の結果からも分かるように、コンタクト抵抗ついてはP濃度が高い方がより低下させられるが、P濃度が高くなるほど金属Niが減少する。NiSiの結晶性は良いものの、金属Niの減少による結晶性の低下は免れない。このため、P濃度をある程度の大きさに制限しておくことが好ましい。 Moreover, as can be seen from the results of FIG. 10, the higher the P concentration is, the more the contact resistance is lowered, but the higher the P concentration is, the more the metallic Ni is reduced. Although the crystallinity of NiSi is good, the crystallinity is inevitably lowered due to the reduction of metallic Ni. Therefore, it is preferable to limit the P concentration to a certain level.

ただし、P濃度とNiとPとが反応してできる反応生成物の状態とは相関があり、P濃度が高ければ一般的な加熱炉やランプアニールのようなウェハ全体を加熱するファーネスアニールを行ってもNiが生成される。しかしながら、P濃度が15wt%以下という比較的低濃度になっていると、レーザアニールを行わないとNiが生成されないことが確認された。 However, there is a correlation between the P concentration and the state of the reaction product formed by the reaction of Ni and P. If the P concentration is high, furnace annealing that heats the entire wafer like a general heating furnace or lamp annealing is performed. Even Ni 5 P 2 is produced. However, it was confirmed that Ni 5 P 2 is not generated unless laser annealing is performed when the P concentration is relatively low such as 15 wt % or less.

すなわち、P濃度が15wt%以下の場合、ファーネスアニールを行うと、NiとPとの反応生成物はNiPとなり、Niにはならない。これに対して、レーザアニールを行った場合、NiとPとの反応生成物はNiとなった。このメカニズムについては定かではないが、レーザアニールを行う場合、短時間で局所的に1000℃以上となる高温度でのアニールが行われることになるためと推測される。実際に、レーザアニールと加熱炉を用いたファーネスアニールの両方を行って電極構造の解析を行ったが、ファーネスアニールに関しては、金属NiとNiPが生成されたものの、NiおよびNiSiについては生成されていなかった。 That is, when the P concentration is 15 wt % or less, when furnace annealing is performed, the reaction product of Ni and P becomes Ni 3 P, not Ni 5 P 2 . On the other hand, when laser annealing was performed, the reaction product of Ni and P was Ni 5 P 2 . Although this mechanism is not clear, it is presumed that when laser annealing is performed, annealing is locally performed at a high temperature of 1000° C. or higher in a short period of time. Actually, the electrode structure was analyzed by performing both laser annealing and furnace annealing using a heating furnace. was not generated.

さらに、電極構造とP濃度および密着強度との関係について、より詳細に調べた。ここでも図3と同じ条件の実験とし、図4と同じ条件で密着強度を測定しているが、Ni-P層については、P濃度を3wt%、7wt%、9wt%、11wt%に変化させて密着強度の測定を行った。また、レーザエネルギーに対する密着強度の変化の傾向についても調べられるように、P濃度を3wt%、7wt%とした場合については、レーザエネルギーを7Wにした場合と8Wにした場合それぞれについて、密着強度の測定を行った。図11は、その結果を示している。 Furthermore, the relationship between the electrode structure and the P concentration and adhesion strength was investigated in more detail. Again, experiments were conducted under the same conditions as in FIG. 3, and adhesion strength was measured under the same conditions as in FIG. Then, the adhesion strength was measured. In addition, to examine the tendency of change in adhesion strength with respect to laser energy, when the P concentration is 3 wt % and 7 wt %, the adhesion strength is different when the laser energy is 7 W and 8 W, respectively. I made a measurement. FIG. 11 shows the results.

この図に示されるように、P濃度を3wt%、7wt%、9wt%、11wt%に変化させた場合、P濃度が低いほど密着強度が高くなるという結果が得られた。レーザエネルギーを8Wとした場合について、それぞれのP濃度における密着強度を通る近似曲線を描くと、P濃度が低下するほど指数関数的に密着強度が高くなることが確認された。この近似曲線より、レーザエネルギーが8Wの場合に密着強度が500[N]以上になるP濃度は5.5wt%以下であった。また、レーザエネルギーが7Wの場合も8Wの場合と同様の傾向となったため、それぞれのP濃度における密着強度の中央値を通る近似曲線を描くと、その近似曲線より、密着強度が500[N]以上になるP濃度は6.5wt%以下となった。なお、ここでは、使用したレーザエネルギーを7Wまたは8Wとしたが、使用したレーザエネルギー以下とした場合、同じP濃度としたときに、レーザエネルギーを7Wまたは8Wとした場合よりも高密着強度を得ることができる。このため、レーザエネルギーを7W以下とすればP濃度が6.5wt%以下で、レーザエネルギーを8W以下とすればP濃度が5.5wt%以下で、500[N]以上の密着強度を得ることができる。なお、7W以下ではエネルギー密度が1.4J/cm以下となりシリサイド化反応が十分に起こらないため、レーザエネルギーを7W以上とするのが好ましい。 As shown in this figure, when the P concentration was changed to 3 wt %, 7 wt %, 9 wt %, and 11 wt %, the lower the P concentration, the higher the adhesion strength. When an approximate curve passing through the adhesion strength at each P concentration was drawn for the case where the laser energy was 8 W, it was confirmed that the adhesion strength increased exponentially as the P concentration decreased. From this approximation curve, when the laser energy is 8 W, the P concentration at which the adhesion strength becomes 500 [N] or more is 5.5 wt % or less. In addition, when the laser energy is 7 W, the same tendency is observed as when the laser energy is 8 W. Therefore, when an approximate curve passing through the median value of the adhesion strength at each P concentration is drawn, the adhesion strength is 500 [N] from the approximate curve. The P concentration that becomes above becomes 6.5 wt % or less. Here, the laser energy used was 7 W or 8 W, but when the laser energy used is less than or equal to the used laser energy, when the P concentration is the same, a higher adhesion strength is obtained than when the laser energy is 7 W or 8 W. be able to. Therefore, if the laser energy is 7 W or less, the P concentration is 6.5 wt % or less, and if the laser energy is 8 W or less, the P concentration is 5.5 wt % or less, and an adhesion strength of 500 [N] or more can be obtained. can be done. At 7 W or less, the energy density becomes 1.4 J/cm 2 or less and the silicidation reaction does not sufficiently occur, so it is preferable to set the laser energy to 7 W or more.

したがって、P濃度を比較的低濃度とした場合に高密着強度を得ることができ、特に、レーザエネルギーを8Wとした場合にはP濃度が5.5wt%以下、レーザエネルギーを7Wとした場合にはP濃度が6.5wt%以下とすると、500[N]以上の高密着強度となる。 Therefore, when the P concentration is relatively low, high adhesion strength can be obtained. When the P concentration is 6.5 wt % or less, the adhesion strength becomes as high as 500 [N] or more.

また、SiCとNiシリサイド層との界面について、断面TEM画像を撮影して調べたところ、これらの界面にグラファイトが形成されていることが確認された。グラファイトについては、P濃度を変化させた場合のそれぞれについて確認された。 Moreover, when the interface between SiC and the Ni silicide layer was examined by taking a cross-sectional TEM image, it was confirmed that graphite was formed at the interface. Graphite was confirmed for each of the cases where the P concentration was changed.

SiC基板上にNiを成膜したのち加熱によってNiシリサイドを形成すると、シリサイド化によってSiが使用されたことによって余ったカーボンがグラファイトとして生成する。このグラファイトによって電極の密着強度が低下し、剥離を起すという問題が知られている。このため、グラファイトをエッチングによって除去する方法が提案されているが、この方法では電極表面に形成されたグラファイトしか除去できず、電極とSiCとの間のグラファイトは除去できないため所望の密着強度を得ることができない。 When Ni silicide is formed by heating after a Ni film is formed on a SiC substrate, graphite is formed from carbon remaining due to the use of Si in silicidation. It is known that this graphite lowers the adhesion strength of the electrode and causes peeling. For this reason, a method of removing graphite by etching has been proposed, but this method can only remove the graphite formed on the electrode surface, and cannot remove the graphite between the electrode and SiC, so that the desired adhesion strength can be obtained. I can't.

しかしながら、本実施形態の構造の場合、グラファイトが生成されていても、上記したように低抵抗かつ高密着強度が得られている。このため、グラファイトを除去しなくても、低抵抗かつ高密着強度のSiC半導体装置を得ることが可能となる。 However, in the case of the structure of this embodiment, low resistance and high adhesion strength are obtained as described above even if graphite is generated. Therefore, a SiC semiconductor device with low resistance and high adhesion strength can be obtained without removing graphite.

また、上記測定結果およびNi層をスパッタした場合について、主成分の結晶性を示す結晶子径Xsと密着強度[N]との関係について纏めたところ、図12に示す結果となった。その結果より、Ni-P層のP濃度を3wt%にした場合には、結晶子径Xsが30nmを超えており、かつ、500[N]以上という高密着強度が得られていた。 FIG. 12 shows the results of the measurement results and the relationship between the crystallite diameter Xs, which indicates the crystallinity of the main component, and the adhesion strength [N] when the Ni layer is sputtered. As a result, when the P concentration of the Ni—P layer was 3 wt %, the crystallite diameter Xs exceeded 30 nm and a high adhesion strength of 500 [N] or more was obtained.

したがって、本実施形態のように、電極材料としてNi-P層を用いつつレーザアニールによってドレイン電極11を形成することで、より良好なオーミック特性を得ることが可能となり、SiCと電極との間を高い密着強度とすることができる。 Therefore, by forming the drain electrode 11 by laser annealing while using the Ni—P layer as the electrode material, as in the present embodiment, it is possible to obtain better ohmic characteristics, and the gap between SiC and the electrode can be improved. High adhesion strength can be achieved.

以上説明したように、金属薄膜110としてシリサイドを形成するNiに対して不純物となるPを含ませた材料を用い、それをレーザアニールすることでドレイン電極11を形成している。これにより、より良好なオーミック特性を得ることが可能となり、SiCと電極との間を高い密着強度とすることができる。また、レーザアニールの場合、短時間での局所的なアニールが可能となるため、デバイスへの熱的ダメージを抑制することが可能となる。 As described above, the drain electrode 11 is formed by laser-annealing the metal thin film 110 by using a material in which P is added as an impurity to Ni forming a silicide. As a result, better ohmic characteristics can be obtained, and high adhesion strength can be achieved between the SiC and the electrode. Also, in the case of laser annealing, local annealing can be performed in a short period of time, so thermal damage to the device can be suppressed.

さらに、イオン注入を行いつつレーザアニールによってシリサイドを形成した場合、0.2mΩcm程度のコンタクト抵抗が得られるが、本実施形態のようにしてドレイン電極11を形成した場合でも0.3mΩcm程度のコンタクト抵抗が得られる。したがって、不純物のイオン注入工程を行わなくても所望のコンタクト特性が得られるため、イオン注入工程を行うことによるコストについても削減できる。 Further, when silicide is formed by laser annealing while performing ion implantation, a contact resistance of about 0.2 mΩcm 2 is obtained, but even when the drain electrode 11 is formed as in this embodiment, the contact resistance is about 0.3 mΩcm 2 . Contact resistance is obtained. Therefore, the desired contact characteristics can be obtained without performing an impurity ion implantation process, so that the cost of performing an ion implantation process can be reduced.

(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the above-described embodiments, and can be appropriately modified within the scope of the claims.

(1)例えば、第1実施形態では、SiC基板の表面側に各構成要素が形成されるデバイスの裏面側のオーミック電極を例に挙げて説明した。しかしながら、上記第1実施形態で説明した構造についてはSiC基板の表面側に各構成要素が形成されるデバイスの裏面側にのみ適用できるのではなく、SiCに対してオーミック電極を形成する構造であれば、どのような部位についても適用できる。例えば、SiC基板の表面側にオーミック電極を形成する場合についても適用可能である。その場合においても、デバイスの各構成要素を形成してからオーミック電極を形成する構成とする場合には、レーザアニールを用いるようにすることで、局所的な加熱が可能となって、デバイスへの影響を抑制することが可能となる。また、上記実施形態では、電極金属としてNiを用いる場合やNiに加えてMoを用いる場合について説明したが、これらに対してさらにTiなどを加えることもできる。例えばSiC表面にTiなどを成膜したのち、Ni-P層を成膜したり、Mo層とNi-P層を順に成膜し、レーザアニールを行うようにすれば良い。 (1) For example, in the first embodiment, the ohmic electrode on the back side of the device in which each component is formed on the front side of the SiC substrate was described as an example. However, the structure described in the first embodiment is not applicable only to the back side of the device in which each component is formed on the front side of the SiC substrate. can be applied to any part. For example, it can be applied to the case of forming an ohmic electrode on the surface side of the SiC substrate. Even in that case, if the ohmic electrode is formed after forming each component of the device, local heating is possible by using laser annealing, and the device is heated. It is possible to suppress the influence. Further, in the above embodiments, the case of using Ni as the electrode metal or the case of using Mo in addition to Ni has been described, but Ti or the like can also be added to these. For example, after forming a film of Ti or the like on the surface of SiC, a Ni--P layer may be formed, or a Mo layer and a Ni--P layer may be formed in order and laser annealed.

(2)また、第1実施形態では、レーザアニールの一例として固体レーザを用いることについて説明したが、固体レーザに限ることはなく、例えばエキシマレーザなどを用いることもできる。エキシマレーザを用いる場合には、例えば248nm、308nmの波長のものを用いつつ、エネルギー密度を1.4J/cm以上に設定すると好ましい。 (2) In addition, in the first embodiment, the use of a solid-state laser was described as an example of laser annealing, but the present invention is not limited to solid-state lasers, and excimer lasers, for example, can also be used. When an excimer laser is used, it is preferable to set the energy density to 1.4 J/cm 2 or more while using, for example, a wavelength of 248 nm or 308 nm.

(3)また、上記実施形態では、無電解めっきによってNi-P層を形成する場合について説明したが、めっきによってNi-P層を形成する場合、SiC基板の裏面側だけでなく表面側にも同時に形成することができる。このため、例えば、上記実施形態のようにSiC半導体素子として縦型パワーMOSFETを形成する場合、ドレイン電極11を形成するための金属薄膜110としてNi-P層を形成する際に、ソース電極10を形成するためのNi-P層も同時できる。このようにすれば、電極形成工程の簡略化を図ることが可能となる。 (3) In addition, in the above embodiment, the case of forming the Ni—P layer by electroless plating was explained, but when the Ni—P layer is formed by plating, not only the back side of the SiC substrate but also the front side of the SiC substrate can be formed at the same time. Therefore, for example, when forming a vertical power MOSFET as a SiC semiconductor element as in the above embodiment, when forming a Ni—P layer as the metal thin film 110 for forming the drain electrode 11, the source electrode 10 is A Ni--P layer can be formed at the same time. By doing so, it is possible to simplify the electrode forming process.

(4)また、上記第1実施形態では、半導体素子として縦型パワーMOSFETを備えたSiC半導体装置を例に挙げて説明したが、これも単なる一例であり、ダイオードやIGBTなどの他の半導体素子を備えるようにしても良い。すなわち、SiC半導体基板に形成される半導体素子に対してオーミック電極が備えられるようなSiC半導体装置であれば、どのようなものであっても良い。 (4) In addition, in the above-described first embodiment, the SiC semiconductor device including a vertical power MOSFET as a semiconductor element was described as an example, but this is also a mere example, and other semiconductor elements such as diodes and IGBTs can be used. may be provided. That is, any SiC semiconductor device may be used as long as it is provided with an ohmic electrode for a semiconductor element formed on a SiC semiconductor substrate.

1 n型SiC基板
1b 裏面
10 ソース電極
11 ドレイン電極
50 レーザ光
110 金属薄膜
REFERENCE SIGNS LIST 1 n + type SiC substrate 1b back surface 10 source electrode 11 drain electrode 50 laser light 110 metal thin film

Claims (11)

表面(1a)および裏面(1b)を有する炭化珪素半導体基板(1)と、該炭化珪素半導体基板の前記表面側と前記裏面側の少なくとも一方において、炭化珪素とオーミック接合させられたオーミック電極(11)とを有する炭化珪素半導体装置であって、
前記オーミック電極は、0.1wt%以上かつ15wt%以下の不純物となるPが含まれたNiが電極材料として用いられ、NiSiにて構成されるNiシリサイドを含んでいると共に、該Niシリサイド中にNiが含まれており、
前記オーミック電極は、X線回折装置にて測定した結晶子径Xsが30nm以上となっている炭化珪素半導体装置。
A silicon carbide semiconductor substrate (1) having a front surface (1a) and a rear surface (1b), and an ohmic electrode (11) ohmic-connected to silicon carbide on at least one of the front surface side and the rear surface side of the silicon carbide semiconductor substrate. ), a silicon carbide semiconductor device having
The ohmic electrode is made of Ni containing 0.1 wt % or more and 15 wt % or less of impurity P as an electrode material, and contains Ni silicide composed of NiSi. Ni 5 P 2 is included ,
The silicon carbide semiconductor device , wherein the ohmic electrode has a crystallite diameter Xs of 30 nm or more as measured by an X-ray diffraction device.
表面(1a)および裏面(1b)を有する炭化珪素半導体基板(1)と、該炭化珪素半導体基板の前記表面側と前記裏面側の少なくとも一方において、炭化珪素とオーミック接合させられたオーミック電極(11)とを有する炭化珪素半導体装置であって、A silicon carbide semiconductor substrate (1) having a front surface (1a) and a rear surface (1b), and an ohmic electrode (11) ohmic-connected to silicon carbide on at least one of the front surface side and the rear surface side of the silicon carbide semiconductor substrate. ), a silicon carbide semiconductor device having
前記オーミック電極は、0.1wt%以上かつ15wt%以下の不純物となるPが含まれたNiが電極材料として用いられ、NiSiにて構成されるNiシリサイドを含んでいると共に、該Niシリサイド中にNiThe ohmic electrode is made of Ni containing 0.1 wt % or more and 15 wt % or less of impurity P as an electrode material, and contains Ni silicide composed of NiSi. Ni 5 P. 2 が含まれており、contains
前記オーミック電極は、X線回折装置にて測定した結晶子径Xsが18nm以上となっている炭化珪素半導体装置。The silicon carbide semiconductor device, wherein the ohmic electrode has a crystallite diameter Xs of 18 nm or more as measured by an X-ray diffraction device.
前記オーミック電極には、未反応の金属Niが含まれている請求項1または2に記載の炭化珪素半導体装置。 3. The silicon carbide semiconductor device according to claim 1, wherein said ohmic electrode contains unreacted metal Ni. 前記オーミック電極には、Moが含まれている請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。 4. The silicon carbide semiconductor device according to claim 1 , wherein said ohmic electrode contains Mo. 前記オーミック電極には、Moカーバイドが含まれている請求項に記載の炭化珪素半導体装置。 5. The silicon carbide semiconductor device according to claim 4 , wherein said ohmic electrode contains Mo carbide. 前記オーミック電極には、Tiが含まれている請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。 6. The silicon carbide semiconductor device according to claim 1, wherein said ohmic electrode contains Ti. 表面(1a)および裏面(1b)を有する炭化珪素半導体基板(1)と、該炭化珪素半導体基板の前記表面側と前記裏面側の少なくとも一方において、炭化珪素にオーミック接合させられるオーミック電極(11)を形成する炭化珪素半導体装置の製造方法であって、
前記オーミック接合させられる前記炭化珪素上に、0.1wt%以上かつ15wt%以下の不純物となるPが含まれたNiが電極材料として用いられた金属薄膜(110)を形成することと、
前記金属薄膜に対してレーザ光(50)を照射し、前記Niを前記炭化珪素中のSiと反応させてNiシリサイドを生成するレーザアニールを行って前記オーミック電極を形成することと、を含み、
前記金属薄膜を形成することでは、前記レーザアニールにおけるレーザエネルギーを8W以上として前記Pの濃度を5.5wt%以下とする炭化珪素半導体装置の製造方法。
A silicon carbide semiconductor substrate (1) having a front surface (1a) and a rear surface (1b), and an ohmic electrode (11) ohmic-connected to silicon carbide on at least one of the front surface side and the rear surface side of the silicon carbide semiconductor substrate. A method for manufacturing a silicon carbide semiconductor device that forms
forming a metal thin film (110) using Ni containing 0.1 wt % or more and 15 wt % or less of impurity P as an electrode material on the silicon carbide to be ohmic-connected;
forming the ohmic electrode by irradiating the metal thin film with a laser beam (50) and performing laser annealing for reacting the Ni with Si in the silicon carbide to generate Ni silicide ;
A method for manufacturing a silicon carbide semiconductor device , wherein in forming the metal thin film, the laser energy in the laser annealing is set to 8 W or more and the P concentration is set to 5.5 wt % or less .
表面(1a)および裏面(1b)を有する炭化珪素半導体基板(1)と、該炭化珪素半導体基板の前記表面側と前記裏面側の少なくとも一方において、炭化珪素にオーミック接合させられるオーミック電極(11)を形成する炭化珪素半導体装置の製造方法であって、A silicon carbide semiconductor substrate (1) having a front surface (1a) and a rear surface (1b), and an ohmic electrode (11) ohmic-connected to silicon carbide on at least one of the front surface side and the rear surface side of the silicon carbide semiconductor substrate. A method for manufacturing a silicon carbide semiconductor device that forms
前記オーミック接合させられる前記炭化珪素上に、0.1wt%以上かつ15wt%以下の不純物となるPが含まれたNiが電極材料として用いられた金属薄膜(110)を形成することと、forming a metal thin film (110) using Ni containing 0.1 wt % or more and 15 wt % or less of impurity P as an electrode material on the silicon carbide to be ohmic-connected;
前記金属薄膜に対してレーザ光(50)を照射し、前記Niを前記炭化珪素中のSiと反応させてNiシリサイドを生成するレーザアニールを行って前記オーミック電極を形成することと、を含み、forming the ohmic electrode by irradiating the metal thin film with a laser beam (50) and performing laser annealing for reacting the Ni with Si in the silicon carbide to generate Ni silicide;
前記金属薄膜を形成することでは、前記レーザアニールにおけるレーザエネルギーを7W以上として前記Pの濃度を6.5wt%以下とする炭化珪素半導体装置の製造方法。The method for manufacturing a silicon carbide semiconductor device, wherein in forming the metal thin film, the laser energy in the laser annealing is 7 W or more and the concentration of P is 6.5 wt % or less.
前記オーミック電極を形成することでは、前記レーザアニールによって、前記Pと前記Niとの反応生成物としてNiを生成すると共にNiシリサイドとしてNiSiを生成する請求項7または8に記載の炭化珪素半導体装置の製造方法。 9. The silicon carbide according to claim 7 , wherein in forming the ohmic electrode, Ni5P2 is produced as a reaction product of the P and the Ni and NiSi is produced as the Ni silicide by the laser annealing. A method of manufacturing a semiconductor device. 前記金属薄膜を形成することでは、前記裏面側に、前記金属薄膜としてPが含まれたNiをめっきにより形成する請求項7ないし9のいずれか1つに記載の炭化珪素半導体装置の製造方法。 10. The method of manufacturing a silicon carbide semiconductor device according to claim 7 , wherein forming the metal thin film includes forming Ni containing P as the metal thin film on the rear surface side by plating. 前記金属薄膜を形成することでは、前記Pの濃度を3wt%以下とする請求項7ないし10のいずれか1つに記載の炭化珪素半導体装置の製造方法。 11. The method of manufacturing a silicon carbide semiconductor device according to claim 7, wherein forming the metal thin film sets the P concentration to 3 wt % or less.
JP2018240998A 2018-02-19 2018-12-25 Silicon carbide semiconductor device and manufacturing method thereof Active JP7135839B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/260,517 US11189493B2 (en) 2018-02-19 2019-01-29 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018027128 2018-02-19
JP2018027128 2018-02-19

Publications (2)

Publication Number Publication Date
JP2019145784A JP2019145784A (en) 2019-08-29
JP7135839B2 true JP7135839B2 (en) 2022-09-13

Family

ID=67773992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018240998A Active JP7135839B2 (en) 2018-02-19 2018-12-25 Silicon carbide semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7135839B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073922A (en) 2004-09-06 2006-03-16 Shindengen Electric Mfg Co Ltd SiC SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SiC SEMICONDUCTOR DEVICE
JP2013214657A (en) 2012-04-03 2013-10-17 Denso Corp Silicon carbide semiconductor device and manufacturing method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4843583A (en) * 1971-10-04 1973-06-23

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073922A (en) 2004-09-06 2006-03-16 Shindengen Electric Mfg Co Ltd SiC SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SiC SEMICONDUCTOR DEVICE
JP2013214657A (en) 2012-04-03 2013-10-17 Denso Corp Silicon carbide semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2019145784A (en) 2019-08-29

Similar Documents

Publication Publication Date Title
US10361274B2 (en) Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
US9431290B2 (en) Semiconductor device and manufacturing method therefor
JP7225873B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6053968B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5668414B2 (en) Manufacturing method of semiconductor device
EP2933826A2 (en) Semiconductor device and method for producing the same
JP2011044688A (en) Semiconductor device and manufacturing method thereof
US11784049B2 (en) Method for manufacturing a sic electronic device with reduced handling steps, and sic electronic device
US20160056041A1 (en) Method of manufacturing silicon carbide semiconductor device
US20110306188A1 (en) Manufacturing method of silicon carbide semiconductor device
US12051725B2 (en) Doping activation and ohmic contact formation in a SiC electronic device, and SiC electronic device
US11189493B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6728097B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN107785251B (en) Barrier layer formation using heat treatment
RU188684U1 (en) POWER SEMICONDUCTOR DEVICE BASED ON SILICON CARBIDE
Berger et al. Electrical, morphological and structural properties of Ti ohmic contacts formed on n-type 4H–SiC by laser thermal annealing
US11387326B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
WO2015155806A1 (en) Method for producing silicon carbide semiconductor device and silicon carbide semiconductor device
JP7135839B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2016046309A (en) Silicon carbide semiconductor device manufacturing method
JP2023040706A (en) Method for manufacturing silicon carbide semiconductor device
US20210159115A1 (en) Methods for processing a semiconductor substrate
JP6776762B2 (en) Silicon carbide semiconductor device and its manufacturing method
JP2022076737A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R151 Written notification of patent or utility model registration

Ref document number: 7135839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151