JP7135355B2 - 電流検出回路 - Google Patents

Description

本明細書に開示の技術は、電流検出回路に関する。

特許文献１に開示の電流検出回路は、第１スイッチング素子の両端間の電圧を検出し、検出した電圧をアナログ値からデジタル値に変換する。第１スイッチング素子の両端間の電圧が、第１スイッチング素子に流れる電流と相関を有する。したがって、この電流検出回路によれば、第１スイッチング素子に流れる電流を検出することができる。

この電流検出回路は、第１スイッチング素子と、第２スイッチング素子と、定電流源と、ＡＤ変換回路を有している。第２スイッチング素子は、第１スイッチング素子と同じ半導体基板に設けられており、第１スイッチング素子と略同じ特性を有している。定電流源は、第２スイッチング素子に基準電流を流す。電流検出回路の動作中においては、第２スイッチング素子に常に基準電流が流れている。このため、第２スイッチング素子の両端間に基準電圧が発生する。ＡＤ変換回路は、基準電圧を基準として、第１スイッチング素子の両端間の電圧をＡＤ変換する。第１スイッチング素子の電流電圧特性は、温度依存性を有する。第２スイッチング素子は、第１スイッチング素子と同じ半導体基板に設けられているので、第１スイッチング素子と略同じ温度依存性を有しており、第１スイッチング素子と略同じ温度で動作する。したがって、第２スイッチング素子に生じる基準電圧に基づいて第１スイッチング素子の両端間の電圧をＡＤ変換することで、第１スイッチング素子の温度依存性を補償し、第１スイッチング素子に流れる電流を正確に検出することができる。

特開２０１３－２４７５４７号公報

ＡＤ変換回路で正確なＡＤ変換を行うためには、基準電圧として比較的大きい電圧が必要となる。このため、第２スイッチング素子では、比較的大きい損失が生じる。特許文献１の電流検出回路では、第２スイッチング素子に常に基準電流が流れているため、第２スイッチング素子で常に損失が発生している。このため、電流検出回路全体の消費電力が大きいという問題があった。したがって、本明細書では、より損失が生じ難い電流検出回路を提案する。

本明細書が開示する電流検出回路は、第１スイッチング素子と、前記第１スイッチング素子と同じ半導体基板に設けられた第２スイッチング素子と、基準電流を流す定電流源と、前記第２スイッチング素子に前記基準電流が流れるオン状態と前記第２スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換えるスイッチと、オン状態では前記第２スイッチング素子の両端間に発生する基準電圧の入力を受けるとともにオフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、オフ状態では前記保持電圧を基準として前記第１スイッチング素子の両端間の電圧をＡＤ変換するＡＤ変換回路を有する。

この電流検出回路では、スイッチが、第２スイッチング素子に基準電流が流れるオン状態と第２スイッチング素子に基準電流が流れないオフ状態とを交互に切り換える。第２スイッチング素子に基準電流が流れない期間が存在するため、この電流検出回路では、第２スイッチング素子で生じる損失が小さい。また、オフ状態では、その前のオン状態における基準電圧と同じ大きさの保持電圧を電圧保持回路が出力する。したがって、ＡＤ変換回路は、保持電圧を基準として第１スイッチング素子の両端間の電圧をＡＤ変換することができる。このように、この電流検出回路では、適切にＡＤ変換することが可能であると共に、従来に比べて第２スイッチング素子で生じる損失を低減することができる。

実施例１の電流検出回路の回路図。 実施例１の電流検出回路の動作を示すグラフ。 実施例２の電流検出回路の回路図。 実施例２の電流検出回路の動作を示すグラフ。 実施例３の電流検出回路の回路図。

図１に示す実施例１の電流検出回路１０は、配線１２に接続されている。配線１２の上流端は、図示しない負荷（例えば、車両のブレーキ油圧を制御するソレノイド等）に接続されている。電流検出回路１０は、配線１２に流れる電流Ｉｓを検出し、検出した電流Ｉｓをデジタル値として出力する。電流検出回路１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）２０、ＡＤ変換器３０、定電流源４０、ＭＯＳＦＥＴ５０、電圧保持回路６０、及び、スイッチＳＷ１、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ３ａ、ＳＷ３ｂを有している。

ＭＯＳＦＥＴ２０は、配線１２に介装されている。ＭＯＳＦＥＴ２０のドレインが配線１２の高電位側に接続されており、ＭＯＳＦＥＴ２０のソースが配線１２の低電位側に接続されている。ＭＯＳＦＥＴ２０のゲートには、所定のゲート電圧が印加されている。電流検出回路１０の動作中は、ＭＯＳＦＥＴ２０はオンしている。ＭＯＳＦＥＴ２０のドレイン‐ソース間電圧は、配線１２に流れる電流Ｉｓと相関を有する。以下では、ＭＯＳＦＥＴ２０のドレイン‐ソース間電圧を、センス電圧Ｖｓという。ＭＯＳＦＥＴ２０のドレインは、ＡＤ変換器３０のセンス電圧入力端子３０ａに接続されている。ＭＯＳＦＥＴ２０のソースは、ＡＤ変換器３０のセンス電圧入力端子３０ｂに接続されている。したがって、センス電圧Ｖｓが、センス電圧入力端子３０ａ、３０ｂの間に印加される。

電源配線４２とグランドの間に、スイッチＳＷ１、定電流源４０、及び、ＭＯＳＦＥＴ５０が直列に接続されている。電源配線４２には、グランドよりも高い電位が印加されている。スイッチＳＷ１の一方の端子は、電源配線４２に接続されている。スイッチＳＷ１の他方の端子は、定電流源４０の高電位側端子に接続されている。定電流源４０の低電位側端子は、ＭＯＳＦＥＴ５０のドレインに接続されている。ＭＯＳＦＥＴ５０のソースは、グランドに接続されている。ＭＯＳＦＥＴ５０のゲートには、所定のゲート電圧が印加されている。ＭＯＳＦＥＴ５０のゲートに印加される電圧は、ＭＯＳＦＥＴ２０のゲートに印加される電圧と略等しい。電流検出回路１０の動作中は、ＭＯＳＦＥＴ５０はオンしている。スイッチＳＷ１がオンすると、定電流源４０で設定された大きさの基準電流Ｉｒｅｆ（直流電流）が、ＭＯＳＦＥＴ５０に流れる。このため、ＭＯＳＦＥＴ５０のドレイン‐ソース間の電圧Ｖｄｓが、基準電流Ｉｒｅｆと相関を有する基準電圧Ｖｒｅｆとなる。スイッチＳＷ１がオフすると、基準電流Ｉｒｅｆが停止し、電圧Ｖｄｓが略０Ｖとなる。

ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ５０は、共通の半導体基板に設けられている。このため、ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ５０は、略同じ温度特性を有している。また、ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ５０は、略同じ温度で動作する。したがって、温度によってＭＯＳＦＥＴ２０の電流‐電圧特性（電流Ｉｓとセンス電圧Ｖｓの相関）が変化すると、ＭＯＳＦＥＴ５０の電流‐電圧特性（基準電流Ｉｒｅｆと基準電圧Ｖｒｅｆの相関）も同様に変化する。

電圧保持回路６０は、入力端子６０ａ、６０ｂ及び出力端子６０ｃ、６０ｄを有している。入力端子６０ａは、スイッチＳＷ３ａを介してＭＯＳＦＥＴ５０のドレインに接続されている。入力端子６０ｂは、スイッチＳＷ３ｂを介してＭＯＳＦＥＴ５０のソースに接続されている。スイッチＳＷ３ａ、ＳＷ３ｂは、連動して動作する。スイッチＳＷ３ａがオンするときにはスイッチＳＷ３ｂがオンし、スイッチＳＷ３ａがオフするときにはスイッチＳＷ３ｂがオフする。スイッチＳＷ３ａ、ＳＷ３ｂがオンしているときに、入力端子６０ａ、６０ｂの間に、ＭＯＳＦＥＴ５０のドレイン‐ソース間の電圧Ｖｄｓが印加される。入力端子６０ａ、６０ｂの間に電圧Ｖｄｓが入力されると、電圧保持回路６０は、その後の一定期間にわたって出力端子６０ｃ、６０ｄ間に電圧Ｖｄｓと同じ大きさの電圧を出力する。以下では、電圧保持回路６０の出力電圧を、保持電圧Ｖｈｏｌｄという。

スイッチＳＷ２ａ、ＳＷ２ｂは、３端子スイッチである。スイッチＳＷ２ａの共通端子は、ＡＤ変換器３０の基準電圧入力端子３０ｃに接続されている。スイッチＳＷ２ａの一方の選択端子は、ＭＯＳＦＥＴ５０のドレインに接続されている。スイッチＳＷ２ａの他方の選択端子は、電圧保持回路６０の出力端子６０ｃに接続されている。スイッチＳＷ２ｂの共通端子は、ＡＤ変換器３０の基準電圧入力端子３０ｄに接続されている。スイッチＳＷ２ｂの一方の選択端子は、ＭＯＳＦＥＴ５０のソースに接続されている。スイッチＳＷ２ｂの他方の選択端子は、電圧保持回路６０の出力端子６０ｄに接続されている。スイッチＳＷ２ａ、ＳＷ２ｂは、連動して動作する。スイッチＳＷ２ａが基準電圧入力端子３０ｃをＭＯＳＦＥＴ５０のドレインに接続しているときには、スイッチＳＷ２ｂは基準電圧入力端子３０ｄをＭＯＳＦＥＴ５０のソースに接続している。スイッチＳＷ２ａが基準電圧入力端子３０ｃを出力端子６０ｃに接続されているときには、スイッチＳＷ２ｂは基準電圧入力端子３０ｄを出力端子６０ｄに接続している。

ＡＤ変換器３０は、ΔΣ変調器３２とデジタルフィルタ３４を有している。ΔΣ変調器３２は、センス電圧入力端子３０ａ、３０ｂ間に印加されるセンス電圧Ｖｓを、基準電圧入力端子３０ｃ、３０ｄ間に印加される電圧を基準としてＡＤ変換する。デジタルフィルタ３４は、ＡＤ変換器３０がオーバーサンプリングにより出力するデジタル値を所定周期で平均化することで、デシメーションする。デジタルフィルタ３４の出力値が、ＡＤ変換器３０の出力端子３０ｅに出力される。上述したように、センス電圧Ｖｓは、配線１２に流れる電流Ｉｓと相関を有する。したがって、出力端子３０ｅに出力されるデジタル値は、電流Ｉｓを示す。

次に、電流検出回路１０の動作について説明する。図２は、電流検出回路１０の動作中における各値の変化を示している。図２の電圧Ｖｐｗｍは、配線１２に接続された負荷を制御するためのスイッチング素子（図示省略）を制御するための信号である。図２のスイッチＳＷ２ａ、ＳＷ２ｂのグラフは、スイッチＳＷ２ａ、ＳＷ２ｂに対する制御信号を示している。制御信号がＳ１のときにスイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄがＭＯＳＦＥＴ５０のドレイン及びソースに接続され、制御信号がＳ２のときにスイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄが出力端子６０ｃ、６０ｄに接続される。図２に示すように、電圧Ｖｐｗｍが高いときに電流Ｉｓが増加してセンス電圧Ｖｓが上昇し、電圧Ｖｐｗｍが低いときに電流Ｉｓが減少してセンス電圧Ｖｓが低下する。ＡＤ変換器３０は、電圧Ｖｐｗｍの１周期毎に、センス電圧Ｖｓの平均値Ｖｓａｖｅをデジタル値として出力端子３０ｅに出力する。なお、センス電圧Ｖｓのサンプリングに１周期が必要であり、デジタルフィルタ３４の出力遅延時間が約２周期であるので、ＡＤ変換器３０の出力タイミングは、測定対象の期間から約３周期遅れる。電流検出回路１０は、平均値Ｖｓａｖｅを繰り返し出力する動作中に、制御Ｃ１～Ｃ４を実行する。

図２に示すように、制御Ｃ１の開始時に、スイッチＳＷ１がオンする。したがって、ＭＯＳＦＥＴ５０に基準電流Ｉｒｅｆが流れる。このため、ＭＯＳＦＥＴ５０のドレイン‐ソース間の電圧Ｖｄｓが基準電圧Ｖｒｅｆまで上昇する。また、制御Ｃ１では、スイッチＳＷ３ａ、ＳＷ３ｂがオフしているので、電圧保持回路６０の入力端子６０ａ、６０ｂには電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が印加されない。また、制御Ｃ１では、スイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄがＭＯＳＦＥＴ５０のドレイン及びソースに接続されている。このため、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が、ＡＤ変換器３０の基準電圧入力端子３０ｃ、３０ｄの間に印加される。したがって、制御Ｃ１においては、ＡＤ変換器３０は、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を基準としてセンス電圧ＶｓをＡＤ変換し、平均値Ｖｓａｖｅのデジタル値を出力する。このように、制御Ｃ１では、ＭＯＳＦＥＴ２０に基準電流Ｉｒｅｆを流すことで基準電圧Ｖｒｅｆを発生させ、その基準電圧Ｖｒｅｆを基準としてセンス電圧ＶｓをＡＤ変換する。

制御Ｃ１の後に、制御Ｃ２が実行される。制御Ｃ２では、スイッチＳＷ３ａ、ＳＷ３ｂがオンする。すると、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が電圧保持回路６０の入力端子６０ａ、６０ｂ間に印加される。すると、電圧保持回路６０が、保持電圧Ｖｈｏｌｄと入力された基準電圧Ｖｒｅｆとが一致するように、保持電圧Ｖｈｏｌｄを制御する。このように、制御Ｃ２の間に、保持電圧Ｖｈｏｌｄが、そのときの基準電圧Ｖｒｅｆと一致するように制御される。また、制御Ｃ２では、制御Ｃ１と同様に、ＡＤ変換器３０は、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を基準としてセンス電圧ＶｓをＡＤ変換する。

制御Ｃ２の後に、制御Ｃ３が実行される。制御Ｃ３では、スイッチＳＷ３ａ、ＳＷ３ｂがオフする。このため、電圧保持回路６０の入力端子６０ａ、６０ｂが、ＭＯＳＦＥＴ５０のドレイン及びソースから切り離される。しかしながら、スイッチＳＷ３ａ、ＳＷ３ｂがオフした後でも、電圧保持回路６０は、保持電圧Ｖｈｏｌｄを基準電圧Ｖｒｅｆ（直前の制御Ｃ２における基準電圧Ｖｒｅｆ）に保持する。また、制御Ｃ３では、制御Ｃ１と同様に、ＡＤ変換器３０は、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を基準としてセンス電圧ＶｓをＡＤ変換する。

制御Ｃ３の後に、制御Ｃ４が実行される。制御Ｃ４では、スイッチＳＷ１がオフする。また、制御Ｃ４では、ＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄが電圧保持回路６０の出力端子６０ｃ、６０ｄに接続される。スイッチＳＷ１がオフするので、基準電流Ｉｒｅｆが停止し、電圧Ｖｄｓが基準電圧Ｖｒｅｆから略０Ｖまで低下する。また、スイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄが電圧保持回路６０の出力端子６０ｃ、６０ｄに接続されるので、基準電圧入力端子３０ｃ、３０ｄ間には、電圧保持回路６０が出力する保持電圧Ｖｈｏｌｄが印加される。このため、ＡＤ変換器３０は、保持電圧Ｖｈｏｌｄを基準として、センス電圧ＶｓをＡＤ変換する。電圧保持回路６０は、制御Ｃ４においても、保持電圧Ｖｈｏｌｄを基準電圧Ｖｒｅｆ（直前の制御Ｃ２における基準電圧Ｖｒｅｆ）に保持している。このため、ＡＤ変換器３０は、センス電圧Ｖｓを正確にＡＤ変換することができる。

このように、電流検出回路１０は、制御Ｃ１～Ｃ３においては、ＭＯＳＦＥＴ５０に基準電流Ｉｒｅｆを流して基準電圧Ｖｒｅｆを発生させ、発生させた基準電圧Ｖｒｅｆを基準としてＡＤ変換を行う。他方、電流検出回路１０は、制御Ｃ４においては、電圧保持回路６０が直前の制御Ｃ２における基準電圧Ｖｒｅｆと等しい大きさの保持電圧Ｖｈｏｌｄを出力し、その保持電圧Ｖｈｏｌｄを基準としてＡＤ変換を行う。したがって、制御Ｃ４では、基準電流Ｉｒｅｆを流さずに、正確にＡＤ変換を行うことができる。

図２に示すように、電流検出回路１０は、制御Ｃ１～Ｃ４を繰り返し実行することによって、保持電圧Ｖｈｏｌｄを最新の基準電圧Ｖｒｅｆに更新する。したがって、ＡＤ変換器３０は、常にセンス電圧Ｖｓを正確にＡＤ変換することができる。このため、ＭＯＳＦＥＴ２０の温度が変化しても、その温度変化による特性変動を補償しながら、正確に電流Ｉｓを検出することができる。

図２に示すように、電流検出回路１０は、電圧Ｖｐｗｍの３周期分（約０．２ｍｓｅｃ）の期間において制御Ｃ１～Ｃ３を実行し、電圧Ｖｐｗｍの２７周期分の期間において制御Ｃ４を実行する。すなわち、制御Ｃ１～Ｃ４のサイクルは、電圧Ｖｐｗｍの３０周期（約２ｍｓｅｃ）毎に行われる。他方、ＭＯＳＦＥＴ２０、５０の温度変動の時定数は約１０ｍｓｅｃである。制御Ｃ１～Ｃ４のサイクル（約２ｍｓｅｃ）がＭＯＳＦＥＴ２０、５０の温度変動の時定数（約１０ｍｓｅｃ）よりも十分に小さいので、制御Ｃ１～Ｃ４のサイクルの間にＭＯＳＦＥＴ２０、５０が大きく温度変化することがない。したがって、制御Ｃ４において保持電圧Ｖｈｏｌｄ（直前の制御Ｃ２における基準電圧Ｖｒｅｆ）を基準としてＡＤ変換を行っても、正確にＡＤ変換を行うことができる。また、制御Ｃ１～Ｃ４のサイクル（約２ｍｓｅｃ）に対して基準電流Ｉｒｅｆを流す期間（制御Ｃ１～Ｃ３の期間）が約０．２ｍｓｅｃであるので、この電流検出回路１０では、従来の電流検出回路に対して、基準電流Ｉｒｅｆを流す期間を約１／１０とすることができる。このため、基準電流Ｉｒｅｆにより生じる消費電力を約１／１０に低減することができる。また、上記のように保持電圧Ｖｈｏｌｄを更新するサイクルを電圧Ｖｐｗｍの周期の整数倍とすることで、適切に電流Ｉｓを検出することができる。

図３は、実施例２の電流検出回路１０ａを示している。実施例２では、配線１２にＩＧＢＴ１００のセンスエミッタ１００ｂが接続されている。ＩＧＢＴ１００がオンすると、メインエミッタ１００ａにメイン電流Ｉ１が流れると共に、センスエミッタ１００ｂにセンス電流Ｉ２が流れる。センス電流Ｉ２は、メイン電流Ｉ１に対して相関を有する。ＭＯＳＦＥＴ２０には、センス電流Ｉ２が流れる。その他の構成に関しては、実施例２の電流検出回路１０ａは、実施例１の電流検出回路１０と等しい。したがって、ＡＤ変換器３０は、センス電流Ｉ２に相当するデジタル値を出力する。

図４は、実施例２の電流検出回路１０ａにおける各値の変化を示している。図４の電圧Ｖｐｗｍは、ＩＧＢＴ１００のゲート電圧と等しい。図３の回路では、電圧Ｖｐｗｍが高いときにＩＧＢＴ１００がオンしてセンス電流Ｉ２が流れ、電圧Ｖｐｗｍが低いときにＩＧＢＴ１００がオフしてセンス電流Ｉ２が略ゼロとなる。したがって、電圧Ｖｐｗｍが高い期間ではセンス電圧Ｖｓが高くなり、電圧Ｖｐｗｍが低い期間ではセンス電圧Ｖｓが略ゼロとなる。実施例２の電流検出回路１０ａでも、制御Ｃ１～Ｃ４が繰り返し実行される。したがって、実施例１と同様に、実施例２でも、基準電流Ｉｒｅｆによる電力消費を抑制しながら、センス電圧Ｖｓを適切にＡＤ変換することができる。

図５は、実施例３の電流検出回路１０ｂを示している。実施例３の電流検出回路１０ｂは、実施例１の電流検出回路１０に対して、スイッチＳＷ４ａ、ＳＷ４ｂを追加したものである。その他の構成に関しては、実施例３の電流検出回路１０ｂは、実施例１の電流検出回路１０と等しい。スイッチＳＷ４ａの共通端子は、ＡＤ変換器３０のセンス電圧入力端子３０ａに接続されている。スイッチＳＷ４ａの一方の選択端子は、ＭＯＳＦＥＴ５０のドレインに接続されている。スイッチＳＷ４ｂの他方の選択端子は、ＭＯＳＦＥＴ２０のドレインに接続されている。スイッチＳＷ４ｂの共通端子は、ＡＤ変換器３０のセンス電圧入力端子３０ｂに接続されている。スイッチＳＷ４ｂの一方の選択端子は、ＭＯＳＦＥＴ５０のソースに接続されている。スイッチＳＷ４ｂの他方の選択端子は、ＭＯＳＦＥＴ２０のソースに接続されている。スイッチＳＷ４ａ、ＳＷ４ｂは、連動して動作する。スイッチＳＷ４ａを介してセンス電圧入力端子３０ａがＭＯＳＦＥＴ２０のドレインに接続されているときには、スイッチＳＷ４ｂを介してセンス電圧入力端子３０ｂがＭＯＳＦＥＴ２０のソースに接続されている。この状態では、実施例３の電流検出回路１０ｂは、実施例１の電流検出回路１０と同様に動作する。スイッチＳＷ４ａを介してセンス電圧入力端子３０ａがＭＯＳＦＥＴ５０のドレインに接続されているときには、スイッチＳＷ４ｂを介してセンス電圧入力端子３０ｂはＭＯＳＦＥＴ５０のソースに接続されている。実施例３の電流検出回路１０ｂは、以下に説明する自己診断１及び自己診断２を行うことができる。

（自己診断１）
自己診断１では、スイッチＳＷ１をオンし、基準電流ＩｒｅｆをＭＯＳＦＥＴ５０に流す。また、スイッチＳＷ２ａ、ＳＷ２ｂを介して、基準電圧入力端子３０ｃ、３０ｄをＭＯＳＦＥＴ５０のドレイン及びソースに接続する。また、スイッチＳＷ４ａ、ＳＷ４ｂを介して、センス電圧入力端子３０ａ、３０ｂをＭＯＳＦＥＴ５０のドレイン及びソースに接続する。この状態では、ＡＤ変換器３０のセンス電圧入力端子３０ａ、３０ｂ間、及び、ＡＤ変換器３０の基準電圧入力端子３０ｃ、３０ｄ間に、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が印加される。この状態でＡＤ変換を行い、出力されるデジタル値が一定の範囲内にあるか否かを確認する。これによって、ＡＤ変換器３０が正常に動作しているか否かを診断することができる。

（自己診断２）
自己診断２では、スイッチＳＷ１をオンし、基準電流ＩｒｅｆをＭＯＳＦＥＴ５０に流す。また、スイッチＳＷ２ａ、ＳＷ２ｂを介して、基準電圧入力端子３０ｃ、３０ｄを電圧保持回路６０の出力端子６０ｃ、６０ｄに接続する。また、スイッチＳＷ３ａ、ＳＷ３ｂをオンし、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を電圧保持回路６０の入力端子６０ａ、６０ｂ間に印加する。すると、電圧保持回路６０が出力する保持電圧Ｖｈｏｌｄが、基準電圧Ｖｒｅｆと一致する。保持電圧Ｖｈｏｌｄが基準電圧Ｖｒｅｆまで上昇したら、スイッチＳＷ３ａ、ＳＷ３ｂをオフする。また、スイッチＳＷ４ａ、ＳＷ４ｂを介して、センス電圧入力端子３０ａ、３０ｂをＭＯＳＦＥＴ５０のドレイン及びソースに接続する。この状態では、ＡＤ変換器３０のセンス電圧入力端子３０ａ、３０ｂ間に電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が印加され、ＡＤ変換器３０の基準電圧入力端子３０ｃ、３０ｄ間に保持電圧Ｖｈｏｌｄが印加される。この状態でＡＤ変換を行い、出力されるデジタル値が一定の範囲内にあるか否かを確認する。これによって、電圧保持回路６０が正常に動作しているか否かを診断することができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：電流検出回路
１２：配線
２０：ＭＯＳＦＥＴ
３０：ＡＤ変換器
３２：ΔΣ変調器
３４：デジタルフィルタ
４０：定電流源
５０：ＭＯＳＦＥＴ
６０：電圧保持回路
ＳＷ１：スイッチ
ＳＷ２ａ：スイッチ
ＳＷ２ｂ：スイッチ
ＳＷ３ａ：スイッチ
ＳＷ３ｂ：スイッチ
ＳＷ４ａ：スイッチ
ＳＷ４ｂ：スイッチ

Claims (3)

1. 第１スイッチング素子と、
   前記第１スイッチング素子と同じ半導体基板に設けられた第２スイッチング素子と、
   基準電流を流す定電流源と、
   前記第２スイッチング素子に前記基準電流が流れるオン状態と前記第２スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換える第１スイッチと、
   オン状態では前記第２スイッチング素子の両端間に発生する基準電圧の入力を受け、オフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、
   センス電圧入力端子と基準電圧入力端子を有し、前記基準電圧入力端子に入力される電圧を基準として前記センス電圧入力端子に入力される電圧をＡＤ変換するＡＤ変換回路と、
   前記センス電圧入力端子に前記第１スイッチング素子の両端間の電圧が入力される状態と前記センス電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態とを切り換える第２スイッチと、
   前記基準電圧入力端子に前記保持電圧が入力される状態と前記基準電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態とを切り換える第３スイッチ、
   を有する電流検出回路であって、
   前記第１スイッチをオフ状態とし、前記第２スイッチを前記センス電圧入力端子に前記第１スイッチング素子の両端間の電圧が入力される状態とし、前記第３スイッチを前記基準電圧入力端子に前記保持電圧が入力される状態として、前記ＡＤ変換回路によって前記保持電圧を基準として前記第１スイッチング素子の両端間の電圧をＡＤ変換する動作と、
   前記第１スイッチをオン状態とし、前記第２スイッチを前記センス電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態とし、前記第３スイッチを前記基準電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態として、前記基準電圧入力端子に入力される前記第２スイッチング素子の両端間の電圧を基準として前記センス電圧入力端子に入力される前記第２スイッチング素子の両端間の電圧をＡＤ変換する自己診断、
   を実行する電流検出回路。
2. 第１スイッチング素子と、
   前記第１スイッチング素子と同じ半導体基板に設けられた第２スイッチング素子と、
   基準電流を流す定電流源と、
   前記第２スイッチング素子に前記基準電流が流れるオン状態と前記第２スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換える第１スイッチと、
   オン状態では前記第２スイッチング素子の両端間に発生する基準電圧の入力を受け、オフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、
   センス電圧入力端子と基準電圧入力端子を有し、前記基準電圧入力端子に入力される電圧を基準として前記センス電圧入力端子に入力される電圧をＡＤ変換するＡＤ変換回路と、
   前記センス電圧入力端子に前記第１スイッチング素子の両端間の電圧が入力される状態と前記センス電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態とを切り換える第２スイッチ、
   を有する電流検出回路であって、
   前記基準電圧入力端子に前記保持電圧が入力可能とされており、
   前記第１スイッチをオフ状態とし、前記第２スイッチを前記センス電圧入力端子に前記第１スイッチング素子の両端間の電圧が入力される状態として、前記ＡＤ変換回路によって前記保持電圧を基準として前記第１スイッチング素子の両端間の電圧をＡＤ変換する動作と、
   前記第１スイッチをオン状態とし、前記第２スイッチを前記センス電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態として、前記保持電圧を基準として前記第２スイッチング素子の両端間の電圧をＡＤ変換する自己診断、
   を実行する電流検出回路。
3. 前記基準電圧入力端子に前記保持電圧が入力される状態と前記基準電圧入力端子に前記第２スイッチング素子の両端間の電圧が入力される状態とを切り換える第３スイッチをさらに有する請求項２の電流検出回路、

Images