[go: up one dir, main page]

JP7129983B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7129983B2
JP7129983B2 JP2019535017A JP2019535017A JP7129983B2 JP 7129983 B2 JP7129983 B2 JP 7129983B2 JP 2019535017 A JP2019535017 A JP 2019535017A JP 2019535017 A JP2019535017 A JP 2019535017A JP 7129983 B2 JP7129983 B2 JP 7129983B2
Authority
JP
Japan
Prior art keywords
floating diffusion
diffusion layer
transistor
pixel
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019535017A
Other languages
English (en)
Other versions
JPWO2019031089A1 (ja
Inventor
浩史 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019031089A1 publication Critical patent/JPWO2019031089A1/ja
Application granted granted Critical
Publication of JP7129983B2 publication Critical patent/JP7129983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、撮像装置に関する。
高品質な画像の取得を図る撮像素子に係る技術が開発されている。光電変換により得られた電荷を電圧信号に変換するときの変換効率を適応的に変更させることにより、高品質な画像の取得を図る技術としては、例えば下記の特許文献１に記載の技術が挙げられる。
特開２０１６－９２６６１号公報
例えば特許文献１に記載の撮像素子では、光電変換により得られた電圧信号が差動増幅回路に入力されて当該電圧信号が増幅され、画素ごとに設けられたＡＤ変換器（Analog-to-Digital converter）により、増幅された当該電圧信号がデジタル信号に変換される。上記電圧信号は、光電変換された電荷を蓄積し電圧信号に変換する浮遊拡散層（Floating Diffusion）により得られる。
ここで、画素ごとまたは複数の画素ごとにＡＤ変換器が設けられ、光電変換により得られた電圧信号が差動増幅回路に入力され増幅される、既存の構成の場合、差動増幅回路のＡｕｔｏ－ｚｅｒｏ動作時に浮遊拡散層がリセットされる。また、上記既存の構成の場合には、浮遊拡散層のリセット電位は、差動増幅回路の出力段を構成するトランジスタにおいて生じる電圧降下によって、ソースフォロワ読出し構成の場合と比較して不可避的に低くなる。差動増幅回路の出力段を構成するトランジスタにおいて生じる電圧降下としては、例えば０．３０［Ｖ］～０．４５［Ｖ］程度の電圧降下が挙げられる。よって、上記構成の場合には、浮遊拡散層のダイナミックレンジが低下する恐れがある。
本開示では、浮遊拡散層のダイナミックレンジの低下を防止することが可能な、新規かつ改良された撮像装置を提案する。
本開示によれば、複数の画素を有する撮像部を備え、上記画素は、入射光を光電子に変換する変換素子と、上記変換素子と電気的に接続され、上記光電子を電圧信号に変換する浮遊拡散層と、上記浮遊拡散層と電気的に接続され、上記浮遊拡散層の電位が入力される増幅トランジスタを含み、上記浮遊拡散層の電位を増幅する差動増幅回路と、上記増幅トランジスタと電気的に接続され、上記差動増幅回路を初期化する帰還トランジスタと、上記浮遊拡散層と上記増幅トランジスタとの間に直列に接続されるクランプ容量と、上記浮遊拡散層と上記クランプ容量との間に並列に接続され、上記浮遊拡散層の電位を初期化するリセットトランジスタと、を有する、撮像装置が、提供される。
本開示によれば、浮遊拡散層のダイナミックレンジの低下を防止することができる。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握されうる他の効果が奏されてもよい。
第１の実施形態に係る撮像装置の構成の一例を示す説明図である。 第１の実施形態に係る画素の構成の一例を示す説明図である。 第１の実施形態に係る画素における動作の一例を示す説明図である。 第１の実施形態に係る画素の構成の他の例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例の概略を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例の概略を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第１の実施形態に係る画素のレイアウトの一例を示す説明図である。 第２の実施形態に係る画素の構成の一例を示す説明図である。 第２の実施形態に係る画素の構成の他の例を示す説明図である。 第２の実施形態に係る画素のレイアウトの一例の概略を示す説明図である。 第３の実施形態に係る画素の構成の一例を示す説明図である。 第３の実施形態に係る画素の構成の他の例を示す説明図である。 第３の実施形態に係る画素Ｐのレイアウトを示す説明図である。 他の実施形態に係る撮像装置が有する画素アレイのレイアウトの一例を示す説明図である。 他の実施形態に係る撮像装置が有する画素アレイのレイアウトの他の例を示す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
また、以下において、“一の構成要素と、他の構成要素とを、接続する”とは、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介さずに、電気的に接続されていること”、または、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介して、電気的に接続されていること”をいう。
また、以下では、下記に示す順序で説明を行う。
１．本実施形態に係る撮像装置
［１］本実施形態に係る撮像装置の概要
［２］第１の実施形態に係る撮像装置
［３］第２の実施形態に係る撮像装置
［４］第３の実施形態に係る撮像装置
［５］他の実施形態に係る撮像装置
［６］本実施形態に係る撮像装置において奏される効果
２．本実施形態に係る撮像装置の適用例
（本実施形態に係る撮像装置）
［１］本実施形態に係る撮像装置の概要
上述したように、画素ごとまたは複数の画素ごとにＡＤ変換器が設けられ、光電変換により得られた電圧信号が差動増幅回路に入力され増幅される、既存の構成の場合、差動増幅回路において生じる電圧降下分、浮遊拡散層のリセット電位が低下するため、浮遊拡散層のダイナミックレンジが低下する恐れがある。
そこで、本実施形態に係る撮像装置では、差動増幅回路において生じる電圧降下が、浮遊拡散層のリセット電位に影響を与えることを防止する構成をとることによって、浮遊拡散層のダイナミックレンジの低下を防止する。
より具体的には、本実施形態に係る撮像装置が有する画素は、“差動増幅回路の入力端子と浮遊拡散層との間に直列に、クランプ容量が接続され、浮遊拡散層とクランプ容量との間に並列に、浮遊拡散層の電位を初期化するリセットトランジスタが接続される構成”をとる。上記構成をとることによって、差動増幅回路において生じる電圧降下が浮遊拡散層のリセット電位に影響を与えることを防止しつつ、浮遊拡散層の電位を初期化することが可能となる。また、上記構成をとることによって、差動増幅回路において生じる電圧降下が浮遊拡散層のリセット電位に影響を与えることを防止されるので、浮遊拡散層のダイナミックレンジの低下は、防止される。
以下、本実施形態に係る撮像装置の構成について、説明する。
［２］第１の実施形態に係る撮像装置
まず、第１の実施形態に係る撮像装置について説明する。図１は、第１の実施形態に係る撮像装置１００の構成の一例を示す説明図である。
撮像装置１００は、例えば、光電変換をそれぞれ行う複数の画素Ｐを有する撮像部１０２と、画素回路Ｐを駆動させるドライバ１０４とを備える。撮像装置１００は、バッテリなどの内部電源から供給される電力、または、外部電源から供給される電力によって、駆動する。
撮像部１０２は、複数の画素Ｐが行列状に配置された画素アレイで構成される。画素Ｐそれぞれは、信号線を介してドライバ１０４と電気的に接続される。なお、図１では、便宜上、各画素が１本の信号線を介してドライバ１０４と接続される例を示しているが、ドライバ１０４と画素Ｐそれぞれとは、複数の信号線で接続されていてもよい。画素Ｐでは、ドライバ１０４から信号線を介して伝達される制御信号によって、入射される入射光に応じた信号電荷の蓄電や、画素Ｐの初期化などが行われる。
また、撮像部１０２は、例えば、一層の基板、または、積層された複数層の基板で構成される。撮像部１０２が積層された複数層の基板で構成される場合、画素Ｐを構成する構成要素のうち、少なくとも、変換素子（後述する）、浮遊拡散層（後述する）、およびリセットトランジスタ（後述する）は、同一層の基板上に設けられる。以下では、撮像部１０２が積層された２層の基板で構成される場合を例に挙げる。
第１の実施形態に係る画素Ｐの構成の一例については、後述する。
なお、第１の実施形態に係る撮像装置の構成は、図１に示す例に限られない。
例えば、第１の実施形態に係る撮像装置は、ドライバ１０４を備えず、外部のドライバから信号線を介して伝達される制御信号によって各画素Ｐが駆動してもよい。
また、第１の実施形態に係る撮像装置は、撮像部１０２を構成する画素Ｐから出力されるアナログ信号を、デジタル信号に変換する変換部（図示せず）を、さらに備えていてもよい。変換部（図示せず）は、アナログ信号をデジタル信号に変換する変換回路を、画素Ｐごとまたは複数の画素Ｐごとに有し、変換回路によって、画素Ｐから出力されるアナログ信号をデジタル信号に変換する。
本実施形態に係る変換回路としては、例えば、デジタル信号に変換するアナログ信号のゲインが固定されているＡＤ変換器が挙げられる。ＡＤ変換器としては、例えば逐次比較型のＡＤ変換器などの任意の型のＡＤ変換器が、挙げられる。また、本実施形態に係る変換回路は、デジタル信号に変換するアナログ信号のゲインを調整することが可能な構成（アナログ信号のゲインを切り替えることが可能な構成）であってもよい。
以下、図１に示す撮像装置１００を例に挙げて、撮像装置１００が有する画素Ｐの構成の一例を説明する。
また、以下では、画素Ｐを構成するトランジスタが、Ｎチャネル型またはＰチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である場合を例に挙げる。なお、画素Ｐを構成するトランジスタは、ＭＯＳＦＥＴに限られない。例えば、画素Ｐを構成するトランジスタは、バイポーラトランジスタや、ＴＦＴ（Thin Film Transistor）などの任意のＦＥＴ（Field-Effect Transistor）であってもよい。また、画素Ｐを構成するトランジスタの極性は、以下に示す例に限られず、各トランジスタの制御端子に印加される信号に応じて、変わりうる。
［２－１］第１の実施形態に係る画素Ｐの構成の一例
図２は、第１の実施形態に係る画素Ｐの構成の一例を示す説明図である。図２では、画素Ｐが、第１基板Ｂ１および第２基板Ｂ２という２層の基板で構成されている例を示している。
第１の実施形態に係る画素Ｐは、例えば、変換素子Ｄと、浮遊拡散層Ｃｆｄと、差動増幅回路ＤＡと、帰還トランジスタＴｒＦＢと、クランプ容量Ｃｃｌと、リセットトランジスタＴｒＲＳＴとを含む。
変換素子Ｄと浮遊拡散層Ｃｆｄとの間には、変換素子Ｄにおける入射光の変換に応じた電荷を浮遊拡散層Ｃｆｄに転送する転送トランジスタＴｒＴＧが接続される。転送トランジスタＴｒＴＧが、印加される制御信号ＴＧによりオン状態（導通状態）となることによって、変換素子Ｄにおける入射光の変換に応じた電荷が、浮遊拡散層Ｃｆｄに転送される。以下では、転送トランジスタＴｒＴＧを「ＴＧ」と示す場合がある。
また、変換素子Ｄと、電荷を排出するオーバーフロードレインＯＦＤとの間には、電荷をオーバーフロードレインＯＦＤに転送するオーバーフロートランジスタＴｒＯＦＧが接続される。オーバーフロートランジスタＴｒＯＦＧが、印加される制御信号ＯＦＧによりオン状態となることによって、変換素子Ｄにおける入射光の変換に応じた電荷が、オーバーフロードレインＯＦＤに転送される。以下では、オーバーフロートランジスタＴｒＯＦＧを「ＯＦＧ」と示す場合がある。なお、変換素子Ｄからの余剰電荷は、転送トランジスタＴｒＴＧおよびリセットトランジスタＴｒＲＳＴを介して電源端子（ＶＤＤ）に排出することも可能である。上記のように変換素子Ｄからの余剰電荷が電源端子に排出される場合、図２に示すＯＦＧおよびＯＦＤは省略することができる。
変換素子Ｄは、入射光を光電子に変換する。変換素子Ｄとしては、フォトダイオードなどの入射光を光電子に変換することが可能な任意の受光素子が、挙げられる。
浮遊拡散層Ｃｆｄは、変換素子Ｄと接続され、変換素子Ｄにおいて変換された光電子を電圧信号に変換する。浮遊拡散層Ｃｆｄは、変換素子Ｄから転送された電荷を蓄積するとともに、蓄積している電荷を電圧信号に変換して出力する役目を果たす。
差動増幅回路ＤＡは、トランジスタを用いた一般的な構成の差動増幅回路である。差動増幅回路ＤＡは、“浮遊拡散層Ｃｆｄと接続され、浮遊拡散層Ｃｆｄにおいて変換された電圧信号（浮遊拡散層Ｃｆｄの電位。以下、同様とする。）が入力される増幅トランジスタＴｒＡＭＰ”と、“参照信号（制御信号の一例）が入力される参照トランジスタＴｒＲＥＦ”とを、入力段のトランジスタとして含み、当該電圧信号を増幅する。増幅トランジスタＴｒＡＭＰの制御端子は、クランプ容量Ｃｃｌを介して浮遊拡散層Ｃｆｄと接続される。差動増幅回路ＤＡを構成するトランジスタＴｒＯＵＴ１、ＴｒＯＵＴ２が、差動増幅回路の出力段を構成するトランジスタである。以下では、増幅トランジスタＴｒＡＭＰを「ＡＭＰ」と示し、参照トランジスタＴｒＲＥＦを「ＲＥＦ」と示す場合がある。
帰還トランジスタＴｒＦＢは、増幅トランジスタＴｒＡＭＰと接続され、差動増幅回路ＤＡを初期化する。帰還トランジスタＴｒＦＢがオン状態となることにより増幅トランジスタＴｒＡＭＰの制御端子と他の端子とが接続され、増幅トランジスタＴｒＡＭＰの制御端子の電位は、差動増幅回路ＤＡの初期化電位となり、差動増幅回路ＤＡは初期化される。以下では、帰還トランジスタＴｒＦＢがオン状態となるときの差動増幅回路ＤＡの動作を「Ａｕｔｏ－ｚｅｒｏ動作」と示す場合がある。
クランプ容量Ｃｃｌは、浮遊拡散層Ｃｆｄと増幅トランジスタＴｒＡＭＰとの間に直列に接続される。クランプ容量Ｃｃｌとしては、例えば、配線間容量や、キャパシタなどの容量素子などが挙げられる。クランプ容量Ｃｃｌは、増幅トランジスタＴｒＡＭＰの制御端子容量、およびその他増幅トランジスタＴｒＡＭＰの制御端子に付加される配線間容量などと比較して、十分に大きい容量となるように、設けられる。
リセットトランジスタＴｒＲＳＴは、浮遊拡散層Ｃｆｄとクランプ容量Ｃｃｌとの間に並列に接続され、浮遊拡散層Ｃｆｄの電位を初期化する。リセットトランジスタＴｒＲＳＴは、オン状態となることにより浮遊拡散層Ｃｆｄの電位を初期化する。
図３は、第１の実施形態に係る画素Ｐにおける動作の一例を示す説明図である。図３に示す各種制御信号は、例えばドライバ１０４（または外部のドライバ）から供給される。
まず、浮遊拡散層Ｃｆｄの電位を初期化する動作、および変換素子Ｄから浮遊拡散層Ｃｆｄへの電荷の転送について説明する。
図３に示すように、画素Ｐでは、差動増幅回路ＤＡがＡｕｔｏ－ｚｅｒｏ動作をしているとき（帰還トランジスタＴｒＦＢがオン状態のとき）に、リセットトランジスタＴｒＲＳＴがオン状態となり、浮遊拡散層Ｃｆｄの電位が初期化される。このとき、増幅トランジスタＴｒＡＭＰの制御端子（増幅トランジスタＴｒＡＭＰにおける浮遊拡散層Ｃｆｄと接続される端子）は、差動増幅回路ＤＡの初期化電位に固定される。
浮遊拡散層Ｃｆｄの電位が初期化された後（リセットトランジスタＴｒＲＳＴがオン状態からオフ状態（非導通状態）となった後）、画素Ｐでは、差動増幅回路ＤＡのＡｕｔｏ－ｚｅｒｏ動作が、終了する。
差動増幅回路ＤＡのＡｕｔｏ－ｚｅｒｏ動作が終了した後、転送トランジスタＴｒＴＧがオン状態となることによって、変換素子Ｄと浮遊拡散層Ｃｆｄとが接続され、変換素子Ｄにおける入射光の変換に応じた電荷が、浮遊拡散層Ｃｆｄに転送される。
次に、浮遊拡散層Ｃｆｄで得られた電圧信号を検出する場合の動作について説明する。
図３に示すように、変換素子Ｄから浮遊拡散層Ｃｆｄへの電荷の転送が行われた後（転送トランジスタＴｒＴＧがオン状態からオフ状態となった後）、帰還トランジスタＴｒＦＢはオフ状態であり、増幅トランジスタＴｒＡＭＰの制御端子（増幅トランジスタＴｒＡＭＰにおける浮遊拡散層Ｃｆｄと接続される端子）は、電気的に浮遊する。このとき、増幅トランジスタＴｒＡＭＰの制御端子には浮遊拡散層Ｃｆｄで得られた電圧信号が印加され、画素Ｐでは、浮遊拡散層Ｃｆｄで得られた電圧信号が検出される。
なお、第１の実施形態に係る画素Ｐに供給される各種制御信号の例が、図３に示す例に限られないことは、言うまでもない。
第１の実施形態に係る画素Ｐは、例えば図２に示す構成を有する。
図２に示すように、第１の実施形態に係る画素Ｐでは、変換素子Ｄ、浮遊拡散層Ｃｆｄ、増幅トランジスタＴｒＡＭＰを含む差動増幅回路ＤＡの一部、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴは、同一層の基板である第１基板Ｂ１上に設けられる。また、図２に示すように、第１の実施形態に係る画素Ｐでは、差動増幅回路ＤＡの出力段（差動増幅回路ＤＡの他の部分）が、第２基板Ｂ２上に設けられる。よって、第１の実施形態に係る画素Ｐは、第１基板Ｂ１と第２基板Ｂ２との間に、２つの基板間接合部分Ｊを有することとなる。
なお、第１の実施形態に係る画素Ｐの構成は、図２に示す例に限られない。
例えば、浮遊拡散層Ｃｆｄ、差動増幅回路ＤＡ、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴは、複数の画素Ｐで共有されていてもよい。
図４は、第１の実施形態に係る画素Ｐの構成の他の例を示す説明図であり、“浮遊拡散層Ｃｆｄ、差動増幅回路ＤＡ、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴが、２つの画素Ｐで共有されている場合”の構成の一例を示している。
撮像部１０２が図４に示す構成の画素Ｐを有する場合、浮遊拡散層Ｃｆｄなどを共有する各画素Ｐの転送トランジスタＴｒＴＧの導通状態が、制御信号ＴＧにより制御されることによって、各画素Ｐの変換素子Ｄにおける入射光の変換に応じた電荷が、浮遊拡散層Ｃｆｄにそれぞれ転送される。
なお、図４では、浮遊拡散層Ｃｆｄなどが２つの画素Ｐで共有されている例を示したが、撮像部１０２では、遊拡散層Ｃｆｄなどが３つ以上の画素Ｐで共有されていてもよい。一例を挙げると、第１の実施形態に係る撮像装置１００は、遊拡散層Ｃｆｄなどが４つの画素Ｐで共有される構成や、遊拡散層Ｃｆｄなどが８つの画素Ｐで共有される構成をとることが可能である。浮遊拡散層Ｃｆｄなどが３つ以上の画素Ｐで共有される場合であっても、各画素Ｐの転送トランジスタＴｒＴＧの導通状態が制御されることによって、各画素Ｐの変換素子Ｄにおける入射光の変換に応じた電荷を、浮遊拡散層Ｃｆｄにそれぞれ転送することが可能である。
［２－２］第１の実施形態に係る画素Ｐのレイアウト
次に、第１の実施形態に係る画素Ｐのレイアウトの一例を示す。
図５、図６それぞれは、第１の実施形態に係る画素Ｐのレイアウトの一例の概略を示す説明図である。図５は、画素Ｐが図４に示す構成を有する場合におけるレイアウトの概略を示している。図６は、図５に示すレイアウトを有する画素Ｐが行列状に配置された画素アレイの一例を示している。
図７Ａ～図７Ｊそれぞれは、第１の実施形態に係る画素Ｐのレイアウトの一例を示す説明図であり、画素Ｐが図４に示す構成を有する場合におけるレイアウトの一例を示している。図７Ａに示すＢ～図７Ｊに示すＢそれぞれは、図７Ａに示すＡ～図７Ｊに示すＡそれぞれに示すＩ－Ｉ線の断面の概略図である。
図７Ａ～図７Ｊに示すように、第１の実施形態に係る画素Ｐは、様々な層数の配線パターンで実現することが可能である。なお、第１の実施形態に係る画素Ｐのレイアウトが、図７Ａ～図７Ｊに示す例に限られないことは、言うまでもない。
［３］第２の実施形態に係る撮像装置
次に、第２の実施形態に係る撮像装置について説明する。第２の実施形態に係る撮像装置は、上述した第１の実施形態に係る撮像装置と基本的に同様の構成（変形例も含む）を有し、画素Ｐの構成が、上述した第１の実施形態に係る撮像装置が有する画素Ｐと異なる。よって、以下では、第２の実施形態に係る撮像装置における、上述した第１の実施形態に係る撮像装置と同様の点については説明を省略するとともに、第２の実施形態に係る画素Ｐの構成の一例を説明する。
［３－１］第２の実施形態に係る画素Ｐの構成の一例
図８は、第２の実施形態に係る画素Ｐの構成の一例を示す説明図である。図８では、画素Ｐが、第１基板Ｂ１および第２基板Ｂ２という２層の基板で構成されている例を示している。
第２の実施形態に係る画素Ｐは、例えば、変換素子Ｄと、浮遊拡散層Ｃｆｄと、差動増幅回路ＤＡと、帰還トランジスタＴｒＦＢと、クランプ容量Ｃｃｌと、リセットトランジスタＴｒＲＳＴとを含む。
第２の実施形態に係る画素Ｐと第１の実施形態に係る画素Ｐとの相違点は、第１基板Ｂ１および第２基板Ｂ２それぞれに設けられる構成要素にある。
より具体的には、図８に示すように、第２の実施形態に係る画素Ｐでは、変換素子Ｄ、浮遊拡散層Ｃｆｄ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴは、同一層の基板である第１基板Ｂ１上に設けられる。また、図８に示すように、第２の実施形態に係る画素Ｐでは、差動増幅回路ＤＡ、および帰還トランジスタＴｒＦＢが、第２基板Ｂ２上に設けられる。よって、第２の実施形態に係る画素Ｐは、第１基板Ｂ１と第２基板Ｂ２との間に１つの基板間接合部分Ｊを有することとなり、第１の実施形態よりも基板間接合部分Ｊの数を減らすことができる。
例えば図８に示すように、変換素子Ｄなどが設けられる第１基板Ｂ１と異なる基板に、差動増幅回路ＤＡを設けることによって、差動増幅回路ＤＡを設けるＳｉ面積を大きくとることが可能となる。よって、画素Ｐのサイズに制約されずに、差動増幅回路ＤＡを構成する各トランジスタの寸法を十分に大きく確保することができるので、Ｐ（Pre-charge）相バラつきなどの特性低下が防止されるなど、差動増幅回路ＤＡのアナログ回路特性を向上させることができる。
なお、第２の実施形態に係る画素Ｐの構成は、図８に示す例に限られない。
例えば第１の実施形態と同様に、浮遊拡散層Ｃｆｄ、差動増幅回路ＤＡ、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴは、複数の画素Ｐで共有されていてもよい。
図９は、第２の実施形態に係る画素Ｐの構成の他の例を示す説明図であり、“浮遊拡散層Ｃｆｄ、差動増幅回路ＤＡ、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴが、２つの画素Ｐで共有されている場合”の構成の一例を示している。
第２の実施形態に係る撮像部が図９に示す構成の画素Ｐを有する場合、撮像部が図４に示す構成の画素Ｐを有する場合と同様に、浮遊拡散層Ｃｆｄなどを共有する各画素Ｐの転送トランジスタＴｒＴＧの導通状態が制御されることによって、各画素Ｐの変換素子Ｄにおける入射光の変換に応じた電荷が、浮遊拡散層Ｃｆｄにそれぞれ転送される。
なお、図９では、浮遊拡散層Ｃｆｄなどが２つの画素Ｐで共有されている例を示したが、第１の実施形態に係る撮像部１０２と同様に、第２の実施形態に係る撮像部では、遊拡散層Ｃｆｄなどが３つ以上の画素Ｐで共有されていてもよい。
［３－２］第２の実施形態に係る画素Ｐのレイアウト
次に、第２の実施形態に係る画素Ｐのレイアウトの一例を示す。
図１０は、第２の実施形態に係る画素Ｐのレイアウトを示す説明図であり、画素Ｐが図９に示す構成を有する場合におけるレイアウトの一例を示している。図１０に示すＢは、図１０に示すＡそれぞれに示すＩ－Ｉ線の断面の概略図である。
なお、第２の実施形態に係る画素Ｐのレイアウトが、図１０に示す例に限られないことは、言うまでもない。
第２の実施形態に係る撮像装置における画素アレイは、例えば図６と同様に、図１０に示すレイアウトを有する画素Ｐが行列状に配置された構成を有する。
［４］第３の実施形態に係る撮像装置
次に、第３の実施形態に係る撮像装置について説明する。第３の実施形態に係る撮像装置は、上述した第１の実施形態に係る撮像装置と基本的に同様の構成（変形例も含む）を有し、画素Ｐの構成が、上述した第１の実施形態に係る撮像装置が有する画素Ｐおよび上述した第２の実施形態に係る撮像装置が有する画素Ｐと異なる。よって、以下では、第３の実施形態に係る撮像装置における、上述した第１の実施形態に係る撮像装置および上述した第２の実施形態に係る撮像装置と同様の点については説明を省略するとともに、第３の実施形態に係る画素Ｐの構成の一例を説明する。
［４－１］第３の実施形態に係る画素Ｐの構成の一例
図１１は、第３の実施形態に係る画素Ｐの構成の一例を示す説明図である。図１１では、画素Ｐが、第１基板Ｂ１および第２基板Ｂ２という２層の基板で構成されている例を示している。
第３の実施形態に係る画素Ｐは、例えば、変換素子Ｄと、浮遊拡散層Ｃｆｄと、差動増幅回路ＤＡと、帰還トランジスタＴｒＦＢと、クランプ容量Ｃｃｌと、リセットトランジスタＴｒＲＳＴとを含む。
第３の実施形態に係る画素Ｐと、第１の実施形態に係る画素Ｐおよび第２の実施形態に係る画素Ｐとの相違点は、第１基板Ｂ１および第２基板Ｂ２それぞれに設けられる構成要素にある。
より具体的には、図１１に示すように、第３の実施形態に係る画素Ｐでは、変換素子Ｄ、浮遊拡散層Ｃｆｄ、およびリセットトランジスタＴｒＲＳＴは、同一層の基板である第１基板Ｂ１上に設けられる。また、図１１に示すように、第３の実施形態に係る画素Ｐでは、第２の実施形態に係る画素Ｐと同様に、差動増幅回路ＤＡ、および帰還トランジスタＴｒＦＢが、第２基板Ｂ２上に設けられる。そして、図１１に示すように、第３の実施形態に係る画素Ｐでは、クランプ容量Ｃｃｌは、基板Ｂ１と基板Ｂ２との間を接合する接合金属配線で形成された配線間容量（異なる層の基板間を接合する配線の配線間容量の一例）である。上記接合金属配線としては、接続ｐａｄ用金属が挙げられる。
よって、第３の実施形態に係る画素Ｐは、第２の実施形態に係る画素Ｐと同様に、第１基板Ｂ１と第２基板Ｂ２との間に１つの基板間接合部分Ｊを有することとなり、第１の実施形態よりも基板間接合部分Ｊの数を減らすことができる。
また、第３の実施形態に係る画素Ｐは、第２の実施形態に係る画素Ｐと同様に、差動増幅回路ＤＡを設けるＳｉ面積を大きくとることが可能であり、差動増幅回路ＤＡのアナログ回路特性を向上させることができる。
また、第３の実施形態に係る画素Ｐは、例えば、接続ｐａｄ用金属を使って容量を形成することができ、かつ、基板間接合を絶縁膜のみで行うことが可能であるので、接続歩留りを向上させることができる。
なお、第３の実施形態に係る画素Ｐの構成は、図１１に示す例に限られない。
例えば第１の実施形態と同様に、浮遊拡散層Ｃｆｄ、差動増幅回路ＤＡ、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴは、複数の画素Ｐで共有されていてもよい。
図１２は、第３の実施形態に係る画素Ｐの構成の他の例を示す説明図であり、“浮遊拡散層Ｃｆｄ、差動増幅回路ＤＡ、帰還トランジスタＴｒＦＢ、クランプ容量Ｃｃｌ、およびリセットトランジスタＴｒＲＳＴが、２つの画素Ｐで共有されている場合”の構成の一例を示している。
第３の実施形態に係る撮像部が図１２に示す構成の画素Ｐを有する場合、撮像部が図４に示す構成の画素Ｐを有する場合と同様に、浮遊拡散層Ｃｆｄなどを共有する各画素Ｐの転送トランジスタＴｒＴＧの導通状態が制御されることによって、各画素Ｐの変換素子Ｄにおける入射光の変換に応じた電荷が、浮遊拡散層Ｃｆｄにそれぞれ転送される。
なお、図１２では、浮遊拡散層Ｃｆｄなどが２つの画素Ｐで共有されている例を示したが、第１の実施形態に係る撮像部１０２と同様に、第３の実施形態に係る撮像部では、浮遊拡散層Ｃｆｄなどが３つ以上の画素Ｐで共有されていてもよい。
［４－２］第３の実施形態に係る画素Ｐのレイアウト
次に、第３の実施形態に係る画素Ｐのレイアウトの一例を示す。
図１３は、第３の実施形態に係る画素Ｐのレイアウトを示す説明図であり、画素Ｐが図１２に示す構成を有する場合におけるレイアウトの一例を示している。図１３に示すＢは、図１３に示すＡそれぞれに示すＩ－Ｉ線の断面の概略図である。
なお、第３の実施形態に係る画素Ｐのレイアウトが、図１３に示す例に限られないことは、言うまでもない。
第３の実施形態に係る撮像装置における画素アレイは、例えば図６と同様に、図１３に示すレイアウトを有する画素Ｐが行列状に配置された構成を有する。
［５］他の実施形態に係る撮像装置
なお、本実施形態に係る撮像装置は、上述した第１の実施形態に係る撮像装置～第３の実施形態に係る撮像装置に限られない。
例えば、本実施形態に係る撮像装置は、さらに、画素アレイにおける浮遊拡散層Ｃｆｄ間の信号干渉を低減するために、“一の浮遊拡散層Ｃｆｄを共有する画素Ｐと、一の浮遊拡散層Ｃｆｄに隣接する他の浮遊拡散層Ｃｆｄを共有する画素Ｐとの境界部分”に、電気的シールドを設けてもよい。電気的シールドは、例えば配線層で設けられる。
図１４は、他の実施形態に係る撮像装置が有する画素アレイのレイアウトの一例を示す説明図であり、基板内の配線を用いてクランプ容量Ｃｃｌが形成される例を示している。
図１４のＡに示すように、“一の浮遊拡散層Ｃｆｄを共有する画素Ｐと、一の浮遊拡散層Ｃｆｄに隣接する他の浮遊拡散層Ｃｆｄを共有する画素Ｐとの境界部分”に、配線層で電気的シールドが設けられる。
電気的シールドを構成する配線（以下、「シールド配線」と示す。）は、例えば、画素の境界部分の全てを囲うか
または、当該境界部分の一部を囲うように、配置される。図１４のＢは、本実施形態に係るシールド配線のレイアウトの一例を示している。なお、シールド配線のレイアウトが、図１４のＢに示す例に限られないことは、言うまでもない。
電気的シールドを構成する配線層（以下、「シールド配線層」と示す。）は、例えば、浮遊拡散層Ｃｆｄを含む基板の配線を構成する各金属配線層と同じ金属配線層で構成する。シールド配線層は、基準電位ＶＳＳを供給する端子に接続される。
なお、図１４では、図１４における下から３層目の配線および４層目の配線を用いてクランプ容量Ｃｃｌ（図１４に示す配線間容量）を形成する例を示しているが、他の配線を用いてクランプ容量Ｃｃｌを形成する場合においても、図１４と同様にシールド配線を設けることが可能である。
図１５は、他の実施形態に係る撮像装置が有する画素アレイのレイアウトの他の例を示す説明図であり、各基板それぞれの最上層配線を用いてクランプ容量Ｃｃｌが形成される例を示している。
図１５に示す例は、クランプ容量Ｃｃｌを、図１５における下からみた最上層のＰａｄ層で形成した例である。図１５に示す例と図１４に示す例との相違点は、クランプ容量Ｃｃｌが形成される位置であり、当該相違点以外は、図１５に示す例と図１４に示す例とは同様である。
例えば図１４、図１５に示すように、シールド配線による電気的シールドが設けられることによって、他の実施形態に係る撮像装置では、画素アレイにおける浮遊拡散層Ｃｆｄ間の信号干渉が低減される。
［６］本実施形態に係る撮像装置において奏される効果
本実施形態に係る撮像装置では、例えば下記に示す効果が奏される。なお、本実施形態に係る撮像装置により奏される効果が、下記に示す例に限られないことは、言うまでもない。
・浮遊拡散層Ｃｆｄの電位を初期化する場合、浮遊拡散層Ｃｆｄのリセット電位をＶＤＤ電位とすることが可能であるので、差動増幅回路ＤＡの出力段を構成するトランジスタＴｒｏｕｔ２において生じる電圧降下による浮遊拡散層Ｃｆｄのダイナミックレンジが低下は、ない。
・Ｐ相の信号、Ｄ（Data）相の信号などの各種信号を検出する場合（浮遊拡散層Ｃｆｄで得られた電圧信号を検出する場合）には、帰還トランジスタＴｒＦＢはオフ状態であり、また、浮遊拡散層Ｃｆｄの容量は、例えば既存の技術に係る浮遊拡散層の容量と同程度であれば十分であるので、浮遊拡散層Ｃｆｄにおける変換効率の低下は抑えられる。
・第２の実施形態に係る撮像装置または第３の実施形態に係る撮像装置のように、変換素子Ｄなどが設けられる基板と異なる基板に、差動増幅回路ＤＡを設けることによって、差動増幅回路ＤＡの回路特性が向上する。また、変換素子Ｄなどが設けられる基板と異なる基板に、差動増幅回路ＤＡを設けることによって、基板間接合部分Ｊの数をより減らすことができる。
（本実施形態に係る撮像装置の適用例）
以上、本実施形態として、撮像装置を挙げて説明したが、本実施形態は、かかる形態に限られない。本実施形態は、例えば、“自動車や、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、人工衛星、探査機などの、任意の移動体において利用される画像センサ”、“工場や物流システムなどで利用される産業用画像センサ”、“ＩＴＳ（Intelligent Transport Systems）において利用される画像センサ”、“防犯用画像センサ”など、様々な画像センサに適用することができる。また、本実施形態は、例えば、画像センサを備える上記移動体など、画像センサを備える任意の装置に適用することが可能である。
以下、本実施形態に係る技術が移動体に適用される場合の一例を説明する。
図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１７は、撮像部１２０３１の設置位置の例を示す図である。
図１７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本実施形態に係る技術が移動体に適用される場合における車両制御システムの一例について説明した。本実施形態に係る技術は、例えば、上記車両制御システムにおける撮像部１２０３１に適用されうる。なお、上記車両制御システムにおいて本実施形態に係る技術が適用される構成要素が、撮像部１２０３１に限られないことは、言うまでもない。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
複数の画素を有する撮像部を備え、
前記画素は、
入射光を光電子に変換する変換素子と、
前記変換素子と電気的に接続され、前記光電子を電圧信号に変換する浮遊拡散層と、
前記浮遊拡散層と電気的に接続され、前記浮遊拡散層の電位が入力される増幅トランジスタを含み、前記浮遊拡散層の電位を増幅する差動増幅回路と、
前記増幅トランジスタと電気的に接続され、前記差動増幅回路を初期化する帰還トランジスタと、
前記浮遊拡散層と前記増幅トランジスタとの間に直列に接続されるクランプ容量と、
前記浮遊拡散層と前記クランプ容量との間に並列に接続され、前記浮遊拡散層の電位を初期化するリセットトランジスタと、
を有する、撮像装置。
（２）
前記浮遊拡散層、前記差動増幅回路、前記帰還トランジスタ、前記クランプ容量、および前記リセットトランジスタは、複数の前記画素で共有される、（１）に記載の撮像装置。
（３）
前記撮像部は、積層された複数層の基板で構成され、
少なくとも、前記変換素子、前記浮遊拡散層、および前記リセットトランジスタは、同一層の基板上に設けられる、（１）または（２）に記載の撮像装置。
（４）
前記変換素子、前記浮遊拡散層、前記増幅トランジスタを含む前記差動増幅回路の一部、前記帰還トランジスタ、前記クランプ容量、および前記リセットトランジスタは、同一層の基板上に設けられる、（３）に記載の撮像装置。
（５）
前記変換素子、前記浮遊拡散層、前記クランプ容量、および前記リセットトランジスタは、同一層の基板上に設けられる、（３）に記載の撮像装置。
（６）
前記変換素子、前記浮遊拡散層、および前記リセットトランジスタは、同一層の基板上に設けられ、
前記クランプ容量は、異なる層の基板間を接合する配線の配線間容量である、（３）に記載の撮像装置。
（７）
前記浮遊拡散層の電位が初期化される場合、前記帰還トランジスタは、オン状態であり、前記増幅トランジスタにおける前記浮遊拡散層と電気的に接続される端子は、前記差動増幅回路の初期化電位に固定され、前記浮遊拡散層で得られた前記電圧信号を検出する場合、前記帰還トランジスタは、オフ状態であり、前記増幅トランジスタにおける前記端子は、電気的に浮遊される、（１）～（６）のいずれか１つに記載の撮像装置。
１００ 撮像装置
１０２ 撮像部
１０４ ドライバ
Ｃｆｄ 浮遊拡散層
Ｃｃｌ クランプ容量
Ｄ 変換素子
ＤＡ 差動増幅回路
Ｐ 画素
ＴｒＡＭＰ 増幅トランジスタ
ＴｒＦＢ 帰還トランジスタ
ＴｒＲＳＴ リセットトランジスタ

Claims (7)

  1. 複数の画素を有する撮像部を備え、
    前記画素は、
    入射光を光電子に変換する変換素子と、
    前記変換素子と電気的に接続され、前記光電子を電圧信号に変換する浮遊拡散層と、
    前記浮遊拡散層と電気的に接続され、前記浮遊拡散層の電位が入力される増幅トランジスタを含み、前記浮遊拡散層の電位を増幅する差動増幅回路と、
    前記増幅トランジスタと電気的に接続され、前記差動増幅回路を初期化する帰還トランジスタと、
    前記浮遊拡散層と前記増幅トランジスタとの間に直列に接続されるクランプ容量と、
    前記浮遊拡散層と前記クランプ容量との間に並列に接続され、前記浮遊拡散層の電位を初期化するリセットトランジスタと、
    を有する、撮像装置。
  2. 前記浮遊拡散層、前記差動増幅回路、前記帰還トランジスタ、前記クランプ容量、および前記リセットトランジスタは、複数の前記画素で共有される、請求項１に記載の撮像装置。
  3. 前記撮像部は、積層された複数層の基板で構成され、
    少なくとも、前記変換素子、前記浮遊拡散層、および前記リセットトランジスタは、同一層の基板上に設けられる、請求項１に記載の撮像装置。
  4. 前記変換素子、前記浮遊拡散層、前記増幅トランジスタを含む前記差動増幅回路の一部、前記帰還トランジスタ、前記クランプ容量、および前記リセットトランジスタは、同一層の基板上に設けられる、請求項３に記載の撮像装置。
  5. 前記変換素子、前記浮遊拡散層、前記クランプ容量、および前記リセットトランジスタは、同一層の基板上に設けられる、請求項３に記載の撮像装置。
  6. 前記変換素子、前記浮遊拡散層、および前記リセットトランジスタは、同一層の基板上に設けられ、
    前記クランプ容量は、異なる層の基板間を接合する配線の配線間容量である、請求項３に記載の撮像装置。
  7. 前記浮遊拡散層の電位が初期化される場合、前記帰還トランジスタは、オン状態であり、前記増幅トランジスタにおける前記浮遊拡散層と電気的に接続される端子は、前記差動増幅回路の初期化電位に固定され、
    前記浮遊拡散層で得られた前記電圧信号を検出する場合、前記帰還トランジスタは、オフ状態であり、前記増幅トランジスタにおける前記端子は、電気的に浮遊される、請求項１に記載の撮像装置。
JP2019535017A 2017-08-10 2018-06-27 撮像装置 Active JP7129983B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017155855 2017-08-10
JP2017155855 2017-08-10
PCT/JP2018/024329 WO2019031089A1 (ja) 2017-08-10 2018-06-27 撮像装置

Publications (2)

Publication Number Publication Date
JPWO2019031089A1 JPWO2019031089A1 (ja) 2020-08-13
JP7129983B2 true JP7129983B2 (ja) 2022-09-02

Family

ID=65271220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019535017A Active JP7129983B2 (ja) 2017-08-10 2018-06-27 撮像装置

Country Status (4)

Country Link
US (3) US11289528B2 (ja)
JP (1) JP7129983B2 (ja)
CN (2) CN115250338A (ja)
WO (1) WO2019031089A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471812B2 (ja) * 2019-02-25 2024-04-22 キヤノン株式会社 半導体装置および機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019836A1 (ja) 2013-08-05 2015-02-12 ソニー株式会社 撮像装置、電子機器
WO2016009832A1 (ja) 2014-07-14 2016-01-21 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682829B1 (ko) * 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
JP5173171B2 (ja) * 2006-09-07 2013-03-27 キヤノン株式会社 光電変換装置、撮像装置及び信号読出方法
JP5721994B2 (ja) * 2009-11-27 2015-05-20 株式会社ジャパンディスプレイ 放射線撮像装置
JP5558801B2 (ja) * 2009-12-18 2014-07-23 キヤノン株式会社 固体撮像装置
JP5570377B2 (ja) * 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
US8390712B2 (en) * 2010-12-08 2013-03-05 Aptina Imaging Corporation Image sensing pixels with feedback loops for imaging systems
US8294077B2 (en) * 2010-12-17 2012-10-23 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node
US8643132B2 (en) * 2011-06-08 2014-02-04 Omnivision Technologies, Inc. In-pixel high dynamic range imaging
JP5686765B2 (ja) * 2011-07-21 2015-03-18 キヤノン株式会社 撮像装置およびその制御方法
US8957359B2 (en) * 2012-10-12 2015-02-17 Omnivision Technologies, Inc. Compact in-pixel high dynamic range imaging
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
CN110233978B (zh) * 2014-02-07 2022-03-11 拉姆伯斯公司 馈通补偿图像传感器
WO2016009942A1 (ja) * 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6530593B2 (ja) 2014-08-11 2019-06-12 キヤノン株式会社 撮像装置及びその制御方法、記憶媒体
JP2016092661A (ja) * 2014-11-07 2016-05-23 ソニー株式会社 撮像素子および駆動方法、並びに電子機器
US9491386B2 (en) * 2014-12-03 2016-11-08 Omnivision Technologies, Inc. Floating diffusion reset level boost in pixel cell
TWI701819B (zh) * 2015-06-09 2020-08-11 日商索尼半導體解決方案公司 攝像元件、驅動方法及電子機器
CN105702748B (zh) * 2016-03-04 2017-08-04 中国科学院微电子研究所 一种硅基像素探测器电路及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019836A1 (ja) 2013-08-05 2015-02-12 ソニー株式会社 撮像装置、電子機器
WO2016009832A1 (ja) 2014-07-14 2016-01-21 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法

Also Published As

Publication number Publication date
CN110892710A (zh) 2020-03-17
WO2019031089A1 (ja) 2019-02-14
US11289528B2 (en) 2022-03-29
US20230290802A1 (en) 2023-09-14
CN110892710B (zh) 2022-06-14
US20200162685A1 (en) 2020-05-21
US11610931B2 (en) 2023-03-21
JPWO2019031089A1 (ja) 2020-08-13
CN115250338A (zh) 2022-10-28
US11948963B2 (en) 2024-04-02
US20220231072A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
JP7148269B2 (ja) 固体撮像素子および撮像装置
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
JP2020072317A (ja) センサ及び制御方法
US11252367B2 (en) Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor
WO2021117350A1 (ja) 固体撮像素子、および、撮像装置
US11948963B2 (en) Imaging apparatus
WO2019092999A1 (ja) 半導体集積回路、および、撮像装置
CN115136587A (zh) 成像电路和成像装置
WO2022075190A1 (ja) 固体撮像装置
JP2020107932A (ja) 固体撮像素子および撮像装置
WO2022196079A1 (ja) 固体撮像素子及び撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2022153746A1 (ja) 撮像装置
WO2020179288A1 (ja) 光検出装置
WO2017203752A1 (ja) 撮像装置、および制御方法
US20240121531A1 (en) Image capturing apparatus and electronic device
WO2023089958A1 (ja) 固体撮像素子
WO2022209368A1 (ja) 固体撮像素子及び固体撮像装置
WO2023188868A1 (ja) リニアセンサ
WO2023013178A1 (ja) 固体撮像装置及び電子機器
WO2023058345A1 (ja) 撮像装置
CN117063484A (zh) 列信号处理单元和固态成像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7129983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150