JP7126133B2

JP7126133B2 - 電力変換装置

Info

Publication number: JP7126133B2
Application number: JP2018223258A
Authority: JP
Inventors: 和憲木寺
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2018-11-29
Filing date: 2018-11-29
Publication date: 2022-08-26
Anticipated expiration: 2038-11-29
Also published as: JP2020089163A

Description

本発明は、一般に電力変換装置に関し、より詳細には直流電源からの電力を変換する電力変換装置に関する。

近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば特許文献１，２には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置（特許文献１では「マルチレベル電力変換装置」、特許文献２では「コンバータ回路」）が開示されている。

特許文献１の記載によれば、電力変換装置は、５レベルの電圧を出力する５レベルインバータであって、２個の直流キャパシタと、２個のフライングキャパシタと、１０個のスイッチング素子とを備えている。この電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅが印加された状態で、各直流キャパシタの電圧がＥ／２となり、各フライングキャパシタの電圧がＥ／４となるように各スイッチング素子を制御することで、５レベルの電圧を出力する。

特開２０１４－６４４３１号公報特許第４３６９４２５号公報

ところで、特許文献１，２に記載の電力変換装置においては、上述したように５レベルの電圧を出力する定常動作を行うためには、直流電源（直流電圧源）の投入後、まずフライングキャパシタを規定電圧（Ｅ／４）まで充電する必要がある。しかし、特許文献１，２に記載の電力変換装置は、定常動作の中でフライングキャパシタを充電するように構成されており、交流出力の出力端子間に何の負荷も接続されていない状態（無負荷状態）では、フライングキャパシタを充電することができない。また、フライングキャパシタが充電されていない状態でスイッチング素子を動作させると、スイッチング素子に通常動作よりも大きな電圧がかかってしまうので、スイッチング素子として耐圧が高いものを使用する必要がある。

本発明は上記事由に鑑みて為されており、起動時に過電圧がかかりうる素子に過電圧がかからないように制御可能な電力変換装置を提供することを目的とする。

上記課題を解決するために、本発明のある態様の電力変換装置は、直流電源の高電位側となる第１入力点と基準電位点との間に電気的に接続され、第１キャパシタおよび複数のスイッチング素子により第１出力点および第２出力点の電位を切り替える第１変換回路と、直流電源の低電位側となる第２入力点と基準電位点との間に電気的に接続され、第２キャパシタおよび複数のスイッチング素子により第３出力点および第４出力点の電位を切り替える第２変換回路と、第１出力点と第３出力点との間に電気的に接続され、第１出力端子の電位を、第１出力点の電位と第３出力点の電位との間で切り替える第１の出力切替回路と、第２出力点と第４出力点との間に電気的に接続され、第２出力端子の電位を、第２出力点の電位と第４出力点の電位との間で切り替える第２の出力切替回路と、直流電源より電力の供給が開始されてから第１キャパシタおよび第２キャパシタが規定電圧に充電されるまでの始動期間において、直流電源から出力される直流電圧をスローアップして第１キャパシタおよび第２キャパシタに印加するためのプリチャージ回路と、第１キャパシタまたは第２キャパシタの電圧を検出する電圧検出部と、電圧検出部により検出された第１キャパシタまたは第２キャパシタの電圧が規定電圧に達したか否かを判断する判断部と、複数のスイッチング素子のオンオフを制御する制御部と、を備える。第１変換回路は、第１入力点と基準電位点との間において、第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１～４のスイッチング素子と、第２のスイッチング素子および第３のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第５のスイッチング素子、第６のスイッチング素子の順で、電気的に直列に接続された第５～６のスイッチング素子と、第２のスイッチング素子および第３のスイッチング素子の直列回路並びに第５のスイッチング素子および第６のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有し、第２のスイッチング素子と第３のスイッチング素子との接続点を第１出力点とし、第５のスイッチング素子と第６のスイッチング素子との接続点を第２出力点としており、第２変換回路は、基準電位点と第２入力点との間において、基準電位点側から第７のスイッチング素子、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子の順で、電気的に直列に接続された第７～１０のスイッチング素子と、第８のスイッチング素子および第９のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第１１のスイッチング素子、第１２のスイッチング素子の順で、電気的に直列に接続された第１１～１２のスイッチング素子と、第８のスイッチング素子および第９のスイッチング素子の直列回路並びに第１１のスイッチング素子および第１２のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有し、第８のスイッチング素子と第９のスイッチング素子との接続点を第３出力点とし、第１１のスイッチング素子と第１２のスイッチング素子との接続点を第４出力点としており、第１の出力切替回路は、第１出力点と第１出力端子との間に接続された第１３のスイッチング素子と、第３出力点と第１出力端子との間に接続された第１４のスイッチング素子とを有する。第２の出力切替回路は、第２出力点と第２出力端子との間に接続された第１５のスイッチング素子と、第４出力点と第２出力端子との間に接続された第１６のスイッチング素子とを有する。プリチャージ回路は、第１のスイッチング素子と電気的に並列に接続された第１のプリチャージ回路と、第４のスイッチング素子と電気的に並列に接続された第２のプリチャージ回路と、第７のスイッチング素子と電気的に並列に接続された第３のプリチャージ回路と、第１０のスイッチング素子と電気的に並列に接続された第４のプリチャージ回路とを有する。第１～４のプリチャージ回路は、それぞれ、直列接続された抵抗素子とスイッチング素子とを有する。

本発明は、起動時に過電圧がかかりうる素子に過電圧がかからないように構成することにより低耐圧の素子を使用できる、という利点がある。

実施形態１に係る電力変換装置の構成を示す図である。第１変換回路の第１出力点の電位を切り替えるための４つのスイッチングパターンを示す図である。第１変換回路の第２出力点の電位を切り替えるための４つのスイッチングパターンを示す図である。第２変換回路の第３出力点の電位を切り替えるための４つのスイッチングパターンを示す図である。第２変換回路の第４出力点の電位を切り替えるための４つのスイッチングパターンを示す図である。実施形態２に係る電力変換装置の構成を示す図である。

（実施形態１）
図１は、実施形態１に係る電力変換装置１０の構成を示す。本実施形態に係る電力変換装置１０は、図１に示すように、第１変換回路１と、第２変換回路２と、プリチャージ回路３と、第１出力切替回路５ａと、第２出力切替回路５ｂとを備えている。

第１変換回路１は、直流電源４の高電位側となる第１入力点１０１と基準電位点１００との間に電気的に接続されている。第１変換回路１は、第１出力点１０３と基準電位点１００との間に発生する電圧の大きさ、および、第２出力点１０４と基準電位点１００との間に発生する電圧の大きさを、ゼロ、第１レベル、第２レベルの３段階で切り替える。

第２変換回路２は、直流電源４の低電位側となる第２入力点１０２と基準電位点１００との間に電気的に接続されている。第２変換回路２は、基準電位点１００と第３出力点１０５との間に発生する電圧の大きさ、および、基準電位点１００と第４出力点１０６との間に発生する電圧の大きさを、ゼロ、第３レベル、第４レベルの３段階で切り替える。

第１出力切替回路５ａは、第１出力点１０３と第３出力点１０５との間に電気的に接続され、第１３のスイッチング素子Ｑ１３および第１４のスイッチング素子Ｑ１４を有している。第１出力切替回路５ａは、第１出力端子ＯＵＴ１の電位を、第１変換回路１の第１出力点１０３と第２変換回路２の第３出力点１０５との間で切り替える。

第２出力切替回路５ｂは、第２出力点１０４と第４出力点１０６との間に電気的に接続され、第１５のスイッチング素子Ｑ１５および第１６のスイッチング素子Ｑ１６を有している。第２出力切替回路５ｂは、第２出力端子ＯＵＴ２の電位を、第１変換回路１の第２出力点１０４と第２変換回路２の第４出力点１０６との間で切り替える。

第１変換回路１は、第１～６のスイッチング素子Ｑ１～Ｑ６と、第１キャパシタＣ１とを有している。第１～４のスイッチング素子Ｑ１～Ｑ４は、第１入力点１０１と基準電位点１００との間において、電気的に直列に接続されている。第１～４のスイッチング素子Ｑ１～Ｑ４は、第１入力点１０１側から第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４の順で、直列に接続されている。

第５～６のスイッチング素子Ｑ５～Ｑ６は、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路と、電気的に並列に接続されている。第５～６のスイッチング素子Ｑ５～Ｑ６は、高電位側から第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６の順で、直列に接続されている。

第１キャパシタＣ１は、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路、および、第５のスイッチング素子Ｑ５および第６のスイッチング素子Ｑ６の直列回路と、電気的に並列に接続されている。第１変換回路１は、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３との接続点を第１出力点１０３とし、第５のスイッチング素子Ｑ５と第６のスイッチング素子Ｑ６との接続点を第２出力点１０４としている。

第２変換回路２は、第７～１２のスイッチング素子Ｑ７～Ｑ１２と、第２キャパシタＣ２とを有している。第７～１０のスイッチング素子Ｑ７～Ｑ１０は、基準電位点１００と第２入力点１０２との間において、電気的に直列に接続されている。第７～１０のスイッチング素子Ｑ７～Ｑ１０は、基準電位点１００側から第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０の順で、直列に接続されている。

第１１～１２のスイッチング素子Ｑ１１～Ｑ１２は、第８のスイッチング素子Ｑ８および第９のスイッチング素子Ｑ９の直列回路と、電気的に並列に接続されている。第１１～１２のスイッチング素子Ｑ１１～Ｑ１２は、高電位側から第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２の順で、直列に接続されている。

第２キャパシタＣ２は、第８のスイッチング素子Ｑ８および第９のスイッチング素子Ｑ９の直列回路、および、第１１のスイッチング素子Ｑ１１および第１２のスイッチング素子Ｑ１２の直接回路と、電気的に並列に接続されている。第２変換回路２は、第８のスイッチング素子Ｑ８と第９のスイッチング素子Ｑ９との接続点を第３出力点１０５とし、第１１のスイッチング素子Ｑ１１と第１２のスイッチング素子Ｑ１２との接続点を第４出力点１０６としている。

プリチャージ回路３は、直流電源４より電力の供給が開始されてから第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでの始動期間において、直流電源４から出力される直流電圧をスローアップして第１キャパシタＣ１および第２キャパシタＣ２に印加するための回路である。プリチャージ回路３は、第１のスイッチング素子Ｑ１と並列に接続された第１のプリチャージ回路３ａと、第４のスイッチング素子Ｑ４と並列に接続された第２のプリチャージ回路３ｂと、第７のスイッチング素子Ｑ７と並列に接続された第３のプリチャージ回路３ｃと、第１０のスイッチング素子Ｑ１０と並列に接続された第４のプリチャージ回路３ｄとを有する。

第１のプリチャージ回路３ａは、抵抗素子３１ａとスイッチング素子３２ａとを直列接続した回路である。第２のプリチャージ回路３ｂは、抵抗素子３１ｂとスイッチング素子３２ｂとを直列接続した回路である。第３のプリチャージ回路３ｃは、抵抗素子３１ｃとスイッチング素子３２ｃとを直列接続した回路である。第４のプリチャージ回路３ｄは、抵抗素子３１ｄとスイッチング素子３２ｄとを直列接続した回路である。抵抗素子３１ａと３１ｂの抵抗値は同値であり、抵抗素子３１ｃと３１ｄの抵抗値は同値である。抵抗素子３１ａと３１ｃの抵抗値は同値であってもよいし、異なっていてもよい。一般に、第３キャパシタＣ３および第４キャパシタＣ４としては容量の大きいキャパシタが使用されるので、第１キャパシタＣ１の充電経路と第２キャパシタＣ２の充電経路は独立して考えることができるからである。

直流電源４より電力の供給が開始してから第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでの始動期間において、第１～４のプリチャージ回路３ａ～３ｄのスイッチング素子３２ａ～３２ｄがオンし、それ以外のスイッチング素子は全てオフする。このとき、第１キャパシタＣ１および第２キャパシタＣ２は、直流電源４に直列に接続されることになる。

つまり、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでは、第１入力点１０１と第２入力点１０２との間には、第１キャパシタＣ１および第２キャパシタＣ２の充電経路が形成される。そのため、この電力変換装置１０によれば、定常動作に必要なキャパシタ（第１キャパシタＣ１、第２キャパシタＣ２）を、第１変換回路１および第２変換回路２のスイッチング素子を動作させなくても充電することができる、という利点がある。

また、本実施形態に係る電力変換装置１０は、図示を省略しているが、上記の構成に加えて、インダクタを備えている。インダクタは、第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２と、系統電源との間に電気的に接続されている。

以下、本実施形態に係る電力変換装置１０について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

本実施形態では、電力変換装置１０が、直流電源４としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナに備えられた場合を例示するが、電力変換装置１０の用途を限定する趣旨ではない。電力変換装置１０は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源４に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置１０は、パワーコンディショナ以外に用いられてもよい。

＜電力変換装置の構成＞
本実施形態の電力変換装置１０は、図１に示すように、太陽光発電装置からなる直流電源４に接続箱（図示せず）を介して電気的に接続される。本実施形態では、電力変換装置１０は、第１変換回路１、第２変換回路２、第１出力切替回路５ａ、および第２出力切替回路５ｂに加えて、プリチャージ回路３、第３キャパシタＣ３、第４キャパシタＣ４、第１電圧検出部７ａ、第２電圧検出部７ｂ、判断部８、および制御部９を備えている。

第１変換回路１の第１出力点１０３および第２出力点１０４と第２変換回路２の第３出力点１０５および第４出力点１０６は、第１出力切替回路５ａおよび第２出力切替回路５ｂとインダクタを介して、系統電源（商用電力系統）に電気的に接続される。具体的には、電力変換装置１０の出力（第１出力切替回路５ａおよび第２出力切替回路５ｂの出力）は、インダクタを介して、分電盤（図示せず）に設けられた連系ブレーカ（図示せず）に電気的に接続されることにより、系統電源に接続される。

次に、電力変換装置１０の各部の構成について詳しく説明する。

プリチャージ回路３は、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでの始動期間において、第１入力点１０１および第２入力点１０２間への印加電圧の大きさを時間経過に伴って徐々に大きくするスローアップ回路である。プリチャージ回路３の具体的な動作については後述する。

第３キャパシタＣ３および第４キャパシタＣ４は、第１入力点１０１と第２入力点１０２との間に電気的に直列に接続されている。第３キャパシタＣ３の回路定数（キャパシタンス）と第４キャパシタＣ４の回路定数（キャパシタンス）とは同値である。そのため、第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧は、それぞれ直流電源４の出力電圧Ｅ〔Ｖ〕を用いてＥ／２〔Ｖ〕で表されることになる。

ここで、第３キャパシタＣ３と第４キャパシタＣ４との接続点は基準電位点１００である。基準電位点１００は回路グラウンドであって、基準電位点１００の電位は０〔Ｖ〕であると仮定する。そうすると、第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧がＥ／２〔Ｖ〕である場合、第１入力点１０１の電位はＥ／２〔Ｖ〕となり、第２入力点１０２の電位は－Ｅ／２〔Ｖ〕となる。

第１変換回路１は、上述したように第１入力点１０１と基準電位点１００との間に直列に接続された第１～４のスイッチング素子Ｑ１～Ｑ４と、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路と並列に接続され、高電位側から第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６の順で直列に接続された第５～６のスイッチング素子Ｑ５～Ｑ６と、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路並びに第５のスイッチング素子Ｑ５および第６のスイッチング素子Ｑ６の直列回路と並列に接続された第１キャパシタＣ１とを有している。第１～６の各スイッチング素子Ｑ１～Ｑ６は、ここでは一例としてデプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。

第１のスイッチング素子Ｑ１のドレインは第１入力点１０１に電気的に接続されている。第２のスイッチング素子Ｑ２のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第３のスイッチング素子Ｑ３のドレインは第２のスイッチング素子Ｑ２のソースに電気的に接続されている。第４のスイッチング素子Ｑ４のドレインは第３のスイッチング素子Ｑ３のソースに電気的に接続されている。さらに第４のスイッチング素子Ｑ４のソースは、基準電位点１００に電気的に接続されている。第２のスイッチング素子Ｑ２のソース（第３のスイッチング素子Ｑ３のドレイン）は第１出力点１０３となる。

第５のスイッチング素子Ｑ５のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第６のスイッチング素子Ｑ６のドレインは第５のスイッチング素子Ｑ５のソースに電気的に接続されている。さらに第６のスイッチング素子Ｑ６のソースは、第４のスイッチング素子Ｑ４のドレインに電気的に接続されている。第５のスイッチング素子Ｑ５のソース（第６のスイッチング素子Ｑ６のドレイン）は第２出力点１０４となる。

第１キャパシタＣ１は、一端が第２のスイッチング素子Ｑ２のドレインおよび第５のスイッチング素子Ｑ５のドレインに電気的に接続され、他端が第３のスイッチング素子Ｑ３のソースおよび第６のスイッチング素子Ｑ６のソースに電気的に接続されている。言い換えれば、第１キャパシタＣ１は、一端が第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続され、他端が第４のスイッチング素子Ｑ４を介して基準電位点１００に電気的に接続されている。

第２変換回路２は、上述したように基準電位点１００と第２入力点１０２との間に直列に接続された第７～１０のスイッチング素子Ｑ７～Ｑ１０と、第８のスイッチング素子Ｑ８および第９のスイッチング素子Ｑ９の直列回路と並列に接続され、高電位側から第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２の順で直列に接続された第１１～１２スイッチング素子Ｑ１１～Ｑ１２と、第８のスイッチング素子Ｑ８および第９のスイッチング素子Ｑ９の直列回路並びに第１１のスイッチング素子Ｑ１１および第１２のスイッチング素子Ｑ１２の直列回路と並列に接続された第２キャパシタＣ２とを有している。ここで、第２変換回路２は、基本的には第１変換回路１と同様の構成であって、第７～１０のスイッチング素子Ｑ７～Ｑ１０が第１～４のスイッチング素子Ｑ１～Ｑ４に相当し、第１１～１２のスイッチング素子Ｑ１１～Ｑ１２が第５～６のスイッチング素子Ｑ５～Ｑ６に相当し、第２キャパシタＣ２が第１キャパシタＣ１に相当する。第７～１２の各スイッチング素子Ｑ７～Ｑ１２は、第１～６の各スイッチング素子Ｑ１～Ｑ６と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。

第７のスイッチング素子Ｑ７のドレインは基準電位点１００に電気的に接続されている。第８のスイッチング素子Ｑ８のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。第９のスイッチング素子Ｑ９のドレインは第８のスイッチング素子Ｑ８のソースに電気的に接続されている。第１０のスイッチング素子Ｑ１０のドレインは第９のスイッチング素子Ｑ９のソースに電気的に接続されている。さらに第１０のスイッチング素子Ｑ１０のソースは、第２入力点１０２に電気的に接続されている。第８のスイッチング素子Ｑ８のソース（第９のスイッチング素子Ｑ９のドレイン）は第３出力点１０５となる。

第１１のスイッチング素子Ｑ１１のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。第１２のスイッチング素子Ｑ１２のドレインは第１１のスイッチング素子Ｑ１１のソースに電気的に接続されている。さらに第１２のスイッチング素子Ｑ１２のソースは、第１０のスイッチング素子Ｑ１０のドレインに電気的に接続されている。第１１のスイッチング素子Ｑ１１のソース（第１２のスイッチング素子Ｑ１２のドレイン）は第４出力点１０６となる。

第２キャパシタＣ２は、一端が第８のスイッチング素子Ｑ８のドレインおよび第１１のスイッチング素子Ｑ１１のドレインに電気的に接続され、他端が第９のスイッチング素子Ｑ９のソースおよび第１２のスイッチング素子Ｑ１２のソースに電気的に接続されている。言い換えれば、第２キャパシタＣ２は、一端が第７のスイッチング素子Ｑ７を介して基準電位点１００に電気的に接続され、他端が第１０のスイッチング素子Ｑ１０を介して第２入力点１０２に電気的に接続されている。

第１出力切替回路５ａは、上述したように第１変換回路１の第１出力点１０３と第２変換回路２の第３出力点１０５との間に直接に接続された第１３のスイッチング素子Ｑ１３および第１４のスイッチング素子Ｑ１４とを有している。

第１３のスイッチング素子Ｑ１３のドレインは第１出力点１０３に電気的に接続されている。第１４のスイッチング素子Ｑ１４のドレインは第１３のスイッチング素子Ｑ１３のソースに電気的に接続されている。第１４のスイッチング素子Ｑ１４のソースは第３出力点１０５に電気的に接続されている。第１３のスイッチング素子Ｑ１３のソース（第１４のスイッチング素子Ｑ１４のドレイン）は第１出力端子ＯＵＴ１となる。

第２出力切替回路５ｂは、上述したように第１変換回路１の第２出力点１０４と第２変換回路２の第４出力点１０６との間に直接に接続された第１５のスイッチング素子Ｑ１５および第１６のスイッチング素子Ｑ１６とを有している。

第１５のスイッチング素子Ｑ１５のドレインは第２出力点１０４に電気的に接続されている。第１６のスイッチング素子Ｑ１６のドレインは第１５のスイッチング素子Ｑ１５のソースに電気的に接続されている。第１６のスイッチング素子Ｑ１６のソースは第４出力点１０６に電気的に接続されている。第１５のスイッチング素子Ｑ１５のソース（第１６のスイッチング素子Ｑ１６のドレイン）は第２出力端子ＯＵＴ２となる。

なお、第１３～１６のスイッチング素子Ｑ１３～Ｑ１６は、直列に接続された複数のスイッチング素子により構成されてもよい。これにより、第１３～１６のスイッチング素子Ｑ１３～Ｑ１６として、安価で高性能なＭＯＳＦＥＴなどの低耐圧スイッチング素子を使用することができるので、安価で高性能な電力変換装置を提供することができる。とくに、図１に示した例では、第１３～１６のスイッチング素子Ｑ１３～Ｑ１６を、直列に接続された３個のスイッチング素子により構成しているので、電力変換装置１０を構成する全てのスイッチング素子Ｑ１～Ｑ１６の耐圧を全てＥ／４〔Ｖ〕とすることができる。

図１において、第１～１６のスイッチング素子Ｑ１～Ｑ１６の各々には第１～１６のダイオードがそれぞれ逆並列に接続されている。これら第１～１６のダイオードは、それぞれ第１～１６の各スイッチング素子Ｑ１～Ｑ１６の寄生ダイオードである。つまり、第１のスイッチング素子Ｑ１の寄生ダイオードは第１のダイオードを構成し、同様に、第２，３…の各スイッチング素子Ｑ２，Ｑ３…の寄生ダイオードはそれぞれ第２，３…のダイオードを構成する。たとえば第１のダイオードは、第１のスイッチング素子Ｑ１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

第１～１６の各スイッチング素子Ｑ１～Ｑ１６のゲートは、制御部９に電気的に接続されている。制御部９は、第１～６のスイッチング素子Ｑ１～Ｑ６のオン／オフを個別に切り替え可能であって、これにより第１変換回路１を制御する。また、制御部９は、第７～１２のスイッチング素子Ｑ７～Ｑ１２のオン／オフを個別に切り替え可能であって、これにより第２変換回路２を制御する。また、制御部９は、第１３～１６のスイッチング素子Ｑ１３～Ｑ１６のオン／オフを個別に切り替え可能であって、これにより第１出力切替回路５ａおよび第２出力切替回路５ｂを制御する。また、制御部９は、第１～４のプリチャージ回路３ａ～３ｄのスイッチング素子３２ａ～３２ｄのオン／オフを個別に切り替え可能であって、これによりプリチャージ回路３を制御する。

なお、制御部９は、第１変換回路１、第２変換回路２、プリチャージ回路３、第１出力切替回路５ａ、および第２出力切替回路５ｂのそれぞれについて個別に設けられていてもよい。また、図１では、単相分の電力変換装置１０の構成を示しているが、同様の回路が複数相分、例えば３相分備えられてもよい。

＜電力変換装置の基本動作＞
上述した構成の電力変換装置１０の基本動作について、図２～５を参照して簡単に説明する。なお、図中の太線は、電流経路を表している。

ここでいう電力変換装置１０の基本動作とは、始動期間の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電された後の電力変換装置１０の動作である。第１キャパシタＣ１についての規定電圧は第３キャパシタＣ３の両端電圧の半分（１／２）であり、第２キャパシタＣ２についての規定電圧は第４キャパシタＣ４の両端電圧の半分（１／２）である。

電力変換装置１０の基本動作時において、第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧はそれぞれＥ／２〔Ｖ〕となり、第１入力点１０１の電位はＥ／２〔Ｖ〕であり、第２入力点１０２の電位は－Ｅ／２〔Ｖ〕である。また、規定電圧に充電された第１キャパシタＣ１と第２キャパシタＣ２との各々の両端電圧はそれぞれＥ／４〔Ｖ〕となる。

電力変換装置１０は、第１変換回路１、第２変換回路２、第１出力切替回路５ａ、および第２出力切替回路５ｂを構成する第１～１６の各スイッチング素子Ｑ１～Ｑ１６のスイッチングパターンを切り替えることにより、第１入力点１０１と第２入力点１０２との間に印加される直流電圧（Ｅ〔Ｖ〕）を交流電圧に変換して第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２から出力する。

図２は、第１変換回路１の第１出力点１０３の電位を切り替えるための４つのスイッチングパターンを示す。第１出力点１０３の電位は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、および第４のスイッチング素子Ｑ４のスイッチングパターンを切り替えることにより、Ｅ／２〔Ｖ〕、Ｅ／４〔Ｖ〕、０〔Ｖ〕の３段階のレベルに切り替えられる。

図２（ａ）のスイッチングパターンでは、第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２はオンの状態にあり、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４はオフの状態にある。この状態では、第１出力点１０３は、第２のスイッチング素子Ｑ２および第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続される。したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ／２〔Ｖ〕）になる。

図２（ｂ）のスイッチングパターンでは、第１のスイッチング素子Ｑ１および第３のスイッチング素子Ｑ３はオンの状態にあり、第２のスイッチング素子Ｑ２および第４のスイッチング素子Ｑ４はオフの状態にある。この状態では、第１出力点１０３は、第３のスイッチング素子Ｑ３、第１キャパシタＣ１、および第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続される。したがって、第１出力点１０３は第１入力点１０１の電位（Ｅ／２〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまりＥ／４（＝Ｅ／２－Ｅ／４）〔Ｖ〕となる。

図２（ｃ）のスイッチングパターンでは、第２のスイッチング素子Ｑ２および第４のスイッチング素子Ｑ４はオンの状態にあり、第１のスイッチング素子Ｑ１および第３のスイッチング素子Ｑ３はオフの状態にある。この状態では、第１出力点１０３は、第２のスイッチング素子Ｑ２、第１キャパシタＣ１、および第４のスイッチング素子Ｑ４を介して基準電位点１００に電気的に接続される。したがって、第１出力点１０３は基準電位点１００の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。

図２（ｄ）のスイッチングパターンでは、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４はオンの状態にあり、第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２はオフの状態にある。この状態では、第１出力点１０３は、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４を介して基準電位点１００に電気的に接続される。したがって、第１出力点１０３は基準電位点１００と同電位（０〔Ｖ〕）になる。

図２（ｂ）のスイッチングパターンと図２（ｃ）のスイッチングパターンは、いずれも第１出力点１０３の電位をＥ／４〔Ｖ〕とするスイッチングパターンであるが、直流電源から系統電源へ電流が流れるとき、すなわち直流電圧を交流電圧に変換する場合には、図２（ｂ）のスイッチングパターンでは第１キャパシタＣ１が充電され、図２（ｃ）のスイッチングパターンでは第１キャパシタＣ１が放電されるので、第１電圧検出部７ａにより検知される第１キャパシタＣ１の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第１キャパシタＣ１の両端電圧を規定電圧に維持することができる。なお、系統電源により蓄電池を充電する場合など、系統電源から直流電源へ電流が流れるとき、すなわち交流電圧を直流電圧に変換する場合には、逆に、図２（ｂ）のスイッチングパターンでは第１キャパシタＣ１が放電され、図２（ｃ）のスイッチングパターンでは第１キャパシタＣ１が充電される。この場合も、第１電圧検出部７ａにより検知される第１キャパシタＣ１の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第１キャパシタＣ１の両端電圧を規定電圧に維持することができる。

図３は、第１変換回路１の第２出力点１０４の電位を切り替えるための４つのスイッチングパターンを示す。第２出力点１０４の電位は、第１のスイッチング素子Ｑ１、第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、および第４のスイッチング素子Ｑ４のスイッチングパターンを切り替えることにより、Ｅ／２〔Ｖ〕、Ｅ／４〔Ｖ〕、０〔Ｖ〕の３段階のレベルに切り替えられる。

図３（ａ）のスイッチングパターンでは、第１のスイッチング素子Ｑ１および第５のスイッチング素子Ｑ５はオンの状態にあり、第６のスイッチング素子Ｑ６および第４のスイッチング素子Ｑ４はオフの状態にある。この状態では、第２出力点１０４は、第５のスイッチング素子Ｑ５および第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続される。したがって、第２出力点１０４は第１入力点１０１と同電位（Ｅ／２〔Ｖ〕）になる。

図３（ｂ）のスイッチングパターンでは、第１のスイッチング素子Ｑ１および第６のスイッチング素子Ｑ６はオンの状態にあり、第５のスイッチング素子Ｑ５および第４のスイッチング素子Ｑ４はオフの状態にある。この状態では、第２出力点１０４は、第６のスイッチング素子Ｑ６、第１キャパシタＣ１、および第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続される。したがって、第２出力点１０４は第１入力点１０１の電位（Ｅ／２〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまりＥ／４（＝Ｅ／２－Ｅ／４）〔Ｖ〕となる。

図３（ｃ）のスイッチングパターンでは、第５のスイッチング素子Ｑ５および第４のスイッチング素子Ｑ４はオンの状態にあり、第１のスイッチング素子Ｑ１および第６のスイッチング素子Ｑ６はオフの状態にある。この状態では、第２出力点１０４は、第５のスイッチング素子Ｑ５、第１キャパシタＣ１、および第４のスイッチング素子Ｑ４を介して基準電位点１００に電気的に接続される。したがって、第２出力点１０４は基準電位点１００の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。

図３（ｄ）のスイッチングパターンでは、第６のスイッチング素子Ｑ６および第４のスイッチング素子Ｑ４はオンの状態にあり、第１のスイッチング素子Ｑ１および第５のスイッチング素子Ｑ５はオフの状態にある。この状態では、第２出力点１０４は、第６のスイッチング素子Ｑ６および第４のスイッチング素子Ｑ４を介して基準電位点１００に電気的に接続される。したがって、第２出力点１０４は基準電位点１００と同電位（０〔Ｖ〕）になる。

図３（ｂ）のスイッチングパターンと図３（ｃ）のスイッチングパターンは、いずれも第２出力点１０４の電位をＥ／４〔Ｖ〕とするスイッチングパターンであるが、電流が流れる方向に応じて、図３（ｂ）のスイッチングパターンでは第１キャパシタＣ１が充電または放電され、図３（ｃ）のスイッチングパターンでは第１キャパシタＣ１が放電または充電されるので、第１電圧検出部７ａにより検知される第１キャパシタＣ１の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第１キャパシタＣ１の両端電圧を規定電圧に維持することができる。

図４は、第２変換回路２の第３出力点１０５の電位を切り替えるための４つのスイッチングパターンを示す。第３出力点１０５の電位は、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８、第９のスイッチング素子Ｑ９、および第１０のスイッチング素子Ｑ１０のスイッチングパターンを切り替えることにより、－Ｅ／２〔Ｖ〕、－Ｅ／４〔Ｖ〕、０〔Ｖ〕の３段階のレベルに切り替えられる。

図４（ａ）のスイッチングパターンでは、第１０のスイッチング素子Ｑ１０および第９のスイッチング素子Ｑ９はオンの状態にあり、第８のスイッチング素子Ｑ８および第７のスイッチング素子Ｑ７はオフの状態にある。この状態では、第３出力点１０５は、第９のスイッチング素子Ｑ９および第１０のスイッチング素子Ｑ１０を介して第２入力点１０２に電気的に接続される。したがって、第３出力点１０５は第２入力点１０２と同電位（－Ｅ／２〔Ｖ〕）になる。

図４（ｂ）のスイッチングパターンでは、第１０のスイッチング素子Ｑ１０および第８のスイッチング素子Ｑ８はオンの状態にあり、第９のスイッチング素子Ｑ９および第７のスイッチング素子Ｑ７はオフの状態にある。この状態では、第３出力点１０５は、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、および第１０のスイッチング素子Ｑ１０を介して第２入力点１０２に電気的に接続される。したがって、第３出力点１０５は第２入力点１０２の電位（－Ｅ／２〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまり－Ｅ／４（＝－Ｅ／２＋Ｅ／４）〔Ｖ〕となる。

図４（ｃ）のスイッチングパターンでは、第９のスイッチング素子Ｑ９および第７のスイッチング素子Ｑ７はオンの状態にあり、第１０のスイッチング素子Ｑ１０および第８のスイッチング素子Ｑ８はオフの状態にある。この状態では、第３出力点１０５は、第９のスイッチング素子Ｑ９、第２キャパシタＣ２、および第７のスイッチング素子Ｑ７を介して基準電位点１００に電気的に接続される。したがって、第３出力点１０５は基準電位点１００の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり－Ｅ／４（＝０－Ｅ／４）〔Ｖ〕となる。

図４（ｄ）のスイッチングパターンでは、第８のスイッチング素子Ｑ８および第７のスイッチング素子Ｑ７はオンの状態にあり、第１０のスイッチング素子Ｑ１０および第９のスイッチング素子Ｑ９はオフの状態にある。この状態では、第３出力点１０５は、第８のスイッチング素子Ｑ８および第７のスイッチング素子Ｑ７を介して基準電位点１００に電気的に接続される。したがって、第３出力点１０５は基準電位点１００と同電位（０〔Ｖ〕）になる。

図４（ｂ）のスイッチングパターンと図４（ｃ）のスイッチングパターンは、いずれも第３出力点１０５の電位を－Ｅ／４〔Ｖ〕とするスイッチングパターンであるが、電流が流れる方向に応じて、図４（ｂ）のスイッチングパターンでは第２キャパシタＣ２が放電または充電され、図４（ｃ）のスイッチングパターンでは第２キャパシタＣ２が充電または放電されるので、第２電圧検出部７ｂにより検知される第２キャパシタＣ２の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第２キャパシタＣ２の両端電圧を規定電圧に維持することができる。

図５は、第２変換回路２の第４出力点１０６の電位を切り替えるための４つのスイッチングパターンを示す。第４出力点１０６の電位は、第１０のスイッチング素子Ｑ１０、第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１、および第７のスイッチング素子Ｑ７のスイッチングパターンを切り替えることにより、－Ｅ／２〔Ｖ〕、－Ｅ／４〔Ｖ〕、０〔Ｖ〕の３段階のレベルに切り替えられる。

図５（ａ）のスイッチングパターンでは、第１０のスイッチング素子Ｑ１０および第１２のスイッチング素子Ｑ１２はオンの状態にあり、第１１のスイッチング素子Ｑ１１および第７のスイッチング素子Ｑ７はオフの状態にある。この状態では、第４出力点１０６は、第１２のスイッチング素子Ｑ１２および第１０のスイッチング素子Ｑ１０を介して第２入力点１０２に電気的に接続される。したがって、第４出力点１０６は第２入力点１０２と同電位（－Ｅ／２〔Ｖ〕）になる。

図５（ｂ）のスイッチングパターンでは、第１０のスイッチング素子Ｑ１０および第１１のスイッチング素子Ｑ１１はオンの状態にあり、第１２のスイッチング素子Ｑ１２および第７のスイッチング素子Ｑ７はオフの状態にある。この状態では、第４出力点１０６は、第１１のスイッチング素子Ｑ１１、第２キャパシタＣ２、および第１０のスイッチング素子Ｑ１０を介して第２入力点１０２に電気的に接続される。したがって、第４出力点１０６は第２入力点１０２の電位（－Ｅ／２〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまり－Ｅ／４（＝－Ｅ／２＋Ｅ／４）〔Ｖ〕となる。

図５（ｃ）のスイッチングパターンでは、第１２のスイッチング素子Ｑ１２および第７のスイッチング素子Ｑ７はオンの状態にあり、第１０のスイッチング素子Ｑ１０および第１１のスイッチング素子Ｑ１１はオフの状態にある。この状態では、第４出力点１０６は、第１２のスイッチング素子Ｑ１２、第２キャパシタＣ２、および第７のスイッチング素子Ｑ７を介して基準電位点１００に電気的に接続される。したがって、第４出力点１０６は基準電位点１００の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり－Ｅ／４（＝０－Ｅ／４）〔Ｖ〕となる。

図５（ｄ）のスイッチングパターンでは、第１１のスイッチング素子Ｑ１１および第７のスイッチング素子Ｑ７はオンの状態にあり、第１０のスイッチング素子Ｑ１０および第１２のスイッチング素子Ｑ１２はオフの状態にある。この状態では、第４出力点１０６は、第１１のスイッチング素子Ｑ１１および第７のスイッチング素子Ｑ７を介して基準電位点１００に電気的に接続される。したがって、第４出力点１０６は基準電位点１００と同電位（０〔Ｖ〕）になる。

図５（ｂ）のスイッチングパターンと図５（ｃ）のスイッチングパターンは、いずれも第４出力点１０６の電位を－Ｅ／４〔Ｖ〕とするスイッチングパターンであるが、電流が流れる方向に応じて、図５（ｂ）のスイッチングパターンでは第２キャパシタＣ２が放電または充電され、図５（ｃ）のスイッチングパターンでは第２キャパシタＣ２が充電または放電されるので、第２電圧検出部７ｂにより検知される第２キャパシタＣ２の両端電圧に応じていずれかのスイッチングパターンを選択することにより、第２キャパシタＣ２の両端電圧を規定電圧に維持することができる。

第１出力切替回路５ａは、第１出力端子ＯＵＴ１の電位を、第１変換回路１の第１出力点１０３の電位と第２変換回路２の第３出力点１０５の電位との間で切り替える。すなわち、第１３のスイッチング素子Ｑ１３をオン、第１４のスイッチング素子Ｑ１４をオフにすれば、第１出力点１０３と第１出力端子ＯＵＴ１が電気的に接続され、第１出力端子ＯＵＴ１は第１出力点１０３と同電位になる。第１３のスイッチング素子Ｑ１３をオフ、第１４のスイッチング素子Ｑ１４をオンにすれば、第３出力点１０５と第１出力端子ＯＵＴ１が電気的に接続され、第１出力端子ＯＵＴ１は第３出力点１０５と同電位になる。したがって、電力変換装置１０は、第１出力端子ＯＵＴ１の電位を、Ｅ／２〔Ｖ〕、Ｅ／４〔Ｖ〕、０、－Ｅ／４〔Ｖ〕、－Ｅ／２〔Ｖ〕の５段階に切替可能である。

第２出力切替回路５ｂは、第２出力端子ＯＵＴ２の電位を、第１変換回路１の第２出力点１０４の電位と第２変換回路２の第４出力点１０６の電位との間で切り替える。すなわち、第１５のスイッチング素子Ｑ１５をオン、第１６のスイッチング素子Ｑ１６をオフにすれば、第２出力点１０４と第２出力端子ＯＵＴ２が電気的に接続され、第２出力端子ＯＵＴ２は第２出力点１０４と同電位になる。第１５のスイッチング素子Ｑ１５をオフ、第１６のスイッチング素子Ｑ１６をオンにすれば、第４出力点１０６と第２出力端子ＯＵＴ２が電気的に接続され、第２出力端子ＯＵＴ２は第４出力点１０６と同電位になる。したがって、電力変換装置１０は、第２出力端子ＯＵＴ２の電位を、Ｅ／２〔Ｖ〕、Ｅ／４〔Ｖ〕、０、－Ｅ／４〔Ｖ〕、－Ｅ／２〔Ｖ〕の５段階に切替可能である。

電力変換装置１０からは、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２の電位差に相当する電圧が出力されることになる。制御部９は、図２～５に示したスイッチングパターンと、第１出力切替回路５ａおよび第２出力切替回路５ｂのスイッチングパターンを制御することにより、所望の電圧を第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２から出力する。例えば、制御部９は、ＰＷＭ（Pulse Width Modulation）信号のオンデューティを変化させながらスイッチングパターンの切り替えを行うことで、正弦波に近似した出力電圧を出力する。

なお、図２の４つのスイッチングパターンと図３の４つのスイッチングパターンは、第１のスイッチング素子Ｑ１および第４のスイッチング素子Ｑ４を共用するので、図２（ａ）または図２（ｂ）のスイッチングパターンと図３（ｃ）または図３（ｄ）のスイッチングパターンを同時に実現することはできず、図２（ｃ）または図２（ｄ）のスイッチングパターンと図３（ａ）または図３（ｂ）のスイッチングパターンを同時に実現することはできない。しかし、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２から同じ電圧を出力可能なスイッチングパターンは複数存在するので、第１キャパシタＣ１の両端電圧などに応じて適切なスイッチングパターンが選択されればよい。

また、図５の４つのスイッチングパターンと図６の４つのスイッチングパターンは、第７のスイッチング素子Ｑ７および第１０のスイッチング素子Ｑ１０を共用するので、図４（ａ）または図４（ｂ）のスイッチングパターンと図５（ｃ）または図５（ｄ）のスイッチングパターンを同時に実現することはできず、図４（ｃ）または図４（ｄ）のスイッチングパターンと図５（ａ）または図５（ｂ）のスイッチングパターンを同時に実現することはできない。しかし、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２から同じ電圧を出力可能なスイッチングパターンは複数存在するので、第２キャパシタＣ２の両端電圧などに応じて適切なスイッチングパターンが選択されればよい。

本実施形態に係る電力変換装置１０の基本動作では、第１出力切替回路５ａおよび第２出力切替回路５ｂのスイッチング素子Ｑ１３～Ｑ１６を、出力電圧の極性が切り替えられる時のみに動作するように制御可能である。そのため、スイッチング素子Ｑ１３～Ｑ１６のデューティー制御の周波数は、第１変換回路１および第２変換回路２を構成するスイッチング素子Ｑ１～Ｑ１２のデューティー制御の周波数よりもかなり低くなる。したがって、それぞれのスイッチング素子Ｑ１３～Ｑ１６に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成とすることができる。本実施形態に係る電力変換装置１０では、第１出力切替回路５ａおよび第２出力切替回路５ｂのスイッチング素子Ｑ１３～Ｑ１６において、直列に接続された複数のスイッチング素子に入力される制御信号の立ち上がりまたは立ち下がりのタイミングのずれや、スイッチング素子の特性の差異などに起因する、複数のスイッチング素子のオンオフのタイミングの多少のずれが生じても、スナバ回路などにより電圧の急上昇を抑制し、適切に保護することができるからである。

以上説明したように、本実施形態の電力変換装置１０において、基本動作時に第１～１６の各スイッチング素子Ｑ１～Ｑ１６に印加される電圧は、Ｅ／４〔Ｖ〕以下に抑えられる。

＜プリチャージ回路の構成＞
本実施形態においては、第１～４のプリチャージ回路３ａ～３ｄは、図１に示すように、それぞれ、抵抗素子３１ａ～３１ｄと、スイッチング素子３２ａ～３２ｄとを備えている。抵抗素子３１ａと３１ｂの抵抗値は同値であり、抵抗素子３１ｃと３１ｄの抵抗値は同値である。第１～４のプリチャージ回路３ａ～３ｄのそれぞれにおいて、抵抗素子３１ａ～３１ｄとスイッチング素子３２ａ～３２ｄは直列に接続されている。

第１のプリチャージ回路３ａは、第１のスイッチング素子Ｑ１と並列に接続され、第２のプリチャージ回路３ｂは、第４のスイッチング素子Ｑ４と並列に接続され、第３のプリチャージ回路３ｃは、第７のスイッチング素子Ｑ７と並列に接続され、第４のプリチャージ回路３ｄは、第１０のスイッチング素子Ｑ１０と並列に接続される。スイッチング素子３２ａ～３２ｄは、制御部９によって制御され、個別にオン／オフが切り替わる。

このプリチャージ回路３が作動されるときは、スイッチング素子３２ａ～３２ｄがオン状態とされる。これにより、抵抗素子３１ａ、第１キャパシタＣ１、抵抗素子３１ｂ、抵抗素子３１ｃ、第２キャパシタＣ２、および抵抗素子３１ｄが直流電源４に電気的に接続される。このとき、抵抗素子３１ａ～３１ｄの抵抗値、および第１キャパシタＣ１および第２キャパシタＣ２の容量値で決まる時定数により、第１キャパシタＣ１および第２キャパシタＣ２の各両端電圧は、直流電源４の投入時点から時間経過に伴って徐々に大きくなる。言い換えれば、プリチャージ回路３は、第１変換回路１および第２変換回路２への印加電圧の大きさを、時間経過に伴ってスローアップするように調整する。

一方、プリチャージ回路３が作動されないときは、スイッチング素子３２ａ～３２ｄがオフ状態とされる。

制御部９は、始動期間にはスイッチング素子３２ａ～３２ｄをオンとしてプリチャージ回路３を作動させ、通常期間において第１キャパシタＣ１または第２キャパシタＣ２を充電しないときにはスイッチング素子３２ａ～３２ｄをオフとしてプリチャージ回路３を作動させない。ここで、始動期間は、直流電源４の投入から、第１キャパシタＣ１および第２キャパシタＣ２の充電が完了するまでの期間であってもよい。

＜電力変換装置の始動動作＞
ここでいう電力変換装置１０の始動動作とは、直流電源４より電力の供給が開始した時点から、始動期間が経過し基本動作に移行して通常期間が開始するまでの電力変換装置１０の動作である。なお、直流電源４が太陽光発電装置であれば、太陽光発電装置の出力が規定値以下では電力変換装置１０は動作を停止しており、太陽光発電装置の出力が規定値を超えると直流電源４より電力の供給が開始して電力変換装置１０が始動動作を開始する。

本実施形態に係る電力変換装置１０は、プリチャージ回路３を備え、直流電源４の投入直後の始動期間に第１変換回路１、第２変換回路２、第１出力切替回路５ａ、および第２出力切替回路５ｂへの印加電圧を徐々に大きくして、第１～１６の各スイッチング素子Ｑ１～Ｑ１６に印加される電圧を低く抑えている。つまり、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでは、第１変換回路１、第２変換回路２、第１出力切替回路５ａ、および第２出力切替回路５ｂへの印加電圧が低く抑えられることになるので、第１～１６の各スイッチング素子Ｑ１～Ｑ１６に印加される電圧は低く抑えられる。そのため、この電力変換装置１０によれば、スイッチング素子（Ｑ１～Ｑ１６）の耐圧を下げることができる、という利点がある。

電力変換装置１０は、始動時点では第１キャパシタＣ１および第２キャパシタＣ２が充電されていないため、スイッチング素子３２ａ～３２ｄをオン状態にし、それら以外の全てのスイッチング素子をオフ状態にして、第１キャパシタＣ１および第２キャパシタＣ２を直流電源４に直列に接続し、第１キャパシタＣ１および第２キャパシタＣ２を充電する。

第１のスイッチング素子Ｑ１、第４のスイッチング素子Ｑ４、第７のスイッチング素子Ｑ７、および第１０のスイッチング素子Ｑ１０をオン状態にすることによっても、第１キャパシタＣ１および第２キャパシタＣ２を直流電源４に直列に接続することができるが、第１キャパシタＣ１が全く充電されていない状態で、第１のスイッチング素子Ｑ１、第４のスイッチング素子Ｑ４、第７のスイッチング素子Ｑ７、および第１０のスイッチング素子Ｑ１０をオン状態にすると、これらのスイッチング素子のそれぞれの両端に基本動作中よりも高い電圧がかかりうる。上述したように、電力変換装置１０の基本動作においては、第１～１６の各スイッチング素子Ｑ１～Ｑ１６に印加される電圧をＥ／４〔Ｖ〕以下に抑えることができるので、これらのスイッチング素子の耐圧はＥ／４〔Ｖ〕でよいが、始動動作においてＥ／４〔Ｖ〕以上の電圧がかかることがあれば、始動動作だけのためにＥ／４〔Ｖ〕よりも高い耐圧を有するスイッチング素子を使用しなければならなくなる。

このような課題を解決するために、本実施形態の電力変換装置１０においては、第１のスイッチング素子Ｑ１、第４のスイッチング素子Ｑ４、第７のスイッチング素子Ｑ７、および第１０のスイッチング素子Ｑ１０にそれぞれ並列接続された第１～４のプリチャージ回路３ａ～３ｄを設け、制御部９が、始動動作において、第１のスイッチング素子Ｑ１、第４のスイッチング素子Ｑ４、第７のスイッチング素子Ｑ７、および第１０のスイッチング素子Ｑ１０に代えて、第１～４のプリチャージ回路３ａ～３ｄのスイッチング素子３２ａ～３２ｄをオン状態にし、それら以外のスイッチング素子をオフ状態にして、抵抗値が全て同値である４つの抵抗素子３１ａ～３１ｄを介して第１キャパシタＣ１および第２キャパシタＣ２を直流電源に接続することにより、第１キャパシタＣ１および第２キャパシタＣ２にかかる電圧をスローアップしつつ第１キャパシタＣ１および第２キャパシタＣ２を充電する。判断部８は、第１電圧検出部７ａにより検出された第１キャパシタＣ１の電圧と、第２電圧検出部７ｂにより検出された第２キャパシタＣ２の電圧が、規定電圧（Ｅ／４〔Ｖ〕）に達したか否かを判断する。制御部９は、判断部８により第１キャパシタＣ１および第２キャパシタＣ２の電圧が規定電圧に達したと判断されると、スイッチング素子３２ａ～３２ｄをオフ状態に切り替える。これにより、始動動作においても、全てのスイッチング素子の両端にかかる電圧はＥ／４〔Ｖ〕以下に抑えられるので、耐圧がＥ／４〔Ｖ〕であるスイッチング素子を使用することができる。

始動期間には、第１出力切替回路５ａおよび第２出力切替回路５ｂのスイッチング素子Ｑ１３～Ｑ１６を全てオフ状態とすることによって、第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２を系統電源から切り離している。そのため、電力変換装置１０の始動期間には、系統電源からの電圧が第１変換回路１および第２変換回路２に印加されることない。

電力変換装置１０の基本動作中にも、同様にして、第１キャパシタＣ１および第２キャパシタＣ２を充電することができる。これにより、第１キャパシタＣ１または第２キャパシタＣ２が放電により規定電圧よりも低い電圧になった場合であっても、適切なタイミングで充電して規定電圧に戻すことができる。

電力変換装置１０の基本動作中に、第１キャパシタＣ１と第２キャパシタＣ２の一方のみを選択的に充電することもできる。制御部９は、第１キャパシタＣ１と第２キャパシタＣ２の電圧に所定値以上の差が生じたときに、電圧が低い方のキャパシタに接続されるプリチャージ回路のスイッチング素子をオンにしてそのキャパシタを充電する。第１キャパシタＣ１を充電する場合は、制御部９は、第１のプリチャージ回路３ａのスイッチング素子３２ａおよび第２のプリチャージ回路３ｂのスイッチング素子３２ｂをオン状態にする。このとき、第１キャパシタＣ１は、抵抗素子３１ａおよび抵抗素子３１ｂを介して第３キャパシタＣ３と直列に接続されるので、第１キャパシタＣ１のみを充電することができる。第２キャパシタＣ２を充電する場合は、制御部９は、第３のプリチャージ回路３ｃのスイッチング素子３２ｃおよび第４のプリチャージ回路３ｄのスイッチング素子３２ｄをオン状態にする。このとき、第２キャパシタＣ２は、抵抗素子３１ｃおよび抵抗素子３１ｄを介して第４キャパシタＣ４と直列に接続されるので、第２キャパシタＣ２のみを充電することができる。このように、本実施形態の電力変換装置１０によれば、第１キャパシタＣ１と第２キャパシタＣ２の電圧に所定値以上の差が生じた場合であっても、適切なタイミングで電圧が低い方のキャパシタのみを充電することができるので、第１キャパシタＣ１と第２キャパシタＣ２の両端電圧のアンバランスを適切に正すことができ、電力変換装置１０を適正に動作させることができる。

＜効果＞
以上説明した本実施形態の電力変換装置１０によれば、第１変換回路１および第２変換回路２のスイッチング素子を動作させなくてもフライングキャパシタを充電することができ、スイッチング素子にかかる耐圧を低くすることが可能である。

また、本実施形態の電力変換装置１０は、直流電源４の第１入力点１０１と第２入力点１０２との間に電気的に直列に接続された第３キャパシタＣ３および第４キャパシタＣ４を備え、第３キャパシタＣ３と第４キャパシタＣ４の接続点を基準電位点１００としているので、第１入力点１０１と第２入力点１０２との間に単一の直流電源４が接続されれば、第１変換回路１と第２変換回路２との各々に、第３キャパシタＣ３と第４キャパシタＣ４とで分圧された電圧をそれぞれ印加することができる。

また、本実施形態の電力変換装置１０は、本実施形態のようにプリチャージ回路３ａ～３ｄを備えることにより、直流電源４の投入直後の始動期間において、第１変換回路１および第２変換回路２への印加電圧をスローアップするように構成されるので、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでに第１変換回路１および第２変換回路２へ印加される電圧を低く抑えることができる。したがって、電力変換装置１０は、基本動作を行う通常期間だけでなく、第１キャパシタＣ１および第２キャパシタＣ２が充電されていない始動期間においても、第１～１６の各スイッチング素子Ｑ１～Ｑ１６への印加電圧をＥ／４〔Ｖ〕以下に抑えることができるので、スイッチング素子（Ｑ１～Ｑ１６）の耐圧を下げることができ、安価で高性能な電力変換装置を実現することができる。

また、本実施形態に係る電力変換装置１０は、第１出力切替回路５ａおよび第２出力切替回路５ｂを構成するスイッチング素子を全てオフ状態とすることにより、第１変換回路１および第２変換回路２と系統電源との間を電気的に切り離すことができる。したがって、電力変換装置１０は、始動期間には第１出力切替回路５ａおよび第２出力切替回路５ｂを構成するスイッチング素子を全てオフ状態とすることにより、系統電源から第１～１６の各スイッチング素子Ｑ１～Ｑ１６に電圧が掛かることはなく、第１～１６の各スイッチング素子Ｑ１～Ｑ１６に印加される電圧を低く抑えられる。

（実施形態２）
図６は、実施形態２に係る電力変換装置１０の構成を示す。本実施形態に係る電力変換装置１０は、図１に示した実施形態１に係る電力変換装置１０に備えられていた第２のプリチャージ回路３ｂおよび第３のプリチャージ回路３ｃに代えて、第５のプリチャージ回路３ｅを備える。その他の構成および動作は、実施形態１と同様である。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

第５のプリチャージ回路３ｅは、実施形態１の第２のプリチャージ回路３ｂのスイッチング素子３２ｂと第３のプリチャージ回路３ｃのスイッチング素子３２ｃを１つのスイッチング素子３２ｆにまとめたものである。すなわち、第５のプリチャージ回路３ｅは、直列に接続された２つの抵抗素子３１ｂおよび３１ｃと、１つのスイッチング素子３２ｅを備え、第４のスイッチング素子Ｑ４および第７のスイッチング素子Ｑ７に並列に接続される。

本実施形態においても、始動動作において、又は基本動作中に第１キャパシタＣ１または第２キャパシタＣ２の電圧が規定電圧を下回ったときに、制御部９は、第１、第４、および第５のプリチャージ回路３ａ、３ｄ、および３ｅのスイッチング素子３２ａ、３２ｄ、および３２ｅをオン状態にして、４つの抵抗素子３１ａ～３１ｄを介して第１キャパシタＣ１および第２キャパシタＣ２を直流電源に接続することにより、第１キャパシタＣ１および第２キャパシタＣ２にかかる電圧をスローアップしつつ第１キャパシタＣ１および第２キャパシタＣ２を充電する。判断部８は、第１電圧検出部７ａにより検出された第１キャパシタＣ１の電圧と、第２電圧検出部７ｂにより検出された第２キャパシタＣ２の電圧が、規定電圧（Ｅ／４〔Ｖ〕）に達したか否かを判断する。制御部９は、判断部８により第１キャパシタＣ１および第２キャパシタＣ２の電圧が規定電圧に達したと判断されると、スイッチング素子３２ａ、３２ｄ、および３２ｅをオフ状態に切り替える。これにより、全てのスイッチング素子の両端にかかる電圧はＥ／４〔Ｖ〕以下に抑えられるので、耐圧がＥ／４〔Ｖ〕であるスイッチング素子を使用することができる。

本実施形態の構成によれば、電力変換装置１０の構成をより簡略化することができるので、安価で小型な電力変換装置を実現することができる。

その他の構成および機能は実施形態１と同様である。

以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上記各実施形態において、第１～１６のスイッチング素子Ｑ１～Ｑ１６、スイッチ素子３４としては、デプレッション型のｎチャネルＭＯＳＦＥＴに限らず、その他の半導体スイッチが用いられていてもよい。たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。

本発明のある態様の電力変換装置は、直流電源の高電位側となる第１入力点と基準電位点との間に電気的に接続され、第１キャパシタおよび複数のスイッチング素子により第１出力点および第２出力点の電位を切り替える第１変換回路と、直流電源の低電位側となる第２入力点と基準電位点との間に電気的に接続され、第２キャパシタおよび複数のスイッチング素子により第３出力点および第４出力点の電位を切り替える第２変換回路と、第１出力点と第３出力点との間に電気的に接続され、第１出力端子の電位を、第１出力点の電位と第３出力点の電位との間で切り替える第１の出力切替回路と、第２出力点と第４出力点との間に電気的に接続され、第２出力端子の電位を、第２出力点の電位と第４出力点の電位との間で切り替える第２の出力切替回路と、直流電源より電力の供給が開始されてから第１キャパシタおよび第２キャパシタが規定電圧に充電されるまでの始動期間において、直流電源から出力される直流電圧をスローアップして第１キャパシタおよび第２キャパシタに印加するためのプリチャージ回路と、第１キャパシタまたは第２キャパシタの電圧を検出する電圧検出部と、電圧検出部により検出された第１キャパシタまたは第２キャパシタの電圧が規定電圧に達したか否かを判断する判断部と、複数のスイッチング素子のオンオフを制御する制御部と、を備える。第１変換回路は、第１入力点と基準電位点との間において、第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１～４のスイッチング素子と、第２のスイッチング素子および第３のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第５のスイッチング素子、第６のスイッチング素子の順で、電気的に直列に接続された第５～６のスイッチング素子と、第２のスイッチング素子および第３のスイッチング素子の直列回路並びに第５のスイッチング素子および第６のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有し、第２のスイッチング素子と第３のスイッチング素子との接続点を第１出力点とし、第５のスイッチング素子と第６のスイッチング素子との接続点を第２出力点としており、第２変換回路は、基準電位点と第２入力点との間において、基準電位点側から第７のスイッチング素子、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子の順で、電気的に直列に接続された第７～１０のスイッチング素子と、第８のスイッチング素子および第９のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第１１のスイッチング素子、第１２のスイッチング素子の順で、電気的に直列に接続された第１１～１２のスイッチング素子と、第８のスイッチング素子および第９のスイッチング素子の直列回路並びに第１１のスイッチング素子および第１２のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有し、第８のスイッチング素子と第９のスイッチング素子との接続点を第３出力点とし、第１１のスイッチング素子と第１２のスイッチング素子との接続点を第４出力点としており、第１の出力切替回路は、第１出力点と第１出力端子との間に接続された第１３のスイッチング素子と、第３出力点と第１出力端子との間に接続された第１４のスイッチング素子とを有する。第２の出力切替回路は、第２出力点と第２出力端子との間に接続された第１５のスイッチング素子と、第４出力点と第２出力端子との間に接続された第１６のスイッチング素子とを有する。プリチャージ回路は、第１のスイッチング素子と電気的に並列に接続された第１のプリチャージ回路と、第４のスイッチング素子と電気的に並列に接続された第２のプリチャージ回路と、第７のスイッチング素子と電気的に並列に接続された第３のプリチャージ回路と、第１０のスイッチング素子と電気的に並列に接続された第４のプリチャージ回路とを有する。第１～４のプリチャージ回路は、それぞれ、直列接続された抵抗素子とスイッチング素子とを有する。

この態様によれば、充電されていない第１キャパシタＣ１および第２キャパシタＣ２を充電するときにも、第１～１６の各スイッチング素子Ｑ１～Ｑ１６への印加電圧を低く抑えることができるとともに、第１キャパシタＣ１および第２キャパシタＣ２が充電された状態でのみ第１～１６の各スイッチング素子を動作させるので、スイッチング素子の耐圧を下げることができ、安価で高性能な電力変換装置を実現することができる。

第１３～１６のスイッチング素子は、それぞれ、直列に接続された複数のスイッチング素子により構成されてもよい。

この態様によれば、第１３～１６のスイッチング素子の耐圧をさらに下げることができ安価で高性能な電力変換装置を実現することができる。

制御部は、始動期間において、第１～４のプリチャージ回路のスイッチング素子をオン状態に、それら以外のスイッチング素子をオフ状態にし、判断部により第１キャパシタまたは第２キャパシタの電圧が規定電圧に達したと判断されると、第１～４のプリチャージ回路のスイッチング素子をオフ状態に切り替えてもよい。

この態様によれば、充電されていない第１キャパシタＣ１および第２キャパシタＣ２を充電するときにも、第１～１６の各スイッチング素子Ｑ１～Ｑ１６への印加電圧を低く抑えることができるので、スイッチング素子の耐圧を下げることができ、安価で高性能な電力変換装置を実現することができる。

第１のプリチャージ回路の抵抗素子の抵抗値と第２のプリチャージ回路の抵抗素子の抵抗値とが同じであってもよく、第３のプリチャージ回路の抵抗素子の抵抗値と第４のプリチャージ回路の抵抗素子の抵抗値とが同じであってもよい。

この態様によれば、第１～１６の各スイッチング素子Ｑ１～Ｑ１６への印加電圧を低く抑えることができるので、スイッチング素子の耐圧を下げることができ、安価で高性能な電力変換装置を実現することができる。

第２のプリチャージ回路と第３のプリチャージ回路のスイッチング素子を１つにしてもよい。

この態様によれば、電力変換装置の構成をより簡略化することができるので、安価で小型な電力変換装置を実現することができる。

制御部は、第１キャパシタと第２キャパシタの電圧に所定値以上の差が生じたときに、電圧が低い方のキャパシタに接続されるプリチャージ回路のスイッチング素子をオンにしてそのキャパシタを充電してもよい。

この態様によれば、第１キャパシタＣ１と第２キャパシタＣ２の電圧にアンバランスが生じた場合であっても、適切に正すことができるので、電力変換装置を適正に動作させることができる。

この態様によれば、安価な構成により電圧調整回路を実現することができる。

１第１変換回路、２第２変換回路、３プリチャージ回路、４直流電源、５ａ第１出力切替回路、５ｂ第２出力切替回路、７ａ第１電圧検出部、７ｂ第２電圧検出部、８判断部、９制御部、１０電力変換装置、３１抵抗素子、３２スイッチング素子、３４スイッチ素子、３５ダイオード、３６インダクタ、３７ダイオード、１００基準電位点、１０１第１入力点、１０２第２入力点、１０３第１出力点、１０４第２出力点、１０５第３出力点、１０６第４出力点、Ｃ１第１キャパシタ、Ｃ２第２キャパシタ、Ｃ３第３キャパシタ、Ｃ４第４キャパシタ、ＯＵＴ１第１出力端子、ＯＵＴ２第２出力端子。

Claims

直流電源の高電位側となる第１入力点と基準電位点との間に電気的に接続され、第１キャパシタおよび複数のスイッチング素子により第１出力点および第２出力点の電位を切り替える第１変換回路と、
前記直流電源の低電位側となる第２入力点と前記基準電位点との間に電気的に接続され、第２キャパシタおよび複数のスイッチング素子により第３出力点および第４出力点の電位を切り替える第２変換回路と、
前記第１出力点と前記第３出力点との間に電気的に接続され、第１出力端子の電位を、前記第１出力点の電位と前記第３出力点の電位との間で切り替える第１の出力切替回路と、
前記第２出力点と前記第４出力点との間に電気的に接続され、第２出力端子の電位を、前記第２出力点の電位と前記第４出力点の電位との間で切り替える第２の出力切替回路と、
前記直流電源より電力の供給が開始されてから前記第１キャパシタおよび前記第２キャパシタが規定電圧に充電されるまでの始動期間において、前記直流電源から出力される直流電圧をスローアップして前記第１キャパシタおよび前記第２キャパシタに印加するためのプリチャージ回路と、
前記第１キャパシタまたは前記第２キャパシタの電圧を検出する電圧検出部と、
前記電圧検出部により検出された前記第１キャパシタまたは前記第２キャパシタの電圧が前記規定電圧に達したか否かを判断する判断部と、
前記複数のスイッチング素子のオンオフを制御する制御部と、
を備え、
前記第１変換回路は、前記第１入力点と前記基準電位点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１～４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第５のスイッチング素子、第６のスイッチング素子の順で、電気的に直列に接続された第５～６のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路並びに前記第５のスイッチング素子および前記第６のスイッチング素子の直列回路と電気的に並列に接続された前記第１キャパシタとを有し、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を前記第１出力点とし、前記第５のスイッチング素子と前記第６のスイッチング素子との接続点を前記第２出力点としており、
前記第２変換回路は、前記基準電位点と前記第２入力点との間において、前記基準電位点側から第７のスイッチング素子、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子の順で、電気的に直列に接続された第７～１０のスイッチング素子と、前記第８のスイッチング素子および前記第９のスイッチング素子の直列回路と電気的に並列に接続され、高電位側から第１１のスイッチング素子、第１２のスイッチング素子の順で、電気的に直列に接続された第１１～１２のスイッチング素子と、前記第８のスイッチング素子および前記第９のスイッチング素子の直列回路並びに前記第１１のスイッチング素子および前記第１２のスイッチング素子の直列回路と電気的に並列に接続された前記第２キャパシタとを有し、前記第８のスイッチング素子と前記第９のスイッチング素子との接続点を前記第３出力点とし、前記第１１のスイッチング素子と前記第１２のスイッチング素子との接続点を前記第４出力点としており、
前記第１の出力切替回路は、前記第１出力点と前記第１出力端子との間に接続された第１３のスイッチング素子と、前記第３出力点と前記第１出力端子との間に接続された第１４のスイッチング素子とを有し、
前記第２の出力切替回路は、前記第２出力点と前記第２出力端子との間に接続された第１５のスイッチング素子と、前記第４出力点と前記第２出力端子との間に接続された第１６のスイッチング素子とを有し、
前記プリチャージ回路は、前記第１のスイッチング素子と電気的に並列に接続された第１のプリチャージ回路と、前記第４のスイッチング素子と電気的に並列に接続された第２のプリチャージ回路と、前記第７のスイッチング素子と電気的に並列に接続された第３のプリチャージ回路と、前記第１０のスイッチング素子と電気的に並列に接続された第４のプリチャージ回路とを有し、
前記第１～４のプリチャージ回路は、それぞれ、直列接続された抵抗素子とスイッチング素子とを有する
ことを特徴とする電力変換装置。
前記第１３～１６のスイッチング素子は、それぞれ、直列に接続された複数のスイッチング素子により構成されることを特徴とする請求項１に記載の電力変換装置。
前記制御部は、前記始動期間において、前記第１～４のプリチャージ回路のスイッチング素子をオン状態に、それら以外のスイッチング素子をオフ状態にし、前記判断部により前記第１キャパシタまたは前記第２キャパシタの電圧が前記規定電圧に達したと判断されると、前記第１～４のプリチャージ回路のスイッチング素子をオフ状態に切り替えることを特徴とする請求項１または２に記載の電力変換装置。
前記第１のプリチャージ回路の抵抗素子の抵抗値と前記第２のプリチャージ回路の抵抗素子の抵抗値とが同じであり、前記第３のプリチャージ回路の抵抗素子の抵抗値と前記第４のプリチャージ回路の抵抗素子の抵抗値とが同じであることを特徴とする請求項１から３のいずれかに記載の電力変換装置。
前記第２のプリチャージ回路と前記第３のプリチャージ回路のスイッチング素子を１つにしたことを特徴とする請求項１から４のいずれかに記載の電力変換装置。
前記制御部は、第１キャパシタと第２キャパシタの電圧に所定値以上の差が生じたときに、電圧が低い方のキャパシタに接続されるプリチャージ回路のスイッチング素子をオンにしてそのキャパシタを充電することを特徴とする請求項１から４のいずれかに記載の電力変換装置。