[go: up one dir, main page]

JP7106007B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP7106007B2
JP7106007B2 JP2021530465A JP2021530465A JP7106007B2 JP 7106007 B2 JP7106007 B2 JP 7106007B2 JP 2021530465 A JP2021530465 A JP 2021530465A JP 2021530465 A JP2021530465 A JP 2021530465A JP 7106007 B2 JP7106007 B2 JP 7106007B2
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive
case
base plate
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530465A
Other languages
English (en)
Other versions
JPWO2021005797A1 (ja
Inventor
大介 大宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021005797A1 publication Critical patent/JPWO2021005797A1/ja
Application granted granted Critical
Publication of JP7106007B2 publication Critical patent/JP7106007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、例えば、電鉄用機器および自動車用機器のモータ制御に使用される半導体装置に関するものである。
従来は、半導体素子が絶縁基板上にはんだまたはＡｇなどにより接合され、絶縁基板は放熱用のベース板にはんだなどにより接合されている。絶縁基板にはＡｌＮ、Ａｌ2Ｏ3、またはＳｉＮにより形成されたセラミックス板にＡｌまたはＣｕなどの金属が両面に接合されており、表面に接合された金属は回路パターンである。
回路パターンには半導体素子を接合する他に外部へ電流を出力するための電極がはんだまたは超音波接合などにより接合されている。半導体チップと電極との間はワイヤにより接続されている。ベース板上において、絶縁基板および半導体素子を覆うためにＰＰＳ（Poly Phenylene Sulfide Resin）またはＰＢＴ（polybutyleneterephtalate）により形成されたケースが接着剤によりベース板上に接合されている。ケースの内部には絶縁性を確保するとともに、異物混入を防ぐために、シリコーンゲルまたはエポキシ系の樹脂封止材が注入されている。また、ケースの内部の絶縁性をさらに向上させるために絶縁基板における回路パターンの外周端を覆うようにシリコーン系またはポリミド系の絶縁コーティング剤が塗布されている。
例えば、特許文献１には、ベース板と絶縁基板が一体となるように直接接合され、ケースが接着剤によりベース板上に接合され、回路パターンの外周端を覆うように絶縁コーティング剤が塗布された半導体装置が開示されている。
また、特許文献２には、ベース板と絶縁基板がはんだにより接合され、ケースが接着剤により絶縁基板のセラミックス板に接合された半導体装置が開示されている。
特開２０００－９１４７２号公報 特開２０００－１３３７６９号公報
しかしながら、特許文献１に記載の技術では、ケースを接着させるための接着剤を塗布する工程と絶縁性を向上させるための絶縁コーティング剤を塗布する工程がそれぞれ必要であり、半導体装置の生産性を向上させることは難しいという問題があった。
また、特許文献２には、絶縁コーティング剤の塗布については開示されていないが、ケースの内部の絶縁性を向上させるためには絶縁コーティング剤を塗布する工程が必要となり、特許文献１の場合と同様の問題があった。
ここで、接着剤または絶縁コーティング剤を塗布する工程とは、ディスペンサーなどで接着剤または絶縁コーティング剤をベース板またはセラミックス板上に塗布する工程、脱泡を行うための減圧工程、および接着剤または絶縁コーティング剤を硬化させるための熱処理工程を含む一連の工程である。
そこで、本発明は、半導体装置の生産性を向上させることが可能な技術を提供することを目的とする。
本発明に係る半導体装置は、ベース板と、前記ベース板の上面にはんだ層を介さずに一体的に接合されたセラミックス板と、前記セラミックス板の上面に設けられた回路パターンとを有する絶縁基板と、前記回路パターンの上面に搭載された半導体素子と、前記ベース板上において、前記絶縁基板および前記半導体素子を囲繞するケースと、前記ケースの下部と前記セラミックス板の外周部とを接着する接着剤と、前記ケースの内部を封止する封止材とを備え、前記接着剤は、前記セラミックス板の外周端から前記回路パターンの外周端に渡って接するものである。
本発明によれば、接着剤は、セラミックス板の外周端から回路パターンの外周端に渡って接するため、ケースの下部とセラミックス板の外周部とを接着する機能と、回路パターンの外周端を絶縁コーティングする機能とを発揮することができる。これにより、絶縁コーティング剤を塗布する工程が不要になるため、半導体装置の生産性を向上させることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１の変形例１に係る半導体装置の断面図である。 実施の形態１の変形例２に係る半導体装置の断面図である。 実施の形態１の変形例３に係る半導体装置の側面図である。 実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置２０２の断面図である。
図１に示すように、半導体装置２０２は、ベース板１６、絶縁基板１４、半導体素子１０、ケース１７、接着剤２３、および封止材１９を備えている。
ベース板１６は、放熱性を確保するために、例えば銅などの金属を用いて平面視にて矩形状に形成されている。
絶縁基板１４は、セラミックス板１３および回路パターン１２を備えている。セラミックス板１３は、ＡｌＮ、Ａｌ2Ｏ3、またはＳｉＮを用いて平面視にて矩形状に形成されている。
セラミックス板１３の平面視輪郭は、ベース板１６の平面視輪郭よりも小さく形成され、セラミックス板１３は、ベース板１６の上面における周縁部を除く部分にはんだ層を介さずに一体的に接合されている。具体的には、ベース板１６とセラミックス板１３は、はんだを使用せずに、直接接合法、ロウ材などを使用するロウ付接合法、または金属を用いる拡散接合法により接合されている。
回路パターン１２は、ＡｌまたはＣｕを用いて形成されている。また、回路パターン１２は少なくとも２つに分割され、セラミックス板１３の上面における周縁部を除く部分に互いに間隔をあけて設けられている。半導体素子１０は、ワイドバンドギャップ半導体を含み、回路パターン１２における分割された１つの部分の上面に搭載されている。回路パターン１２における分割された別の部分の上面には、電流を外部へ出力するための電極１８が接続されている。
ケース１７は、ＰＰＳまたはＰＢＴを用いて形成され、平面視にて矩形枠状の側面部１７ａと、天面部１７ｂとを備えている。側面部１７ａは、ベース板１６上において、絶縁基板１４および半導体素子１０を囲繞している。側面部１７ａの下部とセラミックス板１３の外周部は接着剤２３により接着されている。天面部１７ｂは半導体装置２０２の天面を形成し、電極１８の一端部は天面部１７ｂに形成された穴から外部に突出している。
封止材１９は、シリコーンゲルまたはエポキシ系樹脂であり、ケース１７の内部を封止している。
接着剤２３は、セラミックス板１３の外周端の全周から回路パターン１２の外周端の全周に渡って塗布されている。接着剤２３は、セラミックス板１３の外周端から回路パターン１２の外周端に渡って接しており、ケース１７の下部とセラミックス板１３の外周部とを接着する機能だけではなく、回路パターン１２の外周端を絶縁コーティングする機能も必要となる。そのため、接着剤２３の絶縁破壊電圧は封止材１９の絶縁破壊電圧よりも大きい。具体的には、接着剤２３の絶縁破壊電圧は１５ｋＶ／ｍｍ以上あることが望ましい。また、接着剤２３の液だれを抑制するために、接着剤２３の粘度は２０Ｐ・ｓ以上あることが望ましい。なお、接着剤２３はシリコーン系接着剤であることが望ましく、さらに望ましくはシリコーン系接着剤の中でも熱硬化型接着剤である。
以上のように、実施の形態１に係る半導体装置２０２は、ベース板１６と、ベース板１６の上面にはんだ層を介さずに一体的に接合されたセラミックス板１３と、セラミックス板１３の上面に設けられた回路パターン１２とを有する絶縁基板１４と、回路パターン１２の上面に搭載された半導体素子１０と、ベース板１６上において、絶縁基板１４および半導体素子１０を囲繞するケース１７と、ケース１７の下部とセラミックス板１３の外周部とを接着する接着剤２３と、ケース１７の内部を封止する封止材１９とを備え、接着剤２３は、セラミックス板１３の外周端から回路パターン１２の外周端に渡って接している。
したがって、接着剤２３は、セラミックス板１３の外周端から回路パターン１２の外周端に渡って接するため、ケース１７の下部とセラミックス板１３の外周部とを接着する機能と、回路パターン１２の外周端を絶縁コーティングする機能とを発揮することができる。これにより、絶縁コーティング剤を塗布する工程が不要になるため、半導体装置２０２の生産性を向上させることができる。
また、接着剤２３はベース板１６に塗布されないことから、ベース板１６に接着剤２３を塗布するための領域が不要になるため、ベース板１６の小型化、ひいては半導体装置２０２の小型化を図ることができる。
また、セラミックス板１３がはんだによりベース板１６に接合されている場合、半導体装置を冷却器にボルトで取り付ける際に、ボルト締結時の応力をセラミックス板１３が受け持つことになりセラミックス板１３にクラックが発生する可能性がある。しかし、実施の形態１では、セラミックス板１３はベース板１６の上面にはんだ層を介さずに一体的に接合されているため、ボルト締結時の応力をベース板１６とセラミックス板１３とで受け持つことができる。これにより、セラミックス板１３にクラックが発生する可能性が低減する。
また、半導体素子１０はワイドバンドギャップ半導体を含むため、半導体装置２０２において高温動作と高速動作を実現できる。さらに、半導体装置２０２に接続される冷却器および制御回路の小型化も可能となる。
これまでは、半導体装置において、絶縁距離および内部配線などのパッケージ側の制約によりワイドバンドギャップ半導体の性能に見合った小型化が困難であったが、本実施の形態により、パッケージ側の小型化も可能となりワイドバンドギャップ半導体の性能を活かした小型化が可能となる。
また、セラミックス板１３の外周部にケース１７の下部を接着することで、接着剤２３の液だれをケース１７により抑制することが可能となる。これにより、コーティング剤として機能する、回路パターン１２の外周端に接する接着剤２３の膜厚が安定するため、ケース１７の内部の絶縁性の信頼度が向上する。
接着剤２３の絶縁破壊電圧は封止材１９の絶縁破壊電圧よりも大きいため、ケース１７の内部の絶縁性が向上する。
＜その他の変形例＞
次に、実施の形態１の変形例について説明する。図２は、実施の形態１の変形例１に係る半導体装置２０２Ａの断面図である。図３は、実施の形態１の変形例２に係る半導体装置２０２Ｂの断面図である。図４は、実施の形態１の変形例３に係る半導体装置２０２Ｃの側面図である。
図２に示すように、ケース１７により接着剤２３の液だれを抑制するだけでなく、ケース１７により接着剤２３を押しつぶすことで、接着剤２３が回路パターン１２の上面の周縁部まで乗り上がるようにしてもよい。接着剤２３における乗り上がった部分は、回路パターン１２の上面の周縁部の全周に渡って形成されている。接着剤２３はさらに回路パターン１２の上面の周縁部に接するため、回路パターン１２の上面のエッジで発生する放電を抑制することで、ケース１７の内部の絶縁性がさらに向上する。
また、図３に示すように、ケース１７の側面部１７ａの下端がベース板１６の上面に接していてもよい。これにより、ケース１７の側面部１７ａがセラミックス板１３の上面に直接接触することを抑制し、セラミックス板１３にかかる応力を緩和することが可能となる。セラミックス板１３が割れる可能性を低減できるため、製品の信頼性の向上を図ることができる。
また、図４に示すように、ケース１７の側面部１７ａの下端はベース板１６の上面に部分的に接していてもよい。具体的には、側面部１７ａの下端は凹部１７ｃと凸部１７ｄが連続する凹凸状に形成され、凹部１７ｃには接着剤２３が入り込んでいる。これにより、図３に示した半導体装置２０２Ｂの場合の効果に加えて、接着剤２３が空気に触れやすくなり、接着剤２３の硬化を促進するため、製品の信頼性を確保しつつ生産性向上が可能となる。
＜実施の形態２＞
本実施の形態は、上述した実施の形態１に係る半導体装置２０２を電力変換装置に適用したものである。実施の形態１に係る半導体装置２０２は特定の電力変換装置に限定されるものではないが、以下、実施の形態２として、三相のインバータに実施の形態１に係る半導体装置２０２を適用した場合について説明する。
図５は、実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図５に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図５に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、および空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示省略）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１、および実施の形態１の変形例１～３のいずれかに相当する半導体装置によって構成する。なお、ここでは実施の形態１に係る半導体装置２０２によって構成した場合について説明する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示省略）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１に係る半導体装置２０２を適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに実施の形態１に係る半導体装置２０２を適用する例を説明したが、実施の形態１に係る半導体装置２０２は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１に係る半導体装置２０２を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに実施の形態１に係る半導体装置２０２を適用することも可能である。
また、実施の形態１に係る半導体装置２０２を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、および非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムおよび蓄電システム等のパワーコンディショナーとして用いることも可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１０ 半導体素子、１２ 回路パターン、１３ セラミックス板、１４ 絶縁基板、１６ ベース板、１７ ケース、１９ 封止材、２３ 接着剤、２００ 電力変換装置、２０１ 主変換回路、２０２，２０２Ａ，２０２Ｂ，２０２Ｃ 半導体装置、２０３ 制御回路。

Claims (7)

  1. ベース板と、
    前記ベース板の上面にはんだ層を介さずに一体的に接合されたセラミックス板と、前記セラミックス板の上面に設けられた回路パターンとを有する絶縁基板と、
    前記回路パターンの上面に搭載された半導体素子と、
    前記ベース板上において、前記絶縁基板および前記半導体素子を囲繞するケースと、
    前記ケースの下部と前記セラミックス板の外周部とを接着する接着剤と、
    前記ケースの内部を封止する封止材と、を備え、
    前記接着剤は、前記セラミックス板の外周端から前記回路パターンの外周端に渡って接する、半導体装置。
  2. 前記接着剤の絶縁破壊電圧は前記封止材の絶縁破壊電圧よりも大きい、請求項１に記載の半導体装置。
  3. 前記接着剤はさらに前記回路パターンの上面の周縁部に接する、請求項１または請求項２に記載の半導体装置。
  4. 前記ケースの下端は前記ベース板の上面に接する、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記ケースの下端は前記ベース板の上面に部分的に接する、請求項４に記載の半導体装置。
  6. 前記半導体素子はワイドバンドギャップ半導体を含む、請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 請求項１から請求項６のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた、電力変換装置。
JP2021530465A 2019-07-11 2019-07-11 半導体装置および電力変換装置 Active JP7106007B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/027577 WO2021005797A1 (ja) 2019-07-11 2019-07-11 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2021005797A1 JPWO2021005797A1 (ja) 2021-11-04
JP7106007B2 true JP7106007B2 (ja) 2022-07-25

Family

ID=74113931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530465A Active JP7106007B2 (ja) 2019-07-11 2019-07-11 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US11887904B2 (ja)
JP (1) JP7106007B2 (ja)
CN (1) CN114072903B (ja)
DE (1) DE112019007537B4 (ja)
WO (1) WO2021005797A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318980A (ja) 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
WO2018056287A1 (ja) 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置
JP2018190894A (ja) 2017-05-10 2018-11-29 株式会社豊田自動織機 半導体モジュール
WO2019008828A1 (ja) 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4098414B2 (ja) 1998-09-10 2008-06-11 株式会社東芝 半導体装置
JP3758383B2 (ja) 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
CN100585761C (zh) * 2003-07-22 2010-01-27 株式会社村田制作所 表面安装型元器件
DE102004021927B4 (de) 2004-05-04 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
JP5945386B2 (ja) * 2011-02-11 2016-07-05 名古屋電機工業株式会社 印刷半田検査装置
JP7014012B2 (ja) * 2018-03-30 2022-02-01 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置
JP7045978B2 (ja) * 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318980A (ja) 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
WO2018056287A1 (ja) 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置
JP2018190894A (ja) 2017-05-10 2018-11-29 株式会社豊田自動織機 半導体モジュール
WO2019008828A1 (ja) 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021005797A1 (ja) 2021-11-04
DE112019007537B4 (de) 2025-01-09
DE112019007537T5 (de) 2022-03-31
US20220165631A1 (en) 2022-05-26
US11887904B2 (en) 2024-01-30
CN114072903B (zh) 2024-11-19
WO2021005797A1 (ja) 2021-01-14
CN114072903A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN111801794B (zh) 半导体功率模块以及电力变换装置
JP7196815B2 (ja) 半導体モジュール及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN112204729B (zh) 半导体装置以及电力变换装置
CN108538793B (zh) 半导体功率模块及电力变换装置
JP7045978B2 (ja) 半導体装置および電力変換装置
JP2019083283A (ja) 半導体モジュール、その製造方法及び電力変換装置
WO2020136810A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6965706B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7561677B2 (ja) 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2019096797A (ja) 半導体装置および電力変換装置
WO2020240790A1 (ja) パワー半導体モジュール及び電力変換装置
JP7106007B2 (ja) 半導体装置および電力変換装置
JP7693094B2 (ja) パワーモジュール半導体パッケージおよび半導体装置
JP2024038575A (ja) 半導体装置、半導体装置の製造方法、および電力変換装置
JP7217837B2 (ja) 半導体装置、電力変換装置、移動体、および半導体装置の製造方法
JP7134345B2 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
CN114747000A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
JP6639740B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
CN111448653B (zh) 半导体装置及电力转换装置
WO2022049697A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
WO2024171273A1 (ja) 半導体モジュール及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220712

R150 Certificate of patent or registration of utility model

Ref document number: 7106007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250